DE19503147C2

DE19503147C2 - Chaos-Neuronen-Schaltung und diese verwendendes Neuronales Chaos-Netzwerk

Info

Publication number: DE19503147C2
Application number: DE19503147A
Authority: DE
Inventors: Ho-Sun Chung; Ik-Soo Lee
Original assignee: Goldstar Electron Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1994-02-02
Filing date: 1995-02-01
Publication date: 1997-06-05
Anticipated expiration: 2015-02-02
Also published as: KR0185754B1; KR950025558A; FR2716051B1; US5745655A; JPH07282167A; DE19503147A1; FR2716051A1

Description

Die vorliegende Erfindung bezieht sich auf eine Chaos-Neuronen-Schaltung sowie ein diese verwendendes Neuronales Chaos-Netzwerk.

Ein cerebrales Nervensystem, beispielsweise das menschliche Gehirn zeigt ein Chaos-Phänomen mit einer makroskopischen dy namischen Auswertung bzw. Interpretation zusammen mit ver schiedenen anderen internen Funktionen; das heißt, analoge und nichtlineare Eigenschaften, parallele Datenverarbeitung, eine Ausgabe bzw. ein Ausgangssignal als Ergebnis einer großen Eingangsdatenmenge, Lernen und assoziatives Speichern. Mit der durch Einrichtungen wie beispielsweise einem Elektro- Encephalogramm (EEG), Magneto-Encephalogramm (MEG) und der Membranpotential-Bestimmung nun ermöglichten Messung der Gehirnaktivität können die Bedeutung der Struktur des Gehirns und Datenverarbeitungsfunktionen des Gehirns untersucht werden. Daher wurde die Erforschung der Rolle bzw. Bedeutung der chaotischen Antwort bzw. der Chaos-Antwort innerhalb des cerebralen Nervensystems und der Möglichkeit zur technischen Anwendung vorangetrieben. Die Verbindung zwischen der Chaos- Theorie und Neuronalen Netzwerken wurde als eine technische Anwendung intensiv erforscht.

Das cerebrale Nervensystem besteht aus Neuronen, die vielfäl tige Funktionen ausführen. Unter dem Gesichtspunkt nichtli nearer Kinetik zeigt ein reales Neuron auch verschiedene Ansprechcharakteristiken bzw. -eigenschaften, das heißt, einen Festpunkt bzw. stabilen Zustand, begrenzte Zyklen, Ver zweigungen und das Chaos-Phänomen. Entsprechend einem herkömmlichen Neuronenmodell kann ein Neuron jedoch durch Aus schluß von untergeordneten bzw. abhängigen und anderen kom plexen Eigenschaften vereinfacht werden.

Die Theorie Neuronaler Netzwerke ist etwa um 1960 herum entstanden. In jüngster Vergangenheit jedoch gab es erfolg reiche Anwendungsfälle bei adaptiven Steuerungen bzw. Rege lungen, der Mustererkennung und paralleler Datenverarbeitung. Andererseits existieren, bedingt durch die vereinfachte Mo dellierung der Neuronen, noch viele grundlegende Probleme in der Theorie Neuronaler Netzwerke. Die folgenden Gleichungen sind Beispiele digitaler und analoger Neuronenmodelle.

Das Chaos-Phänomen ist in der Hodgkin-Huxley-Gleichung und dem großen Neuriten bzw. dem großen Achsenzylinderfortsatz der Ganglienzelle bzw. Axon bei einem zehnarmigen Tintenfisch deutlich sichtbar. Ebenso wurden viele Beweise für die Exi stenz bzw. das Auftreten des Chaos-Phänomens im cerebralen Nervensystem veröffentlicht. Die vorliegende Erfindung führt ein Chaos-Neuronen-Modell ein, das die Chaos-Antworteigen schaft bzw. ein Chaos-Ansprechverhalten eines Neurons zeigt, indem der neuronale Ausgang bzw. das Neuronen-Ausgangssignal des einen Chaos-Neurons dem Eingang des nächsten zugeführt wird.

Ein derartiges Chaos-Neuronen-Modell ist beispielsweise aus dem Fachbeitrag "An Electronic circuit Model of Chaotic Neural Networks" von K. Shimizu et. al. in: "Transactions of the Institute of Electronics Information and Communication Engineers", Bd. J73A, Nr. 3, S. 495-508, Tokyo, März 1990 bekannt.

Dabei wird das Chaos-Neuronen-Modell durch die folgen den Differentialgleichungen beschrieben,

wobei x(t+1) den Ausgang bzw. das Ausgangssignal eines Neu rons zu einem diskreten Zeitpunkt t+1, f(t) eine Ausgangs funktion eines nichtlinearen Neurons zum Zeitpunkt t, a(t) die Amplitude bzw. Größe einer externen Eingangsstimulation bzw. -anregung zum Zeitpunkt t, g eine die Beziehung zwischen dem Neuron-Ausgangssignal und der Amplitude ("refractory ma gnitude"), k eine Dämpfungskonstante ("refractory attenuation constant") (0 k 1), α eine Amplitudenkonstante ("refractory magnitude constant") (α<0) und Θ den Schwellen wert des internen Neurons beschreibt.

Unter der Annahme, daß der interne Zustand eines Neurons y(t+1) ist, wird das Differential aus Gleichung (4) gelöst und addiert. Als Ergebnis erhält man

Wie in Gleichung (7) gezeigt, setzt sich die gesamte interne Charakteristik bzw. das interne Gesamtverhalten aus einem li nearen Anteil ky(t), einem nichtlinearen Anteil αf[y(t+1)) und einem externen Eingangssignal a(t) zusammen. Ebenso kann das vorstehende Chaos-Neuron verwendet werden, um ein gewich tetes Neuronales Netzwerk zu realisieren. Der Aufbau bzw. die Konstruktion des "i"-ten Chaos-Neurons ist in Fig. 1 darge stellt und die Gleichung der Anordnung lautet wie folgt.

Wie der obigen Gleichung zu entnehmen ist, ist das "i"-te Neuron aus einem externen Eingangsmuster a(t) und dem Rück kopplungsanteil des äußeren neuronalen Ausgangs bzw. Neuro nenausgangs zusammengesetzt und mit Wichtungen bzw. Gewichten w_ÿ und v_ÿ multipliziert, wodurch das gesamte äußere Ein gangssignal des "i"-ten Neurons erzeugt wird.

Fig. 2 zeigt ein Blockschaltbild einer herkömmlichen eindi mensionalen Chaos-Neuronen-Schaltung.

Das in Fig. 2 gezeigte Chaos-Neuron besteht aus einer ersten Abtast-Halte-Schaltung (A/H) 10 zum Abtasten und Halten eines Eingangssignals im Ansprechen auf ein Taktsignal CK1, einer Abbildungsschaltung bzw. Maskierungsschaltung 20 zum Erzeugen eines dem Ausgangssignal der ersten Abtast-Halte-Schaltung 10 entsprechenden Ausgangssignals, einer zweiten Abtast-Halte- Schaltung 30 zum Abtasten und Halten des Ausgangssignals der Abbildungsschaltung 20 im Ansprechen auf ein Taktsignal CK2, und einem Taktgenerator 40 zum Erzeugen der Taktsignale CK1 und CK2.

Fig. 3 zeigt ein ausführliches Schaltbild des Blockschalt bilds der in Fig. 2 gezeigten Abbildungsschaltung.

Die in Fig. 3 gezeigte Abbildungsschaltung 20 besteht aus ei nem Widerstand R6, dessen eines Ende mit dem Ausgang der er sten Abtast-Halte-Schaltung 10 verbunden ist, einer Diode D1, deren Anode mit dem anderen Ende des Widerstands R6 und deren Kathode mit Masse verbunden ist, einer Diode D2, deren Ka thode mit dem anderen Ende des Widerstands R6 und deren Anode mit Masse verbunden ist, einem Widerstand R4, dessen eines Ende mit dem anderen Ende des Widerstands R6 verbunden ist, einem Verstärker 100, dessen invertierender Eingang mit dem anderen Ende des Widerstands R4 verbunden ist, einem zwischen den nicht-invertierenden Eingang des Verstärkers 100 und Masse geschalteten Widerstand R1, einem zwischen den Ausgang des Verstärkers 100 und dessen invertierenden Eingang ge schalteten Widerstand R3, einem zwischen das eine Ende des Widerstands R6 und einen äußeren bzw. externen Eingangsan schluß a(t) geschalteten Widerstand R2, einem Widerstand R5, dessen eines Ende mit dem Ausgang des Verstärkers 100 verbun den ist, einem Verstärker 110, dessen invertierender Eingang mit dem anderen Ende des Widerstands R5 verbunden ist, einem zwischen den nicht-invertierenden Eingang des Verstärkers 110 und Masse geschalteten Widerstand R7, einem zwischen den Aus gang des Verstärkers 110 und dessen invertierenden Eingang geschalteten Widerstand R8, einem Widerstand R9, dessen eines Ende mit dem Ausgang des Verstärkers 110 verbunden ist, einem Verstärker 120, dessen invertierender Eingang mit dem anderen Ende des Widerstands R9 und dessen Ausgang mit der zweiten Abtast-Halte-Schaltung 30 verbunden ist, einem zwischen den nicht-invertierenden Eingang des Verstärkers 120 und Masse geschalteten Widerstand R10, und einem zwischen den Ausgang des Verstärkers 120 und dessen invertierenden Eingang ge schalteten Widerstand R11. Ebenso besteht eine Schwellenwert schaltung 50 aus einem Verstärker 130, dessen nicht-invertie render Eingang die von zwei in Reihe zwischen die vorbestimm ten Spannungen geschalteten Widerständen R12 und R14 geteilte Spannung aufnimmt, und dessen invertierendem Eingang das Aus gangssignal des Verstärkers 100 zugeführt wird, sowie einem Kondensator C1, der zwischen den nicht-invertierenden Eingang des Verstärkers 130 und Masse geschaltet ist.

Die Schwellenwert-Schaltung mit dem vorstehend beschriebenen Aufbau dient zum Erzeugen eines Schwellenwerts für ein an deres Neuron eines Neuronalen Chaos-Netzwerks.

Fig. 4 zeigt den zeitlichen Signalverlauf der von dem Taktge nerator 40 erzeugten Taktsignale CK1 und CK2. Es ist dabei zu beachten, daß die beiden Taktsignale CK1 und CK2 einander nicht überlappen.

Die erste und zweite Abtast-Halte-Schaltung 10 und 30 tasten das Eingangssignal während der Intervalle ab, in denen die Taktsignale einen hohen Pegel haben, und halten das Signal während der Intervalle, in denen die Taktsignale einen nied rigen Pegel haben. Das heißt, aufgrund der alternierenden Ei genschaft der Intervalle mit niedrigem Pegel der Taktsignale CK1 und CK2 führen die Abtast-Halte-Schaltungen abwechselnd Halte-Funktionen aus. Wenn eine gehaltene Spannung bzw. eine Haltespannung y(0) von der ersten Abtast-Halte-Schaltung 10 abgegeben wird, wird eine durch diese Spannung y(0) her vorgerufene bzw. bedingte diskrete Spannung y(1) von der Abbildungsschaltung abgegeben. Die zweite Abtast-Halte-Schal tung 30 hält die diskrete Spannung y(1) und gibt die Spannung an die erste Abtast-Halte-Schaltung 10 ab. Wenn dann die er ste Abtast-Halte-Schaltung 10 y(1) hält und die Spannung an die Abbildungsschaltung 20 abgibt, gibt die Abbildungsschal tung eine diskrete Spannung y(2) mit Bezug auf die Spannung y(1) ab. Wie vorstehend beschrieben, wird eine Spannung y(t) von der Abbildungsschaltung bzw. Maskierungsschaltung abgege ben, und als Ergebnis wird eine Spannung y(t+1) erhalten und der Abbildungsvorgang wird durch die Iteration bzw. die Aufeinanderfolge der Taktsignale wiederholt. Unter der An nahme, daß g eine Identitätsfunktion, f eine Logikfunktion, und ein Eingangssignal a konstant ist (z. B. a = 1), wird die folgende Gleichung erhalten.

y(t+1) = ky(t) - α [1/(1+exp(-y/ε] + a (10)

Das heißt, die Maskierungsschaltung wird erhalten, indem y(t) und y(t+1) als Eingangs- bzw. Ausgangsspannungen angenommen werden, und indem eine Schaltung entworfen wird, die die Ei genschaften von jedem der drei Terme aus Gleichung (10) hat, und diese Terme addiert werden. Hier besteht der erste Term (das Produkt aus y(t) und einer Konstanten k) einfach aus ei nem linearen Verstärker mit einer Verstärkung k und y(t) als Eingangssignal, und der dritte Term (a) stellt eine Gleich spannung dar, für Fälle, bei denen der Eingang bzw. das Ein gangssignal konstant ist. Obwohl der zweite Term komplex ist, nutzt die Schaltungsanordnung einfach die Eigenschaften bzw. das Übertragungsverhalten einer Diodenbegrenzerschaltung aus.

Fig. 5 zeigt die Übertragungskennlinie der Abbildungsschal tung 20. Dabei können Steigungen A und B gesteuert werden, indem die Widerstände der in Fig. 3 gezeigten Abbildungs schaltung verändert werden, und werden durch Gleichungen (11) und (12) folgendermaßen ausgedrückt.

Steigung B = R1/R2 (11)

Steigung A = R1/R2 - R1R2/(R5(R4+R6)) (12)

Das heißt, entsprechend er in Fig. 3 dargestellten Schaltung, machen es der Verstärker 100 und die Dioden D1 und D2 der Ab bildungsschaltung schwierig, die genaue Logikfunktion zu er halten. Ebenso kompliziert die aus einem Verstärker (130) be stehende Schwellenwert-Schaltung 50 die Schaltungseinrich tung.

Es ist Aufgabe der vorliegenden Erfindung, eine Chaos-Neuronen-Schaltung zu schaffen, die eine Chaos-Neuronen- Schaltung mit einem einfachen Aufbau verwendet.

Die Aufgabe der vorliegenden Erfindung ist durch eine Chaos-Neuronen-Schaltung gelöst, mit:
einer ersten Abtast-Halte-Einrichtung zum Abtasten und Halten des Eingangssignals im Ansprechen auf ein erstes Taktsignal; einer linearen Einrichtung zum Erzeugen eines Ausgangssignals mit einer linearen Eigenschaft mit Bezug auf das Ausgangssi gnal der ersten Abtast-Halte-Einrichtung; einer nichtlinearen Einrichtung zum Erzeugen eines Ausgangssignals mit einer nichtlinearen Eigenschaft mit Bezug auf das Ausgangssignal der ersten Abtast-Halte-Einrichtung; einem Addierer zum Addieren der Ausgangssignale der linearen und der nichtlinearen Einrich tung; einer zweiten Abtast-Halte-Einrichtung zum Abtasten und Halten des Ausgangssignals des Addierers im Ansprechen auf ein zweites Taktsignal und zum Ausgeben des Ergebnisses an den Eingang der ersten Abtast-Halte-Einrichtung; und einer Taktsignal-Erzeugungseinrichtung zum Erzeugen des ersten und zweiten Taktsignals.

Verschiedene Neuronale Chaos-Netzwerke können durch Verbinden einer Vielzahl von Chaos-Neuronen mit dem vorstehenden Aufbau und durch Steuern des Gewichts bzw. der Wichtung jedes Neu rons gebildet werden.

Die Erfindung wird nachstehend anhand eines Ausführungsbei spiels unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:

Fig. 1 ein Chaos-Neuronen-Modell;

Fig. 2 ein Blockschaltbild einer herkömmlichen eindimensiona len Chaos-Neuronen-Schaltung;

Fig. 3 ein ausführliches Schaltbild der in Fig. 2 gezeigten Chaos-Neuronen-Schaltung;

Fig. 4 eine Darstellung des zeitlichen Signalverlaufs der von dem Taktsignalgenerator der in Fig. 3 gezeigten Chaos-Neuro nen-Schaltung abgegebenen Taktsignale;

Fig. 5 eine Übertragungskennlinie des auf das Eingangssignal bezogenen Ausgangssignals der Abbildungsschaltung gemäß Fig. 3;

Fig. 6 ein Blockschaltbild der erfindungsgemäßen Chaos-Neuro nen-Schaltung zusammen mit einem ausführlichen Schaltbild der erfindungsgemäßen Abbildungsschaltung;

Fig. 7 ein Schaltbild der Abtast-Halte-Schaltung der erfin dungsgemäßen Chaos-Neuronen-Schaltung;

Fig. 8A-8C Übertragungskennlinien der auf die Eingangsspan nung bezogenen Ausgangsspannung an verschiedenen Punkten der in Fig. 6 dargestellten Abbildungsschaltung; und

Fig. 9-11 Konfigurationen des Neuronalen Chaos-Netzwerks gemäß der vorliegenden Erfindung.

Mit Bezug auf Fig. 6 umfaßt die Abbildungsschaltung bzw. die Maskierungsschaltung bzw. die Mappingschaltung der vorliegen den Erfindung eine lineare Schaltung 60 zum Erzeugen einer Ausgangsspannung mit einer linearen Eigenschaft in Bezug auf das Eingangssignal, eine nichtlineare Schaltung 70 zum Erzeu gen einer Ausgangsspannung mit einer nichtlinearen Eigen schaft mit Bezug auf das Eingangssignal, und einen Addierer 80 zum Addieren der Ausgangsspannungen der linearen und nichtlinearen Schaltungen 60 und 70 sowie der Spannung eines externen Eingangssignals a(t).

Die lineare Schaltung 60 enthält einen Widerstand R20, an dessen einem Ende das Ausgangssignal der ersten Abtast-Halte- Schaltung 10 anliegt, einen Verstärker 200, dessen invertie render Eingang mit dem anderen Ende des Widerstands R20 ver bunden ist, einen zwischen den Ausgang des Verstärkers 200 und dessen invertierenden Eingang geschalteten Widerstand R19, einen zwischen den nicht-invertierenden Eingang des Ver stärkers 200 und Masse geschalteten Widerstand R21, und einen Widerstand R22, dessen eines Ende mit dem Ausgang des Ver stärkers 200 und dessen anderes Ende mit einem Eingang des Addierers 80 verbunden ist.

Die nichtlineare Schaltung 70 umfaßt einen PMOS-Transistor P1, an dessen Gate das Ausgangssignal der ersten Abtast- Halte-Schaltung 10 anliegt und dessen Source an eine Versor gungsspannung angeschlossen ist, einen NMOS-Transistor N1, an dessen Gate ebenfalls das Ausgangssignal der ersten Abtast- Halte-Schaltung 10 anliegt, dessen Source mit Masse verbunden ist und dessen Drain mit dem Drain des PMOS-Transistors P1 verbunden ist, einen zwischen Source und Drain des PMOS-Tran sistors P1 geschalteten Widerstand Rs, einen PMOS-Transistor P2, dessen Gate an den Drain des PMOS-Transistors P1 und des sen Source an die Versorgungsspannung angeschlossen ist, einen NMOS-Transistor N2, dessen Gate mit dem Drain des PMOS- Transistors P1, dessen Drain als Ausgang zu dem Addierer 80 mit dem Drain des PMOS-Transistors P2, und dessen Source mit Masse verbunden ist, und einen zwischen die Drainanschlüsse der PMOS-Transistoren P1 und P2 geschalteten Widerstand Rf.

Der Addierer 80 umfaßt einen Verstärker 210, dessen invertie render Eingang mit dem Ausgang der linearen Schaltung 60 und dem Ausgang der nichtlinearen Schaltung 70 und dessen Ausgang mit einer zweiten Abtast-Halte-Schaltung 30 verbunden ist, einen Widerstand R15, an dessen einem Ende ein externes Ein gangssignal a(t) anliegt und dessen anderes Ende mit dem in vertierenden Eingang des Verstärkers 210 verbunden ist, einen Widerstand R16, dessen eines Ende mit dem Ausgang der nicht linearen Schaltung 70 und dessen anderes Ende ebenfalls mit dem invertierenden Eingang des Verstärkers 210 verbunden ist, einen zwischen den Ausgang des Verstärkers 210 und dessen in vertierenden Eingang geschalteten Widerstand R17, und einen zwischen den nicht-invertierenden Eingang des Verstärkers 210 und Masse geschalteten Widerstand R18.

Eine Schwellenwert-Schaltung 90 besteht aus einem PMOS-Tran sistor P3, dessen Gate mit dem Ausgang der linearen Schaltung 60 und dessen Source mit der Versorgungsspannung verbunden ist, einem NMOS-Transistor N3, dessen Gate mit dem Gate des PMOS-Transistors P3 verbunden ist, dessen Drain mit dem Drain des PMOS-Transistors P3 verbunden ist, und dessen Source auf Masse liegt, einem PMOS-Transistor P4, dessen Gate mit dem Drain des PMOS-Transistors P3 und dessen Source mit der Ver sorgungsspannung verbunden ist, und einen NMOS-Transistor N4, dessen Gate mit dem Drain des PMOS-Transistors P3, dessen Drain mit dem des PMOS-Transistors P4, und dessen Source mit Masse verbunden ist.

Die Abbildungsschaltung der vorliegenden Erfindung hat eine Transfercharakteristik bzw. eine Übertragungseigenschaft y(t) und y(t+1) und wird durch Kombinieren bzw. Verbinden von li nearen und nichtlinearen Ausgangssignalen gebildet. Das heißt, die Abbildungsschaltung wird durch Summieren zweier Funktionen mit jeweils linearen bzw. nichtlinearen Eigenschaften gebildet. Die lineare Schaltung wird realisiert, indem eine lineare Verstärkerstufe verwendet wird, und die nichtlineare Schaltung wird realisiert, indem zwei CMOS-Inverter und ein Rückkopplungswiderstand verwendet werden.

Fig. 7 zeigt ein Schaltbild von jeder Abtast-Halte-Schaltung der erfindungsgemäßen Chaos-Neuronen-Schaltung. Jede Abtast- Halte-Schaltung umfaßt einen Inverter INV zum Empfangen und Invertieren bzw. Negieren eines Taktsignals (CK1 oder CK2), ein CMOS-Transmissionsgate bzw. CMOS-Übertragungstor G1 zum Übertragen des Eingangssignals mit Bezug auf das Taktsignal, und einen Widerstand R und einen Kondensator C, die in Reihe zwischen den Ausgang des CMOS-Transmissionsgates G1 und Masse geschaltet sind. Dabei gibt die Schaltung das Eingangssignal aus (tastet ab), wenn das Taktsignal einen niedrigen Pegel hat, und blockiert bzw. sperrt (hält) das Eingangssignal, wenn das Taktsignal einen hohen Pegel hat.

Fig. 8A-8C stellen die Übertragungskennlinien der Ausgangs spannung mit Bezug auf die Eingangsspannung bei verschiedenen Punkten bzw. Knoten der in Fig. 6 dargestellten Abbildungs schaltung dar, wobei Fig. 8A das Ausgangssignal der linearen Schaltung 60 zeigt, Fig. 8B das Ausgangssignal der nichtli nearen Schaltung 70 zeigt, und Fig. 8C das Ausgangssignal des Addierers 80 zeigt. Hier wird der externe Eingang a(t) dem invertierenden Eingang des Verstärkers 210 über einen Wider stand R15 zugeführt, um dadurch zu den linearen und nichtli nearen Ausgangssignalen addiert zu werden.

Erfindungsgemäß können die Parameter der Abbildungsschaltung, das heißt, die Dämpfungskonstante k ("refractory attenuation constant") und die Amplitudenkonstante α ("refractory magni tude constant") mit Bezug auf die folgenden Gleichungen er halten werden.

k = (R19/R20) * (R21/R22) (13)

α = R17/R16 (14)

Dabei können die Parameter k und α gesteuert werden, indem der Widerstand R20 beziehungsweise der Widerstand R16 verän dert wird. Ebenso kann die Steigung ε der nichtlinearen Funk tion mittels eines Widerstands Rf verändert werden.

Fig. 9 zeigt eine Reihenschaltungs-Konfiguration bzw. -Anord nung einer Vielzahl von ein Neuronales Netzwerk bildenden Chaos-Neuronen gemäß der vorliegenden Erfindung. In Fig. 9 besteht das Neuronale Netzwerk aus zwei in Reihe geschalteten Chaos-Neuronen und gibt auf das Empfangen bzw. Zuführen eines externen Eingangssignals a(t) hin ein Ausgangssignal x(t) ab. Hier sind die Ausgangssignale eines ersten Chaos-Neurons 300 mit x₁(t) und y₁(t) bezeichnet, und die Ausgangssignale eines zweiten Chaos-Neurons 310 sind mit x₂(t) und y₂(t) bezeich net. Bei der vorstehenden Anordnung stellen die Widerstände zwischen den einzelnen Neuronen ein Verbindungsgewicht dar.

Fig. 10 zeigt eine Parallelschaltungs-Konfiguration einer Vielzahl von Chaos-Neuronen, die ein erfindungsgemäßes Neuro nales Chaos-Netzwerk bilden. Das in Fig. 10 dargestellte Neu ronale Chaos-Netzwerk wird von zwei parallel geschalteten Chaos-Neuronen 400 und 410 gebildet, die jeweils auf das Zu führen von Eingangssignalen a₁(t) und a₂(t) hin zwei Paare von Ausgangssignalen x₁(t) & y₁(t) und x₂(t) & y₂(t) abgeben. Dabei bezeichnet W1 das Verbindungsgewicht zum Verbinden des Eingangssignals a₁(t) und des Ausgangs eines Chaos-Neurons 410, und W2 bezeichnet das Verbindungsgewicht zum Verbinden des Eingangssignals a₂(t) und des Ausgangs eines Chaos-Neu rons 400.

Fig. 11 zeigt eine Serien-Parallel-Konfiguration des erfin dungsgemäßen Neuronalen Chaos-Netzwerks. In Fig. 11 sind Ge wichte W3 und W4 jeweils in Reihe zu den Ausgängen der in Fig. 10 gezeigten Chaos-Neuronen 400 und 410 geschaltet, und das Ausgangssignal gelangt über die Gewichte zu einem dritten Neuronalen Chaos-Netzwerk 500. Dieses Neuronale Chaos-Netz werk gibt Signale x₃(t) und y₃(t) ab.

Eine dynamische Charakteristik kann erhalten werden, indem jedes Gewicht geeignet gesteuert wird, wie in Fig. 9, 10 und 11 gezeigt, und eine diskrete Charakteristik kann erhalten werden, indem die Taktsignale jedes Neurons synchronisiert werden.

Deshalb hat die Abbildungsschaltung und die Chaos-Neuronen- Schaltung sowie das diese verwendende Neuronale Netzwerk ge mäß der vorliegenden Erfindung die folgenden Vorteile:
erstens können Schaltungsparameter unabhängig voneinander verändert werden; zweitens ist die erfindungsgemäße Schal tungsrealisierung des Neuronalen Chaos-Netzwerks einfach, da die Abtast-Halte-Schaltung derselben unter Verwendung eines CMOS-Transmissionsgates und eines RC-Glieds gebildet wird; drittens kann die Ausgangsfunktion eines Neuronalen Chaos- Netzwerks mittels eines Rückkopplungswiderstands leicht ver ändert werden; und viertens ist die Anordnung einfach und die Chipfläche kann bei der Herstellung verringert werden, da die Anordnung unter Verwendung eines einfachen CMOS-Inverters ohne Verstärker gebildet wird.

Eine Abbildungsschaltung enthält eine lineare Schaltung zum Ausgeben eines Signals, das mit Bezug auf das Eingangssignal linear geändert wird, eine nichtlineare Schaltung zum Ausge ben eines Signals, das mit Bezug auf das Eingangssignal nichtlinear geändert wird, und einen Addierer zum Addieren der Ausgangssignale der linearen und der nichtlinearen Schal tung sowie eines externen Eingangssignals. Eine die Abbil dungsschaltung verwendende Neuronale Chaos-Schaltung hat einen einfachen Aufbau und, genauer, zeigt Chaos-Charakteri stiken. Ein Neuronales Chaos-Netzwerk kann somit durch eine Reihen- und/oder Parallel-Schaltung einer Vielzahl Neurons1er Chaos-Schaltungen gebildet werden, wobei das Gewicht je des Neurons gesteuert ist.

Claims

1. Chaos-Neuronen-Schaltung mit:
einer ersten Abtast-Halte-Einrichtung (10) zum Abtasten und Halten des Eingangssignals im Ansprechen auf ein erstes Taktsignal (CK1);
einer linearen Einrichtung (60) zum Erzeugen eines Aus gangssignals mit einer linearen Eigenschaft mit Bezug auf das Ausgangssignal der ersten Abtast-Halte-Einrichtung;
einer nichtlinearen Einrichtung (70) zum Erzeugen eines Ausgangssignals mit einer nichtlinearen Eigenschaft mit Be zug auf das Ausgangssignal der ersten Abtast-Halte- Einrichtung;
einem Addierer (80) zum Addieren der Ausgangssignale der linearen und der nichtlinearen Einrichtung;
einer zweiten Abtast-Halte-Einrichtung (30) zum Abtasten und Halten des Ausgangssignals des Addierers im Ansprechen auf ein zweites Taktsignal (CK2) und zum Ausgeben des Er gebnisses an den Eingang der ersten Abtast-Halte-Schaltung; und
einer Taktsignal-Erzeugungseinrichtung zum Erzeugen des er sten und des zweiten Taktsignals.

2. Chaos-Neuronen-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß ferner zwei in Reihe geschaltete CMOS-Inverter (P3, N3, P4, N4) enthalten sind, denen das Ausgangssignal der nichtli nearen Schaltung (70) zugeführt wird.

3. Chaos-Neuronen-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die lineare Einrichtung einen ersten Widerstand (R20), dessen einem Ende ein Ein gangssignal (y(t)) zugeführt wird;
eine erste Verstärkereinrichtung (200), deren invertierender Eingang mit dem anderen Ende des ersten Widerstands (R20) verbunden ist;
einen zwischen den nicht-invertierenden Eingang der ersten Verstärkereinrichtung und Masse geschalteten zweiten Wider stand (R21); und
einen zwischen den Ausgang und den invertierenden Eingang der ersten Verstärkereinrichtung geschalteten dritten Wi derstand (R19) enthält.

4. Chaos-Neuronen-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die nichtlineare Einrichtung einen ersten PMOS-Transistor (P1), dessen Gate ein Ein gangssignal zugeführt wird und dessen Source mit einer Ver sorgungsspannung verbunden ist;
einen ersten NMOS-Transistor (N1), dessen Drain mit dem Drain des ersten PMOS-Transistors und dessen Source mit Masse verbunden ist, und dessen Gate das Eingangssignal zu geführt wird;
einen zwischen die Versorgungsspannung und den Drain des ersten PMOS-Transistors geschalteten vierten Widerstand (Rs);
einen zweiten PMOS-Transistor (P2), dessen Gate mit dem Drain des ersten PMOS-Transistors und dessen Source mit der Versorgungsspannung verbunden ist;
einen zweiten NMOS-Transistor (N2), dessen Drain mit dem des ersten PMOS-Transistors verbunden ist, dessen Source auf Masse liegt, und dessen Gate ein Eingangssignal zuge führt wird, und von dem ein Ausgangssignal erhalten wird; und
einen zwischen die Drainanschlüsse des ersten und des zwei ten PMOS-Transistors geschalteten fünften Widerstand (Rf) enthält.

5. Chaos-Neuronen-Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß der Wert des fünften Widerstands (Rf) gesteuert wird, um die Steigung der Ausgangsspannung mit Bezug auf das Ein gangssignal der nichtlinearen Einrichtung (70) zu steuern.

6. Chaos-Neuronen-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Abtast-Halte-Einrichtung einen Inverter (INV) zum Empfangen und Invertieren des er sten Taktsignals (CK1);
ein CMOS-Übertragungstor (G1) zum Übertragen des Eingangs signals im Ansprechen auf das erste Taktsignal, und eine zwischen den Ausgang des CMOS-Übertragungstors und Masse geschaltete Reihenschaltung aus einem Widerstand (R) und einem Kondensator (C) umfaßt.

7. Chaos-Neuronen-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Abtast-Halte-Einrichtung einen Inverter (INV) zum Empfangen und Invertieren des zweiten Taktsignals (CK1);
ein CMOS-Übertragungstor (G1) zum Übertragen des Eingangs signals im Ansprechen auf das zweite Taktsignal, und eine zwischen den Ausgang des CMOS-Übertragungstors und Masse geschaltete Reihenschaltung aus einem Widerstand (R) und einem Kondensator (C) umfaßt.

8. Neuronales Chaos-Netzwerk, das durch Verbinden einer vorbestimmten Anzahl von Chaos-Neuronen-Schaltungen in Form einer Reihenschaltung gebildet wird, wobei jeder Chaos- Neuronen-Schaltung ein vorbestimmtes Gewicht zugeordnet wird, wobei jede dieser Chaos-Neuronen-Schaltungen eine Chaos-Neuronen-Schaltung gemäß Patentanspruch 1 verwendet.

9. Neuronales Chaos-Netzwerk, das durch Verbinden einer vorbestimmten Anzahl von Chaos-Neuronen-Schaltungen in Form einer Parallelschaltung gebildet wird, wobei jeder Chaos- Neuronen-Schaltung ein vorbestimmtes Gewicht zugeordnet wird, wobei jede dieser Chaos-Neuronen-Schaltungen eine Chaos-Neuronen-Schaltung gemäß Patentanspruch 1 verwendet.

10. Neuronales Chaos-Netzwerk, das durch Verbinden einer vorbestimmten Anzahl von Chaos-Neuronen-Schaltungen in Form einer Reihen- und Parallelschaltung gebildet wird, wobei jeder Chaos-Neuronen-Schaltung ein vorbestimmtes Gewicht zugeordnet wird, wobei jede dieser Chaos-Neuronen- Schaltungen eine Chaos-Neuronen-Schaltung gemäß Patentan spruch 1 verwendet.