DE19507573C2 - Leiterstruktur für ein Halbleitergehäuse und Halbleitergehäuse mit einer solchen Leiterstruktur - Google Patents
Leiterstruktur für ein Halbleitergehäuse und Halbleitergehäuse mit einer solchen LeiterstrukturInfo
- Publication number
- DE19507573C2 DE19507573C2 DE1995107573 DE19507573A DE19507573C2 DE 19507573 C2 DE19507573 C2 DE 19507573C2 DE 1995107573 DE1995107573 DE 1995107573 DE 19507573 A DE19507573 A DE 19507573A DE 19507573 C2 DE19507573 C2 DE 19507573C2
- Authority
- DE
- Germany
- Prior art keywords
- chip
- metal layer
- semiconductor
- conductor
- conductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49534—Multi-layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Description
Die vorliegende Erfindung bezieht sich auf
eine Leiterstruktur für ein Halbleitergehäuse
und auf ein unter Verwendung einer
derartigen Leiterstruktur hergestelltes Halbleitergehäuse.
In Fig. 1 ist eine typische Leiterstruktur für ein
Halbleitergehäuse gezeigt. In der Zeichnung bezeichnet die
Bezugsziffer 2 eine Chipplatte, die sich in der Mitte der
Leiterstruktur zwischen einem Paar von Seitenschienen 1 und
1a befindet und von einem. Paar von Stegen 3 gehalten wird.
Wie in Fig. 2 gezeigt, hält die Platte 2 in einem Halb
leitergehäuse einen Halbleiterchip 10 darauf. Die Leiter
struktur enthält auch eine Vielzahl innerer Leiter 4, die
radial um die Platte 2 verlaufen, diese inneren Leiter 4
werden mittels einer Vielzahl von Metalldrähten jeweils
elektrisch mit einer Vielzahl von Anschlußflächen des
Halbleiterchips 10 verbunden, die Metalldrähte 13 werden an
die Anschlußflächen des Chips 10 und an die gegenüberlie
genden Enden der inneren Leiter 4 gebondet. Von den inneren
Leitern 4 aus erstreckt sich eine Vielzahl äußerer Leiter
5, die äußeren Leiter 5 werden mittels Dämmstäben 6, welche
die äußeren Leiter 5 kreuzen, miteinander verbunden und
werden auf der Oberfläche einer PCB bzw. gedruckten Leiter
platte (nicht gezeigt) befestigt, wenn das Gehäuse auf der
gedruckten Leiterplatte befestigt wird. Die obige Leiter
struktur arbeitet als Chiphalter zum Halten des Halbleiter
chips 10 darauf, als ein elektrischer Übergang zur Übertra
gung von Signalen, die sich auf den Chip 10 beziehen, und
als thermischer Übergang zum Abstrahlen der vom Halbleiter
chip 10 entwickelten Wärme zur Außenseite des Gehäuses.
Fig. 2 ist eine Querschnittsansicht eines unter Ver
wendung der obigen Leiterstruktur hergestellten Halbleiter
gehäuses. Wie in dieser Zeichnung gezeigt, wird der Halb
leiterchip 10 unter Verwendung eines Epoxidharzes zur Chip-
Befestigung wie beispielsweise eines hitzehärtbaren Binders
15 fest an der oberen Oberfläche der Platte 2 der aus Kup
fer bestehenden Leiterstruktur 11 angebracht. Die Anschluß
felder des Chips 10 werden mittels der Metalldrähte 13
jeweils elektrisch mit den inneren Leitern 4 der Leiter
struktur 11 verbunden. Ein vorherbestimmtes Volumen, das
den Chip 10, die inneren Leiter 4 und die Metalldrähte 13
enthält, wird unter Verwendung einer Epoxid-Formmasse
hermetisch verschlossen, um so einen Gehäusekörper 14 zu
formen. In diesem Fall verlaufen die äußeren Leiter 5 der
Leiterstruktur 11 an gegenüberliegenden Seiten des Körpers
14 zur Außenseite des Gehäusekörpers 14. Das obige Halb
leitergehäuse wird an der Oberfläche der gedruckten Leiter
platte (nicht gezeigt) angebracht, indem die äußeren Leiter
5 an der Oberfläche der gedruckten Leiterplatte befestigt
werden.
Um das obige Halbleitergehäuse herzustellen, wird als
erstes ein Sägeschritt zum Aufteilen eines Halbleiterwafers
(nicht gezeigt) in eine Vielzahl von Halbleiterchips 10
ausgeführt. Der Sägeschritt wird von einem Chip-Befesti
gungsschritt gefolgt, in dem einer der Halbleiterchips 10
unter Verwendung des hitzehärtbaren Binders 15 fest an der
Platte 2 der Leiterstruktur 11 aus Kupfer befestigt wird.
Die Leiterstruktur 11 mit dem Halbleiterchip 10 wird danach
vor einem Draht-Bondingschritt für eine vorherbestimmte
Zeit vulkanisiert. Im Draht-Bondingschritt werden die
Anschlußflächen des Chips 10 auf der Platte 2 mittels der
Vielzahl von Metalldrähten 13 jeweils elektrisch mit den
inneren Leitern 4 der Leiterstruktur 11 verbunden. Der
Draht-Bondingschritt wird von einem Gehäuse-Formschritt
gefolgt. Im Gehäuse-Formschritt wird das vorherbestimmte
Volumen, das den Halbleiterchip 10, die inneren Leiter 4
und die Metalldrähte 13 enthält, unter Verwendung der
Epoxid-Formmasse hermetisch verschlossen, um so den Gehäu
sekörper 14 zu bilden. Nach dem Formen des Gehäusekörpers
14 wird die vom Gehäusekörper 14 umgebene Leiterstruktur
für eine vorherbestimmte Zeit einer Vulkanisierung unter
zogen, um den Gehäusekörper 14 zu vulkanisieren. Danach
wird ein Beschneideschritt zum Abschneiden der Stege 3 der
Leiterstruktur 11 und zum Abschneiden der Dämmstäbe 6 aus
geführt, wobei die Dämmstäbe 6 die inneren und äußeren
Leiter 4 und 5 der Leiterstruktur 11 relativ zu den Seiten
schienen 1 und 1a an ihrem Platz gehalten haben, um so
jeden inneren Leiter 4 und einen zugehörigen äußeren Leiter
5 elektrisch von den anderen inneren und äußeren Leitern 4
und 5 zu trennen. Der Beschneideschritt wird von einem
Formschritt zum Formen der äußeren Leiter 5 in eine vorher
bestimmte Anordnung gefolgt. Der Prozeß zur Herstellung des
obigen Gehäuses von Fig. 2 wird mit einem Plattierungs
schritt beendet. Das mit dem obigen Prozeß hergestellte
Halbleitergehäuse wird danach einem Leistungstest unter
zogen, bevor es auf der Oberfläche einer gedruckten Leiter
platte angebracht wird. Das auf der Oberfläche der gedruck
ten Leiterplatte angebrachte Gehäuse gibt durch die Leiter
struktur 11 elektrische Signale vom und zum Halbleiterchip
10 aus und ein.
Wie oben beschrieben besitzt die typische Leiterstruk
tur 11 des Halbleitergehäuses die Chipplatte 2 zum Halten
des Halbleiterchips 10 darauf, so daß das Gehäuse das
Problem hat, daß es wegen des Unterschieds im thermischen
Ausdehnungskoeffizienten zwischen der Platte 2, dem Chip 10
und der Epoxid-Formmasse des Gehäusekörpers 14 sowohl zu
einem Bruch des Chips als auch zu einer Trennung der Ver
bindungen kommen kann. Da zusätzlich das Verhältnis des
Volumens des Halbleiterchips 10 zu dem durch den Gehäuse
körper 14 definierten Volumen wegen der jüngsten Tendenz,
die Größe der Halbleiterchips mehr und mehr zu vergrößern,
erhöht wurde, wurde das Volumenverhältnis des Gehäusekör
pers 14 verringert. In dieser Hinsicht kann der Beschneide
schritt sowohl einen Bruch des aus der Formmasse bestehen
den Gehäusekörpers 14 als auch einen Bruch des Chips
bewirken.
Die typische Leiterstruktur 11 des Gehäuses besteht
außerdem aus einem einzigen Material, z. B. Kupfer, so daß
das Gehäuse verursacht durch das einzelne Material der
Leiterstruktur zwangsläufig unter einer Verschlechterung
leidet. Ein weiteres Problem des obigen Gehäuses liegt
darin, daß eine Vielzahl von Gehäusen nicht vertikal
gestapelt werden kann, auch wenn die Gehäuse gestapelt
werden müssen, um die Speicherkapazität zu vergrößern. Die
äußeren Leiter 5 der Leiterstruktur 11 des Gehäuses haben
wie in Fig. 2 gezeigt eine nach unten gerichtete Anordnung,
so daß das Gehäuse zwangsläufig Platz verschwendet, wenn
das Gehäuse auf der Oberfläche der gedruckten Leiterplatte
angebracht wird.
Aus US 5,015,803 ist ein Halbleitergehäuse mit einem
aus einer Formmasse gebildeten Gehäusekörper bekannt, bei
dem ein auf einer Chipplatte angeordneter Halbleiterchip
mittels Drähten mit mehrschichtigen Leitern verbunden ist.
Die mehrschichtigen Leiter weisen innere von der Formmasse
umgebene Enden auf, die von dem Halbleiterchip und der
Platte beabstandet sind.
JP 5-218271 A2 offenbart einen
Halbleitergehäusekörper, in dem ein Halbleiterchip an
inneren Enden von den Bereichen einschichtiger Leiter
angeordnet ist, die sich innerhalb des Gehäusekörpers
befinden. Zur elektrischen Verbindung des Halbleiterchips
mit den innen liegenden Bereichen der einschichtigen Leiter
werden auf herkömmliche Weise Drähte verwendet.
Gemäß JP 5-335474 A2 umfasst eine mit Kunststoff
abgedichtete Halbleitervorrichtung ein Halbleiterelement
mit mehreren sich von einer unteren Fläche des
Halbleiterelements erstreckenden Elektroden. Das
Halbleiterelement ist mittels mehrerer, aus isolierendem
Material bestehenden Verbindungen an inneren Enden von
Bereichen einschichtiger Metallleiter verbunden, die sich
durch den Kunststoff erstrecken. Zur elektrischen
Verbindung des Halbleiterelements mit den einschichtigen
Metallleitern werden die sich von der unteren Fläche des
Halbleiterelements erstreckenden Elektroden elektrisch mit
den oberen Flächen der inneren Enden der einschichtigen
Metallleiter verbunden.
Gemäß JP 5-152495 A2 werden einschichtige Metallleiter
zum elektrischen Verbinden eines in einer Formmasse
eingegossenen Halbleiterchips verwendet. Innere Abschnitte
der einschichtigen Metallleiter, die zum Verbinden mittels
Drähten mit dem Halbleiterchip vorgesehen sind, erstrecken
sich durch die Formmasse, wobei sich an die inneren
Abschnitte anschließende Bereich der Metallleiter in
Oberflächenbereichen des durch die Formmasse gebildeten
Gehäusekörpers freiliegen. Ausgehend von den freiliegenden
Bereichen weisen die Metallleiter äußere Abschnitte zum
Verbinden mit elektrischen Zuleitungen auf.
JP 5-175406 A2 offenbart einen
Halbleitergehäusestapel, bei dem vertikal gestapelte
Halbleitergehäuse durch elektrisches Verbinden von äußeren
Abschnitten einschichtiger Metallleiter verbunden sind.
Insbesondere sind die äußeren Abschnitte der Metallleiter,
deren innere Abschnitte zum elektrischen Verbinden mit in
den Halbleitergehäuse auf Chipplatten befestigten
Halbleiterchips dienen, in einem Abstand von den jeweiligen
Halbleitergehäusen gekrümmt.
Es ist daher die Aufgabe der vorliegenden Erfindung,
eine Leiterstruktur bereitzustellen, mit der die oben
genannten thermischen Probleme reduziert werden, die keine
Chipplatte aufweist und die es ermöglicht, bei Verwendung
zum Aufbau von Halbleitergehäusen diese einfacher zu
stapeln.
Zur Lösung dieser Aufgabe stellt die vorliegende
Erfindung eine Leiterstruktur für ein Halbleitergehäuse
gemäß Anspruch 1 bereit.
Insbesondere weist die erfindungsgemäße Leiterstruktur
für ein Halbleitergehäuse eine Vielzahl mehrschichtiger
innerer Leiter auf, die jeweils wenigstens zwei
unterschiedlich miteinander verbundene, vorzugsweise durch
ein Kaltwalzverfahren geformte, Metallschichten mit
unterschiedlichen thermischen Ausdehnungskoeffizienten
enthalten. Ferner wird eine Vielzahl äußerer Leiter
verwendet, die jeweils durch einen Fortsetzungsteil
wenigstens einer der unterschiedlichen Metallschichten
gebildet sind.
Jeder der inneren Leiter umfasst eine erste
Metallschicht, die an ihrem inneren Abschnitt einen Chip-
Verbindungsteil zum elektrischen Verbinden mit einem
Halbleiterchip und an ihrem äußeren Abschnitt eine
Austrittsteil als elektrische Verbindungsanschluss für
vertikal gestapelte Gehäuse aufweist. Ferner weist jeder
innerer Leiter eine zweite Metallschicht auf, die in einem
Bereich zwischen ihrem Fortsetzungsteil und ihrem inneren
Ende so mit der unteren Oberfläche der ersten Metallschicht
verbunden ist, dass zwischen einem inneren Ende der ersten
Metallschicht und dem inneren Ende der zweiten
Metallschicht eine Stufe geformt ist, und die zweite
Metallschicht an ihrem inneren Ende einen
Chipbefestigungsteil zum Anbringen des Halbleiterchips
aufweist. Außerdem entspricht der für die verbundenen
Bereiche der wenigstens zwei Metallschichten resultierende
thermische Ausdehnungskoeffizient dem einer für das
Halbleitergehäuse vorgesehenen Epoxid-Formmasse.
Bei einer bevorzugten Ausführungsform ist eine dritte
Metallschicht mit der unteren Oberfläche der zweiten
Metallschicht verbunden.
Zur Verwendung zum Aufbau der Metallschichten
bevorzugte Materialien sind in den Ansprüchen 4 bis 7
definiert.
Ferner stellt die vorliegende Erfindung zur Lösung der
obigen Aufgabe ein Halbleitergehäuse gemäß Anspruch 8, das
eine erfindungsgemäße Leiterstruktur aufweist, und einen
Halbleitergehäusestapel gemäß Anspruch 11 mit gestapelten
erfindungsgemäßen Halbleitergehäusen bereit.
Andere Ziele und Gesichtspunkte der vorliegenden
Erfindung werden aus der folgenden Beschreibung von Ausführungsformen
mit Bezug auf die beigefügten Zeichnungen
ersichtlich, worin:
Fig. 1 eine Draufsicht einer typischen Leiterstruktur
für ein Halbleitergehäuse ist;
Fig. 2 eine Querschnittsansicht eines unter Verwendung
der Leiterstruktur von Fig. 1 hergestellten Halbleiter
gehäuses ist;
Fig. 3A eine perspektivische Ansicht einer Leiter
struktur gemäß einer ersten Ausführungsform der Erfindung
ist;
Fig. 3B eine vergrößerte Querschnittsansicht des
eingekreisten Teils A von Fig. 3A ist, die den Aufbau
innerer und äußerer Leiter der Leiterstruktur zeigt;
Fig. 4A eine perspektivische Ansicht einer Leiter
struktur gemäß einer zweiten Ausführungsform der Erfindung
ist;
Fig. 4B eine vergrößerte Querschnittsansicht des
eingekreisten Teils B von Fig. 4A ist, die den Aufbau
innerer und äußerer Leiter der Leiterstruktur zeigt;
Fig. 5 bis 7 Querschnittsansichten von Halbleiter
gehäusen sind, die jeweils unter Verwendung der Leiter
strukturen der ersten Ausführungsform der Erfindung
hergestellt wurden; und
Fig. 8 bis 10 Querschnittsansichten von Halbleiter
gehäusen sind, die jeweils unter Verwendung der Leiter
strukturen der zweiten Ausführungsform der Erfindung
hergestellt wurden.
Fig. 3A ist eine perspektivische Ansicht einer Leiter
struktur gemäß einer ersten Ausführungsform der Erfindung
und Fig. 3B ist eine vergrößerte Querschnittsansicht des
eingekreisten Teils A von Fig. 3A, welche den Aufbau
innerer und äußerer Leiter der Leiterstruktur zeigt.
Wie in den Zeichnungen gezeigt, beinhaltet die Leiter
struktur der ersten Ausführungsform eine Vielzahl mehrschichtiger
oder doppelschichtiger innerer Leiter 21, von
denen jeder eine erste Metallschicht 21a und eine zweite
Metallschicht 21b umfaßt, die miteinander verbunden sind.
Die Leiterstruktur enthält auch eine Vielzahl von äußeren
Leitern 22, die jeweils durch Fortsetzungsteile der zweiten
Metallschichten 21b der inneren Leiter 21 gebildet werden
und miteinander durch Dämmstäbe 24 verbunden sind, welche
die äußeren Leiter 22 kreuzen. Die ersten und zweiten
Metallschichten 21a und 21b jedes inneren Leiters 21 beste
hen aus unterschiedlichen Metallen mit unterschiedlichen
thermischen Ausdehnungskoeffizienten und sind miteinander
verbunden, um so jeden mehrschichtigen inneren Leiter 21
mit wenigstens zwei Metallschichten zu bilden.
Wie am besten aus Fig. 3B ersichtlich ist, bildet der
innere Abschnitt der ersten Metallschicht 21a jedes inneren
Leiters 21 einen Verbindungsteil 27, an dem jeder innere
Leiter 21 elektrisch mit einem zugehörigen Anschlußfeld
eines Halbleitergehäuses (nicht gezeigt) verbunden wird.
Der äußere Abschnitt der ersten Metallschicht 21a jedes
inneren Leiters 21 formt einen Austrittsteil 26, welcher
auf der Außenseite eines Gehäusekörpers (nicht gezeigt)
eines Halbleitergehäuses liegt, wenn die Leiterstruktur mit
dem Halbleiterchip unter Verwendung von Epoxid-Formmasse in
das Gehäuse eingebaut wird. Der Austrittsteil 26 wird
elektrisch mit einen äußeren Anschluß, zum Beispiel einem
äußeren Leiter eines anderen Gehäuses verbunden, wenn eine
Vielzahl von Gehäusen gestapelt wird, um wie in Fig. 7
gezeigt die Speicherkapazität zu vergrößern. Der innere
Endabschnitt der zweiten Metallschicht 21b jedes inneren
Leiters 21 bildet einen Chip-Befestigungsteil 28 zum
Befestigen und Halten des Halbleiterchips darauf. Wie in
Fig. 3B gezeigt, wird zwischen dem Verbindungsteil 27 der
ersten Metallschicht 21a jedes inneren Leiters 21 und dem
Chip-Befestigungsteil 28 der zweiten Metallschicht 21b
jedes inneren Leiters 21 eine Stufe bereitgestellt. In der
ersten Ausführungsform der Erfindung bestehen die ersten
Metallschichten 21a der inneren Leiter 21 aus einem Metall,
zum Beispiel Alloy-42 (42% Ni) mit einem niedrigeren
thermischen Ausdehnungskoeffizienten als Kupfer, während
sowohl die zweiten Metallschichten 21b der inneren Leiter
als auch die äußeren Leiter 22 aus Kupfer bestehen. Es
sollte natürlich verstanden werden, daß die obigen Metalle
für die Leiterstruktur untereinander ausgetauscht werden
können, ohne die Funktionalität der Erfindung zu beein
flussen.
Wie in Fig. 3B gezeigt, wird jeder innere Leiter 21 in
eine vorherbestimmte Biegeform gebogen, in der die Position
des Austrittsteils 26 jedes inneren Leiters 21 höher als
die des Chip-Befestigungsteils 28 des inneren Leiters 21
ist. Die inneren und äußeren Leiter 21 und 22 werden durch
die Dämmstäbe 24, die wie in Fig. 3A gezeigt zwischen einem
Paar von Seitenschienen 23 verlaufen, an ihren Plätzen in
der Leiterstruktur gehalten.
In Fig. 4A und Fig. 4B ist eine Leiterstruktur gemäß
einer zweiten Ausführungsform der Erfindung gezeigt. Fig.
4A ist eine perspektivische Ansicht der Leiterstruktur und
Fig. 4B ist eine vergrößerte Querschnittsansicht des ein
gekreisten Teils B von Fig. 4A, welche den Aufbau innerer
und äußerer Leiter der Leiterstruktur zeigt.
Wie in Fig. 4A gezeigt, ähnelt die Leiterstruktur der
zweiten Ausführungsform der Leiterstruktur der ersten Aus
führungsform darin, daß die ersten Leiter 21 durch Verbin
den von unterschiedlichen Metallen mit unterschiedlichen
thermischen Ausdehnungskoeffizienten miteinander geformt
werden und die äußeren Leiter 22 durch nach außen gerich
tete Fortsetzungsteile der inneren Leiter 21 geformt
werden. Die Leiterstruktur der zweiten Ausführungsform
unterscheidet sich jedoch in der Art der Schichtung der
Leiter oder der Anzahl der Metallschichten von der Leiter
struktur der ersten Ausführungsform, wie im folgenden mit
Bezug auf Fig. 4B beschrieben wird.
Wie in Fig. 4B gezeigt, besitzt die Leiterstruktur der
zweiten Erfindung dreischichtige innere Leiter 21. In jedem
dreischichtigen inneren Leiter 21 bildet eine erste Metallschicht
21a die obere Schicht jedes inneren Leiters 21. Auf
dieselbe Weise wie für die erste Ausführungsform beschrie
ben bildet der innere Abschnitt der ersten Metallschicht
21a einen Verbindungsteil 27, an dem jeder innere Leiter 21
elektrisch mit einer zugehörigen Anschlußfläche eines Halb
leitergehäuses (nicht gezeigt) verbunden wird. Der äußere
Abschnitt der ersten Metallschicht 21a bildet einen Aus
trittsteil 26, der auf der Außenseite eines Gehäusekörpers
(nicht gezeigt) eines Halbleitergehäuses liegt, wenn die
Leiterstruktur mit dem Halbleiterchip unter Verwendung von
Epoxid-Formmasse in das Gehäuse eingebaut wird. Der Aus
trittsteil 26 wird elektrisch mit einem äußeren Anschluß,
zum Beispiel einem äußeren Leiter eines anderen Gehäuses
verbunden, wenn eine Vielzahl von Gehäusen vertikal gesta
pelt wird, um wie in Fig. 10 gezeigt die Speicherkapazität
zu vergrößern. In jedem dreischichtigen inneren Leiter 21
bildet eine zweite Metallschicht 21b die mittlere Schicht
jedes inneren Leiters 21. Der innere Endabschnitt der
zweiten Metallschicht 21b jedes inneren Leiters 21 bildet
einen Chip-Befestigungsteil 28 zum Befestigen und Halten
des Halbleiterchips darauf. Die untere Schicht jedes drei
schichtigen inneren Leiters 21 ist eine dritte Metall
schicht 21c. Das bedeutet, die dritte Metallschicht 21c ist
mit der unteren Oberfläche der zweiten Metallschicht 21b
verbunden.
In der zweiten Ausführungsform sind die ersten
Metallschichten 21a der inneren Leiter 21 ausschließlich
innerhalb der Dämmstäbe 24 angeordnet, währen die zweiten
und dritten Metallschichten 21b und 21c der inneren Leiter
21 über die Dämmstäbe 24 hinausragen. Zusätzlich werden die
ersten und zweiten Metallschichten 22b und 22c jedes
doppelschichtigen äußeren Leiters 22 durch Fortsetzungs
teile der zweiten und dritten Metallschichten 21b und 21c
eines zugehörigen dreischichtigen inneren Leiters 21
gebildet. Zu beachten ist, daß sowohl die Größe und die
Länge der Verbindungsteile 27 der ersten Metallschichten
21a der inneren Leiter 21 als auch die Größe und die Länge
der Chip-Befestigungsteile 28 der zweiten Metallschichten
21b der inneren Leiter 21 entsprechend der Größe und dem
Aufbau des Halbleiterchips verändert werden können, der mit
der Leiterstruktur verwendet wird.
In der zweiten Ausführungsform der Erfindung bestehen
sowohl die ersten Metallschichten 21a und die dritten
Metallschichten 21c der inneren Leiter 21 als auch die
zweiten Metallschichten 22c der äußeren Leiter 22 aus einem
Metall, zum Beispiel Alloy-42 (42% Ni) mit einem niedrige
ren thermischen Ausdehnungskoeffizienten als Kupfer, wäh
rend die zweiten Metallschichten 21b der inneren Leiter 21
und die ersten Metallschichten 22b der äußeren Leiter 22
aus Kupfer bestehen. Es sollte natürlich verstanden werden,
daß die Metalle für die Leiterstruktur nicht auf die oben
erwähnten Metalle beschränkt sind, sondern daß die obigen
Metalle zum Beispiel untereinander ausgetauscht werden
können, ohne die Funktionalität der Erfindung zu beein
flussen.
Jede der Leiterstrukturen gemäß der ersten und zweiten
Ausführungsformen der Erfindung besitzt keine Chipplatte
zum Befestigen des Halbleiterchips darauf, so daß jede
Leiterstruktur einen einfachen Aufbau hat. Beim Formen der
mehrschichtigen inneren Leiter wird jeder innere Leiter
nicht aus einem einzelnen Material geformt, sondern durch
Verbinden unterschiedlicher Metalle mit unterschiedlichen
thermischen Ausdehnungskoeffizienten, zum Beispiel Kupfer
mit guter elektrischer Leitfähigkeit und Alloy-42 (42% Ni)
mit einem thermischen Ausdehnungskoeffizienten ähnlich dem
der Epoxid-Formmasse für den Gehäusekörper, mit einem
herkömmlichen Kaltrollverfahren geformt. Nach dem Verbinden
der beiden Metalle miteinander wird die aus Alloy-42
bestehende Metallschicht unter Verwendung einer auf die
Alloy-42-Schicht aufgebrachten Fotolackmaske teilweise
geätzt. Nach dem teilweisen Ätzen der Alloy-42-Schicht ist
die Leiterstruktur fertig. Deshalb stellt die vorliegende
Erfindung eine Leiterstruktur ohne Unterschied im thermi
schen Ausdehnungskoeffizienten zwischen der Leiterstruktur
und der Formmasse des Gehäusekörpers aber mit guter elek
trischer Leitfähigkeit bereit. Da zwischen der Leiterstruk
tur und der Formmasse kein Unterschied im thermischen Aus
dehnungskoeffizienten besteht, tritt beim Gehäuse der
Erfindung weder ein Bruch des Chips noch eine Trennung an
der Grenzfläche auf.
In Fig. 5 bis 7 sind jeweils unter Verwendung der
Leiterstrukturen der ersten Ausführungsform der Erfindung
hergestellte Halbleitergehäuse gezeigt.
Um das Gehäuse von Fig. 5 herzustellen, wird ein
Halbleiterchip 20 unter Verwendung einer Chip-Befestigungs
einrichtung 60 wie Chip-Befestigungspaste oder isolierendem
doppelseitigem Band an den oberen Oberflächen der Chip-
Befestigungsteile 28 der zweiten Metallschichten 21b der
doppelschichtigen inneren Leiter 21 befestigt. Danach
werden die Anschlußflächen des Halbleiterchips 20 unter
Verwendung einer Vielzahl von Metalldrähten 50 elektrisch
mit den Verbindungsteilen 27 der ersten Metallschichten 21a
der inneren Leiter 21 verbunden. Ein den Halbleiterchip 20,
die ersten und zweiten Metallschichten 21a und 21b der
inneren Leiter 21 und die Metalldrähte 50 enthaltendes
vorherbestimmtes Volumen wird unter Verwendung der Epoxid-
Formmasse eingeschlossen, um so einen Gehäusekörper zu
formen. Zu diesem Zeitpunkt liegen sowohl die Austritts
teile 26 der inneren Leiter 21 als auch die äußeren Leiter
22 der Leiterstruktur 30 an den gegenüberliegenden Obersei
ten des Gehäusekörpers 40. Nach dem Formen des Gehäusekör
pers 40 werden die auf der Außenseite des Gehäusekörpers 40
liegenden äußeren Leiter 22 in eine vorherbestimmte Biege
form gebracht, die zum Befestigen des Gehäuses auf der
gedruckten Leiterplatte (nicht gezeigt) geeignet ist.
Die auf den äußeren Abschnitten der ersten Metall
schichten 21a der inneren Leiter 21 geformten Austritts
teile 26 liegen auf der Außenseite des Gehäusekörpers 40
des Halbleitergehäuses. Die Austrittsteile 26 werden als
elektrische Verbindungsanschlüsse verwendet, wenn eine
Vielzahl von Gehäusen vertikal gestapelt werden, um wie in
Fig. 7 gezeigt die Speicherkapazität zu vergrößern. Das
bedeutet, die Austrittsteile 26 der Leiterstruktur 30
werden elektrisch mit ihren zugehörigen äußeren Anschlüs
sen, zum Beispiel den äußeren Leitern 22 eines weiteren
Gehäuses verbunden, wenn die Gehäuse zur Vergrößerung der
Speicherkapazität vertikal gestapelt werden.
Im Halbleitergehäuse von Fig. 6 werden eine Vielzahl
von oder zwei Halbleiterchips 20 und 20a unter Verwendung
von Chip-Befestigungsbändern 60a und Vorsprüngen 70 jeweils
an den oberen Oberflächen und den unteren Oberflächen der
Chip-Befestigungsteile 28 (siehe Fig. 3B) der inneren
Leiter 21 befestigt.
Um das Gehäuse von Fig. 6 herzustellen, werden die
Chip-Befestigungsteile 28 der zweiten Metallschichten 21b
der inneren Leiter 21 der Leiterstruktur 30 abgelängt und
an deren oberen und unteren Oberflächen jeweils mit doppel
seitigen Bändern 60a versehen. Zusätzlich wird die Vielzahl
von Vorsprüngen 70 zum elektrischen Verbinden der Halb
leiterchips 20 und 20a mit den inneren Leitern 21 jeweils
auf den oberen und unteren Oberflächen der Chip-Befesti
gungsteile 28 der zweiten Metallschichten 21b geformt, so
daß die Vorsprünge 70 in einem Abstand von ihren zugehö
rigen doppelseitigen Bändern 60a liegen. Nach dem Formen
der Vorsprünge 70 werden die beiden Halbleiterchips 20 und
20a jeweils an den oberen und unteren Oberflächen der Chip-
Befestigungsteile 28 der inneren Leiter 21 befestigt. Kurz
gesagt wird das Halbleitergehäuse von Fig. 6 mit zwei Halb
leiterchips 20 und 20a ausgestattet, die unter Verwendung
sowohl der doppelseitigen Bänder 60a als auch der Vor
sprünge 70 an den oberen und unteren Oberflächen der Chip-
Befestigungsteile 28 der inneren Leiter 21 befestigt wer
den, um die Speicherkapazität des Gehäuses zu vergrößern.
Abgesehen von den obigen Schritten bleiben die anderen
Schritte des Prozesses zur Herstellung des Gehäuses von
Fig. 6 dieselben wie die für das Gehäuse von Fig. 5
beschriebenen und eine weitere Erläuterung der anderen
Schritte wird deshalb nicht als nötig erachtet.
Fig. 7 zeigt eine Vielzahl oder zwei unter Verwendung
der Leiterstrukturen der ersten Ausführungsform herge
stellte Halbleitergehäuse, die zur Vergrößerung der Spei
cherkapazität vertikal gestapelt sind. Wie beim Gehäuse von
Fig. 5 schematisch beschrieben, werden die äußeren Leiter
22 der Gehäuse von Fig. 7 in die vorherbestimmte Form
gebracht. Beim vertikalen Stapeln der Gehäuse werden die
Gehäuse nicht mit zusätzlichen Anschlüssen zum elektrischen
Verbinden der Gehäuse miteinander versehen, sondern verwen
den die Austrittsteile 26 zum elektrischen Verbinden der
Gehäuse miteinander. Das bedeutet, die äußeren Leiter 22
des oberen Gehäuses werden elektrisch mit den zugehörigen
Austrittsteilen 26 des unteren Gehäuses verbunden.
Fig. 8 bis 10 sind Querschnittsansichten von jeweils
unter Verwendung der Leiterstrukturen der zweiten Ausfüh
rungsform hergestellten Halbleitergehäusen.
Um das Gehäuse von Fig. 8 herzustellen, wird ein
Halbleiterchip 20 unter Verwendung einer Chip-Befestigungs
einrichtung 60 wie beispielsweise Chip-Befestigungspaste
oder isolierendem doppelseitigem Band an den oberen Ober
flächen der Chip-Befestigungsteile 28 der zweiten Metall
schichten 21b der dreischichtigen inneren Leiter 21 befe
stigt. Danach werden die Anschlußflächen des Halbleiter
chips 20 mittels einer Vielzahl von Metalldrähten 50 elek
trisch mit den Verbindungsteilen 27 der ersten Metall
schichten 21a der inneren Leiter 21 verbunden. Ein vorher
bestimmtes Volumen, das den Halbleiterchip 20, die ersten
bis dritten Metallschichten 21a bis 21c der inneren Leiter
21 und die Metalldrähte 50 beinhaltet, wird unter Verwen
dung der Epoxid-Formmasse eingeschlossen, um so einen
Gehäusekörper 40 zu formen. Zu diesem Zeitpunkt liegen die
Austrittsteile 26 der ersten Metallschichten 21a der inne
ren Leiter 21 und die ersten und zweiten äußeren Leiter 22b
und 22c der äußeren Leiter 22 auf den gegenüberliegenden
Oberseiten des Gehäusekörpers 40. Nach dem Formen des
Gehäusekörpers 40 werden die äußeren Leiter 22 mit den
ersten und zweiten Metallschichten 22b und 22c in eine
vorherbestimmte Biegeform gebracht, die zum Anbringen des
Gehäuses auf der Oberfläche der gedruckten Leiterplatte
(nicht gezeigt) geeignet ist.
Die an den äußeren Abschnitten der ersten Metall
schichten 21a geformten Austrittsteile 26 liegen auf der
Außenseite des Gehäusekörpers 40 des Halbleitergehäuses.
Die Austrittsteile 26 werden als elektrische Verbindungs
anschlüsse verwendet, wenn eine Vielzahl von Gehäusen
vertikal gestapelt wird, um wie in Fig. 10 gezeigt die
Speicherkapazität zu vergrößern. Das bedeutet, die Aus
trittsteile 26 der Leiterstruktur 30 werden elektrisch mit
den zugehörigen äußeren Anschlüssen, zum Beispiel den
ersten Metallschichten 22b der äußeren Leiter 22 eines
anderen Gehäuses verbunden, wenn die Gehäuse zur Vergröße
rung der Speicherkapazität vertikal gestapelt werden.
Beim Halbleitergehäuse von Fig. 9 werden eine Vielzahl
oder zwei Halbleiterchips 20 und 20a unter Verwendung von
Chip-Befestigungsbändern 60a und Vorsprüngen 70 jeweils an
den oberen Oberflächen und den unteren Oberflächen der
Chip-Befestigungsteile 28 (siehe Fig. 4B) der zweiten
Metallschichten 21b der inneren Leiter 21 befestigt.
Um das Gehäuse von Fig. 9 herzustellen, werden die
Chip-Befestigungsteile 28 der zweiten Metallschichten 21b
der inneren Leiter 21 der Leiterstruktur 30 abgelängt und
auf deren oberen und unteren Oberflächen jeweils mit
doppelseitigen Bändern 60a versehen. Zusätzlich wird
jeweils auf den oberen und unteren Oberflächen der Chip-
Befestigungsteile 28 die Vielzahl von Vorsprüngen 70 zum
elektrischen Verbinden der Halbleiterchips 20 und 20a mit
den inneren Leitern 21 so geformt, daß die Vorsprünge 70
von den zugehörigen doppelseitigen Bändern 60a um einen
Abstand entfernt sind. Nach dem Formen der Vorsprünge 70
werden die beiden Halbleiterchips 20 und 20a jeweils an den
oberen und unteren Oberflächen der Chip-Befestigungsteile
28 der inneren Leiter 21 angebracht. Kurz gesagt wird das
Halbleitergehäuse von Fig. 9 mit zwei Halbleiterchips 20
und 20a ausgestattet, die unter Verwendung sowohl der
doppelseitigen Bänder 60a als auch der Vorsprünge 70 an den
oberen und unteren Oberflächen der Chip-Befestigungsteile
28 der inneren Leiter 21 befestigt werden, um die Speicher
kapazität des Gehäuses zu vergrößern.
Abgesehen von den obigen Schritten bleiben die anderen
Schritte des Prozesses zur Herstellung des Gehäuses von
Fig. 9 dieselben wie die für das Gehäuse von Fig. 8
beschriebenen und eine weitere Erläuterung der anderen
Schritte wird somit nicht als nötig erachtet.
Fig. 10 zeigt eine Vielzahl oder zwei unter Verwendung
der Leiterstrukturen der zweiten Ausführungsform herge
stellte Halbleitergehäuse, die vertikal gestapelt sind, um
die Speicherkapazität zu vergrößern. Wie beim Gehäuse von
Fig. 8 schematisch beschrieben, werden die äußeren Leiter
22 der Gehäuse von Fig. 10 in die vorherbestimmte Form
gebogen. Beim vertikalen Stapeln der Gehäuse werden die
Gehäuse nicht mit zusätzlichen Anschlüssen zum elektrischen
Verbinden der Gehäuse miteinander versehen, sondern verwen
den die Austrittsteile 26 zum elektrischen Verbinden der
Gehäuse miteinander. Das bedeutet, die äußeren Leiter 22
des oberen Gehäuses werden elektrisch mit den zugehörigen
Austrittsteilen 26 des unteren Gehäuses verbunden.
Wie oben beschrieben, besitzt eine Leiterstruktur der
vorliegenden Erfindung keine Chipplatte, um so das Volumen
verhältnis der Formmasse zu dem durch den Gehäusekörper
definierten gesamten Volumen zu erhöhen und einen mögliche
Bruch des Gehäusekörpers und einen Bruch des Chips zu
verhindern. Außerdem besitzen die inneren und äußeren
Leiter der Leiterstruktur einen mehrschichtigen Aufbau, der
durch Verbinden von aus unterschiedlichen Metallen mit
unterschiedlichen thermischen Ausdehnungskoeffizienten
bestehenden Leitern miteinander geformt wird, um so die
elektrische Leitfähigkeit der Leiterstruktur zu erhöhen und
die Betriebszuverlässigkeit eines Halbleitergehäuses zu
verbessern.
Bei dem unter Verwendung der Leiterstruktur der
Erfindung hergestellten Halbleitergehäuse wird auf einem
Fortsetzungsteil einer ersten Metallschicht jedes der
mehrschichtigen inneren Leiter der Leiterstruktur ein als
äußerer Leiter arbeitender Austrittsteil geformt. Die
Austrittsteile der ersten Metallschichten der inneren
Leiter werden als elektrische Anschlüsse verwendet, wenn
eine Vielzahl von Gehäusen vertikal gestapelt wird, so daß
die Gehäuse der Erfindung leicht vertikal zu stapeln sind,
um die Speicherkapazität zu vergrößern. Außerdem wird das
Gehäuse der Erfindung auf verschiedene Arten auf der
Oberfläche einer gedruckten Leiterplatte angebracht, um so
die Art der Anbringung auf der gedruckten Leiterplatte
veränderlich zu machen.
Obwohl die bevorzugten Ausführungsformen der vor
liegenden Erfindung zu beispielhaften Zwecken beschrieben
wurden, werden Fachleute für den Stand der Technik erken
nen, daß verschiedene Modifikationen, Zusätze und Ersetzun
gen möglich sind, ohne vom Bereich und vom Geist der Erfin
dung abzuweichen, wie sie in den beigefügten Patentansprü
chen beschrieben ist.
Claims (11)
1. Leiterstruktur für ein Halbleitergehäuse, mit:
einer Vielzahl von mehrschichtigen inneren Leitern (21), die jeweils wenigstens zwei unterschiedliche mitein ander verbundene Metallschichten (21a, 21b, 21c) mit unter schiedlichen thermischen Ausdehnungskoeffizienten enthal ten, und
einer Vielzahl äußerer Leiter (22), die jeweils durch einen Fortsetzungsteil wenigstens einer der unterschiedli chen Metallschichten (21b, 21c) gebildet sind, wobei jeder innere Leiter (21) umfaßt:
eine erste Metallschicht (21a), die an ihrem inneren Abschnitt einen Chip-Verbindungsteil (27) zum elektrischen Verbinden mit einem Halbleiterchip und an ihrem äußeren Ab schnitt einen Austrittsteil (26) als elektrischen Verbin dungsanschluß für vertikale gestapelte Halbleitergehäuse aufweist, und
eine zweite Metallschicht (21b), die in einem Bereich zwischen ihrem Fortsetzungsteil und ihrem inneren Ende so mit der unteren Oberfläche der ersten Metallschicht (21a) verbunden ist, daß zwischen einem inneren Ende der ersten Metallschicht (21a) und dem inneren Ende der zweiten Me tallschicht (21b) eine Stufe geformt ist und die zweite Me tallschicht (21b) an ihrem inneren Ende einen Chip- Befestigungsteil (28) zum Anbringen des Halbleiterchips aufweist, wobei der für die verbundenen Bereiche der we nigstens zwei Metallschichten (21a, 21b, 21c) resultierende thermischen Ausdehnungskoeffizienten dem einer für das Halbleitergehäuse vorgesehenen Epoxid-Formmasse entspricht.
einer Vielzahl von mehrschichtigen inneren Leitern (21), die jeweils wenigstens zwei unterschiedliche mitein ander verbundene Metallschichten (21a, 21b, 21c) mit unter schiedlichen thermischen Ausdehnungskoeffizienten enthal ten, und
einer Vielzahl äußerer Leiter (22), die jeweils durch einen Fortsetzungsteil wenigstens einer der unterschiedli chen Metallschichten (21b, 21c) gebildet sind, wobei jeder innere Leiter (21) umfaßt:
eine erste Metallschicht (21a), die an ihrem inneren Abschnitt einen Chip-Verbindungsteil (27) zum elektrischen Verbinden mit einem Halbleiterchip und an ihrem äußeren Ab schnitt einen Austrittsteil (26) als elektrischen Verbin dungsanschluß für vertikale gestapelte Halbleitergehäuse aufweist, und
eine zweite Metallschicht (21b), die in einem Bereich zwischen ihrem Fortsetzungsteil und ihrem inneren Ende so mit der unteren Oberfläche der ersten Metallschicht (21a) verbunden ist, daß zwischen einem inneren Ende der ersten Metallschicht (21a) und dem inneren Ende der zweiten Me tallschicht (21b) eine Stufe geformt ist und die zweite Me tallschicht (21b) an ihrem inneren Ende einen Chip- Befestigungsteil (28) zum Anbringen des Halbleiterchips aufweist, wobei der für die verbundenen Bereiche der we nigstens zwei Metallschichten (21a, 21b, 21c) resultierende thermischen Ausdehnungskoeffizienten dem einer für das Halbleitergehäuse vorgesehenen Epoxid-Formmasse entspricht.
2. Leiterstruktur gemäß Anspruch 1, mit
einer mit der unteren Oberfläche der zweiten Metallschicht
(21b) verbundene dritte Metallschicht (21c).
3. Leiterstruktur gemäß Anspruch 1 oder 2, bei der
die wenigstens zwei Metallschichten (21a, 21b, 21c) durch
ein Kaltwalzverfahren miteinander verbunden sind.
4. Leiterstruktur gemäß Anspruch 1 oder 3, bei der
die erste Metallschicht (21a) aus Alloy-42 (42% Ni) be
steht, während die zweite Metallschicht (21b) aus Kupfer
besteht.
5. Leiterstruktur gemäß Anspruch 1 oder 3, bei der
die erste Metallschicht (21a) aus Kupfer besteht, während
die zweite Metallschicht (21b) aus Alloy-42 (42% Ni) be
steht.
6. Leiterstruktur gemäß Anspruch 2 oder 3, bei der
die erste und die dritte Metallschicht (21a, 21c) aus Al
loy-42 (42% Ni) bestehen, während die zweite Metallschicht
(21b) aus Kupfer besteht.
7. Leiterstruktur gemäß Anspruch 2 oder 3, bei der
die erste und die dritte Metallschicht (21a, 21c) aus Kup
fer bestehen, während die zweite Metallschicht (21b) aus
Alloy-42 (42% Ni) besteht.
8. Halbleitergehäuse, mit:
einem ersten Halbleiterchip (20),
einer Leiterstruktur (30) gemäß einem der Ansprüche 1 bis 7, wobei der erste Halbleiterchip (20) an den Chip- Befestigungsteilen (28) befestigt ist, und
einem aus der Epoxid-Formmasse geformten Gehäusekörper (40), der ein vorherbestimmtes, den ersten Halbleiterchip (20) und die mehrschichtigen inneren Leiter (21) der Lei terstruktur (30) enthaltendes Volumen hermetisch ver schließt.
einem ersten Halbleiterchip (20),
einer Leiterstruktur (30) gemäß einem der Ansprüche 1 bis 7, wobei der erste Halbleiterchip (20) an den Chip- Befestigungsteilen (28) befestigt ist, und
einem aus der Epoxid-Formmasse geformten Gehäusekörper (40), der ein vorherbestimmtes, den ersten Halbleiterchip (20) und die mehrschichtigen inneren Leiter (21) der Lei terstruktur (30) enthaltendes Volumen hermetisch ver schließt.
9. Halbleitergehäuse gemäß Anspruch 8, bei dem
der erste Halbleiterchip (28) mit den Chip-
Verbindungsteilen (27) elektrisch verbunden ist.
10. Halbleitergehäuse gemäß Anspruch 8, mit
einem zweiten Halbleiterchip (20a), der dem ersten Halblei
terchip (20) gegenüberliegend an den Chip-
Befestigungsteilen (28) so befestigt ist, dass die Chip-
Befestigungsteile (28) zwischen dem ersten und dem zweiten
Halbleiterchip (20, 20a) angeordnet sind, wobei der erste
und der zweite Halbleiterchip (20) mittels leitend an den
Chip-Befestigungsteilen (28) angeordneten Vorsprüngen (70)
elektrisch leitend mit dem mehrschichtigen inneren Leitern
(21) der Leiterstruktur (30) verbunden sind.
11. Halbleitergehäusestapel, mit
wenigstens zwei vertikal gestapelten Halbleitergehäusen ge
mäß einem der Ansprüche 8, 9 oder 10, wobei die Austritts
teile (26) eines Halbleitergehäuses mit den äußeren Leitern
(22) eines darüber angeordneten Halbleitergehäuses elekt
risch leitend verbunden sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940006579A KR970010678B1 (ko) | 1994-03-30 | 1994-03-30 | 리드 프레임 및 이를 이용한 반도체 패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19507573A1 DE19507573A1 (de) | 1995-10-05 |
DE19507573C2 true DE19507573C2 (de) | 2002-11-21 |
Family
ID=19380012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1995107573 Expired - Fee Related DE19507573C2 (de) | 1994-03-30 | 1995-03-03 | Leiterstruktur für ein Halbleitergehäuse und Halbleitergehäuse mit einer solchen Leiterstruktur |
Country Status (4)
Country | Link |
---|---|
US (1) | US5554886A (de) |
JP (1) | JP3526944B2 (de) |
KR (1) | KR970010678B1 (de) |
DE (1) | DE19507573C2 (de) |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100209782B1 (ko) * | 1994-08-30 | 1999-07-15 | 가나이 쓰도무 | 반도체 장치 |
JPH08306853A (ja) * | 1995-05-09 | 1996-11-22 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレームの製造方法 |
KR100214463B1 (ko) * | 1995-12-06 | 1999-08-02 | 구본준 | 클립형 리드프레임과 이를 사용한 패키지의 제조방법 |
US6002167A (en) * | 1995-09-22 | 1999-12-14 | Hitachi Cable, Ltd. | Semiconductor device having lead on chip structure |
JPH09260568A (ja) * | 1996-03-27 | 1997-10-03 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
KR0179920B1 (ko) * | 1996-05-17 | 1999-03-20 | 문정환 | 칩 사이즈 패키지의 제조방법 |
KR100186309B1 (ko) * | 1996-05-17 | 1999-03-20 | 문정환 | 적층형 버텀 리드 패키지 |
KR100242393B1 (ko) * | 1996-11-22 | 2000-02-01 | 김영환 | 반도체 패키지 및 제조방법 |
US5907769A (en) * | 1996-12-30 | 1999-05-25 | Micron Technology, Inc. | Leads under chip in conventional IC package |
JPH10242360A (ja) * | 1997-02-25 | 1998-09-11 | Oki Electric Ind Co Ltd | 半導体装置 |
US6037652A (en) * | 1997-05-29 | 2000-03-14 | Nec Corporation | Lead frame with each lead having a peel generation preventing means and a semiconductor device using same |
US5986209A (en) * | 1997-07-09 | 1999-11-16 | Micron Technology, Inc. | Package stack via bottom leaded plastic (BLP) packaging |
US6157074A (en) * | 1997-07-16 | 2000-12-05 | Hyundai Electronics Industries Co., Ltd. | Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same |
JPH1197619A (ja) * | 1997-07-25 | 1999-04-09 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法と実装方法 |
JP3420057B2 (ja) * | 1998-04-28 | 2003-06-23 | 株式会社東芝 | 樹脂封止型半導体装置 |
JP3842444B2 (ja) * | 1998-07-24 | 2006-11-08 | 富士通株式会社 | 半導体装置の製造方法 |
JP2000232182A (ja) | 1998-12-08 | 2000-08-22 | Nec Kyushu Ltd | Bga構造の半導体装置及びその製造方法 |
US6265761B1 (en) * | 1999-05-07 | 2001-07-24 | Maxim Integrated Products, Inc. | Semiconductor devices with improved lead frame structures |
US6387732B1 (en) | 1999-06-18 | 2002-05-14 | Micron Technology, Inc. | Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby |
KR20010036142A (ko) * | 1999-10-06 | 2001-05-07 | 윤종용 | 다층 리드를 갖는 반도체 칩 패키지 |
JP4232301B2 (ja) * | 1999-12-14 | 2009-03-04 | ソニー株式会社 | リードフレームの製造方法、及び、半導体装置の製造方法 |
KR100426494B1 (ko) * | 1999-12-20 | 2004-04-13 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 이것의 제조방법 |
US6457224B1 (en) | 2000-08-21 | 2002-10-01 | Advanced Micro Devices, Inc. | Dambar punch setup jig |
US6472731B2 (en) * | 2000-12-04 | 2002-10-29 | Semiconductor Components Industries Llc | Solder clad lead frame for assembly of semiconductor devices and method |
US7057273B2 (en) | 2001-05-15 | 2006-06-06 | Gem Services, Inc. | Surface mount package |
DE10158770B4 (de) * | 2001-11-29 | 2006-08-03 | Infineon Technologies Ag | Leiterrahmen und Bauelement mit einem Leiterrahmen |
US7190060B1 (en) * | 2002-01-09 | 2007-03-13 | Bridge Semiconductor Corporation | Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same |
US7242091B2 (en) * | 2005-03-02 | 2007-07-10 | Stats Chippac Ltd. | Stacked semiconductor packages and method therefor |
US7615851B2 (en) * | 2005-04-23 | 2009-11-10 | Stats Chippac Ltd. | Integrated circuit package system |
US7968377B2 (en) * | 2005-09-22 | 2011-06-28 | Stats Chippac Ltd. | Integrated circuit protruding pad package system |
SG135979A1 (en) * | 2006-03-08 | 2007-10-29 | Micron Technology Inc | Microelectronic device assemblies including assemblies with recurved leadframes, and associated methods |
KR100904152B1 (ko) * | 2006-06-30 | 2009-06-25 | 서울반도체 주식회사 | 히트싱크 지지부를 갖는 리드프레임, 그것을 사용한 발광다이오드 패키지 제조방법 및 그것에 의해 제조된 발광다이오드 패키지 |
SG139573A1 (en) * | 2006-07-17 | 2008-02-29 | Micron Technology Inc | Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods |
JP4745205B2 (ja) * | 2006-11-30 | 2011-08-10 | 株式会社東芝 | 半導体装置 |
SG149726A1 (en) * | 2007-07-24 | 2009-02-27 | Micron Technology Inc | Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods |
SG150396A1 (en) * | 2007-08-16 | 2009-03-30 | Micron Technology Inc | Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods |
US7977782B2 (en) * | 2007-11-07 | 2011-07-12 | Stats Chippac Ltd. | Integrated circuit package system with dual connectivity |
KR20090059391A (ko) * | 2007-12-06 | 2009-06-11 | 삼성전자주식회사 | 패키지 구조 및 그의 제조 방법 |
US8084299B2 (en) * | 2008-02-01 | 2011-12-27 | Infineon Technologies Ag | Semiconductor device package and method of making a semiconductor device package |
US7812430B2 (en) * | 2008-03-04 | 2010-10-12 | Powertech Technology Inc. | Leadframe and semiconductor package having downset baffle paddles |
US8072050B1 (en) * | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
JP6095997B2 (ja) * | 2013-02-13 | 2017-03-15 | エスアイアイ・セミコンダクタ株式会社 | 樹脂封止型半導体装置の製造方法 |
US9355945B1 (en) * | 2015-09-02 | 2016-05-31 | Freescale Semiconductor, Inc. | Semiconductor device with heat-dissipating lead frame |
US9917041B1 (en) * | 2016-10-28 | 2018-03-13 | Intel Corporation | 3D chip assemblies using stacked leadframes |
US10741466B2 (en) * | 2017-11-17 | 2020-08-11 | Infineon Technologies Ag | Formation of conductive connection tracks in package mold body using electroless plating |
CN109950214A (zh) * | 2017-12-20 | 2019-06-28 | 安世有限公司 | 芯片级封装半导体器件及其制造方法 |
US11133281B2 (en) | 2019-04-04 | 2021-09-28 | Infineon Technologies Ag | Chip to chip interconnect in encapsulant of molded semiconductor package |
CN110223966B (zh) * | 2019-05-16 | 2021-05-07 | 宁波港波电子有限公司 | 一种引线框架及其制造方法 |
CN112018052A (zh) | 2019-05-31 | 2020-12-01 | 英飞凌科技奥地利有限公司 | 具有可激光活化模制化合物的半导体封装 |
US11587800B2 (en) | 2020-05-22 | 2023-02-21 | Infineon Technologies Ag | Semiconductor package with lead tip inspection feature |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5001546A (en) * | 1983-07-27 | 1991-03-19 | Olin Corporation | Clad metal lead frame substrates |
US5015803A (en) * | 1989-05-31 | 1991-05-14 | Olin Corporation | Thermal performance package for integrated circuit chip |
JPH04360569A (ja) * | 1991-06-06 | 1992-12-14 | Sumitomo Special Metals Co Ltd | セラミックパッケージ用リードフレーム材料 |
JPH05102386A (ja) * | 1991-03-29 | 1993-04-23 | Daido Steel Co Ltd | 高強度リードフレーム材およびその製造方法 |
JPH05121626A (ja) * | 1991-10-24 | 1993-05-18 | Matsushita Electric Works Ltd | 半導体チツプキヤリア用リードフレームとその 接合構造 |
JPH05144996A (ja) * | 1991-11-20 | 1993-06-11 | Toshiba Corp | 表面実装型半導体装置 |
JPH05152495A (ja) * | 1991-11-26 | 1993-06-18 | Hitachi Ltd | 半導体装置 |
JPH05175406A (ja) * | 1991-12-25 | 1993-07-13 | Hitachi Ltd | 半導体集積回路装置 |
JPH05218271A (ja) * | 1992-01-30 | 1993-08-27 | Matsushita Electric Works Ltd | Icパッケージ |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0425691A4 (en) * | 1989-05-01 | 1993-03-31 | Sumitomo Electric Industries, Ltd. | Lead frame for semiconductor devices |
JP2879629B2 (ja) * | 1991-11-01 | 1999-04-05 | 株式会社三井ハイテック | リードフレームおよびその製造方法 |
JPH0653394A (ja) * | 1992-07-28 | 1994-02-25 | Shinko Electric Ind Co Ltd | 多層リードフレーム用プレーン支持体 |
-
1994
- 1994-03-30 KR KR1019940006579A patent/KR970010678B1/ko not_active IP Right Cessation
-
1995
- 1995-02-07 US US08/384,988 patent/US5554886A/en not_active Expired - Lifetime
- 1995-02-07 JP JP01893195A patent/JP3526944B2/ja not_active Expired - Fee Related
- 1995-03-03 DE DE1995107573 patent/DE19507573C2/de not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5001546A (en) * | 1983-07-27 | 1991-03-19 | Olin Corporation | Clad metal lead frame substrates |
US5015803A (en) * | 1989-05-31 | 1991-05-14 | Olin Corporation | Thermal performance package for integrated circuit chip |
JPH05102386A (ja) * | 1991-03-29 | 1993-04-23 | Daido Steel Co Ltd | 高強度リードフレーム材およびその製造方法 |
JPH04360569A (ja) * | 1991-06-06 | 1992-12-14 | Sumitomo Special Metals Co Ltd | セラミックパッケージ用リードフレーム材料 |
JPH05121626A (ja) * | 1991-10-24 | 1993-05-18 | Matsushita Electric Works Ltd | 半導体チツプキヤリア用リードフレームとその 接合構造 |
JPH05144996A (ja) * | 1991-11-20 | 1993-06-11 | Toshiba Corp | 表面実装型半導体装置 |
JPH05152495A (ja) * | 1991-11-26 | 1993-06-18 | Hitachi Ltd | 半導体装置 |
JPH05175406A (ja) * | 1991-12-25 | 1993-07-13 | Hitachi Ltd | 半導体集積回路装置 |
JPH05218271A (ja) * | 1992-01-30 | 1993-08-27 | Matsushita Electric Works Ltd | Icパッケージ |
Non-Patent Citations (7)
Title |
---|
JP 03-1 01 157 A2, in: Patent Abstracts of Japan, E-1092, 22.07.1991, Vol. 15, No. 228 * |
JP 03-2 40 261 A2, in: Patent Abstracts of Japan, E-1157, 21.01.1992, Vol. 16, No. 23 * |
JP 03-2 90 956 A2, in: Patent Abstracts of Japan, E-1183, 30.03.1992, Vol. 16, No. 124 * |
JP 05-3 35474 A2, in: Patent Abstracts of Japan, E-1525, 16.03.1994, Vol. 18, No. 158 * |
JP 60-59 758 A2, in: Patent Abstracts of Japan, E-334, 09.08.1985, Vol. 9, No. 193 * |
JP 61-2 36 145 A2, in: Patent Abstracts of Japan, E-488, 12.03.1987, Vol. 11, No. 81 * |
JP 63-1 32 466 A2, in: Patent Abstracts of Japan, E-670, 19.10.1988, Vol. 12, No. 393 * |
Also Published As
Publication number | Publication date |
---|---|
JP3526944B2 (ja) | 2004-05-17 |
US5554886A (en) | 1996-09-10 |
DE19507573A1 (de) | 1995-10-05 |
JPH07283360A (ja) | 1995-10-27 |
KR970010678B1 (ko) | 1997-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19507573C2 (de) | Leiterstruktur für ein Halbleitergehäuse und Halbleitergehäuse mit einer solchen Leiterstruktur | |
DE10229692B4 (de) | Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren | |
DE69735361T2 (de) | Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür | |
DE19747105B4 (de) | Bauelement mit gestapelten Halbleiterchips | |
DE60131677T2 (de) | I-kanal-oberflächenmontage-verbinder | |
DE4301915C2 (de) | Mehrfachchip-Halbleitervorrichtung | |
DE19709295B4 (de) | Halbleiterbaugruppe | |
DE4207198C2 (de) | Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung | |
DE4230187B4 (de) | Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit | |
DE4027072C2 (de) | Halbleiteranordnung | |
DE3724703A1 (de) | Entkopplungskondensator fuer schaltkreisbausteine mit rasterfoermigen kontaktstiftanordnungen und daraus bestehende entkopplungsanordnungen | |
DE3913221A1 (de) | Halbleiteranordnung | |
DE112006003372T5 (de) | Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters | |
DE102014104399B4 (de) | Halbleiterchipgehäuse umfassend einen Leadframe | |
DE3300693A1 (de) | Halbleiteranordnung und verfahren zu ihrer herstellung | |
DE19725464A1 (de) | Halbleiterchip-Stapelgehäuse und Verfahren zu dessen Herstellung | |
DE19928788A1 (de) | Elektronische Keramikkomponente | |
DE102018202790A1 (de) | Spulenkomponente | |
DE102018202789A1 (de) | Spulenkomponente | |
WO2012175207A2 (de) | Elektronische baugruppe und verfahren zu deren herstellung | |
DE69737320T2 (de) | Halbleitervorrichtung | |
DE102018202791A1 (de) | Spulenkomponente | |
DE19709259B4 (de) | Mehrlagiges Bodenanschlussgehäuse | |
DE2103064A1 (de) | Vorrichtung zur Herstellung von Modulelementen | |
DE19743537A1 (de) | Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20131001 |