DE19521489B4 - Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen - Google Patents
Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen Download PDFInfo
- Publication number
- DE19521489B4 DE19521489B4 DE19521489A DE19521489A DE19521489B4 DE 19521489 B4 DE19521489 B4 DE 19521489B4 DE 19521489 A DE19521489 A DE 19521489A DE 19521489 A DE19521489 A DE 19521489A DE 19521489 B4 DE19521489 B4 DE 19521489B4
- Authority
- DE
- Germany
- Prior art keywords
- silicon
- layer
- layers
- capacitor
- capacitor plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Abstract
In
einer Halbleitervorrichtung gebildete Kondensatorplatte (71) mit
einer Oberfläche
aus Silizium mit halbkugelförmiger
Körnung
und mit einer Titannidtridschicht (72) angrenzend an und erstreckungsgleich
mit der Oberfläche
aus Silizium mit halbkugelförmiger
Körnung, wobei
in einer Öffnung (21) einer oberhalb eines Trägersubstrats (10) planar ausgebildeten Schicht (14) mehrere Siliziumschichten (31, 41, 51) gebildet sind, von denen eine erste Siliziumschicht (31) und eine letzte Siliziumschicht (51) amorphes Silizium aufweisen;
an den Silizium-Korngrenzen zwischen benachbarten Siliziumschichten (31, 41, 51) durch einen eingebrachten Fremdstoff, der aus einer aus Sauerstoff, Kohlenstoff und N2O bestehenden Gruppe ausgewählt ist, Silizium-Grenzflächenschichten (32, 42) gebildet sind;
die mehreren Siliziumschichten (31, 41, 51) in einzelne behälterförmige Strukturen (61) mit je einer freiliegenden inneren und je einer freiliegenden äußeren Oberfläche getrennt sind; und
die freiliegenden inneren und äußeren Oberflächen aus amorphem Silizium in Silizium mit halbkugelförmiger Körnung umgewandelt sind, das als untere leitfähige Kondensatorplatte (71) dient.
in einer Öffnung (21) einer oberhalb eines Trägersubstrats (10) planar ausgebildeten Schicht (14) mehrere Siliziumschichten (31, 41, 51) gebildet sind, von denen eine erste Siliziumschicht (31) und eine letzte Siliziumschicht (51) amorphes Silizium aufweisen;
an den Silizium-Korngrenzen zwischen benachbarten Siliziumschichten (31, 41, 51) durch einen eingebrachten Fremdstoff, der aus einer aus Sauerstoff, Kohlenstoff und N2O bestehenden Gruppe ausgewählt ist, Silizium-Grenzflächenschichten (32, 42) gebildet sind;
die mehreren Siliziumschichten (31, 41, 51) in einzelne behälterförmige Strukturen (61) mit je einer freiliegenden inneren und je einer freiliegenden äußeren Oberfläche getrennt sind; und
die freiliegenden inneren und äußeren Oberflächen aus amorphem Silizium in Silizium mit halbkugelförmiger Körnung umgewandelt sind, das als untere leitfähige Kondensatorplatte (71) dient.
Description
- Die vorliegende Erfindung bezieht sich auf eine in einer Halbleitervorrichtung gebildete Kondensatorplatte, auf einen in einer Halbleitervorrichtung gebildeten Kondensator, auf die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, auf die Verwendung eines solchen Kondensators als Speicherkondensator einer DRAM-Vorrichtung, auf ein Verfahren zur Herstellung eines Kondensators und auf die Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen.
- Die vorliegende Erfindung befasst sich mit Halbleiterschaltungs-Speichervorrichtungen und im Spezielleren mit dreidimensionalen Stapelkondensatorgebilden sowie mit Verfahren zur Herstellung solcher Gebilde, die bei solchen Speichervorrichtungen als dynamische RAM-Speicher (DRAMs) mit hoher Dichte verwendbar sind.
- Bei dynamischen Halbleiter-Speichervorrichtungen ist es wesentlich, daß die Zellenplatten der Speicherknotenkondensatoren trotz parasitärer Kapazitäten und trotz Rauschens, die während des Betriebs der Schaltung auftreten können, groß genug sind, um eine angemessene Ladung oder Kapazität beizubehalten. wie es bei den meisten integrierten Halbleiterschaltungen der Fall ist, nimmt die Speicherdichte mit einer ziemlich konstanten Rate weiter zu. Der Gesichtspunkt der Aufrechterhaltung der Speicherknotenkapazität ist von besonderer Bedeu tung, wenn die Dichte von RAM-Anordnungen für zukünftige Generationen von Speichervorrichtungen weiter erhöht wird.
- Die Fähigkeit, Speicherzellen dicht zu packen und dabei die erforderlichen Kapazitätsniveaus aufrechtzuerhalten, ist eine Hauptanforderung an die Halbleiterherstellungstechnologien, wenn zukünftige Generationen erweiterter Speicheranordnungsvorrichtungen erfolgreich hergestellt werden sollen.
- Ein Verfahren zum Aufrechterhalten sowie zum Erhöhen der Speicherknotengröße bei dicht gepackten Speichervorrichtungen besteht in der Verwendung des "Stapelspeicherzellen"-Aufbaus. Bei dieser Technologie werden zwei oder mehr Schichten aus einem leitfähigen Material, wie zum Beispiel polykristallines Silizium (im folgenden kurz Polysilizium genannt), über einer Zugriffsvorrichtung auf einem Siliziumwafer aufgebracht, wobei dielektrische Schichten sandwichartig zwischen den Polysiliziumschichten angeordnet werden. Eine auf diese Art und Weise ausgebildete Zelle ist als Stapelkondensatorzelle (STC) bekannt. Eine derartige Zelle nutzt den Raum über der Zugriffsvorrichtung für Kondensatorplatten, weist eine geringe Soft Error Rate (SER) auf und kann in Verbindung mit zwischen den Platten vorgesehenen isolierenden Schichten hoher Dielektrizitätskonstante eingesetzt werden.
- Derartige Stapelkondensatorzellen sind bekannt aus JP 6-151751 A und JP 1-222469 A. In beiden Fällen wird als untere Kondensatorplatte eine glatte Schicht aus Polysilizium und als Kondensatordielektrikum eine Schicht aus Tantaloxid verwendet. Um zu verhindern, daß die Polysiliziumschicht beim Aufbringen des Tantaloxids oxidiert, wird vor dem Aufbringen des Tantaloxids auf die Polysiliziumschicht eine Titannitridschicht aufgebracht. Im Fall der JP 1-222469 A wird vor dem Aufbringen einer den zweiten Kondensator bildenden weiteren Polysiliziumschicht auf dem Tantaloxid eine weitere Titannitridschicht gebildet, um auch das Polysilizium der zweiten Kondensatorplatte vor einer durch die Tantaloxidschicht verursachten Oxidation. zu schützen.
- Es ist jedoch schwierig, mit einem herkömmlichen STC-Kondensator eine ausreichende Speicherkapazität zu erhalten, da der Speicherelektrodenbereich auf die Grenzen seines eigenen Zellenbereichs eingeschränkt ist. Auch wird das Aufrechterhalten guter dielektrischer Durchschlagfestigkeitseigenschaften zwischen Polysiliziumschichten in dem STC-Kondensator zu einem großen Problem, sobald die Dicke des Isolators angemessen dimensioniert ist.
- Aus der
US 5 162 248 A der Anmelderin ist es bekannt, die Kapazität eines STC-Kondensators durch Bildung einer Zelle mit behälterförmiger Struktur zu erhöhen. Aus der Veröffentlichung IEDM 92, Seiten 263 bis 266, und aus derUS 5 278 091 A der Anmelderin ist es bekannt, die untere Kondensatorplatte eines STC-Kondensators aus Polysilizium herzustellen, dessen Außenfläche eine halbkugelförmige Körnung aufweist, was die Gesamtoberfläche dieser Kondensatorplatte und damit die Kapazität des Kondensators erhöht. In beiden Fällen wird außerdem eine erste Kondensatorplatte mit behälterförmiger Struktur verwendet, was die Kapazität des Kondensators weiter erhöht. - Bei Verwendung von Silizium mit halbkugelförmiger Körnung für die erste oder untere Kondensatorplatte entstehen unter dem anschließend gebildeten Kondensatordielektrikum Verarmungsbereiche, die sich als parasitäre Kapazitäten auswirken und höchst unerwünscht sind.
- Aufgabe der Erfindung ist es, derartige auf Verarmungsbereiche zurückgehende parasitäre Kapazitäten zu verhindern.
- Die Erfindung macht eine gemäß Anspruch 1 oder gemäß Anspruch 2 ausgebildete Kondensatorplatte verfügbar, die gemäß Anspruch 3 weitergebildet sein kann. Ein Kondensator, der eine solche Kondensatorplatte enthält, ist in Anspruch 4 angegeben. Die Verwendung eines derartigen Kondensators als Speicherkondensator einer Halbleitervorrichting ist in Anspruch 5 angegeben. Gemäß Anspruch 6 wird ein derartiger Speicherkondensator für eine DRAM-Vorrichtung verwendet.
- Außerdem macht die Erfindung in den Ansprüchen 7 und 8 angegebene Verfahren zum Herstellen erfindungsgemäßer Kondensatoren verfügbar. Gemäß Anspruch 25 kann ein solches Verfahren zur Herstellung von DRAM-Vorrichtungen verwendet werden.
- Weiterbildungen dieser Erfindungsgegenstände sind in den abhängigen Ansprüchen angegeben.
- Die Erfindung und Weiterbildungen der Erfindung werden im folgenden anhand der zeichnerischen Darstellungen mehrerer Ausführungbeispiele der Erfindung noch näher beschrieben. In den Zeichnungen zeigen:
-
1 eine Querschnittsansicht eines im Herstellungsprozeß befindlichen Waferbereichs unter Darstellung eines Ausführungsbeispiels der vorliegenden Erfindung; -
2 eine zusammengesetzte Querschnittsansicht des im Herstellungsprozeß befindlichen Waferbereichs unter Darstellung der Anfangsschritte eines Ausführungsbeispiels der vorliegenden Erfindung, wobei ein Polysilizium-Stopfen zwischen zwei Wortleitungen gebildet ist, worauf eine planar ausgebildete Schicht aus Tetraethylorthosilikat-(TEOS-)Oxid sowie die Aufbringung einer Nitridschicht und einer planar ausgebildeten Schicht aus Borophosphosilikatglas (BDSG) folgen; -
3A eine Querschnittsansicht des im Herstellungsprozeß befindlichen Waferbereichs der2 nach der Freilegung des Polysilizium-Stopfens durch eine Kontaktöffnung; -
3B eine der2 ähnliche Querschnittsansicht des im Herstellungsprozeß befindlichen Waferbereichs, nachdem eine Kontaktöffnung das darunterliegende Siliziumsubstrat freilegt (kein PolysiliziumStopfen vorhanden); -
4 eine Querschnittsansicht des im Herstellungsprozeß befindlichen Waferbereichs der3A nach der Aufbringung einer ersten Schicht aus amorphem Silizium, worauf eine kontrollierte Sauerstoffaussetzung erfolgt; -
5 eine Querschnittsansicht des im Herstellungsprozeß befindlichen Waferbereichs der4 nach der Aufbringung einer zweiten Schicht aus amorphem Silizium, worauf eine kontrollierte Sauerstoffaussetzung erfolgt; -
6 eine Querschnittsansicht des im Herstellungsprozeß befindlichen Waferbereichs der5 nach der Aufbringung einer dritten Schicht aus amorphem Silizium, worauf eine kontrollierte Exposition gegenüber Sauerstoff erfolgt; -
7 eine Querschnittsansicht des im Herstellungsprozeß befindlichen Waferbereichs der6 nach der Ausführung eines chemisch-mechanischen Poliervorgangs zur Bildung einzelner Speicherknoten, worauf ein Ätzvorgang zum Entfernen des BPSG erfolgt; -
8A eine Querschnittsansicht des im Herstellungsprozeß befindlichen Waferbereichs der7 nach der Bildung von Silizium mit halbkugelförmiger Körnung, das aus einer Hochvakuum-Wärmebehandlung resultiert; -
8B eine der7 ähnliche Querschnittsansicht einer alternativen Ausführungsform des im Herstellungsprozeß befindlichen Waferbereichs nach der Bildung von Silizium mit halbkugelförmiger Körnung, das aus einer Hochvakuum-Wärmebehandlung resultiert; und -
9 eine Querschnittsansicht des im Herstellungsprozeß befindlichen Waferbereichs der8A nach der Bildung von konformem Zellendielektrikum bzw. Polysilizium. - Die vorliegende Erfindung ist darauf gerichtet, den Speicherzellen-Oberflächenbereich in einem Herstellungsverfahren zum Herstellen von hochdichten/großvolumigen DRAMs durch Schaffung gleichmäßiger Speicherzellenstrukturen über einem gegebenen Trägersubstrat zu maximieren. Die im folgenden beschriebenen Verfahrensschritte dienen als Beispiel sowie als bevorzugte Ver fahrensweise zur Ausführung der vorliegenden Erfindung. Dieses Beispiel soll jedoch den breiten Umfang der Erfindung nicht einschränken.
-
1 ist mit9 identisch, die ein Ausführungsbeispiel der vorliegenden Erfindung zeigt, das in der nachfolgenden Beschreibung erläutert wird. - Wie in
2 gezeigt ist, wird ein Trägersubstrat, wie zum Beispiel ein Siliziumwafer, unter Verwendung herkömmlicher Verfahrensschritte vorbereitet, um einen leitfähig dotierten Polysilizium-Stopfen13 zu bilden, der sich zwischen benachbarten Wortleitungen befindet und mit einem Diffusionsbereich10 in Kontakt steht. Planar ausgebildetes Oxid14 isoliert die Wortleitungen12 und den Polysilizium-Stopfen13 . Oben auf dem planar ausgebildeten Oxid14 ist eine dünne Schicht aus Nitrid15 gebildet. Dieses Nitrid15 ist wahlweise vorgesehen, wie dies im folgenden noch erläutert wird. Auf dieses Nitrid15 wird vollflächig eine weitere planar ausgebildete Oxid-Schicht16 aufgebracht. Der Wafer ist nun bis zu dem Punkt der Bearbeitung einer Anordnung von Speicherzellenkondensatoren bearbeitet worden. Es folgt nun die Kondensatorzellenherstellung. - Der Speicherknoten jeder Speicherzelle steht mit dem darunterliegenden Diffusionsbereich
11 über den Polysilizium-Stopfen13 in Kontakt. Jeder darunterliegende Diffusionsbereich11 besitzt zwei Speicherknotenanschlüsse, die von einem einzelnen Ziffernleitungskontakt durch Zugriffstransistoren getrennt sind, die durch den aktiven Bereich kreuzende Polysilizium-Wortleitungen12 gebildet sind. Normalerweise sind die Diffusionsbereiche11 innerhalb der Anordnung jeweils durch ein dickes Feldoxid voneinander getrennt. Die Diffusionsbereiche11 und die Polysilizium-Wortleitungen12 (Steuergates) bilden aktive Feldeffekttransistoren (Feldeffekttransistoren, die als Zugriffstransistoren zu jedem einzelnen Kondensator dienen), die abhängig von ihrer erwünschten Verwendung als NMOS- oder PMOS-Typ-Feldeffekttransistoren dotiert werden können. - Wie unter Bezugnahme auf
3A zu sehen ist, ist die Dicke der planar ausgebildeten Oxidschicht16 von der Höhe abhängig, die für die noch zu bildende Polysilizium-Behälterstruktur erwünscht ist. Die Höhe der resultierenden Polysi liziumstruktur ist einer der Faktoren bei der Bestimmung des erwünschten, resultierenden Kondensatorplatten-Oberflächenbereichs. Eine Kontaktöffnung21 wird in das Oxid16 , das Nitrid15 und das Oxid14 geätzt, wodurch ein Zugang zu dem darunterliegenden Polysilizium-Stopfen13 ermöglicht ist. Die Kontaktöffnung21 erlaubt nicht nur einen Zugang zu der darunterliegenden Topographie, sondern sie schafft bei der Kontaktöffnung21 auch eine Form für eine anschließend plazierte Schicht aus leitfähig dotiertem dünnen Polysilizium. (Alternativ hierzu kann die Kontaktöffnung bis hinab zu dem Diffusionsbereich11 geätzt werden, da ein Polysilizium-Stopfen nicht vorhanden sein muß, wie dies in3B gezeigt ist). - Wie unter Bezugnahme auf
4 gezeigt ist, wird eine dünne amorphe Siliziumschicht31 mit einer Dicke von ca. 40 nm (ca. 400 Å) gebildet bzw. aufgebracht, und zwar entweder undotiert oder an Ort und Stelle dotiert mittels eines p-leitenden oder n-leitenden Dotierstoffs, wie zum Beispiel Arsen, Phosphor oder Bor. Am Ende dieses Schrittes werden die Korngrenzen an der Grenzfläche "eingefroren" oder "verriegelt", und zwar entweder durch Einbringung eines Dotier- bzw. Fremdstoffs, wie zum Beispiel Sauerstoff, Kohlenstoff oder N2O usw. oder durch Aussetzen der Siliziumschicht gegenüber einer oxidbildenden Umgebung (O2 oder H2O) oder einer nitridbildenden Umgebung (N2 oder NH3)_ Wenn die Siliziumkörner an dieser Grenzfläche durch eine sehr geringfügige Oxidation "verriegelt" werden, ist es von kritischer Bedeutung, daß diese durch Aufwachsen oder Aufbringen gebildete Oxidschicht nicht zu dick ist und ein Leiten und Ausdiffundieren von Dotierstoffen nicht vollständig blockiert, wenn die erste Schicht undotiert ist (eine Dicke von 0,3 bis 1,2 nm (3–12 Å) aus SiO2 ist bevorzugt). Weiterhin ist bevorzugt, daß die Siliziumschichten an Ort und Stelle in einem System auf der Basis einer raschen thermischen chemischen Abscheidung aus der Dampfphase (RTCVD) aufgebracht werden, jedoch besteht ein alternatives Herstellungsverfahren in der Aufbringung der anfänglichen amorphen Siliziumschicht in einem mit niedrigem Druck arbeitenden chemischen Dampfphasenabscheidungs-(LPCVD-) Reaktor entweder mit Einleitung von verdünntem O2 oder Entfernung der Wafer, um dadurch das Silizium der Atmosphäre auszusetzen und die Wafer entweder direkt wieder einzusetzen oder die Wafer einer Naßbearbeitung unter Verwendung eines verdünnten HF- Tauchbads vor dem Wiedereinsetzen der Wafer zu unterziehen. Durch diese Schritte würde ein Eigenoxid auf der Oberfläche der ersten aufgebrachten Siliziumschicht gebildet. Wie als nächstes in5 zu sehen ist, wird eine an Ort und Stelle dotierte Siliziumschicht41 aufgebracht (es ist darauf hinzuweisen, daß es sich bei dieser zweiten oder zentralen Schicht um die einzige Dotierstoffquelle handeln kann, wenn die erste und die dritte Schicht undotiert aufgebracht werden). Als nächstes wird O2 eingeleitet, oder es werden die anderen vorstehend beschriebenen Verfahrensweisen zur Bildung der Grenzflächenschicht42 verwendet, worauf die dritte Siliziumschicht51 aufgebracht wird, wie dies in6 zu sehen ist. Bei der dritten Siliziumschicht könnte es sich um Silizium mit halbkugelförmiger Körnung handeln, das durch den Fachleuten bekannte Verfahrensweisen aufgebracht wird, wie zum Beispiel durch die Verfahrensweise, die in einem Artikel mit dem Titel "A New Cylindrical Capacitor Using Hemispherical Grained Si (HSG-Si) for 256 Mb DRAMs" von Watanabe et al., 1992 IEDM, Seiten 259–262, beschrieben ist, der durch Bezugnahme zu einem Bestandteil der vorliegenden Beschreibung gemacht wird. - Wie in
7 gezeigt ist, resultiert eine Stapelkonstruktion61 aus amorphem Silizium aus einer Planarisierung (Planarisierung durch chemisch-mechanisches Polieren oder Resist-Beschichtung, O2-Plasma und Polysilizium-Ätzung), bis das Oxid16 freiliegt, wodurch außerdem die jeweiligen benachbarten Speicherknoten-platten über die Halbleiterscheibe hinweg voneinander getrennt werden. Als nächstes erfolgt ein Nassoxid-Rückätzvorgang zum Entfernen des in6 gezeigten Oxids16 , wobei dieser Ätzvorgang auf der Nitridschicht15 stoppt. Wie vorstehend erwähnt wurde, ist die Nitridschicht15 wahlweise vorgesehen, jedoch ist sie auch bevorzugt, da sie ein definitives Ätz-Stoppziel für den Nassoxid-Ätzvorgang schafft. Es besteht jedoch auch die Möglichkeit, überhaupt keine Nitridschicht15 zu verwenden, da man sich der verschiedenen Ätzraten zwischen den Schichten16 und14 bedienen kann, wenn unterschiedliche Materialien verwendet werden. Bei dem bevorzugten Ausführungsbeispiel handelt es sich zum Beispiel bei der Schicht14 um TEOS und bei der Schicht16 um Borophosphosilikatglas (BPSG). Da BPSG im Vergleich zu TEOS eine viel höhere Ätzrate besitzt, kann das BPSG sicher vollständig entfernt werden, während immer noch eine ausreichende verbleibende Dicke des TEOS gewährleistet wird, die eine angemessene Isolierung zu den darunterliegenden Wortleitungen12 schafft. - Unter Bezugnahme auf
8A wird die durch Planarisierung gebildete amorphe Konstruktion61 einer Hochvakuum-Wärmebehandlung unterzogen, um Silizium mit halbkugelförmiger Körnung (HSG-Silizium) sowohl an der Innenseite als auch an der Außenseite des Gebildes61 zu bilden. Bei der Hochvakuum-Wärmebehandlung kann eine durch rasche Wärmebehandlung (RTP) unterstützte Erwärmung verwendet werden, um die HSG-Bildung weiter zu fördern. Daraus ergibt sich das HSG-Siliziumgebilde71 , das bei dieser Anwendung eine behälterartige Speicherknotenplatte71 bildet. Das amorphe Silizium wird dadurch in Silizium mit halbkugelförmiger Körnung umgewandelt, daß man das Gebilde einer raschen Wärmebehandlung oder einer Hochvakuum-Wärmebehandlung unterzieht, wodurch die Siliziumatome aus der ersten und der letzten Siliziumschicht aufgezehrt werden, während die Siliziumatome jeglicher inneren Siliziumschicht intakt bleiben und nicht in die Silizium-Grenzflächenschichten eindringen. Die behälterförmige Kondensator-Speicherknotenplatte71 wird dadurch verbessert, daß eine Schicht aus Titannitrid72 über dem gesamten freiliegenden Silizium mit halbkugelförmiger Körnung gebildet wird (dabei ist bevorzugt, daß die Titannitridschicht72 durch chemische Dampfphasenabscheidung gebildet wird). Das Vorhandensein von Titannitrid72 eliminiert die Entstehung eines jeglichen Verarmungsbereichs, der sich tendenziell unter dem anschließend gebildeten Zellendielektrikum bildet, wenn Silizium mit halbkugelförmiger Körnung vorhanden ist. - Alternativ hierzu zeigt
8B eine fertiggestellte, behälterartige Kondensator-Speicherknotenplatte71 , die sich in direktem Kontakt mit dem Diffusionsbereich11 befindet und somit keine Polysilizium-Stopfen-Zwischenverbindung verwendet. Wie in8A dargestellt ist, wird die behälterartige Kondensator-Speicherknotenplatte71 durch Bilden einer Schicht aus Titannitrid72 über dem gesamten freiliegenden Silizium mit halbkugelförmiger Körnung verbessert. - Wie in
9 gezeigt ist, wird das Behältergebilde71 mit einem Kondensatorzellendielektrikum81 überzogen. Schließlich wird eine dotierte, konforme Polysili ziumschicht82 vollflächig auf das Zellendielektrikum81 aufgebracht, wobei die Schicht82 als gemeinsame Kondensatorzellenplatte für eine gesamte Anordnung von Behältergebilden71 dient. Ab diesem Punkt wird der Wafer unter Verwendung herkömmlicher Herstellungsschritte fertiggestellt.
Claims (25)
- In einer Halbleitervorrichtung gebildete Kondensatorplatte (
71 ) mit einer Oberfläche aus Silizium mit halbkugelförmiger Körnung und mit einer Titannidtridschicht (72 ) angrenzend an und erstreckungsgleich mit der Oberfläche aus Silizium mit halbkugelförmiger Körnung, wobei in einer Öffnung (21 ) einer oberhalb eines Trägersubstrats (10 ) planar ausgebildeten Schicht (14 ) mehrere Siliziumschichten (31 ,41 ,51 ) gebildet sind, von denen eine erste Siliziumschicht (31 ) und eine letzte Siliziumschicht (51 ) amorphes Silizium aufweisen; an den Silizium-Korngrenzen zwischen benachbarten Siliziumschichten (31 ,41 ,51 ) durch einen eingebrachten Fremdstoff, der aus einer aus Sauerstoff, Kohlenstoff und N2O bestehenden Gruppe ausgewählt ist, Silizium-Grenzflächenschichten (32 ,42 ) gebildet sind; die mehreren Siliziumschichten (31 ,41 ,51 ) in einzelne behälterförmige Strukturen (61 ) mit je einer freiliegenden inneren und je einer freiliegenden äußeren Oberfläche getrennt sind; und die freiliegenden inneren und äußeren Oberflächen aus amorphem Silizium in Silizium mit halbkugelförmiger Körnung umgewandelt sind, das als untere leitfähige Kondensatorplatte (71 ) dient. - In einer Halbleitervorrichtung gebildete Kondensatorplatte (
71 ) mit einer Oberfläche aus Silizium mit halbkugelförmiger Körnung und mit einer Titannidtridschicht (72 ) angrenzend an und erstreckungsgleich mit der Oberfläche aus Silizium mit halbkugelförmiger Körnung, wobei: in einer Öffnung (21 ) einer oberhalb eines Trägersubstrats (10 ) planar ausgebildeten Schicht (14 ) mehrere Siliziumschichten (31 ,41 ,51 ) gebildet sind, von de nen eine erste Siliziumschicht (31 ) und eine letzte Siliziumschicht (51 ) amorphes Silizium aufweisen; an den Silizium-Korngrenzen zwischen benachbarten Siliziumschichten (31 ,41 ,51 ) dadurch, daß jede der Siliziumschichten (31 ,41 ,51 ) einem oxidbildenden Umgebungsmaterial oder einem nitridbildenden Umgebungsmaterial ausgesetzt worden ist, Silizium-Grenzflächenschichten (32 ,42 ) gebildet sind; die mehreren Siliziumschichten (31 ,41 ,51 ) in einzelne behälterförmige Strukturen (61 ) mit je einer freiliegenden inneren und je einer freiliegenden äußeren Oberfläche getrennt sind; und die freiliegenden inneren und äußeren Oberflächen aus amorphem Silizium in Silizium mit halbkugelförmiger Körnung umgewandelt sind, das als untere leitfähige Kondensatorplatte (71 ) dient. - Kondensatorplatte nach Anspruch 1 oder 2, bei welcher die Titannitridschicht (
72 ) durch chemische Abscheidung aus der Dampfphase gebildet ist. - In einer Halbleitervorrichtung gebildeter Kondensator mit einer ersten Kondensatorplatte (
71 ) nach einem der Ansprüche 1 bis 3; mit einer Isolierschicht (81 ) angrenzend an und erstreckungsgleich mit der Titannitridschicht (72 ); und einer zweiten Kondensatorplatte (82 ) mit einer leitfähig dotierten Polysiliziumschicht oben auf und erstreckungsgleich mit der Isolierschicht (81 ). - Verwendung eines Kondensators nach Anspruch 4 als Speicherkondensator einer Halbleitervorrichtung.
- Verwendung eines Kondensators nach Anspruch 4 als Speicherkondensator einer DRAM-Vorrichtung.
- Verfahren zum Herstellen eines Kondensators auf einem Trägersubstrat (
10 ), bei welchem gebildet werden: eine untere leitfähige Kondensatorplatte (71 ) mit einer Innenfläche und einer Außenfläche aus Polysilizium mit halbkugelförmiger Körnung; eine Titannitridschicht (72 ) angrenzend an und erstreckungsgleich mit dem Polysilizium mit halbkugelförmiger Körnung; eine als Kondensatordielektrikum wirkende Isolierschicht (81 ) angrenzend an und erstreckungsgleich mit der Titannitridschicht (72 ); und eine obere leitfähige Kondensatorplatte (82 ) oben auf und erstreckungsgleich mit der Isolierschicht (81 ); wobei die Bildung des Siliziums mit halbkugelförmiger Körnung folgende Verfahrensschritte umfaßt: in einer oberhalb des Trägersubstrats (10 ) planar ausgebildeten Schicht (14 ) wird eine Öffnung (21 ) gebildet; in der Öffnung (21 ) werden mehrere Siliziumschichten (31 ,41 ,51 ) gebildet, von denen eine erste Siliziumschicht (31 ) und eine letzte Siliziumschicht (51 ) amorphes Silizium aufweisen; an den Silizium-Korngrenzen zwischen benachbarten Siliziumschichten (31 ,41 ,51 ) werden durch Einbringen eines Fremdstoffs, der aus einer aus Sauerstoff, Kohlenstoff und N2O bestehenden Gruppe ausgewählt ist, Silizium-Grenzflächenschichten (32 ,42 ) gebildet; die mehreren Siliziumschichten (31 ,41 ,51 ) werden in einzelne behälterförmige Strukturen (61 ) mit je einer freiliegenden inneren und je einer freiliegenden äußeren Oberfläche getrennt; und die freiliegenden inneren und äußeren Oberflächen aus amorphem Silizium werden in Silizium mit halbkugelförmiger Körnung umgewandelt, das als untere leitfähige Kondensatorplatte (71 ) dient. - Verfahren zum Herstellen eines Kondensators auf einem Trägersubstrat (
10 ), bei welchem gebildet werden: eine untere leitfähige Kondensatorplatte (71 ) mit einer Innenfläche und einer Außenfläche aus Polysilizium mit halbkugelförmiger Körnung; eine Titannitridschicht (72 ) angrenzend an und erstreckungsgleich mit dem Polysilizium mit halbkugelförmiger Körnung; eine als Kondensatordielektrikum wirkende Isolierschicht (81 ) angrenzend an und erstreckungsgleich mit der Titannitridschicht (72 ); und eine obere leitfähige Kondensatorplatte (82 ) oben auf und erstreckungsgleich mit der Isolierschicht (81 ); wobei die Bildung des Siliziums mit halbkugelförmiger Körnung folgende Verfahrensschritte umfaßt: in einer oberhalb des Trägersubstrats (10 ) planar ausgebildeten Schicht (14 ) wird eine Öffnung (21 ) gebildet; in der Öffnung (21 ) werden mehrere Siliziumschichten (31 ,41 ,51 ) gebildet, von denen eine erste Siliziumschicht (31 ) und eine letzte Siliziumschicht (51 ) amorphes Silizium aufweisen; an den Silizium-Korngrenzen zwischen benachbarten Siliziumschichten (31 ,41 ,51 ) werden dadurch Silizium-Grenzflächenschichten (32 ,42 ) gebildet, daß jede der Siliziumschichten (31 ,41 ,51 ) einem oxidbildenden Umgebungsmaterial oder einem nitridbildenden Umgebungsmaterial ausgesetzt wird; die mehreren Siliziumschichten (31 ,41 ,51 ) werden in einzelne behälterförmige Strukturen (61 ) mit je einer freiliegenden inneren und je einer freiliegenden äußeren Oberfläche getrennt; und die freiliegenden inneren und äußeren Oberflächen aus amorphem Silizium werden in Silizium mit halbkugelförmiger Körnung umgewandelt, das als untere leitfähige Kondensatorplatte (71 ) dient. - Verfahren nach Anspruch 7 oder 8, bei welchem die Titannitridschicht (
72 ) durch chemische Abscheidung aus der Dampfphase aufgebracht wird. - Verfahren nach einem der Ansprüche 7 bis 9, bei welchem als Trägersubstrat (
10 ) ein Siliziumsubstrat verwendet wird. - Verfahren nach einem der Ansprüche 7 bis 10, bei welchem vor der Bildung der unteren leitfähigen Kondensatorplatte (
71 ) ein leitfähiger Stopfen (13 ) zwischen einem Paar benachbarter, paralleler leitfähiger Leitungen (12 ) gebildet wird, wobei der leitfähige Stopfen (13 ) eine Verbindung zwischen der unteren leitfähigen Kondensatorplatte (71 ) und dem Trägersubstrat (10 ) herstellt. - Verfahren nach Anspruch 11, bei welchem für den leitfähigen Stopfen (
13 ) leitfähig dotiertes Polysilizium verwendet wird. - Verfahren nach einem der Ansprüche 7 bis 12 bei welchem für die Isolierschicht (
81 ) Nitrid verwendet wird. - Verfahren nach einem der Ansprüche 7 bis 13, wobei es sich bei der planar ausgebildeten Isolierschicht (
14 ) um eine Schicht handelt, die aus wenigstens einem Element der Gruppe bestehend aus Tetraethylorthosilikat (TEOS), Borophosphosilikatglas (BPSG) sowie Nitrid oder jeglicher Kombination daraus gebildet ist. - Verfahren nach einem der Ansprüche 7 bis 14, bei welchem die planar ausgebildete Isolierschicht (
14 ) durch chemisch-mechanisches Polieren planar ausgebildet wird. - Verfahren nach einem der Ansprüche 7 bis 15, bei welchem die behälterförmigen Gebilde (
61 ) bei der Umwandlung des amorphen Siliziums in Silizium mit halbkugelförmiger Körnung einer raschen Wärmebehandlung unterzogen werden, durch welche Siliziumatome aus der ersten (31 ) und der letzten (51 ) Siliziumschicht aufgezehrt werden, während die Siliziumatome einer inneren Siliziumschicht (41 ) intakt bleiben und nicht in die Oxidschichten, Nitridschichten oder Carbidschichten (32 ,42 ) eindringen. - Verfahren nach einem der Ansprüche 7 bis 15, bei welchem die behälterförmigen Gebilde (
61 ) bei der Umwandlung des amorphen Siliziums in Silizium mit halbkugelförmiger Körnung einer Hochvakuum-Wärmebehandlung unterzogen werden, wodurch Siliziumatome aus der ersten (31 ) und der letzten (51 ) Siliziumschicht aufgezehrt werden, während die Siliziu matome einer inneren Siliziumschicht intakt bleiben und nicht in die Oxidschichten, Nitridschichten oder Carbidschichten (32 ,42 ) eindringen. - Verfahren nach einem der Ansprüche 7 bis 17, bei welchem die mehreren Siliziumschichten (
31 ,41 ,51 ) eine erste (31 ), eine zweite (41 ) und eine dritte (51 ) Siliziumschicht umfassen. - Verfahren nach Anspruch 18, bei welchem für die zweite Siliziumschicht (
41 ) leitfähig dotiertes amorphes Silizium verwendet wird. - Verfahren nach Anspruch 18, bei welchem für die zweite Siliziumschicht (
41 ) leitfähig dotiertes Polysilizium verwendet wird. - Verfahren nach einem der Ansprüche 18 bis 20, bei welchem die erste (
31 ) und die dritte (51 ) Siliziumschicht zuerst undotiert aufgebracht werden und später durch ein Ausdiffundieren von Dotier-Fremdstoffen dotiert werden, die in der leitfähig dotierten zweiten Siliziumschicht (41 ) vorhanden sind. - Verfahren nach einem der Ansprüche 18 bis 20, bei welchem die erste (
31 ) und die dritte (51 ) Siliziumschicht von Anfang an als dotierte Schichten aufgebracht werden. - Verfahren nach einem der Ansprüche 18 bis 20, bei welchem die erste Siliziumschicht (
31 ) am Anfang als undotiere Siliziumschicht aufgebracht wird und die dritte Siliziumschicht (51 ) am Anfang als dotierte Siliziumschicht aufgebracht wird. - Verfahren nach einem der Ansprüche 18 bis 20, bei welchem die erste Siliziumschicht (
31 ) am Anfang als dotierte Schicht aufgebracht wird und die dritte Siliziumschicht (51 ) am Anfang als undotierte Schicht aufgebracht wird. - Verwendung des Verfahrens nach einem der Ansprüche 7 bis 24 zur Herstellung von DRAM-Vorrichtungen.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US259766 | 1988-10-19 | ||
US08/259,766 US5418180A (en) | 1994-06-14 | 1994-06-14 | Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19521489A1 DE19521489A1 (de) | 1995-12-21 |
DE19521489B4 true DE19521489B4 (de) | 2005-08-18 |
Family
ID=22986284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19521489A Expired - Lifetime DE19521489B4 (de) | 1994-06-14 | 1995-06-13 | Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen |
Country Status (3)
Country | Link |
---|---|
US (2) | US5418180A (de) |
JP (1) | JP2915825B2 (de) |
DE (1) | DE19521489B4 (de) |
Families Citing this family (129)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5418180A (en) * | 1994-06-14 | 1995-05-23 | Micron Semiconductor, Inc. | Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon |
JP2956482B2 (ja) * | 1994-07-29 | 1999-10-04 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
US5691219A (en) * | 1994-09-17 | 1997-11-25 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor memory device |
JP2689935B2 (ja) * | 1995-02-01 | 1997-12-10 | 日本電気株式会社 | 半導体薄膜形成方法 |
JP2699921B2 (ja) * | 1995-04-21 | 1998-01-19 | 日本電気株式会社 | 半導体装置の製造方法 |
US5665625A (en) | 1995-05-19 | 1997-09-09 | Micron Technology, Inc. | Method of forming capacitors having an amorphous electrically conductive layer |
US5583070A (en) * | 1995-07-07 | 1996-12-10 | Vanguard International Semiconductor Corporation | Process to form rugged polycrystalline silicon surfaces |
US5856007A (en) * | 1995-07-18 | 1999-01-05 | Sharan; Sujit | Method and apparatus for forming features in holes, trenches and other voids in the manufacturing of microelectronic devices |
KR100224654B1 (ko) * | 1995-09-19 | 1999-10-15 | 윤종용 | 반도체장치의 커패시터 형성방법 |
US5793076A (en) * | 1995-09-21 | 1998-08-11 | Micron Technology, Inc. | Scalable high dielectric constant capacitor |
KR100232160B1 (ko) * | 1995-09-25 | 1999-12-01 | 김영환 | 반도체 장치의 커패시터 구조 및 그 제조방법 |
US5639685A (en) * | 1995-10-06 | 1997-06-17 | Micron Technology, Inc. | Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon |
US5801104A (en) * | 1995-10-24 | 1998-09-01 | Micron Technology, Inc. | Uniform dielectric film deposition on textured surfaces |
US5831282A (en) | 1995-10-31 | 1998-11-03 | Micron Technology, Inc. | Method of producing an HSG structure using an amorphous silicon disorder layer as a substrate |
US5634974A (en) * | 1995-11-03 | 1997-06-03 | Micron Technologies, Inc. | Method for forming hemispherical grained silicon |
JP2751952B2 (ja) * | 1995-11-10 | 1998-05-18 | 日本電気株式会社 | 半導体装置の製造方法 |
US5612558A (en) * | 1995-11-15 | 1997-03-18 | Micron Technology, Inc. | Hemispherical grained silicon on refractory metal nitride |
US5801413A (en) | 1995-12-19 | 1998-09-01 | Micron Technology, Inc. | Container-shaped bottom electrode for integrated circuit capacitor with partially rugged surface |
US6015986A (en) | 1995-12-22 | 2000-01-18 | Micron Technology, Inc. | Rugged metal electrodes for metal-insulator-metal capacitors |
US5869389A (en) * | 1996-01-18 | 1999-02-09 | Micron Technology, Inc. | Semiconductor processing method of providing a doped polysilicon layer |
US5754390A (en) * | 1996-01-23 | 1998-05-19 | Micron Technology, Inc. | Integrated capacitor bottom electrode for use with conformal dielectric |
US5940713A (en) * | 1996-03-01 | 1999-08-17 | Micron Technology, Inc. | Method for constructing multiple container capacitor |
US6083831A (en) * | 1996-03-26 | 2000-07-04 | Micron Technology, Inc. | Semiconductor processing method of forming a contact pedestal, of forming a storage node of a capacitor |
US6168987B1 (en) * | 1996-04-09 | 2001-01-02 | Vanguard International Semiconductor Corp. | Method for fabricating crown-shaped capacitor structures |
US5760434A (en) * | 1996-05-07 | 1998-06-02 | Micron Technology, Inc. | Increased interior volume for integrated memory cell |
JP2795313B2 (ja) * | 1996-05-08 | 1998-09-10 | 日本電気株式会社 | 容量素子及びその製造方法 |
JPH09298284A (ja) * | 1996-05-09 | 1997-11-18 | Nec Corp | 半導体容量素子の形成方法 |
TW373320B (en) * | 1996-05-27 | 1999-11-01 | United Microelectronics Corporaiton | Structure and production method of capacitor of dynamic RAM |
US5604146A (en) * | 1996-06-10 | 1997-02-18 | Vanguard International Semiconductor Corporation | Method to fabricate a semiconductor memory device having an E-shaped storage node |
JP3105788B2 (ja) * | 1996-07-15 | 2000-11-06 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3941133B2 (ja) * | 1996-07-18 | 2007-07-04 | 富士通株式会社 | 半導体装置およびその製造方法 |
JPH10189898A (ja) * | 1996-12-24 | 1998-07-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5905280A (en) | 1997-02-11 | 1999-05-18 | Micron Technology, Inc. | Capacitor structures, DRAM cell structures, methods of forming capacitors, methods of forming DRAM cells, and integrated circuits incorporating capacitor structures and DRAM cell structures |
US6069053A (en) | 1997-02-28 | 2000-05-30 | Micron Technology, Inc. | Formation of conductive rugged silicon |
US5937314A (en) | 1997-02-28 | 1999-08-10 | Micron Technology, Inc. | Diffusion-enhanced crystallization of amorphous materials to improve surface roughness |
GB2323705B (en) * | 1997-03-27 | 2002-02-20 | Nec Corp | Semiconductor device with memory cell and fabrication method thereof |
US6066539A (en) * | 1997-04-11 | 2000-05-23 | Micron Technology, Inc. | Honeycomb capacitor and method of fabrication |
US6218260B1 (en) | 1997-04-22 | 2001-04-17 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby |
JPH10326874A (ja) * | 1997-05-23 | 1998-12-08 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5955756A (en) * | 1997-05-29 | 1999-09-21 | International Business Machines Corporation | Trench separator for self-defining discontinuous film |
US6153491A (en) | 1997-05-29 | 2000-11-28 | International Business Machines Corporation | Overhanging separator for self-defining discontinuous film |
US5796573A (en) | 1997-05-29 | 1998-08-18 | International Business Machines Corporation | Overhanging separator for self-defining stacked capacitor |
US6002575A (en) * | 1997-05-29 | 1999-12-14 | International Business Machines Corporation | Adherent separator for self-defining discontinuous film |
US6046093A (en) * | 1997-06-13 | 2000-04-04 | Micron Technololgy, Inc. | Method of forming capacitors and related integrated circuitry |
US6188097B1 (en) * | 1997-07-02 | 2001-02-13 | Micron Technology, Inc. | Rough electrode (high surface area) from Ti and TiN |
US6207523B1 (en) | 1997-07-03 | 2001-03-27 | Micron Technology, Inc. | Methods of forming capacitors DRAM arrays, and monolithic integrated circuits |
US6255159B1 (en) * | 1997-07-14 | 2001-07-03 | Micron Technology, Inc. | Method to form hemispherical grained polysilicon |
US6040596A (en) * | 1997-07-22 | 2000-03-21 | Samsung Electronics Co., Ltd. | Dynamic random access memory devices having improved peripheral circuit resistors therein |
US6146967A (en) | 1997-08-20 | 2000-11-14 | Micron Technology, Inc. | Selective deposition of amorphous silicon film seeded in a chlorine gas and a hydride gas ambient when forming a stacked capacitor with HSG |
US6048763A (en) * | 1997-08-21 | 2000-04-11 | Micron Technology, Inc. | Integrated capacitor bottom electrode with etch stop layer |
US5917213A (en) * | 1997-08-21 | 1999-06-29 | Micron Technology, Inc. | Depletion compensated polysilicon electrodes |
US5920763A (en) * | 1997-08-21 | 1999-07-06 | Micron Technology, Inc. | Method and apparatus for improving the structural integrity of stacked capacitors |
KR100489354B1 (ko) * | 1997-08-30 | 2006-05-03 | 주식회사 하이닉스반도체 | 반도체장치의전하저장전극형성방법 |
KR100273987B1 (ko) | 1997-10-31 | 2001-02-01 | 윤종용 | 디램 장치 및 제조 방법 |
US6238974B1 (en) * | 1997-11-08 | 2001-05-29 | United Microelectronics Corp. | Method of forming DRAM capacitors with a native oxide etch-stop |
JP3180740B2 (ja) | 1997-11-11 | 2001-06-25 | 日本電気株式会社 | キャパシタの製造方法 |
JP3269531B2 (ja) | 1998-01-30 | 2002-03-25 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH11233737A (ja) * | 1998-02-10 | 1999-08-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP3187364B2 (ja) | 1998-02-19 | 2001-07-11 | 日本電気株式会社 | 半導体装置の製造方法 |
KR100344250B1 (ko) * | 1998-02-26 | 2003-04-23 | 유나이티드 마이크로일렉트로닉스 코퍼레이션 | 캐패시터를제조하는방법 |
TW411589B (en) * | 1998-02-27 | 2000-11-11 | Mosel Vitelic Inc | Method of manufacturing capacitor bottom electrode and structure thereof |
US6673671B1 (en) | 1998-04-16 | 2004-01-06 | Renesas Technology Corp. | Semiconductor device, and method of manufacturing the same |
US6022800A (en) * | 1998-04-29 | 2000-02-08 | Worldwide Semiconductor Manufacturing Corporation | Method of forming barrier layer for tungsten plugs in interlayer dielectrics |
KR100319207B1 (ko) | 1998-06-15 | 2002-01-05 | 윤종용 | 메모리 셀의 실린더형 스토리지 커패시터 및 그 제조방법 |
US6015733A (en) * | 1998-08-13 | 2000-01-18 | Taiwan Semiconductor Manufacturing Company | Process to form a crown capacitor structure for a dynamic random access memory cell |
JP2992516B1 (ja) | 1998-09-04 | 1999-12-20 | 株式会社日立製作所 | 半導体装置の製造方法 |
US6124164A (en) | 1998-09-17 | 2000-09-26 | Micron Technology, Inc. | Method of making integrated capacitor incorporating high K dielectric |
US6404005B1 (en) | 1998-09-17 | 2002-06-11 | Micron Technology, Inc. | Methods of forming capacitors and related integrated circuitry |
KR100363083B1 (ko) | 1999-01-20 | 2002-11-30 | 삼성전자 주식회사 | 반구형 그레인 커패시터 및 그 형성방법 |
US6358793B1 (en) * | 1999-02-26 | 2002-03-19 | Micron Technology, Inc. | Method for localized masking for semiconductor structure development |
US6303956B1 (en) | 1999-02-26 | 2001-10-16 | Micron Technology, Inc. | Conductive container structures having a dielectric cap |
US6421223B2 (en) * | 1999-03-01 | 2002-07-16 | Micron Technology, Inc. | Thin film structure that may be used with an adhesion layer |
KR100317042B1 (ko) * | 1999-03-18 | 2001-12-22 | 윤종용 | 반구형 알갱이 실리콘을 가지는 실린더형 커패시터 및 그 제조방법 |
US6235605B1 (en) | 1999-04-15 | 2001-05-22 | Micron Technology, Inc. | Selective silicon formation for semiconductor devices |
US6091098A (en) * | 1999-04-23 | 2000-07-18 | Acer Semiconductor Manufacturing Inc. | Double-crown rugged polysilicon capacitor |
US6436786B1 (en) * | 1999-05-14 | 2002-08-20 | Matsushita Electronics Corporation | Method for fabricating a semiconductor device |
JP4807894B2 (ja) | 1999-05-31 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US6281142B1 (en) * | 1999-06-04 | 2001-08-28 | Micron Technology, Inc. | Dielectric cure for reducing oxygen vacancies |
US6291289B2 (en) | 1999-06-25 | 2001-09-18 | Micron Technology, Inc. | Method of forming DRAM trench capacitor with metal layer over hemispherical grain polysilicon |
US6100137A (en) * | 1999-08-12 | 2000-08-08 | Vanguard International Semiconductor Corporation | Etch stop layer used for the fabrication of an overlying crown shaped storage node structure |
US6137126A (en) * | 1999-08-17 | 2000-10-24 | Advanced Micro Devices, Inc. | Method to reduce gate-to-local interconnect capacitance using a low dielectric constant material for LDD spacer |
US6693320B1 (en) | 1999-08-30 | 2004-02-17 | Micron Technology, Inc. | Capacitor structures with recessed hemispherical grain silicon |
US6326277B1 (en) | 1999-08-30 | 2001-12-04 | Micron Technology, Inc. | Methods of forming recessed hemispherical grain silicon capacitor structures |
US6281543B1 (en) | 1999-08-31 | 2001-08-28 | Micron Technology, Inc. | Double layer electrode and barrier system on hemispherical grain silicon for use with high dielectric constant materials and methods for fabricating the same |
US6204156B1 (en) | 1999-09-02 | 2001-03-20 | Micron Technology, Inc. | Method to fabricate an intrinsic polycrystalline silicon film |
KR100313490B1 (ko) * | 1999-11-06 | 2001-11-15 | 윤종용 | 스토리지 전극 내부에만 반구형 실리콘 알갱이(에이치에스 지) 실리콘을 가지는 반도체 장치의 실린더형커패시터 형성 방법 |
JP2001203334A (ja) * | 1999-11-10 | 2001-07-27 | Mitsubishi Electric Corp | キャパシタを有する半導体装置およびその製造方法 |
US6780704B1 (en) * | 1999-12-03 | 2004-08-24 | Asm International Nv | Conformal thin films over textured capacitor electrodes |
KR20010059998A (ko) * | 1999-12-31 | 2001-07-06 | 박종섭 | 반도체소자의 캐패시터 형성방법 |
US6429127B1 (en) | 2000-06-08 | 2002-08-06 | Micron Technology, Inc. | Methods for forming rough ruthenium-containing layers and structures/methods using same |
US6482736B1 (en) | 2000-06-08 | 2002-11-19 | Micron Technology, Inc. | Methods for forming and integrated circuit structures containing enhanced-surface-area conductive layers |
US7253076B1 (en) * | 2000-06-08 | 2007-08-07 | Micron Technologies, Inc. | Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers |
KR100593955B1 (ko) * | 2000-06-28 | 2006-06-30 | 매그나칩 반도체 유한회사 | 반도체 메모리 소자의 스토리지 노드 형성방법 |
US6399490B1 (en) | 2000-06-29 | 2002-06-04 | International Business Machines Corporation | Highly conformal titanium nitride deposition process for high aspect ratio structures |
US6639266B1 (en) | 2000-08-30 | 2003-10-28 | Micron Technology, Inc. | Modifying material removal selectivity in semiconductor structure development |
US6689668B1 (en) | 2000-08-31 | 2004-02-10 | Samsung Austin Semiconductor, L.P. | Methods to improve density and uniformity of hemispherical grain silicon layers |
US6403455B1 (en) | 2000-08-31 | 2002-06-11 | Samsung Austin Semiconductor, L.P. | Methods of fabricating a memory device |
US6686235B2 (en) * | 2001-04-12 | 2004-02-03 | Micron Technology, Inc. | Buried digit spacer-separated capacitor array |
US6458652B1 (en) * | 2001-08-20 | 2002-10-01 | Micron Technology, Inc. | Methods of forming capacitor electrodes |
US6794704B2 (en) * | 2002-01-16 | 2004-09-21 | Micron Technology, Inc. | Method for enhancing electrode surface area in DRAM cell capacitors |
US6838114B2 (en) | 2002-05-24 | 2005-01-04 | Micron Technology, Inc. | Methods for controlling gas pulsing in processes for depositing materials onto micro-device workpieces |
US6881622B2 (en) * | 2002-05-30 | 2005-04-19 | Taiwan Semiconductor Manufacturing Co., Ltd | Aqueous ammonium hydroxide amorphous silicon etch method for forming microelectronic capacitor structure |
US6821347B2 (en) | 2002-07-08 | 2004-11-23 | Micron Technology, Inc. | Apparatus and method for depositing materials onto microelectronic workpieces |
US6955725B2 (en) | 2002-08-15 | 2005-10-18 | Micron Technology, Inc. | Reactors with isolated gas connectors and methods for depositing materials onto micro-device workpieces |
US7092287B2 (en) * | 2002-12-18 | 2006-08-15 | Asm International N.V. | Method of fabricating silicon nitride nanodots |
US7335396B2 (en) | 2003-04-24 | 2008-02-26 | Micron Technology, Inc. | Methods for controlling mass flow rates and pressures in passageways coupled to reaction chambers and systems for depositing material onto microfeature workpieces in reaction chambers |
US6916723B2 (en) * | 2003-04-25 | 2005-07-12 | Micron Technology, Inc. | Methods of forming rugged semiconductor-containing surfaces |
US7092234B2 (en) * | 2003-05-20 | 2006-08-15 | Micron Technology, Inc. | DRAM cells and electronic systems |
US6902973B2 (en) * | 2003-08-18 | 2005-06-07 | Micron Technology, Inc. | Hemi-spherical grain silicon enhancement |
US7235138B2 (en) | 2003-08-21 | 2007-06-26 | Micron Technology, Inc. | Microfeature workpiece processing apparatus and methods for batch deposition of materials on microfeature workpieces |
US7344755B2 (en) | 2003-08-21 | 2008-03-18 | Micron Technology, Inc. | Methods and apparatus for processing microfeature workpieces; methods for conditioning ALD reaction chambers |
US7170736B2 (en) * | 2003-08-28 | 2007-01-30 | Tessera, Inc. | Capacitor having low resistance electrode including a thin silicon layer |
US7422635B2 (en) | 2003-08-28 | 2008-09-09 | Micron Technology, Inc. | Methods and apparatus for processing microfeature workpieces, e.g., for depositing materials on microfeature workpieces |
US7056806B2 (en) | 2003-09-17 | 2006-06-06 | Micron Technology, Inc. | Microfeature workpiece processing apparatus and methods for controlling deposition of materials on microfeature workpieces |
US7282239B2 (en) * | 2003-09-18 | 2007-10-16 | Micron Technology, Inc. | Systems and methods for depositing material onto microfeature workpieces in reaction chambers |
US7323231B2 (en) | 2003-10-09 | 2008-01-29 | Micron Technology, Inc. | Apparatus and methods for plasma vapor deposition processes |
US7581511B2 (en) | 2003-10-10 | 2009-09-01 | Micron Technology, Inc. | Apparatus and methods for manufacturing microfeatures on workpieces using plasma vapor processes |
US7647886B2 (en) * | 2003-10-15 | 2010-01-19 | Micron Technology, Inc. | Systems for depositing material onto workpieces in reaction chambers and methods for removing byproducts from reaction chambers |
US7091085B2 (en) * | 2003-11-14 | 2006-08-15 | Micron Technology, Inc. | Reduced cell-to-cell shorting for memory arrays |
US7258892B2 (en) | 2003-12-10 | 2007-08-21 | Micron Technology, Inc. | Methods and systems for controlling temperature during microfeature workpiece processing, e.g., CVD deposition |
US7906393B2 (en) * | 2004-01-28 | 2011-03-15 | Micron Technology, Inc. | Methods for forming small-scale capacitor structures |
US7584942B2 (en) * | 2004-03-31 | 2009-09-08 | Micron Technology, Inc. | Ampoules for producing a reaction gas and systems for depositing materials onto microfeature workpieces in reaction chambers |
US8133554B2 (en) | 2004-05-06 | 2012-03-13 | Micron Technology, Inc. | Methods for depositing material onto microfeature workpieces in reaction chambers and systems for depositing materials onto microfeature workpieces |
US7699932B2 (en) | 2004-06-02 | 2010-04-20 | Micron Technology, Inc. | Reactors, systems and methods for depositing thin films onto microfeature workpieces |
US7499209B2 (en) * | 2004-10-26 | 2009-03-03 | Xerox Corporation | Toner compositions for dry-powder electrophoretic displays |
JP2005236322A (ja) * | 2005-03-30 | 2005-09-02 | Fujitsu Ltd | 半導体装置とその製造方法 |
US20060237138A1 (en) * | 2005-04-26 | 2006-10-26 | Micron Technology, Inc. | Apparatuses and methods for supporting microelectronic devices during plasma-based fabrication processes |
US20070054048A1 (en) * | 2005-09-07 | 2007-03-08 | Suvi Haukka | Extended deposition range by hot spots |
US7851307B2 (en) | 2007-08-17 | 2010-12-14 | Micron Technology, Inc. | Method of forming complex oxide nanodots for a charge trap |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01222469A (ja) * | 1988-03-01 | 1989-09-05 | Fujitsu Ltd | 半導体記憶装置とその製造方法 |
US5162248A (en) * | 1992-03-13 | 1992-11-10 | Micron Technology, Inc. | Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing |
US5278091A (en) * | 1993-05-04 | 1994-01-11 | Micron Semiconductor, Inc. | Process to manufacture crown stacked capacitor structures with HSG-rugged polysilicon on all sides of the storage node |
JPH06151751A (ja) * | 1992-11-13 | 1994-05-31 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02210790A (ja) * | 1989-02-08 | 1990-08-22 | Ricoh Co Ltd | 電界発光素子 |
JPH0684696B2 (ja) * | 1989-05-12 | 1994-10-26 | 鹿島建設株式会社 | 自動車兼用駐艇場 |
JPH0443674A (ja) * | 1990-06-11 | 1992-02-13 | Matsushita Electron Corp | 半導体記憶装置およびその製造方法 |
JPH0493067A (ja) * | 1990-08-09 | 1992-03-25 | Sony Corp | 半導体メモリ装置 |
US5111355A (en) * | 1990-09-13 | 1992-05-05 | National Semiconductor Corp. | High value tantalum oxide capacitor |
JPH04171975A (ja) * | 1990-11-06 | 1992-06-19 | Nippon Steel Corp | 容量素子及びその製造方法 |
US5082797A (en) * | 1991-01-22 | 1992-01-21 | Micron Technology, Inc. | Method of making stacked textured container capacitor |
US5234857A (en) * | 1991-03-23 | 1993-08-10 | Samsung Electronics, Co., Ltd. | Method of making semiconductor device having a capacitor of large capacitance |
KR920018987A (ko) * | 1991-03-23 | 1992-10-22 | 김광호 | 캐패시터의 제조방법 |
JPH0521744A (ja) * | 1991-07-10 | 1993-01-29 | Sony Corp | 半導体記憶装置のキヤパシタおよびその製造方法 |
US5110752A (en) * | 1991-07-10 | 1992-05-05 | Industrial Technology Research Institute | Roughened polysilicon surface capacitor electrode plate for high denity dram |
JP3055242B2 (ja) * | 1991-09-19 | 2000-06-26 | 日本電気株式会社 | 半導体装置およびその製造方法 |
KR940009628B1 (ko) * | 1991-11-16 | 1994-10-15 | 삼성전자 주식회사 | 커패시터 및 그 제조방법 |
JPH05335483A (ja) * | 1992-05-29 | 1993-12-17 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
US5340763A (en) * | 1993-02-12 | 1994-08-23 | Micron Semiconductor, Inc. | Multi-pin stacked capacitor utilizing micro villus patterning in a container cell and method to fabricate same |
US5338700A (en) * | 1993-04-14 | 1994-08-16 | Micron Semiconductor, Inc. | Method of forming a bit line over capacitor array of memory cells |
US5312768A (en) * | 1993-03-09 | 1994-05-17 | Micron Technology, Inc. | Integrated process for fabricating raised, source/drain, short-channel transistors |
US5340765A (en) * | 1993-08-13 | 1994-08-23 | Micron Semiconductor, Inc. | Method for forming enhanced capacitance stacked capacitor structures using hemi-spherical grain polysilicon |
US5418180A (en) * | 1994-06-14 | 1995-05-23 | Micron Semiconductor, Inc. | Process for fabricating storage capacitor structures using CVD tin on hemispherical grain silicon |
-
1994
- 1994-06-14 US US08/259,766 patent/US5418180A/en not_active Expired - Lifetime
-
1995
- 1995-05-15 US US08/440,573 patent/US5608247A/en not_active Expired - Lifetime
- 1995-06-13 DE DE19521489A patent/DE19521489B4/de not_active Expired - Lifetime
- 1995-06-14 JP JP7170434A patent/JP2915825B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01222469A (ja) * | 1988-03-01 | 1989-09-05 | Fujitsu Ltd | 半導体記憶装置とその製造方法 |
US5162248A (en) * | 1992-03-13 | 1992-11-10 | Micron Technology, Inc. | Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing |
JPH06151751A (ja) * | 1992-11-13 | 1994-05-31 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
US5278091A (en) * | 1993-05-04 | 1994-01-11 | Micron Semiconductor, Inc. | Process to manufacture crown stacked capacitor structures with HSG-rugged polysilicon on all sides of the storage node |
Non-Patent Citations (1)
Title |
---|
IEDM 92, S. 263-266 * |
Also Published As
Publication number | Publication date |
---|---|
US5608247A (en) | 1997-03-04 |
US5418180A (en) | 1995-05-23 |
JPH07335842A (ja) | 1995-12-22 |
JP2915825B2 (ja) | 1999-07-05 |
DE19521489A1 (de) | 1995-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19521489B4 (de) | Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen | |
DE4201004C2 (de) | Verfahren zur Bildung eines Kondensators | |
DE19933480B4 (de) | Verfahren zur Herstellung eines zylindrischen Kondensators | |
DE4136420C2 (de) | Verfahren zur Bildung eines Kondensators | |
DE10142580B4 (de) | Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung | |
DE19928781C1 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE4221511C2 (de) | Verfahren zum Bilden von Bitstellenleitungen auf einem Halbleiterwafer | |
EP0744772A1 (de) | DRAM-Speicherzelle mit vertikalem Transistor und Verfahren zur Herstellung derselben | |
EP0744771A1 (de) | DRAM-Speicherzelle mit vertikalem Transistor | |
EP0989612B1 (de) | Speicherzellenanordnung und entsprechendes Herstellungsverfahren | |
DE10362018A1 (de) | Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen | |
DE4321638A1 (de) | Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung | |
DE19719699A1 (de) | Verfahren zur Bildung eines dynamischen Speichers mit hoher Dichte und wahlfreiem Zugang | |
DE10308888B4 (de) | Anordnung von Kondensatoren zur Erhöhung der Speicherkapazität in einem Halbleitersubstrat und Verfahren zur Herstellung einer Anordnung | |
DE4328510C2 (de) | Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator | |
DE19947053C1 (de) | Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung | |
EP0987753A2 (de) | Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben | |
EP0945901A1 (de) | DRAM-Zellenanordnung mit vertikalen Transistoren und Verfahren zu deren Herstellung | |
EP0779656A2 (de) | Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung | |
DE10352068B4 (de) | Ausbilden von Siliziumnitridinseln für eine erhöhte Kapazität | |
EP1125328B1 (de) | Verfahren zur herstellung einer dram-zellenanordnung | |
WO2002069375A2 (de) | Grabenkondensator und verfahren zu seiner herstellung | |
EP0944915B1 (de) | Verfahren zur herstellung eines kondensators in einer halbleiteranordnung | |
EP1552561A2 (de) | Integrierte schaltungsanordnung mit kondensatoren und mit vorzugsweise planaren transistoren und herstellungsverfahren | |
EP0925607B1 (de) | Verfahren zur herstellung einer dram-zellenanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: MICRON TECHNOLOGY, INC. (N.D.GES.D. STAATES DELAWA |
|
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |