DE19525232A1 - Selbstauffrischbare dynamische Dual-Port-Cam-Zelle und dynamische Cam-Zellen-Array-Auffrischungsschaltung - Google Patents

Selbstauffrischbare dynamische Dual-Port-Cam-Zelle und dynamische Cam-Zellen-Array-Auffrischungsschaltung

Info

Publication number
DE19525232A1
DE19525232A1 DE19525232A DE19525232A DE19525232A1 DE 19525232 A1 DE19525232 A1 DE 19525232A1 DE 19525232 A DE19525232 A DE 19525232A DE 19525232 A DE19525232 A DE 19525232A DE 19525232 A1 DE19525232 A1 DE 19525232A1
Authority
DE
Germany
Prior art keywords
data
dual
cam cell
dynamic
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19525232A
Other languages
English (en)
Other versions
DE19525232C2 (de
Inventor
Hyun Sik Jang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19525232A1 publication Critical patent/DE19525232A1/de
Application granted granted Critical
Publication of DE19525232C2 publication Critical patent/DE19525232C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/043—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using capacitive charge storage elements

Description

Die vorliegende Erfindung betrifft allgemein eine Inhalt-adres­ sierbare Speicherzelle (nachfolgend CAM genannt) und ein CAM-Zellen-Array, das in einem Cachespeicher und einem Kodierer variabler Länge in einem digitalen System verwendet wird, und insbesondere eine selbstauffrischungsbare dynamische Dual-Port-CAM-Zelle, die einen minimierten besetzten Bereich und eine dynamische CAM-Zellen-Array-Auffrischungsschaltung aufweist.
Allgemein wird eine CAM-Zelle in einem Cachespeicher, einem programmierbaren Dekoder variabler Länge und einem reprogram­ mierbaren programmierbaren logischen Datenfeld oder Array (PLA) in einem digitalen System verwendet. Ein CAM verwendet eine dynamische Speicherzelle, um die Zellengröße kleiner zu machen, wenn eine Speicherzellen-Arraygröße größer ist. Die dynamische Speicherzelle erfordert einen Auffrischungsvorgang.
Eine Hauptfunktion des CAM besteht darin, eine Vergleichs- bzw. Paarungsadresse entsprechend den Speicherinhalten zu finden, während eine Hauptfunktion eines üblichen dynamischen Direktzu­ griffspeichers (nachfolgend DRAM genannt) darin besteht, Daten zu schreiben und zu lesen. Es ist sehr schwierig, einen Auffri­ schungszyklus in die Mitte der Durchführung der vorstehend genannten Funktionen einzuführen. In dem Fall, in dem der Auf­ frischungszyklus in die Mitte der Durchführung der vorstehend genannten Funktionen eingeführt wird, ist ein sehr komplexes Steuersystem erforderlich, oder ein System, das die dynamische CAM-Zelle enthält, wird hinsichtlich der Leistungsfähigkeit verschlechtert. Der Auffrischungsvorgang wird in dem CAM des dynamischen Typs häufiger durchgeführt als in dem DRAM, weil der CAM eine viele kleinere Speicherfähigkeit als der DRAM hat.
Die dynamische CAM-Zelle kann zugunsten einer externen stati­ schen Betriebscharakteristik einen Selbstauffrischungsvorgang durchführen, ohne daß ein externer Auffrischungsvorgang erfor­ derlich ist. Der Selbstauffrischungsvorgang der dynamischen CAM-Zelle hat jedoch den Nachteil, daß er eine Auswirkung auf den Datenlesevorgang hat. Der Selbstauffrischungsvorgang der dynamischen CAM-Zelle wird nachfolgend in Bezug auf Fig. 1 erläutert.
In Fig. 1 ist ein Schaltungsdiagramm einer herkömmlichen dyna­ mischen CAM-Zelle gezeigt. Im Anfangszustand werden Daten in die dynamischen Speicherknoten a und b gelesen, und eine Anpas­ sungs- oder Vergleichsleitung 17 ist mit einer hohen Spannung vorgeladen. Wenn ein Vergleichsvorgang durch den CAM durchge­ führt wird, nachdem die Daten in den dynamischen Speicherknoten a und b gespeichert worden sind, nimmt eine Wortleitung 15 den logischen Zustand "0" ein, wodurch veranlaßt wird, daß keine weiteren Daten in die dynamischen Speicherknoten a und b gele­ sen werden. Daraufhin werden die zu vergleichenden Daten wahren oder Dual-Eins- sowie Komplementär-Bit-Leitungen 11 und 13 zugeführt.
In dem Fall, in dem die in den dynamischen Speicherknoten a und b gespeicherten Daten dieselben sind, wie diejenigen auf den Dual-Eins- und Komplementär-Bit-Leitungen 11 und 13, behält die Vergleichsleitung 17 die anfänglich vorgeladene hohe Spannung bei. In dem Fall hingegen, in dem die in den dynamischen Spei­ cherknoten a und b gespeicherten Daten nicht dieselben sind, wie diejenigen auf den Dual-Eins- und Komplementär-Bit-Leitun­ gen 11 und 13, wird die Vergleichsleitung 17 auf einen logi­ schen "0"-Zustand entladen. Wenn beispielsweise im Anfangszu­ stand der Dual-Eins-Leitung 11 hohe oder Höchstdaten und der Komplementär-Bit-Leitung 13 niedrige oder Niedrigstdaten zuge­ führt werden, werden in dem dynamischen Speicherknoten a die niedrigen Daten und in dem dynamischen Speicherknoten b die hohen Daten gespeichert. Wenn während des Vergleichsvorgangs der Dual-Eins-Leitung 11 ein hoher Wert und der Komplementär-Bit-Leitung 13 ein niedriger Wert zugeführt wird, werden die MOS-Transistoren Q2 und Q3 abgeschaltet, wodurch die Ver­ gleichsleitung 17 dazu veranlaßt wird, eine hohe Impedanz oder die anfänglich vorgeladene hohe Spannung beizubehalten. Wenn hingegen während des Vergleichsvorgangs der Dual-Eins-Bit-Lei­ tung 11 ein hoher Wert und der Komplementär-Bit-Leitung 13 ein niedriger Wert zugeführt wird, werden der MOS-Transistor Q3 und ein MOS-Transistor Q4 eingeschaltet, wodurch die Vergleichslei­ tung 17 dazu veranlaßt wird, auf einen niedrigen Wert entladen zu werden.
Um die dynamischen Speicherknoten a und b in Fig. 1 aufzufri­ schen, muß zwischen den Normalbetriebsvorgängen und den Ver­ gleichsvorgängen des CAM ein Auffrischungszyklus eingeführt werden, um die Wortleitung 15 einzuschalten und den Dual-Eins- und Komplementär-Bit-Leitungen 11 und 13 Adressendaten zuzufüh­ ren. Auf diese Weise kann der Auffrischungsvorgang der dynami­ schen CAM-Zelle erzielt werden.
Die dynamischen Speicherknoten der dynamischen CAM-Zelle können jedoch während des normalen Anpassungsvorgangs einen Datenlese­ vorgang durchführen. Der Datenlesevorgang der dynamischen CAM-Zelle wird durch den Auffrischungsvorgang beeinträchtigt.
Die vorliegende Erfindung ist angesichts des vorstehend genann­ ten Problems gemacht worden, und eine Aufgabe der vorliegenden Erfindung besteht darin, eine selbstauffrischbare dynamische Dual-Port- oder Doppelparallelschnittstellen-CAM-Zelle zu schaffen, die dazu in der Lage ist, einen Selbstauffrischungs­ vorgang ohne Auswirkung auf den Datenlesevorgang der dynami­ schen Speicherknoten durchzuführen.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Schaltung zum Auffrischen eines dynamischen Dual-Port-CAM-Zellen-Arrays zu schaffen.
Gelöst wird diese Aufgabe hinsichtlich der CAM-Zelle durch die Merkmale des Anspruchs 1 und hinsichtlich der Auffrischungs­ schaltung durch die Merkmale des Anspruchs 2.
Gemäß einem Aspekt schafft die Erfindung demnach eine selbstauffrischbare dynamische Dual-Port-CAM-Zelle mit:
einem ersten MOS-Transistor zum Speichern erster Dual-Eins-Daten von einer ersten Dual-Eins-Leitung, einem zweiten MOS-Transistor zum Speichern erster Komplementär-Bit-Daten von einer ersten Komplementär-Bit-Leitung, einem dritten MOS-Tran­ sistor zum Übertragen der ersten Dual-Eins-Daten, die in dem ersten MOS-Transistor gespeichert sind, zu einer Vergleichslei­ tung ansprechend auf die ersten Dual-Eins-Daten von der ersten Dual-Eins-Bit-Leitung, einem vierten MOS-Transistor zum Über­ tragen der ersten Komplementär-Bit-Daten, die in dem zweiten MOS-Transistor gespeichert sind, zu der Vergleichsleitung an­ sprechend auf die ersten Komplementär-Bit-Daten von der ersten Komplementär-Bit-Leitung, einem fünften MOS-Transistor zum Speichern der ersten Dual-Eins-Bit-Daten von der ersten Dual-Eins-Bit-Leitung in den ersten MOS-Transistor ansprechend auf ein Signal von einer ersten Wortleitung, einem sechsten MOS-Transistor zum Speichern der ersten Komplementär-Bit-Daten von der ersten Komplementär-Bit-Leitung in den zweiten MOS-Transi­ stor ansprechend auf das Signal von der ersten Wortleitung, einem siebten MOS-Transistor zum Auffrischen der ersten Dual-Eins-Bit-Daten, die in dem ersten MOS-Transistor gespeichert sind, mit den zweiten Dual-Eins-Bit-Daten von der zweiten Dual-Eins-Bit-Leitung ansprechend auf ein Signal von einer zweiten Wortleitung, und einem achten MOS-Transistor zum Auffrischen der ersten Komplementär-Bit-Daten, die in dem zweiten MOS-Tran­ sistor gespeichert sind, mit den zweiten Komplementär-Bit-Daten von der zweiten Komplementär-Bit-Leitung ansprechend auf das Signal von der zweiten Wortleitung.
Gemäß einem weiteren Aspekt schafft die vorliegende Erfindung eine dynamische CAM-Zellen-Array-Auffrischungsschaltung mit:
einem dynamischen CAM-Zellen-Array, das eine Mehrzahl von selbstauffrischbaren dynamischen Dual-Port-CAM-Zellen enthält, einer ersten Wortleitungstreibereinrichtung zum Erzeugen von Schreibadressen zum Treiben erster Wortleitungen des dynami­ schen CAM-Zellen-Arrays zum Speichern von Anfangsdaten in den dynamischen CAM-Zellen-Array, einer Auffrischungswortleitungs­ treibereinrichtung zum Erzeugen von Adressen zum Treiben zwei­ ter Wortleitungen des dynamischen CAM-Zellen-Arrays zum Auffri­ schen des dynamischen CAM-Zellen-Arrays, einer Taktsignalerzeu­ gungseinrichtung zum Erzeugen eines Taktsignals, das für einen Auffrischungsvorgang erforderlich ist, einer Auffrischungssteu­ ereinrichtung zum Einstellen des Taktsignals von der Takt­ signalerzeugungseinrichtung gemäß einer Anfangsdatenschreibbe­ triebsart und einer normalen Betriebsart, sowie zum Zuführen des eingestellten Taktsignals zu der Auffrischungswortleitungs­ treibereinrichtung, einer Auffrischungsabtastverstärkungsein­ richtung zum Abtasten von Daten auf einer Bit-Leitung einer jeden einer Mehrzahl von dynamischen CAM-Zellen in dem dynami­ schen CAM-Zellen-Array sowie zum Auffrischen der abgetasteten Daten, und einer Dateneingabeeinrichtung zum Zuführen von in dem dynamischen CAM-Zellen-Array zu speichernden Daten, sowie von damit zu vergleichenden Daten zu dem dynamischen CAM-Zel­ len-Array.
Nachfolgend wird die Erfindung anhand der Zeichnungen beispiel­ haft näher erläutert; es zeigen:
Fig. 1 ein Schaltungsdiagramm einer herkömmlichen dynamischen CAM-Zelle,
Fig. 2 ein Schaltungsdiagramm einer selbstauffrischbaren dyna­ mischen Dual-Port-CAM-Zelle gemäß einer Ausführungsform der vorliegenden Erfindung,
Fig. 3 ein Blockdiagramm einer Schaltung zum Auffrischen eines dynamischen Dual-Port-CAM-Zellen-Arrays gemäß der Ausführungs­ form der vorliegenden Erfindung,
Fig. 4 ein detailliertes Schaltungsdiagramm eines Auffri­ schungsabtastverstärkers in Fig. 3, und
Fig. 5 ein Taktdiagramm zur Darstellung des Betriebs des Auf­ frischungsabtastverstärkers in Fig. 4.
In Fig. 2 ist ein Schaltungsdiagramm einer selbstauffrischbaren Dual-Port- oder Doppelparallelschnittstellen-CAM-Zelle gemäß einer Ausführungsform der vorliegenden Erfindung gezeigt. Dem­ nach umfaßt die dynamische CAM-Zelle erste und zweite NMOS-Transistoren, die zwischen eine Vergleichs- bzw. Paarungslei­ tung 17 und eine Massespannungsquelle Vss in Reihe geschaltet sind, sowie dritte und vierte NMOS-Transistoren Q3 und Q4, die zwischen die Vergleichsleitung 17 und die Massespannungsquelle Vss in Reihe geschaltet sind. Die ersten und zweiten NMOS-Tran­ sistoren Q1 und Q2 dienen dazu, die wahren oder Dual-Eins-Daten auf der ersten Dual-Eins-Bit-Leitung 11 mit den Daten zu ver­ gleichen, die in einem ersten dynamischen Speicherknoten a gespeichert sind. Wenn die Dual-Eins-Daten auf der ersten Dual-Eins-Bit-Leitung 11 und die Daten in dem ersten dynamischen Speicherknoten beide einen logischen "1"-Zustand haben, ist die Vergleichsleitung 17 mit einer Massespannung von der Massespan­ nungsquelle Vss geladen, die einen logischen "0"-Zustand hat. Der erste NMOS-Transistor Q1 hat ein Gate zum Eingeben der Dual-Eins-Daten auf die erste Dual-Eins-Bit-Leitung 11, und der zweite NMOS-Transistor Q2 hat ein Gate zum Eingeben der Daten in den ersten dynamischen Speicherknoten a. Der erste NMOS-Transistor Q1 verbindet die Vergleichsleitung 17 mit dem zwei­ ten NMOS-Transistor Q2, wenn die Dual-Eins-Daten auf der ersten Dual-Eins-Bit-Leitung 11 einen hohen logischen Zustand haben. Der zweite NMOS-Transistor Q2 führt die Massespannung von der Massespannungsquelle Vss der Vergleichsleitung 17 durch den ersten NMOS-Transistor Q1 zu, wenn die Daten in dem ersten dynamischen Speicherknoten einen hohen logischen Zustand haben.
Die dritten und vierten NMOS-Transistoren Q3 und Q4 dienen dazu, Komplementärdaten auf der ersten Komplementär-Bit-Leitung 13 mit den Daten zu vergleichen, die in einem zweiten dynami­ schen Speicherknoten b gespeichert sind. Wenn die Komplementär­ daten auf der ersten Komplementär-Bit-Leitung 13 und die Daten in dem zweiten dynamischen Speicherknoten b jeweils einen logi­ schen "1"-Zustand haben, ist die Vergleichsleitung 17 mit der Massespannung von der Massespannungsquelle Vss geladen, die einen logischen "0"-Zustand hat. Der dritte NMOS-Transistor Q3 hat ein Gate zum Eingeben der Komplementärdaten auf der ersten Komplementär-Bit-Leitung 13, und der vierte NMOS-Transistor Q4 hat ein Gate zum Eingeben der Daten in den zweiten dynamischen Speicherknoten b. Der dritte NMOS-Transistor Q3 verbindet die Vergleichsleitung 17 mit dem vierten NMOS-Transistor Q4, wenn die Komplementärdaten auf der ersten Komplementär-Bit-Leitung 13 einen hohen logischen Zustand haben. Der vierte NMOS-Transi­ stor Q4 führt die Massespannung von der Massespannungsquelle Vss der Vergleichsleitung 17 durch den dritten NMOS-Transistor Q3 zu, wenn die Daten in dem zweiten dynamischen Speicherknoten b einen hohen logischen Zustand haben.
Die dynamische CAM-Zelle umfaßt ferner fünfte und sechste NMOS-Transistoren Q5 und Q6, die ansprechend auf ein erstes Wortlei­ tungstreibersignal von einer ersten Wortleitung 15 getrieben werden. Der fünfte NMOS-Transistor Q5 hat ein Gate zum Eingeben des ersten Wortleitungstreibersignals von der ersten Wortlei­ tung 15. Wenn das erste Wortleitungstreibersignal von der ersten Wortleitung 15 einen hohen logischen Zustand hat, führt der fünfte NMOS-Transistor Q5 einen bidirektionellen Daten­ transfer zwischen der ersten Dual-Eins-Bit-Leitung 11 und dem zweiten dynamischen Speicherknoten b durch. In ähnlicher Weise hat der sechste NMOS-Transistor Q6 ein Gate zum Eingeben des ersten Wortleitungstreibersignals von der ersten Wortleitung 15. Wenn das erste Wortleitungstreibersignal von der ersten Wortleitung 15 einen hohen logischen Zustand hat, führt der sechste NMOS-Transistor Q6 einen bidirektionellen Datentransfer zwischen der ersten Komplementär-Bit-Leitung 13 und dem ersten dynamischen Speicherknoten a durch. Die Vergleichsleitung 17 ist mit einer hohen Spannung vorgeladen, wenn die fünften und sech­ sten NMOS-Transistoren Q5 und Q6 getrieben werden.
Die dynamische CAM-Zelle umfaßt ferner siebte und achte NMOS-Transistoren Q7 und Q8, die ansprechend auf ein zweites Wort­ leitungstreibersignal von einer zweiten Wortleitung 23 getrie­ ben werden. Der siebte NMOS-Transistor Q7 hat ein Gate zum Ein­ geben des zweiten Wortleitungstreibersignals von der zweiten Wortleitung 23. Wenn das zweite Wortleitungstreibersignal von der zweiten Wortleitung 23 einen hohen logischen Zustand hat, führt der siebte NMOS-Transistor Q7 einen bidirektionellen Datentransfer zwischen einer zweiten Dual-Eins-Bit-Leitung 19 und dem zweiten dynamischen Speicherknoten b durch. In ähnli­ cher Weise hat der achte NMOS-Transistor Q8 ein Gate zum Einge­ ben des zweiten Wortleitungstreibersignals von der zweiten Wortleitung 23. Wenn das zweite Wortleitungstreibersignal von der zweiten Wortleitung 23 einen hohen logischen Zustand hat, führt der achte NMOS-Transistor Q8 einen bidirektionellen Datentransfer zwischen einer zweiten Komplementär-Bit-Leitung 21 und dem ersten dynamischen Speicherknoten a durch. Die zwei­ ten Dual-Eins- und Komplementär-Bit-Leitungen 19 und 21 werden verwendet, um die Daten im zweiten bzw. ersten dynamischen Speicherknoten b bzw. a aufzufrischen. Die zweiten Dual-Eins- und Komplementär-Bit-Leitungen 19 und 21 sind an einen nicht gezeigten Auffrischungsabtastverstärker angeschlossen. Das zweite Wortleitungstreibersignal von der zweiten Wortleitung 23 nimmt einen hohen logischen Zustand ein, wenn die Daten in den ersten und zweiten dynamischen Speicherknoten a und b aufge­ frischt werden sollen.
In Fig. 3 ist ein Blockdiagramm einer dynamischen CAM-Zellen-Array-Auffrischungsschaltung gemäß der Ausführungsform der vor­ liegenden Erfindung gezeigt. Demnach umfaßt die dynamische CAM-Zellen-Array-Auffrischungsschaltung einen Auffrischungsabtast­ verstärker 16 und eine Eingabeeinheit 18, die gemeinsam an ein dynamisches CAM-Zellen-Array 12 angeschlossen sind, das eine Mehrzahl von selbstauffrischbaren dynamischen Dual-Port-CAM-Zellen einschließt. Wie vorstehend in Bezug auf Fig. 2 ausge­ führt, enthält jede der dynamischen CAM-Zellen Auffrischungs-Bit- und Wort-Leitungen, Zugriff-Bit- und Wort-Leitungen und eine Vergleichsleitung. Die Eingabeeinheit 18 wirkt dahinge­ hend, externe Daten von einer Eingabeleitung 33 einzugeben, die eingegebenen Daten zu verstärken, und die verstärkten Daten zu den Zugriff-Bit-Leitungen des dynamischen CAM-Zellen-Arrays 12 zu übertragen. Der Auffrischungsabtastverstärker 16 wirkt dahingehend, Daten auf den Auffrischungs-Bit-Leitungen des dynamischen CAM-Zellen-Arrays 12 abzutasten und zu verstärken.
Die dynamische CAM-Zellen-Array-Auffrischungsschaltung umfaßt ferner einen Auffrischungswortleitungstreiber 22 und eine Auf­ frischungssteuerung 20, die zwischen die Auffrischungswortlei­ tung des dynamischen CAM-Zellen-Arrays 12 und einen Taktgenera­ tor 10 in Reihe geschaltet sind. Der Taktgenerator 10 wirkt dahingehend, einen Taktimpulszug zu erzeugen, der für einen Auffrischungsvorgang notwendig ist, und um den erzeugten Takt­ impulszug der Auffrischungssteuerung 20 zuzuführen. Die Auffri­ schungssteuerung 20 wirkt dahingehend, den Taktimpulszug von dem Taktgenerator 10 einzustellen, um ein Wortleitungstreiber­ signal zu erzeugen. Die Auffrischungssteuerung 20 führt das erzeugte Wortleitungstreibersignal dem Auffrischungswortlei­ tungstreiber 22 und einem Zugriffwortleitungstreiber 24 gemäß einer Anfangsdatenschreibbetriebsart und einer normalen Be­ triebsart selektiv zu. Ansprechend auf das Wortleitungstreiber­ signal von der Auffrischungssteuerung 20 treibt der Auffri­ schungswortleitungstreiber 22 die Auffrischungswortleitung des dynamischen CAM-Zellen-Arrays 12 derart an, daß die dynamischen CAM-Zellen in dem dynamischen CAM-Zellen-Array 12 aufgefrischt werden können. Der Auffrischungswortleitungstreiber 22 steuert außerdem den Betrieb des Auffrischungsabtastverstärkers 16 durch Verwendung eines Taktsignals, das mit dem Wortlei­ tungstreibersignal von der Auffrischungssteuerung 20 eingegeben wird. Ansprechend auf das Wortleitungstreibersignal von der Auffrischungssteuerung 20 treibt der Zugriffwortleitungstreiber 24 in ähnlicher Weise die Zugriffwortleitung des dynamischen CAM-Zellen-Arrays 12 derart an, daß die Daten von der Eingabe­ einheit 18 in den dynamischen CAM-Zellen in dem dynamischen CAM-Zellen-Array 12 gespeichert werden können. Der Auffri­ schungswortleitungstreiber 22 gibt das Wortleitungstreiber­ signal von der Auffrischungssteuerung 20 in der normalen Betriebsart ein und der Zugriffwortleitungstreiber 24 gibt das Wortleitungstreibersignal von der Auffrischungssteuerung 20 in der Anfangsdatenschreibbetriebsart ein.
Die dynamische CAM-Zellen-Array-Auffrischungsschaltung umfaßt ferner einen Ausgabepuffer 14 zum Puffern eines Ausgangssignals von dem dynamischen CAM-Zellen-Array 12. Der Ausgabepuffer 14 wirkt dahingehend, ein Signal von der Vergleichsleitung des dynamischen CAM-Zellen-Arrays 12 zu puffern und das gepufferte Signal zu einer Ausgabeleitung 17 zu übertragen. Alternativ kann der Ausgabepuffer 14 Daten von den Zugriff-Bit-Leitungen des dynamischen CAM-Zellen-Arrays 12 puffern und die gepuffer­ ten Daten nach außen abgeben.
Der Auffrischungsvorgang der dynamischen CAM-Zelle wird nunmehr im einzelnen in Bezug auf die Fig. 2 und 3 erläutert.
Der Auffrischungsvorgang der dynamischen CAM-Zelle kann in der normalen Betriebsart durchgeführt werden. In der normalen Betriebsart werden nämlich keine Daten aus der dynamischen CAM-Zelle gelesen, und eine externe Dateneingaberoute und eine Ein­ gaberoute zu dem Auffrischungsabtastverstärker sind voneinander getrennt.
Der Selbstauffrischungsvorgang der dynamischen CAM-Zelle kann in der Dual-Port-Weise durchgeführt werden, weil es in der nor­ malen Betriebsart nicht erforderlich ist, Daten in den CAM zu schreiben. Da die zweite Wortleitung 23 in Fig. 2 einen niedri­ gen logischen Zustand hat, erfordern nämlich sämtliche dynami­ sche CAM-Zellen in dem dynamischen CAM-Zellen-Array 12 keine Einstellung zwischen den Datenschreibe- und -lesevorgängen eines Dual-Port-Speichers, wie beispielsweise eines First-in-First-out(FIFO)speichers. Wenn der Auffrischungsvorgang in der normalen Betriebsart zugeführt wird, wird kurz gesagt der Auf­ frischungswortleitungstreiber 22 freigegeben, und ein Wortlei­ tungsdekodiervorgang wird synchron mit einem Taktsignal von dem Taktgenerator 10 durchgeführt. Wenn ein Taktsignal getriggert wird, wird nämlich das dynamische CAM-Zellen-Array 12 sequen­ tiell beginnend mit seiner ersten Ansteuerung derart adres­ siert, daß er aufgefrischt werden kann.
Wie vorstehend erwähnt, führt die dynamische Dual-Port-CAM-Zelle den normalen Betrieb und den Selbstauffrischungsvorgang getrennt durch, weil sie den Dual-Port- oder die Doppelparal­ lelschnittstelle hat. Eine von dem Taktgenerator 10 erzeugte Ringoszillatorfrequenz wird gemäß einer Auffrischungszeit bestimmt, die durch die dynamische CAM-Zelle erwünscht ist. Die Auffrischungssteuerung 20 sperrt das Taktsignal von dem Taktge­ nerator 10 im Anfangszustand, indem die Daten in das dynamische CAM-Zellen-Array 12 geschrieben werden. Für den Auffrischungs­ betrieb unter dem normalen Zustand führt die Auffrischungs­ steuerung 20 das Taktsignal von dem Taktgenerator 10 dem Auf­ frischungswortleitungstreiber 22 zu. In diesem Fall wirkt die Auffrischungssteuerung 20 dahingehend, ein Wortleitungssignal gemäß einer aktiven Auffrischungszelle zu erzeugen. Alternativ kann die Auffrischungssteuerung 20 dahingehend wirken, das Taktsignal von dem Taktgenerator 10 zu unterteilen. Ein Auffri­ schungszyklus ist im wesentlichen lang (üblicherweise in der Größenordnung von Millisekunden). In dem Fall, in dem der Auf­ frischungszyklus unter Verwendung der Ringoszillatorschaltung durchgeführt wird, muß deshalb eine sehr lange Verzögerung durch die Schaltung erreicht werden. In Hinsicht auf eine VLSI-Impedanz, ist es effizienter, daß der Taktgenerator 10 eine hohe Frequenz erzeugt und die Auffrischungssteuerung 20 die hohe Frequenz von dem Taktgenerator 10 unterteilt und den Auf­ frischungsvorgang gemäß der geteilten Frequenz steuert. Wenn eine Adresse des dynamischen CAM-Zellen-Arrays 12 durch den Auffrischungswortleitungstreiber 22 aktiviert wurde, nimmt die zweite Wortleitung 23 in Fig. 2 einen hohen logischen Zustand ein, wodurch die in den ersten und zweiten dynamischen Spei­ cherknoten a und b gespeicherten Daten dazu veranlaßt werden, durch die zweiten Dual-Bit- und Komplementär-Bit-Leitungen 19 und 21 ausgegeben zu werden. Die ausgegebenen schwachen Daten werden abgetastet und daraufhin zu den ersten und zweiten dyna­ mischen Speicherknoten a und b durch die zweiten Dual-Eins- und Komplementär-Bit-Leitungen 19 und 21 aufgefrischt.
Die dynamische Dual-Port-CAM-Zelle kann insgesamt vier Funktio­ nen stützen, eine Funktion zum Vergleichen eingegebener Daten mit gespeicherten Daten "1", eine Funktion zum Vergleichen der eingegebenen Daten mit gespeicherten Daten "0", eine Nichtbe­ achtungsfunktion und eine Unpaarigkeitsfunktion. Die Nichtbe­ achtungsfunktion dient dazu, zu erkennen, daß zu vergleichende eingegebene Daten ungeachtet von "1"- und "0"-Daten verglichen oder gepaart wurden. Die Unpaarigkeitsfunktion dient dazu, die eingegebenen Daten zu der Vergleichsleitung als unverglichen oder ungepaart ungeachtet von "1" - und "0"-Daten aus zugeben. Üblicherweise kann die dynamische Dual-Port-CAM-Zelle sämtliche der vier Funktionen unterstützen, während eine Speicherzelle des statischen Typs eine sehr große Größe haben muß, um die Nichtbeachtungsfunktion und die Unpaarigkeitsfunktion zu unter­ stützen. Das bedeutet, die ersten und zweiten dynamischen Spei­ cherknoten a und b in Fig. 2 müssen anfänglich Daten "0" und "0" im Falle der Nichtbeachtungsfunktion und Daten "1" und "1" im Falle der Unpaarigkeitsfunktion speichern. In dem Fall, in dem lediglich die dynamische CAM-Zelle verwendet wird, um den Vergleich der Daten "1" und "0" zu stützen, können die zweiten Dual-Eins- und Komplementär-Bit-Leitungen 19 und 21 in Fig. 2 durch Verwendung eines Auffrischungsabtastverstärkers des Typs aufgefrischt werden, der sich von dem in Fig. 3 gezeigten Auf­ frischungsabtastverstärker 16 unterscheidet. In dem Fall, in dem die dynamische CAM-Zelle verwendet wird, um entweder die Nichtbeachtungsfunktion oder die Unpaarigkeitsfunktion oder beide dieser Funktionen zu stützen, können die Dual-Eins- und Komplementär-Bit-Leitungen 19 und 21 in Fig. 2 durch Verwenden des Auffrischungsabtastverstärkers 16 in Fig. 3 aufgefrischt werden.
In Fig. 4 ist ein detailliertes Schaltungsdiagramm des Auffri­ schungsabtastverstärkers 16 in Fig. 3 gezeigt. In dieser Zeich­ nung sind Taktsignale CK1 und CK2 Dualphasentaktsignale, die auf der Grundlage eines Auffrischungstaktgebers CK erzeugt wer­ den, das zum sequentiellen Adressendekodieren in dem Auffri­ schungswortleitungstreiber 22 verwendet wird. Die Taktsignale CK1 und CK2 haben den in Fig. 5 gezeigten Taktsignalverlauf. Wie in Fig. 5 gezeigt, werden die zweiten Wortleitungen 23 für den Auffrischungsvorgang sequentiell aktiviert, beginnend mit einer Adresse 0 ansprechend auf das Auffrischungstaktsignal CK, wobei deren lange Dauer als Taktsignal CK1 und deren kurze Dauer als Taktsignal CK2 definiert sind. Der Auffrischungsab­ tastverstärker in Fig. 4 wird demnach auf der Grundlage der Doppelphasentaktsignale CK1 und CK2 gesteuert.
Wenn die MOS-Transistoren Q11-Q14 im Anfangszustand eingeschal­ tet werden, tastet der Auffrischungsabtastverstärker sehr schnell eine Spannung auf der zweiten Komplementär-Bit-Leitung 21 gemäß einem Ladungsmenge auf der Grundlage der Kapazität der zweiten Dual-Eins-Bit-Leitung 19 und der Eingabekapazitäten von Invertern 12 und 14 ab. Wenn die MOS-Transistoren Q9, Q10, Q15 und Q16 eingeschaltet werden, wird die abgetastete Spannung auf der zweiten Komplementär-Bit-Leitung 21 erneut in die zweite Dual-Eins-Bit-Leitung 19 geschrieben, um die dynamische CAM-Zelle der aktiven Adresse aufzufrischen.
Wie aus der vorstehenden Beschreibung hervorgeht, hat die selbstauffrischbare dynamische Dual-Port-CAM-Zelle einen klei­ nen besetzten Bereich und erfordert kein separates Auffri­ schungsintervall. Die selbstauffrischbare dynamische Dual-Port-CAM-Zelle der vorliegenden Erfindung kann deshalb den Selbstauffrischungsvorgang ohne Verschlechterung des Leistungs­ vermögens durchführen. Die selbstauffrischbare dynamische Dual-Port-CAM-Zelle der vorliegenden Erfindung führt außerdem den normalen Betrieb und den Auffrischungsvorgang individuell aus, ohne daß ein getrennter Auffrischungszyklus erforderlich ist. Darüberhinaus hat die vorliegende Erfindung die Wirkung oder den Vorteil, einen besetzten Bereich eines CAM-Zellen-Arrays zu minimieren, der einen Nichtbeachtungsbetrieb und einen Unpaa­ rigkeitsbetrieb erfordert und einen großen Maßstab oder Umfang hat.
Obwohl die bevorzugten Ausführungsformen der vorliegenden Erfindung beispielhaft beschrieben worden sind, erschließen sich dem Fachmann verschiedene Modifikationen, Zusätze und Ersätze, ohne daß vom Umfang und Geist der Erfindung abgewichen werden muß, der durch die beiliegenden Ansprüche offenbart ist.

Claims (2)

1. Selbstauffrischbare dynamische Dual-Port-CAM-Zelle mit:
einem ersten MOS-Transistor zum Speichern erster Dual-Eins-Daten von einer ersten Dual-Eins-Leitung,
einem zweiten MOS-Transistor zum Speichern erster Komple­ mentär-Bit-Daten von einer ersten Komplementär-Bit-Leitung,
einem dritten MOS-Transistor zum Übertragen der ersten Dual-Eins-Daten, die in dem ersten MOS-Transistor gespei­ chert sind, zu einer Vergleichsleitung ansprechend auf die ersten Dual-Eins-Daten von der ersten Dual-Eins-Bit-Lei­ tung,
einem vierten MOS-Transistor zum Übertragen der ersten Kom­ plementär-Bit-Daten, die in dem zweiten MOS-Transistor gespeichert sind, zu der Vergleichsleitung ansprechend auf die ersten Komplementär-Bit-Daten von der ersten Komplemen­ tär-Bit-Leitung,
einem fünften MOS-Transistor zum Speichern der ersten Dual- Eins-Bit-Daten von der ersten Dual-Eins-Bit-Leitung in den ersten MOS-Transistor ansprechend auf ein Signal von einer ersten Wortleitung,
einem sechsten MOS-Transistor zum Speichern der ersten Kom­ plementär-Bit-Daten von der ersten Komplementär-Bit-Leitung in den zweiten MOS-Transistor ansprechend auf das Signal von der ersten Wortleitung,
einem siebten MOS-Transistor zum Auffrischen der ersten Dual-Eins-Bit-Daten, die in dem ersten MOS-Transistor gespeichert sind, mit den zweiten Dual-Eins-Bit-Daten von der zweiten Dual-Eins-Bit-Leitung ansprechend auf ein Signal von einer zweiten Wortleitung, und
einem achten MOS-Transistor zum Auffrischen der ersten Kom­ plementär-Bit-Daten, die in dem zweiten MOS-Transistor gespeichert sind, mit den zweiten Komplementär-Bit-Daten von der zweiten Komplementär-Bit-Leitung ansprechend auf das Signal von der zweiten Wortleitung.
2. Dynamische CAM-Zellen-Array-Auffrischungsschaltung mit:
einem dynamischen CAM-Zellen-Array, das eine Mehrzahl von selbstauffrischbaren dynamischen Dual-Port-CAM-Zellen ent­ hält,
einer ersten Wortleitungstreibereinrichtung zum Erzeugen von Schreibadressen zum Treiben erster Wortleitungen des dynamischen CAM-Zellen-Arrays zum Speichern von Anfangsda­ ten in den dynamischen CAM-Zellen-Array,
einer Auffrischungswortleitungstreibereinrichtung zum Erzeugen von Adressen zum Treiben zweiter Wortleitungen des dynamischen CAM-Zellen-Arrays zum Auffrischen des dynami­ schen CAM-Zellen-Arrays,
einer Taktsignalerzeugungseinrichtung zum Erzeugen eines Taktsignals, das für einen Auffrischungsvorgang erforder­ lich ist,
einer Auffrischungssteuereinrichtung zum Einstellen des Taktsignals von der Taktsignalerzeugungseinrichtung gemäß einer Anfangsdatenschreibbetriebsart und einer normalen Betriebsart, sowie zum Zuführen des eingestellten Takt­ signals zu der Auffrischungswortleitungstreibereinrichtung,
einer Auffrischungsabtastverstärkungseinrichtung zum Abta­ sten von Daten auf einer Bit-Leitung einer jeden einer Mehrzahl von dynamischen CAM-Zellen in dem dynamischen CAM-Zellen-Array sowie zum Auffrischen der abgetasteten Daten, und
einer Dateneingabeeinrichtung zum Zuführen von in dem dyna­ mischen CAM-Zellen-Array zu speichernden Daten, sowie von damit zu vergleichenden Daten zu dem dynamischen CAM-Zel­ len-Array.
DE19525232A 1994-07-11 1995-07-11 Selbstauffrischbare dynamische Dual-Port-Cam-Zelle Expired - Fee Related DE19525232C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940016657A KR0135699B1 (ko) 1994-07-11 1994-07-11 셀프-리프레쉬 가능한 듀얼포트 동적 캠셀 및 리프레쉬장치

Publications (2)

Publication Number Publication Date
DE19525232A1 true DE19525232A1 (de) 1996-01-25
DE19525232C2 DE19525232C2 (de) 1998-04-30

Family

ID=19387754

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19525232A Expired - Fee Related DE19525232C2 (de) 1994-07-11 1995-07-11 Selbstauffrischbare dynamische Dual-Port-Cam-Zelle

Country Status (4)

Country Link
US (2) US5642320A (de)
JP (1) JP2771130B2 (de)
KR (1) KR0135699B1 (de)
DE (1) DE19525232C2 (de)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0135699B1 (ko) * 1994-07-11 1998-04-24 김주용 셀프-리프레쉬 가능한 듀얼포트 동적 캠셀 및 리프레쉬장치
US5729190A (en) * 1996-07-29 1998-03-17 International Business Machines Corporation Dynamic comparator circuit for cache memories
JP3220035B2 (ja) * 1997-02-27 2001-10-22 エヌイーシーマイクロシステム株式会社 スタチック型半導体記憶装置
US5761129A (en) * 1997-03-25 1998-06-02 Adaptec, Inc. Method and apparatus for I/O multiplexing of RAM bus
JP3095064B2 (ja) * 1997-09-08 2000-10-03 日本電気株式会社 連想記憶装置
US6199140B1 (en) 1997-10-30 2001-03-06 Netlogic Microsystems, Inc. Multiport content addressable memory device and timing signals
JPH11312386A (ja) * 1998-03-30 1999-11-09 Siemens Ag Ｄｒａｍチップ
US6415353B1 (en) 1998-10-01 2002-07-02 Monolithic System Technology, Inc. Read/write buffers for complete hiding of the refresh of a semiconductor memory and method of operating same
US6504780B2 (en) * 1998-10-01 2003-01-07 Monolithic System Technology, Inc. Method and apparatus for completely hiding refresh operations in a dram device using clock division
US6370073B2 (en) 1998-10-01 2002-04-09 Monlithic System Technology, Inc. Single-port multi-bank memory system having read and write buffers and method of operating same
US6898140B2 (en) 1998-10-01 2005-05-24 Monolithic System Technology, Inc. Method and apparatus for temperature adaptive refresh in 1T-SRAM compatible memory using the subthreshold characteristics of MOSFET transistors
US5999474A (en) * 1998-10-01 1999-12-07 Monolithic System Tech Inc Method and apparatus for complete hiding of the refresh of a semiconductor memory
US6707743B2 (en) 1998-10-01 2004-03-16 Monolithic System Technology, Inc. Method and apparatus for completely hiding refresh operations in a DRAM device using multiple clock division
US6128207A (en) 1998-11-02 2000-10-03 Integrated Device Technology, Inc. Low-power content addressable memory cell
CA2266062C (en) * 1999-03-31 2004-03-30 Peter Gillingham Dynamic content addressable memory cell
US6282606B1 (en) * 1999-04-02 2001-08-28 Silicon Aquarius, Inc. Dynamic random access memories with hidden refresh and utilizing one-transistor, one-capacitor cells, systems and methods
US6310880B1 (en) 2000-03-17 2001-10-30 Silicon Aquarius, Inc. Content addressable memory cells and systems and devices using the same
US6262907B1 (en) 2000-05-18 2001-07-17 Integrated Device Technology, Inc. Ternary CAM array
US6256216B1 (en) 2000-05-18 2001-07-03 Integrated Device Technology, Inc. Cam array with minimum cell size
JP3921331B2 (ja) * 2000-05-26 2007-05-30 富士通株式会社 半導体装置
US6370052B1 (en) 2000-07-19 2002-04-09 Monolithic System Technology, Inc. Method and structure of ternary CAM cell in logic process
EP2287849A3 (de) 2000-08-30 2011-03-09 Micron Technology, Inc. Halbleiterspeicher mit zwei-Port-Zellen geeignet für transparente Auffrischung
JP2002093165A (ja) * 2000-09-18 2002-03-29 Mitsubishi Electric Corp 半導体記憶装置
US6430073B1 (en) 2000-12-06 2002-08-06 International Business Machines Corporation Dram CAM cell with hidden refresh
JP2002216473A (ja) * 2001-01-16 2002-08-02 Matsushita Electric Ind Co Ltd 半導体メモリ装置
US6560156B2 (en) 2001-02-08 2003-05-06 Integrated Device Technology, Inc. CAM circuit with radiation resistance
US6563754B1 (en) 2001-02-08 2003-05-13 Integrated Device Technology, Inc. DRAM circuit with separate refresh memory
US6700827B2 (en) 2001-02-08 2004-03-02 Integrated Device Technology, Inc. Cam circuit with error correction
US6385097B1 (en) * 2001-03-14 2002-05-07 Macronix International Co., Ltd. Method for tracking metal bit line coupling effect
JP4749600B2 (ja) * 2001-05-30 2011-08-17 富士通セミコンダクター株式会社 エントリデータの入れ替えを高速化したコンテンツ・アドレッサブル・メモリ
US6781856B2 (en) * 2001-09-25 2004-08-24 Micron Technology, Inc. Tertiary CAM cell
US6760881B2 (en) 2001-10-16 2004-07-06 International Business Machines Corporation Method for combining refresh operation with parity validation in a DRAM-based content addressable memory (CAM)
US6728156B2 (en) * 2002-03-11 2004-04-27 International Business Machines Corporation Memory array system
US7073099B1 (en) 2002-05-30 2006-07-04 Marvell International Ltd. Method and apparatus for improving memory operation and yield
US6750497B2 (en) * 2002-08-22 2004-06-15 Micron Technology, Inc. High-speed transparent refresh DRAM-based memory cell
US6711081B1 (en) * 2002-09-19 2004-03-23 Infineon Technologies Aktiengesellschaft Refreshing of multi-port memory in integrated circuits
US6760241B1 (en) 2002-10-18 2004-07-06 Netlogic Microsystems, Inc. Dynamic random access memory (DRAM) based content addressable memory (CAM) cell
US6795364B1 (en) * 2003-02-28 2004-09-21 Monolithic System Technology, Inc. Method and apparatus for lengthening the data-retention time of a DRAM device in standby mode
US7193876B1 (en) 2003-07-15 2007-03-20 Kee Park Content addressable memory (CAM) arrays having memory cells therein with different susceptibilities to soft errors
US6987684B1 (en) 2003-07-15 2006-01-17 Integrated Device Technology, Inc. Content addressable memory (CAM) devices having multi-block error detection logic and entry selective error correction logic therein
US6870749B1 (en) 2003-07-15 2005-03-22 Integrated Device Technology, Inc. Content addressable memory (CAM) devices with dual-function check bit cells that support column redundancy and check bit cells with reduced susceptibility to soft errors
US7304875B1 (en) 2003-12-17 2007-12-04 Integrated Device Technology. Inc. Content addressable memory (CAM) devices that support background BIST and BISR operations and methods of operating same
US20050226079A1 (en) * 2004-04-08 2005-10-13 Yiming Zhu Methods and apparatus for dual port memory devices having hidden refresh and double bandwidth
US7274618B2 (en) * 2005-06-24 2007-09-25 Monolithic System Technology, Inc. Word line driver for DRAM embedded in a logic process
US8462532B1 (en) 2010-08-31 2013-06-11 Netlogic Microsystems, Inc. Fast quaternary content addressable memory cell
US8553441B1 (en) 2010-08-31 2013-10-08 Netlogic Microsystems, Inc. Ternary content addressable memory cell having two transistor pull-down stack
US8625320B1 (en) 2010-08-31 2014-01-07 Netlogic Microsystems, Inc. Quaternary content addressable memory cell having one transistor pull-down stack
US8582338B1 (en) 2010-08-31 2013-11-12 Netlogic Microsystems, Inc. Ternary content addressable memory cell having single transistor pull-down stack
US8837188B1 (en) 2011-06-23 2014-09-16 Netlogic Microsystems, Inc. Content addressable memory row having virtual ground and charge sharing
US8773880B2 (en) 2011-06-23 2014-07-08 Netlogic Microsystems, Inc. Content addressable memory array having virtual ground nodes
KR20160045461A (ko) * 2014-10-17 2016-04-27 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4991136A (en) * 1988-01-29 1991-02-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor associative memory device with memory refresh during match and read operations

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4780845A (en) * 1986-07-23 1988-10-25 Advanced Micro Devices, Inc. High density, dynamic, content-addressable memory cell
WO1989008314A1 (en) * 1988-02-23 1989-09-08 Mitsubishi Denki Kabushiki Kaisha Content addressable memory
JPH02187993A (ja) * 1989-01-13 1990-07-24 Mitsubishi Electric Corp 連想メモリ装置
JPH03160694A (ja) * 1989-11-16 1991-07-10 Mitsubishi Electric Corp 半導体記憶装置
US5146300A (en) * 1989-11-27 1992-09-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having improved stacked capacitor and manufacturing method therefor
JP2966638B2 (ja) * 1992-04-17 1999-10-25 三菱電機株式会社 ダイナミック型連想メモリ装置
KR0135699B1 (ko) * 1994-07-11 1998-04-24 김주용 셀프-리프레쉬 가능한 듀얼포트 동적 캠셀 및 리프레쉬장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4991136A (en) * 1988-01-29 1991-02-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor associative memory device with memory refresh during match and read operations

Also Published As

Publication number Publication date
JP2771130B2 (ja) 1998-07-02
US5642320A (en) 1997-06-24
US5724296A (en) 1998-03-03
JPH0896585A (ja) 1996-04-12
DE19525232C2 (de) 1998-04-30
KR0135699B1 (ko) 1998-04-24

Similar Documents

Publication Publication Date Title
DE19525232C2 (de) Selbstauffrischbare dynamische Dual-Port-Cam-Zelle
DE69535672T2 (de) Synchrone NAND DRAM Architektur
DE4222273C2 (de) Zweikanalspeicher und Verfahren zur Datenübertragung in einem solchen
DE3908723C2 (de)
DE102005030343B4 (de) Übersteuerungs-Steuersignalgenerator in Halbleiterspeichervorrichtung
EP0974977A2 (de) Integrierter Speicher
DE19929095A1 (de) Halbleiterspeichervorrichtung mit übersteuertem Leseverstärker und stabilisierter Energiezufuhrschaltung des Sourcefolgertyps
DE60316510T2 (de) Inhaltsadressierbare Speicheranordnung und zugehöriges Betriebsverfahren
DE4022149C2 (de)
DE19613667A1 (de) Halbleiterspeichereinrichtung mit steuerbarer Fähigkeit zum Liefern einer internen Spannung
DE69828021T2 (de) Halbleiterspeicheranordnung mit mehreren Banken
DE19954564B4 (de) Steuerungsschaltung für die CAS-Verzögerung
DE19944727B4 (de) Integrierte Schaltung und synchrones Halbleiterspeicherbauelement mit einer Takterzeugungsschaltung
DE69823427T2 (de) Halbleiterspeicheranordnung
DE4108996C2 (de) Halbleiterspeichereinrichtung
DE4124904A1 (de) Halbleiterspeichervorrichtung, faehig nicht-periodische auffrischungsoperationen auszufuehren
DE60006720T2 (de) Sdram mit eingangsmaskierung
DE2614297A1 (de) Mos-speicher
DE4201785A1 (de) Im dummy-zyklusbetrieb betreibbare halbleiterspeichereinrichtung und betriebsverfahren fuer diese
DE4212841C2 (de) Halbleiterspeichervorrichtung zum Durchführen einer Refresh-Operation beim Lesen oder Schreiben
DE4324649A1 (de) Verstärkerschaltung und Halbleiterspeichervorrichtung, die diesen benutzt
DE19806999B4 (de) Halbleiterspeicherelement
DE3334560A1 (de) Halbleiterspeicher
DE102004031451A1 (de) Halbleiterspeichervorrichtung zur Lieferung einer stabilen Hochspannung während eines Auto-Refresh-Vorgangs und Verfahren dazu
DE1933935C3 (de) Assoziativer Speicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140201