DE19602845A1 - Halbleitereinrichtung, die einen einem externen Betriebsfaktor entsprechenden internen Betriebsfaktor stabil ungeachtet einer Schwankung des externen Betriebsfaktors verwirklicht - Google Patents

Description

Die vorliegende Erfindung betrifft eine Halbleitereinrich­ tung zum Erzeugen eines internen Betriebsfaktors, der einem externen Betriebsfaktor wie beispielsweise einer Stromver­ sorgungsspannung oder einem Taktsignal entspricht. Insbeson­ dere betrifft die vorliegende Erfindung eine Halbleiterein­ richtung, die eine Phase-Locked-Loop-(PLL-)Schaltung oder eine Delay-Locked-Loop-(DLL-)Schaltung oder einen Ringoszil­ lator zum Erzeugen eines internen Taktsignals enthält, und/oder eine Halbleitereinrichtung, die einen Rückkonverter zum Erzeugen eines internen Stromversorgungspotentials durch Rückverwandeln des Pegels eines von außen angelegten Strom­ versorgungspotentials enthält.

Eine PLL-Schaltung ist bekannt gewesen als eine Schaltung zum Erzeugen eines internen Signals, das in Phasen-/Fre­ quenzsynchronisation mit einem von außen angelegten Signal ist. Die PLL-Schaltung wird verwendet zum Wiedergeben des Farbnebenträgers zur synchronen Ermittlung eines Farbburst­ signals in einer integrierten Schaltung zum Wiedergeben eines ATC-Typ-Farbnebenträgers (eines Farbnebenträgers des Typs mit automatischer Steuerung) zum Verbessern der Stabi­ lität der Farbwiedergabe beim Farbfernsehen. Sie wird auch auf dem Gebiet der Drahtkommunikation verwendet zum Syn­ chronisieren eines Taktausgangs aus einem in einer Station angeordneten hochstabilen Oszillator mit einem aus einer Hochpegelstation empfangenen Referenztakt, um an verschie­ dene Kommunikationseinrichtungen in der Station einen sta­ bilen Takt zu verteilen.

Fig. 1 zeigt einen schematischen Aufbau einer herkömmlichen PLL-Schaltung. Unter Bezugnahme auf Fig. 1 enthält die PLL- Schaltung eine einen internen Takt intCLK und einen externen Takt extCLK empfangende Phasenvergleichsschaltung 2 zum Aus­ geben von Steuersignalen UP und /DOWN, die einer Frequenz- und Phasenabweichung zwischen dem internen Takt intCLK und dem externen Takt extCLK entsprechen; eine Ladungspumpschal­ tung 3 zum Einstellen des Potentialpegels ihres Ausgangs­ knotens 3a gemäß den Steuersignalen UP und /DOWN aus der Phasenvergleichsschaltung 2; ein Schleifenfilter 4 zum Fil­ tern des Ausgangssignals (-potentials) aus dem Ausgangs­ knoten 3a der Ladungspumpschaltung 3; eine das Ausgangspo­ tential VP aus dem Schleifenfilter 4 empfangende Stromein­ stellpotentialausgangsschaltung 5 zum Ausgeben eines dem Ausgangspotential VP entsprechenden Ausgangspotentials VN und einen Ringoszillator, dessen Schwingungsfrequenz gemäß dem Ausgangspotential VP aus dem Schleifenfilter 4 und dem Potential VN aus der Stromeinstellpotentialausgangsschaltung 5 gesteuert wird. Der interne Takt intCLK wird aus dem Ring­ oszillator 6 ausgegeben.

Der Phasenvergleicher 2 weist den Aufbau eines Phasenfre­ quenzvergleichers (PFC) auf, und er setzt das Steuersignal UP auf einen L-(Tief-)Pegel, wenn die Frequenz des internen Taktes intCLK größer als die Frequenz des externen Taktes extCLK ist oder wenn die Phase des internen Taktes intCLK der Phase des externen Taktes extCLK vorauseilt, und er setzt das Steuersignal UP auf einen H-(Hoch-)Pegel, wenn die Frequenz des internen Taktes intCLK kleiner als die Frequenz des externen Taktes extCLK ist oder wenn die Phase des in­ ternen Taktes intCLK derjenigen des externen Taktes extCLK nacheilt. Das Steuersignal /DOWN aus der Phasenvergleichs­ schaltung 2 ist auf den L-Pegel gesetzt, wenn die Frequenz des internen Taktes intCLK größer als die Frequenz des ex­ ternen Taktes extCLK ist oder wenn die Phase des internen Taktes intCLK der Phase des externen Taktes extCLK voraus­ eilt, und es ist auf den H-Pegel gesetzt, wenn die Frequenz des internen Taktes intCLK kleiner als die Frequenz des ex­ ternen Taktes extCLK ist oder wenn die Phase des internen Taktes intCLK derjenigen des externen Taktes extCLK nach­ eilt. Die Phasenvergleichsschaltung 2 arbeitet automatisch als Frequenzfehlerermittlungseinrichtung, wenn sie nicht eingerastet ist, und sie arbeitet als Phasendifferenzermitt­ lungseinrichtung in einem Einfangbereich.

Die Ladungspumpschaltung 3 enthält eine Konstantstromschal­ tung 3c zum Versorgen des Knotens 3b mit einem Konstant­ strom, welche zwischen einem Stromversorgungsknoten 1a, an den ein Stromversorgungspotential VCC angelegt ist, und einem Knoten 3b geschaltet ist; einen p-Kanal-MOS-(Isolier­ gatetyp-Feldeffekt-)Transistor 3d, der zwischen dem Knoten 3b und einem Ausgangsknoten 3a geschaltet ist und an seinem Gate das Steuersignal UP aus der Phasenvergleichsschaltung empfängt; einen n-Kanal-MOS-Transistor 3f, der zwischen dem Ausgangsknoten 3a und einem Knoten 3e geschaltet ist und an seinem Gate das Steuersignal /DOWN aus der Phasenvergleichs­ schaltung 2 empfängt; und eine Konstantstromschaltung 3g zum Einprägen eines vorgeschriebenen Konstantstroms, welche zwi­ schen dem Knoten 3e und einem ein Massepotential GND empfan­ genden Masseknoten 1b geschaltet ist. Wenn das Steuersignal UP auf dem L-Pegel und das Steuersignal /DOWN auf dem L- Pegel ist, dann versorgt die Ladungspumpschaltung 3 den Knoten 3a mit Ladungen, und wenn das Steuersignal UP auf dem H-Pegel und das Steuersignal /DOWN auf dem H-Pegel ist, dann nimmt sie aus dem Knoten 3a Ladungen weg. Das Schleifen­ filter 4 dient als Tiefpaßfilter zum Entfernen einer Hoch­ frequenzkomponente einer Potentialänderung an dem Ausgangs­ knoten 3a der Ladungspumpschaltung 3. Das Schleifenfilter 4 enthält ein Widerstandselement 4b, das zwischen dem Aus­ gangsknoten 3a und einem Knoten 4a geschaltet ist; ein Widerstandselement 4d, das zwischen dem Knoten 4a und einem Knoten 4c geschaltet ist; und einen Kondensator 4e, der zwi­ schen dem Knoten 4c und dem Masseknoten 1b geschaltet ist. Die Widerstandselemente 4b und 4d und der Kondensator 4e bilden ein RC-Tiefpaßfilter, und ein dem Potential am Aus­ gangsknoten 3a der Ladungspumpschaltung 3 entsprechendes Po­ tential VP wird aus dem Knoten 4a ausgegeben.

Die Stromeinstellpotentialausgangsschaltung 5 enthält einen p-Kanal-MOS-Transistor 5b, der zwischen dem Stromversor­ gungsknoten 1a und einem Knoten 5a geschaltet ist und dessen Gate verbunden ist mit dem Knoten 4a des Schleifenfilters 4; und einen n-Kanal-MOS-Transistor 5c, der zwischen dem Knoten 5a und dem Masseknoten 1b geschaltet ist und dessen Gate verbunden ist mit dem Knoten 5a. Der n-Kanal-MOS-Transistor 5c hat sein Gate und sein Drain miteinander verbunden und arbeitet in einem Sättigungsgebiet, und daher setzt er das Potential an dem Knoten 5a gemäß einem aus dem p-Kanal-MOS- Transistor 5b gelieferten Strom gemäß einer Charakteristik mit quadratischer Gesetzmäßigkeit (Ids = β ( Vgs-Vth)²) fest.

Der Ringoszillator 6 enthält eine ungerade Anzahl von in Ringform geschalteten Invertern 6a, von denen jeder einen Treibstrom (Betriebsstrom) hat, der gemäß den Ausgangspo­ tentialen VP und VN eingestellt ist. Diese Inverter der un­ geraden Anzahl von Invertern 6a haben denselben Aufbau und sind durch dasselbe Bezugszeichen bezeichnet. Der Inverter 6a enthält einen Stromeinstell-p-Kanal-MOS-Transistor 6ab, der zwischen dem Stromversorgungsknoten 1a und einem Knoten 6aa geschaltet ist und an seinem Gate das Ausgangssignal VP aus dem Schleifenfilter 4 empfängt; einen p-Kanal-MOS-Tran­ sistor 6ae, der zwischen dem Knoten 6aa und einem Ausgangs­ knoten 6ac geschaltet ist und dessen Gate verbunden ist mit einem Eingangsknoten 6ad; einen n-Kanal-MOS-Transistor 6ag, der zwischen dem Ausgangsknoten 6ac und einem Knoten 6af ge­ schaltet ist und dessen Gate verbunden ist mit dem Eingangs­ knoten 6ad; und einen Stromeinstell-n-Kanal-MOS-Transistor 6ah, der zwischen dem Knoten 6af und dem Masseknoten 1b ge­ schaltet ist und an seinem Gate das Ausgangspotential VN aus der Stromeinstellpotentialausgangsschaltung 5 empfängt. Der Betrieb wird kurz beschrieben.

Wenn die Frequenz des internen Taktes intCLK größer als die Frequenz des externen Taktes extCLK ist oder wenn die Phase des internen Taktes intCLK der Phase des externen Taktes extCLK vorauseilt, dann setzt die Phasenvergleichsschaltung 2 die Steuersignale UP und /DOWN beide auf den L-Pegel. In diesem Zustand ist der p-Kanal-MOS-Transistor 3d in der La­ dungspumpschaltung 3 leitend und der n-Kanal-MOS-Transistor 3f nichtleitend gemacht. Der Ausgangsknoten 3a wird mittels des p-Kanal-MOS-Transistors 3d, der leitend ist, mit Ladun­ gen versorgt, wobei das Potential am Ausgangsknoten 3a zu­ nimmt und als Reaktion darauf das Ausgangspotential VP am Knoten 4a des Schleifenfilters 4 zunimmt. Wenn das Ausgangs­ potential VP zunimmt, dann wird der Leitwert des p-Kanal- MOS-Transistors 5b in der Stromeinstellpotentialausgangs­ schaltung 5 kleiner und wird ein durch ihn hindurchfließen­ der Strom kleiner. Wenn der Betrag des Stroms aus dem MOS- Transistor 5b kleiner wird, dann nimmt als Reaktion darauf das Ausgangspotential VN am Knoten 5a ab. Das Ausgangspo­ tential VN ändert sich gemäß der Charakteristik mit quadra­ tischer Gesetzmäßigkeit, und die Ausgangsspannung VN setzt sich auf einem Pegel fest, bei dem der durch den p-Kanal- MOS-Transistor 5b hindurchfließende Strom ebensogroß wie der durch den n-Kanal-MOS-Transistor 5c hindurchfließende Strom ist.

Wenn das Ausgangspotential VP zunimmt und das Ausgangspo­ tential VN abnimmt, dann wird ein durch den Stromeinstell-p- Kanal-MOS-Transistor 6ab und den Stromeinstell-n-Kanal-MOS- Transistor 6ah des Inverters 6a in dem Ringoszillator 6 hin­ durchfließender Strom folglich kleiner. Daher wird der Treibstrom (der Lade-/Entladestrom) des Inverters 6a klei­ ner, wobei die Betriebsgeschwindigkeit des Inverters 6a kleiner wird und in Reaktion darauf die Verzögerungszeit im Inverter 6a zunimmt. Im Ergebnis wird die Frequenz des aus dem Ringoszillator 6 ausgegebenen internen Taktes intCLK kleiner, wobei mit einer Verzögerung im nächsten Zyklus der interne Takt erzeugt wird und somit das Vorauseilen der Phase des internen Taktes intCLK eingestellt wird.

Wenn die Frequenz des internen Taktes intCLK kleiner als die Frequenz des externen Taktes extCLK ist oder wenn die Phase des internen Taktes intCLK der Phase des externen Taktes extCLK nacheilt, dann setzt die Phasenvergleichsschaltung 2 die Steuersignale UP und /DOWN beide auf den H-Pegel. Der p- Kanal-MOS-Transistor 3d in der Ladungspumpschaltung 3 wird durch das Steuersignal UP, das auf dem H-Pegel ist, nicht­ leitend gemacht, und der n-Kanal-MOS-Transistor 3f wird durch das Steuersignal /DOWN, das auf dem H-Pegel ist, lei­ tend gemacht, wobei aus dem Knoten 3a in den Masseknoten 1b Ladungen herausgezogen werden und das Potential am Ausgangs­ knoten 3a abnimmt. Als Reaktion darauf nimmt das Ausgangs­ potential VP am Ausgangsknoten 4a des Schleifenfilters 4 ab. Wenn das Ausgangspotential VP abnimmt, dann nimmt in der Stromeinstellpotentialausgangsschaltung 5 der Leitwert des p-Kanal-MOS-Transistors 5b zu, wobei der durch ihn hin­ durchfließende Strom zunimmt und das Ausgangspotential VN am Knoten 5a zunimmt. Das Ausgangspotential VN wird auf einen Pegel festgesetzt, bei dem der durch den n-Kanal-MOS-Transi­ stor 5c hindurchfließende Strom ebensogroß wie der durch den p-Kanal-MOS-Transistor 5b hindurchfließende Strom ist.

Als Reaktion auf die Abnahme des Ausgangspotentials VP und die Zunahme des Ausgangspotentials VN nimmt der durch den Stromeinstell-p-Kanal-MOS-Transistor 6ab und den Stromein­ stell-n-Kanal-MOS-Transistor 6ah hindurchfließende Strom in jedem Inverter 6a des Ringoszillators 6 zu, so daß die Treibstärke des Inverters 6a zunimmt und als Reaktion darauf die Verzögerungszeit des Inverters 6a kleiner wird. Im Er­ gebnis wird die Frequenz des aus dem Ringoszillator 6 ausge­ gebenen internen Taktes intCLK größer gemacht, und wenn die Frequenz zunimmt, dann wird mit einem vorgeschobenen Timing im nächsten Zyklus ein Takt erzeugt und kann somit die Phasenverzögerung des internen Taktes intCLK wiedererlangt werden.

Durch die vorstehend beschriebene Reihe von Operationen sind mittels der PLL-Schaltung die Phase und/oder die Frequenz des externen Taktes extCLK und des internen Taktes intCLK gleichgemacht. Der Zustand, in dem der interne Takt intCLK dieselbe Frequenz und Phase wie der externe Takt extCLK hat, wird als Zustand bezeichnet, in dem der interne Takt intCLK eingerastet ist in den externen Takt extCLK.

Bei der in Fig. 1 gezeigten herkömmlichen PLL-Schaltung ist das Ausgangspotential VP des Schleifenfilters 4 direkt ange­ legt an den p-Kanal-MOS-Transistor 5b der Stromeinstellpo­ tentialerzeugungsschaltung und das Gate des p-Kanal-MOS- Transistors 6ab des Inverters 6a des Ringoszillators 6. Nur bei einer kleinen Schwankung des Ausgangspotentials VP ändert sich somit der durch die p-Kanal-MOS-Transistoren 5b und 5c hindurchfließende Strom bedeutsam gemäß der Charakte­ ristik mit der quadratischen Gesetzmäßigkeit. Folglich schwankt der durch den n-Kanal-MOS-Transistor 5c hindurch­ fließende Strom stark und ändert sich jener Strom bedeutsam, welcher durch den MOS-Transistor 6ah (den MOS-Transistor zum Einstellen des Stroms des Inverters 6a), der zusammen mit dem MOS-Transistor 5c eine Stromspiegelschaltung bildet, hindurchfließt. Durch die Änderung des Stroms ändert sich die Verzögerungszeit des Inverters 6a sehr stark. Im Ergeb­ nis ändert sich nur durch eine kleine Schwankung des Aus­ gangspotentials VP aus dem Schleifenfilter 4 der aus dem Ringoszillator 6 ausgegebene interne Takt intCLK bedeutsam. Selbst nachdem der interne Takt intCLK in den externen Takt extCLK eingerastet ist, schwankt die Frequenz/Phase des in­ ternen Taktes intCLK aufgrund der kleinen Potentialschwan­ kung an dem Ausgangsknoten 3a der Ladungspumpschaltung 3 sehr stark. Folglich ergibt sich das Problem, daß die Fre­ quenz des internen Taktes intCLK sehr stark um den externen Takt extCLK herum schwankt, wobei nämlich die Unruhe des in­ ternen Taktes intCLK größer wird.

Wenn die Lieferung des externen Taktes extCLK unterbrochen ist, dann ändert die PLL-Schaltung das Ausgangspotential VP des Schleifenfilters 4, so daß der interne Takt intCLK in den unterbrochenen externen Takt extCLK einrastet und sich daher das Ausgangspotential VP bedeutsam ändert. Wenn folg­ lich der externe Takt extCLK wieder angelegt wird, dann er­ fordert es eine lange Zeit, den internen Takt intCLK wieder in den externen Takt extCLK einzurasten.

Da ferner durch Verwenden eines Ringoszillators 6 mit einer ungeraden Anzahl von Stufen von im Ring geschalteten Inver­ tern 6a der interne Takt intCLK erzeugt wird, wird es, falls die Frequenz des externen Taktes extCLK groß ist, für die Betriebsgeschwindigkeit des Inverters 6a schwer, einem der­ art schnellen externen Takt extCLK zu folgen, und somit wird es schwer, den internen Takt intCLK in den externen Takt extCLK einzurasten.

Wenn ferner das Stromversorgungspotential VCC sehr stark schwankt, dann wird die Schwankung der Gate-Source-Spannung (der Spannung zwischen Gate und Source) der p-Kanal-MOS- Transistoren 5b und 6ab zur Stromeinstellung größer, wobei sich folglich der durch die MOS-Transistoren 6ab und 6ah zur Stromeinstellung hindurchfließende Strom ändert und sich die Frequenz des internen Taktes intCLK kontinuierlich ändert. Daher wird es schwer, den internen Takt intCLK in den ex­ ternen Takt extCLK einzurasten, und daher schwer, einen in­ ternen Takt intCLK zu erzeugen, dessen Phase synchronisiert ist mit dem externen Takt extCLK.

Eine Aufgabe der vorliegenden Erfindung ist es, eine Halb­ leitereinrichtung vorzusehen, welche einen Taktgenerator aufweist, der dazu in der Lage ist, als zweites Signal ein internes Taktsignal zu erzeugen, das mit einem stabil her­ einkommenden externen Signal als erstes Signal phasenmäßig synchronisiert ist (in dasselbe einrastet).

Eine andere Aufgabe der vorliegenden Erfindung ist es, eine Halbleitereinrichtung vorzusehen, welche einen Taktgenerator aufweist, der dazu in der Lage ist, ein internes Taktsignal mit einer kleineren Unruhe während des Einrastens zu erzeu­ gen.

Eine andere Aufgabe der vorliegenden Erfindung ist es, eine Halbleitereinrichtung vorzusehen, welche einen Taktgenerator aufweist, der dazu in der Lage ist, ein internes Taktsignal aus zugeben, das in ein sehr schnelles externes Taktsignal leicht eingerastet werden kann.

Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Halbleitereinrichtung vorzusehen, welche einen Taktgenerator hat, der dazu in der Lage ist, ein internes Taktsignal zu erzeugen, das in das externe Taktsignal mit großer Schnel­ ligkeit eingerastet wird, wenn die Lieferung des externen Taktsignals unterbrochen und wiederaufgenommen wird.

Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Stromversorgungspotentialversorgungsschaltung vorzu­ sehen, die dazu in der Lage ist, ein internes Stromversor­ gungspotential bereitzustellen, dessen Schwankungen unter­ drückt sind.

Gemäß einem ersten Aspekt enthält die vorliegende Erfindung eine Differenzeinstellschaltung zum Ermitteln einer Diffe­ renz zwischen der Phase und der Frequenz des externen Takt­ signals als dem ersten Signal und des internen Taktsignals als dem zweiten Signal und zum Ausgeben eines Signals zum Verkleinern der Differenz gemäß dem Ermittlungsergebnis; eine Differenzverstärkerschaltung zum Differenzverstärken des Ausgangssignals aus der Differenzeinstellschaltung und eines Rückkopplungspotentials und eine Schaltung zum Erzeu­ gen eines internen Taktsignals, deren Betriebsstrom einge­ stellt ist gemäß dem Ausgangssignal aus der Differenzver­ stärkerschaltung. Das Rückkopplungspotential wird erzeugt in einem Verbindungsabschnitt zwischen einem Stromversorgungs­ element, das gemäß dem Ausgangssignal aus der Differenzver­ stärkerschaltung Strom liefert, und in einem Widerstands­ element, das zwischen dem Stromversorgungselement und einem Stromversorgungs-(Masse-)Knoten geschaltet ist.

Gemäß einem zweiten Aspekt der vorliegenden Erfindung ent­ hält die Halbleitereinrichtung eine Differenzeinstellschal­ tung zum Ermitteln einer Differenz zwischen wenigstens der Phase oder der Frequenz eines internen Taktsignals und eines externen Taktsignals und zum Erzeugen eines Steuersignals zum Verkleinern der ermittelten Differenz, eine Stromein­ stellschaltung zum Einstellen eines Betriebsstroms der Schaltung zum Erzeugen eines internen Taktsignals gemäß dem Ausgangssignal aus der Differenzeinstellschaltung und eine einen Einrastzustand des externen Taktsignals und des in­ ternen Taktsignals ermittelnde Halteschaltung zum Halten des Ausgangssignals aus der Differenzeinstellschaltung, wenn der Einrastzustand ermittelt ist.

Gemäß einem dritten Aspekt der vorliegenden Erfindung ent­ hält bei der Halbleitereinrichtung die Takterzeugungsschal­ tung zum Erzeugen des internen Taktsignals Differenzverstär­ kerschaltungen, die im Ring geschaltet sind.

Gemäß einem vierten Aspekt der vorliegenden Erfindung ent­ hält die Halbleitereinrichtung eine Vergleichsschaltung zum Vergleichen einer Differenz zwischen einem Referenzpotential und einem internen Potential und zum Erzeugen eines das Ver­ gleichsergebnis anzeigenden Analogsignals; eine Digitalum­ wandlungsschaltung zum Umwandeln eines Analogausgangssignals aus der Vergleichsschaltung in ein Digitalsignal; eine Ana­ logladungspumpschaltung zum Einstellen des Gatepotentials eines Stromsteuertransistors gemäß dem Analogsignal aus der Vergleichsschaltung; eine Digitalladungspumpschaltung zum Einstellen des Gatepotentials des Stromsteuertransistors ge­ mäß dem Ausgangssignal aus der Digitalumwandlungsschaltung und einen mit Strom aus dem Stromsteuertransistor versorgten Stromtreibertransistor zum Versorgen eines internen Strom­ versorgungsknotens gemäß der Differenz zwischen einem in­ ternen Stromversorgungspotential und dem Referenzpotential mit Strom.

Gemäß einem fünften Aspekt der vorliegenden Erfindung ent­ hält die Halbleitereinrichtung einen ersten Stromtreiber­ transistor, der zwischen einem externen Stromversorgungs­ knoten und einem internen Stromversorgungsknoten geschaltet ist und an seinem Gate ein Referenzpotential empfängt; einen an seinem Gate das Referenzpotential empfangenden zweiten Stromtreibertransistor zum Liefern von Strom aus dem ex­ ternen Stromversorgungsknoten; eine Vergleichsschaltung zum Vergleichen einer Differenz zwischen dem internen Stromver­ sorgungspotential und dem Referenzpotential und zum Ausgeben eines die Differenz anzeigenden Analogsignals; eine Digital­ umwandlungsschaltung zum Umwandeln eines Analogausgangssi­ gnals aus der Vergleichsschaltung in ein Digitalsignal; einen dritten Stromtreibertransistor, der zwischen dem zwei­ ten Stromtreibertransistor und dem internen Stromversor­ gungsknoten geschaltet ist; eine Analogladungspumpschaltung zum Einstellen des Gatepotentials des dritten Stromtreiber­ transistors gemäß dem Analogsignal aus der Vergleichsschal­ tung und eine Digitalladungspumpschaltung zum Einstellen des Gatepotentials des dritten Stromtreibertransistors gemäß einem Ausgangssignal aus der Digitalumwandlungsschaltung.

Bei der vorliegenden Erfindung kann gemäß dem ersten Aspekt mittels des Widerstandselements die Änderung des Stroms des Stromversorgungselements unterdrückt werden, selbst wenn sich das Potential des Ausgangssignals aus der Differenzver­ stärkerschaltung ändert. Daher kann das Verhältnis einer Änderung des Stroms der Schaltung zum Erzeugen eines in­ ternen Taktsignals im Vergleich zur Änderung des Potentials des Ausgangssignals aus der Differenzeinstellschaltung klei­ ner gemacht werden, und folglich wird die Empfindlichkeit der Schaltung zum Erzeugen eines internen Taktsignals auf das Ausgangssignal aus der Differenzeinstellschaltung klei­ ner gemacht. Daher wird das interne Taktsignal in das ex­ terne Taktsignal genau mit kleinerer Unruhe eingerastet.

Bei der Erfindung gemäß dem zweiten Aspekt wird das Poten­ tial des Signals zum Einstellen des Stroms, der in die Schaltung zum Erzeugen eines internen Taktsignals geliefert wird, während die Lieferung des externen Taktsignals unter­ brochen ist, aufrechterhalten, und daher kann das interne Taktsignal stabil erzeugt werden, selbst wenn das externe Taktsignal unterbrochen ist. Wenn ferner das externe Takt­ signal neu bereitgestellt wird, dann beginnt gemäß dem auf­ rechterhaltenen Potential eine Einstellung der Phase/Fre­ quenz des internen Taktsignals. Daher kann das interne Taktsignal schnell mit dem wiederaufgenommenen externen Taktsignal synchronisiert werden.

Bei der Erfindung gemäß dem dritten Aspekt werden für den Taktgenerator Differenzverstärkerschaltungen verwendet, die im Ring geschaltet sind und von denen jede einen komplemen­ tären Eingang/Ausgang aufweist, und daher kann mit großer Schnelligkeit ihr Ausgangssignal geändert werden, kann mit großer Schnelligkeit, die dem externen Taktsignal folgt, das interne Taktsignal erzeugt werden und kann daher ein in­ ternes Taktsignal erzeugt werden, dessen Phase synchroni­ siert ist mit dem sehr schnellen externen Taktsignal.

Bei der Erfindung gemäß dem vierten Aspekt wird das Gatepo­ tential des Stromsteuertransistors eingestellt, wobei eine analoge und eine digitale Art und Weise kombiniert sind, so daß gemäß einer Schwankung des internen Stromversorgungspo­ tentials der Versorgungsstrom des Stromsteuertransistors eingestellt, das Überschreiten und das Unterschreiten des internen Stromversorgungspotentials unterdrückt und daher das interne Stromversorgungspotential stabil auf einem kon­ stanten Potentialpegel aufrechterhalten werden kann.

Bei der Erfindung gemäß dem fünften Aspekt wird der interne Stromversorgungsknoten gemäß der Differenz zwischen dem Re­ ferenzpotential und dem internen Stromversorgungspotential konstant mit Strom versorgt und wird in analoger Art und Weise oder in digitaler Art und Weise gemäß dem Potential an dem internen Stromversorgungsknoten das Gatepotential eines anderen dritten Stromtreibertransistors gesteuert. Daher kann gemäß der Änderung des internen Stromversorgungspoten­ tials der Betrag des in den internen Stromversorgungsknoten gelieferten Stroms eingestellt und daher das interne Strom­ versorgungspotential stabil auf einem vorgeschriebenen Po­ tentialpegel aufrechterhalten werden.

Die vorstehenden und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung augen­ scheinlicher werden, wenn diese in Verbindung mit den beige­ fügten Zeichnungen zur Kenntnis genommen wird.

Von den Figuren zeigen:

Fig. 1 ein Beispiel eines Aufbaus einer herkömm­ lichen PLL-Schaltung;

Fig. 2 einen Aufbau eines Verarbeitungssystems, das eine Halbleiterspeichereinrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung verwendet;

Fig. 3 eine Timingdarstellung, die den Betrieb der in Fig. 2 gezeigten Halbleiterspeicherein­ richtung darstellt;

Fig. 4 eine schematische Darstellung eines Aufbaus eines in Fig. 2 gezeigten Adressenpuffers;

Fig. 5 einen Aufbau einer in Fig. 2 gezeigten Schaltung zum Erzeugen eines internen Stromversorgungspotentials;

Fig. 6 und 7 Timingdarstellungen, welche den Betrieb der in Fig. 5 gezeigten Schaltung zum Erzeugen eines internen Stromversorgungspotentials darstellen;

Fig. 8 einen Aufbau einer Schaltung zum Synchroni­ sieren eines internen Taktsignals in der Halbleiterspeichereinrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;

Fig. 9 eine schematische Darstellung eines bei­ spielhaften Aufbaus einer in Fig. 8 ge­ zeigten Phasenvergleichsschaltung;

Fig. 10 eine Timingdarstellung, welche den Betrieb der in Fig. 8 gezeigten Schaltung zum Syn­ chronisieren eines internen Taktsignals dar­ stellt;

Fig. 11 eine Darstellung eines anderen Aufbaus der Schaltung zum Synchronisieren eines internen Taktsignals;

Fig. 12A ein Blockschaltbild, das einen Aufbau zum Er­ zeugen eines in Fig. 11 dargestellten Halte­ signals schematisch darstellt;

Fig. 12B einen beispielhaften Aufbau einer in Fig. 12A gezeigten Taktausfallermittlungsein­ richtung;

Fig. 12C einen anderen beispielhaften Aufbau der in Fig. 12A gezeigten Taktausfallermittlungs­ einrichtung;

Fig. 12D einen anderen Aufbau zum Erzeugen des Halte­ signals;

Fig. 13A einen Aufbau einer in Fig. 11 gezeigten Widerstandswertschaltschaltung, und Fig. 13B ist eine Timingdarstellung, welche deren Be­ triebswellenform zeigt;

Fig. 14A einen anderen Aufbau der in Fig. 11 ge­ zeigten Widerstandswertschaltschaltung, und

Fig. 14B zeigt deren Betriebstiming;

Fig. 15A einen weiteren Aufbau der in Fig. 11 ge­ zeigten Widerstandswertschaltschaltung, und

Fig. 15B zeigt deren Betriebstiming;

Fig. 16 einen Aufbau einer Potentialhalteschaltung, die der in Fig. 11 gezeigten Stromsteuer­ schaltung hinzugefügt ist;

Fig. 17 einen anderen Aufbau der Potentialhalteschal­ tung;

Fig. 18 einen weiteren Aufbau der Potentialhalte­ schaltung;

Fig. 19 einen anderen Aufbau der Schaltung zum Er­ zeugen eines internen Taktsignals;

Fig. 20 und 21 Betriebstimings der in Fig. 19 gezeigten Schaltung zum Erzeugen eines internen Takt­ signals;

Fig. 22A einen weiteren Aufbau der Schaltung zum Er­ zeugen eines internen Taktsignals, und Fig. 22B ist ein Blockschaltbild im Logikpegel, das die Art und Weise der Verschaltung in Fig. 22A zeigt;

Fig. 23 einen anderen Aufbau der in Fig. 22A ge­ zeigten Differenzverstärkerschaltung;

Fig. 24 einen anderen Aufbau der in Fig. 22A ge­ zeigten Differenzverstärkerschaltung;

Fig. 25 eine Timingdarstellung, welche den Betrieb der in den Fig. 22A bis 24 gezeigten Schaltung zum Erzeugen eines internen Takt­ signals zeigt;

Fig. 26 einen Aufbau einer Einrastermittlungsschal­ tung zum Ermitteln des Einrastens des in­ ternen Taktsignals in das externe Taktsignal;

Fig. 27 einen weiteren Aufbau der Schaltung zum Er­ zeugen eines internen Stromversorgungspoten­ tials;

Fig. 28 einen weiteren Aufbau der Schaltung zum Er­ zeugen eines internen Stromversorgungspoten­ tials;

Fig. 29 einen weiteren Aufbau der Schaltung zum Er­ zeugen eines internen Stromversorgungspoten­ tials;

Fig. 30 eine Timingdarstellung, die den Betrieb der in Fig. 29 gezeigten Digitalumwandlungs­ schaltung zeigt;

Fig. 31 einen weiteren Aufbau der Schaltung zum Er­ zeugen eines internen Stromversorgungspoten­ tials und

Fig. 32 einen weiteren Aufbau der Schaltung zum Er­ zeugen eines internen Stromversorgungspoten­ tials.

Die Ausführungsformen der vorliegenden Erfindung werden im folgenden beschrieben, wobei die vorliegende Erfindung bei­ spielhaft bei einem SRAM (einem statischen Speicher mit wahlfreiem Zugriff) verwendet wird. Die Verwendung der vor­ liegenden Erfindung ist nicht auf den SRAM beschränkt, und sie kann bei allen in Synchronisation mit einem Takt arbei­ tenden Synchrontyp-Halbleiterspeichereinrichtungen ähnlich verwendbar sein, und sie kann auch bei einer Halbleiter­ schaltungseinrichtung verwendet werden, die einen internen Takt erzeugt, dessen Phase synchronisiert ist mit einem ex­ ternen Takt.

Die erste Ausführungsform

Fig. 2 zeigt als Beispiel ein Datenverarbeitungssystem, das einen Mikroprozessor 200 und einen mit dem Mikroprozessor 200 Daten austauschenden SRAM 300 enthält. Das Verarbei­ tungssystem enthält eine Schaltung zum Erzeugen eines ex­ ternen Taktsignals 100, welche ein beispielsweise als Sy­ stemtakt verwendetes externes Taktsignal extCLK auf der Grundlage eines Quellentaktausgangs aus einem Kristall­ oszillator erzeugt. Das externe Taktsignal extCLK aus der Schaltung zum Erzeugen eines externen Taktsignals 100 ist an den Mikroprozessor 200 und den SRAM 300 angelegt. Der Mikro­ prozessor 200 arbeitet in Synchronisation mit dem externen Taktsignal extCLK, erzeugt ein für den SRAM 300 notwendiges Steuersignal CTRL (das allgemein eine Mehrzahl von Steuersi­ gnalen darstellt) und ein Adressensignal Ai, das den Platz der Daten anzeigt, auf die zuzugreifen ist, und er legt die­ se Signale CTRL und Ai an den SRAM 300 an und tauscht somit mit dem SRAM 300 Daten Dj aus.

Der SRAM 300 arbeitet in Synchronisation mit dem externen Taktsignal extCLK, empfängt das Steuersignal CTRL und das Adressensignal Ai, die aus dem Mikroprozessor 200 angelegt sind, und führt einen Speicherzellauswahlbetrieb und einen Dateneingangs-/Datenausgangsbetrieb aus. Der SRAM 300 ent­ hält eine Schaltung zum Erzeugen eines internen Stromversor­ gungspotentials 310a (siehe Fig. 4) zum Erzeugen eines in­ ternen Stromversorgungspotentials intVCC (zum Beispiel 3 V) aus dem an einen externen Stromversorgungsknoten 300a ange­ legten externen Stromversorgungspotential extVCC (zum Bei­ spiel 5 V) und einem Massepotential GND (0 V), das ein an einen Masseknoten 300b angelegtes anderes externes Stromver­ sorgungspotential ist, und zum Ausgeben des internen Strom­ versorgungspotentials intVCC in einen internen Stromversor­ gungsknoten 300c; eine Schaltung zum Erzeugen eines internen Stromversorgungspotentials 310b für Takte zum Erzeugen eines internen Stromversorgungspotentials intVCC auf der Grundlage des externen Stromversorgungspotentials extVCC und des Mas­ sepotentials GND und zum Ausgeben des internen Stromversor­ gungspotentials intVCC in einen internen Stromversorgungs­ knoten 300d für Takte und eine Schaltung zum Synchronisieren eines internen Taktsignals 320 (siehe Fig. 6), die unter Verwendung des internen Stromversorgungspotentials intVCC an dem internen Stromversorgungsknoten 300d für Takte als ein Betriebsstromversorgungspotential arbeitet und interne Takt­ signale intCLK, Φ1 und Φ2 ausgibt, die mit dem externen Taktsignal extCLK synchronisiert sind. Eine Schaltung zum Erzeugen eines internen Stromversorgungspotentials 310b hat einen ähnlichen Aufbau wie die Schaltung zum Erzeugen eines internen Stromversorgungspotentials 310a, und sie wandelt das externe Stromversorgungspotential extVCC so ab, daß sie das interne Stromversorgungspotential intVCC erzeugt. Bei der vorliegenden Ausführungsform ist mittels einer PLL- Schaltung die Schaltung zum Synchronisieren eines internen Taktsignals 320 vorgesehen, wie es später detailliert be­ schrieben wird.

Der SRAM 300 enthält ferner einen Adressenpuffer 330 zum Verriegeln eines Adressensignals Ai, das aus dem Mikropro­ zessor 200 in Synchronisation mit dem aus der Schaltung zum Synchronisieren eines internen Taktsignals 320 angelegten internen Taktsignal intCLK angelegt ist, und zum Ausgeben eines internen Adressensignals intAi; einen Zeilendecodierer 340a, der in Synchronisation mit dem internen Taktsignal Φ1 aus der Schaltung zum Synchronisieren eines internen Taktsi­ gnals 320 aktiviert wird und das interne Adressensignal intAi aus dem Adressenpuffer 330 decodiert, wobei er ein Po­ tential WL einer Wortleitung, die entsprechend der durch das interne Adressensignal intAi bestimmten Speicherzelle ange­ ordnet ist, vergrößert; und einen in Synchronisation mit dem internen Taktsignal Φ1 aus der Schaltung zum Synchronisieren eines internen Taktsignals 320 aktivierten Spaltendecodierer 340b zum Decodieren des internen Adressensignals intAi aus dem Adressenpuffer 330 und zum Vergrößern eines Potentials CSL einer Spaltenauswahlleitung, die der Spalte der durch das interne Adressensignal intAi bestimmten Speicherzelle entspricht, und zum Treiben des Potentials CSL in den ge­ wählten Zustand. Der Adressenpuffer 330 verriegelt das Adressensignal Ai, das angelegt ist, wenn das interne Takt­ signal intCLK sich vom L-Pegel auf den H-Pegel ändert, und gibt das interne Zeilen- und Spaltenadressensignal intAi aus. Wenn das interne Adressensignal intAi verriegelt ist, dann hat der Adressenpuffer 330 seinen Eingangsabschnitt und Ausgangsabschnitt unterbrochen, und der Strom, der durch eine das Adressensignal Ai empfangende Schaltung hindurch­ fließt, ist abgesperrt. Wenn ein CMOS-Inverter verwendet wird, dann fließt im CMOS-Inverterpuffer kein Strom, wenn der Potentialpegel des Eingangs-/Ausgangssignals festgelegt ist. Daher kann ein Übertragungsgatter, das nichtleitend ge­ macht ist, wenn das interne Taktsignal intCLK auf dem H- Pegel ist, in der Adressenpuffereingangsstufe angeordnet sein. Ein anderer Aufbau kann ähnlich verwendet werden, wie es später beschrieben wird.

Der Zeilendecodierer 340a und der Spaltendecodierer 340b empfangen beide parallel das aus dem Adressenpuffer 330 an­ gelegte interne Adressensignal intAi, führen ein Decodieren aus, wenn sich das interne Taktsignal Φ1 auf den H-Pegel ändert, und treiben die entsprechende Zeile und Spalte in den gewählten Zustand gemäß dem Decodierergebnis. Wenn sich das interne Taktsignal Φ1 auf den L-Pegel ändert, dann ver­ kleinern der Zeilendecodierer 340a und der Spaltendecodierer 340b beide das Wortleitungspotential WL und das Potential CSL der Spaltenauswahlleitung, welche im gewählten Zustand gewesen sind, auf den Pegel des Massepotentials GND. In dem Zeilendecodierer 340a und dem Spaltendecodierer 340b kann mittels des Taktsignals Φ1 nur die Ausgangstreiberstufe aktiviert/deaktiviert werden.

Der SRAM 300 enthält ferner eine Speicherzellanordnung 350, in welcher in einer Matrix aus Zeilen und Spalten SRAM-Zel­ len angeordnet sind und welche Speicherzellen 351 enthält, von denen jede 1 bit Daten speichert. Eine Wortleitung 352 ist entsprechend jeder Zeile der Speicherzellen angeordnet, und die in der entsprechenden Zeile angeordneten Speicher­ zellen sind mit jeder Wortleitung 352 verbunden. Ein Bitlei­ tungspaar 353 ist entsprechend jeder Spalte der Speicher­ zellen angeordnet, und die Speicherzellen der entsprechenden Spalte sind mit jedem Bitleitungspaar 353 verbunden. Das Bitleitungspaar 353 hat Bitleitungen 353a und 353b zum Über­ tragen zueinander komplementärer Datensignale. Das Bitlei­ tungspaar 353 ist versehen mit einer Bitleitungsausgleichs­ schaltung 354 zum Ausgleichen von Potentialen BL und /BL der Bitleitungen 353a und 353b auf den Pegel des internen Strom­ versorgungspotentials intVCC in Synchronisation mit dem in­ ternen Taktsignal Φ1. Die Bitleitungsausgleichsschaltung 354 ist aktiviert und versorgt die Bitleitungen 353a und 353b mit dem internen Stromversorgungspotential intVCC, wenn die Speicherzellanordnung 350 nicht gewählt ist, das heißt, wenn das interne Taktsignal Φ1 auf dem L-Pegel ist, wobei die Wortleitung 352 und das Bitleitungspaar 353 nicht gewählt sind.

Die Speicherzelle 351 enthält ein Lastelement 351c mit gro­ ßem Widerstand, welches zwischen dem internen Stromversor­ gungsknoten 300c und einem Speicherungsknoten 351a geschal­ tet ist; ein Lastelement 351d mit großem Widerstand, welches zwischen dem internen Stromversorgungsknoten 300c und einem Speicherungsknoten 351b geschaltet ist; einen n-Kanal-MOS- Treibertransistor 351e, der zwischen dem Speicherungsknoten 351a und dem Masseknoten 300b geschaltet ist und dessen Gate verbunden ist mit dem Speicherungsknoten 351b; einen n-Ka­ nal-MOS-Treibertransistor 351h, der zwischen dem Speiche­ rungsknoten 351b und dem Masseknoten 300b geschaltet ist und dessen Gate verbunden ist mit dem Speicherungsknoten 351a; einen n-Kanal-MOS-Zugriffstransistor 351g, der zwischen der Bitleitung 353a und dem Speicherungsknoten 351a geschaltet ist und dessen Gate verbunden ist mit der Wortleitung 352; und einen n-Kanal-MOS-Zugriffstransistor 351f, der zwischen der Bitleitung 353b und dem Speicherungsknoten 351b geschal­ tet ist und dessen Gate verbunden ist mit der Wortleitung 352. Jedes der Lastelemente 351c und 351d ist gebildet durch polykristallines Silizium mit großem Widerstand oder durch einen p-Kanal-MOS-Transistor (zum Beispiel einen Dünnfilm­ transistor), dessen Gate verbunden ist mit dem entsprechen­ den Speicherungsknoten 351a oder 351b.

Die Bitleitungsausgleichsschaltung 354 enthält einen p-Ka­ nal-Vorladetransistor 354a, der zwischen dem internen Strom­ versorgungsknoten 300c und der Bitleitung 353a geschaltet ist und an seinem Gate das interne Taktsignal Φ1 empfängt; einen p-Kanal-Vorladetransistor 354b, der zwischen dem in­ ternen Stromversorgungsknoten 300c und der Bitleitung 353b geschaltet ist und an seinem Gate das interne Taktsignal Φ1 empfängt; und einen p-Kanal-Ausgleichstransistor 354c, der zwischen der Bitleitung 353a und der Bitleitung 353b ge­ schaltet ist und an seinem Gate das interne Taktsignal Φ1 empfängt. Diese Transistoren 354a, 354b und 354c werden lei­ tend gemacht, wenn das interne Taktsignal Φ1 den L-Pegel erreicht.

Der SRAM 300 enthält ferner eine Steuerschaltung 360, die das Steuersignal CTRL aus dem Mikroprozessor empfängt und ein Lese-/Schreibsteuersignal R/W ausgibt; eine Ein­ gangs-/Ausgangsschaltung 370 zum Ausführen eines Le­ sens/Schreibens von Daten aus der und in die gewählte Spei­ cherzelle auf der durch das Spaltenauswahlsignal CSL aus dem Spaltendecodierer 340 bestimmten Spalte und einen Ein­ gangs-/Ausgangspuffer 380, der in Reaktion auf das Lese-/Schreibsteuersignal R/W aus der Steuerschaltung 360 und auf das Taktsignal Φ2 aus der Schaltung zum Synchroni­ sieren eines internen Taktsignals 320 einen Datenein­ gang/-ausgang zwischen der Eingangs-/Ausgangsschaltung 370 und dem Mikroprozessor 200 als externe Einrichtung ausführt.

Das Steuersignal CTRL aus dem Mikroprozessor 200 in die Steuerschaltung 360 enthält ein Schreibberechtigungssignal /WE zum Bestimmen eines Datenschreibbetriebsmodus, ein Aus­ gangsberechtigungssignal /OE, das einen Datenausgangsmodus bestimmt, und ein Chipauswahlsignal CS, das anzeigt, daß der SRAM gewählt ist. Die Steuerschaltung 360 ist aktiviert, wenn das in dem Steuersignal CTRL enthaltene Chipauswahlsi­ gnal den gewählten Zustand anzeigt, und sie gibt das Lese- /Schreibsteuersignal R/W gemäß dem Schreibberechti­ gungssignal /WE und dem Ausgangsberechtigungssignal /OE aus.

Die Eingangs-/Ausgangsschaltung 370 enthält ein I/O-Lei­ tungspaar 371 als interne Datenleitung; eine I/O-Gatter­ schaltung 372, die gemäß dem Spaltenauswahlsignal CSL aus dem Spaltendecodierer 340b das Bitleitungspaar 353, das der durch das Spaltenauswahlsignal CSL bestimmten Spalte ent­ spricht, mit dem I/O-Leitungspaar 371 verbindet; einen Ab­ tastverstärker 373, der mit dem I/O-Leitungspaar 371 ver­ bunden ist und in Reaktion auf das aus der Schaltung zum Synchronisieren eines internen Taktsignals 320 angelegte in­ terne Taktsignal Φ2 und das Lese-/Schreibsteuersignal R/W aus der Steuerschaltung 360 die auf dem I/O-Leitungspaar er­ zeugte Potentialdifferenz verstärkt, interne Lesedaten RDj erzeugt und sie in den Eingangs-/Ausgangspuffer 380 ausgibt; und eine zwischen dem Eingangs-/Ausgangspuffer 380 und dem I/O-Leitungspaar 371 geschaltete Schreibschaltung 374, die in Reaktion auf das Lese-/Schreibsteuersignal R/W und das interne Taktsignal Φ2 komplementäre Schreibdaten aus den aus dem Eingangs-/Ausgangspuffer 380 beim Schreiben von Daten angelegten internen Schreibdaten WDj erzeugt und sie an das I/O-Leitungspaar 371 anlegt.

Das I/O-Leitungspaar 371 enthält I/O-Leitungen 371a und 371b, die zueinander komplementäre Datensignale übertragen.

Die I/O-Gatterschaltung 372 enthält ein für jedes Bitlei­ tungspaar 353 vorgesehenes I/O-Gatter, das leitend gemacht ist, wenn das Spaltenauswahlsignal CSL aus dem Spaltendeco­ dierer 340b auf dem H-Pegel ist, was den gewählten Zustand anzeigt. Das I/O-Gatter enthält einen n-Kanal-Gattertransi­ stor 372a, der zwischen der Bitleitung 353a und der I/O- Leitung 371a vorgesehen ist und an seinem Gate das Spalten­ auswahlsignal CSL empfängt, und einen n-Kanal-Gattertransi­ stor 372b, der zwischen der Bitleitung 353b und der I/O- Leitung 371b geschaltet ist und an seinem Gate das Spalten­ auswahlsignal CSL aus dem Spaltendecodierer 340b empfängt.

Wenn das Lese-/Schreibsteuersignal R/W ein Lesen von Daten anzeigt und das interne Taktsignal Φ2 den L-Pegel erreicht, dann wird der Abtastverstärker 373 aktiviert, und er ver­ stärkt die auf dem I/O-Leitungspaar 371 erzeugte Potential­ differenz und gibt die internen Lesedaten RDj aus. Andern­ falls wird der Abtastverstärker 373 deaktiviert. Die Schreibschaltung 374 wird aktiviert, wenn das Lese-/Schreib­ steuersignal R/W ein Schreiben von Daten anzeigt, und sie erzeugt auf dem I/O-Leitungspaar 371 eine Potentialdiffe­ renz, die den aus dem Eingangs-/Ausgangspuffer 380 angeleg­ ten internen Schreibdaten WDj entspricht.

Der Eingangs-/Ausgangspuffer 380 erzeugt die externen Lese­ daten Dj aus den internen Lesedaten RDj aus dem Abtastver­ stärker 373 und gibt die externen Lesedaten Dj aus, wenn das Lese-/Schreibsteuersignal R/W ein Lesen von Daten anzeigt und das interne Taktsignal Φ2 auf dem L-Pegel ist, und wenn das interne Taktsignal Φ2 auf dem H-Pegel ist, dann ver­ riegelt er die aus dem Abtastverstärker 373 angelegten Daten RDj und hält die externen Lesedaten Dj. Der Eingangs-/Aus­ gangspuffer 380 nimmt die externen Schreibdaten Dj auf, wenn das Lese-/Schreibsteuersignal R/W ein Schreiben von Daten anzeigt, und gibt die den externen Schreibdaten Dj entspre­ chenden internen Schreibdaten WDj aus. Der Betrieb des in Fig. 2 gezeigten SRAM 300 wird unter Bezugnahme auf Fig. 3 kurz beschrieben, welche eine Darstellung der den Betrieb darstellenden Wellenformen ist.

Unter Bezugnahme auf Fig. 3 zeigt das aus dem Mikroprozes­ sor 200 angelegte Steuersignal CTRL ein Lesen von Daten an und sind die Betriebswellenformen gezeigt, wenn aus dem SRAM 300 Daten gelesen werden.

Es wird vorausgesetzt, daß das interne Taktsignal intCLK aus der Schaltung zum Synchronisieren eines internen Taktsignals 320 schon in das externe Taktsignal extCLK eingerastet wor­ den ist und daher seine Phase synchronisiert ist mit ihm.

Wie in Fig. 3 in (d) gezeigt, ist das Adressensignal Ai auf eine Adresse ADD0 gesetzt. Wenn das interne Taktsignal intCLK sich zu einer Zeit t1 vom L-Pegel auf den H-Pegel ändert, wie in Fig. 3 in (a) gezeigt, dann verriegelt der Adressenpuffer 330 das Adressensignal Ai als Reaktion auf diese Änderung und gibt das interne Adressensignal intAi aus. Zu dieser Zeit sperrt der Adressenpuffer 330 den Strom ab, welcher durch eine das von außen angelegte Adressensi­ gnal Ai empfangende Schaltung hindurchfließt. Der Aufbau des Adressenpuffers wird später detailliert beschrieben.

Wenn danach, wie in Fig. 3 in (c) gezeigt, zu einer Zeit t2 das interne Taktsignal Φ2 auf den L-Pegel abnimmt, dann wird der verriegelte Zustand des Eingangs-/Ausgangspuffers 380 gelöst und der das interne Taktsignal Φ2 empfangende Abtast­ verstärker 373 aktiviert.

Wenn unter Bezugnahme auf Fig. 3 in (b) das interne Taktsi­ gnal Φ1 zu einer Zeit t3 den H-Pegel erreicht, dann wird die Bitleitungsausgleichsschaltung 354 deaktiviert, und sie stoppt den Ausgleichs-/Vorladebetrieb der Bitleitungspaare 353. Als Reaktion auf das interne Taktsignal Φ1 wird der Zeilendecodierer 340a aktiviert, und er decodiert das Zei­ lenadressensignal, das in dem aus dem Adressenpuffer 330 angelegten internen Adressensignal intAi enthalten ist, so daß das Potential WL der Wortleitung, die der durch die Zei­ lenadresse bestimmten Zeile entspricht, vergrößert wird, wie in Fig. 3 in (e) gezeigt. Folglich werden die in der Spei­ cherzelle 351 enthaltenen Zugriffstransistoren 351g und 351f, die mit der gewählten Wortleitung verbunden sind, lei­ tend gemacht, wobei die in der Speicherzelle 351 gespeicher­ ten Daten auf das Bitleitungspaar 353 übertragen werden und auf dem Bitleitungspaar 353 eine den gespeicherten Daten entsprechende Potentialdifferenz erzeugt wird.

Ferner wird in Synchronisation mit der Zunahme des internen Taktsignals Φ1 der das interne Taktsignal Φ1 empfangende Spaltendecodierer 340b aktiviert, und er decodiert das in dem internen Adressensignal intAi aus dem Adressenpuffer 330 enthaltene Spaltenadressensignal, so daß das entsprechende Spaltenauswahlsignal CSL auf den H-Pegel vergrößert wird, wie in Fig. 3 in (f) gezeigt. In der I/O-Gatterschaltung 372 wird in Reaktion auf das Spaltenauswahlsignal CSL aus dem Spaltendecodierer 340b das entsprechend der gewählten Spalte vorgesehene I/O-Gatter leitend gemacht, und es über­ trägt die Potentialdifferenz, die auf dem der gewählten Spalte entsprechenden Bitleitungspaar 353 erzeugt wird, auf das I/O-Leitungspaar 371. Der Abtastverstärker 373, der in Reaktion auf die Abnahme des internen Taktsignals Φ2 auf den L-Pegel aktiviert wird, verstärkt die auf dem I/O-Leitungs­ paar 371 erzeugte Potentialdifferenz differenzmäßig, erzeugt die der Potentialdifferenz entsprechenden internen Lesedaten RDj mit dem H-Pegel oder dem L-Pegel und legt sie an den Eingangs-/Ausgangspuffer 380 an. Der Eingangs-/Ausgangspuf­ fer 380 ist aktiv, wenn das interne Taktsignal Φ2 auf dem L- Pegel ist, und er puffert die aus dem Abtastverstärker 373 angelegten internen Lesedaten RDj und gibt externe Lesedaten d0 aus, wie in Fig. 3 in (g) gezeigt.

Zu einer Zeit t4 nimmt das interne Taktsignal intCLK auf den L-Pegel ab, wie in Fig. 3 in (a) gezeigt, und als Reaktion darauf nimmt das interne Taktsignal Φ2 zu einer Zeit t5 auf den H-Pegel zu, wie in Fig. 3 in (c) gezeigt. Dann verrie­ gelt der Eingangs-/Ausgangspuffer 380 die Ausgangsdaten d0 und gibt kontinuierlich d0 aus. Inzwischen wird der Abtast­ verstärker 373 in Synchronisation mit der Zunahme des in­ ternen Taktsignals Φ2 auf den H-Pegel inaktiv gemacht.

Das interne Taktsignal Φ1 nimmt zu einer Zeit t6 in Reaktion auf die Abnahme des internen Taktsignals intCLK auf den L- Pegel ab, wobei der Zeilendecodierer 340a und der Spaltende­ codierer 340b beide inaktiv gemacht werden und das Potential WL von allen in der Speicherzellanordnung 350 enthaltenen Wortleitungen 352 und das Spaltenauswahlsignal CSL aus dem Spaltendecodierer 340b auf den den nichtgewählten Zustand anzeigenden L-Pegel gesetzt werden, wie in (e) und (f) der Fig. 3 gezeigt.

Die Bitleitungsausgleichsschaltung 354 wird in Synchronisa­ tion mit der Abnahme des internen Taktsignals Φ1 aktiv ge­ macht, und sie gleicht das Bitleitungspaar 353 auf den Pegel des internen Stromversorgungspotentials intVCC aus und lädt es auf den Pegel desselben vor.

Danach wird, wie in Fig. 3 in (d) gezeigt, die Adresse Ai in einen Zustand gesetzt, der eine Adresse add1 anzeigt, auf welche als nächstes zuzugreifen ist, und das interne Taktsi­ gnal intCLK ändert sich zu einer Zeit t7 wieder vom L-Pegel auf den H-Pegel, wie in Fig. 3 in (a) gezeigt. Dann wird ein ähnlicher Betrieb ausgeführt, wie er im vorhergehenden Systemzyklus von der Zeit t1 bis zur Zeit t6 ausgeführt wird, und werden zu einer Zeit t10 Daten d1 ausgegeben, die in der durch die Adresse add1 bestimmten Speicherzelle ge­ speichert sind, wie in Fig. 3 in (g) gezeigt.

Fig. 4 zeigt einen Aufbau eines Abschnitts, der sich auf 1 bit des Adressensignals des in Fig. 2 gezeigten Adressen­ puffers 330 bezieht. Unter Bezugnahme auf Fig. 4 enthält der Adressenpuffer 330 einen Inverter 330a zum Invertieren eines externen Adressensignals Ai, wenn er aktiviert ist; einen p-Kanal-MOS-Transistor 33 Ob, der in Reaktion auf eine Aktivierung eines internen Taktsignals Φ1 (L-Pegel) den einen Betriebsstromversorgungsknoten des Inverters 330a mit Strom aus einem externen Stromversorgungsknoten 300a ver­ sorgt; einen n-Kanal-MOS-Transistor 330c, der in Reaktion auf eine Aktivierung eines invertierten Signals /Φ1 des in­ ternen Taktsignals Φ1 einen Strompfad zwischen einem anderen Stromversorgungsknoten des Inverters 330a und einem Masse­ knoten 300b bildet; einen Inverter 330d, der ein Ausgangssi­ gnal aus dem Inverter 330a empfängt; und einen Taktinverter 330e, der aktiviert ist, wenn das interne Taktsignal Φ1 auf dem Hochpegel ist, und das Ausgangssignal aus dem Inverter 330d zur Übertragung in den Eingangsabschnitt des Inverters 330d invertiert und puffert.

Der Inverter 330a weist den Aufbau eines gewöhnlichen CMOS- Inverters auf. Der Inverter 330a und die MOS-Transistoren 330b und 330c bilden einen getakteten Inverter. Wenn das in­ terne Taktsignal Φ1 auf dem H-Pegel ist, dann werden die MOS-Transistoren 330b und 330c beide nichtleitend gemacht und wird die Stromversorgung im Inverter 330a gesperrt. In­ zwischen wird in Reaktion auf den H-Pegel des internen Takt­ signals Φ1 der getaktete Inverter 330e aktiviert und durch die Inverter 330d und 330e eine Verriegelungsschaltung ge­ bildet. Wenn das interne Taktsignal Φ1 auf dem L-Pegel ist, dann werden die MOS-Transistoren 330b und 330c beide leitend gemacht, wobei der Inverter 330a mit Betriebsstrom versehen wird und so arbeitet, daß er das externe Adressensignal Ai invertiert, puffert und ausgibt.

In diesem Zustand ist der getaktete Inverter 330e inaktiv, während der Inverter 330d das Ausgangssignal aus dem Inver­ ter 330a invertiert und puffert und das interne Adressensi­ gnal intAi ausgibt. In diesem Fall wird die Verriegelungs­ schaltung nicht gebildet und wird gemäß dem externen Adres­ sensignal Ai das interne Adressensignal intAi ausgegeben.

Der MOS-Transistor 330b ist mit dem externen Stromversor­ gungsknoten 300a verbunden, und um den MOS-Transistor 330b nichtleitend zu machen, muß der H-Pegel des internen Taktsi­ gnals Φ1 auf den Pegel des externen Stromversorgungspoten­ tials extVCC vergrößert werden. Dies kann durch Verwenden einer einfachen Pegelumwandlungsschaltung leicht verwirk­ licht werden. Für das invertierte Signal Φ1 ist keine Pegelumwandlung notwendig.

Wie in Fig. 4 gezeigt, kann der Stromverbrauch in dem Adressenpuffer 330 verkleinert werden durch Vorsehen eines Taktinverters, der in Reaktion auf das interne Taktsignal Φ1 leitend gemacht wird, in der das externe Adressensignal Ai empfangenden Eingangsstufe des Adressenpuffers 330. Da gemäß den entsprechenden internen Taktsignalen Φ1 und Φ2 der Zei­ lendecodierer 340a, der Spaltendecodierer 340b und der Ab­ tastverstärker 373 inaktiv gemacht sind, ist es nicht not­ wendig, diese Schaltungen fortwährend zu aktivieren, und kann der Stromverbrauch im Vergleich zu einem einen gewöhn­ lichen statischen Betrieb ausführenden Aufbau weiter ver­ kleinert werden.

Fig. 5 ist ein Schaltbild, das den Aufbau der in Fig. 2 gezeigten Schaltung zum Erzeugen eines internen Stromversor­ gungspotentials 310a darstellt. Unter Bezugnahme auf Fig. 5 enthält die Schaltung zum Erzeugen eines internen Stromversorgungspotentials 310a eine Strom aus einem Stromversor­ gungsknoten 312 empfangende Konstantspannungsschaltung 311 zum Ausgeben eines internen Stromversorgungspotentials intVCC mit einem Pegel eines konstanten Referenzpotentials Vref an einem internen Stromversorgungsknoten 300c und eine Stromversorgungsschaltung 316, die den Betrag des in den Stromversorgungsknoten 312 gelieferten Stroms gemäß einer Differenz zwischen dem internen Stromversorgungspotential intVCC und dem Referenzpotential Vref einstellt. Hier wird das Potential gemessen unter Bezugnahme auf das Massepoten­ tial.

Die Konstantspannungsschaltung 311 enthält eine ein externes Stromversorgungspotential extVCC und das Massepotential GND empfangende Referenzpotentialerzeugungsschaltung 313 zum Ausgeben eines konstanten Referenzpotentials Vref (zum Bei­ spiel 3 V, wenn extVCC = 5 V), das durch eine Schwankung des externen Stromversorgungspotentials extVCC nicht beeinflußt wird; eine das Referenzpotential Vref aus der Referenzpoten­ tialerzeugungsschaltung 313 und das interne Stromversor­ gungspotential intVCC vergleichende Differenzverstärker­ schaltung 314 zum Ausgeben eines der Differenz zwischen ihnen entsprechenden Treibersteuersignals DRV und einen durch einen p-Kanal-MOS-Transistor gebildeten Treibertransi­ stor 315, der zwischen dem Stromversorgungsknoten 312 und dem internen Stromversorgungsknoten 300c geschaltet ist und dessen Gate so geschaltet ist, daß es das Treibersteuersi­ gnal DRV aus der Differenzverstärkerschaltung 314 empfängt. Wenn das interne Stromversorgungspotential intVCC kleiner als das Referenzpotential Vref ist, dann verkleinert die Differenzverstärkerschaltung 314 den Potentialpegel des Treibersteuersignals DRV. Wenn das interne Stromversorgungs­ potential intVCC größer als das Referenzpotential Vref ist, dann vergrößert die Differenzverstärkerschaltung 314 den Po­ tentialpegel des Treibersteuersignals DRV. Das Treiber­ steuersignal DRV ändert sich in analoger Art und Weise.

Die Referenzpotentialerzeugungsschaltung 313 enthält eine zwischen dem externen Stromversorgungsknoten 300a und einem Referenzpotentialknoten 313a geschaltete Konstantstromschal­ tung 313b, die ungeachtet einer Schwankung des externen Stromversorgungspotentials extVCC einen Konstantstrom lie­ fert, und ein Widerstandselement 313c, das zwischen dem Re­ ferenzpotentialknoten 313a und dem Masseknoten 300b geschal­ tet ist. Das Referenzpotential Vref wird an dem Referenzpo­ tentialknoten 313a ausgegeben.

Die Konstantstromschaltung 313b enthält einen p-Kanal-MOS- Transistor 313bc, der zwischen dem externen Stromversor­ gungsknoten 300a und einem Knoten 313ba geschaltet ist und dessen Gate verbunden ist mit einem Knoten 313bb; einen n- Kanal-MOS-Transistor 313be, der zwischen dem Knoten 313ba und dem Masseknoten 300b geschaltet ist und dessen Gate ver­ bunden ist mit einem Knoten 313bd; ein Widerstandselement 313bf, das zwischen dem externen Stromversorgungsknoten 300a und dem Knoten 313bb geschaltet ist; einen p-Kanal-MOS-Tran­ sistor 313bg, der zwischen den Knoten 313bb und 313bd ge­ schaltet ist und dessen Gate verbunden ist mit dem Knoten 313ba; einen n-Kanal-MOS-Transistor 313bh, der zwischen dem Knoten 313bd und dem Masseknoten 300b geschaltet ist und dessen Gate verbunden ist mit dem Knoten 313bd; und einen p- Kanal-MOS-Transistor 313bi, der zwischen dem externen Strom­ versorgungsknoten 300a und dem Referenzpotentialknoten 313a geschaltet ist und dessen Gate verbunden ist mit dem Knoten 313bb.

Bei der Konstantstromschaltung 313b weist das Widerstands­ element 313bf einen relativ großen Widerstandswert auf, und es versorgt die MOS-Transistoren 313bg und 313bh mit einem kleinen Strom. Die MOS-Transistoren 313bh und 313be bilden eine Stromspiegelschaltung, und ein Spiegelstrom des durch den MOS-Transistor 313bh hindurchfließenden Stroms fließt durch den MOS-Transistor 313be hindurch. Der durch den MOS- Transistor 313be hindurchfließende Strom wird aus dem MOS- Transistor 313bc geliefert. Die Stromtreibfähigkeit des MOS- Transistors 313bc ist groß gemacht, und die Source-Gate- Spannung des MOS-Transistors 313bc, das heißt die Potential­ differenz zwischen dem internen Stromversorgungsknoten 300a und dem Knoten 313bb, ist auf den Absolutwert /Vthp/ des Schwellen-MOS-Transistors 313bc festgesetzt. Daher ist der durch das Widerstandselement 313bf hindurchfließende Strom I gegeben durch /Vthp/·R(313ef)^-1, wobei R(313ef) den Wider­ standswert des Widerstandselements 313ef bezeichnet. Der Strom I hat einen konstanten Stromwert, der von dem externen Stromversorgungspotential extVCC nicht abhängt. Wenn der Strom I zunimmt, dann nimmt der durch die MOS-Transistoren 313bg und 313bh hindurchfließende Strom zu, nimmt der durch den MOS-Transistor 313be hindurchfließende Strom zu, nimmt das Potential am Knoten 313ba zu (da der Drainstrom des MOS- Transistors 313be bestimmt ist durch das Potential am Knoten 313ba), wobei der durch den MOS-Transistor 313bg hindurch­ fließende Strom folglich verkleinert, das Potential am Knoten 313bb vergrößert und der durch den MOS-Transistor 313bc hindurchfließende Strom verkleinert wird. Wenn der durch das Widerstandselement 313bf hindurchfließende Strom abnimmt, dann nimmt das Potential am Knoten 313ba ab, wird der Leitwert des MOS-Transistors 313bg vergrößert, wird aus dem Knoten 313bb ein größerer Strombetrag gezogen, wobei folglich das Potential am Knoten 313bb verkleinert und der Strom durch den MOS-Transistor 313bc vergrößert wird. Durch die Rückkopplungssteuerung der MOS-Transistoren 313bg, 313bh und 313be wird der durch den MOS-Transistor 313bc und das Widerstandselement 313bf hindurchfließende Strom konstant gemacht. D 99999 00070 552 001000280000000200012000285919988800040 0002019602845 00004 99880er Knoten 313bb ist mit dem Gate der MOS-Transi­ storen 313bi und 313bc verbunden. Daher fließt wie im MOS- Transistor 313bc durch den MOS-Transistor 313bi hindurch ein Konstantstrom. Das Referenzpotential Vref ist bestimmt durch den aus dem MOS-Transistor 313bi gelieferten Strom und den Widerstandswert des Widerstandselements 313c. Da der durch den MOS-Transistor 313bi hindurchfließende Strom einen kon­ stanten Wert hat, der von dem externen Stromversorgungspo­ tential extVCC nicht abhängt, weist das Referenzpotential Vref auch ein konstantes Potential auf, das von dem externen Stromversorgungspotential extVCC nicht abhängt.

Die Differenzverstärkerschaltung 314 enthält einen p-Kanal- MOS-Transistor 314c, der zwischen dem externen Stromversor­ gungsknoten 300a und einem ein Treibersteuersignal DRV aus­ gebenden Ausgangsknoten 314a geschaltet ist und dessen Gate verbunden ist mit einem Knoten 314b; einen n-Kanal-MOS-Tran­ sistor 314e, der zwischen dem Knoten 314a und einem Knoten 314d geschaltet ist und dessen Gate so geschaltet ist, daß es das Referenzpotential Vref empfängt; einen p-Kanal-MOS- Transistor 314f, der zwischen dem externen Stromversorgungs­ knoten 300a und dem Knoten 314b geschaltet ist und dessen Gate verbunden ist mit dem Knoten 314b; einen n-Kanal-MOS- Transistor 314g, der zwischen den Knoten 314b und 314d ge­ schaltet ist und dessen Gate so geschaltet ist, daß es das interne Stromversorgungspotential intVCC empfängt; und einen n-Kanal-MOS-Transistor 314h, der zwischen dem Knoten 314d und dem Masseknoten 300b geschaltet ist und dessen Gate ver­ bunden ist mit dem externen Stromversorgungsknoten 300a. Die MOS-Transistoren 314c und 314f bilden eine Stromspiegel­ schaltung, die MOS-Transistoren 314e und 314g bilden eine Differenzstufe zum Vergleichen der an ihr jeweiliges Gate angelegten Potentiale, und der MOS-Transistor 314h dient als Konstantstromquelle zum Liefern eines relativ großen Kon­ stantstroms gemäß dem an das Gate angelegten externen Strom­ versorgungspotential extVCC. Die Differenzverstärkerschal­ tung 314 hat den Aufbau einer Stromspiegeltyp-Differenzver­ stärkerschaltung, deren positiver Eingang (+) das Gate des MOS-Transistors 314g und deren negativer Eingang (-) das Gate des MOS-Transistors 314e ist. Das Signal DRV ändert sich in digitaler Art und Weise.

Die Stromversorgungsschaltung 316 stellt den dem Stromver­ sorgungsknoten 312 gelieferten Strom gemäß der Differenz zwischen dem internen Stromversorgungspotential intVCC und dem Referenzpotential Vref ein, so daß ein Unterschreiten und ein Überschreiten des internen Stromversorgungspoten­ tials intVCC bezüglich des Referenzpotentials Vref minimiert wird. Die Stromversorgungsschaltung 316 enthält einen p- Kanal-Stromsteuertransistor 316a, der zwischen dem externen Stromversorgungsknoten 300a und dem Stromversorgungsknoten 312 geschaltet ist; und eine das Referenzpotential Vref aus der Referenzpotentialerzeugungsschaltung 313 und das interne Stromversorgungspotential intVCC am internen Stromversor­ gungsknoten 300c empfangende Stromsteuerschaltung 316b zum Einstellen eines Gatepotentials Vg des p-Kanal-Stromsteuer­ transistors 316a. Die Stromsteuerschaltung 316b verkleinert das Gatepotential Vg des Stromsteuertransistors 316a, wenn das Unterschreiten des internen Stromversorgungspotentials intVCC bezüglich des Referenzpotentials Vref größer wird, und wenn das Überschreiten größer wird, dann vergrößert sie das Gatepotential Vg des Stromsteuertransistors 316a.

Die Stromsteuerschaltung 316b enthält eine Vergleichsschal­ tung 316bc zum Vergleichen des internen Stromversorgungspo­ tentials intVCC und des Referenzpotentials Vref; eine La­ dungspumpschaltung 316bg zum Einstellen des Gatepotentials Vg des Stromsteuertransistors 316a gemäß einem Ausgangspo­ tential Va aus der Vergleichsschaltung 316bc und ein Schlei­ fenfilter 316bi, das zwischen dem Gate des Stromsteuertran­ sistors 316a und dem Masseknoten 300b geschaltet ist. Die Vergleichsschaltung 316bc enthält Differenzverstärkerschal­ tungen 316ba und 316bb mit demselben Aufbau wie die in der Konstantspannungsschaltung 311 enthaltene Differenzverstär­ kerschaltung 314. Jede der Differenzverstärkerschaltungen 316ba und 316bb gibt ein Signal Va aus, das den L-Pegel er­ reicht, wenn das interne Stromversorgungspotential intVCC größer als das Referenzpotential Vref ist, und das den H- Pegel erreicht, wenn das interne Stromversorgungspotential intVCC kleiner als das Referenzpotential Vref ist.

Die Ladungspumpschaltung 316bg enthält einen p-Kanal-MOS- Transistor 316be, der zwischen dem externen Stromversor­ gungsknoten 300 und einem mit dem Gate des Stromsteuertran­ sistors 316a verbundenen Knoten 316bd geschaltet ist und dessen Gate verbunden ist mit dem Ausgang der Differenzver­ stärkerschaltung 316ba, und einen n-Kanal-MOS-Transistor 316bf, der zwischen dem Knoten 316bd und dem Masseknoten 300b geschaltet ist und dessen Gate so geschaltet ist, daß es das Ausgangspotential Va der Differenzverstärkerschaltung 316bb empfängt.

Das Schleifenfilter 316bi enthält einen Kondensator 316bh, der zwischen dem Knoten 316bd und dem Masseknoten 300b ge­ schaltet ist und eine plötzliche Änderung des Gatepotentials Vg unterdrückt. Der Betrieb der in Fig. 5 gezeigten Schal­ tung zum Erzeugen eines internen Stromversorgungspotentials 310a wird kurz beschrieben.

Wenn das externe Stromversorgungspotential extVCC in einem Bereich von etwa 5 V bis etwa 2 V ist, dann arbeitet die Re­ ferenzpotentialerzeugungsschaltung 313 stabil, wobei aus der Stromsteuerschaltung 316b ein Konstantstrom geliefert wird und das aus der Referenzpotentialerzeugungsschaltung 313 ausgegebene Referenzpotential Vref folglich ungeachtet einer Schwankung des externen Stromversorgungspotentials extVCC auf einem konstanten Potentialpegel gehalten wird. Die Dif­ ferenzverstärkerschaltung 314 empfängt das Referenzpotential Vref und das interne Stromversorgungspotential intVCC und vergleicht diese. Wenn eine interne Schaltungseinrichtung wie beispielsweise die Decodierer 340a und 340b, die mit dem internen Stromversorgungsknoten 300c und der Speicherzelle 351 verbunden sind, arbeiten und Strom verbrauchen und wenn das interne Stromversorgungspotential intVCC kleiner als das Referenzpotential Vref wird (das heißt, wenn ein Unter­ schreiten vorhanden ist), dann nimmt das aus dem Ausgangs­ knoten 314a ausgegebene Treibersteuersignal DRV ab und ver­ größert den Leitwert des Treibertransistors 315. Der Trei­ bertransistor 315 versorgt den internen Stromversorgungs­ knoten 300c gemäß dem vergrößerten Leitwert mit einem großen Strombetrag, wodurch das interne Stromversorgungspotential intVCC zunimmt. Wenn durch die Stromversorgung das interne Stromversorgungspotential intVCC größer als das Referenzpo­ tential Vref wird (wenn ein Überschreiten vorhanden ist), dann vergrößert die Differenzverstärkerschaltung 314 das Treibersteuersignal DRV und verkleinert sie den Leitwert des Treibertransistors 315, so daß der Betrag der Stromlieferung in den internen Stromversorgungsknoten 300c verkleinert wird. Wenn zu dieser Zeit die interne Schaltung im Betrieb ist, dann wird durch die arbeitende interne Schaltungsein­ richtung das interne Stromversorgungspotential intVCC ver­ braucht, und daher wird es kleiner. Wenn die Stromlieferung in den Stromversorgungsknoten 312 klein ist, dann nimmt das interne Stromversorgungspotential intVCC, das kleiner als das Referenzpotential Vref wurde, nicht mit großer Schnel­ ligkeit zu, und daher wird das Unterschreiten größer. Wenn inzwischen der in den Stromversorgungsknoten 312 gelieferte Strom vergrößert wird, dann nimmt mit großer Schnelligkeit das interne Stromversorgungspotential intVCC zu, und daher wird das Überschreiten größer. Die Erzeugung des Unter­ schreitens und des Überschreitens wird unter Bezugnahme auf die Fig. 6 und 7 beschrieben.

Fig. 6 ist eine Timingdarstellung, welche den Betrieb der Stromversorgungsschaltung 316 zeigt, wenn ein starkes Unter­ schreiten des internen Stromversorgungspotentials intVCC vorhanden ist. Wenn in einer Zeit t1 bis t2 das Unterschrei­ ten des internen Stromversorgungspotentials intVCC stärker wird, wie in (a) der Fig. 6 gezeigt, dann wird das Aus­ gangspotential Va aus den in der Vergleichsschaltung 316bc enthaltenen Differenzverstärkerschaltungen 316ba und 316bb für einen großen Zeitabschnitt auf dem H-Pegel gehalten, wie in (b) der Fig. 6 gezeigt, und wird jener Zeitabschnitt größer, in welchem der in der Ladungspumpschaltung 316bg enthaltene p-Kanal-MOS-Transistor 316be nichtleitend und der n-Kanal-MOS-Transistor 316bf leitend gemacht ist. Daher wird, wie in (c) der Fig. 6 gezeigt, durch die Leitung des MOS-Transistors 316bf der Ladungspumpschaltung 316bg das Po­ tential Vg an dem Stromsteuertransistor 316a entladen, und es nimmt bedeutsam ab. Im Ergebnis wird der Leitwert des Stromsteuertransistors 316a vergrößert, wobei ein aus dem externen Stromversorgungsknoten 300a in den Stromversor­ gungsknoten 312 gelieferter Strom Is größer wird, wie in (d) der Fig. 6 gezeigt, und daher mit großer Schnelligkeit das interne Stromversorgungspotential intVCC vergrößert wird. In einer Zeit t2 bis t3 nimmt das interne Stromversorgungspo­ tential intVCC so zu, daß es aufgrund dieses großen Strombe­ trags größer als das Referenzpotential Vref wird. Durch die Funktion der Differenzverstärkerschaltung 316bc wird folg­ lich in diesem Zeitabschnitt das Gatepotential Vg vergrößert gehalten und der Betrag des gelieferten Stroms verkleinert. Da zu dieser Zeit die Differenz zwischen dem internen Strom­ versorgungspotential intVCC und dem Referenzpotential Vref klein ist, ist der Betrag der Änderung des in den Stromver­ sorgungsknoten 312 gelieferten Stroms Is durch den Strom­ steuertransistor 316a hindurch klein, und daher wird das Unterschreiten des internen Stromversorgungspotentials intVCC in einem Zeitabschnitt von t3 bis t4 kleiner gemacht. Nach dem Zeitpunkt t2, zu dem ein großes Unterschreiten des internen Stromversorgungspotentials intVCC unterdrückt ist, wird der Zeitabschnitt, in dem der L-Pegel und der H-Pegel des Ausgangspotentials Va aus jeder der Differenzverstärker­ schaltungen 316ba und 316bb vorhanden ist, etwa gleichgroß gemacht. Durch die Funktion des Schleifenfilters 316bi ändern sich das Gatepotential Vg des Stromsteuertransistors 316a und der Versorgungsstrom Is nicht sehr stark, wie in (c) und (d) der Fig. 6 gezeigt, aber sie werden auf einem jeweils etwa konstanten Wert beibehalten. Während dieses Zeitabschnitts schwingt das interne Stromversorgungspoten­ tial intVCC mit kleiner Amplitude. Doch die Schwingung wird aufgrund eines parasitären Widerstands oder einer parasi­ tären Stabilisierungskapazität, die mit dem internen Strom­ versorgungsknoten 300c verbunden sind, geglättet, und es wird ein internes Stromversorgungspotential intVCC mit dem Pegel des Referenzpotentials Vref ausgegeben.

Der Betrieb, wenn das Überschreiten des internen Stromver­ sorgungspotentials intVCC größer wird, wird unter Bezugnahme auf die Timingdarstellung der Fig. 7 beschrieben.

Wenn in einer Zeit t1 bis t2 in Fig. 7 in (a) das Über­ schreiten des internen Stromversorgungspotentials intVCC groß wird, dann wird das Ausgangssignal Va der Differenzver­ stärkerschaltungen 316ba und 316bb der Vergleichsschaltung 316bc für einen großen Zeitabschnitt auf dem L-Pegel gehal­ ten, wie in (b) der Fig. 7 gezeigt, und wird folglich jener Zeitabschnitt größer, in welchem in der Ladungspumpschaltung 316bg der p-Kanal-MOS-Transistor 316be leitend und der n- Kanal-MOS-Transistor 316bf nichtleitend gemacht ist. Durch den p-Kanal-MOS-Transistor 316be, der in den leitenden Zu­ stand gesetzt ist, nimmt das Gatepotential Vg des Strom­ steuertransistors 316a bedeutsam zu, wie in (c) der Fig. 7 gezeigt. Folglich wird der durch den Stromsteuertransistor 316a hindurch in den Stromversorgungsknoten 312 gelieferte Strom Is kleiner, wie in Fig. 7 in (d) gezeigt, und wird eine Potentialzunahme des internen Stromversorgungspoten­ tials intvCC unterdrückt. Durch den verkleinerten Versor­ gungsstrom nimmt das interne Stromversorgungspotential intVCC ab, und wenn es zur Zeit t2 das Referenzpotential Vref wird, dann wird das Gatepotential Vg wieder mittels der Ladungspumpschaltung 316bg verkleinert, so daß der Versor­ gungsstrom Is ein wenig vergrößert wird, um das Unterschrei­ ten zu unterdrücken. Folglich kann das Überschreiten in einem Zeitabschnitt von t3 bis t4 ausreichend klein gemacht werden. In dem stabilen Zustand nach dem Zeitpunkt t2 werden die Zeitabschnitte, in denen das Ausgangspotential Va aus den Differenzverstärkerschaltungen 316ba und 316bb auf dem L-Pegel und dem H-Pegel gehalten wird, kürzer gemacht, so daß sie etwa gleichgroß sind, wie in Fig. 7 in (d) gezeigt, und daher ändern sich der Versorgungsstrom Is und das Gate­ potential Vg des Stromsteuertransistors 316a kaum, wie in (c) und (d) der Fig. 7 gezeigt. Folglich wird in ähnlicher Art und Weise wie zur Zeit der Erzeugung des starken Unter­ schreitens das interne Stromversorgungspotential intVCC auf dem Pegel des Referenzpotentials Vref beibehalten.

Wie vorstehend beschrieben, kann durch Einstellen des Be­ trages des in den Stromversorgungsknoten 312 gelieferten Stroms gemäß der Differenz zwischen dem internen Stromver­ sorgungspotential intVCC und dem Referenzpotential Vref, selbst wenn der Treibertransistor 315 einen Einschalt-/Aus­ schaltbetrieb in digitaler Art und Weise durch Verwenden des aus der Differenzverstärkerschaltung 314 ausgegebenen Steuersignals DRV ausführt, das Unterschreiten/Überschreiten schnell unterdrückt werden und daher das interne Stromver­ sorgungspotential intvCC auf den vorgeschriebenen Pegel des Referenzpotentials Vref zurückgebracht werden.

Fig. 8 zeigt ein Beispiel eines speziellen Aufbaus der in Fig. 2 dargestellten Schaltung zum Synchronisieren eines internen Taktsignals 320. Unter Bezugnahme auf Fig. 8 ent­ hält die Schaltung zum Synchronisieren eines internen Takt­ signals 320 eine Phasenvergleichsschaltung 321 zum Ausgeben von Vergleichssignalen /UP und DOWN gemäß einer Abweichung der Frequenz und der Phase zwischen einem an einen externen Takteingangsknoten 312a angelegten externen Taktsignal extCLK und einem an einen internen Takteingangsknoten 321b angelegten internen Taktsignal intCLK; eine Ladungspump­ schaltung 322 zum Laden/Entladen eines Knotens 322a gemäß den aus der Phasenvergleichsschaltung 321 ausgegebenen Steu­ ersignalen /UP und DOWN und eine Stromsteuerschaltung 323 zum Ausgeben von Steuerpotentialen Vp und Vn zum Einstellen des Betriebsstroms eines Ringoszillators 324 gemäß dem Po­ tential am Ausgangsknoten 322a der Ladungspumpschaltung 322.

Die Phasenvergleichsschaltung 321 setzt das Vergleichssignal /UP auf einen H-Pegel, wenn die Frequenz des internen Takt­ signals intCLK größer als die Frequenz des externen Taktsi­ gnals extCLK ist oder wenn die Phase des internen Taktsi­ gnals intCLK der Phase des externen Taktsignals extCLK vorauseilt, und sie setzt das Vergleichssignal /UP auf einen L-Pegel, wenn die Frequenz des internen Taktsignals intCLK kleiner als die Frequenz des externen Taktsignals extCLK ist oder wenn die Phase des internen Taktsignals intCLK der Phase des externen Taktsignals extCLK nacheilt. Das Ver­ gleichssignal DOWN ist auf den H-Pegel gesetzt, wenn die Frequenz des internen Taktsignals intCLK größer als die Fre­ quenz des externen Taktsignals extCLK ist oder wenn die Phase des internen Taktsignals intCLK der Phase des externen Taktsignals extCLK vorauseilt, und es ist auf den L-Pegel gesetzt, wenn die Frequenz des internen Taktsignals intCLK kleiner als die Frequenz des externen Taktsignals extCLK ist oder wenn die Phase des internen Taktsignals intCLK der Phase des externen Taktsignals extCLK nacheilt.

Wenn das Vergleichssignal /UP auf dem L-Pegel und das Ver­ gleichssignal DOWN auf dem L-Pegel ist, dann liefert die Ladungspumpschaltung 322 Ladungen in den Lade-/Entladeknoten 322a, und wenn das Vergleichssignal /UP auf dem H-Pegel und das Vergleichssignal DOWN auf dem H-Pegel ist, dann nimmt sie Ladungen aus dem Lade-/Entladeknoten 322a weg. Die Ladungspumpschaltung 322 enthält eine Konstantstromschaltung 322c, die zwischen einem internen Stromversorgungsknoten 300c und einem Knoten 322b geschaltet ist; einen p-Kanal- MOS-Transistor 322d, der zwischen dem Knoten 322b und dem Lade-/Entladeknoten 322a geschaltet ist und dessen Gate so geschaltet ist, daß es das Vergleichssignal /UP aus der Phasenvergleichsschaltung 321 empfängt; einen n-Kanal-MOS- Transistor 322f, der zwischen dem Lade-/Entladeknoten 322a und einem Knoten 322e geschaltet ist und dessen Gate so ge­ schaltet ist, daß es das Vergleichssignal DOWN aus der Phasenvergleichsschaltung 321 empfängt; und eine Konstant­ stromschaltung 322g, die zwischen dem Knoten 322e und einem Masseknoten 300b geschaltet ist. Die Konstantstromschal­ tungen 322c und 322g haben denselben Aufbau wie die Kon­ stantstromschaltung 313b der Referenzpotentialerzeugungs­ schaltung 313, die in der in Fig. 5 gezeigten Schaltung zum Erzeugen eines internen Stromversorgungspotentials 310a ent­ halten ist. Da jedoch die Konstantstromschaltung 322g den Strom verkleinert, sind der Leitfähigkeitstyp der Transi­ storen und die Polaritäten der an die Stromversorgungsknoten angelegten Potentiale alle entgegengesetzt zu demjenigen und denjenigen der in Fig. 5 gezeigten Konstantstromschaltung 313b. Durch die Konstantstromschaltungen 322c und 322g wird ungeachtet der Schwankungen des internen Stromversorgungs­ potentials intVCC und des Massepotentials GND ein Konstant­ strom geliefert.

Die Stromsteuerschaltung 323 gibt die Potentiale Vp und Vn in den Ringoszillator 324 zum Steuern seines Betriebsstroms aus. Das p-Kanal-Stromsteuersignal Vp nimmt ab, wenn das Po­ tential an dem Lade-/Entladeknoten 322a der Ladungspump­ schaltung 322 zunimmt, während das n-Kanal-Stromsteuersignal Vn zunimmt, wenn das Potential an dem Lade-/Entladeknoten 322a der Ladungspumpschaltung 322 abnimmt. Die Stromsteuer­ schaltung 323 enthält ein Schleifenfilter 323c zum Ausführen eines Tiefpaßfilterbetriebs an dem Potential an einem mit dem Lade-/Entladeknoten 322a der Ladungspumpschaltung 322 verbundenen Knoten 323a und zum Übertragen des Filterergeb­ nisses an einen Knoten 323b; einen Operationsverstärker 323d zum differenzmäßigen Verstärken eines Ausgangspotentials Vin des Schleifenfilters 323c und eines Rückkopplungspotentials Vf, das später beschrieben wird; eine p-Kanal-Stromsteuer­ schaltung 323e zum Erzeugen des Rückkopplungspotentials Vf gemäß einem Ausgangssignal aus dem Operationsverstärker 323d und eine n-Kanal-Stromsteuerschaltung 323f zum Erzeugen des n-Kanal-Stromsteuersignals Vn gemäß dem Ausgangssignal aus dem Operationsverstärker 323d, das heißt gemäß dem p-Kanal- Stromsteuersignal Vp.

Der Operationsverstärker 323d enthält einen ersten Knoten 323da, der mit dem Lade-/Entladeknoten 322a mittels des Schleifenfilters 323c verbunden ist, einen zweiten Ein­ gangsknoten 323db, der das Rückkopplungspotential Vf emp­ fängt, und einen Verstärkerausgangsknoten 323dc zum Ausgeben des p-Kanal-Stromversorgungssteuersignals Vp.

Das Schleifenfilter 323c enthält ein Widerstandselement 323ca, das zwischen den Knoten 323a und 323b geschaltet ist, ein Widerstandselement 323cc, das zwischen dem Knoten 323b und einem Knoten 323cb geschaltet ist, und einen Kondensator 323cd, der zwischen dem Knoten 323cb und dem Masseknoten 300b geschaltet ist. Das Schleifenfilter 323c weist eine durch den Widerstandswert der Widerstandselemente 323ca und 323cc und den Kapazitätswert des Kondensators 323cd bestimm­ te Zeitkonstante auf und funktioniert als Tiefpaßfilter.

Der Operationsverstärker 323d hat einen ähnlichen Aufbau wie die Differenzverstärkerschaltung 314, die in der in Fig. 5 gezeigten Schaltung zum Erzeugen eines internen Stromversor­ gungspotentials 310a enthalten ist. Doch das Ausgangssignal aus dem Operationsverstärker 323d ändert sich in analoger Art und Weise.

Die p-Kanal-Stromsteuerschaltung 323e enthält einen p-Kanal- MOS-Transistor 323eb, der zwischen einem internen Stromver­ sorgungsknoten 300d für Takte und einem Knoten 323ea ge­ schaltet ist und dessen Gate verbunden ist mit dem Verstär­ kerausgangsknoten 323dc des Operationsverstärkers 323d; ein Widerstandselement 323ed, das zwischen dem Knoten 323ea und dem Masseknoten 300b geschaltet ist; und einen Kondensator 323ee, der parallel zu dem Widerstandselement 323ed zwischen dem Knoten 323ea und dem Masseknoten 300b geschaltet ist. Der Knoten 323ea ist mit dem zweiten Eingangsknoten 323db des Operationsverstärkers 323d verbunden und gibt das Rück­ kopplungspotential Vf aus. Das Widerstandselement 323ed und der Kondensator 323ee haben die Aufgabe, das Potential Vf des Knotens 323ea stabil zu erzeugen.

Die n-Kanal-Stromsteuerschaltung 323f enthält einen p-Kanal- MOS-Transistor 323fb, der zwischen dem internen Stromversor­ gungsknoten 300d für Takte und einem Knoten 323fa, an dem das n-Kanal-Stromsteuersignal Vn ausgegeben wird, geschaltet ist und dessen Gate verbunden ist mit dem Verstärkeraus­ gangsknoten 323dc des Operationsverstärkers 323d, und einen n-Kanal-MOS-Transistor 323fc, der zwischen dem Knoten 323fa und dem Masseknoten 300b geschaltet ist und dessen Gate ver­ bunden ist mit dem Knoten 323fa.

Die Schaltung zum Erzeugen eines internen Taktsignals 324 enthält einen Ringoszillator, der durch eine ungerade Anzahl von Stufen (drei Stufen) von Invertern 324a gebildet ist. Der Treibstrom (Lade-/Entladestrom) der Inverter 324a wird durch das p-Kanal-Stromsteuersignal Vp und das n-Kanal- Stromsteuersignal Vn gesteuert, und wenn der Treibstrom groß ist, dann wird die Verzögerungszeit kleiner gemacht, und wenn der Treibstrom kleiner gemacht wird, dann wird die Ver­ zögerungszeit vergrößert. Daher hat das aus der Schaltung zum Erzeugen eines internen Taktsignals 324 ausgegebene in­ terne Taktsignal intCLK eine größere Frequenz, wenn der Treibstrom größer ist, und eine kleinere Frequenz, wenn der Treibstrom kleiner ist.

Der Inverter 324a enthält einen p-Kanal-Stromsteuertransi­ stor 324ab, der zwischen dem internen Stromversorgungsknoten 300d für Takte und einem Knoten 324aa geschaltet ist und dessen Gate verbunden ist mit dem Verstärkerausgangsknoten 323dc des Operationsverstärkers 323d; einen p-Kanal-MOS- Transistor 324ae, der zwischen dem Knoten 324aa und einem Ausgangsknoten 324ac geschaltet ist und dessen Gate verbun­ den ist mit einem Eingangsknoten 324ad; einen n-Kanal-MOS- Transistor 324ag, der zwischen dem Ausgangsknoten 324ac und einem Knoten 324af geschaltet ist und dessen Gate verbunden ist mit dem Eingangsknoten 324ad; und einen n-Kanal-Strom­ steuertransistor 324ah, der zwischen dem Knoten 324af und dem Masseknoten 300b geschaltet ist und dessen Gate so ge­ schaltet ist, daß es das n-Kanal-Stromsteuersignal Vn emp­ fängt. Die drei Stufen von Invertern 324a sind im Ring ge­ schaltet. Das interne Taktsignal Φ2 wird aus der ersten Stufe der Inverter 324a ausgegeben, das interne Taktsignal Φ1 wird aus der zweiten Stufe der Inverter 324a ausgegeben, und das interne Taktsignal intCLK wird aus der letzten Stufe (dritten Stufe) der Inverter 324a ausgegeben. Der Betrieb der in Fig. 8 gezeigten Schaltung zum Synchronisieren eines externen Taktsignals 320 wird beschrieben.

Wenn die Frequenz des internen Taktsignals intCLK größer als diejenige des externen Taktsignals extCLK ist oder wenn die Phase des internen Taktsignals intCLK der Phase des externen Taktsignals extCLK vorauseilt, dann setzt die Phasenver­ gleichsschaltung 321 die Vergleichssignale /UP und DOWN beide auf den H-Pegel. Als Reaktion darauf wird der p-Kanal- MOS-Transistor 322d der Ladungspumpschaltung 322 nichtlei­ tend gemacht, wird der n-Kanal-MOS-Transistor 322f leitend gemacht, werden aus dem Lade-/Entladeknoten 322a mittels des MOS-Transistors 322f, der leitend ist, Ladungen herausgezo­ gen und wird das Potential am Knoten 322a verkleinert. Wenn das Potential an dem Lade-/Entladeknoten 322a abnimmt, dann nimmt das Potential Vin am Knoten 323b, das heißt am ersten Eingangsknoten 323da des Operationsverstärkers 323d, durch das Schleifenfilter 323c ab. Der Operationsverstärker 323d vergrößert den Potentialpegel des in den Verstärkerausgangs­ knoten 323dc ausgegebenen p-Kanal-Stromsteuersignals Vp, wenn die Differenz zwischen dem an den zweiten Eingangs­ knoten 323db angelegten Rückkopplungspotential Vf und dem Eingangspotential Vin größer wird, da das Eingangspotential Vin abnimmt. Wenn das Potential des p-Kanal-Stromsteuersi­ gnals Vp zunimmt, dann nimmt der Betrag des durch den MOS- Transistor 323eb in der p-Kanal-Stromsteuerschaltung 323e gelieferten Stroms ab, und folglich nimmt der Potentialpegel des Rückkopplungspotentials Vf an dem Knoten 323ea ab. Daher stellt der Operationsverstärker 323d den Potentialpegel des p-Kanal-Stromsteuersignals Vp ein, derart daß das Rückkopp­ lungspotential Vf ebensogroß wie das an den Eingangsknoten 323da angelegte Eingangspotential Vin wird.

Wenn inzwischen der Potentialpegel des p-Kanal-Stromsteuer­ signals Vp zunimmt, dann wird der Betrag des durch den p- Kanal-MOS-Transistor 323fb in der n-Kanal-Stromsteuerschal­ tung 323f hindurchfließenden Stroms kleiner und wird folg­ lich der Potentialpegel des aus dem Knoten 323fa ausgegebe­ nen n-Kanal-Stromsteuersignals Vn kleiner. Schließlich setzt sich das n-Kanal-Stromsteuersignal Vn fest auf einen Poten­ tialpegel, bei welchem der durch den n-Kanal-MOS-Transistor 323fc hindurchfließende Strom ebensogroß wie der durch den p-Kanal-MOS-Transistor 323fb hindurchfließende Strom wird (Der Betrieb ist derselbe wie bei der in Fig. 1 gezeigten herkömmlichen PLL-Schaltung.).

Wenn das p-Kanal-Stromsteuersignal Vb zunimmt und das n- Kanal-Stromsteuersignal Vn abnimmt, dann wird der Strom, der durch den p-Kanal-Stromsteuertransistor 324ab und den n- Kanal-Stromsteuertransistor 324ah in dem in der Schaltung zum Erzeugen eines internen Taktsignals 324 enthaltenen In­ verter 324a hindurchfließt, kleiner und daher die Verzöge­ rungszeit in dem Inverter 324a größer. Daher wird die Fre­ quenz des aus der Schaltung zum Erzeugen eines internen Taktsignals 324 ausgegebenen internen Taktsignals intCLK kleiner, wird das Timing zur Erzeugung des Taktes im näch­ sten Zyklus verzögert und somit das Vorauseilen der Phase korrigiert.

Wenn die Frequenz des internen Taktsignals intCLK kleiner als diejenige des externen Taktsignals extCLK ist oder wenn die Phase des internen Taktsignals intCLK derjenigen des ex­ ternen Taktsignals extCLK nacheilt, dann setzt die Phasen­ vergleichsschaltung 321 die Vergleichssignale /UP und DOWN beide auf den L-Pegel. In der Ladungspumpschaltung 322 wird der p-Kanal-MOS-Transistor 322d leitend und der n-Kanal-MOS- Transistor 322f nichtleitend gemacht, wobei der Lade-/Ent­ ladeknoten 322a mittels des p-Kanal-MOS-Transistors 322d, der leitend ist, mit Ladungen versehen wird und folglich mittels des Schleifenfilters 323c das Potential Vin am Knoten 323da zunimmt. Wenn das Eingangspotential Vin am Knoten 323da zunimmt, dann verkleinert der Operationsver­ stärker 323d den Potentialpegel des p-Kanal-Stromsteuersi­ gnals Vp an dem Ausgangsknoten 323dc. In der p-Kanal-Strom­ steuerschaltung 323e nimmt der Versorgungsstrom des MOS- Transistors 323eb zu, und in Reaktion darauf nimmt das Rück­ kopplungspotential Vf zu. Wenn das Rückkopplungspotential Vf größer als das Eingangspotential Vin wird, dann vergrößert umgekehrt der Operationsverstärker 323d den Potentialpegel des Ausgangsknotens 323dc, um das Rückkopplungspotential Vf zu verkleinern. Daher stellt der Operationsverstärker 323d den Potentialpegel des p-Kanal-Stromsteuersignals Vp so ein, daß das Eingangspotential Vin ebensogroß wie das Rückkopp­ lungspotential Vf wird. In der n-Kanal-Stromsteuerschaltung 323f nimmt der durch den p-Kanal-MOS-Transistor 323fb hin­ durchfließende Strom zu und nimmt der Potentialpegel am Knoten 323fa zu. Im Ergebnis wird der Betrag des durch den p-Kanal-MOS-Transistor 324ab und den n-Kanal-MOS-Transistor 324ah in dem Inverter 324a der Schaltung zum Erzeugen eines internen Taktsignals 324 hindurchfließenden Stroms größer und die Verzögerungszeit des Inverters 324a kleiner. Somit wird die Frequenz des internen Taktsignals intCLK vergrö­ ßert, und wenn die Frequenz vergrößert ist, dann wird mit einem vorgeschobenen Timing im nächsten Zyklus das interne Taktsignal erzeugt, womit die Phasenverzögerung verkleinert werden kann.

Die Ströme, die durch den p-Kanal-Stromsteuertransistor 324ab und den n-Kanal-Stromsteuertransistor 324ah, die in dem Inverter 324a enthalten sind, hindurchfließen, werden durch die Funktion der n-Kanal-Stromsteuerschaltung 323f gleichgemacht. Der durch den p-Kanal-Stromsteuertransistor 324ab hindurchfließende Strom wird ebensogroß wie der durch den p-Kanal-Stromsteuertransistor 323eb in der p-Kanal- Stromsteuerschaltung 323e hindurchfließende Strom gemacht (da beide das Steuerpotential Vp an ihren Gates empfangen; vorausgesetzt, daß die Größen (die Gatebreiten) dieselben sind). Der durch den p-Kanal-MOS-Transistor 323eb hindurch­ fließende Strom wird ebensogroß wie der durch das Wider­ standselement 323ed mit einem Widerstandswert R hindurch­ fließende Strom I, und die über dem Widerstandselement 323ed angelegte Spannung wird ebensogroß wie das Rückkopplungspo­ tential Vf an dem Knoten 323ea. Das Rückkopplungspotential Vf wird durch den Operationsverstärker 323d ebensogroß wie das an den Eingangsknoten 323da angelegte Eingangspotential Vin gemacht. Daher kann der durch das Widerstandselement 323ed hindurchfließende Strom I dargestellt werden durch I = Vin/R. Der Betrag der Änderung des Stroms I bezüglich der Änderung des Eingangspotentials Vin ist proportional zu 1/R. Wenn daher der Widerstandswert R des Widerstandselements 323ed ausreichend groß gemacht ist, dann wird der Betrag der Änderung des Stroms I sehr klein, selbst wenn sich das Ein­ gangspotential Vin, das heißt das Ausgangspotential des Schleifenfilters 323c, bedeutsam ändert. Daher ist der Be­ trag der Änderung des Treibstroms des Inverters 324a in der Schaltung zum Erzeugen eines internen Taktsignals 324 klein, und daher kann die Unruhe des internen Taktsignals intCLK klein gemacht werden, nachdem das interne Taktsignal intCLK in das externe Taktsignal extCLK eingerastet ist. Da der Be­ trag des durch die Inverter 324a hindurchfließenden Stroms durch Verwenden des Operationsverstärkers 323d eingestellt wird, kann der Betrag des Stroms I mit großer Schnelligkeit gemäß der Differenz zwischen der Phase und/oder der Frequenz des externen Taktsignals extCLK und des internen Taktsignals intCLK richtig eingestellt werden. Wenn ferner die Empfind­ lichkeit ein wenig verkleinert wird, dann wird eine über­ mäßige Einstellung des internen Taktsignals intCLK verhin­ dert, und daher können die Frequenz und die Phase des in­ ternen Taktsignals intCLK leicht gesteuert werden.

Fig. 9 zeigt schematisch einen Aufbau der in Fig. 8 darge­ stellten Phasenvergleichsschaltung 321. In Fig. 9 ist der Aufbau desjenigen Abschnitts der Phasenvergleichsschaltung 321 gezeigt, welcher nur eine Phaseneinstellung bei einer Zunahme des externen Taktsignals und des internen Taktsi­ gnals ausführt. Eine Schaltung mit einem ähnlichen Aufbau wie dem in Fig. 9 gezeigten ist vorgesehen, welche in Re­ aktion auf eine Abnahme des externen Taktsignals extCLK und des internen Taktsignals intCLK arbeitet. Unter Bezugnahme auf Fig. 9 enthält die Phasenvergleichsschaltung 321 ein D- Flipflop 321a mit einem D-Eingang, der mit einem internen Stromversorgungsknoten 300c verbunden ist, mit einem Takt­ eingang CP, der ein externes Taktsignal extCLK empfängt, mit komplementären Ausgangsknoten Q und /Q und mit einem Rück­ setzeingang /R; ein D-Flipflop 321b mit einem D-Eingang, der mit dem internen Stromversorgungsknoten 300c verbunden ist, mit einem Takteingang CP, der ein internes Taktsignal intCLK empfängt, mit komplementären Ausgangsknoten Q und /Q und mit einem Rücksetzeingang /R; ein NAND-Gatter 321c, das ein Si­ gnal aus dem Ausgang Q aus dem D-Flipflop 321a und ein Aus­ gangssignal aus dem Ausgang Q des D-Flipflops 321b empfängt; einen Inverter 321d, der ein Ausgangssignal aus dem Ausgang /Q des D-Flipflops 321a invertiert; einen Inverter 321e, der ein Signal aus dem Ausgang /Q des D-Flipflops 321b inver­ tiert; ein NOR-Gatter 321f, das ein Signal aus dem Ausgang /Q des D-Flipflops 321a und ein Ausgangssignal aus dem In­ verter 321e empfängt; einen Inverter 321g, der ein Ausgangs­ signal aus dem NOR-Gatter 321f invertiert; und ein NOR-Gat­ ter 321h, das ein Ausgangssignal aus dem Ausgang /Q des D- Flipflops 321b und ein Ausgangssignal aus dem Inverter 321d empfängt. Ein Steuersignal /UP wird aus dem Inverter 321g ausgegeben, und ein Steuersignal DOWN wird aus dem NOR-Gat­ ter 321h ausgegeben. Das Ausgangssignal aus dem NAND-Gatter 321c ist an den jeweiligen Rücksetzeingang /R der D-Flip­ flops 321a und 321b angelegt. Der Betrieb wird kurz be­ schrieben.

Die D-Flipflops 321a und 321b verriegeln die an die D-Ein­ gänge angelegten Signale, wenn die entsprechenden an die Takteingänge CP angelegten Taktsignale extCLK und intCLK zu­ nehmen. Daher wird aus dem Ausgang Q der Flipflops 321a und 321b jeweils ein Signal ausgegeben, das bei der Zunahme der Taktsignale extCLK und intCLK den H-Pegel erreicht. Wenn die Signale aus dem jeweiligen Ausgang Q der D-Flipflops 321a und 321b beide den H-Pegel erreichen, dann erreicht das Aus­ gangssignal des NAND-Gatters 321c den L-Pegel und werden die D-Flipflops 321a und 321b beide zurückgesetzt. Wenn die Phase des externen Taktsignals extCLK der Phase des internen Taktsignals intCLK vorauseilt, dann wird das Ausgangssignal aus dem Ausgang /Q des D-Flipflops 321a von der Zunahme des externen Taktsignals extCLK bis zur Zunahme des internen Taktsignals intCLK auf dem L-Pegel gehalten. In diesem Zu­ stand hält das NOR-Gatter 321f das Ausgangssignal während des Zeitabschnitts der Phasendifferenz auf dem Hochpegel, und als Reaktion darauf wird das Steuersignal /UP auf den L- Pegel gesetzt. Zu dieser Zeit ist das Ausgangssignal des Inverters 321d auf den H-Pegel und das Steuersignal DOWN auf den L-Pegel gesetzt.

Wenn umgekehrt die Phase des internen Taktsignals intCLK der Phase des externen Taktsignals extCLK vorauseilt, dann wird der Ausgang /Q des D-Flipflops 321b auf dem L-Pegel gehal­ ten, solange die Phase verschieden ist. Da der Ausgang /Q des D-Flipflops 321a in diesem Zeitabschnitt auf dem H-Pegel ist, wird das Steuersignal DOWN aus dem NOR-Gatter 321h auf den H-Pegel gesetzt. Inzwischen behält das Steuersignal /UP den H-Pegel bei, wenn das Ausgangssignal des Inverters 321e auf den H-Pegel gesetzt ist. Durch Verwenden des in Fig. 9 gezeigten Aufbaus können in dem der Phasendifferenz zwischen dem internen Taktsignal intCLK und dem externen Taktsignal extCLK entsprechenden Zeitabschnitt die Steuersignale DOWN und /UP aktiv gehalten werden. Wenn die Phasendifferenz bei der Abnahme des internen Taktsignals intCLK und des externen Taktsignals extCLK zu ermitteln ist, dann müssen die D-Flip­ flops 321a und 321b so vorgesehen sein, daß sie einen Ab­ wärtsflankenauslösungstypaufbau aufweisen. Wenn die Zunahme und die Abnahme des Taktsignals beide ermittelt werden sol­ len, dann können diese Schaltungen parallel vorgesehen sein und wird der Ausgang aus jedem NOR-Gatter mittels eines OR- Gatters empfangen.

Der Betrieb der in Fig. 8 gezeigten Schaltung zum Syn­ chronisieren eines internen Taktsignals 320 wird unter Be­ zugnahme auf Fig. 10 beschrieben, welche eine Timingdar­ stellung ist.

Wie in (a) und (b) der Fig. 10 gezeigt, sind kurz vor einem Zeitpunkt t1 das externe Taktsignal extCLK und das interne Taktsignal intCLK beide auf demselben L-Pegel. In diesem Zu­ stand ist in der Phasenvergleichsschaltung 321 das D-Flip­ flop der Fig. 9 zurückgesetzt, und daher ist das Ver­ gleichssignal /UP auf dem H-Pegel, wie in (c) der Fig. 10 gezeigt, und ist das Vergleichssignal DOWN auf dem L-Pegel gehalten, wie in (d) der Fig. 10 gezeigt. In diesem Zustand sind die in der Ladungspumpschaltung 322 enthaltenen MOS- Transistoren 322d und 322f beide nichtleitend und wird am Lade- /Entladeknoten 322a kein Laden/Entladen ausgeführt.

Wie in (a) und (b) der Fig. 10 gezeigt, nimmt der interne Takt intCLK zur Zeit t1 auf den H-Pegel zu und nimmt der ex­ terne Takt extCLK zu einer Zeit t2 auf den H-Pegel zu. Da die Phase des internen Taktsignals intCLK derjenigen des ex­ ternen Taktsignals extCLK vorauseilt, ermittelt die Phasen­ vergleichsschaltung 321 dies, behält sie das Vergleichssi­ gnal /UP auf dem H-Pegel, wie in (c) der Fig. 10 gezeigt, und vergrößert das Vergleichssignal DOWN auf den H-Pegel, wie in (d) der Fig. 10 dargestellt. Folglich wird der in der Ladungspumpschaltung 322 enthaltene n-Kanal-MOS-Transi­ stor 322f leitend gemacht, werden aus dem Lade-/Entlade­ knoten 322a Ladungen herausgezogen und nimmt das Eingangs­ potential Vin des Operationsverstärkers 323d ab. Daher ver­ größert in diesem Zustand die Stromsteuerschaltung 323 den Potentialpegel des p-Kanal-Stromsteuersignals Vp, wie in (e) der Fig. 10 gezeigt, so daß die Frequenz des internen Takt­ signals intCLK kleiner gemacht wird.

Wenn unter Bezugnahme auf (a) der Fig. 10 das externe Takt­ signal extCLK zur Zeit t2 auf den H-Pegel zunimmt, dann wird die Phasenvergleichsschaltung 321 zurückgesetzt, behält sie das Vergleichssignal /UP auf dem H-Pegel, wie in (c) der Fig. 10 gezeigt, und setzt sie das Vergleichssignal DOWN auf den L-Pegel, wie in Fig. 10(d) gezeigt. Folglich stoppt die Ladungspumpschaltung 322 das Laden/Entladen am Lade-/Ent­ ladeknoten 322a.

Unter Bezugnahme auf (a) der Fig. 10 nimmt zu einer Zeit t3 das externe Taktsignal extCLK ab. Die Phasenvergleichsschal­ tung 321 ermittelt die Verzögerung der Phase des internen Taktsignals intCLK bezüglich derjenigen des externen Taktsi­ gnals extCLK, setzt das Vergleichssignal /UP auf den L- Pegel, wie in (c) der Fig. 10 gezeigt, und behält das Ver­ gleichssignal DOWN auf dem L-Pegel, wie in (d) der Fig. 10 gezeigt. Folglich wird der in der Ladungspumpschaltung 322 enthaltene p-Kanal-MOS-Transistor 322b leitend gemacht, wer­ den in den Lade-/Entladeknoten 322a Ladungen geliefert und wird daher sein Potential vergrößert. Als Reaktion darauf verkleinert die Stromsteuerschaltung 323 das p-Kanal-Strom­ steuersignal Vp, wie in Fig. 10 in (e) gezeigt, und vergrö­ ßert sie die Frequenz des internen Taktsignals intCLK. Folg­ lich nimmt zu einer Zeit t4 das interne Taktsignal intCLK ab, wie in (b) der Fig. 10 gezeigt. Zu der Zeit t4 errei­ chen das externe Taktsignal extCLK und das interne Taktsi­ gnal intCLK beide den L-Pegel, wird die Phasenvergleichs­ schaltung 321 wieder zurückgesetzt und setzt sie das Ver­ gleichssignal /UP auf den H-Pegel, wie in (c) der Fig. 10 gezeigt, setzt sie das Vergleichssignal DOWN auf den L- Pegel, wie in (d) der Fig. 10 dargestellt, und stoppt sie den Lade-/Entladebetrieb des Lade-/Entladeknotens 322a der Ladungspumpschaltung 322.

Wenn zu einer Zeit t5 das externe Taktsignal extCLK zunimmt, wie in Fig. 10 in (a) gezeigt, dann ist das interne Taktsi­ gnal intCLK zu dieser Zeit noch auf dem L-Pegel, daher er­ mittelt die Phasenvergleichsschaltung 321 die Verzögerung der Phase des internen Taktsignals intCLK bezüglich derjeni­ gen des externen Taktsignals extCLK, und daher setzt sie das Vergleichssignal /UP auf den L-Pegel, wie in (c) der Fig. 10 gezeigt, und behält das Vergleichssignal DOWN auf dem L- Pegel, wie in (d) der Fig. 10 gezeigt. Wieder werden in den Lade- /Entladeknoten 322a mittels der Ladungspumpschaltung 322 Ladungen geliefert, und als Reaktion darauf verkleinert die Stromsteuerschaltung 323 den Potentialpegel des p-Kanal- Stromsteuersignals Vp, wie in (e) der Fig. 10 gezeigt, um die Frequenz des internen Taktsignals intCLK weiter zu ver­ größern. Als Reaktion auf die Vergrößerung der Frequenz nimmt zu einer Zeit t6 das interne Taktsignal intCLK zu, wie in (b) der Fig. 10 gezeigt. Wenn das externe Taktsignal extCLK und das interne Taktsignal intCLK beide auf den H- Pegel gesetzt sind, dann wird die Phasenvergleichsschaltung 321 wieder zurückgesetzt, und sie setzt das Vergleichssignal /UP auf den H-Pegel, wie in (c) der Fig. 10 gezeigt, behält das Vergleichssignal DOWN, wie in (d) der Fig. 10 gezeigt, und stoppt daher den Betrieb des Lade-/Entladeknotens 322a der Ladungspumpschaltung 322.

Wenn zu einer Zeit t7 das externe Taktsignal extCLK abnimmt, dann ist das interne Taktsignal intCLK zu dieser Zeit noch auf dem H-Pegel. Daher ermittelt die Phasenvergleichsschal­ tung 321 die Verzögerung der Phase des internen Taktsignals intCLK bezüglich derjenigen des externen Taktsignals extCLK, und sie setzt das Vergleichssignal /UP auf den L-Pegel, wie in (c) der Fig. 10 gezeigt, und behält das Vergleichssignal DOWN auf dem L-Pegel, wie in (d) der Fig. 10 gezeigt. Wieder werden mittels der Ladungspumpschaltung 322 in den Lade-/Entladeknoten 322a Ladungen geliefert, und als Reak­ tion darauf nimmt der Potentialpegel des p-Kanal-Stromsteu­ ersignals Vp aus der Stromsteuerschaltung 323 ab, wie in (e) der Fig. 10 gezeigt, und die Frequenz des internen Taktsi­ gnals intCLK wird weiter vergrößert. Wenn zu einer Zeit t8 das interne Taktsignal intCLK zunimmt, wie in (b) der Fig. 10 gezeigt, dann wird die Phasenvergleichsschaltung 321 zu­ rückgesetzt, wobei sie das Vergleichssignal /UP auf den H- Pegel zurückbringt und das Vergleichssignal DOWN auf dem L- Pegel behält, und daher wird der Lade-/Entladebetrieb des Lade-/Entladeknotens 322a der Ladungspumpschaltung 322 ge­ stoppt.

Wenn unter Bezugnahme auf (a) und (b) der Fig. 10 zu einer Zeit t11 das interne Taktsignal intCLK abnimmt und dann zu einer Zeit t12 das externe Taktsignal extCLK auf den L-Pegel abnimmt, dann ermittelt die Phasenvergleichsschaltung 321, daß die Phase des internen Taktsignals intCLK derjenigen des externen Taktsignals extCLK vorauseilt, und sie behält das Vergleichssignal /UP auf dem H-Pegel und vergrößert das Ver­ gleichssignal DOWN auf den H-Pegel. Folglich werden aus dem Lade-/Entladeknoten 322a der Ladungspumpschaltung 322 Ladun­ gen herausgezogen, wobei folglich das Potential abnimmt, der Potentialpegel des p-Kanal-Stromsteuersignals Vp aus der Stromsteuerschaltung 323 zunimmt, wie in (e) der Fig. 10 gezeigt, und die Frequenz des internen Taktsignals intCLK kleiner gemacht wird. Wenn zur Zeit t12 das externe Taktsi­ gnal extCLK abnimmt, dann werden sowohl das externe Taktsi­ gnal extCLK als auch das interne Taktsignal intCLK auf den L-Pegel gesetzt. Folglich wird die Vergleichsschaltung 321 zurückgesetzt, das Vergleichssignal /UP auf den H-Pegel ge­ setzt, das Vergleichssignal DOWN auf dem L-Pegel behalten und daher der Lade-/Entladebetrieb des Lade-/Entladeknotens 322a der Ladungspumpschaltung 322 gestoppt.

Wenn zu einer Zeit t13 das interne Taktsignal intCLK zunimmt und dann zu einer Zeit t14 das externe Taktsignal extCLK auf den H-Pegel zunimmt, dann ermittelt die Phasenvergleichs­ schaltung 321, daß die Phase des internen Taktsignals intCLK derjenigen des externen Taktsignals extCLK noch vorauseilt, und daher behält sie das Vergleichssignal /UP auf dem H- Pegel und vergrößert das Vergleichssignal DOWN auf den H- Pegel. Aus dem Lade-/Entladeknoten 322a der Ladungspump­ schaltung 322 werden Ladungen herausgezogen, und daher ver­ größert die Stromsteuerschaltung 323 den Potentialpegel des p-Kanal-Stromsteuersignals Vp und macht sie die Frequenz des internen Taktsignals intCLK kleiner. Wenn zur Zeit t12 das externe Taktsignal extCLK zunimmt, wie in (a) der Fig. 10 gezeigt, dann setzt die Phasenvergleichsschaltung 321 beide Vergleichssignale /UP und DOWN zurück, wenn die Taktsignale extCLK und intCLK auf dem L-Pegel sind, so daß der Lade-/Entladebetrieb des Lade-/Entladeknotens 322a der Ladungspumpschaltung 322 gestoppt wird.

Wenn zu einer Zeit t15 das interne Taktsignal intCLK abnimmt und zu einer Zeit t16 das externe Taktsignal extCLK auf den L-Pegel abnimmt, dann ermittelt die Phasenvergleichsschal­ tung 321, daß die Phase des internen Taktsignals intCLK der­ jenigen des externen Taktsignals extCLK noch vorauseilt, und behält das Vergleichssignal /UP auf dem H-Pegel und vergrö­ ßert das Vergleichssignal DOWN auf den H-Pegel. Folglich werden aus dem Lade-/Entladeknoten 322a in der Ladungspump­ schaltung 322 Ladungen herausgezogen, nimmt der Potential­ pegel des p-Kanal-Stromsteuersignals Vp aus der Stromsteuer­ schaltung 323 zu und wird die Frequenz des internen Taktsi­ gnals intCLK weiter verkleinert. Zur Zeit t16 nimmt das ex­ terne Taktsignal extCLK ab. Das externe Taktsignal extCLK und das interne Taktsignal intCLK werden beide auf den L- Pegel gesetzt, die Phasenvergleichsschaltung 321 wird wieder zurückgesetzt, und sie setzt das Vergleichssignal /UP auf den H-Pegel und das Vergleichssignal DOWN auf den L-Pegel, so daß der Lade-/Entladebetrieb des Lade-/Entladeknotens 322a der Ladungspumpschaltung 322 gestoppt wird.

Durch Wiederholen des vorstehend beschriebenen Betriebs wer­ den, wie in Fig. 10 zur Zeit t7 und danach gezeigt, die Vergleichssignale /UP und DOWN kaum aktiviert, wenn das in­ terne Taktsignal intCLK synchronisiert ist mit (eingerastet ist in) dem externen Taktsignal extCLK, und diese Ver­ gleichssignale /UP und DOWN werden nur für eine Weile zur Zeit des Zunehmens und des Abnehmens des externen Taktsi­ gnals extCLK aktiviert. Somit wird das Laden/Entladen des Lade- /Entladeknotens 322a mittels der Ladungspumpschaltung 322 kaum ausgeführt und ändert sich das Potential des aus der Stromsteuerschaltung 323 ausgegebenen p-Kanal-Stromsteu­ ersignals Vp kaum, sondern wird nahezu konstant gehalten.

Wenn in diesem Zustand das interne Taktsignal eingerastet ist, dann sind die Vergleichssignale /UP und DOWN aktiv und ändert sich das p-Kanal-Stromsteuersignal Vp, wobei wegen des Operationsverstärkers 323d der Betrag der Änderung des durch den Inverter 324a hindurchfließenden Betriebsstroms sehr klein ist und folglich eine Frequenzschwankung kaum vorkommt, so daß die Unruhe des internen Taktsignals intCLK zur Zeit des Einrastens sicher unterdrückt werden kann.

Ferner wird durch den Operationsverstärker 323d die Änderung des Betrages des Stroms der Inverterschaltung 324a in der Schaltung zum Erzeugen eines internen Taktsignals 324 rela­ tiv klein gemacht, und wenn daher die Phase des internen Taktsignals intCLK vorauseilend ist, dann kann jene über­ mäßige Einstellung verhindert werden, welche durch ein eine Verzögerung der Phase des internen Taktsignals intCLK erge­ bendes Darübertreiben verursacht wird. Daher kann mit großer Schnelligkeit das interne Taktsignal intCLK genau synchroni­ siert werden mit dem externen Taktsignal extCLK.

Durch den vorstehend beschriebenen Aufbau können die folgen­ den Vorteile erreicht werden. Da gemäß den internen Taktsi­ gnalen intCLK, Φ1 und Φ2 aus der Schaltung zum Synchroni­ sieren eines internen Taktsignals 320 die Aktivierung/Deak­ tivierung der internen Schaltungseinrichtung gesteuert wird, arbeiten diese Schaltungen nicht fortwährend und kann daher der Stromverbrauch verkleinert werden.

Da ferner das interne Taktsignal intCLK erzeugt wird durch die Schaltung zum Synchronisieren eines internen Taktsignals 320 unter Verwendung des internen Stromversorgungspotentials intVCC, das stabiler als das externe Stromversorgungspoten­ tial extVCC ist, als Betriebsstromversorgungspotential, kann eine Schwankung des internen Taktsignals intCLK unterdrückt, kann das interne Taktsignal intCLK in das externe Taktsignal extCLK leicht eingerastet und eine Unruhe des internen Takt­ signals intCLK, nachdem es eingerastet ist, kleiner gemacht werden.

Da die das interne Stromversorgungspotential intVCC liefern­ de Schaltung zum Erzeugen eines internen Stromversorgungspo­ tentials 310b für Takte zum Erzeugen des internen Taktes ge­ trennt von der das interne Stromversorgungspotential intVCC in andere interne Schaltungen liefernden Schaltung zum Er­ zeugen eines internen Stromversorgungspotentials 310a vorge­ sehen ist, wird das interne Stromversorgungspotential intVCC zum Erzeugen des internen Taktsignals stabil gemacht und nicht durch den Betrieb anderer interner Schaltungen beein­ flußt. Daher wird es leichter, das interne Taktsignal intCLK in das externe Taktsignal extCLK einzurasten, und wird die Unruhe des internen Taktsignals intCLK, nachdem es einge­ rastet ist, kleiner gemacht.

Ferner ist in den Schaltungen zum Erzeugen eines internen Stromversorgungspotentials 310a und 310b die in den Strom­ versorgungsknoten 312 Strom liefernde Stromversorgungsschal­ tung 316 vorgesehen, um das Unterschreiten und das Über­ schreiten des internen Stromversorgungspotentials intVCC be­ züglich des Referenzpotentials Vref kleiner zu machen, und daher kann ein stabiles internes Stromversorgungspotential intVCC erreicht werden.

Ferner wird in der Schaltung zum Synchronisieren eines in­ ternen Taktsignals 320 mittels des Operationsverstärkers 323d gemäß dem Eingangspotential Vin aus dem Schleifenfilter 323c und dem Rückkopplungspotential Vf das p-Kanal-Strom­ steuersignal Vp erzeugt, kann durch den Widerstand R zum Er­ zeugen des Rückkopplungspotentials eine durch eine kleine Änderung des Eingangspotentials Vin verursachte bedeutsame Änderung des Treibstroms der Schaltung zum Erzeugen eines internen Taktsignals 324 unterdrückt werden und kann daher eine Abweichung des internen Taktsignals intCLK von dem ex­ ternen Taktsignal extCLK (eine Unruhe), nachdem das interne Taktsignal intCLK in das externe Taktsignal extCLK einge­ rastet ist, kleiner gemacht werden.

Die zweite Ausführungsform

Eine zweite Ausführungsform der vorliegenden Erfindung wird beschrieben. Bei der zweiten Ausführungsform unterscheidet sich der Aufbau der Stromsteuerschaltung 323 zum Erzeugen der Stromsteuersignale Vp und Vn, welche in der im SRAM 300 vorgesehenen Schaltung zum Synchronisieren eines internen Taktsignals 320 enthalten ist, von demjenigen der ersten Ausführungsform. Im folgenden wird derselbe Aufbau wie bei der ersten Ausführungsform durch dieselben Bezugszeichen bezeichnet und deren Beschreibung nicht wiederholt. Nur die abweichenden Punkte werden beschrieben.

Fig. 11 zeigt einen Aufbau einer Schaltung zum Synchroni­ sieren eines internen Taktsignals 320 gemäß der zweiten Aus­ führungsform der vorliegenden Erfindung. Unter Bezugnahme auf Fig. 11 enthält die Stromsteuerschaltung 323 ein Trans­ fergate 323g, das zwischen dem Lade-/Entladeknoten 322a der Ladungspumpschaltung 322 und dem Eingangsknoten 323a des Schleifenfilters 323c geschaltet ist. Das Transfergate 323g enthält einen p-Kanal-MOS-Transistor 323ga, der zwischen dem Lade-/Entladeknoten 322a und dem Knoten 323a geschaltet ist und an seinem Gate ein Haltesignal HD empfängt; und einen n- Kanal-MOS-Transistor 323gb, der parallel zu dem p-Kanal-MOS- Transistor 323ga zwischen dem Lade-/Entladeknoten 322a und dem Knoten 323a geschaltet ist und an seinem Gate ein Halte­ signal /HD empfängt. Daher ist mittels des Schleifenfilters 323c und des Transfergates 323g der erste Eingangsknoten 323da des Operationsverstärkers 323d verbunden mit dem Lade-/Entladeknoten 322a.

Die Haltesignale HD und /HD sind zueinander komplementär, und sie sind entsprechend auf den H-Pegel und den L-Pegel gesetzt, wenn die Lieferung des externen Taktsignals extCLK in den Eingangsknoten für das externe Taktsignal 321a unter­ brochen ist. Der Aufbau des Abschnitts zum Erzeugen der Haltesignale HD und /HD wird später beschrieben.

Die p-Kanal-Stromsteuerschaltung 323e zum Erzeugen des Rück­ kopplungspotentials Vf gemäß dem Ausgangspotential des Ope­ rationsverstärkers 323d enthält einen p-Kanal-MOS-Transistor 323eb, der zwischen dem internen Stromversorgungsknoten 300d und dem Knoten 323ea geschaltet ist und an seinem Gate das Ausgangspotential aus dem Operationsverstärker 323d emp­ fängt; ein Transfergate 323eh, das zwischen den Knoten 323ea und 323ec geschaltet ist und in Reaktion auf die Haltesi­ gnale HD und /HD selektiv in den leitenden Zustand gesetzt ist; und einen n-Kanal-MOS-Transistor 323ei, der zwischen dem Knoten 323ec und dem Masseknoten 300b geschaltet ist und an seinem Gate ein Schaltpotential Vr aus einer Widerstands­ wertschaltschaltung 323h empfängt. Das Transfergate 323eh enthält einen p-Kanal-MOS-Transistor 323ef, der zwischen den Knoten 323ea und 323ec geschaltet ist und an seinem Gate das Haltesignal HD empfängt; und einen n-Kanal-MOS-Transistor 323eg, der parallel zu dem p-Kanal-MOS-Transistor 323ef zwi­ schen den Knoten 323ea und 323ec geschaltet ist und an sei­ nem Gate das Haltesignal /HD empfängt.

Der Aufbau der Widerstandswertschaltschaltung 323h wird spä­ ter beschrieben. Diese Schaltung vergrößert das Schaltpoten­ tial Vr, wenn das externe Stromversorgungspotential extVCC und das Massepotential GND angelegt sind, und verkleinert danach das Schaltpotential Vr und behält es auf einem vorge­ schriebenen kleinen Potential. Der Knoten 323ea ist mit dem zweiten Eingangsknoten 323db des Operationsverstärkers 323d verbunden.

Fig. 12A ist ein Blockschaltbild, das einen Schaltungsauf­ bau zum Erzeugen der Haltesignale HD und /HD schematisch darstellt. Unter Bezugnahme auf Fig. 12A werden die Halte­ signale HD und /HD erzeugt durch eine Taktausfallermitt­ lungseinrichtung 150 zum Ermitteln des Fehlens des externen Taktsignals extCLK. Wenn das externe Taktsignal extCLK fehlt oder seine Lieferung unterbrochen ist, dann setzt die Takt­ ausfallermittlungseinrichtung 150 die Haltesignale HD und /HD entsprechend auf den H-Pegel und den L-Pegel.

Fig. 12B zeigt einen speziellen Aufbau einer Taktausfaller­ mittlungseinrichtung 150. Unter Bezugnahme auf Fig. 12B enthält die Taktausfallermittlungseinrichtung 150 einen Zähler 150a, der das interne Taktsignal intCLK zählt. Der Zähler 150a empfängt an einem Rücksetzeingang RST das ex­ terne Taktsignal extCLK und gibt die Haltesignale HD und /HD aus Vorwärtszählausgängen Cup und /Cup aus. Wenn die Zählung des internen Taktsignals intCLK einen vorgeschriebenen Wert erreicht, dann werden die Haltesignale HD und /HD aus den Vorwärtszählausgangsknoten Cup und /Cup entsprechend auf den H-Pegel und den L-Pegel gesetzt. Wenn an den Rücksetzeingang RST das externe Taktsignal extCLK angelegt ist, dann wird der Zählwert des Zählers 150a zurückgesetzt. Der Zählwert, mit dem der Zähler 150a vorwärtszählt, ist auf einen geeig­ neten Wert festgesetzt. Wenn für einen vorgeschriebenen Zählwert, das heißt bei einer vorgeschriebenen Anzahl von Taktzyklusperioden des internen Taktsignals, das externe Taktsignal extCLK nicht kontinuierlich angelegt ist, dann werden die Haltesignale HD und /HD entsprechend auf den H- Pegel und den L-Pegel gesetzt. Der Zähler 150a vergrößert den Zählwert in Reaktion auf eine Zunahme des internen Taktsignals intCLK und setzt den Zählwert in Reaktion auf eine Abnahme des externen Taktsignals extCLK zurück. Wenn daher in jedem Zyklus des internen Taktsignals intCLK das externe Taktsignal extCLK geliefert wird, dann wird der Zählwert des Zählers 150a fortwährend in dem Taktzyklus auf den Anfangswert zurückgesetzt. Daher kann das Aufhören oder das Fehlen der Lieferung des externen Taktsignals extCLK er­ mittelt werden.

Fig. 12C zeigt einen anderen Aufbau einer Taktausfaller­ mittlungseinrichtung 150. Unter Bezugnahme auf Fig. 12C enthält die Taktausfallermittlungseinrichtung 150 einen Fensterimpulsgenerator 150b, der in Reaktion auf das interne Taktsignal intCLK einen Fensterimpuls mit einer vorgeschrie­ benen Zeitbreite erzeugt; ein Transfergate 150c, das als Re­ aktion auf den Fensterimpuls aus dem Fensterimpulsgenerator 150b das externe Taktsignal extCLK durchläßt; und ein D- Flipflop 150d zum Aufnehmen und Verriegeln eines aus dem Transfergate 150c übertragenen Signals in Synchronisation mit einer Abnahme des Fensterimpulses aus dem Fensterim­ pulsgenerator 150b. Die Haltesignale HD und /HD werden aus den Q- und /Q-Ausgängen des D-Flipflops 150d ausgegeben. Der Fensterimpulsgenerator 150b erzeugt den Fensterimpuls mit einer vorgeschriebenen Breite nach dem Ablauf eines vorge­ schriebenen Zeitabschnitts als Reaktion auf die Abnahme des internen Taktsignals intCLK. Der Fensterimpuls hat eine Zeitbreite, die den Zeitpunkt enthält, bei welchem das in­ terne Taktsignal intCLK oder das externe Taktsignal extCLK zunimmt. Das Transfergate 150c läßt das externe Taktsignal extCLK durch, wenn der Fensterimpuls auf dem H-Pegel ist, und andernfalls behält es den nichtleitenden Zustand bei. Das D-Flipflop 150d nimmt das an den D-Eingang angelegte Si­ gnal bei der Abnahme des Fensterimpulses auf. Wenn daher das externe Taktsignal extCLK nicht geliefert wird, dann ist das an den D-Eingang angelegte Signal auf dem L-Pegel, ist das aus dem Ausgang Q ausgegebene Haltesignal /HD auf dem L- Pegel und das aus dem /Q-Ausgang ausgegebene Haltesignal HD auf dem H-Pegel. Wenn das externe Taktsignal extCLK gelie­ fert wird, während der Fensterimpuls auf dem H-Pegel ist, dann empfängt das D-Flipflop 150d bei der Abnahme des an den Takteingang Cp angelegten Fensterimpulses ein Signal mit dem H-Pegel an seinem D-Eingang, und daher erreicht das Haltesi­ gnal /HD aus dem Ausgang Q den H-Pegel und ist das Haltesi­ gnal HD aus dem Ausgang /Q auf den L-Pegel gesetzt. Durch das Verwenden des Fensterimpulses kann in jedem Taktzyklus des internen Taktsignals intCLK erkannt werden, ob das ex­ terne Taktsignal extCLK angelegt ist oder nicht.

Fig. 12D zeigt noch einen anderen Aufbau zum Erzeugen der Haltesignale HD und /HD. Unter Bezugnahme auf Fig. 12D ist an einen Knoten für einen externen Signaleingang 150e ein Haltesignal extHD von außen angelegt. Das Haltesignal /HD wird aus einem mit dem Signaleingangsknoten 150e verbundenen Inverter 150f ausgegeben. Wenn in einem Datenverarbeitungs­ system wie beispielsweise in einem tragbaren Personalcom­ puter keine Datenverarbeitung ausgeführt wird, dann wird die Erzeugung eines Systemtaktes gestoppt, um den Strom- und Energieverbrauch zu verkleinern. Eine derartige Betriebsart wird als Schlummermodus oder als Schlafmodus bezeichnet. Wenn daher in einem derartigen Fall die Erzeugung des ex­ ternen Taktsignals extCLK unterbrochen ist, dann kann der externe Mikroprozessor 200 diese Unterbrechung der Takter­ zeugung erkennen, und daher kann aus einem derartigen Mikroprozessor 200 in den SRAM 300 das Haltesignal extHD gelie­ fert werden.

Fig. 13A zeigt einen speziellen Aufbau der in Fig. 11 dar­ gestellten Widerstandswertschaltschaltung 323h. Unter Bezug­ nahme auf Fig. 13A gibt die Widerstandswertschaltschaltung 323h in den Ausgangsknoten 323ha ein Widerstandswertschalt­ potential Vr aus. Der Ausgangsknoten 323ha ist mit einem externen Anschluß 323hb verbunden. Wie in Fig. 13B gezeigt, werden zu einer Zeit t0 eine externe Stromversorgung ext und ein Massepotential GND eingeschaltet und wird ein externes Stromversorgungspotential extVCC (zum Beispiel 5 V) ange­ legt, wobei das an den externen Anschluß 323hb angelegte Schaltpotential Vr auch auf denselben Potentialpegel wie das externe Stromversorgungspotential festgesetzt ist. Wenn ein vorgeschriebener Zeitabschnitt vom Einschalten des Stroms bis zum Stabilisieren der internen Schaltungseinrichtung ab­ gelaufen ist, dann ist das an den externen Anschluß 323hb angelegte Widerstandswertschaltpotential Vr auf ein Poten­ tial (zum Beispiel 1 V) festgesetzt, das kleiner als das externe Stromversorgungspotential extVCC ist. Da das Wider­ standswertschaltpotential Vr an das Gate des n-Kanal-MOS- Transistors 323ei angelegt ist, wird daher unter Bezugnahme auf Fig. 11 der Widerstandswert des MOS-Transistors 323ei minimiert, wenn der Strom eingeschaltet ist, und wird der widerstandswert vergrößert, wenn der stabile Zustand er­ reicht ist.

Fig. 14A zeigt einen anderen speziellen Aufbau der in Fig. 11 dargestellten Widerstandswertschaltschaltung 323h, und Fig. 14B zeigt ihre Betriebswellenform. Unter Bezugnahme auf Fig. 14A enthält die Widerstandswertschaltschaltung 323h ein Widerstandselement 323hd, das zwischen dem externen Stromversorgungsknoten 300a und einem Knoten 323hc geschal­ tet ist; ein Widerstandselement 323he, das zwischen dem Knoten 323hc und einem Ausgangsknoten 323ha geschaltet ist; ein Widerstandselement 323hf, das zwischen dem Ausgangs­ knoten 323ha und dem Masseknoten 300b geschaltet ist; einen n-Kanal-MOS-Transistor 323hh, der parallel zu dem Wider­ standselement 323hd zwischen dem externen Stromversorgungs­ knoten 300a und dem Knoten 323hc geschaltet ist und dessen Gate verbunden ist mit dem externen Anschluß 323hg; und einen n-Kanal-MOS-Transistor 323hj, der zwischen dem Knoten 323hc und dem Ausgangsknoten 323ha parallel zu dem Wider­ standselement 323he geschaltet ist und dessen Gate verbunden ist mit dem externen Anschluß 323hi.

Wenn, wie in Fig. 14B, zu einer Zeit t0 der Strom einge­ schaltet wird, dann wird zu dieser Zeit an die externen An­ schlüsse 323hg und 323hi das externe Stromversorgungspoten­ tial extVCC angelegt. Als Reaktion darauf werden die MOS- Transistoren 323hh und 323hj beide leitend gemacht. Der Widerstandswert des Widerstandselements 323hf ist ausrei­ chend größer als der Einschaltwiderstand der MOS-Transi­ storen 323hh und 323hj gemacht. Daher wird das Schaltpoten­ tial Vr aus dem Ausgangsknoten 323ha auf den Pegel des ex­ ternen Stromversorgungspotentials extVCC festgesetzt, da die Widerstandselemente 323hd und 323he durch die MOS-Transi­ storen 323hh und 323hj kurzgeschlossen sind. Nach dem Ablauf eines vorgeschriebenen Zeitabschnitts wird das externe Stromversorgungspotential extVCC zu einer Zeit t1 an den einen der externen Anschlüsse 323hg und 323hi angelegt und wird das Massepotential GND an den anderen angelegt. In Fig. 14B ist das Massepotential GND so dargestellt, daß es an den externen Anschluß 323hg angelegt ist. In diesem Zu­ stand ist der eine der MOS-Transistoren 323hh und 323hj nichtleitend gemacht. Wenn daher die Widerstandselemente 323hd, 323he und 323hf alle denselben Widerstandswert haben, dann wird der Widerstandswert zwischen dem externen Strom­ versorgungsknoten 300a und dem Ausgangsknoten 323ha ebenso­ groß wie der Widerstandswert zwischen dem Ausgangsknoten 323ha und dem Masseknoten 300b gemacht und wird das Schalt­ potential Vr auf einen Potentialpegel von etwa extVCC/2 festgesetzt.

Nach dem Ablauf eines anderen Zeitabschnitts werden zu einer Zeit t2 die externen Anschlüsse 323hg und 323hi mit dem Mas­ sepotential GND versorgt und die MOS-Transistoren 323hh und 323hj nichtleitend gemacht. In diesem Zustand sind die Widerstandselemente 323hd, 323he und 323hf in Reihe zwischen dem externen Stromversorgungsknoten 300a und der Masse 300b geschaltet, und da diese Widerstandselemente denselben Widerstandswert aufweisen, ist das Schaltpotential Vr auf einen Potentialpegel von extVCC/3 festgesetzt.

Fig. 15A zeigt einen anderen speziellen Aufbau der in Fig. 11 dargestellten Widerstandswertschaltschaltung 323h, und Fig. 15B zeigt ihre Betriebswellenform. Unter Bezugnahme auf Fig. 15A enthält die Widerstandswertschaltschaltung 323h eine Widerstandssteuerschaltung 323hk zum Einstellen des Potentialpegels des Schaltpotentials Vr gemäß einer logischen Übereinstimmung/Nichtübereinstimmung der Ver­ gleichssignale /UP und DOWN aus der Phasenvergleichsschal­ tung 321 und eine Startschaltung 323hm zum Festsetzen des Widerstandsschaltpotentials Vr auf das externe Stromversor­ gungspotential extVCC für einen vorgeschriebenen Zeitab­ schnitt zur Zeit des Einschaltens des Stroms. Wenn das in­ terne Taktsignal intCLK nicht in das externe Taktsignal extCLK eingerastet ist und daher die Zeit, in der die Ver­ gleichssignale /UP und DOWN im entsprechenden aktiven Zu­ stand des L-Pegels und des H-Pegels gehalten werden, lang gemacht wird, dann setzt die Widerstandssteuerschaltung 323hk das aus dem Ausgangsknoten 323ha ausgegebene Wider­ standswertschaltpotential Vr etwa auf das externe Stromver­ sorgungspotential extVCC fest, und wenn es dazu kommt, daß das interne Taktsignal intCLK in das externe Taktsignal extCLK eingerastet ist und der Zeitabschnitt, in dem die Vergleichssignale /UP und DOWN aktiv sind, kürzer wird, dann verkleinert die Schaltung das Widerstandswertschaltpotential Vr und setzt schließlich das Widerstandswertschaltpotential auf etwa 1 V fest. Die Widerstandssteuerschaltung 323hk ent­ hält eine die Vergleichssignale /UP und DOWN empfangende EXNOR-Schaltung 323hn zum Bestimmen einer Übereinstim­ mung/Nichtübereinstimmung zwischen denselben; eine Konstant­ stromschaltung 323hq, die zwischen dem externen Stromversor­ gungsknoten 300a und einem Knoten 323hp geschaltet ist; einen p-Kanal-MOS-Transistor 323hr, der zwischen dem Knoten 323hp und dem Ausgangsknoten 323ha geschaltet ist und an seinem Gate ein Ausgangssignal aus der EXNOR-Schaltung 323hn empfängt; ein Widerstandselement 323ht, das zwischen dem Ausgangsknoten 323ha und einem Knoten 323hs geschaltet ist; und einen p-Kanal-MOS-Transistor 323hu, der zwischen dem Knoten 323hs und dem Masseknoten 300b geschaltet ist und dessen Gate verbunden ist mit dem Masseknoten 300b. Der Widerstandswert des Widerstandselements 323ht ist ausrei­ chend größer als der Einschaltwiderstand des p-Kanal-MOS- Transistors 323hu gemacht. Daher arbeitet der MOS-Transistor 323hu in Diodenart, und das Potential am Knoten 323hs wird auf dem Pegel des Absolutwertes der Schwellenspannung Vth aufrechterhalten.

Die Startschaltung 323hm enthält eine Stromeinschaltrück­ setzsignalerzeugungsschaltung 323hv zum Ausgeben eines Stromeinschaltrücksetzsignals /POR, das auf dem L-Pegel für einen vorgeschriebenen Zeitabschnitt bei einer Zunahme (einem Einschalten des Stroms) des externen Stromversor­ gungspotentials extVCC gehalten und danach auf den H-Pegel gesetzt wird; und einen p-Kanal-Starttransistor 323hw, der zwischen dem externen Stromversorgungsknoten 300a und dem Ausgangsknoten 323ha geschaltet ist und dessen Gate so ge­ schaltet ist, daß es das Stromeinschaltrücksetzsignal /POR empfängt.

Wenn der Strom eingeschaltet ist und zu einer Zeit t1 der Potentialpegel des externen Stromversorgungspotentials extVCC zunimmt, dann wird das Stromeinschaltrücksetzsignal /POR auf den L-Pegel gesetzt und für einen vorgeschriebenen Zeitabschnitt, das heißt bis zu einem Zeitpunkt t2, auf dem­ selben gehalten. Während dieses Zeitabschnitts wird der p- Kanal-Starttransistor 323hw leitend gehalten, wobei er den externen Stromversorgungsknoten 300a und den Ausgangsknoten 323ha elektrisch kurzschließt und das Schaltpotential Vr auf den Potentialpegel des externen Stromversorgungspotentials extVCC festsetzt. Wenn zu einer Zeit t2 das Stromeinschalt­ rücksetzsignal /POR auf den H-Pegel zunimmt, dann wird der Transistor 323hw nichtleitend gemacht.

Die Konstantstromschaltung 323hq hat einen ähnlichen Aufbau wie die in der Ladungspumpschaltung 322 enthaltene Konstant­ stromschaltung 323c, und zu diesem Zeitpunkt ist sie in den Betriebszustand versetzt und liefert einen Konstantstrom. Wenn zur Zeit t2 eine große Differenz zwischen der Phase/Frequenz des internen Taktsignals intCLK und des ex­ ternen Taktsignals extCLK vorhanden ist, dann wird jener Zeitabschnitt größer, in welchem die Vergleichssignale /UP und DOWN aktiv gehalten sind. In diesem Fall wird jener Zeitabschnitt größer, in welchem das Ausgangssignal aus der EXNOR-Schaltung 323hn auf dem L-Pegel ist, und folglich wird jener Zeitabschnitt größer, in welchem der p-Kanal-MOS-Tran­ sistor 323hr leitend ist. Daher wird in diesem Zeitabschnitt das aus dem Ausgangsknoten 323ha ausgegebene Schaltpotential Vr auf dem Potentialpegel des externen Stromversorgungspo­ tentials extVCC aufrechterhalten.

Wenn zu einer Zeit t3 die Differenz zwischen der Phase/Fre­ quenz des internen Taktsignals intCLK und des externen Takt­ signals extCLK kleiner wird, dann wird jener Zeitabschnitt kleiner, in welchem das Ausgangssignal aus der EXNOR-Schal­ tung 323hn auf dem L-Pegel gehalten wird. Folglich wird der Zeitabschnitt kleiner, in welchem der p-Kanal-MOS-Transistor 323hr leitend gehalten wird, und der Zeitabschnitt zum Laden des Ausgangsknotens 323ha wird kleiner. Daher wird der Zeit­ abschnitt zum Entladen mittels des Widerstandselements 323ht kleiner. Daher nimmt der Potentialpegel des aus dem Aus­ gangsknoten 323ha ausgegebenen Schaltpotentials Vr allmäh­ lich ab. Wenn zu einer Zeit t4 das interne Taktsignal intCLK in das externe Taktsignal extCLK eingerastet ist, dann wer­ den die Vergleichssignale /UP und DOWN in einem fast inak­ tiven Zustand behalten und wird daher der p-Kanal-MOS-Transistor 323hr fast im ganzen Zeitabschnitt nichtleitend be­ halten. Daher wird mittels des Widerstandselements 323ht und des MOS-Transistors 323hu der Ausgangsknoten 323ha entladen und schließlich das Schaltpotential Vr auf dem Potential­ pegel des Absolutwertes Vth der Schwellenspannung des MOS- Transistors 323 hu aufrechterhalten.

Wenn, wie vorstehend beschrieben, das externe Stromversor­ gungspotential extVCC und das Massepotential GND eingeschal­ tet sind, dann wird durch die Startschaltung 323hm das Schaltpotential Vr auf etwa den Potentialpegel des externen Stromversorgungspotentials extVCC festgesetzt. Danach nimmt im Zeitverlauf durch die Funktion der Widerstandssteuer­ schaltung 323hk der Potentialpegel des Schaltpotentials Vr ab. Wenn daher die in Fig. 15A gezeigte Widerstandswert­ schaltschaltung 323h verwendet wird, dann ist der Wider­ standswert des in der Stromsteuerschaltung enthaltenen n- Kanal-MOS-Transistors 323ei zur Zeit des Einschaltens des Stroms der kleinste, und der Widerstandswert wird zur Zeit des Einrastens vergrößert.

Da, wie vorstehend beschrieben, der Widerstandswert des in Fig. 11 gezeigten Widerstandstransistors 323ei zur Zeit der Stromversorgung minimiert und danach allmählich vergrößert wird, wenn zur Zeit des Einschaltens des Stroms eine große Differenz zwischen der Phase und der Frequenz des internen Taktsignals intCLK und des externen Taktsignals extCLK vor­ handen ist, schwanken bezüglich der Schwankung des Eingangs­ potentials Vin, das in den ersten Eingangsknoten 323da des in Fig. 11 gezeigten Operationsverstärkers 323d eingegeben wird, die Stromsteuersignale Vp und Vn bedeutsam, und folg­ lich ändert sich der Treibstrom des Ringoszillators bedeut­ sam. Daher wird das interne Taktsignal intCLK schnell in die Nähe des externen Taktsignals extCLK gezogen. Wenn inzwi­ schen das interne Taktsignal intCLK etwa soweit ist, daß es in das Taktsignal extCLK eingerastet ist, dann ist der Widerstandswert des Widerstandstransistors 323ei vergrößert worden, ist die Änderung des Treibstroms des Ringoszillators relativ zur Änderung der Steuersignale Vp und Vn kleiner ge­ macht und ändert sich das interne Taktsignal intCLK relativ langsam. Daher wird es leichter, das interne Taktsignal intCLK in das externe Taktsignal extCLK einzurasten, und die Unruhe des internen Taktsignals intCLK nach dem Einrasten kann kleiner gemacht werden.

Wenn ferner die Lieferung des externen Taktsignals extCLK in den Eingangsknoten für das externe Taktsignal 321a unter­ brochen ist, dann wird das Haltesignal HD auf den H-Pegel und das Haltesignal /HD auf den L-Pegel gesetzt. Als Reak­ tion darauf wird das im Schleifenfilter-Eingangsabschnitt vorgesehene Transfergate 323g nichtleitend gemacht und das Ausgangspotential Vin des Schleifenfilters 323c für einen vorgeschriebenen Zeitabschnitt beibehalten. Ähnlich wird in der Stromversorgungssteuerschaltung 323e das Transfergate 323eh nichtleitend gemacht und das Rückkopplungspotential Vf für einen vorgeschriebenen Zeitabschnitt mittels des Konden­ sators 323ee auf einem konstanten Potentialpegel gehalten. Da für einen vorgeschriebenen Zeitabschnitt das Eingangspo­ tential Vin und das Rückkopplungspotential Vf gehalten wer­ den, werden die Potentialpegel der Stromsteuersignale Vp und Vn folglich gehalten, und daher behält das interne Taktsi­ gnal intCLK für diesen Zeitabschnitt jenen Zustand bei, den es einnimmt, wenn die Lieferung des externen Taktsignals extCLK unterbrochen ist. Selbst wenn daher die Lieferung des externen Taktsignals extCLK zeitweilig unterbrochen ist, wird das interne Taktsignal intCLK stabil ausgegeben. Wenn die Lieferung des externen Taktsignals extCLK wiederaufge­ nommen wird, dann werden die Haltesignale HD und /HD ent­ sprechend auf den L-Pegel und den H-Pegel gesetzt und die Transfergates 323g und 323eh leitend gemacht. Folglich wer­ den gemäß der Phase/Frequenz des externen Taktsignals extCLK die Phase und die Frequenz des internen Taktsignals intCLK eingestellt. In diesem Fall wird das externe Taktsignal extCLK einfach zeitweilig unterbrochen oder abgeschaltet, und daher unterscheidet sich die Phase und die Frequenz des neu angelegten externen Taktsignals extCLK nicht sehr stark von der Phase und der Frequenz vor der Unterbrechung. Daher kann das interne Taktsignal intCLK in das externe Taktsignal extCLK leicht eingerastet werden.

Die dritte Ausführungsform

Fig. 16 zeigt einen Aufbau eines Hauptabschnitts eines SRAM gemäß einer dritten Ausführungsform der vorliegenden Erfin­ dung. Bei der in Fig. 16 gezeigten Ausführungsform ist außer dem in Fig. 11 gezeigten Aufbau eine Potentialhalte­ schaltung 323i zum Halten der Eingangspotentiale Vin und Vf des Operationsverstärkers 323d vorgesehen. Außer diesem Punkt ist der Aufbau derselbe wie derjenige der zweiten Aus­ führungsform, und seine Beschreibung wird nicht wiederholt.

Unter Bezugnahme auf Fig. 16 enthält die Potentialhalte­ schaltung 323i eine Potentialspeicherschaltung 323ia, die in Reaktion auf das Haltesignal HD das Eingangspotential Vin am Knoten 323da speichert; einen p-Kanal-MOS-Transistor 323ic, der zwischen dem internen Stromversorgungsknoten 300c und einem Knoten 323ib geschaltet ist; einen Operationsverstär­ ker 323id mit einem Eingang, der ein Analogsignal AN aus der Potentialspeicherschaltung 323ia und ein Potential am Knoten 323ib empfängt, und einem Ausgang, der mit dem Gate des p- Kanal-MOS-Transistors 323ic verbunden ist; ein Transfergate 323ie, das zwischen den Knoten 323ib und 323da geschaltet ist und in Reaktion auf die Haltesignale HD und /HD selektiv in den leitenden Zustand gesetzt wird; und ein Transfergate 323if, das zwischen den Knoten 323ib und 323ea geschaltet ist und in Reaktion auf die Haltesignale HD und /HD selektiv in den leitenden Zustand gesetzt wird. Wenn das Haltesignal HD sich vom L-Pegel auf den H-Pegel ändert und eine Unter­ brechung der Lieferung des externen Taktsignals extCLK an­ zeigt, dann wandelt die Potentialspeicherschaltung 323ia das Eingangspotential Vin am Knoten 323da in ein Digitalsignal um und speichert es und legt das gespeicherte Digitalsignal als Analogsignal AN an. Die Transfergates 323ie und 323if sind leitend gemacht, wenn das Haltesignal HD sich vom L- Pegel auf den H-Pegel ändert, was eine Unterbrechung des ex­ ternen Taktsignals extCLK anzeigt.

Die Potentialspeicherschaltung 323ia enthält ein Widerstand­ selement 323ih, das zwischen dem internen Stromversorgungs­ knoten 300c und einem Knoten 323ig geschaltet ist und einen Widerstandswert R aufweist; ein Widerstandselement 323ÿ, das zwischen dem Knoten 323ig und einem Knoten 323ii ge­ schaltet ist und einen Widerstandswert R aufweist; ein Widerstandselement 323 im, das zwischen dem Knoten 323ii und einem Knoten 323ik geschaltet ist und einen Widerstandswert R aufweist; ein Widerstandselement 323in, das zwischen dem Knoten 323ik und dem Masseknoten 300b geschaltet ist; eine Differenzverstärkerschaltung 323ip mit einem negativen Ein­ gang, der das Eingangspotential Vin empfängt, und einem positiven Eingang, der das Potential (3·intVCC/4) an dem Knoten 323ig empfängt, welche ein Signal IN1 mit dem H-Pegel ausgibt, wenn das Eingangssignal Vin kleiner als das Poten­ tial an dem Knoten 323ig ist, und andernfalls das Ausgangs­ signal IN1 mit dem L-Pegel ausgibt; eine Differenzverstär­ kerschaltung 323iq mit einem negativen Eingang, der das Ein­ gangspotential Vin empfängt, und einem positiven Eingang, der das Potential an dem Knoten 323ii empfängt, welche ein Signal IN2 ausgibt, das auf dem H-Pegel ist, wenn das Ein­ gangssignal Vin kleiner als das Potential an dem Knoten 323ii ist; eine Differenzverstärkerschaltung 323ir mit einem negativen Eingang, der das Eingangspotential Vin empfängt, und einem positiven Eingang, der das Potential (intVCC/4) an dem Knoten 323ik empfängt, welche ein Signal IN3 ausgibt, das den H-Pegel erreicht, wenn das Eingangssignal Vin klei­ ner als das Potential an dem Knoten 323ik ist; und eine Ver­ riegelungsschaltung 323is zum Verriegeln der Ausgangssignale IN1, IN2 und IN3 aus den Differenzverstärkerschaltungen 323ip, 323iq und 323ir als Reaktion auf einen Übergang des Datenhaltesignals HD von dem L-Pegel auf den H-Pegel und zum Ausgeben derselben als Ausgangssignale OUT1, OUT2 und OUT3. Die Ausgangssignale IN1, IN2 und IN3 aus den Differenzver­ stärkerschaltungen 323ip, 323iq und 323ir ändern sich in digitaler Art und Weise. Die Verriegelungsschaltung 323is ist beispielsweise durch ein D-Typ-Flipflop gebildet.

Die Potentialspeicherschaltung 323ia enthält ferner eine Konstantstromschaltung 323iu, die zwischen dem internen Stromversorgungsknoten 300c und einem Knoten 323it, in den das Analogsignal AN ausgegeben wird, geschaltet ist, welche einen Konstantstrom i (= intVCC/(4·R)) liefert; Widerstands­ elemente 323iv1, 323iv2, 323iv3 und 323iv4, die miteinander in Reihe zwischen dem Knoten 323it und dem Masseknoten 300b geschaltet sind und von denen jedes einen Widerstandswert R aufweist; einen n-Kanal-MOS-Transistor 323iw, der mit beiden Enden des Widerstandselements 323iv1 verbunden ist und an seinem Gate das Signal OUT1 aus der Verriegelungsschaltung 323is empfängt; einen n-Kanal-MOS-Transistor 323ix, der parallel zu dem Widerstandselement 323iv2 geschaltet ist und an seinem Gate das Signal OUT2 aus der Verriegelungsschal­ tung 323is empfängt; und einen n-Kanal-MOS-Transistor 323iy, der parallel zu dem Widerstandselement 323iv3 geschaltet ist und an seinem Gate das Signal OUT3 aus der Verriegelungs­ schaltung 323is empfängt.

Das Transfergate 323ie enthält einen n-Kanal-MOS-Transistor 323ie1, der zwischen dem Knoten 323ib und dem Eingangsknoten 323da (oder dem Ausgangsknoten 323b des Schleifenfilters 323c) geschaltet ist und an seinem Gate das Haltesignal HD empfängt; und einen p-Kanal-MOS-Transistor 323ie2, der parallel zu dem n-Kanal-MOS-Transistor 323ie1 zwischen dem Knoten 323ib und dem Eingangsknoten 323da geschaltet ist und an seinem Gate das Haltesignal /HD empfängt. Das Transfer­ gate 323if enthält einen n-Kanal-MOS-Transistor 323if1, der zwischen den Knoten 323ib und 323ea (einem Eingangsknoten des Operationsverstärkers 323d) geschaltet ist und an seinem Gate das Haltesignal HD empfängt; und einen p-Kanal-MOS- Transistor 323if2, der parallel zu dem n-Kanal-MOS-Transi­ stor 323if1 zwischen den Knoten 323ib und 323ea geschaltet ist und an seinem Gate das Haltesignal /HD empfängt. Der Be­ trieb wird beschrieben.

Wenn in der Potentialspeicherschaltung 323ia das Eingangspo­ tential Vin aus dem Knoten 323da in einem Bereich zwischen dem Massepotential und dem Potential intVCC/4 am Knoten 323it ist, dann sind die aus den Differenzverstärkerschal­ tungen 323ip, 323iq und 323ir ausgegebenen Signale IN1, IN2 und IN3 entsprechend auf den H-Pegel, den H-Pegel und den H- Pegel gesetzt. Wenn das Eingangspotential Vin in einem Be­ reich zwischen dem Potential (intVCC/4) an dem Knoten 323ik und dem Potential (intVCC/2) an dem Knoten 323ii ist, dann sind die aus den Differenzverstärkerschaltungen 323ip, 323iq und 323ir ausgegebenen Signale IN1, IN2 und IN3 entsprechend auf den H-Pegel, den H-Pegel und den L-Pegel gesetzt. Wenn das Eingangspotential Vin in einem Bereich zwischen dem Potential (intVCC/2) an dem Knoten 323ii und dem Potential (3·intVCC/4) an dem Knoten 323ig ist, dann sind die aus den Differenzverstärkerschaltungen 323ip, 323iq und 323ir aus­ gegebenen Signale IN1, IN2 und IN3 entsprechend auf den H- Pegel, den L-Pegel und den L-Pegel gesetzt. Wenn das Ein­ gangspotential Vin in einem Bereich zwischen dem Potential (3·intVCC/4) an dem Knoten 323ig und dem internen Stromver­ sorgungspotential intVCC ist, dann sind die aus den Diffe­ renzverstärkerschaltungen 323ip, 323iq und 323ir ausgegebe­ nen Signale IN1, IN2 und IN3 entsprechend auf den L-Pegel, den L-Pegel und den L-Pegel gesetzt.

Wenn die Lieferung des externen Taktsignals extCLK unter­ brochen ist und das Haltesignal HD auf den H-Pegel gesetzt ist, dann verriegelt die Verriegelungsschaltung 323is diese Eingangssignale IN1 bis IN3 und gibt sie als Ausgangssignale OUT1 bis OUT3 aus. Wenn die Signale OUT1, OUT2 und OUT3 entsprechend auf dem H-Pegel, dem H-Pegel und dem H-Pegel sind, dann sind die n-Kanal-MOS-Transistoren 323iw, 323ix und 323iy alle leitend gemacht und ist daher der kombinierte Widerstandswert zwischen dem Knoten 323it und dem Masse­ knoten 300b auf etwa R festgesetzt. Der durch die Konstant­ stromschaltung 323iu gelieferte Strom i ist i=intVCC/(4·R), und daher wird das aus dem Knoten 323it ausgegebene Analog­ signal AN AN = R · i = intVCC/4 sein.

Wenn die Signale OUT1, OUT2 und OUT3 entsprechend auf dem H- Pegel, dem H-Pegel und dem L-Pegel sind, dann sind die n- Kanal-MOS-Transistoren 323iw und 323ix leitend und ist der MOS-Transistor 323iy nichtleitend gemacht. Daher ist der kombinierte Widerstandswert zwischen dem Knoten 323it und dem Masseknoten 300b auf etwa 2·R festgesetzt. In diesem Fall wird das aus dem Knoten 323it ausgegebene Analogsignal AN AN = 2 · R · i = intVCC/2 sein.

Wenn die Signale OUT1, OUT2 und OUT3 entsprechend auf dem H- Pegel, dem L-Pegel und dem L-Pegel sind, dann ist der n- Kanal-MOS-Transistor 323iw leitend und sind die n-Kanal-MOS- Transistoren 323ix und 323iy beide nichtleitend gemacht. Da­ her ist der kombinierte Widerstandswert zwischen dem Knoten 323it und dem Masseknoten 300b etwa 3·R. Daher wird das aus
dem Knoten 323it ausgegebene Analogsignal AN AN = 3 · R · i = 3·intVCC/4 sein.

Wenn die Signale OUT1, OUT2 und OUT3 entsprechend auf dem L- Pegel, dem H-Pegel und dem L-Pegel sind, dann sind die n- Kanal-MOS-Transistoren 323iw, 323ix und 323iy alle nichtlei­ tend gemacht, und daher ist der kombinierte Widerstandswert zwischen dem Knoten 323it und dem Masseknoten 300b auf etwa 4·R festgesetzt. Daher wird das aus dem Knoten 323it ausge­ gebene Analogsignal AN AN = 4 · R · i = intVCC sein.

Die Potentialspeicherschaltung 323ia wandelt nämlich das Eingangspotential Vin in ein Digitalsignal mit einer Auflö­ sung von vier Stufen um und speichert dasselbe und gibt das gespeicherte Digitalsignal nach dem Umwandeln desselben in das Analogsignal AN mittels einer durch die Konstantstrom­ schaltung 323if und die Widerstandselemente 323iv1 bis 323iv4 gebildeten Schaltung aus.

Wenn das Potential an dem Knoten 323ib größer als das Ana­ logsignal AN ist, dann macht der Operationsverstärker 323id den p-Kanal-MOS-Transistor 323ic nichtleitend, und wenn das Potential an dem Knoten 323ib kleiner als das Analogsignal AN ist, dann macht er den p-Kanal-MOS-Transistor 323ic lei­ tend. Daher wird das Potential an dem Knoten 323ib ebenso­ groß wie das Potential des Analogsignals AN gemacht. Die Transfergates 323ie und 323if werden leitend gemacht, wenn die Lieferung des externen Taktsignals extCLK unterbrochen ist. Da der Knoten 323ib elektrisch verbunden ist mit den Knoten 323da und 323ea, wenn die Lieferung des externen Taktsignals extCLK unterbrochen ist, werden daher das Ein­ gangspotential Vin an dem Knoten 323da und das Rückkopp­ lungspotential Vf an dem Knoten 323ea gleichgemacht und auf dem Potential des Analogsignals AN gehalten.

Da durch die Potentialhalteschaltung 323i das Eingangspoten­ tial Vin und das Rückkopplungssignal Vf gehalten werden und folglich die Stromsteuersignale Vp und Vn gehalten werden, behält das interne Taktsignal intCLK den Zustand bei, den es einnahm, wenn die Lieferung des externen Taktsignals extCLK unterbrochen war. Wenn daher die Lieferung des externen Taktsignals extCLK wiederaufgenommen wird, dann kann das interne Taktsignal intCLK in das externe Taktsignal extCLK schnell eingerastet werden.

Vor allem wenn die Potentialhalteschaltung 323i verwendet wird, dann kann im Unterschied zu dem Aufbau der Fig. 11 der Potentialpegel des Eingangspotentials Vin für einen großen Zeitabschnitt mittels der Verriegelungsschaltung 323is gehalten werden, und daher kann das interne Taktsignal intCLK stabil bereitgestellt werden, selbst wenn für einen großen Zeitabschnitt das externe Taktsignal extCLK unter­ brochen ist.

Die vierte Ausführungsform

Fig. 17 zeigt einen Aufbau eines Hauptabschnitts einer Halbleiterspeichereinrichtung gemäß einer vierten Ausfüh­ rungsform der vorliegenden Erfindung. Fig. 17 zeigt nur den Aufbau der Stromsteuerschaltung 323. Der Aufbau der anderen Abschnitte ist derselbe wie bei der vorstehenden dritten Ausführungsform, und daher werden die Teile, die denen der ersten bis dritten Ausführungsform entsprechen, durch die­ selben Bezugszeichen bezeichnet und wird deren detaillierte Beschreibung nicht wiederholt.

Bei dem in Fig. 17 gezeigten Aufbau hält die Potential­ halteschaltung 323i nur das Eingangspotential Vin des Opera­ tionsverstärkers 323d und stellt dieses Potential ein. In der Potentialhalteschaltung 323i ist daher zwischen den Knoten 323ib und 323da nur ein Transfergate 323ie vorgese­ hen. Das in Fig. 16 gezeigte Transfergate 323if für das Rückkopplungssignal Vf ist nicht vorgesehen.

In der p-Kanalstromsteuerschaltung 323e ist im Unterschied zu dem in Fig. 11 gezeigten Aufbau zwischen dem Knoten 323ea und dem MOS-Transistor 323ei das Transfergate 323eh nicht vorgesehen.

Wenn bei dem in Fig. 17 gezeigten Aufbau das Anlegen des externen Taktsignals extCLK an den Eingangsknoten für das externe Taktsignal 321a unterbrochen ist, dann wird mittels der Potentialhalteschaltung 323i das Eingangspotential Vin an dem ersten Eingangsknoten 323da des Operationsverstärkers 323d gehalten. Mittels der Potentialhalteschaltung 323i wird nur das Eingangspotential Vin und nicht das Rückkopplungspo­ tential Vf gehalten. Wenn jedoch mittels der Potentialhalte­ schaltung 323i das Eingangspotential Vin gehalten wird, dann ist der Operationsverstärker 323d so in Betrieb, daß er das Eingangspotential Vin ebensogroß wie das Rückkopplungspoten­ tial Vf aus dem Knoten 323ea macht. Selbst wenn daher mit­ tels der Potentialhalteschaltung 323i das Rückkopplungspo­ tential Vf an dem Knoten 323ea nicht gehalten wird, kann mittels des Operationsverstärkers 323d das Rückkopplungspo­ tential Vf in dem Zustand gehalten werden, den es einnimmt, wenn die Lieferung des externen Taktsignals extCLK unterbro­ chen ist, und daher wird das interne Taktsignal intCLK in jenem Zustand sicher aufrechterhalten, welchen es einnimmt, wenn die Lieferung des externen Taktsignals extCLK unterbro­ chen ist.

Gemäß dem in Fig. 17 gezeigten Aufbau werden das Transfer­ gate 323if in der Potentialhalteschaltung 323i und 90005 00070 552 001000280000000200012000285918989400040 0002019602845 00004 89886das Transfergate 323eh in der p-Kanal-Stromsteuerschaltung 323e unnötig, und daher kann im Vergleich zu dem in Fig. 16 ge­ zeigten Aufbau die Layoutfläche der Schaltung zum Synchroni­ sieren eines internen Taktsignals 320 verkleinert werden.

Die fünfte Ausführungsform

Fig. 18 zeigt einen Aufbau eines Hauptabschnitts einer Halbleiterspeichereinrichtung gemäß einer fünften Ausfüh­ rungsform der vorliegenden Erfindung. Fig. 18 zeigt nur den Aufbau der Stromsteuerschaltung 323, und der übrige Aufbau ist derselbe wie derjenige bei der vorstehenden ersten bis vierten Ausführungsform. Bei dem Aufbau der in Fig. 18 ge­ zeigten Stromsteuerschaltung 323 sind der Operationsverstär­ ker 323d und die p-Kanal-Stromsteuerschaltung 323e nicht vorgesehen. In einer Ladungspumpschaltung 322 empfängt ein p-Kanal-MOS-Transistor 322d an seinem Gate ein invertiertes Signal UP des Vergleichssignals /UP und empfängt ein n- Kanal-MOS-Transistor 322f an seinem Gate ein invertiertes Signal /DOWN des Vergleichssignals DOWN. Der übrige Aufbau ist derselbe wie der bei der vorstehenden vierten Ausfüh­ rungsform, und die entsprechenden Abschnitte sind durch dieselben Bezugszeichen bezeichnet.

Wenn bei dem in Fig. 18 gezeigten Aufbau die Phase/Frequenz des internen Taktsignals intCLK bezüglich derjenigen des ex­ ternen Taktsignals extCLK vorauseilt/größer ist, dann wird das Vergleichssignal UP auf den H-Pegel und das Vergleichs­ signal /DOWN auf den H-Pegel gesetzt. In diesem Zustand nimmt ein Potential Va an dem Knoten 322a ab, da er durch den MOS-Transistor 322f entladen wird, und folglich nimmt der Potentialpegel des p-Kanal-Stromsteuersignals Vp auch ab. Wenn umgekehrt die Phase/Frequenz des internen Taktsi­ gnals intCLK nacheilt/kleiner ist, dann wird das Vergleichs­ signal UP auf den L-Pegel und das Vergleichssignal /DOWN auf den L-Pegel gesetzt. In diesem Zustand wird mittels des MOS- Transistors 322d das Potential Va am Knoten 322a geladen, und daher nimmt das Potential zu. Folglich nimmt der Poten­ tialpegel des p-Kanal-Stromsteuersignals Vp auch zu, wird die Phase des internen Taktsignals intCLK verzögert und folglich die Frequenz kleiner gemacht. Wenn das interne Taktsignal intCLK phasenmäßig synchronisiert ist mit dem externen Taktsignal extCLK, dann wird das Vergleichssignal UP auf den H-Pegel und das Vergleichssignal /DOWN auf den L- Pegel gesetzt, und das Potential Va ändert sich nicht.

Wenn die Lieferung des externen Taktsignals extCLK unterbro­ chen ist, dann wird das Transfergate 323g nichtleitend und das Transfergate 323ie leitend gemacht. Folglich wird mit­ tels der Potentialhalteschaltung 323i der Potentialpegel des aus dem Ausgangsknoten 323b des Schleifenfilters 323c ausge­ gebenen p-Kanal-Stromsteuersignals Vp gehalten und das in­ terne Taktsignal intCLK in dem Zustand behalten, den es ein­ nahm, wenn die Lieferung des externen Taktsignals extCLK unterbrochen war. Wenn die Lieferung des externen Taktsi­ gnals extCLK wiederaufgenommen wird, dann wird das Transfer­ gate 323g leitend und das Transfergate 323ie nichtleitend gemacht. Der Potentialpegel des p-Kanal-Stromsteuersignals Vp ändert sich aus dem Zustand, den es einnimmt, wenn die Phase synchronisiert ist, gemäß dem Ausgangspotential Va aus der Ladungspumpschaltung 322. Wenn daher die Lieferung des Taktes wiederaufgenommen ist, dann kann das interne Taktsi­ gnal intCLK in das externe Taktsignal extCLK leicht einge­ rastet werden.

Die sechste Ausführungsform

Fig. 19 zeigt einen Aufbau eines Hauptabschnitts einer Halbleiterspeichereinrichtung gemäß einer sechsten Ausfüh­ rungsform der vorliegenden Erfindung. In Fig. 19 ist nur der Aufbau der in der Schaltung zum Synchronisieren eines internen Taktsignals 320 enthaltenen Schaltung zum Erzeugen eines internen Taktsignals 324 dargestellt. Der übrige Auf­ bau ist derselbe wie derjenige einer beliebigen der ersten bis fünften Ausführungsform. Bei dem in Fig. 19 gezeigten Aufbau wird anstelle der PLL-Schaltung eine DLL-(Delay- Locked-Loop-)Schaltung dazu verwendet, um das interne Takt­ signal intCLK zu erzeugen. Insbesondere wird, wie in Fig. 19 gezeigt, anstatt des in der Schaltung zum Erzeugen eines internen Taktsignals 324 enthaltenen Ringoszillators eine das externe Taktsignal extCLK empfangende Verzögerungsschal­ tung verwendet, wie in Fig. 19 dargestellt. Die die drei Stufen von Invertern 324a enthaltende Schaltung zum Erzeugen eines internen Taktsignals 324 empfängt das externe Taktsi­ gnal extCLK, verzögert es und invertiert es, um das interne Taktsignal intCLK zu erzeugen. Der Aufbau des Inverters 324a ist derselbe wie derjenige, welcher in Fig. 8 gezeigt ist, und die entsprechenden Abschnitte sind durch dieselben Be­ zugszeichen bezeichnet.

Der Betrieb des in Fig. 19 gezeigten Aufbaus wird unter Be­ zugnahme auf Fig. 20 beschrieben, welche eine Darstellung seiner Wellenformen ist.

Fig. 20 zeigt den Betrieb der Schaltung zum Synchronisieren eines internen Taktsignals 320 gemäß den Vergleichssignalen /UP und DOWN, wenn die Phase des internen Taktsignals intCLK derjenigen des externen Taktsignals extCLK vorauseilt. Wie in (a) und (b) der Fig. 20 gezeigt, sind kurz vor einem Zeitpunkt t1 das externe Taktsignal extCLK und das interne Taktsignal intCLK beide auf demselben L-Pegel, und daher setzt die Phasenvergleichsschaltung 321 das Vergleichssignal /UP auf den H-Pegel, wie in (c) der Fig. 20 gezeigt, und setzt sie das Vergleichssignal DOWN auf den L-Pegel, wie in (d) der Fig. 20 gezeigt. In diesem Zustand sind die in der Ladungspumpschaltung 322 enthaltenen MOS-Transistoren 322d und 322f (siehe zum Beispiel Fig. 11) beide ausgeschaltet, und ändert sich der Potentialpegel des p-Kanal-Stromsteuer­ signals Vp nicht, wie in (e) der Fig. 20 gezeigt.

Wenn unter Bezugnahme auf (a) und (b) der Fig. 20 zur Zeit t1 das interne Taktsignal intCLK auf den H-Pegel zunimmt und danach zu einer Zeit t2 das externe Taktsignal extCLK auf den H-Pegel zunimmt, dann ermittelt die Phasenvergleichs­ schaltung 321, daß die Phase des internen Taktsignals intCLK derjenigen des externen Taktsignals extCLK vorauseilt, und sie behält das Vergleichssignal /UP auf dem H-Pegel, wie in (c) der Fig. 20 gezeigt, und vergrößert das Vergleichssi­ gnal DOWN, wie in (d) der Fig. 20 gezeigt. Durch die Ladungspumpschaltung 322 und die Stromsteuerschaltung 323 nimmt folglich der Potentialpegel des p-Kanal-Stromsteuersi­ gnals Vp zu, wie in (e) der Fig. 20 gezeigt. Folglich nimmt der Treibstrom (der Betriebsstrom oder der Lade-/Entlade­ strom) des in der Schaltung zum Erzeugen eines internen Taktsignals 324 enthaltenen Inverters 324a ab, und die Ver­ zögerungszeit des internen Taktsignals intCLK wird größer.

Wenn unter Bezugnahme auf (a) der Fig. 20 zur Zeit t2 das externe Taktsignal extCLK auf den H-Pegel zunimmt, dann sind das externe Taktsignal extCLK und das interne Taktsignal intCLK beide auf den H-Pegel gesetzt, wobei die Phasenver­ gleichsschaltung 321 die Vergleichssignale /UP und DOWN zu­ rücksetzt, wie in (c) und (d) der Fig. 20 gezeigt, und die Änderung des p-Kanal-Stromsteuersignals Vp gestoppt wird. Wenn danach das interne Taktsignal intCLK zu einer Zeit t3 abnimmt, welche kleiner als eine Zeit t4 ist, zu der das ex­ terne Taktsignal extCLK auf den L-Pegel abnimmt, wie in (a) und (b) der Fig. 20 gezeigt, dann ermittelt die Phasenver­ gleichsschaltung 321 das Vorauseilen der Phase des internen Taktsignals intCLK bezüglich derjenigen des externen Taktsi­ gnals extCLK, so daß das Vergleichssignal /UP auf dem H- Pegel behalten wird, wie in (c) der Fig. 20 gezeigt, und das Vergleichssignal DOWN auf den H-Pegel gesetzt wird, wie in (d) der Fig. 20 gezeigt. Folglich nimmt durch die Ladungspumpschaltung 322 und die Stromsteuerschaltung 323 der Potentialpegel des p-Kanalstromsteuersignals Vp zu, wie in (e) der Fig. 20 gezeigt, und die Verzögerungszeit des internen Taktsignals intCLK wird größer gemacht.

Wenn, wie in Fig. 20 zu einer Zeit t5 und danach gezeigt, das interne Taktsignal intCLK synchronisiert ist mit dem ex­ ternen Taktsignal extCLK (wenn es eingerastet ist), dann werden die Vergleichssignale /UP und DOWN kaum aktiviert, und sie sind für einen kleinen Zeitabschnitt bei der Zunahme und der Abnahme des externen Taktsignals extCLK aktiviert, wie in (c) und (d) der Fig. 20 gezeigt. Daher ändert sich das p-Kanal-Stromsteuersignal Vp kaum, sondern wird auf etwa konstantem Potentialpegel aufrechterhalten, wie in (e) der Fig. 20 gezeigt.

Es wird nun Bezug genommen auf die Timingdarstellung der Fig. 21, wobei der Betrieb beschrieben wird, bei welchem die Phase des internen Taktsignals intCLK der Phase des externen Taktsignals extCLK nacheilt.

Wie in (a) und (b) der Fig. 21 gezeigt, sind kurz vor einem Zeitpunkt t1 das externe Taktsignal extCLK und das interne Taktsignal intCLK beide auf demselben L-Pegel, und daher ist die Phasenvergleichsschaltung 321 zurückgesetzt und sind die Vergleichssignale /UP und DOWN entsprechend auf dem H-Pegel und dem L-Pegel gehalten, wie in (c) und (d) der Fig. 21 gezeigt. In diesem Zustand ändert sich das p-Kanal-Strom­ steuersignal Vp nicht, wie in (e) der Fig. 21 gezeigt.

Wenn unter Bezugnahme auf (a) der Fig. 21 zur Zeit t1 das externe Taktsignal extCLK auf den H-Pegel zunimmt, dann er­ mittelt die Phasenvergleichsschaltung 321 das Nacheilen der Phase des internen Taktsignals intCLK bezüglich derjenigen des externen Taktsignals extCLK, so daß sie das Vergleichs­ signal /UP auf den L-Pegel verkleinert, wie in (c) der Fig. 21 gezeigt, und folglich wird durch die Ladungspumpschaltung 322 und die Stromsteuerschaltung 323 der Potentialpegel des p-Kanal-Stromsteuersignals Vp verkleinert, wie in (e) der Fig. 21 gezeigt. Als Reaktion darauf wird der Treibstrom (der Lade-/Entladestrom) der Schaltung zum Erzeugen eines internen Taktsignals 324 (des Inverters 324a) vergrößert und die Verzögerungszeit des internen Taktsignals intCLK kleiner gemacht.

Wenn, wie in (a) der Fig. 21 gezeigt, zur Zeit t2 das in­ terne Taktsignal intCLK zunimmt, dann erreichen das externe Taktsignal extCLK und das interne Taktsignal intCLK beide den H-Pegel, wobei die Phasenvergleichsschaltung 321 zurück­ gesetzt wird und die Vergleichssignale /UP und DOWN entspre­ chend auf den H-Pegel und den L-Pegel gesetzt werden, wie in (c) und (d) der Fig. 21 gezeigt. In diesem Zustand ändert sich das p-Kanal-Stromsteuersignal Vp nicht, wie in (e) der Fig. 21 gezeigt.

Wenn unter Bezugnahme auf (a) und (b) der Fig. 21 zu einer Zeit t3 das externe Taktsignal extCLK auf den L-Pegel ab­ nimmt und danach zu einer Zeit t4 das interne Taktsignal intCLK abnimmt, dann ermittelt die Phasenvergleichsschaltung 321 das Nacheilen der Phase des internen Taktsignals intCLK bezüglich derjenigen des externen Taktsignals extCLK, wobei sie das Vergleichssignal /UP auf den L-Pegel verkleinert, wie in (c) der Fig. 21 gezeigt, und das Vergleichssignal DOWN auf dem L-Pegel behält, wie in (d) der Fig. 21 ge­ zeigt. Folglich wird das Potential des p-Kanalstromsteuer­ signals Vp verkleinert, wie in (e) der Fig. 21 gezeigt, und die Verzögerungszeit des internen Taktsignals intCLK kleiner gemacht.

Wenn das interne Taktsignal intCLK synchronisiert ist mit dem externen Taktsignal extCLK (wenn es eingerastet ist), dann werden nach einem Zeitpunkt t5 die Vergleichssignale /UP und DOWN kaum aktiviert, wie in Fig. 21 gezeigt, und diese Signale sind nur für einen sehr kleinen Zeitabschnitt bei der Zunahme und der Abnahme des externen Taktsignals extCLK aktiviert, wie in (c) und (d) der Fig. 21 gezeigt. Daher ändert sich das p-Kanal-Stromsteuersignal Vp kaum, wie in (e) der Fig. 21 gezeigt, sondern behält einen etwa konstanten Potentialpegel.

Selbst wenn die vorstehend beschriebene Inverterverzöge­ rungsschaltung verwendet wird, kann dieselbe Wirkung wie bei der vorstehenden ersten bis fünften Ausführungsform erreicht werden. Die Schaltung zum Erzeugen eines internen Taktsi­ gnals 324 funktioniert als Verzögerungsschaltung, und daher kann eine gerade Anzahl von Stufen von Invertern 324a vorge­ sehen sein (da es nicht notwendig ist, einen Ringoszillator zu bilden).

Die siebente Ausführungsform

Die Fig. 22A und 22B zeigen schematisch einen Aufbau des Hauptabschnitts des SRAM gemäß einer siebenten Ausführungs­ form. Die Fig. 22A und 22B zeigen den Aufbau der Schal­ tung zum Erzeugen eines internen Taktsignals 324. Der übrige Aufbau ist derselbe wie bei der vorstehenden ersten bis fünften Ausführungsform, und daher ist er weggelassen. Unter Bezugnahme auf Fig. 22A gibt es drei Differenzverstärker­ schaltungen 324b, die im Ring geschaltet sind, und eine Dif­ ferenzverstärkerschaltung (einen Puffer für den internen Takt) 324c zum Verstärken eines Ausgangs der Differenzver­ stärkerschaltung 324b in der letzten Stufe. Jede der Diffe­ renzverstärkerschaltungen 324a enthält komplementäre Ein­ gangsknoten 324ba und 324bb und komplementäre Ausgangsknoten 324bc und 324bd. Wenn das Potential an dem Eingangsknoten 324ba größer als dasjenige des Eingangsknotens 324bb ist, dann ist das Potential an dem Ausgangsknoten 324bc so fest­ gesetzt, daß es größer als dasjenige an dem Ausgangsknoten 324bd ist. Zu dieser Zeit wird zwischen den Ausgangsknoten 324bc und 324bd eine Potentialdifferenz erzeugt, die größer als die zwischen den Eingangsknoten 324ba und 324bb erzeugte Potentialdifferenz ist. Wenn umgekehrt das Potential an dem Eingangsknoten 324ba kleiner als das Potential an dem Knoten 324bb ist, dann ist das Potential an dem Ausgangsknoten 324bc so festgesetzt, daß es kleiner als das Potential an dem Ausgangsknoten 324bd ist. In diesem Fall wird zwischen den Ausgangsknoten 324bc und 324bd auch eine Potentialdif­ ferenz erzeugt, die größer als diejenige ist, welche zwi­ schen den Eingangsknoten 324ba und 324bb entwickelt wird.

Die Differenzverstärkerschaltung 324b enthält einen p-Kanal- Stromsteuertransistor 324bf, der zwischen dem internen Stromversorgungsknoten 300d für Takte und einem Knoten 324be geschaltet ist und an seinem Gate das p-Kanal-Stromsteuersi­ gnal Vp empfängt; einen p-Kanal-MOS-Transistor 324bg, der zwischen dem Knoten 324be und dem Ausgangsknoten 324bd ge­ schaltet ist und dessen Gate verbunden ist mit dem Ausgangs­ knoten 324bd; einen p-Kanal-MOS-Transistor 324bh, der zwi­ schen dem Knoten 324be und dem Ausgangsknoten 324bc geschal­ tet ist und dessen Gate verbunden ist mit dem Ausgangsknoten 324bd; einen n-Kanal-Eingangstransistor 324bj, der zwischen dem Ausgangsknoten 324bd und einem Knoten 324bi geschaltet ist und dessen Gate verbunden ist mit dem Eingangsknoten 324ba; einen n-Kanal-Eingangstransistor 324bk, der zwischen dem Ausgangsknoten 324bc und dem Knoten 324bi geschaltet ist und dessen Gate verbunden ist mit dem Eingangsknoten 324bb; und einen n-Kanal-Stromsteuertransistor 324bm, der zwischen dem Knoten 324bi und dem Masseknoten 300b geschaltet ist und dessen Gate so geschaltet ist, daß es das n-Kanal-Stromsteu­ ersignal Vn empfängt. Die p-Kanal-MOS-Transistoren 324bg und 324bh bilden eine Stromspiegelschaltung.

Die Differenzverstärkerschaltung (Puffer für den internen Takt) 324c, die die komplementären Ausgangssignale der Dif­ ferenzverstärkerschaltung 324b in der letzten Stufe emp­ fängt, dient als Puffer für den internen Takt, welcher die komplementären Ausgangssignale aus der Differenzverstärker­ schaltung 324b in der letzten Stufe differenzmäßig ver­ stärkt, um das interne Taktsignal intCLK zu erzeugen, das auf den H-Pegel oder den L-Pegel festgesetzt ist. Der Puffer für den internen Takt 324c enthält einen p-Kanal-MOS-Transi­ stor 324cb, der zwischen dem internen Stromversorgungsknoten 300c und einem Ausgangsknoten für das interne Taktsignal 325 geschaltet ist und dessen Gate verbunden ist mit einem Knoten 324ca; einen p-Kanal-MOS-Transistor 324cc, der zwi­ schen dem internen Stromversorgungsknoten 300c und dem Knoten 324ca geschaltet ist und dessen Gate verbunden ist mit dem Knoten 324ca; einen n-Kanal-MOS-Transistor 324ce, der zwischen dem Ausgangsknoten für das interne Taktsignal 325 und einem Knoten 324cd geschaltet ist und dessen Gate verbunden ist mit dem Ausgangsknoten 324bd der Differenzver­ stärkerschaltung 324b der letzten Stufe; einen n-Kanal-MOS- Transistor 324cf, der zwischen den Knoten 324ca und 324cd geschaltet ist und dessen Gate verbunden ist mit dem Aus­ gangsknoten 324bc der Differenzverstärkerschaltung 324b der letzten Stufe; und einen n-Kanal-MOS-Transistor 324cg, der zwischen dem Knoten 324cd und dem Masseknoten 300b geschal­ tet ist und dessen Gate verbunden ist mit dem internen Stromversorgungsknoten 300c. Die p-Kanal-MOS-Transistoren 324cc und 324cb bilden eine Stromspiegelschaltung. Der als Stromquellentransistor dienende n-Kanal-MOS-Transistor 324cg hat sein Gate verbunden mit dem internen Stromversorgungs­ knoten 300c, und er weist eine große Stromtreibfähigkeit auf. Daher weist der Puffer für den internen Takt 324c einen großen Betriebsstrom auf, und er treibt mit großer Schnel­ ligkeit das interne Taktsignal intCLK auf den H-Pegel oder den L-Pegel.

Das interne Taktsignal Φ1 wird aus einem Puffer für den internen Takt 324d ausgegeben, welcher die komplementären Ausgangssignale der Differenzverstärkerschaltung 324b der zweiten Stufe empfängt. Das interne Taktsignal Φ2 wird aus einem Puffer für den internen Takt 324e ausgegeben, welcher die aus der Differenzverstärkerschaltung 324b der ersten Stufe ausgegebenen komplementären Ausgangssignale empfängt.

Die Puffer für den internen Takt 324d und 324e haben densel­ ben Aufbau wie der Puffer für den internen Takt 324c.

Fig. 22B zeigt die Verschaltung zwischen der Differenzver­ stärkerschaltung 324b und dem Puffer für den internen Takt 324c, welche in Fig. 22A gezeigt sind. Wie in Fig. 22A dargestellt, sind an den positiven und den negativen Ein­ gangsknoten der Differenzverstärkerschaltung 324b der zwei­ ten Stufe das positive Ausgangssignal und das komplementäre Ausgangssignal der Differenzverstärkerschaltung 324b der ersten Stufe angelegt. Das positive und das komplementäre Ausgangssignal der Differenzverstärkerschaltung 324b der zweiten Stufe sind an den negativen und den positiven Ein­ gangsknoten der Differenzverstärkerschaltung 324b der letz­ ten Stufe angelegt. Das positive und das komplementäre Aus­ gangssignal aus der Differenzverstärkerschaltung 324b der letzten Stufe sind sowohl an den negativen und den positiven Eingangsknoten der Differenzverstärkerschaltung 324b der ersten Stufe als auch an den positiven und den negativen Eingangsknoten des Puffers für den internen Takt 324c ange­ legt. Jede Differenzverstärkerschaltung 324b funktioniert als invertierender Verstärker, und in Kombination bilden die Differenzverstärkerschaltungen 324b einen Ringoszillator. In diesem Fall hat die Differenzverstärkerschaltung 324b im Vergleich mit einem Inverter mit gewöhnlicher CMOS-Struktur eine bessere Verstärkungscharakteristik, und die Amplitude des positiven und des negativen Ausgangssignals wird kleiner als die Differenz zwischen dem internen Stromversorgungspo­ tential VCC und dem Massepotential GND gemacht (Der Betrag des Betriebsstroms wird mittels der Stromsteuersignale Vp und Vn eingestellt.). Die Differenzverstärkerschaltungen 324b arbeiten daher mit großer Geschwindigkeit und geben sich mit großer Schnelligkeit ändernde Signale aus. Selbst wenn daher das externe Taktsignal extCLK eine große Frequenz aufweist, kann das interne Taktsignal intCLK, dessen Phase synchronisiert ist mit derjenigen dieses sehr schnellen ex­ ternen Taktsignals extCLK, sicher erzeugt werden.

Der Puffer für den internen Takt 324c enthält einen Strom­ quellentransistor 324cg, der einen großen Leitwert hat und daher eine große Stromtreibfähigkeit vorsieht. Er arbeitet daher mit großer Geschwindigkeit und treibt mit großer Schnelligkeit das interne Taktsignal intCLK auf den H-Pegel und den L-Pegel.

Fig. 23 zeigt einen anderen Aufbau der Schaltung zum Erzeu­ gen eines internen Taktsignals 324. Bei dem in Fig. 23 ge­ zeigten Aufbau sind drei Stufen von einen Ringoszillator bildenden Differenzverstärkerschaltungen 324f vorgesehen. Die Differenzverstärkerschaltung 324f enthält komplementäre Eingangsknoten 324fa und 324fb und komplementäre Ausgangs­ knoten 324fc und 324fd. Wenn das Potential an dem Eingangs­ knoten 324fa größer als dasjenige des Eingangsknotens 324fb ist, dann wird das Potential an dem Ausgangsknoten 324fc größer als dasjenige des Ausgangsknotens 324fd gemacht. Zu dieser Zeit wird die zwischen den Ausgangsknoten 324fc und 324fd entwickelte Potentialdifferenz größer als die Poten­ tialdifferenz zwischen den Eingangsknoten 324fa und 324fb gemacht.

Die Differenzverstärkerschaltung 324f enthält einen p-Kanal- Stromsteuertransistor 324ff, der zwischen dem internen Stromversorgungsknoten 300d für Takte und einem Knoten 324fe geschaltet ist und an seinem Gate das p-Kanal-Stromsteuersi­ gnal Vp empfängt; einen p-Kanal-Eingangstransistor 324fh, der zwischen den Knoten 324fe und 324fg geschaltet ist und dessen Gate verbunden ist mit dem Eingangsknoten 324fb; einen p-Kanal-MOS-Transistor 324fi, der zwischen dem Knoten 324fe und dem Ausgangsknoten 324fd geschaltet ist und dessen Gate verbunden ist mit dem Ausgangsknoten 324fd; einen p- Kanal-MOS-Transistor 324fj, der zwischen dem Knoten 324fg und dem Ausgangsknoten 324fc geschaltet ist und dessen Gate verbunden ist mit dem Ausgangsknoten 324fd; einen n-Kanal- MOS-Transistor 324fm, der zwischen dem Ausgangsknoten 324fd und einem Knoten 324fk geschaltet ist und dessen Gate ver­ bunden ist mit dem Ausgangsknoten 324fc; einen n-Kanal-MOS- Transistor 324fp, der zwischen dem Ausgangsknoten 324fc und einem Knoten 324fn geschaltet ist und dessen Gate verbunden ist mit dem Knoten 324fc; einen n-Kanal-Eingangstransistor 324fq, der zwischen den Knoten 324fk und 324fn geschaltet ist und dessen Gate verbunden ist mit dem Eingangsknoten 324fa; und einen n-Kanal-Stromsteuertransistor 324fr, der zwischen dem Knoten 324fn und dem Masseknoten 300b geschal­ tet ist und dessen Gate so geschaltet ist, daß es das n- Kanal-Stromsteuersignal Vn empfängt. Die p-Kanal-MOS-Transi­ storen 324fd und 324fj bilden eine Stromspiegelschaltung, und die n-Kanal-MOS-Transistoren 324fm und 324fp bilden eine Stromspiegelschaltung. Die Stromspiegelschaltungen bilden eine geschlossene Schleife, die den durch die MOS-Transi­ storen 324fi, 324fj, 324fp und 324fm hindurchfließenden Strom auf denselben Wert festsetzt.

Die Puffer für den internen Takt 324c bis 324d haben densel­ ben Aufbau, wie in Fig. 22 gezeigt. Der Puffer für den in­ ternen Takt 324e erzeugt das interne Taktsignal Φ2 aus den komplementären Ausgangssignalen der Differenzverstärker­ schaltung 324f der ersten Stufe, der Puffer für den internen Takt 324d erzeugt das interne Taktsignal Φ1 aus den komple­ mentären Ausgangssignalen der Differenzverstärkerschaltung 324f der zweiten Stufe, und der Puffer für den internen Takt 324c erzeugt das interne Taktsignal intCLK aus den komple­ mentären Ausgangssignalen der Differenzverstärkerschaltung 324f der letzten Stufe.

Wenn in der Differenzverstärkerschaltung 324f das an den Eingangsknoten 324fa angelegte Signalpotential größer als das an den Eingangsknoten 324fb angelegte Signalpotential ist, dann nimmt der Leitwert der MOS-Transistoren 324fq und 324fh und daher der durch sie hindurchfließende Strom zu. Der durch den p-Kanal-MOS-Transistor 324fh hindurchfließende Strom fließt durch die MOS-Transistoren 324fj und 324fp hin­ durch. Der durch den MOS-Transistor 324fa hindurchfließende Strom fließt durch die MOS-Transistoren 324fi und 324fm hin­ durch. Da die Stromspiegelschaltungen eine geschlossene Schleife bilden, haben die durch die MOS-Transistoren 324fj, 324fp, 324fm und 324fi hindurchfließenden Ströme denselben Stromwert. Daher wird der Betrag des durch diese Transi­ storen hindurchfließenden Stroms groß, und infolge der Ver­ größerung des Betrages des Stroms nimmt das Gatepotential der eine Masterstufe der Stromspiegelschaltung bildenden MOS-Transistoren 324fp und 324fm gemäß der Charakteristik mit der quadratischen Gesetzmäßigkeit des MOS-Transistors zu, während das Gatepotential des MOS-Transistors 324fi ab­ nimmt. Insbesondere nimmt der Potentialpegel des Ausgangs­ knotens 324fc zu und nimmt das Ausgangspotential des Aus­ gangsknotens 324fd ab. Daher wird die Potentialdifferenz der an die Eingangsknoten 324fa und 324fb angelegten Signale verstärkt und in die Ausgangsknoten 324fc und 324fd ausge­ geben.

Die Art und Weise der Verschaltung der Eingangs- und der Ausgangsknoten der Differenzverstärkerschaltung 324f ist dieselbe wie bei der in Fig. 22B gezeigten Verschaltung der Differenzverstärkerschaltung 324b.

Fig. 24 zeigt einen weiteren Aufbau der Schaltung zum Er­ zeugen eines internen Taktsignals 324. Unter Bezugnahme auf Fig. 24 enthält jede der im Ring geschalteten Differenzver­ stärkerschaltungen 324g einen p-Kanal-Stromsteuertransistor 324gf, der zwischen einem internen Stromversorgungsknoten 300d für Takte und einem Knoten 324ge geschaltet ist und an seinem Gate das p-Kanal-Stromsteuersignal Vp empfängt; einen p-Kanal-MOS-Transistor 324gh, der zwischen dem Knoten 324ge und einem Knoten 324gg geschaltet ist und dessen Gate ver­ bunden ist mit einem Ausgangsknoten 324gd; einen p-Kanal- Eingangstransistor 324gi, der zwischen dem Knoten 324gg und dem Ausgangsknoten 324gd geschaltet ist und dessen Gate ver­ bunden ist mit einem Eingangsknoten 324ga; einen n-Kanal- Eingangstransistor 324gk, der zwischen dem Ausgangsknoten 324gd und einem Knoten 324gj geschaltet ist und dessen Gate verbunden ist mit dem Eingangsknoten 324ga; einen p-Kanal- Eingangstransistor 324gm, der zwischen dem Knoten 324gg und einem Ausgangsknoten 324gc geschaltet ist und dessen Gate verbunden ist mit einem Eingangsknoten 324gb; einen n-Kanal- Eingangstransistor 324gn, der zwischen dem Ausgangsknoten 324gc und dem Knoten 324gj geschaltet ist und dessen Gate verbunden ist mit dem Eingangsknoten 324gb; einen n-Kanal- MOS-Transistor 324gq, der zwischen dem Knoten 324gj und einem Knoten 324gp geschaltet ist und dessen Gate verbunden ist mit dem Ausgangsknoten 324gd; und einen n-Kanal-Strom­ steuertransistor 324gr, der zwischen dem Knoten 324gp und einem Masseknoten 300b geschaltet ist und dessen Gate so geschaltet ist, daß es das n-Kanal-Stromsteuersignal Vn empfängt. Der p-Kanal-Eingangstransistor 324gi und der n- Kanal-Eingangstransistor 324gk bilden einen CMOS-Inverter, und der p-Kanal-Eingangstransistor 324gm und der n-Kanal- Eingangstransistor 324gn bilden einen CMOS-Inverter. Der Betrieb der in Fig. 24 gezeigten Differenzverstärkerschal­ tung 324g wird kurz beschrieben.

Wenn das an den Eingangsknoten 324ga angelegte Signalpoten­ tial größer als das an den Eingangsknoten 324gb angelegte Signalpotential ist, dann wird durch den Verstärkungsbetrieb der Inverter das Potential an dem Ausgangsknoten 324gd klei­ ner als das Potential des Ausgangsknotens 324gc gemacht, da die Transistoren 324gi und 324gk einen Inverter und die Transistoren 324gm und 324gn einen Inverter bilden. Wenn das Potential an dem Ausgangsknoten 424gd abnimmt, dann nimmt der Leitwert des n-Kanal-MOS-Transistors 324gh zu, wobei der Leitwert des n-Kanal-MOS-Transistors 324gq kleiner und das Potential an dem Ausgangsknoten 324gc größer gemacht wird. Wenn umgekehrt das Signalpotential an dem Eingangsknoten 324ga kleiner als das Signalpotential des Eingangsknotens 324gb ist, dann wird das Signalpotential an dem Eingangs­ knoten 324gd größer als das Signalpotential des Ausgangs­ knotens 324gc gemacht. Zu dieser Zeit wird der Leitwert des n-Kanal-MOS-Transistors 324gq vergrößert und der Leitwert des p-Kanal-MOS-Transistors 324gh kleiner gemacht. Daher wird die Abnahme des Potentials am Ausgangsknoten 324gd größer gemacht und die Potentialdifferenz zwischen den an die Eingangsknoten 324ga und 324gb angelegten Signalen ver­ größert.

Der Aufbau der Puffer für den internen Takt 324c bis 324e ist jeweils derselbe wie derjenige, welcher in Fig. 22 gezeigt ist.

Fig. 25 ist eine Timingdarstellung, die den Betrieb der Schaltung zum Erzeugen eines internen Taktsignals 324 zeigt, welche den Ringoszillator verwendet, der die in den Fig. 22A bis 24 dargestellten Differenzverstärkerschaltungen ver­ wendet. Fig. 25 zeigt sowohl die Ausgangspotentiale Vout und /Vout der Differenzverstärkerschaltung 324b, 324f oder 324g der letzten Stufe als auch das interne Taktsignal intCLK. Wie in (a) der Fig. 25 gezeigt, schwingen die kom­ plementären Ausgangspotentiale Vout und /Vout zwischen dem internen Stromversorgungspotential intVCC und dem Massepo­ tential GND nicht voll hin und her. Doch die Differenzver­ stärkerschaltung 324b, 324f oder 324g verstärkt die ange­ legten komplementären Eingangssignale. In einem Zeitab­ schnitt t1 bis t2, wenn das Potential Vout größer als das Potential /Vout wird, wie in (a) der Fig. 25 gezeigt, wer­ den mittels des Puffers für den internen Takt 324c die kom­ plementären Signale Vout und /Vout gepuffert und wird das interne Taktsignal intCLK auf den H-Pegel des internen Stromversorgungspotentials intVCC gesetzt. Wenn inzwischen, wie in (a) der Fig. 25 gezeigt, in einem Zeitabschnitt t2 bis t3 das Potential Vout kleiner als das Potential /Vout wird, dann wird durch die Pufferverarbeitung die Potential­ differenz verstärkt und daher das interne Taktsignal intCLK auf den L-Pegel gesetzt, wie in (b) der Fig. 25 gezeigt. Die Betriebsgeschwindigkeit (Reaktionsschnelligkeit) der Differenzverstärkerschaltungen 324b, 324f und 324g ist durch die Größe des Treibstroms bestimmt. Daher kann durch Ein­ stellen des durch diese Verstärkerschaltungen hindurchflie­ ßenden Betriebsstroms (Treibstroms) mittels der Stromsteuer­ signale Vp und Vn die Reaktionsschnelligkeit (Betriebsge­ schwindigkeit) der Differenzverstärkerschaltung eingestellt werden, und folglich kann die Phase des internen Taktsignals intCLK eingestellt werden. Wenn hier der Treibstrom (der Betriebsstrom) abnimmt, dann nimmt die Betriebsgeschwindig­ keit der Differenzverstärkerschaltung ab, wobei die Schnel­ ligkeit einer Änderung des Potentials an dem Ausgangsknoten klein wird und daher die Verzögerungszeit zunimmt.

Wenn daher das p-Kanal-Stromsteuersignal Vp abnimmt und das Potential des n-Kanal-Stromsteuersignals Vn zunimmt, dann wird die Frequenz des internen Taktsignals intCLK vergrößert (oder die Phase vorgeschoben), und wenn das Potential des p- Kanal-Stromsteuersignal Vp zunimmt und das Potential des n- Kanal-Stromsteuersignals Vn abnimmt, dann wird die Frequenz des internen Taktsignals intCLK verkleinert (oder die Phase zurückgeschoben), und daher kann wie bei der vorstehenden Ausführungsform das interne Taktsignal intCLK in das externe Taktsignal extCLK eingerastet werden. Da ferner der Ring­ oszillator die drei Stufen der die komplementären Eingangs­ signale verstärkenden und die komplementären Ausgangssignale ausgebenden Differenzverstärkerschaltungen verwendet, wird mittels dieser Verstärkerschaltungen eine kleine Potential­ differenz zwischen den komplementären Eingangssignalen ver­ stärkt und in die Differenzverstärkerschaltung der nächsten Stufe übertragen, und daher wird die Zeit für eine Änderung des Pegels der komplementären Ausgangssignale, die aus der ersten Stufe in die letzte Stufe zu übertragen und wieder in die Differenzverstärkerschaltung der ersten Stufe rückzukop­ peln sind, kürzer. Folglich kann ein sehr schnelles internes Taktsignal intCLK erzeugt werden. Da ferner die Amplitude der komplementären Ausgangssignale der Verstärkerschaltung nicht voll ausschwingt, kann die Schnelligkeit der Änderung der komplementären Ausgangssignale vergrößert werden. Daher kann ein internes Taktsignal intCLK mit großer Frequenz er­ zeugt werden, und daher kann, selbst wenn ein sehr schnelles externes Taktsignal extCLK angelegt ist, das interne Taktsi­ gnal intCLK in das sehr schnelle externe Taktsignal extCLK sofort eingerastet werden.

Die achte Ausführungsform

Wenn bei einer achten Ausführungsform das interne Taktsignal intCLK in das externe Taktsignal extCLK eingerastet ist, dann wird ein Einrastsignal LK aktiv gemacht und der in den internen Stromversorgungsknoten 312 gelieferte Strom kon­ stant behalten.

Fig. 26 zeigt einen Aufbau einer Einrastermittlungsschal­ tung 326. Die Einrastermittlungsschaltung 326 ist in der Schaltung zum Synchronisieren eines internen Taktsignals 320 enthalten. Unter Bezugnahme auf Fig. 26 enthält die Ein­ rastermittlungsschaltung 326 eine EXNOR-Schaltung 326a, die die Vergleichssignale /UP und DOWN aus der Phasenvergleichs­ schaltung 321 empfängt; einen p-Kanal-MOS-Transistor 326c, der zwischen dem externen Stromversorgungsknoten 300a und einem Knoten 326b geschaltet ist und an seinem Gate ein Aus­ gangssignal aus der EXNOR-Schaltung 326a empfängt; ein Widerstandselement 326d, das zwischen dem Knoten 326b und dem Masseknoten 300b geschaltet ist; und einen Inverter 326f zum Invertieren und Verstärken eines Signalpotentials an dem Knoten 326b und zum Ausgeben des Einrastsignals LK an einem Ausgangsknoten 326e. Die Teile der Einrastermittlungsschal­ tung 326 arbeiten alle unter Verwendung des externen Strom­ versorgungspotentials extVCC als das eine Betriebsstromver­ sorgungspotential. Wenn die Logik des Vergleichssignals /UP dieselbe wie diejenige des Signals DOWN ist, dann gibt die EXNOR-Schaltung 326a ein Signal mit dem H-Pegel aus, und wenn diese Signale eine verschiedene Logik aufweisen, dann gibt sie ein Signal mit dem L-Pegel aus. Der Betrieb wird beschrieben.

Wenn das interne Taktsignal intCLK in das externe Taktsignal extCLK nicht eingerastet ist, dann wird jener Zeitabschnitt größer, in welchem die Vergleichssignale /UP und DOWN ent­ sprechend auf den aktiven Pegel von L und H gesetzt sind. In Reaktion darauf wird jene Zeit größer, in welcher das Aus­ gangssignal aus der EXNOR-Schaltung 326a auf dem L-Pegel ge­ halten wird, und daher nimmt die Menge von Ladungen zum Laden des Knotens 326b mittels des MOS-Transistors 326c zu. Daher erreicht das Potential an dem Knoten 326b etwa den Pegel des externen Stromversorgungspotentials extVCC. In diesem Stadium wird mittels des Inverters 326f das Einrast­ signal LK auf den L-Pegel gesetzt.

Wenn inzwischen das interne Taktsignal intCLK dazu kommt, in das externe Taktsignal extCLK einzurasten, dann wird jener Zeitabschnitt kleiner, in welchem die Vergleichssignale /UP und DOWN entsprechend in dem aktiven des L-Pegels und des H- Pegels gehalten werden. In diesem Zustand wird der Zeitab­ schnitt kleiner, in welchem das Ausgangssignal der EXNOR- Schaltung 326a auf dem L-Pegel gehalten wird, wobei die Menge von in den Knoten 326b gelieferten Ladungen aus dem MOS-Transistor 326c kleiner wird und der Grad der Entladung aus dem Knoten 326b in den Masseknoten mittels des Wider­ standselements 326d größer wird. In diesem Zustand wird das Potential an dem Knoten 326b etwa auf den Pegel des Massepo­ tentials GND gesetzt, und das Einrastsignal LK wird durch den Inverter 326f auf den H-Pegel gesetzt, der auf dem Pegel des externen Stromversorgungspotentials extVCC ist. Daher kann mittels der in Fig. 26 gezeigten Einrastermittlungs­ schaltung 326 leicht erkannt werden, ob das interne Taktsi­ gnal intCLK in das externe Taktsignal extCLK eingerastet ist oder nicht. Der Widerstandswert des Widerstandselements 326d muß nur so festgesetzt sein, daß er größer als der Ein­ schaltwiderstand des p-Kanal-MOS-Transistors 326c ist.

Fig. 27 zeigt einen Schaltungsaufbau einer Schaltung zum Erzeugen eines internen Stromversorgungspotentials 310a. Eine Schaltung zum Erzeugen eines internen Stromversorgungs­ potentials 310b für Takte weist denselben Aufbau wie in Fig. 27 auf. Unter Bezugnahme auf Fig. 27 enthält die Schaltung zum Erzeugen eines internen Stromversorgungspo­ tentials 310a eine mit Strom aus einem Stromversorgungs­ knoten 312 versorgte Konstantspannungsschaltung 311 zum Erzeugen eines internen Stromversorgungspotentials intVCC mit dem Pegel des Referenzpotentials Vref an dem internen Stromversorgungsknoten 300c; und eine Stromversorgungsschal­ tung 316 zum Liefern eines Stroms gemäß einer Differenz zwi­ schen dem internen Stromversorgungspotential intVCC und dem Referenzpotential Vref in den Stromversorgungsknoten 312. Die Stromversorgungsschaltung 316 enthält einen zwischen dem externen Stromversorgungsknoten 300a und dem Stromversor­ gungsknoten 312 geschalteten Stromtreibertransistor 316a zum Liefern eines Stroms Is aus dem externen Stromversorgungs­ knoten 300a in den Stromversorgungsknoten 312; eine Gatepo­ tentialhalteschaltung 316c zum Halten eines Gatepotentials Vg des Treibertransistors 316a, wenn das Einrastsignal LK aktiviert ist; und eine Stromsteuerschaltung 316b zum Ein­ stellen des Gatepotentials Vg des Treibertransistors 316a gemäß der Differenz zwischen dem internen Stromversorgungs­ potential intVCC und dem Referenzpotential Vref.

Die Stromsteuerschaltung 316b enthält eine Ladungspumpschal­ tung 316bg zum Einstellen des Gatepotentials Vg und eine das Referenzpotential Vref und das interne Stromversorgungspo­ tential intVCC vergleichende Vergleichsschaltung 316bc zum Einstellen des Ladungspumpbetriebs der Ladungspumpschaltung 316bg gemäß dem Vergleichsergebnis. Die Vergleichsschaltung 316bc enthält eine Differenzverstärkerschaltung 316ba, die aktiviert ist, wenn das Einrastsignal LK deaktiviert ist, und eine Differenzverstärkerschaltung 316bb, die denselben Aufbau wie die Differenzverstärkerschaltung 316ba hat und aktiviert ist, wenn das Einrastsignal LK deaktiviert ist. Das jeweilige Ausgangspotential Va aus den Differenzver­ stärkerschaltungen 316ba und 316bb ist an das entsprechende Gate der in der Ladungspumpschaltung 316bg enthaltenen p- Kanal-MOS-Transistoren 316be und 316bf angelegt.

Die Differenzverstärkerschaltung 316ba enthält einen p- Kanal-MOS-Transistor 316bm, der zwischen dem externen Strom­ versorgungsknoten 300a und einem Knoten 316bj geschaltet ist und dessen Gate verbunden ist mit einem Knoten 316bk; einen p-Kanal-MOS-Transistor 316bn, der zwischen dem externen Stromversorgungsknoten 300a und dem Knoten 316bk geschaltet ist und dessen Gate verbunden ist mit dem Knoten 316bk; einen n-Kanal-MOS-Transistor 316bq, der zwischen dem Knoten 316bj und einem Knoten 316bp geschaltet ist und dessen Gate so geschaltet ist, daß es das interne Stromversorgungspoten­ tial intVCC empfängt; einen n-Kanal-MOS-Transistor 316br, der zwischen den Knoten 316bp und 316bk geschaltet ist und dessen Gate so geschaltet ist, daß es das Referenzpotential Vref empfängt; und einen n-Kanal-MOS-Transistor 316bs, der zwischen dem Knoten 316bp und dem Masseknoten 300b geschal­ tet ist und an seinem Gate ein invertiertes Signal /LK des Einrastsignals LK empfängt. Die p-Kanal-MOS-Transistoren 316bn und 316bm bilden eine Stromspiegelschaltung. Der n- Kanal-MOS-Transistor 316bs funktioniert als Stromquelle der Differenzverstärkerschaltung 316ba. Die Differenzverstärker­ schaltung 316bb hat auch denselben Aufbau wie die Differenz­ verstärkerschaltung 316ba. Wenn daher das Einrastsignal LK in den den Zustand des Einrastens anzeigenden aktiven Zu­ stand des L-Pegels gesetzt ist, dann ist das invertierte Si­ gnal /LK auf den L-Pegel gesetzt, wobei der n-Kanal-MOS- Transistor 316bs nichtleitend gemacht ist und die Diffe­ renzverstärkerschaltungen 316ba und 316bb beide nichtleitend gemacht sind. Da jedoch die Differenzverstärkerschaltungen 316ba und 316bb das Va entsprechend mit dem H-Pegel und dem L-Pegel ausgeben, wenn sie inaktiv sind, sind die Zustände der Stromquellentransistoren verschieden.

Die Halteschaltung 316c enthält eine Potentialspeicherschal­ tung 316ca zum Speichern des Gatepotentials Vg des Strom­ treibertransistors 316a, wenn sich das Einrastsignal LK vom L-Pegel auf den H-Pegel ändert; einen p-Kanal-MOS-Transistor 316cc, der zwischen dem externen Stromversorgungsknoten 300a und einem Knoten 316cb geschaltet ist; ein Transfergate 316ce, das das Gate des Stromsteuertransistors 316a elek­ trisch verbindet mit dem Knoten 316cb, wenn das Einrastsi­ gnal LK aktiviert ist; und eine Differenzverstärkerschaltung 316cd zum Vergleichen eines Potentials am Knoten 316cb und eines in der Potentialspeicherschaltung 316ca gespeicherten Potentials AG. Die Potentialspeicherschaltung 316ca arbeitet unter Verwendung des externen Stromversorgungspotentials extVCC an dem externen Stromversorgungsknoten 300a und des Massepotentials GND an dem Masseknoten 300b mit beiden Be­ triebsstromversorgungen, wandelt das Gatepotential Vg in ein Digitalsignal um und speichert es und wandelt das gespei­ cherte Digitalsignal in das Analogsignal AG zur Ausgabe um. Die Potentialspeicherschaltung 316ca hat denselben Aufbau wie die in Fig. 16 gezeigte Potentialspeicherschaltung 323ia, außer daß das externe Stromversorgungspotential extVCC verwendet wird und daß anstatt des Haltesignals HD das Einrastsignal LK verwendet wird. Daher wird in der Po­ tentialspeicherschaltung 316ca das Gatepotential Vg des Stromsteuertransistors 316a, wenn das interne Taktsignal intCLK in das externe Taktsignal extCLK eingerastet ist, gehalten. Die Differenzverstärkerschaltung 316cd hat den­ selben Aufbau wie der in Fig. 11 gezeigte Operationsver­ stärker 323d. Das Transfergate 316ce enthält einen Paral­ lelkörper aus einem n-Kanal-MOS-Transistor 316ce, der an seinem Gate das Einrastsignal LK empfängt, und einem p- Kanal-MOS-Transistor 316cj, der an seinem Gate das Einrast­ signal /LK empfängt.

Die Schaltung 316c enthält ferner eine Startschaltung 316ch zum Übertragen eines Potentials von der Hälfte des externen Stromversorgungspotentials extVCC in das Gate des Stromsteu­ ertransistors 316a. Die Startschaltung 316ch enthält ein Widerstandselement 316cg mit einem relativ großen Wider­ stand, welches das an einen Knoten 316cf angelegte Potential extVCC/2 in das Gate des Stromsteuertransistors 316a über­ trägt. Der Operationsverstärker 316cd empfängt das Potential an dem Knoten 316cb an seinem positiven Eingang und empfängt das Analogsignal AG an seinem negativen Eingang. Das Trans­ fergate 316ce wird leitend gemacht, wenn das Einrastsignal LK aktiviert ist, was das Einrasten des internen Taktsignals intCLK anzeigt.

Wenn das externe Stromversorgungspotential extVCC angelegt ist, dann wird das Gatepotential Vg (= extVCC/2), das fast den Optimalwert hat, mittels der Startschaltung 316ch in das Gate des Stromsteuertreibertransistors 316a übertragen. Folglich kann der in den Stromversorgungsknoten 312 gelie­ ferte Strom Is auf den Optimalwert festgesetzt werden und mit großer Schnelligkeit das interne Stromversorgungspoten­ tial intVCC auf den vorgeschriebenen Potentialpegel gesetzt werden. Wenn das Laden/Entladen des Gates des Stromsteuer­ transistors 316a durch die Ladungspumpschaltung 316bg be­ ginnt, dann ist der Lade-/Entladestrom durch die Ladungs­ pumpschaltung 316bg weitaus größer als der durch das Wider­ standselement 316cg mit einem großen Widerstandswert hin­ durchfließende Strom. Zu dem Betrieb zum Einstellen des Gatepotentials Vg trägt daher die Startschaltung 316ch kaum bei. Wenn durch Verwenden der in Fig. 27 gezeigten Schal­ tung zum Erzeugen einer internen Stromversorgungsspannung 310a das interne Taktsignal intCLK eingerastet und der in­ terne Schaltungsbetrieb stabilisiert ist, dann kann durch das Einstellen des Gatepotentials Vg des Stromsteuertran­ sistors 316a auf den konstanten Potentialpegel, wenn das interne Taktsignal intCLK eingerastet ist, der Konstantstrom ls stabil geliefert werden und folglich das interne Strom­ versorgungspotential intVCC auf dem vorgeschriebenen Poten­ tialpegel aufrechterhalten werden.

Wenn ferner bei der Schaltung zum Erzeugen einer internen Stromversorgungsspannung 310b für Takte das interne Taktsi­ gnal intCLK eingerastet ist, dann ändert sich der Betrag des Stromverbrauchs nicht, da der Betrieb der Schaltung zum Synchronisieren eines internen Taktsignals stabilisiert ist, wobei der Betrag des Stromverbrauchs konstant ist, und daher kann durch Liefern des Optimalstroms Is mittels des Strom­ steuertransistors 316a das an den internen Stromversorgungs­ knoten für Takte angelegte interne Stromversorgungspotential intVCC auf dem konstanten Potentialpegel aufrechterhalten werden.

Zu dieser Zeit (wenn es eingerastet ist), ist das Ausgangs­ potential Va der Differenzverstärkerschaltung 316ba auf den H-Pegel und ist das Ausgangspotential Va der Differenzver­ stärkerschaltung 316bb auf den L-Pegel gesetzt. In der Dif­ ferenzverstärkerschaltung 316bb wird daher der Stromquellen­ transistor 316bs gebildet durch einen p-Kanal-MOS-Transi­ stor, der an seinem Gate das Einrastsignal empfängt, und er ist zwischen dem externen Stromversorgungsknoten 300a und den die Stromspiegelschaltung bildenden p-Kanal-MOS-Transi­ storen vorgesehen. Die Differenzverstärkerschaltungen 316ba und 316bb haben denselben Schaltungsaufbau, abgesehen von der Lage des Stromquellentransistors und der Polarität des Einrastsignals. Wenn daher das Einrastsignal LK aktiviert ist, dann wird der Ladungspumpbetrieb der Ladungspumpschal­ tung 316bg gehemmt und das Gatepotential Vg des Stromsteuer­ transistors 316a auf dem Potentialpegel zur Zeit des Ein­ rastens gehalten.

Fig. 28 zeigt eine Modifikation der Schaltung zum Erzeugen einer internen Stromversorgungsspannung 310b für Takte. Bei dem in Fig. 28 gezeigten Aufbau wird anstatt des Einrastsi­ gnals LK das Haltesignal HD verwendet. Das Haltesignal HD ist auf den H-Pegel gesetzt, wenn die Lieferung des externen Taktsignals extCLK unterbrochen ist. Außer diesem Punkt ist der Aufbau derselbe wie derjenige, welcher in Fig. 27 ge­ zeigt ist, und die entsprechenden Abschnitte sind durch die­ selben Bezugszeichen bezeichnet. Wenn die Lieferung des ex­ ternen Taktsignals extCLK unterbrochen ist, dann wird durch Verwenden des in Fig. 28 dargestellten Aufbaus das Gatepo­ tential Vg des Stromsteuertransistors 316a mittels der Po­ tentialhalteschaltung 316c gehalten. Wenn daher die Liefe­ rung des externen Taktsignals extCLK wiederaufgenommen wird, dann kann mit großer Schnelligkeit der in den Stromversor­ gungsknoten 312 gelieferte Strom Is auf den Optimalwert festgesetzt werden.

Die neunte Ausführungsform

Fig. 29 zeigt einen Aufbau eines Hauptabschnitts einer Halbleiterspeichereinrichtung gemäß einer neunten Ausfüh­ rungsform der vorliegenden Erfindung. Fig. 29 zeigt den Aufbau der Schaltungen zum Erzeugen eines internen Stromver­ sorgungspotentials 310a und 310b. Der übrige Aufbau ist der­ selbe wie bei den vorstehenden Ausführungsformen. Die in Fig. 29 gezeigten Schaltungen zum Erzeugen eines internen Stromversorgungspotentials 310a und 310b unterscheiden sich von den vorstehenden Ausführungsformen durch die folgenden Punkte. In der Konstantspannungsschaltung 311 ist ein Ana­ logstromtreibertransistor 311a vorgesehen, der zwischen dem externen Stromversorgungsknoten 300a und dem internen Strom­ versorgungsknoten 300c geschaltet ist und an seinem Gate ein Analogtreibersteuersignal DRVA aus der Differenzverstärker­ schaltung 314 empfängt. Das Treibersteuersignal DRVA ist ein Signal, das durch Verstärken einer Potentialdifferenz zwi­ schen dem internen Stromversorgungspotential intVCC und dem Referenzpotential Vref aus der Referenzpotentialerzeugungs­ schaltung 313 erhalten wird, und es ist ein Analogsignal. Der Treibertransistor 311a wird leitend gemacht, wenn das interne Stromversorgungspotential intvCC kleiner als das Referenzpotential Vref ist.

Ferner sind in der Differenzverstärkerschaltung 314 vorge­ sehen: ein p-Kanal-MOS-Transistor 314j, der zwischen dem ex­ ternen Stromversorgungsknoten 300a und einem Knoten 314i ge­ schaltet ist und dessen Gate verbunden ist mit einem Knoten 314b; und ein n-Kanal-MOS-Transistor 314k, der zwischen dem Knoten 314i und einem Knoten 314d geschaltet ist und dessen Gate so geschaltet ist, daß es das Referenzpotential Vref empfängt. Der p-Kanal-MOS-Transistor 314j und der p-Kanal- MOS-Transistor 314f bilden eine Stromspiegelschaltung. Zwi­ schen dem Ausgangsknoten 314i der Differenzverstärkerschal­ tung 314 und dem Gate des Treibertransistors 315 ist eine Pufferschaltung 311b vorgesehen. Wenn das interne Stromver­ sorgungspotential intVCC um etwa Vref/10 kleiner als das Re­ ferenzpotential Vref wird, dann setzt die Pufferschaltung 311b das Treibersteuersignal DRVD auf extVCC-2/Vthp/, und andernfalls setzt sie es auf den Pegel des externen Strom­ versorgungspotentials extVCC. Hier bezeichnet Vthp die Schwellenspannung des p-Kanal-MOS-Transistors. Insbesondere hat die Pufferschaltung 311b die Aufgabe, das aus der Diffe­ renzverstärkerschaltung 314 ausgegebene Analogsignal DRVA in ein Digitaltreibersteuersignal DRVD umzuwandeln. Daher wird der Treibertransistor 315 leitend gemacht, wenn das interne Stromversorgungspotential intVCC um Vref/10 oder mehr vom Referenzpotential Vref abnimmt, und andernfalls wird er nichtleitend gemacht, und er wird digital ein-/ausgeschal­ tet. Die Schaltung zum Erzeugen eines internen Stromversor­ gungspotentials, in welcher der Digitalsteuertreibertransi­ stor 315 und der Analogsteuertreibertransistor 311a gleich­ zeitig vorhanden sind, wird als Schaltung zum Erzeugen eines internen Stromversorgungspotentials in Mischart bezeichnet.

In der Stromversorgungsschaltung 316 enthält die Ladungs­ pumpschaltung 316bg zum Einstellen des Gatepotentials Vg des Stromsteuertransistors 316 einen n-Kanal-MOS-Transistor 316bx und einen p-Kanal-MOS-Transistor 316bw, die als Konstantstromquelle dienen. Der p-Kanal-MOS-Transistor 316bw ist zwischen einem p-Kanal-MOS-Transistor 316be zum Laden und dem internen Stromversorgungsknoten 300a geschaltet und hat sein Gate so geschaltet, daß es das Massepotential GND empfängt. Der n-Kanal-MOS-Transistor 316bx ist zwischen einem n-Kanal-MOS-Transistor 316bf zum Entladen und dem Mas­ seknoten 300b geschaltet und hat sein Gate so geschaltet, daß es das externe Stromversorgungspotential extVCC emp­ fängt. Die Analogladungspumpschaltung 316bg vergrößert gemäß dem aus der Differenzverstärkerschaltung 316bc ausgegebenen Analogausgangspotential Va das Gatepotential Vg durch Laden des Gates des Stromsteuertransistors 316a, wenn das interne Stromversorgungspotential intVCC größer als das Referenz­ potential Vref ist, und andernfalls verkleinert sie das Gatepotential Vg durch Entladen des Gates des Stromsteuer­ transistors 316a.

Die Stromversorgungsschaltung 316 enthält ferner eine Digi­ talumwandlungsschaltung 316bt zum Umwandeln des Analogaus­ gangspotentials Va aus der Vergleichsschaltung 316bc in Aus­ gangspotentiale DVu und DVd, die sich in digitaler Art und Weise ändern; und eine Digitalladungspumpschaltung 316bg zum Einstellen des Gatepotentials Vg des Stromsteuertransistors 316a gemäß den Ausgangspotentialen DVu und DVd aus der Digi­ talumwandlungsschaltung 316bt. Die Digitalumwandlungsschal­ tung 316bt enthält eine das Ausgangspotential Va aus der Vergleichsschaltung 316bc empfangende Pufferschaltung 316bu zum Ausgeben des Digitalausgangspotentials DVu; und eine das Analogausgangspotential Va aus der Vergleichsschaltung 316bc empfangende Inverterpufferschaltung 316bv zum Erzeugen des Digitalausgangspotentials DVd. Die Schaltung 316bu setzt das Digitalausgangspotential DVu auf den Pegel des Massepoten­ tials GND, wenn der Potentialpegel des Analogausgangspoten­ tials Va aus der Vergleichsschaltung 316bc dem Zustand ent­ spricht, in welchem das interne Stromversorgungspotential intvCC um wenigstens Vref/10 größer als das Referenzpoten­ tial Vref wird, und andernfalls setzt sie das Digitalaus­ gangspotential DVu auf den Pegel des externen Stromversor­ gungspotentials extVCC. Die Inverterpufferschaltung 316bv setzt das Digitalausgangspotential DVd auf den Pegel des externen Stromversorgungspotentials extVCC, wenn das Analog­ ausgangspotential Va aus der Vergleichsschaltung 316bc dem Zustand entspricht, in welchem das interne Stromversorgungs­ potential intVCC um wenigstens Vref/10 kleiner als das Refe­ renzpotential Vref wird, und andernfalls setzt sie das Digi­ talausgangspotential DVd auf den Pegel des Massepotentials GND. Die Eingangslogikschwellenspannungen dieser Puffer­ schaltungen 316bu und 316bv sind so eingestellt, daß sie derartige Logikoperationen verwirklichen.

Wenn insbesondere, wie in Fig. 30 gezeigt, gemäß dem Poten­ tialpegel des Analogausgangspotentials Va das interne Strom­ versorgungspotential intvCC zu einer Zeit t0 um Vref/10 oder mehr vom Referenzpotential Vref abnimmt, dann wird das Digi­ talausgangspotential Dvd auf den Pegel des externen Strom­ versorgungspotentials extVCC gesetzt. Das Digitalausgangspo­ tential DVd hält den Potentialpegel des externen Stromver­ sorgungspotentials extVCC bis zu einer Zeit t1, während das interne Stromversorgungspotential intVCC um wenigstens Vref/10 kleiner als das Referenzpotential Vref ist. Wenn nach dem Zeitpunkt t1 die Differenz zwischen dem internen Stromversorgungspotential intVCC und dem Referenzpotential Vref kleiner als Vref/10 ist, dann wird das Digitalaus­ gangspotential DVd auf den Pegel des Massepotentials GND gesetzt. Wenn zu einer Zeit t2 inzwischen das interne Strom­ versorgungspotential intVCC um wenigstens Vref/10 größer als das Referenzpotential Vref ist, dann wird das Digitalaus­ gangspotential DVu auf den Pegel des Massepotentials GND gesetzt. Wenn zu einer Zeit t3 die Differenz zwischen dem internen Stromversorgungspotential intVCC und dem Referenz­ potential Vref kleiner als Vref/10 ist, dann wird das Digi­ talausgangspotential DVu auf den Pegel des externen Strom­ versorgungspotentials extVCC gesetzt.

Die Digitalladungspumpschaltung 316d enthält einen das Digi­ talausgangspotential DVu aus der Pufferschaltung 316bu emp­ fangenden p-Kanal-MOS-Transistor 316db zum Laden des Gates des Stromsteuertransistors 316a; einen p-Kanal-MOS-Transi­ stor 316da, welcher zwischen dem p-Kanal-MOS-Transistor 316db und dem externen Stromversorgungsknoten 300a geschal­ tet ist und dessen Gate so geschaltet ist, daß es das Masse­ potential GND empfängt, und welcher als Konstantstromquelle funktioniert; einen an seinem Gate das Digitalausgangspo­ tential DVd aus der Inverterpufferschaltung 316bv empfangen­ den n-Kanal-MOS-Transistor 316dc zum Entladen des Gates des Stromsteuertransistors 316a und einen n-Kanal-MOS-Transistor 316dd, welcher zwischen dem n-Kanal-MOS-Transistor 316dc und dem Masseknoten 300b geschaltet ist und dessen Gate so ge­ schaltet ist, daß es das externe Stromversorgungspotential extVCC empfängt, und welcher als Konstantstromquelle funk­ tioniert.

Die Pufferschaltung 311b, die das Digitalsteuersignal DRVD an das Gate des Stromtreibertransistors 315 anlegt, enthält als Diode geschaltete p-Kanal-MOS-Transistoren 311ba, 311bb und 311bc, die zwischen dem externen Stromversorgungsknoten 300a und einem Knoten 311bx in Reihe geschaltet sind; einen als Widerstandselement funktionierenden n-Kanal-MOS-Transi­ stor 311bd, der zwischen dem Knoten 311bx und dem Masse­ knoten 300b geschaltet ist und dessen Gate verbunden ist mit dem externen Stromversorgungsknoten 300a; einen p-Kanal-MOS- Transistor 311be und einen n-Kanal-MOS-Transistor 311bf, die zwischen dem externen Stromversorgungsknoten 300a und einem Knoten 311bi geschaltet sind und einen CMOS-Inverter bilden, der das Ausgangssignal aus der Differenzverstärkerschaltung 314 invertiert und verstärkt; einen p-Kanal-MOS-Transistor 311bg und einen n-Kanal-MOS-Transistor 311bh, die zwischen dem externen Stromversorgungsknoten 300a und dem Knoten 311bi geschaltet sind und einen CMOS-Inverter zum Invertie­ ren und Verstärken eines Ausgangssignals aus dem CMOS-In­ verter der ersten Stufe bilden; und einen p-Kanal-MOS-Tran­ sistor 311bj, der zwischen dem Knoten 311bi und dem Masse­ knoten 300b geschaltet ist und dessen Gate verbunden ist mit dem Knoten 311bx.

Die p-Kanal-MOS-Transistoren 311ba, 311bb, 311bc haben eine Schwellenspannung Vthp und geben ein Grenzpotential LMT von extVCC-3/Vthp/ an dem Knoten 311bx aus. Der p-Kanal-MOS- Transistor 311bj arbeitet in Sourcefolgerart und setzt das Potential an dem Knoten 311bi auf LMT+/Vthp/=extVCC-2/Vthp/ fest. Die Kanalbreite des Treibertransistors (des den Aus­ gangsknoten ladenden/entladenden Transistors) der in digi­ taler Art und Weise arbeitenden Schaltungsabschnitte, das heißt der Digitalumwandlungsschaltung 316bt und der Puffer­ schaltung 311b, ist größer als die Kanalbreite des Treiber­ transistors (des Transistors zum Laden/Entladen des Aus­ gangsknotens) des in analoger Art und Weise arbeitenden Schaltungsabschnitts, das heißt der Vergleichsschaltung 316bc und der Differenzverstärkerschaltung 314, gemacht. insbesondere ist die Kanalbreite des Treibertransistors 311a kleiner als die Kanalbreite des Treibertransistors 315 ge­ macht. Ähnlich ist die Kanalbreite des in der Digital­ ladungspumpschaltung 316d enthaltenen Transistors größer als die Kanalbreite des die Analogladungspumpschaltung 316bg bildenden Transistors gemacht. Der Betrieb wird beschrieben.

Der Betrieb, wenn das interne Stromversorgungspotential intVCC kleiner als das aus der Referenzpotentialerzeugungs­ schaltung 313 erzeugte Referenzpotential Vref ist, wird be­ schrieben. Wenn in diesem Fall das interne Stromversorgungs­ potential intVCC abnimmt, dann nimmt das aus der Differenz­ verstärkerschaltung 314 ausgegebene Treibersteuersignal DRVA von einem Potential in der Nähe der Grenze zwischen der Lei­ tung/Nichtleitung des Analogsteuertreibertransistors 311a allmählich auf das Massepotential ab. Als Reaktion darauf nimmt der Leitwert des Analogsteuertreibertransistors 311a proportional zu, und folglich nimmt der aus dem externen Stromversorgungsknoten 300a in den internen Stromversor­ gungsknoten 300c durch den Analogsteuertreibertransistor 311a hindurchfließende Strom auch zu.

Bis das interne Stromversorgungspotential intVCC um wenig­ stens Vref/10 vom Referenzpotential Vref abnimmt, ist das Potential an dem Ausgangsknoten 314i der Differenzverstär­ kerschaltung 314 größer als der Logikschwellenwert des durch die Transistoren 311be und 311bf in der Pufferschaltung 311b gebildeten Inverters. Daher wird das aus der Pufferschaltung 311b ausgegebene Digitaltreibersteuersignal DRVD auf den Pegel des externen Stromversorgungspotentials extVCC gesetzt und der Digitalsteuertreibertransistor 315 nichtleitend ge­ macht. Selbst wenn daher das interne Stromversorgungspoten­ tial intVCC vom Referenzpotential Vref abnimmt, dann wird nur durch den Analogsteuertreibertransistor 311a in den in­ ternen Stromversorgungsknoten 300c Strom geliefert. Wenn da­ her das interne Stromversorgungspotential intVCC auf das Re­ ferenzpotential Vref in diesem Zustand zunimmt, dann wird der Digitalsteuertreibertransistor 315 nichtleitend gehal­ ten.

Wenn der Betrag des Verbrauchs des internen Stromversor­ gungspotentials intVCC größer als derjenige des aus dem Analogsteuertreibertransistors 311a gelieferten Stroms ist, dann wird das interne Stromversorgungspotential intVCC kontinuierlich verkleinert. Wenn das interne Stromversor­ gungspotential intVCC uni wenigstens Vref/10 kleiner als das Referenzpotential Vref ist, dann wird das Potential an dem Ausgangsknoten 314i der Differenzverstärkerschaltung 314 kleiner als der Logikschwellenwert des durch die Transi­ storen 311be und 311bf der Pufferschaltung 311b gebildeten Inverters und wird das aus der Pufferschaltung 311b ausge­ gebene Digitaltreibersteuersignal DRVD auf das an den Knoten 311bi angelegte Potential, das heißt auf extVCC-2/Vthp/, gesetzt. Als Reaktion darauf wird der Digitalsteuertreiber­ transistor 315 leitend gemacht, und da durch den Digital­ steuertreibertransistor 315, der eine größere Kanalbreite als der Analogsteuertreibertransistor 311b aufweist, das heißt eine größere Stromtreibfähigkeit hat, in den internen Stromversorgungsknoten 300c ein großer Strom geliefert wird, kann das interne Stromversorgungspotential intVCC schnell zurückgebracht werden auf das Referenzpotential Vref. Durch das Steuern des Potentialpegels der unteren Grenze des Si­ gnals DRVD wird die Erzeugung eines Überschreitens verhin­ dert, da infolge der Begrenzung des Leitwertes des Digital­ treibertransistors ein großer Strom unterdrückt wird.

Wenn das interne Stromversorgungspotential intVCC größer als das Referenzpotential Vref wird, dann nimmt ab dem Potential an der Grenze zwischen Leitung/Nichtleitung des Analogsteu­ ertreibertransistors 311a das Analogtreibersteuersignal DRVA zu und wird der Analogsteuertreibertransistor 311a nichtlei­ tend gemacht. Da das Potential am Ausgang 314i aus der Dif­ ferenzverstärkerschaltung 314 auch größer als die Logik­ schwellenspannung des Inverters in der Pufferschaltung 311b ist, erreicht das Digitaltreibersteuersignal DRVD den Pegel des externen Stromversorgungspotentials extVCC und wird der Digitalsteuertreibertransistor 315 nichtleitend gemacht. Wenn in diesem Zustand das interne Stromversorgungspotential intVCC durch die interne Schaltungseinrichtung verwendet wird, dann nimmt das interne Stromversorgungspotential intVCC allmählich ab, da es verbraucht wird.

Wenn durch den Digitalsteuertreibertransistor 315 in den in­ ternen Stromversorgungsknoten 300c ein großer Betrag von Strom geliefert wird, dann wird ein starkes Überschreiten des internen Stromversorgungspotentials intVCC vorhanden sein, und wenn der Strombetrag klein ist, dann wird ein starkes Unterschreiten vorhanden sein. Um das Überschreiten und das Unterschreiten zu optimieren, wird durch die Strom­ versorgungsschaltung 316 gemäß der Differenz zwischen dem internen Stromversorgungspotential intVCC und dem Referenz­ potential Vref die Stromtreibfähigkeit des Stromsteuertran­ sistors 316a gesteuert. Wenn in der Stromsteuerschaltung 316 das interne Stromversorgungspotential intVCC kleiner als das Referenzpotential Vref wird, dann nimmt das aus der Ver­ gleichsschaltung 316bc ausgegebene Analogausgangspotential Va zu, wobei der p-Kanal-MOS-Transistor 316be und der n- Kanal-MOS-Transistor 316bf in der Analogladungspumpschaltung 316bg entsprechend nichtleitend und leitend gemacht werden. Als Reaktion darauf nimmt das Gatepotential Vg des Strom­ steuertransistors 316a ab und nimmt die Stromtreibfähigkeit des Stromsteuertransistors 316a zu.

Wenn das Unterschreiten des internen Stromversorgungspoten­ tials intVCC zunimmt und das interne Stromversorgungspoten­ tial intvCC um Vref/10 oder mehr kleiner als das Referenz­ potential Vref wird, dann wird das aus der Vergleichsschal­ tung 316bc ausgegebene Analogausgangspotential Va größer als die Logikschwellenspannung der Inverterpufferschaltung 316bv in der Digitalumwandlungsschaltung 316bt und wird das Digi­ talausgangspotential DVd aus der Inverterpufferschaltung 316bv auf den Pegel des externen Stromversorgungspotentials extVCC gesetzt. Inzwischen ist das Analogausgangspotential Va größer als die Logikschwellenspannung der Pufferschaltung 316bu (welche kleiner als die Logikschwellenspannung der Pufferschaltung 316bv ist), wobei das Digitalausgangspoten­ tial DVu aus der Pufferschaltung 316bu das externe Stromver­ sorgungspotential extVCC erreicht und der p-Kanal-MOS-Tran­ sistor 316db und der n-Kanal-MOS-Transistor 316dc in der Digitalladungspumpschaltung 316d entsprechend in den nicht­ leitenden Zustand und den leitenden Zustand gesetzt werden. Folglich wird durch den n-Kanal-MOS-Transistor 316dc mit einer großen Kanalbreite das Gate des Stromsteuertransistors 316a schnell entladen, nimmt die Stromtreibfähigkeit des Stromsteuertransistors 316a schnell zu und wird aus dem ex­ ternen Stromversorgungsknoten 300a in den Stromtreibertran­ sistor 315 ein großer Strom geliefert.

Wenn das Überschreiten des internen Stromversorgungspoten­ tials intvCC groß ist und das interne Stromversorgungspoten­ tial intVCC um wenigstens Vref/10 vom Referenzpotential Vref vergrößert wird, dann wird das aus der Vergleichsschaltung 316bc ausgegebene Analogausgangspotential Va kleiner als die Logikschwellenspannung der Pufferschaltung 316bu der Digi­ talumwandlungsschaltung 316bt und wird das Digitalausgangs­ potential DVu aus der Pufferschaltung 316bu auf den Pegel des Massepotentials GND gesetzt. Inzwischen ist das Analog­ ausgangspotential Va aus der Vergleichsschaltung 316bc klei­ ner als die Logikschwellenspannung der Inverterpufferschal­ tung 316bv (welche so festgesetzt ist, daß sie größer als die Logikschwellenspannung der Pufferschaltung 316bu ist), und daher wird das Ausgangspotential DVd aus der Inverter­ pufferschaltung 316bv auch auf den Pegel des Massepotentials GND gesetzt. Folglich wird der p-Kanal-MOS-Transistor 316db und der n-Kanal-MOS-Transistor 316dc in der Digitalladungs­ pumpschaltung 316d entsprechend leitend und nichtleitend ge­ macht, wobei durch den p-Kanal-MOS-Transistor 316db mit gro­ ßer Kanalbreite das Gate des Stromsteuertransistors 316a schnell geladen wird und die Stromtreibfähigkeit des Strom­ steuertransistors 316a schnell abnimmt. Folglich wird der aus dem externen Stromversorgungsknoten 300a in den Strom­ treibertransistor 315 gelieferte Strom schnell verkleinert und ein Überschreiten unterdrückt.

Wenn, wie vorstehend beschrieben, die Schaltung zum Erzeugen eines internen Stromversorgungspotentials in Mischart ver­ wendet wird, dann werden sowohl der Analogsteuertreibertran­ sistor 311a als auch der Digitalsteuertreibertransistor 315 leitend gemacht und wird das interne Stromversorgungspoten­ tial intVCC schnell auf das Referenzpotential Vref zurück­ gebracht, wenn die Potentialdifferenz zwischen dem internen Stromversorgungspotential intVCC und dem Referenzpotential Vref groß ist. Wenn inzwischen die Potentialdifferenz zwi­ schen dem internen Stromversorgungspotential intVCC und dem Referenzpotential Vref klein ist, dann wird nur der Analog­ steuertreibertransistor 311a leitend gemacht und das interne Stromversorgungspotential intVCC genau auf das Referenzpo­ tential Vref zurückgebracht. Daher kann das interne Strom­ versorgungspotential intVCC mit großer Schnelligkeit und genau auf das Referenzpotential Vref festgesetzt werden.

Da ferner in der Stromversorgungsschaltung 316 die Analog­ ladungspumpschaltung 316bg und die Digitalladungspumpschal­ tung 316d vorgesehen sind, wird das Gate des Stromsteuer­ transistors 316a nur durch die Analogladungspumpschaltung 316bg geladen/entladen, wenn das interne Stromversorgungs­ potential inVCC in einem Bereich von Vref-Vref/10 bis Vref+Vref/10 ist, und wird das Gate des Stromsteuertransi­ stors 316a sowohl durch die Analogladungspumpschaltung 316bg als auch durch die Digitalladungspumpschaltung 316d ge­ laden/entladen, wenn es außerhalb dieses Bereichs ist. Wenn daher das interne Stromversorgungspotential intVCC von dem Referenzpotential Vref stark abweicht, dann wird das Gate des Stromsteuertransistors 316a mittels der beiden Ladungs­ pumpschaltungen 316bg und 316d geladen/entladen, und daher kommt das Gatepotential schnell in die Nähe des Optimal­ wertes (Grobeinstellung des Gatepotentials), und wenn das interne Stromversorgungspotential intVCC in der Nähe des Referenzpotentials Vref ist, dann wird das Gate des Strom­ steuertransistors 316a nur durch die Analogladungspump­ schaltung 316bg geladen/entladen, und daher kann das Gate­ potential dem Optimalwert genau angenähert werden (Feinein­ stellung des Gatepotentials). Daher kann das Gatepotential des Stromsteuertransistors 316a auf den Optimalwert mit gro­ ßer Schnelligkeit und genau festgesetzt werden. Der Puffer 311b kann in digitaler Art und Weise gemäß der Größe des intVCC und Vref betrieben sein. Der Versorgungsstrom wird durch die Stromversorgungsschaltung 316 sicher eingestellt.

Die zehnte Ausführungsform

Fig. 31 zeigt einen Aufbau eines Hauptabschnitts einer Halbleiterspeichereinrichtung gemäß einer zehnten Ausfüh­ rungsform der vorliegenden Erfindung. Außer den folgenden Punkten ist der Aufbau der in Fig. 31 gezeigten zehnten Ausführungsform derselbe wie der Aufbau der in Fig. 29 dargestellten neunten Ausführungsform, und die entsprechen­ den Abschnitte sind durch dieselben Bezugszeichen bezeich­ net. Ihre detaillierte Beschreibung wird nicht wiederholt.

Bei dem in Fig. 31 gezeigten Aufbau ist in der Stromversor­ gungsschaltung 316 eine Potentialhalteschaltung 316c zum Halten des Gatepotentials Vg des Stromsteuertransistors 316a in Reaktion auf das Einrastsignal LK vorgesehen. Die Halte­ schaltung 316c hat denselben Aufbau wie die in Fig. 28 ge­ zeigte Potentialhalteschaltung 316c.

Ferner wird in der Stromversorgungsschaltung 316 die Ver­ gleichsschaltung 316bc deaktiviert, wenn das Einrastsignal LK aktiviert ist. Die Vergleichsschaltung 316bc gibt ein Si­ gnal mit dem H-Pegel aus, wenn sie deaktiviert ist, das heißt, wenn das interne Taktsignal intCLK in das externe Taktsignal extCLK eingerastet ist. In diesem Fall ist das Ausgangspotential DVu der Digitalumwandlungsschaltung 316bt auf den Pegel des externen Stromversorgungspotentials extVCC gesetzt und das Digitalausgangspotential DVd auf den Pegel des Massepotentials GND gesetzt. Daher sind in der Digital­ ladungspumpschaltung 316d und der Analogladungspumpschaltung 316bg sowohl die p-Kanal-MOS-Transistoren 316db und 316be als auch die n-Kanal-MOS-Transistoren 316dc und 316bf alle nichtleitend gemacht und ist der Lade-/Entladebetrieb des Gatepotentials Vg des Stromsteuertransistors 316a unterbro­ chen. In der Halteschaltung 316c wird das Gatepotential Vg auf dem Potentialpegel zur Zeit des Einrastens gehalten. Zur Zeit des Einrastens führt die Schaltung zum Synchronisieren eines internen Taktsignals 320 kaum einen Betrieb zum Ein­ stellen der Frequenz/Phase des internen Taktsignals intCLK aus, und das interne Taktsignal intCLK wird stabil erzeugt. In diesem Falle ist daher der Stromverbrauch fast konstant, und durch Halten des Gatepotentials Vg des Stromsteuertran­ sistors 316a zur Zeit des Einrastens kann in den internen Stromversorgungsknoten 300c ein dem konstant verbrauchten Strom entsprechender Strom geliefert werden. Insbesondere kann bei dem Einrastbetrieb der Betrag des durch den Digi­ talsteuertreibertransistor 315 in den internen Stromversor­ gungsknoten 300c gelieferten Stroms auf dem Optimalwert bei­ behalten werden. Folglich kann das interne Stromversorgungs­ potential intVCC bezüglich der Schaltung zum Synchronisieren eines internen Taktes 320 auf einem konstanten Potential­ pegel beibehalten werden, und daher kann das interne Taktsi­ gnal intCLK stabil erzeugt werden.

Ferner enthält die Potentialhalteschaltung 316c eine Start­ schaltung 316ch, wie in Fig. 28 gezeigt. Wenn daher der Strom eingeschaltet ist, dann wird das Gatepotential Vg des Stromsteuertransistors 316a auf den Wert extVCC/2 festge­ setzt, welcher in der Nähe des Optimalwertes ist, und daher kann mit großer Schnelligkeit nach dem Einschalten des Stroms der durch den Stromsteuertransistor 316a gelieferte Strom in den optimalen Zustand gesetzt werden. Daher kann mit großer Schnelligkeit das interne Stromversorgungspo­ tential intVCC auf den vorgeschriebenen Pegel des Referenz­ potentials Vref gesetzt werden.

Die elfte Ausführungsform

Fig. 32 zeigt einen Aufbau eines Hauptabschnitts einer Halbleiterspeichereinrichtung gemäß einer elften Ausfüh­ rungsform der vorliegenden Erfindung. In Fig. 32 ist der Aufbau der Schaltungen zum Erzeugen eines internen Stromver­ sorgungspotentials 310a und 310b gezeigt. Der übrige Aufbau ist derselbe wie bei einer beliebigen der vorstehenden ersten bis zehnten Ausführungsform, und die entsprechenden Abschnitte sind durch dieselben Bezugszeichen bezeichnet, und ihre detaillierte Beschreibung wird nicht wiederholt. Bei der elften Ausführungsform ist das interne Stromversor­ gungspotential intVCC auf einen Potentialpegel festgesetzt, der um die Schwellenspannung Vthn des n-Kanal-MOS-Transi­ stors kleiner als das Referenzpotential Vref ist.

Insbesondere enthält die Konstantspannungsschaltung 311 einen n-Kanal-MOS-Transistor 311c, der zwischen den externen Stromversorgungsknoten 300a und 300c geschaltet ist und an seinem Gate das Referenzpotential Vref empfängt; und einen n-Kanal-MOS-Transistor 317, der zwischen dem externen Strom­ versorgungsknoten 300a und dem Stromsteuertransistor 316a geschaltet ist und an seinem Gate das Referenzpotential Vref empfängt. Der Stromsteuertransistor 316a liefert direkt in den internen Stromversorgungsknoten 300c Strom.

In der Stromsteuerschaltung 316 ist ein n-Kanal-MOS-Transi­ stor 316bj zum Übertragen des Referenzpotentials Vref aus der Referenzpotentialerzeugungsschaltung 313 in die Ver­ gleichsschaltung 316bc in Sourcefolgerart vorgesehen. Der n- Kanal-MOS-Transistor 316bj hat den einen Leitungsknoten (das Drain) verbunden mit dem externen Stromversorgungsknoten 300a und hat den anderen Leitungsknoten (das Source) verbun­ den mit einem positiven Eingang der in der Vergleichsschal­ tung 316bc enthaltenen Differenzverstärkerschaltungen 316ba und 316bb. Die Treibertransistoren (n-Kanal-MOS-Transi­ storen) 311c und 317 haben eine Schwellenspannung Vthn und weisen dieselbe Kanallänge auf. Um jedoch die Stromtreib­ fähigkeit zu vergrößern, weist der Treibertransistor 317 eine größere Kanalbreite als der Treibertransistor 311c auf. Die Schwellenspannung des n-Kanal-MOS-Transistors 316bj ist auch dasselbe Vthn wie bei den Treibertransistoren 311c und 317. Die Transistoren 311c, 316bj und 317 haben Gatepoten­ tiale, die kleiner als die Drainpotentiale sind, wobei die Transistoren in Sourcefolgerart arbeiten und das Potential, das um die Schwellenspannung kleiner als das an ihre Gates angelegte Potential ist, in ihre Sources übertragen. Daher wird der Transistor 311c leitend gemacht, wenn das interne Stromversorgungspotential intVCC am internen Stromversor­ gungsknoten 300c kleiner als Vref-Vthn wird, und überträgt er den Strom in den internen Stromversorgungsknoten 300c. Wenn inzwischen das interne Stromversorgungspotential intVCC so zunimmt, daß es größer als das Potential Vref-Vthn wird, dann wird der Treibertransistor 311c nichtleitend gemacht (da die Gate-Source-Potentialdifferenz kleiner als seine Schwellenspannung wird). Der Treibertransistor 317 dient als Stromversorgungsquelle für den Stromsteuertransistor 316a. Wenn das interne Stromversorgungspotential intVCC so zu­ nimmt, daß es größer als das Potential Vref-Vthn wird, dann wird der Stromsteuertransistor 316a nichtleitend gemacht, und folglich wird der Treibertransistor 317 auch nichtlei­ tend gemacht. Wenn inzwischen das interne Stromversorgungs­ potential intVCC nicht größer als Vref-Vthn wird, dann nimmt das Gatepotential Vg des Stromsteuertransistors 316a ab, wo­ bei der Stromsteuertransistor 316a leitend gemacht wird, und folglich wird der Treibertransistor 317 leitend gemacht, da das Sourcepotential abnimmt, so daß er in den Stromsteuer­ transistor 316a Strom liefert. Daher wird gemäß dem Poten­ tialpegel des internen Stromversorgungspotentials intVCC der Treibertransistor 317 auch leitend/nichtleitend gemacht.

Die Vergleichsschaltung 316bc vergleicht das Potential Vref- Vthn und das interne Stromversorgungspotential intVCC mit­ tels des n-Kanal-MOS-Transistors 316bj. Daher wird der Be­ trieb der Digitalladungspumpschaltung 316d und der Analogladungspumpschaltung 316bg gemäß der Differenz zwischen dem internen Stromversorgungspotential intVCC und dem Potential Vref-Vthn gesteuert, und folglich wird das Gatepotential Vg des Stromsteuertransistors 316a gesteuert. Wenn das Unter­ schreiten des internen Stromversorgungspotentials intVCC klein ist, dann wird mittels des Treibertransistors 311c Strom geliefert und wird auch mittels der Analogladungspump­ schaltung 316bg und des Stromsteuertransistors 316a Strom geliefert. Wenn das Unterschreiten des internen Stromver­ sorgungspotentials intVCC groß ist, dann wird mittels der Analogladungspumpschaltung 316bg und der Digitalladungs­ pumpschaltung 316d das Gatepotential Vg des Stromsteuer­ transistors 316a gesteuert und wird in den internen Strom­ versorgungsknoten 300c ein großer Strom geliefert. Durch das Verwenden des in Fig. 32 gezeigten Aufbaus kann daher das interne Stromversorgungspotential intVCC stabil auf dem konstanten Potentialpegel Vref-Vthn gehalten werden. Gemäß dem in Fig. 32 gezeigten Aufbau ist in der Konstantspan­ nungsschaltung 311 die Differenzverstärkerschaltung zum Vergleichen des internen Stromversorgungspotentials intVCC und des Referenzpotentials Vref nicht notwendig, und daher kann die Fläche der Besetzung durch die Schaltungen verklei­ nert werden.

Bei dem in Fig. 32 gezeigten Aufbau kann eine Potential­ halteschaltung 316c vorgesehen sein, welche in Reaktion auf das Einrastsignal LK leitend gemacht wird, wie bei dem Auf­ bau der Fig. 31. Zu dieser Zeit kann gemäß dem Einrastsi­ gnal LK die Aktivierung/Deaktivierung der Vergleichsschal­ tung 316bc gesteuert werden.

Andere Verwendungen

Ein Taktsynchrontyp-SRAM ist als ein Beispiel einer Halblei­ terspeichereinrichtung in den vorstehenden Ausführungsformen beschrieben worden. Doch die vorliegende Erfindung ist auch bei einer Synchrontyp-Halbleiterspeichereinrichtung wie bei­ spielsweise bei einem Synchron-DRAM verwendbar, der in Syn­ chronisation mit einem von außen angelegten Taktsignal arbeitet. Ferner kann der Aufbau der Schaltung zum Erzeugen eines internen Stromversorgungspotentials an sich bei einem Standard-DRAM verwendet werden als Schaltung zum Verkleinern einer internen Spannung, die ein internes Stromversorgungs­ potential intvCC aus einem externen Stromversorgungspoten­ tial extVCC erzeugt. Ferner kann in der Schaltung zum Erzeu­ gen eines internen Stromversorgungspotentials der durch einen p-Kanal-MOS-Transistor gebildete Treibertransistor zum Liefern eines Stroms ersetzt sein durch einen pnp-Bipolar­ transistor. Ferner kann der durch einen n-Kanal-MOS-Transi­ stor gebildete Treibertransistor zum Liefern eines Stroms ersetzt sein durch einen npn-Bipolartransistor.

Ferner kann der Aufbau der Schaltung zum Synchronisieren eines internen Taktsignals verwendet werden bei einer all­ gemeinen Synchronisierungsschaltung, und er kann verwendet werden bei einer Verwendung zum Erzeugen eines internen Si­ gnals, dessen Phase/Frquenzsynchronisiert ist mit einem hereinkommenden Signal.

Obwohl die vorliegende Erfindung detailliert beschrieben und dargestellt worden ist, ist es selbstverständlich, daß die­ selbe nur veranschaulichend und beispielhaft ist und keiner Beschränkung unterliegt, wobei der Inhalt und der Bereich der vorliegenden Erfindung nur durch die beigefügten An­ sprüche beschränkt sind.

Claims (42)

1. Halbleitereinrichtung, welche umfaßt:
eine Differenzeinstelleinrichtung (32, 322, 323c), die eine Differenz zwischen wenigstens der Phase oder der Frequenz eines hereinkommenden ersten Signals und eines zweiten Si­ gnals ermittelt und ein Steuersignal (Vp) zum Verkleinern der Differenz erzeugt;
eine Differenzverstärkerschaltung (323d) zum differenzmäßi­ gen Verstärken eines Ausgangssignals aus der Differenzein­ stellschaltung und eines Rückkopplungspotentials;
eine eine Einrichtung (324ab, 324ag; 324bs, 324bm; 324ff, 324fr; 324gf, 324gr) zum Einstellen eines Betriebsstroms gemäß einem Ausgangssignal aus der Differenzverstärkerschal­ tung enthaltende Schaltung zum Erzeugen eines internen Takt­ signals, die das zweite Signal erzeugt;
ein Stromversorgungselement (323eb) zum Erzeugen eines Stromflusses gemäß dem Ausgangssignal aus der Differenzver­ stärkerschaltung und
ein Widerstandselement (323ec; 323ei), das einen durch das Stromversorgungselement erzeugten Strom in ein Spannungssi­ gnal umwandelt, um das Rückkopplungspotential zu erzeugen.

2. Halbleitereinrichtung nach Anspruch 1, bei welcher das Widerstandselement (323ei) ein veränderliches Wider­ standselement ist, wobei die Halbleitereinrichtung ferner umfaßt:
eine Widerstandswertschaltschaltung (323) zum Schalten eines Widerstandswertes des veränderlichen Widerstandselements.

3. Halbleitereinrichtung nach Anspruch 2, bei welcher das veränderliche Widerstandselement ein Isoliergatetyp- Feldeffekttransistor ist und
die Widerstandswertschalteinrichtung (323h) eine Einrichtung (323hb; 323hh, 323hj, 323hd, 323he; 323hv, 323hw) enthält, die den Widerstandswert des veränderlichen Widerstandsele­ ments verkleinert, wenn an die Halbleitereinrichtung Strom angelegt ist.

4. Halbleitereinrichtung nach Anspruch 2, bei welcher die Differenzeinstellschaltung (321, 322, 323c) enthält:
eine Vergleichsschaltung (321), welche so geschaltet ist, daß sie das erste und das zweite Signal empfängt, und welche ein erstes und ein zweites Vergleichssignal gemäß einer Dif­ ferenz zwischen wenigstens der Phase oder der Frequenz des empfangenen ersten und zweiten Signals ausgibt, und
eine Ladungspumpschaltung (322) mit einem das erste und das zweite Vergleichssignal empfangenden Eingangsknoten und
einem Lade-/Entladeknoten zum Laden des Lade-/Entladeknotens gemäß dem ersten Vergleichssignal und zum Entladen des Lade-/Entladeknotens gemäß dem zweiten Vergleichssignal; und
bei welcher die Widerstandswertschaltschaltung eine Wider­ standssteuerschaltung (323hk) zum Einstellen des Wider­ standswertes des veränderlichen Widerstandselements gemäß einer Übereinstimmung/Nichtübereinstimmung einer Logik des ersten und des zweiten Vergleichssignals enthält.

5. Halbleitereinrichtung nach Anspruch 1, welcher ferner ein Transfergate (323ja) umfaßt, das zwischen einem Aus­ gangsabschnitt der Differenzeinstellschaltung (321, 322) und einem Eingangsabschnitt der Differenzverstärkerschaltung (323d) vorgesehen ist und das leitend gemacht ist, wenn die Lieferung des ersten Signals unterbrochen ist.

6. Halbleitereinrichtung nach Anspruch 1, welche ferner ein Transfergate (323eh) umfaßt, das zwischen dem Stromver­ sorgungselement (323eb) und dem Widerstandselement (323eb; 323ei) geschaltet ist und das nichtleitend gemacht ist, wenn die Lieferung des ersten Signals unterbrochen ist.

7. Halbleitereinrichtung nach Anspruch 1, welche ferner umfaßt eine Potentialhalteschaltung (323i), die mit einem ein Ausgangssignal aus der Differenzeinstellschaltung der Differenzverstärkerschaltung (323d) empfangenden ersten Ein­ gangsabschnitt (323da) verbunden ist und ein an den ersten Eingangsabschnitt der Differenzverstärkerschaltung angeleg­ tes Potential hält, wenn die Lieferung des ersten Signals unterbrochen ist.

8. Halbleitereinrichtung nach Anspruch 7, bei welcher die Potentialhalteschaltung (323i) enthält:
eine in Reaktion auf keine Lieferung des ersten Signals ak­ tivierte Potentialspeicherschaltung (323ia) zum Umwandeln des Potentials in dem ersten Eingangsabschnitt der Diffe­ renzverstärkerschaltung (323d) in ein Digitalsignal und zum Verriegeln desselben und zum Umwandeln des verriegelten Si­ gnals in ein Analogsignal zur Ausgabe, eine zweite Diffe­ renzverstärkerschaltung (323id) mit einem das Analogsignal empfangenden ersten Eingang und einem ein Potential an einem ersten Knoten empfangenden zweiten Eingangsknoten zum dif­ ferenzmäßigen Verstärken der Potentiale an dem ersten und dem zweiten Eingangsknoten und ein
Haltestromversorgungselement (323ig) zum Liefern von Strom aus einem ersten Stromversorgungsknoten in den ersten Knoten gemäß einem Ausgangssignal aus der zweiten Differenzverstär­ kerschaltung.

9. Halbleitereinrichtung nach Anspruch 1, bei welcher die Schaltung zum Erzeugen eines internen Taktes (324) eine Mehrzahl von Differenzverstärkerschaltungen (324b; 324f; 324g) enthält, die miteinander verbunden sind, derart daß jede Differenzverstärkerschaltung positive und komplementäre Ausgänge einer vorhergehenden Verstärkerschaltung an ent­ sprechenden komplementären und positiven Eingängen empfängt.

10. Halbleitereinrichtung nach Anspruch 1, bei welcher die Schaltung zum Erzeugen eines internen Taktsignals eine Mehrzahl von in Kaskade geschalteten Inverterschaltungen (324a) enthält, von denen jede das erste Signal versieht mit einer Verzögerung um einen vorgeschriebenen Zeitabschnitt.

11. Halbleitereinrichtung nach Anspruch 1, welche ferner umfaßt: eine mit einem ersten Stromversorgungsknoten (300a) und einem internen Stromversorgungsknoten (300d) verbundene Schaltung zum Erzeugen eines internen Stromversorgungspo­ tentials (310b), die ein Referenzpotential empfängt, das von einer Schwankung eines Stromversorgungspotentials nicht ab­ hängt und an den ersten Stromversorgungsknoten angelegt ist, und die ein internes Stromversorgungspotential mit einem Po­ tentialpegel gemäß dem Referenzpotential in den internen Stromversorgungsknoten liefert, bei welcher das aus der Schaltung zum Erzeugen eines internen Stromversorgungspoten­ tials in den internen Stromversorgungsknoten gelieferte in­ terne Stromversorgungspotential bereitgestellt ist als ein Betriebsstromversorgungspotential der Schaltung zum Erzeugen eines internen Taktes (324).

12. Halbleitereinrichtung nach Anspruch 1, welche ferner umfaßt:
eine Referenzpotentialerzeugungsschaltung (313), welche so geschaltet ist, daß sie ein Stromversorgungspotential emp­ fängt, und welche ein von einer Schwankung des Stromversor­ gungspotentials nicht abhängiges Referenzpotential erzeugt;
einen Treibertransistor (315) und einen Stromsteuertransi­ stor (316a; 317), welche in Reihe miteinander zwischen einem Stromversorgungsknoten (300a), der mit dem Stromversorgungs­ potential versorgt ist, und einem internen Stromversorgungs­ knoten (300c) geschaltet sind;
eine Einstellschaltung (314) zum Einstellen eines Gatepoten­ tials des Treibertransistors gemäß einer Differenz zwischen einem Potential an dem internen Stromversorgungsknoten (300c) und dem Referenzpotential und
eine Stromsteuerschaltung (316) zum Einstellen eines Gatepo­ tentials des Stromsteuertransistors gemäß einer Differenz zwischen dem Referenzpotential und dem internen Stromversor­ gungspotential an dem internen Stromversorgungsknoten; bei welcher
das interne Stromversorgungspotential an dem internen Strom­ versorgungsknoten bereitgestellt ist als ein Betriebsstrom­ versorgungspotential der Takterzeugungsschaltung (324).

13. Halbleitereinrichtung nach Anspruch 12, welche ferner umfaßt: eine mit dem Gate des Stromsteuertransistors verbun­ dene Potentialhalteeinrichtung (316c) zum Halten des Gate­ potentials des Stromsteuertransistors (316a) in Reaktion auf ein Haltebestimmungssignal, das aktiviert ist.

14. Halbleitereinrichtung nach Anspruch 12, welche ferner umfaßt: eine mit dem Gate des Stromsteuertransistors verbun­ dene Startschaltung (316h) zum Festsetzen des Gatepotentials des Stromsteuertransistors (316a) auf ein vorgeschriebenes Potential, wenn an die Halbleitereinrichtung Strom angelegt ist.

15. Halbleitereinrichtung nach Anspruch 14, bei welcher die Startschaltung (316ch) ein Widerstandselement (316ch) mit einem großen Widerstand zum Versorgen des Gates des Stromsteuertransistors (316a) mit einem vorgeschriebenen Potential enthält.

16. Halbleitereinrichtung nach Anspruch 13, welche ferner umfaßt: eine Einrastermittlungsschaltung (321, 326), welche so geschaltet ist, daß sie das erste und das zweite Signal empfängt, und welche einen Einrastzustand des ersten und des zweiten Signals ermittelt und ein den Einrastzustand anzei­ gendes Einrastsignal erzeugt, bei welcher an die Potential­ halteschaltung das Einrastsignal als Haltesignal angelegt ist.

17. Halbleitereinrichtung nach Anspruch 12, bei welcher der Stromsteuertransistor (316a) ein p-Kanal-Isoliergatetyp- Feldeffekttransistor ist und die Stromsteuerschaltung (316) enthält:
eine Analogladungspumpschaltung (316bg) zum Laden des Gates des Stromsteuertransistors, wenn das interne Stromversor­ gungspotential größer als das Referenzpotential ist, und andernfalls zum Entladen des Gates des Stromsteuertransi­ stors und
eine Digitalladungspumpschaltung (316d) zum Laden des Gates des Stromsteuertransistors, wenn das interne Stromversor­ gungspotential um wenigstens einen vorgeschriebenen Wert größer als das Referenzpotential ist, und zum Entladen des Gates des Stromsteuertransistors, wenn das interne Stromver­ sorgungspotential um wenigstens einen vorgeschriebenen Wert kleiner als das Referenzpotential ist.

18. Halbleitereinrichtung nach Anspruch 1, welche ferner umfaßt
einen Analogstromtreiber (311a), der zwischen einem ersten Stromversorgungsknoten und einem internen Stromversorgungs­ knoten geschaltet ist und dessen Leitwert gemäß dem Poten­ tialunterschied zwischen ihnen vergrößert ist, wenn ein Stromversorgungspotential an dem internen Stromversorgungs­ knoten kleiner als ein vorgeschriebenes Potential ist;
einen Stromsteuertransistor (316a) und einen Digitaltreiber­ transistor (315), die in Reihe miteinander zwischen dem ersten Stromversorgungsknoten und dem internen Stromversor­ gungsknoten geschaltet sind;
eine Stromsteuerschaltung (316) zum Einstellen eines Gatepo­ tentials des Stromsteuertransistors gemäß einer Differenz zwischen dem Potential an dem internen Stromversorgungs­ knoten und dem vorgeschriebenen Potential und
eine Digitalsteuerschaltung (311b), welche den Digitaltrei­ bertransistor in digitaler Art und Weise gemäß der Differenz zwischen dem internen Stromversorgungspotential an dem in­ ternen Stromversorgungsknoten und dem vorgeschriebenen Po­ tential leitend/nichtleitend macht; bei welcher das interne Stromversorgungspotential an dem internen Strom­ versorgungsknoten bereitgestellt ist als ein Betriebsstrom­ versorgungspotential der Schaltung zum Erzeugen eines in­ ternen Taktes.

19. Halbleitereinrichtung nach Anspruch 12, bei welcher der Stromsteuertransistor (316a) ein p-Kanal-MOS-Transistor ist und die Stromsteuerschaltung (316) enthält:
eine Analogladungspumpschaltung (316bg) zum Laden des Gates des Stromsteuertransistors, wenn ein Potential an dem in­ ternen Stromversorgungsknoten größer als das Referenzpoten­ tial ist, und zum Entladen des Gates des Stromsteuertransi­ stors, wenn es kleiner als das Referenzpotential ist; und
eine Digitalladungspumpschaltung (316a) zum Laden des Gates des Stromsteuertransistors, wenn das interne Stromversor­ gungspotential um einen vorgeschriebenen Wert größer als das Referenzpotential ist, und zum Entladen des Gates des Strom­ steuertransistors, wenn das interne Stromversorgungspoten­ tial kleiner als das Referenzpotential ist.

20. Halbleitereinrichtung nach Anspruch 18, bei welcher der Digitaltreibertransistor (315) ein p-Kanal-Isoliergate­ typ-Feldeffekttransistor ist und
die Digitalsteuerschaltung eine Festsetzeinrichtung (311ba, 311bb, 311bc, 311bd, 311bj) zum Festsetzen eines Potentials mit kleinem Pegel am Gate des Digitaltreibertransistors auf einen vorgeschriebenen Potentialpegel enthält.

21. Halbleitereinrichtung, welche umfaßt:
eine Vergleichsschaltung (312) mit einem ersten und einem zweiten Taktsignaleingangsknoten zum Ermitteln einer Diffe­ renz zwischen wenigstens der Phase oder der Frequenz eines ersten und eines zweiten Taktsignals, die an den ersten und den zweiten Taktsignaleingangsknoten angelegt sind, und zum Ausgeben eines ersten und eines zweiten Vergleichssignals zum Verkleinern der Differenz;
eine das erste und das zweite Vergleichssignal empfangende Ladungspumpschaltung (322) zum Laden eines Lade- /Entlade­ knotens (322a), wenn das erste Vergleichssignal aktiv ist, und zum Entladen des Lade-/Entladeknotens, wenn das zweite Vergleichssignal aktiv ist;
eine Stromsteuerschaltung (323), welche ein zwischen dem Lade-/Entladeknoten (322a) und einem ersten Knoten (323a) geschaltetes Transfergate (323g) enthält, ein Haltebestim­ mungssignal empfängt und nichtleitend gemacht ist, wenn das Haltebstimmungssignal aktiv ist, und welche ein Stromsteuer­ signal gemaß dem Potential an dem ersten Knoten ausgibt; und
eine Schaltung zum Erzeugen eines internen Taktsignals (324), deren Betriebsstrom gemäß dem Stromsteuersignal ein­ gestellt ist und welche das zweite Taktsignal ausgibt.

22. Halbleitereinrichtung nach Anspruch 21, bei welcher das Haltebestimmungssignal in den aktiven Zustand gesetzt ist, wenn die Lieferung eines Taktsignals in den ersten Taktsignaleingangsknoten unterbrochen ist.

23. Halbleitereinrichtung nach Anspruch 21, bei welcher die Stromsteuerschaltung (323) ferner enthält:
eine Potentialhalteschaltung (323i) zum Halten des Poten­ tials an dem ersten Knoten, wenn das Haltebestimmungssignal in dem aktiven Zustand ist.

24. Halbleitereinrichtung nach Anspruch 21, bei welcher die Schaltung zum Erzeugen eines internen Taktsignals (324) eine ungerade Anzahl von im Ring geschalteten Verstärker­ schaltungen (324b, 324f, 324g) enthält, die einen durch das Stromsteuersignal eingestellten Treibstrom haben und von denen jede komplementäre Eingangssignale verstärkt und kom­ plementäre Ausgangssignale ausgibt.

25. Halbleitereinrichtung nach Anspruch 21, bei welcher die Halbleitereinrichtung eine Taktsynchrontyp-Halbleiter­ speichereinrichtung ist, deren internes Betriebstiming be­ stimmt ist durch das interne Taktsignal.

26. Halbleitereinrichtung, welche umfaßt:
eine Vergleichsschaltung (321) mit einem ersten und einem zweiten Taktsignaleingangsknoten zum Ausgeben eines ersten und eines zweiten Vergleichssignals gemäß einer Differenz zwischen wenigstens der Phase oder der Frequenz eines ersten und eines zweiten Taktsignals, die an den ersten und den zweiten Taktsignaleingangsknoten angelegt sind, welche die Differenz verkleinert;
eine das erste und das zweite Vergleichssignal empfangende Ladungspumpschaltung (322), welche einen Lade-/Entladeknoten (322a) lädt, wenn das erste Vergleichssignal aktiv ist, und welche den Lade-/Entladeknoten entlädt, wenn das zweite Ver­ gleichssignal aktiv ist;
eine Stromsteuerschaltung (323) zum Ausgeben eines Stromsi­ gnals mit einem Potentialpegel gemäß einem Potential an dem Lade- /Entladeknoten und
eine ungerade Anzahl von Verstärkerschaltungen (324b; 324f; 324g), die im Ring geschaltet sind, wobei der Treibstrom je­ der Verstärkerschaltung gemäß dem Stromsteuersignal gesteu­ ert ist und jede Verstärkerschaltung komplementäre Eingangs­ signale invertiert und verstärkt und komplementäre Ausgangs­ signale ausgibt; und
einen Taktpuffer (324c) zum Puffern eines Ausgangs aus der Verstärkerschaltung der letzten Stufe der Verstärkerschal­ tungen in dem Ring, welcher das zweite Taktsignal ausgibt.

27. Halbleitereinrichtung nach Anspruch 26, bei welcher die Stromsteuerschaltung (323) eine Steuerstufe (323c, 323f; 323c, 323d, 323e, 323f) zum Ausgeben eines p-Kanal-Strom­ steuersignals und eines n-Kanal-Stromsteuersignals enthält, welche denselben Strombetrag gemäß dem Potential an dem Lade-/Entladeknoten liefert, und jede Verstärkerschaltung (324b, 324f, 324g) enthält:
einen p-Kanal-Stromsteuertransistor (324ff), der zwischen einem Stromversorgungsknoten und einem ersten Knoten ge­ schaltet ist und an seinem Gate das p-Kanal-Stromsteuersi­ gnal empfängt,
einen p-Kanal-MOS-Transistor (324fi), der zwischen dem ersten Knoten und einem ersten Ausgangsknoten (324fd) ge­ schaltet ist und dessen Gate verbunden ist mit dem ersten Ausgangsknoten (324fd),
einen ersten Eingangs-p-Kanal-MOS-Transistor (324fb), der zwischen dem ersten Knoten und dem zweiten Knoten (324fg) geschaltet ist und an seinem Gate das eine der komplemen­ tären Eingangssignale empfängt,
einen zweiten p-Kanal-MOS-Transistor (324fj), der zwischen dem zweiten Eingangsknoten (324fg) und einem zweiten Aus­ gangsknoten (324fc) geschaltet ist und dessen Gate verbunden ist mit dem ersten Ausgangsknoten,
einen ersten n-Kanal-MOS-Transistor (324fn), der zwischen dem ersten Ausgangsknoten und einem vierten Knoten (324fk) geschaltet ist und dessen Gate verbunden ist mit dem zweiten Ausgangsknoten,
einen zweiten n-Kanal-MOS-Transistor (324fg), der zwischen dem vierten Knoten und einem fünften Knoten (324fn) geschal­ tet ist und das andere der komplementären Eingangssignale empfängt,
einen dritten n-Kanal-MOS-Transistor (324fp), der zwischen dem zweiten Ausgangsknoten und dem fünften Ausgangsknoten geschaltet ist und dessen Gate verbunden ist mit dem zweiten Ausgangsknoten, und
einen Stromsteuer-n-Kanal-MOS-Transistor (324fr), der zwi­ schen dem fünften Knoten und einem Masseknoten geschaltet ist und an seinem Gate das n-Kanal-Stromsteuersignal emp­ fängt.

28. Halbleitereinrichtung nach Anspruch 26, bei welcher die Stromsteuerschaltung (323) eine Einrichtung (323c, 323a, 323j, 323e, 323f; 323c, 323f) zum Erzeugen eines p-Kanal- Stromsteuersignals und eines n-Kanal-Stromsteuersignals ent­ hält, welche denselben Strombetrag gemäß dem Potential an dem Lade-/Entladeknoten (322a) liefert; und bei welcher jede Verstärkerschaltung (324g) enthält:
einen Stromsteuer-p-Kanal-MOS-Transistor (324gf), der zwi­ schen einem Stromversorgungsknoten (300d) und einem ersten Knoten (324ge) geschaltet ist und an seinem Gate das p- Kanal-Stromsteuersignal empfängt,
einen ersten p-Kanal-MOS-Transistor (324gh), der zwischen dem ersten Knoten und einem zweiten Knoten (324gc) geschal­ tet ist und dessen Gate verbunden ist mit einem ersten Aus­ gangsknoten (324gd),
einen zweiten p-Kanal-MOS-Transistor (324gi), der zwischen dem zweiten Knoten und dem ersten Ausgangsknoten geschaltet ist und an seinem Gate das eine Eingangssignal der komple­ mentären Eingangssignale empfängt;
einen ersten n-Kanal-MOS-Transistor (324gk), der zwischen dem ersten Ausgangsknoten und einem dritten Knoten (324gj) geschaltet ist und an seinem Gate das eine der komplemen­ tären Eingangssignale empfängt,
einen dritten p-Kanal-MOS-Transistor (324gm), der zwischen dem zweiten Knoten und einem zweiten Ausgangsknoten (324gc) geschaltet ist und an seinem Gate das andere der komplemen­ tären Eingangssignale empfängt,
einen zweiten n-Kanal-MOS-Transistor (324gn), der zwischen dem zweiten Ausgangsknoten und dem dritten Knoten (324gj) geschaltet ist und an seinem Gate das andere der komplemen­ tären Eingangssignale empfängt,
einen dritten n-Kanal-MOS-Transistor (324gq), der zwischen dem dritten Knoten (324gj) und einem vierten Knoten (324gp) geschaltet ist und dessen Gate verbunden ist mit dem ersten Ausgangsknoten, und
einen vierten n-Kanal-MOS-Transistor (324gr), der zwischen dem vierten Knoten und einem Masseknoten (300b) geschaltet ist und an seinem Gate das n-Kanal-Stromsteuersignal emp­ fängt.

29. Halbleitereinrichtung, welche umfaßt:
eine Schaltung zum Erzeugen eines internen Stromversorgungs­ potentials (310b), die eine Referenzpotentialerzeugungs­ schaltung (313) enthält, die so arbeitet, daß sie ein ex­ ternes Stromversorgungspotential empfängt und ein von einer Schwankung des externen Stromversorgungspotentials nicht ab­ hängiges Referenzpotential erzeugt, welche ein internes Stromversorgungspotential mit einem dem Referenzpotential entsprechenden Potentialpegel in einen internen Stromversor­ gungsknoten (300a) liefert; und
eine Schaltung zum Synchronisieren eines internen Taktsi­ gnals (324) zum Erzeugen eines mit einem von außen angeleg­ ten Taktsignal synchronisierten internen Taktsignals, welche unter Verwendung des internen Stromversorgungspotentials an dem internen Stromversorgungsknoten als ein Betriebsstrom­ versorgungspotential arbeitet.

30. Halbleitereinrichtung, welche umfaßt:
eine ein Stromversorgungspotential empfangende Referenzpo­ tentialerzeugungsschaltung (313) zum Erzeugen eines vom Stromversorgungspotential nicht abhängenden Referenzpo­ tentials;
einen Treibertransistor (315, 317) und einen Stromsteuer­ transistor (316a), die in Reihe miteinander zwischen einem Stromversorgungsknoten (300a), der mit dem Stromversorgungs­ potential versorgt ist, und einem internen Stromversorgungs­ knoten (300c; 300d) geschaltet sind; und
eine Stromsteuerschaltung (316, 311b; 313), welche so ge­ schaltet ist, daß sie das Referenzpotential und ein internes Potential an dem internen Stromversorgungsknoten empfängt, und welche ein Steuerelektrodenpotential des Treibertran­ sistors und des Stromsteuertransistors steuert, derart daß an der Steuerelektrode des Treibertransistors und des Strom­ steuertransistors ein Strom gemäß einer Differenz zwischen dem Referenzpotential und dem internen Potential erzeugt wird.

31. Halbleitereinrichtung, welche umfaßt:
eine Referenzpotentialerzeugungsschaltung (313), die unter Verwendung eines Stromversorgungspotentials als ein Be­ triebsstromversorgungspotential arbeitet und ein von dem Stromversorgungspotential nicht abhängiges Referenzpotential erzeugt;
eine Verstärkerschaltung (311b), welche das Referenzpoten­ tial aus der Referenzpotentialerzeugungsschaltung und ein einem internen Stromversorgungspotential entsprechendes Ver­ gleichspotential empfängt und welche ein Treibersteuersignal gemäß einer Potentialdifferenz zwischen dem Referenzpoten­ tial und dem Vergleichspotential ausgibt;
einen Treibertransistor (315), der zwischen einem Stromver­ sorgungsknoten (312) und einem internen Stromversorgungspotentialknoten (300c), an den das interne Stromversorgungs­ potential angelegt ist, geschaltet ist und an seinem Gate ein Treibersteuersignal aus der Verstärkerschaltung emp­ fängt; und
eine Stromversorgungsschaltung (316), die einen Strom gemäß einer Differenz zwischen dem Potential des internen Strom­ versorgungspotentialknotens und einem vorgeschriebenen Po­ tential in den Stromversorgungsknoten (312) liefert.

32. Halbleitereinrichtung nach Anspruch 31, bei welcher die Stromversorgungsschaltung (316) enthält:
einen Stromsteuertransistor (316a), der zwischen einem Stromversorgungspotentialknoten (300a), an den das Stromver­ sorgungspotential angelegt ist, und dem Stromversorgungs­ knoten geschaltet ist, und
eine das Referenzpotential und das Vergleichssignal empfan­ gende Stromsteuerschaltung (316b) zum Laden oder Entladen des Gates des Stromsteuertransistors gemäß einer Differenz zwischen dem Referenzpotential und dem Vergleichspotential.

33. Halbleitereinrichtung nach Anspruch 31, bei welcher die Stromversorgungsschaltung (316) eine mit dem Gate des Stromsteuertransistors (316a) verbundene Halteschaltung (316c) enthält, die in Reaktion auf eine Aktivierung eines Haltebestimmungssignals das Gatepotential des Stromsteuer­ transistors hält.

34. Halbleitereinrichtung nach Anspruch 31, bei welcher die Stromversorgungsschaltung (316) ferner enthält: eine mit dem Gate des Stromsteuertransistors (316a) verbundene Start­ schaltung (316ch) zum Festsetzen des Gatepotentials des Stromsteuertransistors auf ein vorgeschriebenes Potential, wenn an die Halbleitereinrichtung ein Stromversorgungspoten­ tial angelegt ist.

35. Halbleitereinrichtung nach Anspruch 31, welche ferner eine Schaltung zum Synchronisieren eines internen Taktsi­ gnals (320) umfaßt, die unter Verwendung eines internen Stromversorgungspotentials, mit dem der interne Stromversor­ gungspotentialknoten versorgt ist, als ein Betriebsstrom­ versorgungspotential arbeitet, so daß sie ein mit einem angelegten Taktsignal synchronisiertes internes Taktsignal erzeugt.

36. Halbleitereinrichtung nach Anspruch 35, bei welcher die Schaltung zum Synchronisieren eines internen Taktsignals (320) eine Einrastermittlungsschaltung (326) zum Ermitteln eines Einrastens des angelegten Taktsignals und des internen Taktsignals enthält, wobei die Halbleitereinrichtung ferner umfaßt:
eine mit dem Gate des Stromsteuertransistors (316a) verbun­ dene Halteschaltung (316c), die in Reaktion auf eine Akti­ vierung des Einrastsignals das Gatepotential des Stromsteu­ ertransistors hält.

37. Halbleitereinrichtung nach Anspruch 32, bei welcher der Stromsteuertransistor (316a) ein p-Kanal-Transistor ist und die Stromsteuerschaltung (316) enthält:
eine Analogladungspumpschaltung (316bg) zum Laden des Gates des Stromsteuertransistors, wenn das Vergleichspotential größer als das Referenzpotential ist, und zum Entladen des Gates des Stromsteuertransistors, wenn es kleiner als das Referenzpotential ist, und
eine Digitalladungspumpschaltung zum Laden des Gates des Stromsteuertransistors, wenn das Vergleichspotential um wenigstens ein vorbestimmtes Potential größer als das Re­ ferenzpotential ist, und zum Entladen des Gates des Strom­ steuertransistors, wenn das Vergleichspotential um wenig­ stens das vorbestimmte Potential kleiner als das Referenz­ potential ist.

38. Halbleitereinrichtung nach Anspruch 31, bei welcher die Verstärkerschaltung (311b) den Treibertransistor (315) in digitaler Art und Weise gemäß einer Größe des Referenzpo­ tentials und des Vergleichspotentials leitend und nichtlei­ tend macht.

39. Halbleitereinrichtung, welche umfaßt:
einen Analogsteuertreibertransistor (311a), der zwischen einem Stromversorgungspotentialknoten (300a) und einem internen Stromversorgungspotentialknoten (300c; 300d) ge­ schaltet ist;
eine Analogstromsteuerschaltung (314) zum Vergleichen des internen Stromversorgungspotentials und eines vorgeschriebe­ nen Potentials, welche in analoger Art und Weise einen Leit­ wert des Analogsteuertreibertransistors steuert, wenn das interne Stromversorgungspotential kleiner als das vorge­ schriebene Potential ist;
einen Digitalsteuertreibertransistor (315), der zwischen dem Stromversorgungspotentialknoten und dem internen Stromver­ sorgungspotentialknoten geschaltet ist;
eine das interne Stromversorgungspotential und das vorge­ schriebene Potential vergleichende Digitalsteuerschaltung (311b), die den Digitalsteuertreibertransistor leitend macht, wenn das interne Stromversorgungspotential um ein vorbestimmtes Potential größer als das vorgeschriebene Po­ tential ist;
einen Stromsteuertransistor (316a), der zwischen dem Strom­ versorgungspotential und dem Digitalsteuertreibertransistor geschaltet ist; und
eine Stromsteuerschaltung (316b) zum Einstellen einer Strom­ treibfähigkeit des Stromsteuertransistors gemäß einer Diffe­ renz zwischen dem internen Stromversorgungspotential und dem vorgeschriebenen Potential.

40. Halbleitereinrichtung nach Anspruch 39, bei welcher der Stromsteuertransistor (316a) ein p-Kanal-MOS-Transistor ist und die Stromsteuerschaltung (316) enthält:
eine Analogladungspumpschaltung (316bg) zum Laden des Gates des Stromsteuertransistors, wenn das interne Stromversor­ gungspotential größer als das vorgeschriebene Potential ist, und zum Entladen des Gates des Stromsteuertransistors, wenn es kleiner ist, und
eine Digitalladungspumpschaltung (316d) zum Laden des Gates des Stromsteuertransistors, wenn das interne Stromversor­ gungspotential um wenigstens eine vorbestimmte Spannung größer als das vorgeschriebene Potential ist, und zum Ent­ laden des Gates des Stromsteuertransistors, wenn das interne Stromversorgungspotential um wenigstens die vorbestimmte Spannung kleiner als das vorgeschriebene Potential ist.

41. Halbleitereinrichtung, welche umfaßt:
einen ersten Stromtreibertransistor (311c), der zwischen einem Stromversorgungspotentialknoten (300a) und einem in­ ternen Stromversorgungsknoten (300c) geschaltet ist;
einen Stromsteuertransistor (317) und einen zweiten Strom­ treibertransistor (316a), die in Reihe zwischen dem Strom­ versorgungspotentialknoten und dem internen Stromversor­ gungsknoten in einem von dem ersten Stromtreibertransistor getrennten Pfad geschaltet sind;
eine Referenzpotentialerzeugungsschaltung (313), die so ge­ schaltet ist, daß sie ein Stromversorgungspotential an dem Stromversorgungspotentialknoten empfängt, und ein von einer Schwankung des Stromversorgungspotentials nicht abhängiges Referenzpotential erzeugt und das somit erzeugte Referenzpo­ tential an das Gate des Stromsteuertransistors und das des ersten Stromtreibertransistors anlegt;
ein Pegelschiebeelement (316bj) zur Pegelverschiebung des Referenzpotentials aus der Referenzpotentialerzeugungs­ schaltung und
eine Stromsteuerschaltung (316), die so geschaltet ist, daß sie das interne Stromversorgungspotential an dem internen Stromversorgungsknoten und ein Ausgangspotential des Pegel­ schiebeelements empfängt, und die das Gatepotential des zweiten Stromtreibertransistors gemäß einer Differenz zwi­ schen dem pegelverschobenen Referenzpotential und dem in­ ternen Stromversorgungspotential einstellt.

42. Halbleitereinrichtung nach Anspruch 41, bei welcher die Stromsteuerschaltung (316) enthält:
eine Vergleichsschaltung (316bc) zum Vergleichen des in­ ternen Stromversorgungspotentials an dem internen Stromver­ sorgungsknoten und des pegelverschobenen Referenzpotentials, welche ein das Vergleichsergebnis anzeigendes Analogsignal ausgibt,
eine Digitalumwandlungsschaltung (316bt) zum Umwandeln des Analogpotentialausgangs aus der Vergleichsschaltung in ein Digitalpotential, das sich in digitaler Art und Weise ändert,
eine Analogladungspumpschaltung (316bg) zum Einstellen des Gatepotentials des zweiten Stromtreibertransistors in ana­ loger Art und Weise gemäß dem Analogausgangspotential, wel­ che so geschaltet ist, daß sie das Analogausgangspotential aus der Vergleichsschaltung empfängt, und
eine Digitalladungspumpschaltung (316d) zum Ändern des Gate­ potentials des zweiten Stromtreibertransistors in digitaler Art und Weise gemäß dem Digitalausgangspotential, welche so geschaltet ist, daß sie das aus der Digitalumwandlungsschal­ tung ausgegebene Digitalpotential empfängt.