DE19605634A1

DE19605634A1 - Aktivmatrixanzeigegerät

Info

Publication number: DE19605634A1
Application number: DE19605634A
Authority: DE
Inventors: Shunpei Yamazaki; Jun Koyama; Yasuhiko Takemura
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1995-02-15
Filing date: 1996-02-15
Publication date: 1996-08-22
Anticipated expiration: 2016-02-16
Also published as: JPH11121763A; DE19605670B4; CN1213812A; KR100333157B1; CN1550859B; CN1550859A; TW406210B; US5729308A; TW345654B; US6914642B2; US6417896B1; CN1177371C; DE19605670A1; CN1156298A; CN1146058C; JP3614671B2; DE19605634B4; CN1157448A; KR100297868B1; US20020149711A1

Description

Die vorliegende Erfindung betrifft Schaltungen und Elemente zur Verbesserung der Bildqualität des Anzeigebildschirms ei nes Aktivmatrixanzeigegeräts, welche beispielsweise bei einem Flüssigkristallanzeigegerät, einem Plasmaanzeigegerät oder einem Elektrolumineszenzanzeigegerät (EL-Anzeigegerät) ver wendet werden.

Fig. 2A zeigt schematisch ein konventionelles Aktivmatrix anzeigegerät. Ein durch die gestrichelte Linie dargestell ter Bereich 104 ist ein Anzeigebereich. Dünnfilmtransistoren (TFTs) 101 sind matrixartig in dem Bereich 104 angeordnet. Die Verdrahtung, die an die Source-Elektrode des TFT 101 an geschlossen ist, ist eine Bildsignalleitung (Bilddatensig nalleitung) 106, und die an die Gate-Elektrode des TFT 101 angeschlossene Verdrahtung ist eine Gate-Signalleitung (Gate-Auswahlsignalleitung) 105. Mehrere Gate-Signalleitungen und Bildsignalleitungen sind im wesentlichen senkrecht zueinander angeordnet.

Ein Hilfskondensator 102 wird zur Unterstützung der Kapazi tät der Pixelzelle (Bildpunktzelle) 103 und zum Speichern der Bilddaten verwendet. Der TFT 101 wird dazu verwendet, die Bilddaten entsprechend der an die Pixelzelle 103 angelegten Spannung umzuschalten.

Allgemein ist bei einem TFT der Effekt bekannt, daß bei An legen einer Umkehrvorspannung an das Gate kein Strom zwischen der Source und dem Drain fließt (im ausgeschalteten Zustand oder OFF-Zustand), jedoch ein Kriechstrom (der OFF-Strom) fließt. Dieser Kriechstrom ändert die Spannung (das Poten tial) der Pixelzelle.

Wenn bei einem TFT des N-Kanal-Typs das Gate negativ vorge spannt ist, wird ein PN-Übergang zwischen einer Schicht des P-Typs, die an der Oberfläche des Halbleiterdünnfilms ent steht, und einer Schicht des N-Typs des Source-Bereichs und des Drain-Bereichs erzeugt. Da jedoch eine große Anzahl an Störstellen innerhalb des Halbleiterfilms vorhanden ist, ist dieser PN-Übergang nicht perfekt, und ist das Fließen eines Kriechstroms bei dem Übergang wahrscheinlich. Die Tatsache, daß der OFF-Strom ansteigt, wenn die Gate-Elektrode negativ vorgespannt wird, liegt daran, daß die Ladungsträgerdichte in der Schicht des P-Typs ansteigt, die in der Oberfläche des Halbleiterfilms ausgebildet wird, und die Breite der Energie schwelle an dem Übergang geringer wird, wodurch eine Konzen tration des elektrischen Feldes und eine Erhöhung des Über gangs-Kriechstroms auftritt.

Der auf diese Weise erzeugte OFF-Strom oder Ausschaltstrom hängt wesentlich von der Source/Drain-Spannung ab. Es ist beispielsweise bekannt, daß der OFF-Strom stark ansteigt, wenn die Spannung ansteigt, die zwischen der Source und dem Drain des TFT angelegt wird. In einem Fall, in welchem eine Spannung von 5 V zwischen der Source und dem Drain angelegt wird, und in einem Fall, in welchem dort eine Spannung von 10 V angelegt wird, ist der OFF-Strom im letztgenannten Fall nicht doppelt so groß wie im ersten Fall, sondern kann 10mal oder sogar 100mal so groß sein. Diese Nichtlinearität hängt darüber hinaus von der Gate-Spannung ab. Wenn der Wert der Gegenvorspannung der Gate-Elektrode groß ist (bei einer hohen negativen Spannung beim N-Kanal-Typ) gibt es im allge meinen einen signifikanten Unterschied zwischen beiden Fäl len.

Zur Überwindung dieser Schwierigkeit wurde ein Verfahren zum Schalten von TFTs in Reihe vorgeschlagen (ein Mehr fach-Gate-Verfahren), wie in den japanischen Veröffentlichungen geprüfter Patente (Kokoku) Nr. 5-44195 und 5-44196 beschrie ben. Hierdurch wird angestrebt, den OFF-Strom jedes TFT da durch zu verringern, daß die Spannung verringert wird, die an Source/Drain jedes TFT angelegt wird. Wenn zwei TFTs wie in Fig. 2B gezeigt in Reihe geschaltet werden, wird die an Source/Drain jedes TFT angelegte Spannung halbiert. Wenn die an Source/Drain angelegte Spannung halbiert wird, bedeutet dies im Sinne der voranstehenden Ausführungen, daß der OFF-Strom auf 1/10 oder sogar 1/100 verringert wird.

Mit wachsenden Anforderungen an die Eigenschaften für die Bildanzeige eines Flüssigkristallanzeigegeräts wird es je doch schwierig, selbst unter Verwendung des voranstehend geschilderten Mehrfach-Gate-Verfahrens den OFF-Strom aus reichend zu verringern. Dies liegt daran, daß selbst dann, wenn die Anzahl an Gate-Elektroden (die Anzahl an TFTs) auf 3, 4 oder 5 erhöht wird, die an Source/Drain jedes TFT an gelegte Spannung nur geringfügig verringert wird, auf 1/3, 1/4 bzw. 1/5. Zusätzliche Schwierigkeiten treten in der Hin sicht auf, daß die Schaltung kompliziert wird, und die ein genommene Fläche groß ist.

Der Vorteil der vorliegenden Erfindung besteht in der Bereit stellung einer Pixelschaltung, welche einen solchen Aufbau aufweist, daß der OFF-Strom durch Verringerung der Spannungen verringert wird, die an Source/Drain von TFTs angelegt wer den, die an die Pixelelektrode angeschlossen sind, auf weni ger als 1/10, vorzugsweise weniger als 1/100 ihres Normal wertes.

Die vorliegende Erfindung zeichnet sich dadurch aus, daß die Anordnung Gate-Signalleitungen und Bildsignalleitungen auf weist, die in Matrixform angeordnet sind, Pixelelektroden, die in Bereichen angeordnet sind, die von den Gate-Signal leitungen und den Bildsignalleitungen umgeben werden, und Dünnfilmtransistoren (TFTs) vorgesehen sind (in einer Anzahl "n"), welche denselben Leitfähigkeitstyp aufweisen und mit einander in Reihe neben jede der Pixelelektroden geschaltet sind, wobei ein Source-Bereich oder ein Drain-Bereich eines ersten TFT (n = 1 ) an eine der Bildsignalleitungen ange schlossen ist, ein Source-Bereich oder ein Drain-Bereich ei nes n-ten TFT an eine der Pixelelektroden angeschlossen ist, Gate-Elektroden der TFTs (die Anzahl an TFTs beträgt n - m, wobei n < m ist), gemeinsam an eine der Gate-Signalleitungen angeschlossen sind, in einem TFT (die Anzahl an TFTs beträgt m) eine Gate-Elektrode eines TFT, der an eine Pixelelektrode einer geradzahligen Leitung angeschlossen ist, und eine Gate-Elektrode eines TFT, der an eine Pixelelektrode einer unge radzahligen Leitung angeschlossen ist, an dieselbe Kapazi tätsleitung angeschlossen sind, und die Gate-Spannung auf einer solchen Spannung gehalten wird, daß ein Kanalausbil dungsbereich denselben Leitfähigkeitstyp annimmt wie jener des Source-Bereichs und des Drain-Bereichs.

Ein Beispiel für die voranstehend geschilderte Anordnung ist in Fig. 2C gezeigt. In Fig. 2C sind fünf TFTs 121 bis 125 sowie fünf TFTs 126 bis 130 in Reihe geschaltet, so daß da her n = 5 und m = 2 ist. Die Source-Bereiche der TFTs 21 und 126 (n = 1) sind an eine Bildsignalleitung 131 angeschlossen. Der Drain-Bereich des n-ten TFT 123 und 128 (n = 5) ist an die Pixelelektrode der Pixelzelle 132 bzw. 133 angeschlossen.

In TFTs (die Anzahl an TFTs beträgt n), die an dieselbe Pixelelektrode in Reihe angeschlossen sind, sind TFTs (die Anzahl von TFTs beträgt n-m, wobei n < m ist) an eine ge meinsame Gate-Signalleitung angeschlossen, und die anderen TFTs (die Anzahl an TFTs beträgt m) sind an eine gemeinsame Kapazitätsleitung angeschlossen. Die Gate-Signalleitungen sind voneinander verschieden, und geradzahlige und ungerad zahlige Kapazitätsleitungen sind gemeinsam. In Fig. 2C sind daher die Gate-Elektroden der drei TFTs 121 bis 123 (die Anzahl an TFTs beträgt n-m) an eine Gate-Signalleitung 135 angeschlossen, und die Gate-Elektroden der TFTs 126 bis 128 sind an eine Gate-Signalleitung 134 angeschlossen. Die Gate-Elektroden der TFTs 124 und 125 (die Anzahl von TFTs be trägt m) und die Gate-Elektroden der TFTs 129 und 130 sind an eine gemeinsame Kapazitätsleitung 136 angeschlossen, um die Gate-Spannung auf einem gewünschten Spannungswert zu hal ten. Wenn ein TFT, der an die Gate-Signalleitung angeschlos sen ist, einen LDD-Aufbau (leicht dotierter Drain) und/oder einen Offset-Aufbau aufweist, ist dies noch weiter wirksam zur Verringerung eines OFF-Stroms.

Als weitere Anordnung gemäß der vorliegenden Erfindung wird ein Aktivmatrixanzeigegerät zur Verfügung gestellt, welches ein Paar benachbarter Pixelelektroden aufweist, ein Paar von Gate-Signalleitungen, die zwischen den Pixelelektroden angeordnet sind, eine zwischen den Gate-Signalleitungen an geordnete Kapazitätsleitung, und ein Paar von Insel-Halblei terbereichen, die jeweils mit den Pixelelektroden verbunden sind, wobei ein Ende jedes Insel-Halbleiterbereichs an jede Pixelelektrode angeschlossen ist, jede Gate-Signalleitung zwischen zumindest drei Abschnitten von jedem Insel-Halblei terbereich ausgebildet ist, und die Kapazitätsleitung über zumindest zwei Abschnitten jedes Insel-Halbleiterbereichs ausgebildet ist.

Ein Beispiel für die voranstehend geschilderte Anordnung ist in Fig. 4C gezeigt. In Fig. 4C weist die Anordnung ein Paar benachbarter Pixelelektroden 216 und 217 auf, ein Paar von Gate-Signalleitungen 204 und 205, die zwischen den Pixelelek troden 216 und 217 angeordnet sind, eine zwischen den Gate-Signalleitungen angeordnete Kapazitätsleitung 209, und ein Paar von Insel-Halbleiterbereichen (die jeweils eine aktive Schicht eines TFT bilden) 201 und 202, die jeweils an die Pixelelektrode 216 bzw. 217 angeschlossen sind, wobei ein Ende jedes der Insel-Halbleiterbereiche 201 und 202 an jede der Pixelelektroden 216 und 217 angeschlossen ist, jede der Gate-Signalleitungen 204 und 205 über zumindest drei Abschnit ten jedes der Insel-Halbleiterbereiche 201 und 202 ausgebil det ist, und die Kapazitätsleitung 209 über zumindest zwei Abschnitten jedes der Insel-Halbleiterbereiche 201 und 202 ausgebildet ist.

Wenn die voranstehend geschilderte Anordnung verwendet wird, kann ein Aperturverhältnis vergrößert werden, da eine Kapa zitätsleitung gemeinsam von einem Paar von Pixelelektroden verwendet werden kann. In Fig. 6 ist nur eine Minimalanord nung gezeigt. In der Praxis werden in einem Flüssigkristall anzeigegerät mehrere Hundert x mehrere Hundert Anordnungen (jeweils in Fig. 6 gezeigt) kombiniert.

Wie in Fig. 2C gezeigt, liegt das grundlegende Merkmal der vorliegenden Erfindung darin, die TFTs 121 bis 125 in Reihe zu schalten, hierbei die Gates der TFTs 121 bis 123 an die Gate-Signalleitung 135 anzuschließen, und die Gates der an deren TFTs 124 und 125 an die Kapazitätsleitung 136 anzu schließen. Für einen Zeitraum, in welchem die Spannung eines Pixels aufrechterhalten wird, werden daher Kondensatoren zwi schen dem Kanal und der Gate-Elektrode der TFTs 124 und 125 dadurch gebildet, daß auf der Kapazitätsleitung eine geeig nete Spannung aufrechterhalten wird.

Daher wird die Spannung zwischen der Source und dem Drain der TFTs 122 und 123 verringert, wodurch der OFF-Strom der TFTS verringert wird. Ein Hilfskondensator ist nicht unbe dingt erforderlich. Da dieser die Last während des Einschrei bens von Daten erhöht, gibt es Fälle, in denen er vorzugs weise nicht vorgesehen wird, wenn das Verhältnis zwischen der Kapazität der Pixelzelle und der in den TFTs 124 und 125 erzeugten Kapazität optimal ist.

Da eine geradzahlige Leitung und eine ungeradzahlige Leitung gemeinsam an die Kapazitätsleitung angeschlossen sind, be trägt die Anzahl an Kapazitätsleitungen die Hälfte jener der Leitungen. Daher kann ein Aperturverhältnis eines Pixels er höht werden.

Dies wird genauer unter Bezugnahme auf Fig. 2C beschrieben: Wenn ein Auswahlsignal an die Gate-Signalleitung 135 ange legt wird, werden sämtliche TFTs 121 bis 123 eingeschaltet (ON). Damit die TFTs 124 und 125 ebenfalls eingeschaltet (ON) sind, ist es erforderlich, ein Signal an die Kapazitäts leitung 136 anzulegen. Daher wird die Pixelzelle 132 ent sprechend einem Signal auf der Bildsignalleitung 131 geladen, und gleichzeitig werden auch die TFTs 124 und 125 aufgeladen. In dem Zustand (Gleichgewichtszustand), in welchem eine aus reichende Aufladung durchgeführt wurde, sind die Spannungen zwischen der Source und dem Drain der TFTs 122 und 123 an nähernd gleich.

Wenn in diesem Zustand das Auswahlsignal nicht angelegt ist oder abgeschaltet ist, werden die TFTs 121 bis 123 ausge schaltet. In diesem Zustand befinden sich die TFTs 124 und 125 immer noch in einem Einschaltzustand (ON). Ein anderes Pixelsignal wird nachfolgend an die Bildsignalleitung 131 angelegt. Da der TFT 121 einen begrenzten OFF-Strom aufweist, wird die in dem TFT 124 gespeicherte Ladung entladen, so daß die Spannung absinkt. Die Geschwindigkeit dieses Vorgangs ist jedoch annähernd ebenso groß wie die Geschwindigkeit, mit welcher die Spannung in dem Kondensator 102 in der nor malen Aktivmatrixschaltung von Fig. 2A absinkt.

In dem TFT 122 ist infolge der Tatsache, daß die Spannung zwischen Source und Drain am Anfang annähernd Null beträgt, der OFF-Strom extrem klein, jedoch sinkt daraufhin die Span nung des TFT 124 ab, und daher steigt die Spannung zwischen Source und Drain des TFT 122 allmählich an, und daher erhöht sich entsprechend der OFF-Strom. In dem TFT 123 steigt der OFF-Strom ebenfalls allmählich auf dieselbe Weise an, je doch ist die Anstiegsrate sogar noch kleiner als jene des TFT 122. Aus den voranstehenden Ausführungen wird deutlich, daß der Spannungsabfall der Pixelzelle 132 infolge des An stiegs des OFF-Stroms des TFTs erheblich geringer ist als bei der normalen Aktivmatrixschaltung von Fig. 2A.

Wenn LDD-Bereiche (leicht dotierte Drain-Bereiche)oder Off set-Bereiche in den Kanälen der TFTs 121 bis 125 ausgebil det sind, dann werden diese Bereiche ein Drain-Widerstand und ein Source-Widerstand, und ist es daher möglich, die elektrische Feldstärke an dem Drain-Übergang zu schwächen, und den OFF-Strom zu verringern.

Die Integration einer derartigen Schaltung kann durch eine solche Schaltung, wie in Fig. 1A gezeigt, erhöht werden, so daß sich die Gate-Signalleitung 134 und die Kapazitätslei tung 136 auf einem annähernd M-förmigen Halbleiterbereich 100 überlappen. Die Fig. 1B bis 1D zeigen mögliche Kombina tionsanordnungen in dieser Hinsicht, und bei jeder dieser Ausführungsformen werden dieselben Auswirkungen erzielt.

Fig. 1B ist die herkömmlichste Form. TFTs 121 bis 125 sind an den Schnittpunkten des Halbleiterbereichs 100 mit der Gate-Signalleitung 134 und der Kapazitätsleitung 136 ausge bildet (drei Schnittpunkte mit der Gate-Signalleitung und zwei Schnittpunkte mit der Kondensatorleitung: insgesamt fünf Schnittpunkte). Eine Verunreinigung des N-Typs oder P-Typs wird in die Bereiche (vier Bereiche in Fig. 1B) des Halbleiterbereichs eingebracht, der durch die Gate-Signal leitungen und die Kapazitätsleitungen abgetrennt oder um schlossen wird, und die Bereiche an beiden Enden des Halb leiterbereichs werden dann die Source und der Drain des TFT. Die Bildsignalleitung und die Pixelelektrode sollten so aus gebildet sein, daß sie an eines der Enden des Halbleiter bereichs angeschlossen sind (Fig. 1B).

In Fig. 1C ist es möglich, daß die Punkte a und b nicht von der Kapazitätsleitung 136 abgedeckt werden. Dies liegt daran, daß es bei den TFTs 124 und 125 ausreichend ist, daß sie nur als Kondensatoren arbeiten.

In Fig. 1D ist es möglich, dadurch Schaltelemente auszubil den, daß sechs TFTs 301 bis 306 (307 bis 312 in Fig. 2D) mit einander so in Reihe geschaltet sind, daß sechs Schnittpunkte mit dem Halbleiterbereich 100 gebildet werden. Die Matrix schaltung ist in Fig. 2D gezeigt, und der TFT 122 (127) in Fig. 2C wird einfach durch zwei in Reihe geschaltete TFTs 308 und 309 (302 und 303) ersetzt. Es ist daher möglich, den OFF-Strom im Vergleich zum Strom in Fig. 2C zu verringern.

Die Erfindung wird nachstehend noch weiter anhand zeichne risch dargestellter Ausführungsbeispiele erläutert, woraus weitere Vorteile und Merkmale hervorgehen.

Es zeigt:

Fig. 1A bis 1D die Anordnung des Halbleiterbereichs, der Gate-Signalleitung und der Kapazitätsleitung gemäß der vorliegenden Erfindung;

Fig. 2A bis 2D die Außenansicht der Aktivmatrixschaltungen;

Fig. 3A bis 3F das Herstellungsverfahren (Querschnittsan sicht) der Schaltelemente bei einer Ausfüh rungsform;

Fig. 4A bis 4F das Herstellungsverfahren (Aufsicht) der Schaltelemente bei einer Ausführungsform;

Fig. 5A und 5B die Anordnung des Halbleiterbereichs, der Gate-Signalleitung und der Kapazitätsleitung bei einer Ausführungsform;

Fig. 6 die Anordnung der Gate-Signalleitung, der Kapazitätsleitung, der Peripherieschaltung oder dergleichen bei einer Ausführungsform;

Fig. 7 eine Aufsicht auf Pixelbereiche bei einer Ausführungsform; und

Fig. 8 eine Aufsicht auf Pixelbereiche bei einer Ausführungsform.

(Ausführungsform 1)

Diese Ausführungsform erleichtert das Verständnis der vor liegenden Erfindung durch Beschreibung der Herstellungsvor gänge für die Schaltung. Die Ausführungsform stellt die Her stellungsvorgänge einer Reihenschaltung von Dünnfilmtransis toren (TFTs) 121 bis 125 in der Schaltung von Fig. 2C dar. Die Fig. 1A bis 1D zeigen die Schaltung bei dieser Ausfüh rungsform in einer Aufsicht von oben, und die Fig. 3A bis 3D sind eine Querschnittsansicht des Herstellungsverfahrens. In Fig. 3A bis 3D zeigt die linke Seite einen Querschnitt durch den Abschnitt, der in Fig. 1A durch die gepunktet-gestrichel te Linie X-Y bezeichnet ist, und die rechte Seite zeigt ei nen Querschnitt des Abschnitts, der durch X′-Y′ bezeichnet ist. Sie sind nebeneinander dargestellt, jedoch wird darauf hingewiesen, daß natürlich X-Y und X′-Y′ nicht auf derselben geraden Linie liegen.

Das Merkmal dieser Ausführungsform besteht darin, daß ein Offset-Gate dadurch ausgebildet wird, daß die Gate-Elektrode anodisiert wird, um den OFF-Strom noch weiter zu verringern. Ein Verfahren zum Anodisieren der Gate-Elektrode ist in der japanischen Patent-Offenlegungsschrift Nr. 5-267667 beschrie ben. Bei der vorliegenden Ausführungsform kann auch eine Gate-Elektrode mit einem normalerweise verwendeten Aufbau verwendet werden.

Ein Siliziumoxidfilm 132 mit einer Dicke von 1000 bis 5000 Å (10 Angström = 1 Nanometer), beispielsweise 3000 Å, wird als ein Basisfilm auf einem Substrat 101 (Glas 7059 von Corning, 100 mm×100 mm) 151 ausgebildet. TEOS (Tetraethoxysilan) wird zerlegt und durch Plasma-CVD (chemische Dampfablagerung) abgelagert, um den Siliziumoxidfilm 152 auszubilden. Dieser Vorgang kann auch durch Sputtern erfolgen.

Ein amorpher Siliziumfilm mit einer Dicke von 300 bis 1500 Å, beispielsweise 500 A, wird durch Plasma-CVD oder Niederdruck-CVD (LPCVD) abgelagert und dann 8 bis 24 Stunden in einer Atmosphäre bei 550°C bis 600°C aufbewahrt, um ihn kristal lin auszubilden. Der Kristallisationsvorgang kann dadurch gefördert werden, daß eine kleine Menge an Nickel zugesetzt wird. Ein Verfahren zur Förderung der Kristallisierung durch Hinzufügen von Nickel oder dergleichen, zur Verringerung der Kristallisationstemperatur und zur Verkürzung der Kristall bildungszeit ist in der japanischen Patentveröffentlichung Nr. 6-244104 beschrieben.

Dieser Vorgang kann auch durch eine Licht-Wärme-Behandlung mittels Laserbestrahlung oder dergleichen durchgeführt wer den. Er kann auch durch eine Kombination einer thermischen Wärmebehandlung und einer Licht-Wärme-Behandlung durchgeführt werden.

Der kristalline Siliziumfilm wird geätzt, um einen annähernd M-förmigen, inselförmigen Bereich 100 auszubilden. Darauf wird ein Gate-Isolierfilm 135 ausgebildet. Es wird nämlich ein Siliziumoxidfilm mit einer Dicke von 700 bis 1500 Å, bei spielsweise 1200 Å, durch Plasma-CVD ausgebildet. Dieser Vor gang kann auch durch Sputtern erfolgen. (Fig. 1A und 3A).

Ein Film aus Aluminium (welches 1 Gew.-% Si oder 0,1 Gew.-% bis 0,3 Gew.-% Sc enthält) wird durch Sputtern mit einer Dicke von 1000 Å bis 3 µm, beispielsweise 5000 Å, ausgebil det und dann geätzt, um die Gate-Signalleitung 134 und die Kapazitätsleitung 136 auszubilden. Diese stellen beide Gate-Elektroden von TFTs dar. (Fig. 1B und 3B).

Zu diesem Zeitpunkt werden in Fig. 6 sämtliche anderen Gate-Signalleitungen und Kapazitätsleitungen (Aluminiumverdrahtun gen 602) auf dem Substrat 601 mit einem Aluminiumfilmbereich 604 verbunden, der am Umfang eines Aktivmatrixbereichs 603 vorgesehen ist. Wenn jedoch die Aluminiumverdrahtungen der Gate-Elektroden oder dergleichen der Peripherieschaltung (des Gate-Treibers 605 und des Source-Treibers 606) so ausgebil det sind, daß sie gegenüber dem Aluminiumfilmbereich 604 iso liert sind, tritt in der Peripherieschaltung keine Anodisie rung auf, wodurch der Integrationsgrad erhöht wird.

Zum Anodisieren läßt man durch die Gate-Elektroden (Gate-Signalleitung 134 und Kapazitätsleitung 136) in einer Elek trolytlösung einen Strom fließen, so daß anodisch ein Oxid mit einer Dicke von 500 bis 2500 Å, beispielsweise 2000 Å, ausgebildet wird. Die Elektrolytlösung wird dadurch erhalten, daß L-Weinsäure mit Ethylenglykol auf eine Konzentration von 5% verdünnt wird und unter Verwendung von Ammoniak ein pH-Wert 7,0 ± 0,2 eingestellt wird. Das Substrat wird in die Lösung eingetaucht. Die positive Seite einer Konstantstrom quelle wird an die Gate-Elektroden auf dem Substrat ange schlossen, und die Negativseite mit einer Platinelektrode verbunden. Eine Spannung wird bei einem konstanten Strom von 20 mA angelegt, und der Oxidationsvorgang wird fortgesetzt, bis die Spannung 150 V erreicht. Die Oxidation geht bei ei ner konstanten Spannung von 150 V weiter, bis der Strom auf unterhalb von 0,1 mA absinkt. Auf diese Weise erhält man Alu miniumoxidfilme 154 und 155 mit einer Dicke von 2000 Å auf der Gate-Signalleitung 134 und der Kapazitätsleitung 136 (Fig. 3C).

Eine Verunreinigung (Phosphor) wird dann in den inselförmi gen Bereich 100 unter Selbstausrichtung implantiert, durch Ionendotierung unter Verwendung der Gate-Elektrodenabschnitte (der Gate-Elektroden und des anodischen Oxidfilms an dessen Umfang) als Masken, zur Ausbildung von Verunreinigungsberei chen des N-Typs. Das Dotiergas ist Phosphin (PH₃). Die Dosis beträgt 1×10¹⁴ und 5×10¹⁵ Atome/cm², beispielsweise 1×10¹⁵ Atome/cm², und die Beschleunigungsspannung beträgt 60 bis 90 kV, beispielsweise 80 kV. Auf diese Weise werden Verunreinigungsbereiche 156 bis 159 des N-Typs erzeugt (Fig. 3D).

Ein KrF-Excimerlaser (Wellenlänge 248 nm, Impulsbreite 20 ns) wird eingestrahlt, um die dotierten Verunreinigungsbereiche 156 bis 159 zu aktivieren. Ein geeigneter Wert für die Ener giedichte des Lasers beträgt 200 bis 400 mJ/cm², vorzugswei se 250 bis 300 mJ/cm². Diese Vorgänge können auch durch ther misches Anlassen durchgeführt werden. Insbesondere kann die Aktivierung durch thermisches Anlassen bei einer niedrigeren Temperatur als im Normalfall erfolgen, wenn ein Katalysator element (Nickel) verwendet wird (japanische Patentveröffent lichung Nr. 6-267989).

Die Verunreinigungsbereiche 156 und 157 des N-Typs werden auf diese Weise hergestellt, jedoch werden bei der Ausfüh rungsform die Verunreinigungsbereiche von den Gate-Elektro den durch die Dicke des anodischen Oxids getrennt, so daß es sich um sogenannte Offset-Gates handelt. Es wurden daher die TFTs 121, 123, 124 und 125 hergestellt. Der andere TFT 122 wird auf dieselbe Weise erzeugt.

Dann wird ein Siliziumoxidfilm 160 bis zu einer Dicke von 5000 Å als Zwischenschicht-Isolierfilm mittels Plasma-CVD ausgebildet. TEOS und Sauerstoff werden als Ausgangsgase ver wendet. Der Zwischenschicht-Isolierfilm 160 und der Gate-Isolierfilm 153 werden dann geätzt zur Ausbildung eines Kon taktloches in dem Verunreinigungsbereich 156 des N-Typs.

Daraufhin wird ein Aluminiumfilm durch Sputtern hergestellt und geätzt, um die Source-Elektrodenverdrahtung 161 auszu bilden. Dies stellt eine Verlängerung der Bildsignalleitung 131 dar (Fig. 3E).

Dann wird ein Passivierungsfilm 162 hergestellt. Ein Sili ziumnitridfilm wird bis zu einer Dicke von 2000 bis 8000 Å, beispielsweise 4000 Å, ausgebildet, als der Passivierungs film, durch Plasma-CVD unter Verwendung einer Gasmischung aus NH₃/SiH₄/H₂. Der Passivierungsfilm 162, der Zwischen schicht-Isolierfilm 160 und der Gate-Isolierfilm 153 werden dann geätzt, um ein Kontaktloch für eine Pixelelektrode in dem Verunreinigungsbereich 159 des N-Typs auszubilden.

Ein Indiumzinnoxidfilm (ITO-Film) wird durch Sputtern aus gebildet, und dann zur Ausbildung einer Pixelelektrode 163 geätzt. Die Pixelelektrode ist eine Elektrode der Pixelzelle 132. Durch die voranstehend geschilderten Vorgänge wird ein Aktivmatrixschaltungselement ausgebildet, welches TFTs 121 bis 125 (126 bis 130) des N-Kanal-Typs aufweist, welche wie in Fig. 2C gezeigt in Reihe geschaltet sind. (Fig. 3F)

(Ausführungsform 2)

Die Fig. 4A bis 4F zeigen das Verfahren zur Herstellung der Schaltung bei dieser Ausführungsform. Eine detaillierte Be schreibung der einzelnen Vorgänge erfolgt nicht, da ein be kanntes Verfahren (oder das Verfahren gemäß Ausführungsform 1) verwendet werden sollte. Eine Äquivalenzschaltung der Aus führungsform ist in Fig. 2C dargestellt.

In Fig. 4A wird ein Film aus kristallinem Silizium mit einem Muster versehen, um annähernd M-förmige Halbleiterbereiche (aktive Schichten) 201 bis 204 auszubilden, wie bei der Aus führungsform 1 (oder Fig. 1A), an gewünschten Orten. Nach dem ein Gate-Isolierfilm (nicht gezeigt) hergestellt wurde, werden die Gate-Signalleitungen 205 bis 208 parallel ange ordnet, wird die Kapazitätsleitung 209 zwischen den Gate-Signalleitungen 205 und 206 ausgebildet, und die Kapazitäts leitung 210 zwischen den Gate-Signalleitungen 207 und 208 hergestellt. Die Lagebeziehung zwischen den Gate-Signallei tungen 205 bis 208, den Kapazitätsleitungen 209 und 210 und den aktiven Schichten 201 bis 204 ist ebenso wie bei der Ausführungsform 1. Die aktiven Schichten 201 bis 204 über lappen sich mit den Gate-Signalleitungen 205 bis 208 an drei Abschnitten. Weiterhin überlappen sich die aktiven Schich ten 201 und 202 mit der gemeinsamen Kapazitätsleitung 209 an zwei Abschnitten, und überlappen sich die aktiven Schich ten 203 und 204 mit der gemeinsamen Kapazitätsleitung 210 an zwei Abschnitten. (Fig. 4A).

Nachdem eine Verunreinigung zur Erzielung des Leitfähig keitstyps N oder P in die aktiven Schichten 201 bis 204 ein dotiert wurde, wird ein Zwischenschicht-Isolator (nicht dar gestellt) hergestellt, und dann werden die Kontaktlöcher 211 bis 214 an den linken Enden der aktiven Schichten 201 bis 204 hergestellt, und wird die Bildsignalleitung 215 ausge bildet (Fig. 4B).

In Fig. 4C werden Kontaktlöcher in den rechten Enden der aktiven Schichten 201 bis 204 ausgebildet, und die Pixel elektroden 216 bis 219 werden in Bereichen ausgebildet, die von den Gate-Signalleitungen 205 bis 208 und der Bildsig nalleitung 205 umgeben sind, um die Pixelelektroden mit den rechten Enden der aktiven Schicht 201 bis 204 zu ver binden.

Durch die voranstehend geschilderten Vorgänge werden Schalt elemente für eine Aktivmatrixschaltung hergestellt. Da bei der Ausführungsform eine Kapazitätsleitung 209 (210) gemein sam für das Paar der Pixelelektroden 216 und 217 (218 und 219) verwendet werden kann, kann die Anzahl an Kapazitäts leitungen halbiert werden, und daher ein Aperturverhältnis eines Pixels vergrößert werden. In Fig. 4C ist nur eine Mini malanordnung dargestellt. In der Praxis werden bei einem Flüssigkristallanzeigegerät mehrere Hundert × mehrere Hun dert Anordnungen (jeweils wie in Fig. 4C gezeigt) kombiniert.

Fig. 2C ist eine Äquivalenzschaltung der Aktivmatrixschal tung von Fig. 4C. Die Gate-Signalleitungen 204 und 205 ent sprechen der Gate-Signalleitung 135 bzw. 134, und die Kapa zitätsleitung 209 entspricht der Kapazitätsleitung 136. Die TFTs 121 bis 125 werden durch die aktive Schicht 201, die Gate-Signalleitung 205 und die Kapazitätsleitung 209 gebil det. Die TFTs 126 bis 130 werden durch die aktive Schicht 202, die Gate-Signalleitung 206 und die Kapazitätsleitung 209 gebildet. Die Pixelelektroden 216 und 217 entsprechen einer Elektrode der Pixelzellen 132 und 133.

Zur Erhöhung des Aperturverhältnisses ist es, wie in Fig. 4G bis 4F gezeigt, ebenfalls wirksam, einen Abschnitt des TFT, der in der aktiven Schicht 221 vorgesehen ist, mit der Bild signalleitung 224 zu überlappen. Weiterhin kann in Fig. 4E eine solche Anordnung getroffen werden, daß sämtliche gebo genen Abschnitten der aktiven Schicht 221 mit der Kapazitäts leitung 222 und der Gate-Signalleitung 223 abgedeckt werden.

Wenn die Anzahl an Biegeabschnitten und die Anzahl an Schnitt stellen zwischen der aktiven Schicht und den Gate-Signallei tungen und der Kapazitätsleitung erhöht werden, kann die An zahl an Transistoren vergrößert werden. Daher ist es möglich, einen OFF-Strom weiter zu verringern. Wenn in Fig. 5A die An zahl an Biegeabschnitten in der aktiven Schicht 501 größer ist als in dem Inselbereich von Fig. 1A bis 1D, und zwar um Eins größer, und die aktive Schicht 501 mit der Gate-Signal leitung 502 und der Kapazitätsleitung 503 überlappt wird, werden sechs als Schaltelement verwendete TFTs ausgebildet, und drei als Kondensator verwendete TFTs ausgebildet.

(Ausführungsform 3)

Diese Ausführungsform betrifft eine Anordnung, die durch Abänderung der Anordnung von Fig. 4C erhalten wird. Fig. 7 ist eine Aufsicht auf eine Anordnung gemäß dieser Ausfüh rungsform. Die gleichen Bezugszeichen wie in Fig. 4C be zeichnen gleiche oder entsprechende Teile. Eine Äquivalenz schaltung dieser Ausführungsform weist die Schaltungsaus bildung von Fig. 2C auf.

Das wesentliche Merkmal der Anordnung gemäß Fig. 7 besteht in der Art und Weise der Verwendung einer gemeinsamen Kapazi tätsleitung für zwei Pixel. Bei der Ausführungsform 2 sind die aktiven Schichten 201 und 202 oder die aktiven Schichten 203 und 204 symmetrisch an einem Punkt in bezug auf die Ka pazitätsleitungen 209 oder 210 angeordnet, so daß Bereiche in welchen die Kapazitätsleitungen 209 und 210 mit den akti ven Schichten 201 bis 204 überlappt sind entlang der Längs richtung der Kapazitätsleitungen 209 und 210 angeordnet sind.

Bei der Ausführungsform 3 sind die aktiven Schichten 201 und 202 oder die aktiven Schichten 203 und 204 symmetrisch an einer Linie in bezug auf die Kapazitätsleitungen 209 oder 210 angeordnet, so daß Bereiche, in welchen die Kapazitäts leitungen 209 und 210 mit den aktiven Schichten 201 bis 204 überlappt sind, entlang der Richtung der Breite der Kapazi tätsleitungen 209 und 210 angeordnet sind.

Da bei dieser Ausführungsform ein Paar von Kapazitätsleitun gen gemeinsam für eine Pixelelektrode verwendet wird, kann die Anzahl an Kapazitätsleitungen halbiert werden, und da her ein Aperturverhältnis vergrößert werden.

(Ausführungsform 4)

Die Ausführungsform betrifft eine andere Anordnung, die durch Abänderung der Anordnung von Fig. 4C erhalten wird. Fig. 8 zeigt eine Anordnung gemäß dieser Ausführungsform. Die glei chen Bezugszeichen wie in Fig. 4C bezeichnen gleiche oder entsprechende Teile. Eine Äquivalenzschaltung der Anordnung gemäß dieser Ausführungsform ist in Fig. 2C gezeigt.

Ähnlich wie bei der Ausführungsform 2 sind bei der Ausfüh rungsform 4 die aktiven Schichten 201 und 202 oder die ak tive Schicht 203 und 204 symmetrisch an einem Punkt so an geordnet, daß Bereiche, in welchen die Kapazitätsleitungen 209 und 210 mit den aktiven Schichten 201 bis 204 überlappt sind, entlang der Längsrichtung der Kapazitätsleitungen 209 und 210 angeordnet sind. Bei dieser Ausführungsform sind die aktiven Schichten 201 und 202 und die aktive Schicht 203 und 204 wie in Fig. 8 gezeigt angeordnet.

Da bei dieser Ausführungsform ein Paar von Kapazitätsleitun gen gemeinsam für eine Pixelelektrode verwendet wird, kann die Anzahl an Kapazitätsleitungen halbiert werden, und daher bin Aperturverhältnis vergrößert werden.

Bei der vorliegenden Erfindung ist es möglich, den Abfall der Spannung der Flüssigkristallzelle dadurch zu unterdrücken, daß die Gates mehrerer TFTs an eine Gate-Signalleitung und eine Kondensatorleitung in jedem Pixel angeschlossen werden. Da ein Paar von Kapazitätsleitungen gemeinsam für eine Pixel elektrode verwendet wird, kann die Anzahl an Kapazitätslei tungen halbiert werden, und daher ein Aperturverhältnis er höht werden.

Allgemein hängt eine Beeinträchtigung von TFTs von der Span nung zwischen der Source und dem Drain ab. Da jedoch gemäß der vorliegenden Erfindung die Source und der Drain der TFTs 122, 123, 126 und 127 in Fig. 2C während sämtlicher Treiber vorgänge auf einem niedrigen Potential gehalten werden, ist es möglich, durch die vorliegende Erfindung eine Beeinträch tigung zu verhindern.

Die vorliegende Erfindung ist bei solchen Anwendungen wirk sam, welche eine Bildanzeige mit hoher Auflösung erfordern. Um 256 oder mehr extrem feine Abstufungen von Licht und Schatten anzuzeigen muß daher die Entladung der Flüssigkri stallzelle während eines Einzelbilds auf 1% oder weniger beschränkt werden. Konventionelle Systeme, weder gemäß Fig. 2A noch 2B, sind für diesen Zweck nicht geeignet.

Die vorliegende Erfindung ist geeignet für ein Aktivmatrix anzeigegerät, welches Halbleiter-TFTs aus kristallinem Sili zium verwendet, und welches für Matrixanzeigen und derglei chen geeignet ist, welche eine besonders große Anzahl an Zei len (Linien) aufweisen. Im allgemeinen ist bei einer Matrix mit einer großen Anzahl an Zeilen der Auswahlzeitraum pro Zeile kurz, und daher sind Halbleiter-TFTs aus amorphem Sili zium nicht geeignet. TFTs, welche Halbleiter aus kristalli nem Silizium verwenden, weisen jedoch die Schwierigkeit auf, daß der OFF-Strom (Ausschaltstrom oder Strom im ausgeschal teten Zustand) groß ist.

Die vorliegende Erfindung, bei welcher der OFF-Strom verrin gert werden kann, kann daher auch in dieser Hinsicht eine wirksame Verbesserung zur Verfügung stellen. TFTs, welche Halbleiter aus amorphem Silizium verwenden, sind ebenfalls vorteilhaft.

Die Ausführungsformen wurden hauptsächlich in bezug auf TFTs beschrieben, welche einen Aufbau mit einem oben angeordneten Gate aufweisen, jedoch ändern sich die Vorteile der vorlie genden Erfindung nicht, wenn eine Anordnung mit einem Gate unten oder ein anderer Aufbau verwendet wird.

Mit der vorliegenden Erfindung ist es möglich, durch minimale Änderungen eine maximale Wirkung zu erzielen. Insbesondere weisen bei TFTs mit oben angeordnetem Gate, obwohl die Form des dünnen Halbleiterbereichs (der aktiven Schicht) kompli ziert ist, die Gate-Elektroden und dergleichen eine extrem einfache Form auf, und ist es daher möglich, ein Abschneiden (Unterbrechen) der oberen Schichtverdrahtungen zu verhindern. Wenn dagegen die Gate-Elektrode eine komplizierte Form auf weist, so verursacht dies eine Verringerung des Aperturver hältnisses. Die vorliegende Erfindung weist daher im indu striellen Einsatz erhebliche Vorteile auf.

Claims

1. Aktivmatrixanzeigegerät, gekennzeichnet durch:
Bildsignalleitungen;
Gate-Signalleitungen, wobei die Bildsignalleitungen und die Gate-Signalleitung in einer Matrix angeordnet sind, welche geradzahlige Leitungen und ungeradzahlige Leitungen aufweist;
Kapazitätsleitungen;
Pixel-Elektroden, die in Bereichen angeordnet sind, die von den Bildsignalleitungen und den Gate-Signalleitungen umgeben sind; und
mehrere Dünnfilmtransistoren, die hintereinander neben jeder der Pixelelektroden in Reihe geschaltet sind, wobei die Dünnfilmtransistoren vom selben Leitfähigkeitstyp sind;
wobei ein Source-Bereich oder ein Drain-Bereich eines ersten Dünnfilmtransistors an eine der Bildsignalleitun gen angeschlossen ist, ein Source-Bereich oder ein Drain-Bereich eines zweiten Dünnfilmtransistors an eine der Pixelelektroden angeschlossen ist, Gate-Elektroden zumin dest des ersten und zweiten Dünnfilmtransistors an eine der Gate-Signalleitungen angeschlossen sind, eine Gate-Elektrode zumindest eines dritten Dünnfilmtransistors, der an eine Pixelelektrode der geradzahligen Leitung an geschlossen ist, und eine Gate-Elektrode zumindest eines vierten Dünnfilmtransistors, der an eine Pixelelektrode der ungeradzahligen Leitung angeschlossen ist, an diesel be Kapazitätsleitung angeschlossen sind, und eine Gate-Spannung des dritten und vierten Dünnfilmtransistors auf einem gewünschten Spannungswert so gehalten wird, daß Kanalausbildungsbereiche des dritten und vierten Dünn filmtransistors denselben Leitfähigkeitstyp annehmen wie Source-Bereiche und Drain-Bereiche des dritten und vier ten Dünnfilmtransistors.

2. Aktivmatrixanzeigegerät, gekennzeichnet durch:
mehrere Bildsignalleitungen;
mehrere Gate-Signalleitungen, die im wesentlichen senkrecht zu den Bildsignalleitungen angeordnet sind;
mehrere Kapazitätsleitungen;
Pixelelektroden, die in Bereichen vorgesehen sind, die von den Gate-Signalleitungen und den Bildsignalleitungen um geben sind; und
Schaltelemente, die an jede der Pixelelektroden angeschlos sen sind;
wobei jedes der Schaltelemente einer geradzahligen Leitung und einer ungeradzahligen Leitung einen annähernd M-förmi gen Halbleiterfilm aufweist, der zumindest drei Abschnitte umfaßt, welche mit einer unterschiedlichen Gate-Signallei tung für jede Leitung überlappt sind, und zumindest zwei Abschnitte, die mit einer gemeinsamen Kapazitätsleitung überlappt sind.

3. Aktivmatrixanzeigegerät, gekennzeichnet durch:
mehrere Bildsignalleitungen;
mehrere Gate-Signalleitungen, die annähernd senkrecht zu den Bildsignalleitungen angeordnet sind
mehrere Kapazitätsleitungen, von denen jeweils eine paral lel zu den Gate-Signalleitungen und zwischen diesen ange ordnet ist;
Pixelelektroden, die in Bereichen vorgesehen sind, die von den Gate-Signalleitungen und den Bildsignalleitungen um geben sind; und
Schaltelemente, die an jede der Pixelelektroden angeschlos sen sind;
wobei jedes der Schaltelemente einen annähernd M-förmigen Halbleiterfilm aufweist, der einen Bereich umfaßt, der im Kontakt mit der einen der Bildsignalleitungen steht, ei nem Bereich, der im Kontakt mit einer der Pixelelektroden steht, und zumindest vier Bereiche, welche durch die Kon densatorleitungen und die Gate-Signalleitungen unterteilt werden, wobei die Bereiche einen Leitfähigkeitstyp N oder P aufweisen; und
wobei die Schaltelemente einer ungeradzahligen Leitung und die Schaltelemente einer geradzahligen Leitung an eine unterschiedliche Gate-Signalleitung für jede Leitung an geschlossen sind, und an eine gemeinsame Kapazitätsleitung für die ungeradzahlige Leitung und die geradzahlige Lei tung angeschlossen sind.

4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jede der Kapazitätsleitungen zwischen der Gate-Signallei tung der ungeradzahligen Leitung und der Gate-Signalleitung der geradzahligen Leitung angeordnet ist.

5. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß jede der Kapazitätsleitungen zwischen der Gate-Signallei tung der ungeradzahligen Leitung und der Gate-Signalleitung der geradzahligen Leitung angeordnet ist.

6. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß jede der Kapazitätsleitungen zwischen der Gate-Signallei tung der ungeradzahligen Leitung und der Gate-Signalleitung der geradzahligen Leitung angeordnet ist.

7. Aktivmatrixanzeigegerät, gekennzeichnet durch:
ein Paar benachbarter Pixelelektroden;
ein Paar von Gate-Signalleitungen, die zwischen den Pixel elektroden angeordnet sind
eine zwischen den Gate-Signalleitungen angeordnete Kapazi tätsleitung; und
ein Paar von Inselhalbleiterbereichen, die jeweils an die Pixelelektroden angeschlossen sind;
wobei die einen Enden der Inselhalbleiterbereiche an die Pixelelektroden angeschlossen sind, jede der Gate-Signal leitungen zumindest drei Abschnitte jeder der Inselhalb leiterbereiche überlappt, und die Kapazitätsleitung zumin dest zwei Abschnitte jedes der Inselhalbleiterbereiche überlappt.

8. Aktivmatrixschaltung, gekennzeichnet durch:
erste Dünnfilmtransistoren
zweite Dünnfilmtransistoren;
eine erste Pixelelektrode, die an einen der ersten Dünn filmtransistoren angeschlossen ist;
eine zweite Pixelelektrode, die an einen der zweiten Dünnfilmtransistoren angeschlossen ist;
eine Bildsignalleitung, die an eine Source und einen Drain jedes zweiten unter den ersten und zweiten Dünn filmtransistoren angeschlossen ist;
eine erste Gate-Signalleitung, die an Gates zumindest des einen und des anderen ersten Dünnfilmtransistors an geschlossen ist;
eine zweite Gate-Signalleitung, die an Gates zumindest des einen und des anderen zweiten Dünnfilmtransistors angeschlossen ist; und
eine Kapazitätsleitung, die an Gates der ersten und zwei ten Dünnfilmtransistoren abgesehen von zumindest dem ei nen und dem anderen ersten und zweiten Dünnfilmtransistor angeschlossen ist.

9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß der erste und zweite Dünnfilmtransistor ein Schaltelement für die erste und zweite Pixelelektrode ist.

10. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß die Kapazitätsleitung eine Leitung zum Anlegen einer ge wünschten Spannung ist, um den ersten und zweiten Dünn filmtransistor abgesehen von zumindest dem einen und dem anderen ersten und zweiten Dünnfilmtransistor als Konden sator auszubilden.