DE19610907B4 - Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung - Google Patents

Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE19610907B4
DE19610907B4 DE19610907A DE19610907A DE19610907B4 DE 19610907 B4 DE19610907 B4 DE 19610907B4 DE 19610907 A DE19610907 A DE 19610907A DE 19610907 A DE19610907 A DE 19610907A DE 19610907 B4 DE19610907 B4 DE 19610907B4
Authority
DE
Germany
Prior art keywords
film
gate
ferroelectric
semiconductor substrate
yttrium oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19610907A
Other languages
English (en)
Other versions
DE19610907A1 (de
Inventor
Jong Suwon Moon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE19610907A1 publication Critical patent/DE19610907A1/de
Application granted granted Critical
Publication of DE19610907B4 publication Critical patent/DE19610907B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Abstract

Ferroelektrisches Halbleiterspeicherbauelement mit
– einem Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps,
– einer auf dem Halbleitersubstrat gebildeten Gate-Pufferschicht, die aus einem Gate-Film (11a) aus Yttriumoxid (Y2O3) gebildet ist,
– einem auf der Pufferschicht gebildeten, ferroelektrischen Gate-Film (12a),
– einer auf dem ferroelektrischen Gate-Film gebildeten Gate-Elektrode (13a) und
– einem Source-/Drain-Gebiet (3a) des dem ersten entgegengesetzten zweiten Leitfähigkeitstyps, das beidseits der Gate-Elektrode in dem Halbleitersubstrat gebildet ist,
gekennzeichnet durch
– eine Abstandshalterschicht (18a) an den Seitenwänden des aus dem Gate-Yttriumoxidfilm (11a), dem ferroelektrischen Gate-Film (12a) und der Gate-Elektrode (13a) bestehenden Gate-Aufbaus (20) und
– ein Störstellengebiet (9a) des dem ersten entgegengesetzten zweiten Leitfähigkeitstyps mit einer ersten Störstellenkonzentration unterhalb der Abstandshalterschicht, das mit dem beidseits des Gate-Aufbaus (20) angeordneten Source-/Drain-Gebiet (3a) verbunden ist,
wobei das Source-/Drain-Gebiet eine gegenüber der ersten höhere zweite Störstellenkonzentration aufweist.

Description

  • Die Erfindung bezieht sich auf ein ferroelektrisches Halbleiterspeicherbauelement nach dem Oberbegriff des Anspruchs 1 sowie auf ein Verfahren zu seiner Herstellung.
  • Jüngste Fortschritte in der Dünnschichttechnologie haben zur Erzeugung von nichtflüchtigen Speicherbauelementen mit ferroelektrischen Filmen, sogenannten ferroelektrischen Speicherbauelementen, geführt, bei denen deren Eigenschaften bezüglich Umkehr und Aufrechterhaltung der Polarisation dazu verwendet werden, die Ausführung von Lese-/Schreibvorgängen mit hoher Geschwindigkeit zu ermöglichen. Da die Polarisationsumkehr in einem ferroelektrischen Film von einem Übergang auf atomarer Skala verursacht wird, kann ein ferroelektrisches Speicherbauelement 104-105 mal schneller betrieben werden als andere Arten von nichtflüchtigen Speichern, z.B. EEPROMs oder Flash-Speicherbauelemente, so daß sie Lesezyklus-Geschwindigkeiten erreichen können, die mit denen eines DRAM-Bauelementes vergleichbar sind, d.h. im Bereich von Hunderten von Nanosekunden. Außerdem ist, da die Polarisationsumkehr nur eine niedrige Versorgungsspannung von beispielsweise zwei bis fünf Volt benötigt, die für Lesevorgänge bei EEPROMs oder Flash-Speichern benötigte höhere Versorgungsspannung von 10V bis 12V nicht erforderlich.
  • Allgemein gesagt gibt es zwei Typen herkömmlicher ferroelektrischer Speicherbauelemente. Der eine Typ detektiert die in einem Kondensator gespeicherte Ladungsmenge, und der andere Typ detektiert eine durch spontane Polarisation eines Ferroelektrikums verursachte Widerstandsänderung.
  • Der erste Typ ist aus zwei Transistoren und zwei Kondensatoren oder aus einem einzigen Transistor-Kondensator-Paar aufgebaut. Speicherbauelemente dieses Typs sind in DRAM-Bauelementen weit verbreitet und werden im allgemeinen von CMOS-Transistoren gebildet, wobei eine dicke isolierende Zwischenschicht die Transistoren von einem oberseitig gebildeten, ferroelektrischen Kondensator trennt. Zwar kann mit dieser Struktur der Einfluß des ferroelektrischen Elektrodenmaterials auf das darunter liegende CMOS-Bauelement verringert werden, es verbleibt jedoch eine Schwierigkeit hinsichtlich destruktivem Auslesen, d.h. die gespeicherten Daten werden allein durch Auslesen derselben zerstört. Das destruktive Auslesen bekommt besondere Bedeutung, wenn die Anzahl von Lese-/Schreibvorgängen in einem Speicherbauelement erhöht werden soll.
  • Eines der ferroelektrischen Speicherbauelemente des zweiten Typs wird als ein Feldeffekttransistor mit einer Metall-Ferroelektrikum-Isolator-Halbleiter-Struktur, abgekürzt MFIS-FET, bezeichnet. Ein solches Bauelement ermöglicht ein zerstörungsfreies Auslesen und ist daher für Lese-/Schreibvorgänge mit erhöhter Geschwindigkeit geeignet. Im Prinzip kann bei Verwendung dieses Speicherbauelementtyps, der verglichen mit einem DRAM mit einem Transistor und einem Kondensator lediglich einen Transistor besitzt, die Zellenfläche ohne Änderung der Zellenstruktur gemäß typischer MOS-FET-Skalierungsregeln verringert werden. Außerdem braucht seine Auslesezeit nicht so groß zu sein wie diejenige eines Flash- Speichers, der einen nichtflüchtigen Speicher darstellt, und die Daten können nach einem Auslesevorgang aufrechterhalten werden. Das Speicherbauelement verwendet eine Metall-Isolator-Halbleiter-Struktur (MIS) mit einem ferroelektrischen Film als ein Gate-Isolationsfilm, wobei ein Auslesevorgang dadurch ausgeführt wird, daß in einem Kanalgebiet eines Transistors eine Inversionsschicht ausgebildet wird. Die Inversionsschicht wird hierbei mittels Steuerung des Potentials einer Silizium-Zwischenschicht abhängig von der Polarisations-Aufrechterhaltung eines Ferroelektrikums gebildet.
  • Es zeigen sich jedoch zahlreiche Schwierigkeiten bei der Anwendung des MFIS-FET. Die größte davon leitet sich aus der Tatsache ab, daß ein ferroelektrischer Film direkt auf einem Siliziumhalbleitersubstrat gebildet wird. Wenn nämlich ein Film aus einem oxidischen Ferroelektrikum, wie PZT, d.h. PbZrxTi1-xO3, direkt auf dem Siliziumsubstrat gebildet wird, werden Sauerstoffatome aus dem sauerstoffreichen ferroelektrischen Film in seine Grenzfläche mit dem Siliziumsubstrat injiziert, was in der Bildung eines überflüssigen dünnen Films z.B. aus SiO2 resultiert. Als Folge davon wird das Zusammensetzungsverhältnis des ferroelektrischen Films lokal gestört, oder es wird eine höhere Betriebsspannung erforderlich. Des weiteren werden durch Haftstellenniveaus, die aus mechanischen Spannungen des ferroelektrischen Films resultieren, geladene Partikel in den Film injiziert, was die durch die Polarisations-Aufrechterhaltung erzeugte Ladung aufhebt. Wenn der Film bei hoher Temperatur gebildet wird, neigen zudem Bestandteile des Ferroelektrikums dazu, in das Siliziumsubstrat zu diffundieren und die Eigenschaften des Feldeffekttransistors zu verändern. Wenngleich anstelle eines solchen oxidischen Ferroelektrikums ein nichtoxidisches Ferroelektrikum wie BaMgF4 verwendet werden kann, dringen in diesem Fall Fluorionen in den Gate-Isolationsfilm ein, was in der Eliminierung der Polarisationseigenschaften resultiert.
  • Da ein ferroelektrischer Film mit einem Siliziumsubstrat hinsichtlich Gitterkonstante und thermischem Ausdehnungskoeffizient nicht kompatibel ist, ist es demgemäß sehr schwierig, einen ferroelektrischen Film hoher Qualität auf dem Siliziumsubstrat zu erzeugen. Außerdem ist, um die Source-/Drain-Gebiete mittels Selbstjustierung zu erzeugen, ein Film erforderlich, der einen thermischen Prozeß bei ungefähr 1000°C toleriert.
  • Um die obigen Schwierigkeiten zu überwinden, wurde in der 55. Applied Physics Society Tagung in Japan vom 19.09. bis 22.09.1994 über einen MFIS-FET berichtet, bei dem ein PbTiO3-Film auf einem CeO2-Film abgeschieden und Aluminium für die Elektroden verwendet wurde. 2 zeigt einen derartigen, herkömmlichen MFIS-FET mit einem CeO2-Film im Querschnitt. Bezugnehmend auf 2 bezeichnen das Bezugszeichen 1 ein p-leitendes Siliziumsubstrat, das Bezugszeichen 2 eine Feldoxidschicht, das Bezugszeichen 3 ein Source-/Drain-Gebiet, das Bezugszeichen 5 einen CeO2-Film, das Bezugszeichen 6 einen ferroelektrischen PbTiO3-Film und das Bezugszeichen 7 eine Gate-Elektrode aus Aluminium. Dabei wird das heteroepitaxiale Wachstum des ferroelektri schen PbTiO3-Films (6) unter Verwendung des CeO2-Films (5) als ein Gate-Isolationsfilm realisiert. Da bei dieser Struktur die Gate-Elektrode nach Bildung des ferroelektrischen Films bei hoher Temperatur erzeugt wird, kann Aluminium als das Elektrodenmaterial verwendet werden, so daß die Struktur für einen Integrationsprozeß geeignet ist. Der MFIS-FET kann daher als ein Speicherbauelement verwendet werden. Allerdings bringt er, wenngleich der CeO2-Film von 2 nur eine geringe Gitterfehlanpassung von 0,35% gegenüber einem <111>-Substrat zeigt, in Verbindung mit einem <100>-Substrat keinen großen Vorteil. Zudem sind die elektrischen Eigenschaften dieses MFIS-FET nicht vollständig verifiziert.
  • Gattungsgemäße ferroelektrische Halbleiterspeicherbauelemente sind beispielsweise in den Offenlegungsschriften JP 06-097452 A und WO 91/13465 A1 beschrieben.
  • In 1 ist ein derartiger MFIS-FET im Querschnitt dargestellt. Der ein ferroelektrisches Speicherbauelement bildende MFIS-FET beinhaltet ein p-leitendes Siliziumsubstrat (1), eine Feldoxidschicht (2), die in einem Bauelementisolationsgebiet des p-leitenden Siliziumsubstrats (1) gebildet ist, einen Gate-Film (11a) aus Yttriumoxid (Y2O3), der mit einer vorgegebenen Abmessung an der Oberseite des p-leitenden Siliziumsubstrats (1) gebildet ist, einen ferroelektrischen Gate-Film (12a), der auf dem Gate-Yttriumoxidfilm (11a) gebildet ist, eine Gate-Elektrode (13a) aus TiN, die auf dem ferroelektrischen Gate-Film (12a) gebildet ist, und ein n-leitendes Source-/Drain-Gebiet (3), das beidseits der Gate-Elektrode (13a) aus TiN in dem p-leitenden Siliziumsubstrat (1) gebildet ist.
  • In den 4A und 4C sind die aufeinanderfolgenden Schritte zur Herstellung des ferroelektrischen Speicherbauelementes in Form des MFIS-FET von 1 illustriert.
  • 4A veranschaulicht einen Schritt zum sequentiellen Aufbringen eines Yttriumoxidfilms (11), eines ferroelektrischen Films (12), eines TiN-Films (13) und eines SiON-Films (14) ganzflächig auf ein p-leitendes Siliziumsubstrat (1). Bezugnehmend auf 4A wird dabei zunächst eine Feldoxidschicht (2) auf dem p-leitenden Siliziumsubstrat (1) mittels eines üblichen Bauelementisolationsprozesses gebildet, wie eines LOCOS-, SEPOX- oder STI-Prozesses. Nachdem die Oberfläche des p-leitenden Siliziumsubstrates (1) gereinigt wurde, wird der Yttriumoxidfilm (11) als epitaktische Schicht ganzflächig auf das p-leitende Siliziumsubstrat (1) aufgebracht. Der Yttriumoxidfilm (11) wird dabei z.B. mittels Sputtern, mittels Deposition durch einen reaktiven Ionenclusterstrahl oder mittels metallorganischer chemischer Gasphasenabscheidung erzeugt. Danach wird der ferroelektrische Film (12) beispielsweise aus PZT, PT, d.h. PbTiO3, oder Materialien der Y1-Familie auf den Yttriumoxidfilm (11) aufgebracht. Anschließend wird der TiN-Film (13) gebildet, der als ein leitfähiger Gate-Film dient. Anstelle des TiN-Films (13) kann eine Doppelschicht aus TiN und Wolfram vorgesehen werden. Daraufhin wird der als eine Maskenschicht dienende SiON-Film (14) aufgebracht. Anstelle des SiON-Films (14) kann ein Film aus SiO2, Si3N4 oder Y2O3 verwendet werden.
  • 4B veranschaulicht einen Schritt zur Bildung eines Musters (14a) aus dem SiON-Film mittels Fotolithographie. Bezugnehmend auf 4B wird hierbei mittels Fotolithographie ein Fotoresistmuster (16) auf dem SiON-Film (14) erzeugt, wonach der SiON-Film (14) unter Verwendung des Fotoresistmusters (16) als eine Ätzmaske trocken geätzt wird, um das SiON-Filmmuster (14a) zu erzeugen.
  • 4C veranschaulicht einen Schritt zur Bildung eines Gate-Films (11a) aus Yttriumoxid, eines ferroelektrischen Gate-Films (12a) und einer Gate-Elektrode (13a) aus TiN. Bezugnehmend auf 4C wird hierfür zunächst das Fotoresistmuster (16) entfernt, wonach der TiN-Film (13), der ferroelektrische Film (12) und der Yttriumoxidfilm (11) unter Verwendung des SiON-Filmmusters (14a) als eine Maske nacheinander anisotrop geätzt werden, wodurch der Gate-Aufbau (20) gebildet wird, der aus dem Gate-Yttriumoxidfilm (11a), dem ferroelektrischen Gate-Film (12a) und dem Gate-Film (13a) aus TiN besteht. Daraufhin wird die gesamte Oberseite des p-leitenden Siliziumsubstrats (1) unter Verwendung des SiON-Filmmusters (14a) und des Gate-Aufbaus (20) als Maske einer Ionenimplantation mit Arsen, d.h. n-leitenden Störstellen, unterworfen. Die ionenimplantierten, n-leitenden Störstellen werden dann aktiviert, so daß sich das Source-/Drain-Gebiet (3) bildet. Anschließend wird das SiON-Filmmuster (14a) entfernt. Dies vervollständig die Herstellung des in 1 gezeigten MFIS-FET.
    •
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines ferroelektrischen Halbleiterspeicherbauelementes mit einem über einem Siliziumhalbleitersubstrat gebildeten, ferroelektrischen Film hoher Qualität und mit einer guten Gitter- und Wärmeausdehnungsanpassung der Schichten und vorteilhaften elektrischen Eigenschaften sowie eines Verfahrens zu seiner Herstellung zugrunde.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines ferroelektrischen Halbleiterspeicherbauelementes mit den Merkmalen des Anspruchs 1 sowie eines Verfahrens mit den Merkmalen des Anspruchs 6. Dabei wird der Yttriumoxidfilm als eine dielektrische Pufferschicht zwischen dem Siliziumhalbleitersubstrat und dem ferroelektrischen Film verwendet. Von Vorteil ist hierbei die Tatsache, daß es relativ einfach ist, die Einkristalle des Yttriumoxidfilms heteroepitaktisch auf dem Halbleitersubstrat zu erzeugen. Ein weiterer Vorteil besteht darin, daß dann, wenn auf dem Yttriumoxidfilm ein ferroelektrischer PZT- oder PT-Film gebildet wird, ein ferroelektrischer Film in Form einer sehr gut entlang einer C-Achse angeordneten epitaktischen Schicht hergestellt werden kann, was die Polarisationseigenschaften solcher Filme verbessert. Somit kann ein ferroelektrischer Film hoher Qualität auf einem Siliziumhalbleitersubstrat erzeugt werden. Bei Verwendung des Yttriumoxidfilms als ein isolierender Film werden zudem ausgezeichnete Strom-Spannungs- und Kapazitäts-Spannungs-Eigenschaften erzielt. Ein Speicherbauelement, bei dem ein derartiger Yttriumoxidfilm vorgesehen ist, zeigt daher ausgezeichnete elektrische Eigenschaften. Von Vorteil vor allem auch hinsichtlich der elektrischen Eigenschaften ist weiter die Bildung einer LDD-Struktur für das Source-/Drain-Gebiet.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Bevorzugte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie zu deren besserem Verständnis aufgenommene herkömmli che MFIS-FETs und Verfahren zu ihrer Herstellung sind in den Zeichnungen dargestellt, in denen zeigen:
  • 1 einen Querschnitt eines herkömmlichen MFIS-FET,
  • 2 einen Querschnitt eines herkömmlichen MFIS-FET mit einem CeO2-Film,
  • 3 einen Querschnitt eines erfindungsgemäßen MFIS-FET mit einer LDD-Struktur,
  • 4A bis 4C Querschnitte des Bauelementes von 1 in unterschiedlichen Stadien seiner Herstellung und
  • 5a bis 5E Querschnitte des Bauelementes von 3 in unterschiedlichen Stadien seiner Herstellung.
    •
  • In 3 ist eine erfindungsgemäße Ausführungsform eines MFIS-FET im Querschnitt dargestellt, der ein ferroelektrisches Speicherbauelement mit einer LDD-Struktur bildet, wobei für Elemente, die funktionell denjenigen des Bauelements von 1 entsprechen, gleiche Bezugszeichen gewählt sind. Der LDD-MFIS-FET von 3 beinhaltet ein p-leitendes Siliziumsubstrat (1), eine Feldoxidschicht (2), die in einem Bauelementisolationsgebiet des p-leitenden Siliziumsubstrats (1) gebildet ist, einen Gate-Yttriumoxidfilm (11a), der mit einer vorbestimmten Abmessung auf dem p-leitenden Siliziumsubstrat (1) gebildet ist, einen auf dem Gate-Yttriumoxidfilm (11a) angeordneten, ferroelektrischen Gate-Film (12a), eine auf dem ferroelektrischen Gate-Film (12a) angeordnete Gate-Elektrode aus TiN, eine Abstandshalterschicht (18a) aus SiON, die durch eine Isolationsschicht gebildet ist, welche sich auf der gesamten Oberfläche eines durch den Gate-Yttriumoxidfilm (11a), den ferroelektrischen Gate-Film (12a) und den Gate-Film (13a) aus TiN bestehenden Gate-Aufbaus (20) befindet, ein Störstellengebiet (9a) mit einer ersten Störstellenkonzentration, das n-leitende Störstellen aufweist und unterhalb der Abstandshalterschicht (18a) aus SiON in dem p-leitenden Siliziumsubstrat (1) gebildet ist, sowie ein Source-/Drain-Gebiet (3a) mit einer zweiten Störstellenkonzentration, das beidseits des Gate-Aufbaus (20) in dem p-leitenden Siliziumsubstrat (1) gebildet und mit dem Störstellengebiet (9a) mit der ersten Störstellenkonzentration verbunden ist, wobei die zweite Störstellenkonzentration höher als die erste ist. Wie sich aus 3 ergibt, ist damit die LDD-Struktur durch das Störstellengebiet (9a) mit der ersten Störstellenkonzentration und das Source/Drain-Gebiet (3a) mit der gegenüber der ersten höheren zweiten Störstellenkonzentration gebildet.
  • In den 5A bis 5E ist der Herstellungsprozeß für den in 3 gezeigten LDD-MFIS-FET in aufeinanderfolgenden Fertigungsstufen veranschaulicht, wobei die Schritte bezüglich der 5A und 5B identisch mit denjenigen der 4A und 4B sind, auf deren Beschreibung daher hier verwiesen werden kann.
  • 5C veranschaulicht einen Schritt zur aufeinanderfolgenden Erzeugung eines Gate-Yttriumoxidfilms (11a), eines ferroelektrischen Gate-Films (12a) und einer Gate-Elektrode (13a) aus TiN. Bezugnehmend auf 5C wird hierfür zunächst das Photoresistmuster (16) entfernt, wonach der TiN-Film (13), der ferroelektrische Film (12) und der Yttriumoxidfilm (11) nacheinander unter Verwendung des SiON-Filmmusters (14a) als Maske anisotrop geätzt werden, so daß ein Gate-Aufbau (20) entsteht, der aus dem Gate-Yttriumoxidfilm (11a), dem ferroelektrischen Gate-Film (12a) und der Gate-Elektrode (13a) aus TiN besteht. Anschließend wird die gesamte Oberseite des p-leitenden Siliziumsubstrats (1) unter Verwendung des SiON-Filmmusters (14a) und des Gate-Aufbaus (20) als Maske einer Ionenimplantation mit Phosphor, d.h. n-leitenden Störstellen, in einer niedrigen Konzentration unterzogen.
  • 5D veranschaulicht einen Schritt zum Aufbringen einer SiON-Schicht (18) auf die gesamte Oberseite des p-leitenden Siliziumsubstrats (1) zwecks Erzeugung eines Abstandshalters. Die SiON-Schicht (18) kann dabei durch eine Schicht aus SiO2 oder Si3N4 ersetzt werden. Die SiON-Schicht (18) besteht somit aus demselben Material wie der isolierende Maskenfilm (14a), so daß der Gate-Aufbau (20) von einem einheitlichen Material umgeben ist und die SiON-Schicht (18) für einen nachfolgenden Prozeß in ausreichender Weise als ein Gate-Isolationsmaterial wirken kann.
  • 5E veranschaulicht einen Schritt zur Erzeugung einer Abstandshalterschicht (18a) aus SiON an jeder Seitenwand des Gate-Aufbaus (20). Bezugnehmend auf 5E wird die Abstandshalterschicht (18a) aus SiON an den Seitenwänden des Gateaufbaus (20) mittels anisotropem Ätzen der SiON-Schicht (18) erzeugt. Dann wird Arsen, d.h. n-leitende Störstellen, ganzflächig in einer hohen Konzentration mittels Ionenimplantation eingebracht, wobei der Gate-Aufbau (20) und die Abstandshalterschicht (18a) aus SiON als Maske fungieren. Die ionenimplantierten Störstellen werden dann aktiviert, wodurch das Störstellengebiet (9a) mit der ersten Störstellenkonzentration und das Source-/Drain-Gebiet (3a) mit der zweiten Störstellenkonzentration entstehen. Auf diese Weise wird die Fertigung des LDD-MFIS-FET von 3 vervollständigt.
  • Die oben beschriebene, erfindungsgemäße Ausführungsform kann beispielsweise dahingehend modifiziert sein, dass ein p-leitender MFIS-FET unter Verwendung eines n-leitenden Siliziumsubstrats vorgesehen wird.

Claims (6)

  1. Ferroelektrisches Halbleiterspeicherbauelement mit – einem Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps, – einer auf dem Halbleitersubstrat gebildeten Gate-Pufferschicht, die aus einem Gate-Film (11a) aus Yttriumoxid (Y2O3) gebildet ist, – einem auf der Pufferschicht gebildeten, ferroelektrischen Gate-Film (12a), – einer auf dem ferroelektrischen Gate-Film gebildeten Gate-Elektrode (13a) und – einem Source-/Drain-Gebiet (3a) des dem ersten entgegengesetzten zweiten Leitfähigkeitstyps, das beidseits der Gate-Elektrode in dem Halbleitersubstrat gebildet ist, gekennzeichnet durch – eine Abstandshalterschicht (18a) an den Seitenwänden des aus dem Gate-Yttriumoxidfilm (11a), dem ferroelektrischen Gate-Film (12a) und der Gate-Elektrode (13a) bestehenden Gate-Aufbaus (20) und – ein Störstellengebiet (9a) des dem ersten entgegengesetzten zweiten Leitfähigkeitstyps mit einer ersten Störstellenkonzentration unterhalb der Abstandshalterschicht, das mit dem beidseits des Gate-Aufbaus (20) angeordneten Source-/Drain-Gebiet (3a) verbunden ist, wobei das Source-/Drain-Gebiet eine gegenüber der ersten höhere zweite Störstellenkonzentration aufweist.
  2. Ferroelektrisches Halbleiterspeicherbauelement nach Anspruch 1, weiter dadurch gekennzeichnet, daß die Gate-Elektrode (13a) aus einem TiN-Film oder einer Doppelschicht aus TiN und Wolfram besteht.
  3. Ferroelektrisches Halbleiterspeicherbauelement nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, daß die Abstandshalterschicht (18a) aus einem Material besteht, das aus der Gruppe ausgewählt ist, die aus SiO2, Si3N4, Y2O3 und SiON besteht.
  4. Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeicherbauelementes mit folgenden Schritten: – Erzeugen eines Bauelementisolationsgebietes (2) in einem vorbestimmten Gebiet eines Halbleitersubstrates (1) eines ersten Leitfähigkeitstyps, – sequentielles, ganzflächiges Aufbringen eines Yttriumoxidfilms (11), eines ferroelektrischen Films (12) und eines leitfähigen Gate-Films (13) auf das Halbleitersubstrat, – Erzeugen eines Maskenmusters (14a), indem eine Maskenschicht (14) auf den leitfähigen Gate-Film (13) aufgebracht und anschließend strukturiert wird, – Erzeugen eines Gate-Aufbaus (20) aus einer Gate-Elektrode (13a), einem ferroelektrischen Gate-Film (12a) und einem Gate-Yttriumoxidfilm (11a) mittels Ätzen des leitfähigen Gate-Films (13), des ferroelektrischen Films (12) und des Yttriumoxidfilms (11) unter Verwendung des Maskenmusters (14a) als Ätzmaske, – Ionenimplantieren von Störstellen eines dem ersten entgegengesetzten zweiten Leitfähigkeitstyps mit einer ersten Störstellenkonzentration in das Halbleitersubstrat, – Bilden einer Abstandshalterschicht (18a) an den Seitenwänden des Gate-Aufbaus (20) durch ganzflächiges Abscheiden eines Abstandshalterschichtmaterials auf dem Halbleitersubstrat und anschließendes, trockenes Ätzen desselben und – Erzeugen eines Source-/Drain-Gebietes (3) mittels Ionenimplantation von Störstellen des zweiten Leitfähigkeitstyps mit einer gegenüber der ersten größeren zweiten Störstellenkonzentration in das Halbleitersubstrat.
  5. Verfahren nach Anspruch 4, weiter dadurch gekennzeichnet, daß das Maskenmuster von einem Material gebildet ist, das aus der Gruppe ausgewählt ist, die aus SiON, SiO2, Y2O3 und Si3N4 besteht.
  6. Verfahren nach Anspruch 4 bis 5, weiter dadurch gekennzeichnet, dass für das Maskenmuster (14a) dasselbe Material gewählt wird wie für die Abstandshalterschicht (18a).
DE19610907A 1995-03-22 1996-03-20 Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung Expired - Fee Related DE19610907B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR95-6108 1995-03-22
KR1019950006108A KR0141160B1 (ko) 1995-03-22 1995-03-22 강유전체 메모리 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE19610907A1 DE19610907A1 (de) 1996-09-26
DE19610907B4 true DE19610907B4 (de) 2006-10-05

Family

ID=19410362

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19610907A Expired - Fee Related DE19610907B4 (de) 1995-03-22 1996-03-20 Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung

Country Status (6)

Country Link
US (2) US5621681A (de)
JP (1) JPH08264669A (de)
KR (1) KR0141160B1 (de)
DE (1) DE19610907B4 (de)
GB (1) GB2299208B (de)
TW (1) TW291599B (de)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373743B1 (en) 1999-08-30 2002-04-16 Symetrix Corporation Ferroelectric memory and method of operating same
JP3027942B2 (ja) * 1996-05-15 2000-04-04 日本電気株式会社 半導体装置及びその製造方法，並びに半導体集積回路装置
US5757042A (en) * 1996-06-14 1998-05-26 Radiant Technologies, Inc. High density ferroelectric memory with increased channel modulation and double word ferroelectric memory cell for constructing the same
US6027947A (en) * 1996-08-20 2000-02-22 Ramtron International Corporation Partially or completely encapsulated top electrode of a ferroelectric capacitor
US5874755A (en) * 1996-11-07 1999-02-23 Motorola, Inc. Ferroelectric semiconductor device and method of manufacture
US5932904A (en) * 1997-03-07 1999-08-03 Sharp Laboratories Of America, Inc. Two transistor ferroelectric memory cell
KR100218275B1 (ko) * 1997-05-09 1999-09-01 윤종용 벌크형 1트랜지스터 구조의 강유전체 메모리소자
US7115461B2 (en) * 1997-07-24 2006-10-03 Texas Instruments Incorporated High permittivity silicate gate dielectric
US6841439B1 (en) * 1997-07-24 2005-01-11 Texas Instruments Incorporated High permittivity silicate gate dielectric
US6020243A (en) 1997-07-24 2000-02-01 Texas Instruments Incorporated Zirconium and/or hafnium silicon-oxynitride gate dielectric
JPH11251586A (ja) * 1998-03-03 1999-09-17 Fuji Electric Co Ltd 電界効果トランジスタ
US20010013629A1 (en) 1998-06-30 2001-08-16 Gang Bai Multi-layer gate dielectric
US6169306B1 (en) * 1998-07-27 2001-01-02 Advanced Micro Devices, Inc. Semiconductor devices comprised of one or more epitaxial layers
JP2000066050A (ja) * 1998-08-19 2000-03-03 Ngk Insulators Ltd 光導波路部品の製造方法及び光導波路部品
US6441414B1 (en) 1998-10-13 2002-08-27 Symetrix Corporation Ferroelectric field effect transistor, memory utilizing same, and method of operating same
US6339238B1 (en) 1998-10-13 2002-01-15 Symetrix Corporation Ferroelectric field effect transistor, memory utilizing same, and method of operating same
DE19850852A1 (de) 1998-11-04 2000-05-11 Siemens Ag Ferroelektrischer Transistor und Verfahren zu dessen Herstellung
US6048740A (en) * 1998-11-05 2000-04-11 Sharp Laboratories Of America, Inc. Ferroelectric nonvolatile transistor and method of making same
JP2000188400A (ja) 1998-11-09 2000-07-04 Texas Instr Inc <Ti> 半導体デバイスを形成する方法
DE19857038A1 (de) * 1998-12-10 2000-06-29 Siemens Ag FEMFET-Vorrichtung und Verfahren zu deren Herstellung
JP2000208508A (ja) * 1999-01-13 2000-07-28 Texas Instr Inc <Ti> 珪酸塩高誘電率材料の真空蒸着
US6255121B1 (en) 1999-02-26 2001-07-03 Symetrix Corporation Method for fabricating ferroelectric field effect transistor having an interface insulator layer formed by a liquid precursor
US6236076B1 (en) * 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US20050094457A1 (en) * 1999-06-10 2005-05-05 Symetrix Corporation Ferroelectric memory and method of operating same
US6498362B1 (en) 1999-08-26 2002-12-24 Micron Technology, Inc. Weak ferroelectric transistor
DE19946437A1 (de) 1999-09-28 2001-04-12 Infineon Technologies Ag Ferroelektrischer Transistor
US6518626B1 (en) 2000-02-22 2003-02-11 Micron Technology, Inc. Method of forming low dielectric silicon oxynitride spacer films highly selective of etchants
JP2001313429A (ja) * 2000-04-27 2001-11-09 Tdk Corp 積層薄膜その製造方法および電子デバイス
US6420742B1 (en) * 2000-06-16 2002-07-16 Micron Technology, Inc. Ferroelectric memory transistor with high-k gate insulator and method of fabrication
JP2002009255A (ja) * 2000-06-19 2002-01-11 Matsushita Electric Ind Co Ltd 不揮発半導体記憶装置
JP2004501857A (ja) * 2000-06-26 2004-01-22 ノース・キャロライナ・ステイト・ユニヴァーシティ マイクロエレクトロニクス、光学及び他の適用に使用するための新規な非晶質酸化物
JP2004519864A (ja) * 2000-08-24 2004-07-02 コバ・テクノロジーズ・インコーポレイテッド シングルトランジスタ希土類亜マンガン酸塩強誘電体不揮発性メモリセル
WO2002071477A1 (en) 2001-03-02 2002-09-12 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6586792B2 (en) 2001-03-15 2003-07-01 Micron Technology, Inc. Structures, methods, and systems for ferroelectric memory transistors
US6602720B2 (en) * 2001-03-28 2003-08-05 Sharp Laboratories Of America, Inc. Single transistor ferroelectric transistor structure with high-K insulator and method of fabricating same
US6531324B2 (en) * 2001-03-28 2003-03-11 Sharp Laboratories Of America, Inc. MFOS memory transistor & method of fabricating same
US20050040478A1 (en) * 2001-06-25 2005-02-24 Gerald Lucovsky Novel non-crystalline oxides for use in microelectronic, optical, and other applications
US6818493B2 (en) * 2001-07-26 2004-11-16 Motorola, Inc. Selective metal oxide removal performed in a reaction chamber in the absence of RF activation
US6573193B2 (en) * 2001-08-13 2003-06-03 Taiwan Semiconductor Manufacturing Co., Ltd Ozone-enhanced oxidation for high-k dielectric semiconductor devices
US6844203B2 (en) * 2001-08-30 2005-01-18 Micron Technology, Inc. Gate oxides, and methods of forming
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US6953730B2 (en) 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
US6767795B2 (en) 2002-01-17 2004-07-27 Micron Technology, Inc. Highly reliable amorphous high-k gate dielectric ZrOXNY
US6812100B2 (en) * 2002-03-13 2004-11-02 Micron Technology, Inc. Evaporation of Y-Si-O films for medium-k dielectrics
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US7589029B2 (en) 2002-05-02 2009-09-15 Micron Technology, Inc. Atomic layer deposition and conversion
US7135421B2 (en) 2002-06-05 2006-11-14 Micron Technology, Inc. Atomic layer-deposited hafnium aluminum oxide
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US7066088B2 (en) * 2002-07-31 2006-06-27 Day International, Inc. Variable cut-off offset press system and method of operation
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US7183186B2 (en) * 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
KR100543528B1 (ko) * 2003-08-26 2006-01-31 한국과학기술연구원 식각 선택비가 큰 버퍼층을 이용한 자기정렬 강유전체게이트 트랜지스터의 제조방법
US7297602B2 (en) * 2003-09-09 2007-11-20 Sharp Laboratories Of America, Inc. Conductive metal oxide gate ferroelectric memory transistor
US7008833B2 (en) * 2004-01-12 2006-03-07 Sharp Laboratories Of America, Inc. In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US7338907B2 (en) * 2004-10-04 2008-03-04 Sharp Laboratories Of America, Inc. Selective etching processes of silicon nitride and indium oxide thin films for FeRAM device applications
AU2006269374C1 (en) * 2005-07-12 2010-03-25 Massachusetts Institute Of Technology Wireless non-radiative energy transfer
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
JP4775849B2 (ja) * 2006-01-13 2011-09-21 富士通セミコンダクター株式会社 半導体素子及びそれを用いた半導体記憶装置、及びそのデータ書込み方法、データ読出し方法、及びそれらの製造方法
US8389300B2 (en) * 2010-04-02 2013-03-05 Centre National De La Recherche Scientifique Controlling ferroelectricity in dielectric films by process induced uniaxial strain
JP5632643B2 (ja) * 2010-04-21 2014-11-26 パナソニック株式会社 強誘電体デバイス
US8723654B2 (en) 2010-07-09 2014-05-13 Cypress Semiconductor Corporation Interrupt generation and acknowledgment for RFID
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder
US8711599B2 (en) * 2010-10-04 2014-04-29 Nutech Ventures Polarization-coupled ferroelectric unipolar junction memory and energy storage device
DE112016006684T5 (de) 2016-04-01 2018-12-13 Intel Corporation Feldeffekttransistor auf ferroelektrischer basis mit schwellenspannungsumschaltung für verbesserte leistung im ein-zustand und im aus-zustand
US11469323B2 (en) 2018-09-25 2022-10-11 Intel Corporation Ferroelectric gate stack for band-to-band tunneling reduction

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991013465A1 (en) * 1990-02-26 1991-09-05 Symetrix Corporation Electronic devices and methods of constructing and utilizing same
JPH0697452A (ja) * 1992-09-11 1994-04-08 Asahi Chem Ind Co Ltd 半導体記憶素子
US5554866A (en) * 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69017802T2 (de) * 1989-08-30 1995-09-07 Nec Corp Dünnfilmkondensator und dessen Herstellungsverfahren.
US5276343A (en) * 1990-04-21 1994-01-04 Kabushiki Kaisha Toshiba Semiconductor memory device having a bit line constituted by a semiconductor layer
JP3264506B2 (ja) * 1991-11-18 2002-03-11 ローム株式会社 強誘電体不揮発性記憶装置
US5185689A (en) * 1992-04-29 1993-02-09 Motorola Inc. Capacitor having a ruthenate electrode and method of formation
US5187638A (en) * 1992-07-27 1993-02-16 Micron Technology, Inc. Barrier layers for ferroelectric and pzt dielectric on silicon
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991013465A1 (en) * 1990-02-26 1991-09-05 Symetrix Corporation Electronic devices and methods of constructing and utilizing same
JPH0697452A (ja) * 1992-09-11 1994-04-08 Asahi Chem Ind Co Ltd 半導体記憶素子
US5554866A (en) * 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes

Also Published As

Publication number Publication date
JPH08264669A (ja) 1996-10-11
US5621681A (en) 1997-04-15
KR960036040A (ko) 1996-10-28
TW291599B (de) 1996-11-21
US5744374A (en) 1998-04-28
DE19610907A1 (de) 1996-09-26
KR0141160B1 (ko) 1998-06-01
GB2299208A (en) 1996-09-25
GB2299208B (en) 1998-12-30
GB9606024D0 (en) 1996-05-22

Similar Documents

Publication Publication Date Title
DE19610907B4 (de) Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
DE102018204283B4 (de) Programmierbare logikelemente und verfahren zum betreiben derselben
DE19512431C2 (de) Halbleiterspeicherzelle mit wahlfreiem Zugriff auf Silicium-auf-Isolator mit doppelten Steuergates und deren Herstellungsverfahren
DE4437068C2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE4212829C2 (de) Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren
DE2524263C2 (de) Verfahren zum Herstellen einer komplementären Feldeffekt-Transistoranordnung mit isoliertem Gate
DE10008580C2 (de) Halbleiterspeicher mit einem ferroelektrischen kapazitiven Element und Herstellverfahren für denselben
DE3033333A1 (de) Elektrisch programmierbare halbleiterspeichervorrichtung
DE19531629C1 (de) Verfahren zur Herstellung einer EEPROM-Halbleiterstruktur
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE3842474A1 (de) Stapelkondensator-dram und verfahren zur herstellung derselben
DE19747776A1 (de) Halbleiterspeicher und Verfahren zu dessen Herstellung
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE3530773A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
WO2001024272A1 (de) Ferroelektrischer transistor
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
EP1138084A1 (de) Ferroelektrischer transistor und verfahren zu dessen herstellung
DE2927227C2 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
WO2000074143A1 (de) Doppel-gate-mosfet-transistor und verfahren zu seiner herstellung
DE3915594A1 (de) Halbleitervorrichtung
DE4409201C2 (de) Verfahren zur Herstellung eines Dünnfilmtransistors
DE2752335A1 (de) Verfahren zur herstellung eines sperrschicht-feldeffekttransistors
DE10082909B4 (de) Nichtflüchtige ferroelektrische Speicherzelle, nichtflüchtiger ferroelektrischer Speicher und Verfahren zu seiner Herstellung
DE3540452A1 (de) Verfahren zur herstellung eines duennschichttransistors
EP0000180A1 (de) Halbleiter-Zellenstruktur für eine Eimerkettenschaltung sowie Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR

8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20141001