DE1961225A1 - Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung - Google Patents

Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung

Info

Publication number
DE1961225A1
DE1961225A1 DE19691961225 DE1961225A DE1961225A1 DE 1961225 A1 DE1961225 A1 DE 1961225A1 DE 19691961225 DE19691961225 DE 19691961225 DE 1961225 A DE1961225 A DE 1961225A DE 1961225 A1 DE1961225 A1 DE 1961225A1
Authority
DE
Germany
Prior art keywords
polycrystalline
semiconductor
single crystal
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691961225
Other languages
English (en)
Inventor
Isuma Kobayashi
Kinji Wakamiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE1961225A1 publication Critical patent/DE1961225A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

- 1 Q R1 ? 9 R
PATENTANWÄLTE ' ^ υ I £ 4. «J DIPL.-ING. H. LEINWEBER dipping. H. ZIMMERMANN
t MUndHM 2,ROMMaIf, 2.**g. w.-Adr. pal MI cfc
Τ.Ι,Ιοη {Mit) Mit»
5. Dezember
UntarZaidMm
Z/Va/ho
SONY COBPOEATION (SONY KABUSHIKIKAISHA), Tokyo, Japan
Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
7,n V 1.q 54 771.8
Die Erfindung betrifft eine verbesserte integrierte Halbleiterschaltung und ein Verfahren zur Herstellung einer solchen Halbleiterschaltung, bei der einen hohen Widerstand aufweisende polykristalline Bereiche zur Isolierung der einzelnen Bestandteile der integrierten Schaltung voneinander verwendet werden, nach P 19 M 771.6.
Wie bekannt, müssen bei integrierten Halbleiterschaltungen die einzelnen Bestandteile von den ihnen benachbarten isoliert sein. Diese Isolierung erfolgte bisher durch p-n-Grenzschicht-Isolierung, dielektrische Isolierung, luftisolierung, Strahlenleitung od. dgl. Bei der p-n-G-renzschicht-Isolierung werden durch Diffundieren Isolationsbereiche ausgebildet. Dies erfordert jedoch einen beträchtlichen Zeitaufwand für das Diffundieren, und ferner bringen die diffundierten Isolationsbereiche zwischen benachbarten Bestandteilen eine Begrenzung der Dichte der Bestandteile mit sich. Dies erschwert die schnelle Ansprechbarkeit aufgrund parasitärer Kapazität, die durch Zwischenverbindungen, Elektroden und Isolationsgrenzschichten verursacht wird.
—2-
009835/1285
BAD
Durch die Erfindung soll eine verbesserte integrierte Halbleiterschaltung und ein Verfahren zu ihrer Herstellung ge- * schaffen werden. Diese erfindungsgemäße Schaltung.soll sehr kompakt sein. Bei der erfindungsgemäßen integrierten Halbleiterschaltung und dem Verfahren zu ihrer Herstellung wird ferner die j Tatsache ausgenutzt, daß der Widerstand in einem durch Aufdampf-ι wuchsverfahren hergestellten polykristallinen bereich größer ist; als in einem Einkristallbereich. :.
Ferner wird durch die Erfindung eine schnell ansprechende integrierte Halbleiterschaltung und ein Verfahren zu ihrer Herstellung geschaffen.
Weitere Einzelheiten, Vorteile und Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung. Auf der Zeichnung ' ist die Erfindung beispielsweise veranschaulicht, und zwar zeigen ; Fig. 1A bis TE in vergrößertem Maßstab in Seitenansichten die: Darstellung einer xteihe von Verfahrensschritten bei der Herstellung einer integrierten Halbleiterschaltung nach einem bekannten Verfahren,
Fig. 2A bis 2F in vergrößertem Maßstab in Seitenansichten die· Darstellung einer iieihe von Verfahrensschritten zur Herstellung einer erfindungsgemäßen Halbleiterschal- ! tung,
Fig. 3 eine graphische Darstellung des Verhältnisses zwischen der Störstoffkonzentration und dem spezifischen Wider-rstand in Einkristall- und polykristallinen Halblei-;; tern zur Erläuterung der Erfindung, und
Fig. 4A bis 4F Verfahrensschritte einer anderen Ausführungsform der Erfindung.
-3-009835/1285
BAD ORIGINAL
Zum besseren Verständnis der Erfindung wird zunächst ein bekanntes Verfahren, zur Herstellung einer integrierten Halbleiterschaltung mit Bezug auf Fig. 1 beschrieben.
Das Verfahren beginnt mit der Herstellung beispielsweise i eines Silizium-Einkristall-Halbleitersubstrats 1 (Fig. 1A).
Eine Fläche ta des Halbleitersubstrats 1 wird einer Mesaätzung unterworfen, durch die eine Vielzahl von Mesa-Bauelementen 3 ausgebildet wird, die von Mesa-Hillen 2 umgeben sind (Fig.'
Dann wird die Fläche 1a des Halbleitersubstrats 1 mit einem Isoliermaterial, wie Glas Od. dgl., beschichtet, das die itillen 2 ausfüllt, oder eine Isolierschicht 4, beispielaeise aus Siliziuii.Qidxid, wird auf der gesamten Fläche 1a des Halbleitersubstrat 1 einschließlich der iiillen 2 ausgebildet und eine Verstärkungsschicht \j des gleichen Kaloleitermaterials wie | das Balüleitersubstrat 1 wird aurcL Auiuanffwuchs auf der isolierschicht 4 hergestellt (Fib. 1^)·
Daraufhin wird das Halbleitersubstrat 1 wahlweise in ei- : ner die Mesa-Billea 2 schneidenden Ebene durch mechanisches Schneiden und Polieren und/oder durch chemisches Ätzen von der Unterseite 1b entfernt (Fig. IL). ;
Dadurch erhält man ein Plättchen b einer integrierten Halbleiterschaltung, das aus einer Vielzahl von InseiDereichen 7 besteht, die in die tterstärkungssehicht 5 eingebettet sind und ; die durch diese Schicht bzw. die Isolierschicht 4 voneinander isoliert sind, jedoch durch die Verstärkungsschicht 5 Eusaflit-eü* ' ^ehalten werden.
I1HvIiLi,. »"erden Öchaitele-^&nte, ceispielaeise ein xraii-009835/1285
BAD ORiGiNAL
■sistor Tr, eine Diode D und ein Widerstand H jeweils in den Inselbereichen 7 ausgebildet, und diese Schaltelemente werden durch interne Verbindungen auf vorbestimmte Weise miteinander verbunden, wodurch eine integrierte Halbleiterschaltung 8 geschaffen wird (Fig. 1E).
In diesem Fall sind die Schaltelemente durch das Isoliermaterial voneinander isoliert, s.o daß'die so aufgebaute integrierte Halbleiterschaltung, im wesentlichen keine parasitäre Wirkung der Kapazität aufweist, die parasitär zu den Grenzschichten auftritt, wie dies durch die p-n-Grenzschichten in einer integrierten Schaltung von Isolierschaltelementen des sogenannten Grenzschichtisolationstyps der Fall ist. Die obige integrierte Halbleiterschaltung ist besonders von Mutzen, wenn sie als Hochfrequenz-Schnellschalter, verwendet wird.
Wie in Zusammenhang mit Fig. 1B beschrieben, werden jedoch bei dem obigen bekannten Verfahren die Inselbereiche 7 durch die Mesa-Killen 2 voneinander isoliert, wobei das sogenannte Seitenätzen durch die Ausbildung der Mesa-Killen 2 bewirkt wird, wodurch die Breite der Mesa-Eillen und infolgedessen die Abstände zwischen den Schaltelementen vergrößert werden. Dabei sind die Mesa-Killen 2 etwa 20 bis 100 Mikron breit, und demnach ist der Abstand zwischen den Schaltelementen unnötig groß, wodurch die Herstellung von integrierten Schaltungen großer Dichte verhindert wird.
Durch die Erfindung wird ein Verfahren zur Herstellung von integrierten Halbleiterschaltungen geschaffen, die frei von den bei dem bekannten Verfahren erwähnten Nachteilen ist.
Anhand von Fig. 2 wird im folgenden die Herstellung einer integrierten Halbleiterschaltung gemäß einem Ausführungsbeispiel
-5-009835/1285
der Erfindung beschrieben. Die Herstellung beginnt mit der Schaffung eines Einkristall-Halbleitersubstrats 201, das aus einem p- bzw. η-leitenden oder einem eigenleitenden Halbleiter, beispielsweise Silizium, besteht (Fig. 2A).
Im nächsten Verfahr ensschritt werden Impfstellen 202 für die Entwicklung eines polykristallinen. Halbleitermaterials (einschließlich eines amorphen Materials) auf einer Fläche 201a des Halbleitersubstrats 201 in Form eines ausgeschnittenen Motivs oder Musters nach Art von Laubsägearbeiten angeordnet, wodurch eine Vielzahl von Bereichen geschaffen wird. Die Impfstellen 202 " können durch Kratz-, Sandgebläse- oder ähnliche Verfahren hergestellt werden, bei denen'die Hegelmäßigkeit des Mstallgitters ira Halbleitersubstrat gestört wird, oder sie können aus amorphen Feststoffen oder polykristallinen Materialien beispielsweise durch Aufdampfen von Silizium oder Siliziumdioxid ausgebildet werden.
flach der Herstellung der Impfstellen 202 wird im Aufdampfwuchsverfahren eine Aufdampfwuchs-Halbleiterschicht 203 aus einem η-leitenden Halbleiter mit einer Störstoffkonzentration von weni-
17 3
ger als 7 χ 10 Atomen pro cm auf dem Halbleitersubstrat 201 und den Impfstellen 202 unter Bedingungen ausgebildet, die den i Aufdampfwuchs eines Einkristalls gestatten (Fig. 2C). Diese Aufdampfwuchs-Halbleiterschicht 203 besteht aus direkt auf dem Halbleitersubstrat 201 gewachsenen Einkristallschichten und auf den Impfstellen 202 gewachsenen polykristallinen Schichten 204.
Lärm wird eine polykristalline Halbleiterschicht 2u5 einer Dicke von etwa 50 Mikron durch geeignete Wahl der Temperatur bedingungen auf der Halbleiterschicht 203 hergestellt (Fig. 2L). Die Störstoffkonzentration der polykristallinen Halbleiter-
009835/1285
BAD OHiGfNAL
17
schicht 2Ub wird so gewählt, daft sie weniger als 7 x 10 Atome ' pro coi beträgt. In diesem Fall ist es auch möglich, eine Impf- : stelle der gleichen Struktur wie die oben genannten Impfstellen 202 auf dem gesamten Bereich der Halbleiterschicht 203 auszubilden»
■Daraufhin wird das Halbleitersubstrat 201 durch Atzen und/oder mechanische ilittel entfernt, wodurch man ein blättchen 2ü7 einer integrierten "Halbleiterschaltung erhält, in dem eine Vielzahl von Linkristall-Halcieiterbereicaen 2Oo vorhanden ist, die durch die polykristallinen Schichten 2u> und 2o4 voneinander isoliert sinü (Ji1 ig. 2ü). Schließlich werden Schaltelemente, ueispielsweise ein Transistor i'r, eine Liode l und ein widerstand it jeweils in den hereicnen 2uc ausgebildet und auf Destimmte 'Weise miteinander verbunden, wodurch rnaii eine integrierte .ialb-1eiterschaltung erhält (Fig. 2F).
Die polykristallinen Schichten 2u5 und 204 der so her ge·=- : stellten integrierten Halbleiterschaltung haben einen äußerst hohen spezifischen Widerstand, und infolgedessen sind die Mnkristall-Halbleiterbereiche 205 voneinander elektrisch isoliert. Die Einkristall- und die polykristallinen Halbleiter weisen nämlich einen voneinander stark unterschiedlichen spezifischen Widerstand auf, wie Fig. 3 zeigt, auch wenn sie mit der gleichen Störstoffmenge dotiert sind. In Fig. 3 zeilen die Abszisse die dotierte Störstoffkonzentration in Atomen pro cm und dia Ordinate den spezifischen Widerstand in 0hm cm. Die Kurven 301 und 302 zeigen das Verhältnis zwischen Störstoffkonzentration und spezifischem Widerstand des mit Arsen dotierten polykristallinen bzw. Einkristall-Halbleiters. Die die Kurve 301 kreuzenden vertikalen Linien bezeichnen den Dispersionsbereich in experimentel-
-7-009835/1285
BAD OBiGiNAL
len Werten, und die Kurve 3u1 * bedeutet die untere Grenze der persion. Die Störstofi'konzentration, bei der der spezifische Widerstand des polykristallinen Halbleiters und der des Einkristall-Halbleiters gleich sind, wird als kritische Konzentration Cc bezeichnet. Im Hinblick auf die Dispersion im spezifischen Widerstand des polykristallinen Halbleiters ist in diesem ; Fall die Störstoffkonzentration am Schnittpunkt der Kurven 301 !·< und 302 als kritische Konzentration bezeichnet. Wie sich aus den graphischen Darstellung ergibt, zeigen die Schichten 203 und 205', wenn die Störstoffkonzentration dieser Schichten so gewählt wird,
17 daß sie geringer als die kritische Konzentration von ? χ 10 Atomen pro cm ist, einen so hohen Grad spezifischen Widerstands, daü sie als Isolatoren zu betrachten sind, wodurch die elektrische Isolierung der Halbleiterbereiche 2Gb sichergestellt ist.
Seilst wenn die Siörstoffkonzentration des polykristallin neu Halbleiterbereichs gleich der des Miikristall-Baluleiteruereichs ist, a.h. wenn die Störstofi'konzentration des polvkristallinen Bereichs niedriger ist als die in Fig. 3 bezeichnete kritische Konzentration Gc, nimmt man an, daß der spezifische Widerstand des polykristallinen Lereicns aus folgenden Gründen den l des jünKristallbereichs übersteigt.
1.) Der Störstoff lagert sich auf der überfläche der feinen Einkristalle (aufgrund ihrer Korngrenzen) ac, wodurch die PoIykristalle gebildet werden.
2.) Die Träger werden an den Korngrenzen festgehalten, wodurch die TrIi^.erKonsentration, die zur .Leitfähigkeit beiträgt, verringert wird.
5.) In den rolykristallen ist der mittlere freie Weg des Trägers kurz und seine ^eweglicuKeit gering.
009835/1285
Wie oben beschrieben, werden gemäß der Erfindung die Halb leiterbereiche 2Ub durch die polykristallinen Bereiche 204 und 2Ui) voneinander isoliert. Dabei braucht die Breite der polykristallinen Bereiche nur etwa b bis 20 Mikron zu betragen, so daß sie beträchtlich schmäler sind als die Abstände zwischen den Schaltelementen der in Zusammenhang mit Fig. 1 beschriebenen integrierten Halbleiterschaltung. Infolgedessen ist die Erfindung insofern vorteilhaft, als die Anordnung der Schaltelemente sehr gedrungen sein kann oder, wenn der Gesamtbereich für die Schaltelemente feststeht, die Stellen für die Bauelemente vergrößert werden können, wodurch ihre Herstellung erleichtert-wird.
Ferner werden bei der Erfindung keine p-n-Grenzschichten für die Isolierung der Schaltelemente verwendet, wodurch man eine integrierte Schaltung mit ausgezeichneten Hochfrequenz-Schnellschal t-C'harakteristiken erhält, wie bereits oben beschrie ben.
Darüber hinaus ermöglicht die Erfindung bei Ausbildung eines Schaltelements, beispielsweise eines Transistors oder einer Mode, die Schaffung eines Bereichs hoher leitfähigkeit für den kollektorgesättigten Transistorwiderstand oder den Serienwiderstand der Diode, ohne dais ein besonderes Verfahren hierzu benötigt wird. Dies wird im folgenden anhand von Fig. 4 näher erläu-· tert. Der erste Schritt ist die Herstellung eines Halbleitersubstrats 401 (Fig. 4A), auf dessen einer Fläche 40ia Impfstelle^ 402 in Form beispielsweise eines ausgeschnittenen Musters für die Entwicklung von Polykristallen ausgebildet werden. Gleichzeitig wird eine ähnliche Impfstelle 402r beispielsweise in iiingform innerhalb des von den Impfstellen 402 .umgebenen Beaeichs hergestellt, in der später ein Bereich hoher Leitfähigkeit ent-
009835/1285
BAD
stehen soll (Fig. 4B).
Der nächste Verfahrensschritt besteht im Alidampfen einer Halbleiterschicht 403 (FIg. 40), wobei polykristalline Bereiche 4ü4 bzw. 4O41 auf den Impfstellen 402 bzw. 402* ausgebildet wer-' den.
Daraufhin wird ein Storstoff hoher Konzentration des gleichen Leitungstyps wie die Ilalbleiterschicht 403 selektiv in diese Schicht einschließlich des polykristallinen Bereichs 404' flachdiffundiert, wodurch man einen Bererch 410 mit geringem spezifischen Widerstand erhält (Fig. 4D). Dabei wird eine amorphe Schicht 411 beispielsweise aus Siliziumdioxid als Diffusionsmaske für die wahlweise Diffusion des genannten Störstoffs verwendet, die während des Diffusionsvorgangs ausgebildet worden ist.
Dann wird eine polykristalline Halbleiterschicht 405 hergestellt (Fig. 4K>, und das Halbleitersubstrat 401 wird auf die oben beschriebene Art entfernt, wodurch man ein Plättchen 407 einer integrierten Halbleiterschaltung erhält (Fig. 4F). In diesem Fall weist der Bereich 410 mit geringem spezifischen Widerstand, der sich an den polykristallinen Bereich 404 * anschließt, (j eine hohe Störstoffkonzentration auf. Die Störstoffdiffusionsgeschwindigkeit im Polykristall ist größer als. im Einkristall, so daß der im Bereich 410 vorhandene Störstoff veranlaßt wird, durch die Erhitzung für die Störstoffdiffusion zur Ausbildung des Bereichs 410 und für das Aufdampfen der Halbleiterschicht 403 in den Bereich 404* zu diffundieren. Der Bereich 410 weist einen geringen spezifischen Widerstand und eine hohe Leitfähigkeit auf. Daraufhin wird eine Diode oder ein Transistor in dem üinkristallabschriitt eines Bereiches 406 ausgebildet, der den
-10-009835/1285
BAD ORiQfNAL
polykristallinen bereich 4ü4l einschließt, und die eine Llek- ; trode der Diode oder die KollektoreleKtrode des iransistors wirdauf den bereich 404' aufgebracht, wodurch der mit der Llode in iieihe Ue6OnQe 'widerstand oder der kollektor^esätti^te Widerstand verringert werden kann.
In den Beispielen nach Fi0. 2 und 4 ist es möglich, die polykristalline Schient 2ui> bzw. 405 lurch Ätzen zu entfernen, wobei man die hohe Ätzgeschwindigkeit des Polykristails verwer- ■ tet, nachdem die Schaltelemente in den Bereichen 2Ü6 bzw. 40b hergestellt und miteinander verbunden worden sind, um eine integrierte Schaltung zu bilden. In einem solchen Fall sind die Schaltelemente vollständig voneinander betrennt und isoliert.
-11-
009835/1285
BAD

Claims (1)

  1. Patentansprüche :
    1. Integrierte Halbleiterschaltung mit
    (a) einer ersten Aufdariipfwuchs-Halbleit erschient, die aus :■ Üinkristallbereichen und einem polykristallinen Dereich Desteht, und
    (L) einer zweiten polykristalliner. Aul'dampfwuchsschicht nach P I9i>4 771.ύ, dadurch gekennzeichnet, daß der polycristalline bereich (2u4; 4ü4, 404') und die zweite Schicht (2üL>; 4üb) eine geringere Störstoflkonzentration als die kritische Störstofikonzentration auiweisen.
    2. FcJbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, da-;· der spezifische Widerstand des polykristallinen fcereicns (20<t; 4v,4, 4υ4!) und der zweiten Schicht (2up; größer ist als der der jüiikristalluereicne (2üd).
    3. Kalt.leiterschaltun^ nucL Anspruch 1, dadurch Eeichiiet, dau die Einkristallbereiche (^c) voneinander elektrisch isoliert sind.
    4. Kai L le it er schaltung nach Aiispruch 1, dadurch gekennzeichnet, da,: jeweils in einen, der jiinkristalloereiche (2Ü6) ™ ein Sciialtelecient ausgebildet ist.
    j. Halbleiterschaltung nach Aiispruch 1, dadurch geKennzeichi.et, da- in jeden Eirikristall^ereich eine eingeLetiete Schicht ausbev.ildet ist.
    c. HaiLIe'. terschaltung nach Anspruch i>, dadurch gekennzeichnet, daj in jedei.. EinkristallLereich ein mit &roüer Siörctoi'ikonsentrüiioi: dotierter polykristalliner Lereich aus ge c Iidet ist, der cie eingebettete Schicht r.it der üoerflache des
    -12-009835/1285
    BAD ORIGINAL
    Einkristallbereichs verbindet.
    7. Verfahren zum Herstellen einer integrierten Halbleiterschaltung, das aus folgenden Verfahrensschritten besteht:
    (a) Herstellen eines Einkristallsubstrats,
    (b) Herstellen von Impfstellen zur Entwicklung von Polykristal-len auf dem Substrat in vorbestimmten Bereichen,
    (c) Herstellen einer ersten Αμί^πιρίνυοΙίΒ
    über dem Substrat zur gleichzeitigen Ausbildung einer Vielzahl polykristalliner Bereiche auf den Impfstellen und von EinkristaL.-bereichen auf dem übrigen Teil des Substrats,
    (d) Herstellen einer Impfschicht für die Entwicklung von Poly! kristallen auf der ersten Halbleiterschicht und
    (e) Herstellen einer zweiten polykristallinen Aufdampfwuchs- j Halbleiterschicht über der ersten Aufdampfwuchs-Halbleiterschichi, dadurch gekennzeichnet, daß das Einkristallsubstrat (201) entfernt wird und daß die erste und die zweite Halbleiterschicht eine geringere Stürstoffkonzentration als die kritische Störstoffkonzentration aufweisen (Fig. 2A - 2Y). !
    c. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daßI zur Ausbildung von Schaltelementen ein Störstoff in die Einkri- ; stallbereiche diffundiert wird.
    b. Verfahren zur Herstellung einer integrierten Halbleiterschaltung, das aus folgenden /erfahrensschritten besteht:
    (a) Herstellen eines Einkristallsubstrats,
    (I) Herstellen von Impfstellen zur Entwicklung--von Polykristailen auf dem Substrat in vorbestimmten gereichen,
    (c) Herstellen einer ersten Aufdar.-.pfwucr.s-HalbleiterschicLt ÜLer de;,. Substrat zur gleichzeitigen aus bildung einer Vielzahl
    -13-009835/1285
    BAD ORiGfNAi
    polykristalliner Bereiche auf den Impfstellen und von iiiinkristallbereichen auf dem übrigen Teil des Substrats,
    (d) Dotieren der ersten Aufdampfwuchs-Halüleiterschicht über ; den Einkristall- und polykristallinen Lereichen mit einem Störstoff großer Konzentration des gleichen Leitungstyps wie die erste Aufdampfwuchs-Halbleiterschient,
    (e) Herstellen einer Impfschicht für die Entwicklung von PoIykristallen auf der ersten Halbleiterschicht und
    (f) Herstellen einer zweiten polykristallinen Aufdampfwachs- f Halbleiterschicht über der ersten Aufdampfwuchs-Halbleiterschient, dadurch gekennzeichnet, daß das Einkrist'allsubstrat (401) entfernt wird und daß die erste und die zweite Halbleiterschicht ; eine geringere Störstoffkonzentration als die kritische Stö'rstoffkonzentration aufweisen (i'ig. 4A - 4F).
    1u. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Störstoff in die polykristallinen Bereiche zur Verringe- . ' rung ihres spezifischen Widerstands diffundiert wird.
    009835/1285
    SAD OFfJGiNAL
DE19691961225 1968-12-05 1969-12-05 Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung Pending DE1961225A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP43089227A JPS4912795B1 (de) 1968-12-05 1968-12-05

Publications (1)

Publication Number Publication Date
DE1961225A1 true DE1961225A1 (de) 1970-08-27

Family

ID=13964838

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691961225 Pending DE1961225A1 (de) 1968-12-05 1969-12-05 Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung

Country Status (5)

Country Link
US (1) US3871007A (de)
JP (1) JPS4912795B1 (de)
DE (1) DE1961225A1 (de)
GB (1) GB1288940A (de)
NL (1) NL164702C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2151346A1 (de) * 1971-10-15 1973-04-19 Itt Ind Gmbh Deutsche Verfahren zum herstellen einer aus einkristallschichtteilen und polykristallschichtteilen bestehenden halbleiterschicht auf einem einkristallkoerper

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4053335A (en) * 1976-04-02 1977-10-11 International Business Machines Corporation Method of gettering using backside polycrystalline silicon
JPS5951743B2 (ja) * 1978-11-08 1984-12-15 株式会社日立製作所 半導体集積装置
US4242697A (en) * 1979-03-14 1980-12-30 Bell Telephone Laboratories, Incorporated Dielectrically isolated high voltage semiconductor devices
US4283235A (en) * 1979-07-27 1981-08-11 Massachusetts Institute Of Technology Dielectric isolation using shallow oxide and polycrystalline silicon utilizing selective oxidation
US4231819A (en) * 1979-07-27 1980-11-04 Massachusetts Institute Of Technology Dielectric isolation method using shallow oxide and polycrystalline silicon utilizing a preliminary etching step
GB2104722B (en) * 1981-06-25 1985-04-24 Suwa Seikosha Kk Mos semiconductor device and method of manufacturing the same
EP0109996B1 (de) * 1982-11-26 1987-06-03 International Business Machines Corporation Widerstandsanordnung mit Selbstvorspannung und Anwendung zur Herstellung von Schnittstellenschaltungen
US4879585A (en) * 1984-03-31 1989-11-07 Kabushiki Kaisha Toshiba Semiconductor device
US4860081A (en) * 1984-06-28 1989-08-22 Gte Laboratories Incorporated Semiconductor integrated circuit structure with insulative partitions
US4649630A (en) * 1985-04-01 1987-03-17 Motorola, Inc. Process for dielectrically isolated semiconductor structure
JPS6281745A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd ウエハ−規模のｌｓｉ半導体装置とその製造方法
JP2567472B2 (ja) * 1989-05-24 1996-12-25 日産自動車株式会社 半導体装置
US5212109A (en) * 1989-05-24 1993-05-18 Nissan Motor Co., Ltd. Method for forming PN junction isolation regions by forming buried regions of doped polycrystalline or amorphous semiconductor
JP2890601B2 (ja) * 1990-02-08 1999-05-17 株式会社デンソー 半導体センサ
US7112867B2 (en) * 2003-12-05 2006-09-26 Intel Corporation Resistive isolation between a body and a body contact
US20070042563A1 (en) * 2005-08-19 2007-02-22 Honeywell International Inc. Single crystal based through the wafer connections technical field

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3320485A (en) * 1964-03-30 1967-05-16 Trw Inc Dielectric isolation for monolithic circuit
US3335038A (en) * 1964-03-30 1967-08-08 Ibm Methods of producing single crystals on polycrystalline substrates and devices using same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2151346A1 (de) * 1971-10-15 1973-04-19 Itt Ind Gmbh Deutsche Verfahren zum herstellen einer aus einkristallschichtteilen und polykristallschichtteilen bestehenden halbleiterschicht auf einem einkristallkoerper

Also Published As

Publication number Publication date
GB1288940A (de) 1972-09-13
NL164702C (nl) 1981-01-15
NL6918283A (de) 1970-06-09
US3871007A (en) 1975-03-11
JPS4912795B1 (de) 1974-03-27
NL164702B (nl) 1980-08-15

Similar Documents

Publication Publication Date Title
DE1961225A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2032315C3 (de) Halbleiteranordnung mit emittergekoppelten inversen Transistoren sowie Verfahren zu ihrer Herstellung
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE1903961A1 (de) Integrierte Halbleiteranordnung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE2238450A1 (de) Halbleiterbaugruppe und verfahren zur herstellung derselben
DE3109074C2 (de)
DE1924712C3 (de) Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE2335503A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE1965406A1 (de) Monolithische integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE3100839A1 (de) Integrierte schaltungsanordnung
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE1947334A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3340583C2 (de)
DE2904480B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Herstellen
DE1280416B (de) Verfahren zum Herstellen epitaktischer Halbleiterschichten auf elektrisch leitenden Schichten
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE3932277C2 (de)
DE3813836C2 (de) Verfahren zur Herstellung monolithisch integrierter, multifunktionaler Schaltungen
DE2842334A1 (de) Halbleiteranordnung
DE3702409A1 (de) Verfahren zur herstellung eines elektrischen widerstandes in einem halbleiterbaustein
DE2657822C2 (de)