DE19629888A1 - Verfahren zur Auffrischung von Flashspeicherdaten auf einer Flash-Festplattenspeicherkarte - Google Patents

Verfahren zur Auffrischung von Flashspeicherdaten auf einer Flash-Festplattenspeicherkarte

Info

Publication number
DE19629888A1
DE19629888A1 DE19629888A DE19629888A DE19629888A1 DE 19629888 A1 DE19629888 A1 DE 19629888A1 DE 19629888 A DE19629888 A DE 19629888A DE 19629888 A DE19629888 A DE 19629888A DE 19629888 A1 DE19629888 A1 DE 19629888A1
Authority
DE
Germany
Prior art keywords
flash
flash memory
data
hard disk
memory card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19629888A
Other languages
English (en)
Inventor
Takayuki Shinohara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19629888A1 publication Critical patent/DE19629888A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing

Description

Die Erfindung betrifft ein Verfahren zur Auffrischung von Flashspeicherdaten auf einer Flash-Festplattenspeicherkarte bzw. Flash-Plattenkarte einschließlich einem Flashspeicher, der als externes Speichermedium einer Informationsverarbei­ tungsanlage verwendet wird.
Im allgemeinen ist ein Flashspeicher hinreichend bekannt, der ein nichtflüchtiger Speicher ist, in den Daten durch elek­ trische Vorgänge geschrieben oder gelöscht werden können. Eine Speicherzelle der vorstehend erwähnten Art Flashspeicher besteht im allgemeinen aus einem Speichertransistor mit doppeltem Gate, der ein Steuer-Gate und ein Floating-Gate hat, d. h. ein Gate, dessen Potential nicht festgelegt ist, wobei jedes Gate auf einem Substrat angeordnet ist. Bei der vorstehend beschriebenen Art Speichertransistor wird ein der­ artiges Phänomen hervorgerufen, daß sein Schwellwert durch Injektion von Elektronen in das elektrisch von der Umgebung isolierte Floating-Gate oder durch Entnahme bzw. Abziehen von Elektronen daraus verändert wird. Auf diese Weise speichert der Speichertransistor unter Anwendung des vorstehend be­ schriebenen Phänomens Daten. Bei dem Speichertransistor ist, wenn der Schwellwert höher ist, es nämlich festgelegt, daß der Speichertransistor den Wert "0" (oder "1") speichert. Demgegenüber ist festgelegt, daß, wenn der Schwellwert nied­ riger ist, der Speichertransistor den Wert "1" (oder "0") speichert. Desweiteren sind als Verfahren zur Injektion von Elektronen in das Floating-Gate herkömmlicherweise ein derar­ tiges Verfahren, daß heiße Elektronen in das Floating-Gate injiziert werden, und ein derartiges Verfahren bekannt, daß Elektronen unter Verwendung des Tunneleffekts in das Floating-Gate injiziert werden. Demgegenüber wird als Verfah­ ren zur Entnahme von Elektronen aus dem Floating-Gate im all­ gemeinen ein Verfahren unter Verwendung des Tunneleffekts verwendet.
Bei dem Flashspeicher mit dem vorstehend beschriebenen Aufbau wird, wenn Daten geschrieben und Daten gelöscht werden, nämlich die Injektion und die Entnahme von Elektronen für das Floating-Gate wiederholt werden, ein zwischen dem Floating-Gate und dem Substrat vorgesehener isolierender Oxidfilm all­ mählich verschlechtert. Deswegen verlassen die injizierten Elektronen das Floating-Gate allmählich bzw. entweichen die­ sem, so daß die Datenspeichereigenschaften des Flashspeichers oder die Zuverlässigkeit der in dem Flashspeicher gespei­ cherten Daten abnehmen kann.
Zur Lösung des vorstehend beschriebenen Problems wird her­ kömmlicherweise eine Auffrischung für den Flashspeicher ausgeführt, wie beispielsweise in der JP-A-62-128 097 oder der JP-A 64-17 300 offenbart ist. Bei der Auffrischung werden zwei unterschiedliche Spannungen nacheinander an das Gate des Speichertransistors angelegt, wenn die Daten aus dem Flash­ speicher ausgelesen werden, und dann wird geprüft, ob die Da­ tenspeichereigenschaften des Flashspeichers oder die Zuver­ lässigkeit der Daten abnimmt oder nicht entsprechend der Be­ urteilung der Identität zwischen den beiden Datenarten, die mit unterschiedlichen Spannungen gelesen werden (Prüfverar­ beitung). Falls die Datenspeichereigenschaften des Flashspei­ chers oder die Zuverlässigkeit der Daten abnimmt, wird da­ raufhin die Auffrischverarbeitung wie ein erneutes Schreiben der Daten ausgeführt. Falls die einer der beiden unterschied­ lichen Spannungen entsprechenden Daten nicht mit den der anderen entsprechenden Daten identisch sind, wird beurteilt, daß die Datenspeichereigenschaften des Flashspeichers oder die Zuverlässigkeit der Daten verringert ist, so daß die Auf­ frischverarbeitung des Flashspeichers ausgeführt wird.
Jedoch tritt bei dem vorstehend beschriebenen herkömmlichen Flashspeicher, da die Prüfverarbeitung (Bestätigungsvorgang) bei jedem Vorgang eines Lesens von Daten ausgeführt wird, ein Problem derart auf, daß die Lesegeschwindigkeit der Daten wesentlich verringert ist. Da es außerdem erforderlich ist, daß eine Schaltung zur Erzeugung von unterschiedlichen Span­ nungen und eine Schaltung zum Vergleich der mit den unter­ schiedlichen Spannungen gelesenen Daten auf einem einzelnen Halbleiter-Speicherelement vorgesehen sind, tritt ein Problem derart auf, daß die Herstellkosten des Flashspeichers, näm­ lich die Herstellkosten der Flash-Festplattenspeicherkarte steigen.
Die Erfindung wurde zur Lösung der vorstehend beschriebenen, mit dem Stand der Technik verbundenen Probleme gemacht, und ihr liegt die Aufgabe zugrunde, eine Technik zur frühzeitigen Erfassung der Verschlechterung der Datenspeichereigenschaften des in der Flash-Festplattenspeicherkarte vorgesehenen Flash­ speichers oder der Zuverlässigkeit der Daten zu schaffen, da­ mit die Datenspeichereigenschaften oder die Zuverlässigkeit der Daten durch erneutes Schreiben der Daten oder dergleichen verbessert werden können, ohne einen derartigen Nachteil her­ vorzurufen, daß die Lesegeschwindigkeit der Daten sinkt oder die Herstellkosten des Flashspeichers zunehmen.
Gemäß einer ersten Ausgestaltung der Erfindung wird ein Ver­ fahren zur Auffrischung von Flashspeicherdaten auf einer Flash-Festplattenspeicherkarte einschließlich eines Flash­ speichers geschaffen, in den Daten durch elektrische Vorgänge geschrieben werden können, und einer ECC-Schaltung (Fehlerer­ fassungs- und Korrekturschaltung), die einen Fehler der Flashspeicherdaten erfaßt und daraufhin den Fehler korri­ giert, wenn die in dem Flashspeicher gespeicherten Flashspei­ cherdaten gelesen werden. Daher enthält das Verfahren den Schritt des Lesens der gesamten, in dem Flashspeicher gespei­ cherten Flashspeicherdaten durch eine auf der Flash-Festplat­ tenspeicherkarte vorgesehene Mikroprozessoreinheit (MPU), wenn eine Initialisierungsverarbeitung der Flash-Festplatten­ speicherkarte ausgeführt wird, nachdem elektrischer Strom aus einer elektrischen Stromquelle der Flash-Festplattenspeicher­ karte zugeführt worden ist. Auf diese Weise wird der Lese­ schritt als Teil der Initialisierungsverarbeitung ausgeführt. Außerdem beinhaltet das Verfahren den Schritt eines erneuten Schreibens von korrigierten (richtigen) Daten in den Flash­ speicher durch die Mikroprozessoreinheit, wenn ein Fehler erfaßt und daraufhin durch die ECC-Schaltung für die aus dem Flashspeicher ausgelesenen Flashspeicherdaten korrigiert wird (wenn ein ECC-Fehler auftritt).
Bei dem vorstehend beschriebenen Verfahren liest jedesmal dann, wenn der Flash-Festplattenspeicherkarte elektrischer Strom zugeführt wird, die Mikroprozessoreinheit der Flash-Festplattenspeicherkarte die in dem Flashspeicher der Flash-Festplattenspeicherkarte zur Zeit der Initialisierungsverar­ beitung gespeicherten Flashspeicherdaten. Daher wird der Leseschritt als Teil der Initialisierungsverarbeitung ausge­ führt. Auf diese Weise werden, falls ein Fehler erfaßt und daraufhin durch die ECC-Schaltung korrigiert wird, korri­ gierte richtige Daten erneut in den Flashspeicher geschrie­ ben. Selbst dann, wenn ein Leck bzw. Entweichen der in das Floating-Gate des Flashspeichers (Speichertransistors) inji­ zierten Elektronen verursacht wird, indem die Flash-Festplat­ tenspeicherkarte für eine lange Zeit nicht benutzt wird, wird der Flashspeicher deswegen aufgefrischt, so daß die Daten­ speichereigenschaften der Flash-Festplattenspeicherkarte oder die Zuverlässigkeit der Daten verbessert werden.
Da bei dem Verfahren außerdem die Prüfverarbeitung oder die Auffrischverarbeitung nicht bei jedem Mal des Lesens von Da­ ten ausgeführt wird, wird die Datenlesegeschwindigkeit nicht abgesenkt. Da es außerdem nicht erforderlich ist, eine Schal­ tung zur Erzeugung von unterschiedlichen Arten von Spannungen zum Lesen der Daten oder eine Schaltung zum Vergleich der ge­ lesenen Daten für jedes einzelne Halbleiter-Speicherelement vorzusehen, werden die Kosten zur Herstellung der Flash-Fest­ plattenspeicherkarte gesenkt.
Bei dem Verfahren gemäß der ersten Ausgestaltung der Erfin­ dung ist es vorzuziehen, daß die Initialisierungsverarbeitung der Flash-Festplattenspeicherkarte mit einer Spannung ausge­ führt wird, die höher als die einer einfachen elektrischen Stromquelle ist. Bei dem Flashspeicher hängt die an das Steuer-Gate zum Zeitpunkt des Lesens der Daten angelegte Spannung im allgemeinen von der Spannung der elektrischen Stromquelle ab. Wenn die in dem Flashspeicher gespeicherten Daten mit der Spannung ausgelesen werden, die höher als die einfache Quellenspannung ist, wird die Erfassungsgenauigkeit der umgekehrten Daten bezüglich des Speichertransistors des­ wegen verbessert, dessen Schwellwert infolge eines Lecks bzw. Entweichens der injizierten Elektronen in das Floating-Gate verringert ist. Infolgedessen werden die Datenspeichereigen­ schaften der Flash-Festplattenspeicherkarte oder die Zuver­ lässigkeit der Daten weiter verbessert.
Außerdem ist gemäß einer zweiten Ausgestaltung der Erfindung die Flash-Festplattenspeicherkarte derart aufgebaut, daß sie an einem Verarbeitungsgerät jederzeit befestigt (in dieses eingesetzt) werden kann. Daher enthält das Verfahren die Schritte eines Lesens der in dem Flashspeicher gespeicherten, gesamten Flashspeicherdaten mit einer Spannung, die höher als die der einfachen elektrischen Stromquelle ist, durch eine in dem Verarbeitungsgerät vorgesehene Zentraleinheit (CPU), nachdem die Flash-Festplattenspeicherkarte an dem Verarbei­ tungsgerät befestigt (in dieses eingesetzt) worden ist. Außerdem enthält das Verfahren den Schritt eines erneuten Schreibens von korrigierten Daten in den Flashspeicher durch die Zentraleinheit, wenn ein Fehler erfaßt und daraufhin durch die ECC-Schaltung für die aus dem Flashspeicher ausge­ lesenen Flashspeicherdaten korrigiert wird.
Bei dem Verfahren gemäß der zweiten Ausgestaltung der Erfin­ dung liest jedesmal dann, wenn die Flash-Festplattenspeicher­ karte an dem Verarbeitungsgerät befestigt (in dieses einge­ setzt) ist, die Zentraleinheit in dem Verarbeitungsgerät die in dem Flashspeicher der Flash-Festplattenspeicherkarte ge­ speicherten Flashspeicherdaten mit der Spannung, die höher als die einfache Spannung zum Lesen von Daten ist. Daher werden, falls ein Fehler erfaßt und daraufhin durch die ECC-Schaltung korrigiert wird, korrigierte richtige Daten erneut in den Flashspeicher geschrieben. Selbst dann, wenn ein Leck bzw. Entweichen von injizierten Elektronen in das Floating-Gate des Flashspeichers (Speichertransistors) hervorgerufen wird, indem die Flash-Festplattenspeicherkarte für eine lange Zeit nicht benutzt versetzt wird, der Flashspeicher deswegen aufgefrischt, so daß die Datenspeichereigenschaften der Flash-Festplattenspeicherkarte oder die Zuverlässigkeit der Daten verbessert werden.
Da bei dem Verfahren außerdem die Prüfverarbeitung und die Auffrischverarbeitung nicht ständig für jedes Mal des Lesens von Daten ausgeführt wird, wird die Datenlesegeschwindigkeit nicht verringert. Da es außerdem nicht erforderlich ist, eine Schaltung zur Erzeugung von unterschiedlichen Spannungsarten zum Lesen der Daten oder eine Schaltung zum Vergleich der ge­ lesenen Daten für jedes einzelne Halbleiter-Speicherelement vorzusehen, werden die Kosten zur Herstellung der Flash-Fest­ plattenspeicherkarte gesenkt.
Bei dem Verfahren gemäß der zweiten Ausgestaltung der Erfin­ dung ist es vorzuziehen, daß durch die Zentraleinheit des Verarbeitungsgerätes beurteilt wird, ob eine Dauer der Nicht­ verwendung der Flash-Festplattenspeicherkarte länger als eine vorbestimmte zulässige Zeit ist oder nicht, wenn die Flash-Fest­ plattenspeicherkarte an dem Verarbeitungsgerät befestigt ist, und dann die in dem Flashspeicher gespeicherten Daten gelesen oder erneut geschrieben werden, falls die Dauer der Nichtverwendung länger als die zulässige Zeit ist. Die Dauer der Nichtverwendung der Flash-Festplattenspeicherkarte kann durch eine in dem Verarbeitungsgerät vorgesehene Echtzeituhr­ schaltung durch Messung einer abgelaufenen Periode zwischen einem Zeitpunkt, zu dem die Flash-Festplattenspeicherkarte an dem Verarbeitungsgerät das letzte Mal befestigt wurde, und einem Zeitpunkt erfaßt werden, zu dem die Flash-Festplatten­ speicherkarte bei dem vorliegenden Mal an dem Verarbeitungs­ gerät befestigt wurde.
Da die Prüfverarbeitung oder die Auffrischverarbeitung ausge­ führt wird, sobald die Flash-Festplattenspeicherkarte länger als die vorbestimmte zulässige Zeit nicht benutzt worden ist, wird bei dem Verfahren verhindert, daß die Prüfverarbeitung oder die Auffrischverarbeitung übermäßig oder mehr als erfor­ derlich ausgeführt wird.
Die Erfindung wird nachstehend anhand der bevorzugten Ausfüh­ rungsbeispiele unter Bezugnahme auf die Zeichnung näher be­ schrieben. Es zeigen:
Fig. 1 ein funktionelles Blockschaltbild einer erfindungsge­ mäßen Flash-Festplattenspeicherkarte gemäß einem ersten Aus­ führungsbeispiel,
Fig. 2 ein funktionelles Blockschaltbild einer erfindungsge­ mäßen Flash-Festplattenspeicherkarte gemäß einem zweiten Aus­ führungsbeispiel,
Fig. 3 ein funktionelles Blockschaltbild einer erfindungs­ gemäßen Flash-Festplattenspeicherkarte gemäß einem dritten Ausführungsbeispiel und eines Karten-Schnittstellenabschnitts eines Verarbeitungsgeräts, an dem die Flash-Festplattenspei­ cherkarte befestigt ist, und
Fig. 4 ein funktionelles Blockschaltbild einer erfindungs­ gemäßen Flash-Festplattenspeicherkarte gemäß einem vierten Ausführungsbeispiel und eines Karten-Schnittstellenabschnitts eines Verarbeitungsgeräts, an dem die Flash-Festplattenspei­ cherkarte befestigt ist.
Nachstehend werden einige bevorzugte Ausführungsbeispiele der Erfindung unter Bezug auf die beigefügte Zeichnung näher beschrieben.
Erstes Ausführungsbeispiel
Nachstehend wird das erste Ausführungsbeispiel der Erfindung unter Bezug auf Fig. 1 beschrieben. Fig. 1 zeigt ein funktio­ nelles Blockschaltbild einer Flash-Festplattenspeicherkarte, bei der eine erfindungsgemäße Prüfverarbeitung oder Auf­ frischverarbeitung ausgeführt wird.
Gemäß Fig. 1 ist eine Flash-Festplattenspeicherkarte 1, die eine Art externe Speichervorrichtung (ein externes Speicher­ medium) ist, derart aufgebaut, daß sie, sofern erforderlich, jederzeit an einem Verarbeitungsgerät 2 angebracht (in dieses eingesetzt) werden kann, das eine Art Informationsverarbei­ tungsanlage ist. Daher weist die Flash-Festplattenspeicher­ karte 1 eine Flash-Festplattenspeicher-Steuerschaltung 3 zur Steuerung der Flash-Festplattenspeicherkarte 1 und einen Flashspeicher 4 auf, der eine Art nichtflüchtiger Speicher ist, in dem Daten durch elektrische Vorgänge geschrieben oder gelöscht werden können. Daher sind in der Flash-Festplatten­ speicher-Steuerschaltung 3 eine Schnittstellenschaltung 5 (eine Verarbeitungsgerät-Schnittstellenschaltung) zur Ver­ bindung der Flash-Festplattenspeicherkarte 1 mit dem Verar­ beitungsgerät 2, eine aus einem Einkreis-Mikrocomputer beste­ hende Mikroprozessor-Einheit 6 (MPU), ein Sektorpuffer 7, eine Steuerschaltung 8 (Flashspeicher-Steuerschaltung) zur Steuerung des Flashspeichers 4, eine Wandlerschaltung 9 zur Umwandlung von logischen/physikalischen Sektoradressen, eine Steuerschaltung für einen Bus 10, eine ECC-Schaltung 11 (Feh­ lererfassungs- und Korrekturschaltung), die einen Datenfehler erfaßt und daraufhin den Datenfehler korrigiert, wenn die in dem Flashspeicher 4 gespeicherten Daten gelesen oder Daten in den Flashspeicher 4 geschrieben werden, und eine Leitung (ein Bus) zur elektrischen Verbindung der vorstehend erwähnten, verschiedenen Elemente miteinander vorgesehen. Daher kann jedes der in der Flash-Festplattenspeicher-Steuerschaltung 3 enthaltene Element in einem IC (integrierten Schaltkreis) integriert werden.
Die elektrische und physikalische Spezifikation der Schnitt­ stelle zwischen der Flash-Festplattenspeicherkarte 1 und dem Verarbeitungsgerät 2 sind als PC-Karten-ATA-Spezifikation durch zwei Organisationen genormt, nämlich durch "JEIDA" ("Japan Electronic Industry Development Association") und "PCMCIA" ("Personal Computer Memory Card International Association"). Da die Spezifikation der Schnittstelle im all­ gemeinen hinreichend bekannt ist, entfällt deswegen deren ausführliche Beschreibung.
Bei dem die Flash-Festplattenspeicherkarte 1 und das Verar­ beitungsgerät 2 aufweisenden System führt, wenn aus einer (nicht dargestellten) elektrischen Stromquelle der Flash-Festplattenspeicherkarte 1 elektrischer Strom zugeführt wird (Einschaltvorgang), die Mikroprozessoreinheit 6 zunächst eine Initialisierungsverarbeitung für die Schaltungen oder Pro­ gramme der Flash-Festplattenspeicherkarte 1 aus (Initiali­ sierungsverarbeitung der Schaltungen auf der Karte nach dem Einschaltvorgang). Daher wird eine derartige Initialisie­ rungsverarbeitung, die dieselbe wie die vorstehend beschrie­ bene ist, auch ausgeführt, wenn die Flash-Festplattenspei­ cherkarte 1 nach dem Einschaltvorgang zurückgesetzt wird. Dann liest auf der Flash-Festplattenspeicherkarte 1 die Mi­ kroprozessoreinheit 6 die gesamten, in dem Flashspeicher 4 gespeicherten Daten als Teilvorgang der Initialisierungsver­ arbeitung des Flashspeichers 4. Wenn die in dem (nicht darge­ stellten) Floating-Gate des Speichertransistors gespeicherten injizierten Elektronen lecken bzw. entweichen, wird der Schwellwert des Speichertransistors abgesenkt, so daß umge­ kehrte Daten gelesen werden. Daher ist das Gate ein Bestand­ teil der Speicherzelle des Flashspeichers 4. Infolgedessen wird ein Lesefehler durch die ECC-Schaltung 11 erfaßt, und daraufhin beurteilt die Mikroprozessoreinheit 6, daß die in­ jizierten Elektronen in das Floating-Gate des Sektors lecken bzw. entweichen und schreibt daraufhin erneut korrigierte Daten in den Sektor.
Wie vorstehend beschrieben liest bei dem System gemäß dem ersten Ausführungsbeispiel jedesmal dann, wenn der Flash-Fest­ plattenspeicherkarte 1 elektrischer Strom zugeführt wird, die Mikroprozessoreinheit 6 auf der Flash-Festplattenspei­ cherkarte 1 die gesamten, in dem Flashspeicher 4 auf der Flash-Festplattenspeicherkarte 1 gespeicherten Daten. Falls ein Fehler (ECC-Fehler) verursacht wird, werden daher erneut korrigierte richtige Daten in den Flashspeicher 4 geschrie­ ben. Infolgedessen kann selbst dann, wenn ein Lecken bzw. Entweichen von injizierten Elektronen in das Floating-Gate des Flashspeichers 4 (Speichertransistors) verursacht wird, indem die Flash-Festplattenspeicherkarte 1 für eine lange Zeit nicht verwendet wird oder dergleichen, der Flashspeicher 4 (Speichertransistor) aufgefrischt werden, so daß eine der­ artige Wirkung erhalten wird, daß die Datenspeichereigen­ schaften der Flash-Festplattenspeicherkarte 1 oder die Zuver­ lässigkeit der Daten verbessert werden können.
Gemäß dem ersten Ausführungsbeispiel wird die Leseverarbei­ tung der gesamten, in dem Flashspeicher 4 gespeicherten Da­ ten, die ein Teil der Initialisierungsverarbeitung nach der Zufuhr von elektrischem Strom zu der Flash-Festplattenspei­ cherkarte 1 ist, durch die Mikroprozessoreinheit 6 auf der Flash-Festplattenspeicherkarte 1 ausgeführt. Falls die Lese­ verarbeitung durch das Verarbeitungsgerät 2 ausgeführt wird, kann jedoch dieselbe Wirkung wie vorstehend beschrieben er­ halten werden.
Außerdem wird gemäß dem ersten Ausführungsbeispiel die Auf­ frischverarbeitung als Teil der Initialisierungsverarbeitung ausgeführt, nachdem der Flash-Festplattenspeicherkarte 1 elektrischer Strom zugeführt worden ist. Jedoch kann wiederum wie vorstehend beschrieben die Auffrischverarbeitung jeder­ zeit entsprechend einem aus dem Verarbeitungsgerät 2 ausgege­ benen Auffrischbefehl ausgeführt werden. In diesem Fall ist es möglich, die Auffrischverarbeitung zu einer geeigneten Gelegenheit auszuführen, in der eine Bedienperson sie benö­ tigt.
Zweites Ausführungsbeispiel
Nachstehend wird das zweite Ausführungsbeispiel der Erfindung unter Bezug auf Fig. 2 beschrieben. Fig. 2 zeigt ein funktio­ nelles Blockschaltbild einer anderen Flash-Festplattenspei­ cherkarte 1, bei der eine erfindungsgemäße Auffrischverarbei­ tung ausgeführt wird. Zur Vermeidung einer doppelten Be­ schreibung des ersten Ausführungsbeispiels sind Bestandteile von Fig. 2, die die gleichen wie die gemäß dem in Fig. 1 dar­ gestellten ersten Ausführungsbeispiel sind, mit denselben Be­ zugszahlen versehen, weshalb eine Beschreibung der Bestand­ teile entfällt.
Wie in Fig. 2 dargestellt ist gemäß dem zweiten Ausführungs­ beispiel eine elektrische Stromquellenschaltung 12 zur direk­ ten Zufuhr von elektrischem Strom zu dem Flashspeicher 4 auf der Flash-Festplattenspeicherkarte 1 vorgesehen.
Daher führt bei den System gemäß dem zweiten Ausführungsbei­ spiel, wenn elektrischer Strom aus der elektrischen Strom­ quelle der FlaSh-Festplattenspeicherkarte 1 zugeführt wird, die Mikroprozessoreinheit 6 zunächst eine Initialisierungs­ verarbeitung für die Schaltungen oder Programme der Flash-Fest­ plattenspeicherkarte 1 aus (Initialisierungsverarbeitung der Schaltungen auf der Karte nach dem Einschaltvorgang). Bei der Flash-Festplattenspeicherkarte 1 gemäß dem zweiten Aus­ führungsbeispiel wird die Leseverarbeitung der in dem Flash­ speicher 4 gespeicherten, gesamten Daten, die ein Teil der Initialisierungsverarbeitung des Flashspeichers 4 ist, mit einer elektrischen Quellenspannung ausgeführt, die höher als die einfache Spannung zum Lesen von Daten ist. Die Steuerung bzw. Regelung der elektrischen Quellenspannung wird durch die elektrische Stromquellenschaltung 12 für den Flashspeicher 4 entsprechend einem aus der Mikroprozessoreinheit 6 ausgegebe­ nen Informationsbefehl ausgeführt. In dem Flashspeicher 4 hängt die an das Steuer-Gate zum Zeitpunkt des Lesens von Daten angelegte Spannung im allgemeinen von der elektrischen Quellenspannung ab. Da die Daten mit der elektrischen Quel­ lenspannung gelesen werden, die höher als die einfache Span­ nung ist, werden umgekehrte Daten in dem Speichertransistor sicherer gelesen, dessen Schwellwert infolge eines Lecks bzw. Entweichens der injizierten Elektronen in das Floating-Gate verringert ist. Da ein Lesefehler durch die ECC-Schaltung 11 erfaßt wird, beurteilt die Mikroprozessoreinheit 6 infolge­ dessen, daß die injizierten Elektronen in das Floating-Gate des Sektors lecken bzw. entweichen und schreibt dann korri­ gierte Daten erneut in den Sektor.
Wie vorstehend beschrieben liest bei dem System gemäß dem zweiten Ausführungsbeispiel jedesmal dann, wenn der Flash-Fest­ plattenspeicherkarte 1 elektrischer Strom zugeführt wird, die Mikroprozessoreinheit 6 auf der Flash-Festplattenspei­ cherkarte 1 die gesamten, in dem Flashspeicher 4 auf der Flash-Festplattenspeicherkarte 1 gespeicherten Daten mit der elektrischen Quellenspannung, die höher als die einfache Le­ sespannung ist. Falls ein Fehler verursacht wird, werden da­ her korrigierte richtige Daten erneut in den Flashspeicher 4 geschrieben. Wenn ein Leck bzw. Entweichen der injizierten Elektronen in dem Floating-Gate des Flashspeichers 4 (Spei­ chertransistors) verursacht wird, indem die Flash-Festplat­ tenspeicherkarte 1 für eine lange Zeit nicht verwendet wird oder dergleichen, kann das Leck bzw. Entweichen infolgedessen erfaßt werden, bevor die Daten umgekehrt werden, so daß der Flashspeicher 4 aufgefrischt werden kann. Daher wird eine derartige Wirkung erhalten, daß die Datenspeichereigenschaf­ ten der Flash-Festplattenspeicherkarte 1 oder die Zuverläs­ sigkeit der Daten verbessert werden können.
Daher wird gemäß dem zweiten Ausführungsbeispiel die Auffri­ schverarbeitung als ein Teil der Initialisierungsverarbei­ tung nach der Zufuhr von elektrischem Strom zu der Flash-Fest­ plattenspeicherkarte 1 ausgeführt. Jedoch kann wiederum wie vorstehend beschrieben die Auffrischverarbeitung jeder­ zeit entsprechend einem aus dem Verarbeitungsgerät 2 ausgege­ benen Auffrischbefehl ausgeführt werden. In diesem Fall ist es möglich, die Auffrischverarbeitung zu einer geeigneten Gelegenheit auszuführen, zu der eine Bedienperson sie benö­ tigt.
Drittes Ausführungsbeispiel
Nachstehend wird das dritte Ausführungsbeispiel der Erfindung unter Bezug auf Fig. 3 beschrieben. Bei dem vorstehend be­ schriebenen zweiten Ausführungsbeispiel wird die Prüfverar­ beitung der in dem Flashspeicher 4 gespeicherten Daten nach der Zufuhr von elektrischem Strom zu der Flash-Festplatten­ speicherkarte 1 durch die Mikroprozessoreinheit 6 in der Flash-Festplattenkarten-Steuerschaltung 3 der Flash-Fest­ plattenspeicherkarte 1 ausgeführt. Jedoch wird gemäß dem dritten Ausführungsbeispiel die Prüfverarbeitung durch eine Zentraleinheit (CPU) in dem Verarbeitungsgerät 2 ausgeführt.
Fig. 3 zeigt ein funktionelles Blockschaltbild einer Flash-Fest­ plattenspeicherkarte 1 und eines Karten-Schnittstellenab­ schnitts des Verarbeitungsgeräts 2 gemäß dem dritten Ausfüh­ rungsbeispiel, an dem die Flash-Festplattenspeicherkarte 1 befestigt (in das sie eingesetzt) wird. Zur Vermeidung einer doppelten Beschreibung des ersten oder zweiten Ausführungs­ beispiels sind Teile in Fig. 3, die die gleichen wie diejeni­ gen gemäß dem in Fig. 1 oder 2 dargestellten ersten oder zweiten Ausführungsbeispiel sind, mit denselben Bezugszahlen versehen, weshalb eine Beschreibung der Teile entfällt. In Fig. 3 stellt "A" eine mit der elektrischen Stromquelle verbundene Leitung und "E" einen Masseabschnitt (Erde) dar.
Gemäß Fig. 3 sind bei dem Verarbeitungsgerät 2 eine Schnitt­ stellenschaltung 13 zur Verbindung des Verarbeitungsgeräts 2 mit der Flash-Festplattenspeicherkarte 1, eine Zentraleinheit 14 (CPU) zur Steuerung der Schnittstellenschaltung 13 oder dergleichen, eine elektrische Stromquellenschaltung 15 zur Zufuhr von elektrischem Strom zu der Flash-Festplattenspei­ cherkarte 1, ein elektrischer Quellenanschluß 16 für die Flash-Festplattenspeicherkarte 1 und ein Masseanschluß 17 für die Flash-Festplattenspeicherkarte 1 vorgesehen. Der elektri­ sche Quellenanschluß 16 und der Masseanschluß 17 sind mit der elektrischen Stromquelle (der elektrischen Quellenleitung A) bzw. dem Masseabschnitt E der Schaltung auf der Karte verbun­ den.
Wenn die Zentraleinheit 14 aus der Schnittstellenschaltung 13 Informationen empfängt, die eine derartige Tatsache anzeigen, daß die Flash-Festplattenspeicherkarte 1 an dem Verarbei­ tungsgerät 2 befestigt ist, befiehlt die Zentraleinheit 14 der elektrischen Stromquellenschaltung 15, einen einfachen elektrischen Strom zuzuführen, und führt dann eine Konfigura­ tion der Flash-Festplattenspeicherkarte 1 über die Schnitt­ stellenschaltung 13 aus. Nachdem die Konfigurationsverarbei­ tung abgeschlossen worden ist, befiehlt die Zentraleinheit 14 der elektrischen Stromquellenschaltung 15, eine elektrische Quellenspannung zuzuführen, die höher als die einfache Span­ nung ist. Dann liest die Zentraleinheit 14 die in dem Flash­ speicher 4 der Flash-Festplattenspeicherkarte 1 gespeicher­ ten, gesamten Daten und untersucht dann, ob ein ECC-Fehler verursacht wird oder nicht. Falls der ECC-Fehler erfaßt wird, werden korrigierte Daten erneut in die logische Adresse ge­ schrieben, in der der Fehler verursacht worden ist.
Wie vorstehend beschrieben liest bei dem System gemäß dem dritten Ausführungsbeispiel jedesmal dann, wenn die Flash-Fest­ plattenspeicherkarte 1 an dem Verarbeitungsgerät 2 ange­ bracht (in dieses eingesetzt) ist, die Zentraleinheit 14 in dem Verarbeitungsgerät 2 die in dem Flashspeicher 4 der Flash-Festplattenspeicherkarte 1 gespeicherten, gesamten Da­ ten mit der elektrischen Quellenspannung, die höher als die einfache Lesespannung ist. Falls ein ECC-Fehler verursacht wird, werden daher korrigierte richtige Daten erneut in den Flashspeicher 4 geschrieben. Wenn ein Leck bzw. Entweichen der injizierten Elektronen in das Floating-Gate des Flash­ speichertransistors verursacht wird, indem die Flash-Fest­ plattenspeicherkarte 1 für eine lange Zeit oder dergleichen nicht benutzt wird, kann der Flashspeichertransistor infolge­ dessen aufgefrischt werden. Daher wird eine derartige Wirkung erhalten, daß die Datenspeichereigenschaften der Flash-Fest­ plattenspeicherkarte 1 oder die Zuverlässigkeit der Daten verbessert werden können.
Viertes Ausführungsbeispiel
Nachstehend wird das vierte Ausführungsbeispiel der Erfindung unter Bezug auf Fig. 4 beschrieben. Bei dem vorstehend be­ schriebenen zweiten Ausführungsbeispiel wird die Prüfver­ arbeitung oder die Auffrischverarbeitung der in dem Flash­ speicher 4 gespeicherten Daten jedesmal dann ausgeführt, wenn der Flash-Festplattenspeicherkarte 1 elektrischer Strom zuge­ führt wird. Außerdem wird gemäß dem vorstehend beschriebenen dritten Ausführungsbeispiel die Prüfverarbeitung oder die Auffrischverarbeitung jedesmal dann ausgeführt, wenn die Flash-Festplattenspeicherkarte 1 an dem Verarbeitungsgerät 2 angebracht (in dieses eingesetzt) ist. Da jedoch bei der Ver­ arbeitung ein Verfahren zur Veränderung der elektrischen Quellenspannung und begleitend ein Verfahren zum Lesen der in dem Flashspeicher 4 gespeicherten, gesamten Daten ausgeführt werden, erfordert die Verarbeitung eine relativ lange Zeit (eine übermäßig lange Zeit ist erforderlich). Da das Phänomen des Lecks bzw. Entweichens der injizierten Elektronen in das Floating-Gate des Flashspeichers 4 (Speichertransistors) all­ mählich verursacht wird, ist es demgegenüber effektiv (vorzu­ ziehen), daß die Untersuchung des Lecks bzw. Entweichens aus­ geführt wird, nachdem die Flash-Festplattenspeicherkarte 1 für eine relativ lange Zeit nicht benutzt worden ist. Des­ wegen wird gemäß dem vierten Ausführungsbeispiel untersucht, ob die Flash-Festplattenspeicherkarte 1 für eine lange Zeit nicht benutzt worden ist, und die Auffrischverarbeitung wird entsprechend dem untersuchten Ergebnis effektiv ausgeführt.
Fig. 4 zeigt ein funktionelles Blockschaltbild einer Flash-Fest­ plattenspeicherkarte 1 und eines Karten-Schnittstellenab­ schnitts des Verarbeitungsgeräts 2 gemäß dem vierten Ausfüh­ rungsbeispiel, an dem die Flash-Festplattenspeicherkarte 1 angebracht (in das sie eingesetzt) ist. Zur Vermeidung einer doppelten Beschreibung des ersten bis dritten Ausführungsbei­ spiels sind Teile in Fig. 4, die mit denjenigen gemäß einem in Fig. 1 bis 3 dargestellten ersten bis dritten Ausführungs­ beispiel gemein sind, mit denselben Bezugszahlen versehen, weshalb eine Beschreibung der Teile entfällt.
Gemäß Fig. 4 ist bei dem Verarbeitungsgerät 2 eine Echtzeit­ uhrschaltung 18 vorgesehen. Die Echtzeituhrschaltung weist eine zusätzliche elektrische Stromquelle 19 auf, die unabhän­ gig von der elektrischen Haupt-Stromquelle des Verarbeitungs­ geräts 2 ist. Daher gibt die Echtzeituhrschaltung 18 Takt­ signale (die Zeit) und Kalenderdaten entsprechend einer An­ forderung der Zentraleinheit 14 in dem Verarbeitungsgerät 2 aus. Jedesmal dann, wenn ein Einsetzen der Flash-Festplatten­ speicherkarte 1 erfaßt wird, liest die Zentraleinheit 14 in dem Verarbeitungsgerät 2 die in einer bestimmten Adresse der Flash-Festplattenspeicherkarte 1 in der letzten Stufe der Initialisierungsverarbeitung der Flash-Festplattenspeicher­ karte 1 gespeicherten Kalenderdaten und vergleicht dann die Kalenderdaten mit den vorliegenden Kalenderdaten, die gerade aus der Echtzeituhrschaltung 18 ausgelesen worden sind. In­ folge des Vergleichs wird, falls der Unterschied (das Zeitin­ tervall) zwischen den beiden Kalenderdaten größer als eine vorbestimmte Dauer ist (vorbestimmte Anzahl von Tagen), die Prüfverarbeitung oder die Auffrischverarbeitung gemäß dem vorstehend beschriebenen dritten Ausführungsbeispiel ausge­ führt. Demgegenüber werden infolge des Vergleichs, falls der Unterschied zwischen den beiden Kalenderdaten kleiner als die oder gleich der vorbestimmten Dauer ist, oder falls die vor­ stehend beschriebene Prüfverarbeitung oder die Auffrischver­ arbeitung abgeschlossen ist, die in der bestimmten Adresse gespeicherten Kalenderdaten mit den vorliegenden Kalenderda­ ten aufgefrischt und dann die Initialisierungsverarbeitung abgeschlossen.
Wie vorstehend beschrieben kann bei dem System gemäß dem vierten Ausführungsbeispiel, da die Prüfverarbeitung oder die Auffrischverarbeitung des Flashspeichers 4 nur unter der Be­ dingung ausgeführt wird, daß die Flash-Festplattenspeicher­ karte 1 für eine Dauer länger als die vorbestimmte Zeit nicht benutzt worden ist, die Prüfverarbeitung oder die Auffrisch­ verarbeitung effektiv ausgeführt werden.
Es wird ein Verfahren zur Auffrischung von Flashspeicherdaten auf einer Flash-Festplattenspeicherkarte 1 einschließlich ei­ nes Flashspeichers 4, in den Daten durch elektrische Vorgänge geschrieben werden können, und einer ECC-Schaltung 11 angege­ ben, die einen Fehler der Flashspeicherdaten erfaßt und daraufhin den Fehler korrigiert, wenn die in dem Flashspei­ cher 4 gespeicherten Flashspeicherdaten gelesen werden. Das Verfahren enthält den Schritt des Lesens der in dem Flash­ speicher 4 gespeicherten, gesamten Flashspeicherdaten durch eine Mikroprozessoreinheit 6 auf der Flash-Festplattenspei­ cherkarte 1, wenn eine Initialisierungsverarbeitung der Flash-Festplattenspeicherkarte 1 ausgeführt wird, nachdem der Flash-Festplattenspeicherkarte 1 aus einer elektrischen Stromquelle elektrischer Strom zugeführt worden ist. Daher wird der Leseschritt als Teil der Initialisierungsverarbei­ tung ausgeführt. Außerdem enthält das Verfahren den Schritt des erneuten Schreibens von korrigierten Daten in den Flash­ speicher 4 durch die Mikroprozessoreinheit 6, wenn ein Fehler erfaßt und daraufhin durch die ECC-Schaltung 11 für die aus dem Flashspeicher 4 ausgelesenen Flashspeicherdaten korri­ giert wird.

Claims (5)

1. Verfahren zur Auffrischung von Flashspeicherdaten auf ei­ ner Flash-Festplattenspeicherkarte (1) einschließlich eines Flashspeichers (4), in den Daten durch einen elektrischen Vorgang geschrieben werden können, und einer Fehlererfas­ sungs- und Korrekturschaltung (11), die einen Fehler der Flashspeicherdaten erfaßt und daraufhin den Fehler korri­ giert, wenn die in dem Flashspeicher (4) gespeicherten Flash­ speicherdaten gelesen werden, mit den Schritten
Lesen der in dem Flashspeicher (4) gespeicherten, gesam­ ten Flashspeicherdaten durch eine auf der Flash-Festplatten­ speicherkarte (1) vorgesehene Mikroprozessoreinheit (6), wenn eine Initialisierungsverarbeitung der Flash-Festplattenspei­ cherkarte (1) ausgeführt wird, nachdem aus einer elektrischen Stromquelle der Flash-Festplattenspeicherkarte (1) elektri­ scher Strom zugeführt wird, wobei der Leseschritt als Teil der Initialisierungsverarbeitung ausgeführt wird, und
erneutes Schreiben von korrigierten Daten in den Flash­ speicher (4) durch die Mikroprozessoreinheit (6), wenn durch die Fehlererfassungs- und Korrekturschaltung (11) ein Fehler erfaßt und daraufhin für die aus dem Flashspeicher (4) ausge­ lesenen Flashspeicherdaten korrigiert wird.
2. Verfahren nach Anspruch 1, wobei die Initialisierungsver­ arbeitung der Flash-Festplattenspeicherkarte (1) mit einer Spannung ausgeführt wird, die höher als eine Spannung einer einfachen elektrischen Stromquelle ist.
3. Verfahren zur Auffrischung von Flashspeicherdaten auf ei­ ner Flash-Festplattenspeicherkarte (1) einschließlich eines Flashspeichers (4), in den Daten durch einen elektrischen Vorgang geschrieben werden können, und einer Fehlererfas­ sungs- und Korrekturschaltung (11), die einen Fehler der Flashspeicherdaten erfaßt und daraufhin den Fehler korri­ giert, wenn die in dem Flashspeicher (4) gespeicherten Flash­ speicherdaten gelesen werden, wobei die Flash-Festplatten­ speicherkarte (1) derart aufgebaut ist, daß sie an einem Verarbeitungsgerät (2) jederzeit angebracht werden kann, mit den Schritten
Lesen der in dem Flashspeicher (4) gespeicherten, gesam­ ten Flashspeicherdaten mit einer Spannung, die höher als eine Spannung einer einfachen elektrischen Stromquelle ist, durch eine in dem Verarbeitungsgerät (2) vorgesehene Zentraleinheit (14), nachdem die Flash-Festplattenspeicherkarte (1) an dem Verarbeitungsgerät (2) angebracht worden ist, und
erneutes Schreiben von korrigierten Daten in den Flash­ speicher (4) durch die Zentraleinheit (14), wenn durch die Fehlererfassungs- und Korrekturschaltung (11) ein Fehler er­ faßt und daraufhin für die aus dem Flashspeicher (4) ausgele­ senen Flashspeicherdaten korrigiert wird.
4. Verfahren zur Auffrischung von Flashspeicherdaten auf ei­ ner Flash-Festplattenspeicherkarte (1) einschließlich eines Flashspeichers (4), in den Daten durch einen elektrischen Vorgang geschrieben werden können, und einer Fehlererfas­ sungs- und Korrekturschaltung (11), die einen Fehler der Flashspeicherdaten erfaßt und daraufhin den Fehler korri­ giert, wenn die in dem Flashspeicher (4) gespeicherten Flash­ speicherdaten gelesen werden, wobei die Flash-Festplatten­ speicherkarte (1) derart aufgebaut ist, daß sie jederzeit an einem Verarbeitungsgerät (2) angebracht werden kann, mit den Schritten
Beurteilen, ob eine derartige unbenutzte Dauer, in der die Flash-Festplattenspeicherkarte (1) unbenutzt geblieben ist, länger als eine vorbestimmte zulässige Zeit ist oder nicht, durch eine in dem Verarbeitungsgerät (2) vorgesehene Zentraleinheit (14), wenn die Flash-Festplattenspeicherkarte (1) an dem Verarbeitungsgerät (2) angebracht wird,
Lesen der in dem Flashspeicher (4) gespeicherten, ge­ samten Flashspeicherdaten mit einer Spannung, die höher als eine Spannung einer einfachen elektrischen Stromquelle ist, durch die Zentraleinheit (14), falls die unbenutzte Dauer länger als die zulässige Zeit ist, und
erneutes Schreiben von korrigierten Daten in den Flash­ speicher (4) durch die Zentraleinheit (14), wenn durch die Fehlererfassungs- und Korrekturschaltung (11) ein Fehler erfaßt und daraufhin für die aus dem Flashspeicher (4) ausge­ lesenen Flashspeicherdaten korrigiert wird.
5. Verfahren nach Anspruch 4, wobei die unbenutzte Dauer der Flash-Festplattenspeicherkarte (1) durch Messung einer abge­ laufenen Dauer zwischen einem Zeitpunkt, zu dem die Flash-Fest­ plattenspeicherkarte (1) an dem Verarbeitungsgerät (2) zum letzten Mal angebracht wurde, und einem Zeitpunkt erfaßt wird, zu dem die Flash-Festplattenspeicherkarte (1) an dem Verarbeitungsgerät (2) zum vorliegenden Mal angebracht wurde, durch eine in dem Verarbeitungsgerät (2) vorgesehene Echt­ zeituhrschaltung (18).
DE19629888A 1996-01-25 1996-07-24 Verfahren zur Auffrischung von Flashspeicherdaten auf einer Flash-Festplattenspeicherkarte Withdrawn DE19629888A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1097096A JPH09204367A (ja) 1996-01-25 1996-01-25 フラッシュディスクカードにおけるフラッシュメモリデータのリフレッシュ方法

Publications (1)

Publication Number Publication Date
DE19629888A1 true DE19629888A1 (de) 1997-07-31

Family

ID=11765027

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19629888A Withdrawn DE19629888A1 (de) 1996-01-25 1996-07-24 Verfahren zur Auffrischung von Flashspeicherdaten auf einer Flash-Festplattenspeicherkarte

Country Status (3)

Country Link
US (1) US5732092A (de)
JP (1) JPH09204367A (de)
DE (1) DE19629888A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004059392A1 (de) * 2004-12-09 2006-06-14 Infineon Technologies Ag Verfahren zur Neubelegung eines Speichers eines Subsystems und Subsystem
DE102014104717A1 (de) * 2014-04-03 2015-10-08 Hyperstone Gmbh Verfahren zur Datenerneuerung für eine Erhöhung der Zuverlässigkeit von Flashspeichern

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10255489A (ja) * 1997-03-13 1998-09-25 Mitsubishi Electric Corp マイクロコンピュータ
US6148354A (en) 1999-04-05 2000-11-14 M-Systems Flash Disk Pioneers Ltd. Architecture for a universal serial bus-based PC flash disk
US6405278B1 (en) * 1999-05-20 2002-06-11 Hewlett-Packard Company Method for enabling flash memory storage products for wireless communication
CN1088218C (zh) * 1999-11-14 2002-07-24 邓国顺 用于数据处理系统的快闪电子式外存储方法及其装置
JP4059472B2 (ja) 2001-08-09 2008-03-12 株式会社ルネサステクノロジ メモリカード及びメモリコントローラ
JP4404625B2 (ja) * 2003-12-25 2010-01-27 パナソニック株式会社 情報処理装置および該装置用のｒｏｍイメージ生成装置
US7099221B2 (en) 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US7506236B2 (en) * 2004-05-28 2009-03-17 International Business Machines Corporation Techniques for operating semiconductor devices
US20060010339A1 (en) * 2004-06-24 2006-01-12 Klein Dean A Memory system and method having selective ECC during low power refresh
US7340668B2 (en) * 2004-06-25 2008-03-04 Micron Technology, Inc. Low power cost-effective ECC memory system and method
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US6965537B1 (en) * 2004-08-31 2005-11-15 Micron Technology, Inc. Memory system and method using ECC to achieve low power refresh
US7590918B2 (en) * 2004-09-10 2009-09-15 Ovonyx, Inc. Using a phase change memory as a high volume memory
JP4679943B2 (ja) * 2005-03-23 2011-05-11 ヒタチグローバルストレージテクノロジーズネザーランドビーブイ データ記憶装置及びその不揮発性メモリ内データ書き換え処理方法
US7773421B2 (en) * 2006-05-08 2010-08-10 Macronix International Co., Ltd. Method and apparatus for accessing memory with read error by changing comparison
US7471562B2 (en) * 2006-05-08 2008-12-30 Macronix International Co., Ltd. Method and apparatus for accessing nonvolatile memory with read error by changing read reference
US8077516B2 (en) * 2006-05-08 2011-12-13 Macronix International Co., Ltd. Method and apparatus for accessing memory with read error by changing comparison
US7894289B2 (en) 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7900120B2 (en) * 2006-10-18 2011-03-01 Micron Technology, Inc. Memory system and method using ECC with flag bit to identify modified data
US20080147963A1 (en) * 2006-12-15 2008-06-19 Accusys. Inc. Disk array device
JP5283845B2 (ja) * 2007-02-07 2013-09-04 株式会社メガチップス ビットエラーの予防方法、情報処理装置
JP4994112B2 (ja) * 2007-05-22 2012-08-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびメモリ制御方法
JP4775969B2 (ja) * 2007-09-03 2011-09-21 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
JP4525816B2 (ja) * 2007-09-28 2010-08-18 株式会社デンソー 電子機器及びプログラム
JP2009140564A (ja) * 2007-12-06 2009-06-25 Toshiba Corp Ｎａｎｄ型フラッシュメモリおよびメモリシステム
KR101406279B1 (ko) 2007-12-20 2014-06-13 삼성전자주식회사 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법
JP4489127B2 (ja) * 2008-02-29 2010-06-23 株式会社東芝 半導体記憶装置
US7917803B2 (en) * 2008-06-17 2011-03-29 Seagate Technology Llc Data conflict resolution for solid-state memory devices
US8261136B2 (en) * 2009-06-29 2012-09-04 Sandisk Technologies Inc. Method and device for selectively refreshing a region of a memory of a data storage device
JPWO2011013351A1 (ja) * 2009-07-30 2013-01-07 パナソニック株式会社 アクセス装置およびメモリコントローラ
WO2011067795A1 (en) * 2009-12-02 2011-06-09 Ferdinando Bedeschi Refresh architecture and algorithm for non-volatile memories
JP2011018371A (ja) * 2010-10-08 2011-01-27 Renesas Electronics Corp メモリ記憶装置
US9176800B2 (en) 2011-08-31 2015-11-03 Micron Technology, Inc. Memory refresh methods and apparatuses
US8694855B1 (en) * 2011-11-02 2014-04-08 Pmc-Sierra Us, Inc. Error correction code technique for improving read stress endurance
US8694849B1 (en) 2011-12-19 2014-04-08 Pmc-Sierra Us, Inc. Shuffler error correction code system and method
JP5929398B2 (ja) * 2012-03-26 2016-06-08 株式会社バッファロー 不揮発性半導体メモリ装置、及び、その制御方法
US8995302B1 (en) 2013-01-16 2015-03-31 Pmc-Sierra Us, Inc. Method and apparatus for translated routing in an interconnect switch
US9128858B1 (en) 2013-01-29 2015-09-08 Pmc-Sierra Us, Inc. Apparatus and method for adjusting a correctable raw bit error rate limit in a memory system using strong log-likelihood (LLR) values
US9092353B1 (en) 2013-01-29 2015-07-28 Pmc-Sierra Us, Inc. Apparatus and method based on LDPC codes for adjusting a correctable raw bit error rate limit in a memory system
US8990661B1 (en) 2013-03-05 2015-03-24 Pmc-Sierra Us, Inc. Layer specific attenuation factor LDPC decoder
US9813080B1 (en) 2013-03-05 2017-11-07 Microsemi Solutions (U.S.), Inc. Layer specific LDPC decoder
US10230396B1 (en) 2013-03-05 2019-03-12 Microsemi Solutions (Us), Inc. Method and apparatus for layer-specific LDPC decoding
US9397701B1 (en) 2013-03-11 2016-07-19 Microsemi Storage Solutions (Us), Inc. System and method for lifetime specific LDPC decoding
US8935598B1 (en) 2013-03-12 2015-01-13 Pmc-Sierra Us, Inc. System and method for adaptive check node approximation in LDPC decoding
US8984365B1 (en) 2013-03-14 2015-03-17 Pmc-Sierra Us, Inc. System and method for reduced memory storage in LDPC decoding
US8984376B1 (en) 2013-03-14 2015-03-17 Pmc-Sierra Us, Inc. System and method for avoiding error mechanisms in layered iterative decoding
US9235467B2 (en) 2013-03-15 2016-01-12 Pmc-Sierra Us, Inc. System and method with reference voltage partitioning for low density parity check decoding
US9450610B1 (en) 2013-03-15 2016-09-20 Microsemi Storage Solutions (Us), Inc. High quality log likelihood ratios determined using two-index look-up table
US9590656B2 (en) 2013-03-15 2017-03-07 Microsemi Storage Solutions (Us), Inc. System and method for higher quality log likelihood ratios in LDPC decoding
US9454414B2 (en) 2013-03-15 2016-09-27 Microsemi Storage Solutions (Us), Inc. System and method for accumulating soft information in LDPC decoding
US20150378800A1 (en) * 2013-03-19 2015-12-31 Hitachi, Ltd. Storage device and storage device control method
JP6011512B2 (ja) 2013-10-29 2016-10-19 株式会社デンソー データリフレッシュ装置
US9417804B2 (en) 2014-07-07 2016-08-16 Microsemi Storage Solutions (Us), Inc. System and method for memory block pool wear leveling
US10332613B1 (en) 2015-05-18 2019-06-25 Microsemi Solutions (Us), Inc. Nonvolatile memory system with retention monitor
US9799405B1 (en) 2015-07-29 2017-10-24 Ip Gem Group, Llc Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction
US9886214B2 (en) 2015-12-11 2018-02-06 Ip Gem Group, Llc Nonvolatile memory system with erase suspend circuit and method for erase suspend management
US9892794B2 (en) 2016-01-04 2018-02-13 Ip Gem Group, Llc Method and apparatus with program suspend using test mode
US9899092B2 (en) 2016-01-27 2018-02-20 Ip Gem Group, Llc Nonvolatile memory system with program step manager and method for program step management
US10283215B2 (en) 2016-07-28 2019-05-07 Ip Gem Group, Llc Nonvolatile memory system with background reference positioning and local reference positioning
US10291263B2 (en) 2016-07-28 2019-05-14 Ip Gem Group, Llc Auto-learning log likelihood ratio
US10236915B2 (en) 2016-07-29 2019-03-19 Microsemi Solutions (U.S.), Inc. Variable T BCH encoding

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6417300A (en) * 1987-07-09 1989-01-20 Nippon Electric Ic Microcomput Semiconductor storage device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62172158A (ja) * 1986-01-24 1987-07-29 松下冷機株式会社 冷凍機用蒸発器
DE69033438T2 (de) * 1989-04-13 2000-07-06 Sandisk Corp Austausch von fehlerhaften Speicherzellen einer EEprommatritze
US5504760A (en) * 1991-03-15 1996-04-02 Sandisk Corporation Mixed data encoding EEPROM system
US5475693A (en) * 1994-12-27 1995-12-12 Intel Corporation Error management processes for flash EEPROM memory arrays
JPH08190796A (ja) * 1995-01-09 1996-07-23 Mitsubishi Denki Semiconductor Software Kk データリフレッシュ機能を有するフラッシュメモリ及びフラッシュメモリのデータリフレッシュ方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6417300A (en) * 1987-07-09 1989-01-20 Nippon Electric Ic Microcomput Semiconductor storage device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004059392A1 (de) * 2004-12-09 2006-06-14 Infineon Technologies Ag Verfahren zur Neubelegung eines Speichers eines Subsystems und Subsystem
US7475212B2 (en) 2004-12-09 2009-01-06 Infineon Technologies Ag Method for reallocation of a memory of a subsystem, and subsystem
DE102004059392B4 (de) * 2004-12-09 2015-09-10 Infineon Technologies Ag Verfahren zur Neubelegung eines Befehlsspeichers, Subsystem zur Durchführung eines derartigen Verfahrens, sowie Mikrokontroller
DE102014104717A1 (de) * 2014-04-03 2015-10-08 Hyperstone Gmbh Verfahren zur Datenerneuerung für eine Erhöhung der Zuverlässigkeit von Flashspeichern
DE102014104717B4 (de) * 2014-04-03 2019-08-01 Hyperstone Gmbh Verfahren und Vorrichtung zur Datenerneuerung für eine Erhöhung der Zuverlässigkeit von Flashspeichern

Also Published As

Publication number Publication date
US5732092A (en) 1998-03-24
JPH09204367A (ja) 1997-08-05

Similar Documents

Publication Publication Date Title
DE19629888A1 (de) Verfahren zur Auffrischung von Flashspeicherdaten auf einer Flash-Festplattenspeicherkarte
DE19636087C2 (de) Flashspeicher-PC-Karte
DE3900798C2 (de) Verfahren zum Programmieren eines elektrisch löschbaren und programmierbaren Nur-Lese-Speichers
DE4207934C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung und Programmierverfahren für eine nichtflüchtige Halbleiterspeichervorrichtung
DE60015770T2 (de) Flashspeicheranordnung mit extern ausgelöster erfassung und heilung von fehlerhaften zellen
DE60126383T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE19880311B3 (de) Nichtflüchtige Speicherstruktur
DE3637682C2 (de)
DE102005047377B4 (de) Nichtflüchtiges Speicherbauelement und Verfahren zum Verifizieren von Daten
DE3906494C2 (de)
DE4328605A1 (de) Halbleiterspeichereinrichtung
DE10059596A1 (de) Verfahren zur Zeiteinstellung eines Systemspeichers
DE4119394A1 (de) Nichtfluechtige halbleiterspeichereinrichtung und datenloeschungsverfahren hierfuer
US7986555B2 (en) Method for programming and erasing an NROM cell
DE69930439T2 (de) Elektrische Vorrichtung mit integriertem Flashspeicher
KR100266521B1 (ko) 포획전하들을 추출하는 비휘발성 반도체 메모리장치
DE102006009214B4 (de) Verfahren und Vorrichtung zum Schreiben in eine Zielspeicherseite eines Speichers
DE3900979C2 (de) Elektrisch lösch- und programmierbares Nur-Lese-Speicherbauelement
DE19721516C2 (de) Mikroprozessor
DE69629315T2 (de) Flashspeicheranordnung mit löschungsunterbrechungslogik unter verwendung von mehreren prüfpunkten
EP0070461B1 (de) Zähler mit nichtflüchtiger Speicherung
DE69627595T2 (de) Halbleiterspeicher und Verfahren zum Ersetzen einer redundanten Speicherzelle
EP0086361B1 (de) Verfahren und Anordnung zur Funktionsprüfung eines elektrisch wortweise umprogrammierbaren Speichers
DE19952357A1 (de) Schreibvorrichtung für eine nicht-flüchtige Halbleiter-Speichervorrichtung
JP3641066B2 (ja) フラッシュメモリを混載するマイクロコンピュータのデータ書換え方法

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120201