DE19700513A1 - Mit CAD-Daten verknüpftes Halbleiterprüfsystem - Google Patents
Mit CAD-Daten verknüpftes HalbleiterprüfsystemInfo
- Publication number
- DE19700513A1 DE19700513A1 DE19700513A DE19700513A DE19700513A1 DE 19700513 A1 DE19700513 A1 DE 19700513A1 DE 19700513 A DE19700513 A DE 19700513A DE 19700513 A DE19700513 A DE 19700513A DE 19700513 A1 DE19700513 A1 DE 19700513A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- test
- waveform
- semiconductor
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
Description
Diese Erfindung betrifft ein Halbleiterprüfsystem
zum Prüfen von Halbleitervorrichtungen, wie etwa IC-Vorrich
tungen, und insbesondere ein Halbleiterprüfsystem zum Prüfen
von Halbleitervorrichtungen durch Prüfsignale
(Prüfvektoren), die direkt durch Entwurfsdaten erzeugt wer
den, welche während der Entwurfsphase der Halbleitervorrich
tungen auf einem Computer eines CAD-Entwurfsystems erzeugt
wurden.
In einem Halbleiterprüfsystem zum Prüfen einer Halb
leitervorrichtung wird ein als ein Prüfvektor bezeichnetes
Prüfsignalmuster an die Halbleitervorrichtung geliefert, und
das sich ergebende Ausgangssignal von der zu prüfenden Halb
leitervorrichtung wird mit Erwartungsdaten verglichen, um
festzustellen, ob die Halbleitervorrichtung richtig funktio
niert. Im allgemeinen werden Prüfvektoren durch Prüfpro
gramme erzeugt, die Sprachen der Prüfprogramme sind jedoch
für Halbleiterprüfsysteme von unterschiedlichen Herstellern
spezifisch. Ferner sind die Hardware-Strukturen in den Halb
leiterprüfsystemen unter den Herstellern unterschiedlich.
In letzter Zeit wird es gängige Praxis, eine kompli
zierte Halbleitervorrichtung, wie etwa eine kundenspezifi
sche LSI-Schaltung, mit einem CAD-System (computer aided
design = rechnergestütztes Entwerfen), einschließlich einem
Computer zu entwerfen. Im allgemeinen wird ein derartiger
Halbleiterentwurf mit einem CAD-System mit dem in Fig. 1
gezeigten Verfahren durchgeführt. Zuerst wird in einem
Schritt 11 eine Funktion jedes Schaltungselements in einer
Halbleitervorrichtung durch eine Hardware-Beschreibungsspra
che beschrieben, wodurch Entwurfsdaten 12 der Halbleitervor
richtung erhalten werden. Danach wird in einem Schritt 13
ein Prüfplatz durch eine Hardware-Beschreibungssprache be
schrieben, wodurch Prüfplatzdaten 14 erhalten werden. Hier
ist ein Prüfplatz ein Programm, das durch die Hardware-Be
schreibungssprache gebildet wird, um auf einem Computer eine
fiktive Prüfung für eine Halbleitervorrichtung durchzufüh
ren, bevor die Halbleitervorrichtung tatsächlich hergestellt
wird. HDL ist eine für die Hardware-Beschreibungssprachen
repräsentative Sprache, und von VHDL und Verilog ist be
kannt, daß sie auf HDL basieren.
In einem Schritt 15 wird ein Prüfvektor für die fik
tive Prüfung gebildet, wodurch Prüfvektordaten 16 erhalten
werden. Im Gegensatz zur vorhergehenden Beschreibung der
Funktion des Schaltungselements oder der Beschreibung des
Prüfplatzes wird der Prüfvektor unter Verwendung eines Simu
lators oder einer schrittweisen Annäherung durch eine Be
dienperson gebildet. Da der Prüfvektor ferner eine sehr
große Informationsmenge benötigt, erfordert die Fertigstel
lung des Prüfvektors komplizierte und langwierige Arbeiten.
In einem Schritt 17 wird die fiktive Prüfung auf dem Compu
ter unter Verwendung des Prüfplatzes und des Prüfvektors für
die entworfene Halbleitervorrichtung durchgeführt, und das
Prüfungsergebnis wird in einem Schritt 18 analysiert. Das
Prüfungsergebnis läuft als Ergebnisdaten 22 auf, welche ver
wendet werden, um den Halbleitervorrichtungsentwurf auszu
werten und zu analysieren.
Fig. 2 ist ein schematisches Diagramm, das die fik
tive Prüfung auf einem Computer vor der tatsächlichen Her
stellung der Halbleitervorrichtung zeigt. Prüfdaten von ei
nem Eingangsteil 25 werden auf Halbleitervorrichtungsent
wurfsdaten 26 (fiktive zu prüfende Halbleitervorrichtung)
angewendet, und die sich ergebenden Ausgaben der Halbleiter
vorrichtung 26 werden durch einen Ergebnisvergleichsteil 27
verglichen. Der Eingangsteil 25 zum Bereitstellen der Prüf
daten und der Ergebnisvergleichsteil 27 zum Empfangen der
Ausgaben von dem Halbleiter werden durch die Hardware-Be
schreibungssprache, wie etwa VHDL, beschrieben und werden,
wie oben bemerkt, als der Prüfplatz bezeichnet.
Der Eingangsteil 25 des Prüfplatzes bestimmt, welche
Eingangsdaten als Prüfsignale an welchen Eingangsanschluß
der Halbleitervorrichtung 26 angelegt werden sollen. Der Er
gebnisvergleichsteil 27 des Prüfplatzes bestimmt, von wel
chen Ausgangsanschlüssen der Halbleitervorrichtung 26 die
Ausgangsdaten mit welchen Erwartungsdaten verglichen werden
sollen und ob das Ergebnis des Vergleichs annehmbar ist.
Der Prüfvektor 28 liefert die Prüfsignale und die
Erwartungsdaten unter Berücksichtigung aller Schaltungskom
ponenten und des Schaltungsaufbaus der Halbleitervorrichtung
26 an den Prüfplatz. Die Prüfsignale und die Erwartungsdaten
werden, wie oben bemerkt, als der Prüfvektor bezeichnet. In
der fiktiven Prüfung auf dem Computer des CAD-Entwurfsystems
wird, wie später detaillierter beschrieben wird, der Prüf
vektor eines ereignisgesteuerten Formats verwendet.
Wenn die mit dem Computersystem entworfenen Halblei
tervorrichtungen tatsächlich zur Herstellung gebracht wer
den, prüft ein Halbleiterprüfsystem die tatsächlichen Halb
leitervorrichtungen. Unter derartigen Umständen ist es
ideal, den Prüfplatz und den während der Entwurfsphase der
Halbleitervorrichtungen durch das CAD-System erzeugten Prüf
vektor gemeinsam auch in dem Halbleiterprüfsystem zu verwen
den, da es die Prüfeffizienz extrem verbessert. Dies liegt
daran, daß ein Verfahren zum getrennten Herstellen von Prüf
signalmustern oder Erwartungsdatenmustern für das Halblei
terprüfsystem eingeschränkt oder vermieden werden kann. Je
doch gibt es derzeit kein Halbleiterprüfsystem, das den
Prüfplatz und den Prüfvektor, die von dem CAD-System erzeugt
werden, direkt empfangen kann.
Obwohl Verfahren zum Liefern eines Prüfplatzes und
eines Prüfvektors an ein Halbleiterprüfsystem unter Verwen
dung eines Umsetzprogramms entwickelt wurden, reichen die
Funktionen derartiger Verfahren nicht aus, um eine flexible
Verbindung zwischen den CAD-Daten und dem Halbleiterprüfsy
stem zu realisieren. Zum Beispiel werden in einem derartigen
Verfahren beim Prüfen der tatsächlich hergestellten Halblei
tervorrichtungen durch ein Halbleiterprüfsystem ein Prüfpro
gramm einschließlich Prüfsignalen und Erwartungsdaten mit
einer anderen Sprache basierend auf den CAD-Prüfdaten gebil
det. Eine derartige Programmumsetzung erfordert jedoch eine
Großrechner-Hardware und Software.
Ferner haben Halbleitersysteme von Hersteller zu
Hersteller verschiedene Hardware-Aufbauten. Somit kann ein
derartiger Prüfvektor in einem Fall, in dem ein Prüfvektor
für eine spezifische Hardware eines Halbleiterprüfsystems
basierend auf den CAD-Daten reproduziert wird, mit anderen
Halbleiterprüfsystemen von unterschiedlichen Herstellern
nicht kompatibel sein. Da das Verfahren zum Bilden eines
Prüfvektors des weiteren, wie oben bemerkt, langwierige und
komplizierte Arbeiten erfordert, ist es unrationell, einen
Prüfvektor für eine spezifische Hardware vorzubereiten.
Wie oben gesagt, sind die in der Entwurfsphase der
Halbleitervorrichtungen erhaltenen CAD-Daten in einem her
kömmlichen Halbleiterprüfsystem nicht imstande, hinreichend
bei der Prüfung der hergestellten Halbleitervorrichtungen
verwendet zu werden.
Es ist daher eine Aufgabe der vorliegenden Erfin
dung, ein Halbleiterprüfsystem zur Verfügung zu stellen, das
in der Lage ist, die durch ein CAD-System in der Ent
wurfsphase von Halbleitervorrichtungen erhaltenen CAD-Daten
direkt zu verwenden, um die Halbleitervorrichtungen zu prü
fen, die nach der Entwurfsphase tatsächlich hergestellt wur
den.
Es ist eine weitere Aufgabe der vorliegenden Erfin
dung, ein Halbleiterprüfsystem zur Verfügung zu stellen, das
in der Lage ist, einen Prüfplatz, der mit einer Hardware-Be
schreibungssprache geschrieben ist, und einen Prüfvektor in
einem ereignisgesteuerten Format zu verwenden, die während
einer Entwurfsphase von Halbleitervorrichtungen durch ein
CAD-System erzeugt wurden - ohne komplizierte Arbeiten oder
eine Großrechner-Hardware und Software, die mit einer her
kömmlichen Technologie verbunden sind.
In der vorliegenden Erfindung umfaßt das Halbleiter
prüfsystem zum Prüfen einer Halbleitervorrichtung durch An
legen von Prüfsignalen an eine zu prüfende Halbleitervor
richtung für jede Referenzperiode und Vergleichen des sich
ergebenden Ausgangssignals von der zu prüfenden Vorrichtung
mit Erwartungsdaten:
eine Einrichtung, um aus CAD-Entwurfsdaten für die zu prüfende Halbleitervorrichtung Information über vorbe stimmte Anschlüsse der zu prüfenden Halbleitervorrichtung und Wellenformänderungen in einem Prüfvektor, der an die zu prüfende Halbleitervorrichtung angelegt wird, zu extrahie ren, und Anschlußdaten und Wellenformänderungsdaten und Da ten, die den Zeitpunkt der Wellenformänderung anzeigen, zu erhalten;
einen Ereignisspeicher zum Speichern von Ereignisda ten, die das Vorhandensein von Wellenformänderungen in dem Prüfvektor in bezug auf die Anschlußdaten, anzeigen; einen Verzögerungsdatenspeicher zum Speichern von Verzögerungszeitdaten, welche den Zeitpunkt anzeigen, wann die Wellenformänderung auftritt, welche als eine Zeitdiffe renz gegen die Referenzperiode ausgedrückt werden;
einen Wellenformdatenspeicher zum Speichern von Wel lenformdaten, welche die Wellenformänderung anzeigen, wenn eine Änderung in der Wellenform auftritt;
eine Einrichtung zum Liefern von Adreßsignalen an jeden der Speicher nach der Referenzperiode, und eine Zeitverzögerungsschaltung zum Addieren der Ver zögerungszeit zu einem Ausgangssignal, das, basierend auf den Verzögerungsdaten, die aus dem Verzögerungsdatenspeicher ausgelesen werden, nach der Referenzperiode aus dem Ereig nisspeicher ausgelesen wird.
eine Einrichtung, um aus CAD-Entwurfsdaten für die zu prüfende Halbleitervorrichtung Information über vorbe stimmte Anschlüsse der zu prüfenden Halbleitervorrichtung und Wellenformänderungen in einem Prüfvektor, der an die zu prüfende Halbleitervorrichtung angelegt wird, zu extrahie ren, und Anschlußdaten und Wellenformänderungsdaten und Da ten, die den Zeitpunkt der Wellenformänderung anzeigen, zu erhalten;
einen Ereignisspeicher zum Speichern von Ereignisda ten, die das Vorhandensein von Wellenformänderungen in dem Prüfvektor in bezug auf die Anschlußdaten, anzeigen; einen Verzögerungsdatenspeicher zum Speichern von Verzögerungszeitdaten, welche den Zeitpunkt anzeigen, wann die Wellenformänderung auftritt, welche als eine Zeitdiffe renz gegen die Referenzperiode ausgedrückt werden;
einen Wellenformdatenspeicher zum Speichern von Wel lenformdaten, welche die Wellenformänderung anzeigen, wenn eine Änderung in der Wellenform auftritt;
eine Einrichtung zum Liefern von Adreßsignalen an jeden der Speicher nach der Referenzperiode, und eine Zeitverzögerungsschaltung zum Addieren der Ver zögerungszeit zu einem Ausgangssignal, das, basierend auf den Verzögerungsdaten, die aus dem Verzögerungsdatenspeicher ausgelesen werden, nach der Referenzperiode aus dem Ereig nisspeicher ausgelesen wird.
Gemäß dem Halbleiterprüfsystem der vorliegenden Er
findung ist es möglich, die nach der Entwurfsphase tatsäch
lich hergestellten Halbleitervorrichtungen zu prüfen, indem
die CAD-Daten, die durch ein CAD-System in der Entwurfsphase
der Halbleitervorrichtungen erhalten werden, direkt verwen
det werden. Ferner ist es in dem Halbleiterprüfsystem der
vorliegenden Erfindung möglich, die tatsächlich hergestell
ten Halbleitervorrichtungen zu prüfen, indem der mit einer
Hardware-Beschreibungssprache geschriebene Prüfplatz und der
Prüfvektor in einem ereignisgesteuerten Format, die während
der Entwurfsphase von Halbleitervorrichtungen durch das
CAD-System erhalten werden, verwendet werden - ohne komplizierte
Arbeiten oder Großrechner-Hardware und Software, die mit der
herkömmlichen Technologie verbunden sind.
Die Erfindung wird nachstehend anhand der Zeichnun
gen näher erläutert.
Fig. 1 zeigt ein allgemeines Verfahren zum Entwurf
von Halbleitervorrichtungen mit einem CAD-System und CAD-Da
ten, die durch dieses Verfahren erhalten werden.
Fig. 2 ist ein schematisches Diagramm, das eine
Vorprüfung für eine fiktive Halbleitervorrichtung zeigt, die
auf einem Computer mit einem CAD-System entworfen wurde.
Fig. 3 ist ein Blockdiagramm, das einen Aufbau ei
nes Halbleiterprüfsystems der vorliegenden Erfindung zeigt.
Fig. 4 ist ein schematisches Diagramm einer Soft
ware-Struktur zum Liefern von Daten, um das Halbleiter
prüfsystem der vorliegenden Erfindung zu steuern.
Fig. 5 ist ein schematisches Diagramm, um einen
Prüfvektor mit einem ereignisgesteuerten Format zu erklären,
welcher in CAD-Systemen in hohem Maße verwendet wird.
Das Halbleiterprüfsystem der vorliegenden Erfindung
prüft die tatsächlich hergestellten Halbleitervorrichtungen
basierend auf dem CAD-Entwurfsystem, indem ein mit einer
Hardware-Beschreibungssprache geschriebener Prüfplatz und
ein Prüfvektor mit einem ereignisgesteuerten Format verwen
det werden, welche während der Entwurfsphase der Halbleiter
vorrichtungen durch das CAD-System erhalten wurden. Fig. 3
zeigt eine Ausführungsform des Halbleiterprüfsystems der
vorliegenden Erfindung.
Im allgemeinen wird in einem Halbleiterentwurf-CAD-System
ein Prüfvektor mit einem ereignisgesteuerten Format
verwendet. Fig. 5 ist ein schematisches Diagramm, um einen
derartigen Prüfvektor mit einem ereignisgesteuerten Format
zu erklären. Halbleiteranschlußdaten 76 zeigen jeden An
schluß A, B, C . . . der durch das CAD-System entworfenen
Halbleitervorrichtung.
Zeitdaten 72 und Wellenformdaten 74 zeigen Wellen
formen zu entsprechenden Zeitpunkten an jedem der Anschlüsse
A, B und C. Die Zeitdaten werden in diesem Fall mit Nanose
kunden bezeichnet und zeigen einen Zeitpunkt an, wann sich
die Wellenformdaten 74 gegenüber dem vorherigen Zustand än
dern (Ereignis). Dieses Beispiel zeigt nämlich die Wellen
formänderungen (Ereignisse), die ansprechend auf die kon
stante Grundtaktperiode von 10 Nanosekunden auftreten, und
die anderen Wellenformänderungen (Ereignisse), die zwischen
der konstanten Periode auftreten. Zum Beispiel traten die
Änderungen in den Wellenformdaten jeweils bei 15 Nanosekun
den, 26 Nanosekunden und 37 Nanosekunden auf.
Der Grund für die oben festgestellten Wellenformän
derungen (Ereignisse), die nicht in den Takten der konstan
ten Grundperiode liegen, ist, daß der Prüfvektor gebildet
wird, indem Signalausbreitungsverzögerungszeiten berücksich
tigt werden, die durch die physikalische Schaltungsanordnung
und weitere Bedingungen der mit dem CAD-System entworfenen
Halbleiterelemente bestimmt sind. Indem die wahrscheinlichen
Signalverzögerungszeiten beim Entwurf mit dem Computer be
rücksichtigt werden, wird berücksichtigt, daß die fiktive
Prüfung der Halbleitervorrichtung in einer Situation durch
geführt werden kann, die näher am tatsächlichen Vorrich
tungsbetrieb liegt.
Daher wird der Prüfvektor in dem CAD-System durch
einen Simulator basierend auf Ereignissen gebildet, die in
einer unregelmäßigen Weise auftreten, und ein derartiger
Prüfvektor wird als ereignisgesteuerter Prüfvektor bezeich
net. Im Gegensatz dazu wird ein Prüfvektor in einem Halblei
terprüfsystem basierend auf einem Betriebszyklus mit einer
konstanten Zeitperiode gebildet, und ein derartiger Prüfvek
tor wird als zyklusgesteuerter Prüfvektor bezeichnet. Folg
lich ist es notwendig, eine Einrichtung zu haben, um direkt
von dem ereignisgesteuerten Prüfvektor in dem Halbleiter
prüfsystem, das den zyklusgesteuerten Prüfvektor verwendet,
Gebrauch zu machen. Diese Erfindung dient dazu, eine derar
tige Einrichtung für ein Halbleiterprüfsystem zur Verfügung
zu stellen.
Der Aufbau des Halbleiterprüfsystems der vorliegen
den Erfindung ist in Fig. 3 gezeigt. In diesem Beispiel um
faßt das Halbleiterprüfsystem einen Oszillator 32, einen
Zähler 34, einen Computer 36, einen Verzögerungsdatenspei
cher 38, einen Wellenformdatenspeicher 40, einen Ereig
nisspeicher 42, eine Zeitverzögerungsschaltung 44, eine Wel
lenformatier-Schaltung 46, einen Vergleicher 48, einen Ver
stärker 52, einen Vergleichsergebnisspeicher 54 und eine
Gleichstrommessungsschaltung 56, um eine zu prüfende Halb
leitervorrichtung 50 zu prüfen. Der Computer 36 steuert den
Gesamtbetrieb des Halbleiterprüfsystems und ist über eine
Busleitung 35 mit jedem Block des Halbleiterprüfsystems ver
bunden.
In dem obigen Aufbau sind der Oszillator 32, der
Zähler 34, die Wellenformatierschaltung 46, der Vergleicher
48, der Verstärker 52, der Vergleichsergebnisspeicher 54 und
die Gleichstrommessungsschaltung 56 im wesentlichen die
gleichen wie im herkömmlichen Halbleiterprüfsystem. Die Wel
lenformatierschaltung 46 wellenformt das Prüfsignal in eine
vorbestimmte Wellenform (RZ-Wellenform, NRZ-Wellenform oder
EOR-Wellenform, etc.) und sendet die Prüfsignale an den Ver
stärker 52. Der Verstärker 52 liefert nach Einstellung der
Amplitude und der Anstiegszeiten der Prüfsignale die Prüfsi
gnale an die Halbleitervorrichtung 50. Der Vergleicher 48
vergleicht das von den Prüfsignalen herrührende Ausgangs
signal von der zu prüfenden Halbleitervorrichtung 50. Die
Ergebnisdaten von dem Vergleicher 48 werden in dem Ver
gleichsergebnisspeicher 54 gespeichert. Die Gleichstrommes
sungsschaltung 56 ist eine Schaltung zum Messen einer
Strom-Spannungskennlinie und einer Isolationskennlinie der Halb
leitervorrichtung 50. Dieser grundsätzliche Aufbau und Be
trieb des Halbleiterprüfsystems ist der gleiche wie beim
herkömmlichen Prüfsystem.
Der Oszillator 32 erzeugt einen Referenztakt, der an
den Zähler 34 geliefert wird. Der Zähler 34 inkrementiert um
den Referenztakt, und seine Ausgabe wird an den Ereig
nisspeicher 42, den Verzögerungsdatenspeicher 38, den Wel
lenformdatenspeicher 40 und den Vergleichsergebnisspeicher
54 als die Adreßsignale für diese Speicher geliefert. Der
Referenztakt hat eine konstante Periode von zum Beispiel 10
Nanosekunden.
Vor der Prüfung werden der Ereignisspeicher 42, der
Verzögerungsdatenspeicher 38 und der Wellenformdatenspeicher
40 von dem Computer 36 über die Busleitung 35 mit notwendi
gen Daten versorgt. Dies wird durch eine in Fig. 4 gezeigte
Software durchgeführt, in welcher der Prüfvektor mit dem er
eignisgesteuerten Format in den CAD-Daten durch die Software
untersucht wird. Wenn die Ereignisse (Wellenformänderungen)
sich als synchron mit der konstanten Grundperiode oder zwi
schen einer derartigen konstanten Periode herausstellen,
wird das Vorhandensein jedes Ereignisses in dem Ereig
nisspeicher 42 gespeichert. Ebenso wird die Verzögerungszeit
des Ereignisses in bezug auf die Grundperiode in dem Verzö
gerungszeitspeicher 48 gespeichert, und die Wellenformände
rung zu diesem Zeitpunkt wird in dem Wellenformdatenspeicher
40 gespeichert.
Nach Übermittlung aller Prüfvektoren an das Halblei
terprüfsystem wird der Zähler 34 um den Referenztakt inkre
mentiert, um unter Verwendung der in jedem der Speicher ge
speicherten Daten einen Prüfvektor zu erzeugen. Die Aus
gangsdaten von dem Ereignisspeicher 42, die das Vorhanden
sein von Ereignissen zeigen, werden an die Zeitverzögerungs
schaltung 44 geliefert, in der sie um die durch die Ausgabe
daten von dem Verzögerungsdatenspeicher 38 angezeigte Zeit
verzögert werden. In dem Wellenformatierer 46 wird das Prüf
signal durch die Daten von dem Wellenformspeicher 40 wellen
formatiert, welche die Zustandsänderung in dem Prüfvektor
zeigen. Die Ausgabe des Wellenformatierers 46 wird über den
Verstärker 52 an die zu prüfende Halbleitervorrichtung 50
geliefert. Wie zum Beispiel in dem folgenden Verfahren wird
die tatsächlich hergestellte Halbleitervorrichtung geprüft,
um zu erkennen, ob die Halbleitervorrichtung funktioniert
wie in den Entwurfsdaten beabsichtigt.
Im folgenden wird ein Verfahrensbeispiel beschrie
ben, in dem eine Halbleitervorrichtung durch das Halbleiter
prüfsystem der vorliegenden Erfindung geprüft wird, indem
der ereignisgesteuerte Prüfvektor von Fig. 5 übermittelt
wird.
Alle 10 Nanosekunden werden Änderungen in den An
schlußdaten als Ereignisse extrahiert, und derartige Daten
werden an den Ereignisspeicher 42 in der Hardware des Halb
leiterprüfsystems übermittelt. In dem Beispiel von Fig. 5
treten neben den Ereignissen, die bei der
10-Nanosekunden-Referenzbetriebsperiode auftreten, auch weitere zwischen der
Referenzperiode liegende Ereignisse auf, die ebenfalls an
den Ereignisspeicher 42 übermittelt werden.
Die Ereignisse, die zwischen der Referenzperiode von
10 Nanosekunden, wie etwa bei 15 Nanosekunden, 26 Nanosekun
den, 37 Nanosekunden auftreten, werden durch die Verzöge
rungszeiten gegenüber der direkt vorhergehenden Referenzpe
riode ausgedrückt und an den Verzögerungsdatenspeicher 38
übermittelt. Zum Beispiel wird das Ereignis bei 15 Nanose
kunden als eine 5-Nanosekunden-Verzögerung gegenüber der
10-Nanosekunden-Referenzperiode ausgedrückt, und derartige Da
ten werden an den Verzögerungsdatenspeicher 38 übermittelt.
Diese Ereignisse in dem Prüfvektor werden an den
Wellenformdatenspeicher 40 übermittelt. In der bevorzugten
Ausführungsform wird ein derartiges Ereignis durch mehrere
Bits, wie zum Beispiel "001", wenn die Daten von 0 in 1 ge
ändert werden, und durch "010", wenn die Daten von 1 in 0
geändert werden, ausgedrückt. Durch Speichern der Wellen
formdaten mit Mehrfachbits wie diese in dem Wellenformspei
cher 40 kann die Wellenformänderung durch Zeichen ausge
drückt werden, und auf diese Weise ist sie geeignet für ein
Verfahren, wie etwa einer Fehleranalyse der Halbleitervor
richtungen.
Nach Übermittlung aller Daten des Prüfvektors arbei
tet der Zähler 34 mit einem 10-Nanosekunden-Intervall, um
die Adressen für die Speicher hochzuzählen. Selbst wenn die
Referenztaktperiode auf 10 Nanosekunden festgesetzt ist,
können als eine Folge alle Ereignisse einschließlich der
zwischen der 10-Nanosekunden-Periode vorhandenen Ereignisse
als Prüfsignale an die zu prüfende Halbleitervorrichtung 50
geliefert werden. Auf diese Weise prüft das Halbleiter
prüfsystem der vorliegenden Erfindung die hergestellten
Halbleitervorrichtungen basierend auf dem CAD-System durch
direktes Erzeugen von Prüfsignalen unter der Verwendung ei
nes in einer Hardware-Beschreibungssprache geschriebenen
Prüfplatzes und eines Prüfvektors in einem ereignisgesteuer
ten Format, die während der Entwurfsphase der Halbleitervor
richtungen durch das CAD-System erhalten wurden.
Fig. 4 zeigt ein schematisches Diagramm, das eine
Software der vorliegenden Erfindung zum Liefern von Daten an
das Halbleiterprüfsystem zeigt, um das Prüfsystem zu steu
ern. Die Entwurfsdaten der Halbleitervorrichtung werden, wie
in Fig. 1 gezeigt, an eine Software 60 der vorliegenden Er
findung gegeben. Wie weiter oben bemerkt, umfassen die Ent
wurfsdaten Entwurfsdaten 12 von Schaltungskomponenten, die
Prüfplatzdaten 14 und den Prüfvektor 16. Ferner können auch
Daten 61, die von einer Bedienperson definierte Bedingungen
zeigen, auf die Software 60 angewendet werden. In einem
Fall, in dem die Prüfbedingungen, die durch die Entwurfsda
ten 12 und den Prüfplatz 14 erhalten werden, nicht ausrei
chen, um die tatsächlich hergestellte Halbleitervorrichtung
zu prüfen, dient dies dazu, dem Prüfsystem zusätzliche wei
tere Prüfbedingungen zu liefern.
In dem Prüfbedingungsextraktionsschritt 62 erzeugt
die Software 60 Prüfdaten 64 durch Extrahieren der Prüfbe
dingungen aus den Halbleiterkomponenten-Entwurfsdaten 12 und
den Prüfplatzdaten 14. Die Prüfdaten 64 umfassen verschie
dene Schaltungskomponenten in der zu prüfenden Halbleiter
vorrichtung 50 und Anschlußdaten, um Prüfsignale an die Kom
ponenten zu liefern. Basierend auf den Prüfdaten wird be
stimmt, welche Prüfsignale an welchen Anschluß der zu prü
fenden Halbleitervorrichtung 50 angelegt werden sollen und
die sich ergebenden Ausgaben welches Anschlusses mit welchen
Erwartungsdaten verglichen werden sollen. In einem Daten
übermittlungsschritt 66 werden die Prüfdaten 64 ebenso wie
der Prüfvektor 16 an eine Prüfhardware 68 übermittelt, die
den Verzögerungsdatenspeicher 38, den Wellenformdatenspei
cher 40 und den Ereignisspeicher 42 des Halbleiterprüfsy
stems umfaßt. Der Prüfvektor 16 umfaßt Daten für die Prüfsi
gnale und in dem Prüfplatz 14 verwendete Erwartungsdaten.
Wie oben gesagt, ist es gemäß dem Halbleiterprüfsy
stem der vorliegenden Erfindung möglich, die nach der Ent
wurfsphase tatsächlich hergestellten Halbleitervorrichtungen
zu prüfen, indem die in der Entwurfsphase der Halbleitervor
richtungen durch das CAD-System erhaltenen CAD-Daten direkt
verwendet werden. Ferner ist es in dem Halbleiterprüfsystem
der vorliegenden Erfindung möglich, die tatsächlich herge
stellten Halbleitervorrichtungen zu prüfen, indem der in ei
ner Hardware-Beschreibungssprache geschriebene Prüfplatz und
der Prüfvektor in einem ereignisgesteuerten Format verwendet
werden, welche während der Entwurfsphase der Halbleitervor
richtungen durch das CAD-System erhalten wurden - ohne kom
plizierte Arbeiten oder eine Großrechner-Hardware und Soft
ware, die mit der herkömmlichen Technologie verbunden sind.
Claims (5)
1. Halbleiterprüfsystem zum Prüfen einer Halbleiter
vorrichtung durch Anlegen von Prüfsignalen an die zu prü
fende Halbleitervorrichtung für jede Referenzperiode und
Vergleichen des sich ergebenden Ausgangssignals von der zu
prüfenden Vorrichtung mit Erwartungsdaten, das aufweist:
eine Einrichtung, um aus CAD-Entwurfsdaten für die zu prüfende Halbleitervorrichtung Information über vorbe stimmte Anschlüsse der zu prüfenden Halbleitervorrichtung und Wellenformänderungen in einem Prüfvektor, der an die zu prüfende Halbleitervorrichtung angelegt wird, zu extrahie ren, und Daten, welche die Anschlüsse anzeigen, Daten, wel che die Wellenformänderung anzeigen, und Daten, die den Zeitpunkt der Wellenformänderung anzeigen, zu erhalten;
einen Ereignisspeicher zum Speichern von Ereignisda ten, die das Vorhandensein von Wellenformänderungen in dem Prüfvektor in bezug auf die die Anschlüsse anzeigenden Daten anzeigen;
einen Verzögerungsdatenspeicher zum Speichern von Verzögerungszeitdaten, welche den Zeitpunkt anzeigen, wann die Wellenformänderung auftritt, welche als eine Zeitdiffe renz gegenüber der Referenzperiode ausgedrückt werden;
einen Wellenformdatenspeicher zum Speichern von Wel lenformdaten, welche die Wellenformänderung anzeigen, wenn eine Änderung in der Wellenform auftritt; und
eine Zeitverzögerungsschaltung zum Addieren der Ver zögerungszeit zu einem Ausgangssignal, das, basierend auf den Verzögerungsdaten, die aus dem Verzögerungsdatenspeicher ausgelesen werden, bei der Referenzperiode aus dem Ereig nisspeicher ausgelesen wird.
eine Einrichtung, um aus CAD-Entwurfsdaten für die zu prüfende Halbleitervorrichtung Information über vorbe stimmte Anschlüsse der zu prüfenden Halbleitervorrichtung und Wellenformänderungen in einem Prüfvektor, der an die zu prüfende Halbleitervorrichtung angelegt wird, zu extrahie ren, und Daten, welche die Anschlüsse anzeigen, Daten, wel che die Wellenformänderung anzeigen, und Daten, die den Zeitpunkt der Wellenformänderung anzeigen, zu erhalten;
einen Ereignisspeicher zum Speichern von Ereignisda ten, die das Vorhandensein von Wellenformänderungen in dem Prüfvektor in bezug auf die die Anschlüsse anzeigenden Daten anzeigen;
einen Verzögerungsdatenspeicher zum Speichern von Verzögerungszeitdaten, welche den Zeitpunkt anzeigen, wann die Wellenformänderung auftritt, welche als eine Zeitdiffe renz gegenüber der Referenzperiode ausgedrückt werden;
einen Wellenformdatenspeicher zum Speichern von Wel lenformdaten, welche die Wellenformänderung anzeigen, wenn eine Änderung in der Wellenform auftritt; und
eine Zeitverzögerungsschaltung zum Addieren der Ver zögerungszeit zu einem Ausgangssignal, das, basierend auf den Verzögerungsdaten, die aus dem Verzögerungsdatenspeicher ausgelesen werden, bei der Referenzperiode aus dem Ereig nisspeicher ausgelesen wird.
2. Halbleiterprüfsystem nach Anspruch 1, wobei die
Extraktionseinrichtung aus einer Software gebildet wird,
welche die zu jedem Anschluß der zu prüfenden Halbleitervor
richtung gehörenden Ereignisdaten, Verzögerungsdaten und
Wellenformdaten basierend auf den Halbleiterkomponenten-Ent
wurfsdaten, den Prüfplatzdaten und dem Prüfvektor der zu
prüfenden Halbleitervorrichtung unter Verwendung der durch
das CAD-System erhaltenen Entwurfsdaten bestimmt.
3. Halbleiterprüfsystem nach Anspruch 1 oder 2, das
ferner eine Wellenformatierschaltung umfaßt, um ein Signal
von der Zeitverzögerungsschaltung basierend auf den von dem
Wellenformdatenspeicher gelieferten Wellenformdaten wellen
zuformen.
4. Halbleiterprüfsystem nach einem der Ansprüche 1
bis 3, wobei der in den Entwurfsdaten enthaltene Prüfvektor
durch ein ereignisgesteuertes Format aufgebaut ist.
5. Halbleiterprüfsystem nach einem der Ansprüche 1
bis 4, wobei die Software eine Eingabeeinrichtung umfaßt,
die weitere durch eine Prüfperson definierte Prüfbedingungen
ermöglicht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/584,112 US5740086A (en) | 1996-01-11 | 1996-01-11 | Semiconductor test system linked to cad data |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19700513A1 true DE19700513A1 (de) | 1997-07-17 |
DE19700513C2 DE19700513C2 (de) | 2002-11-28 |
Family
ID=24335986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19700513A Expired - Fee Related DE19700513C2 (de) | 1996-01-11 | 1997-01-09 | Mit CAD-Daten verknüpftes Halbleiterprüfsystem |
Country Status (3)
Country | Link |
---|---|
US (1) | US5740086A (de) |
JP (1) | JP3540539B2 (de) |
DE (1) | DE19700513C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19740543C1 (de) * | 1997-09-15 | 1999-07-15 | Siemens Nixdorf Inf Syst | Verfahren zum Testen eines integrierten Schaltkreises sowie Verfahren und Datenverarbeitungsanlage zum Erzeugen von Testdaten |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5889936A (en) * | 1995-11-22 | 1999-03-30 | Cypress Semiconductor Corporation | High speed asynchronous digital testing module |
US5920830A (en) * | 1997-07-09 | 1999-07-06 | General Electric Company | Methods and apparatus for generating test vectors and validating ASIC designs |
US6141630A (en) | 1997-08-07 | 2000-10-31 | Verisity Design, Inc. | System and method for automated design verification |
JP2000076314A (ja) * | 1998-08-31 | 2000-03-14 | Mitsubishi Electric Corp | 半導体集積回路のテストパターンファイルにおける双方向信号の出力イベントのマスキング方法と修正方法および双方向信号の出力イベントのマスキングプログラムと修正プログラムとを記録したコンピュータ読みとり可能な記録媒体 |
US6295623B1 (en) * | 1999-01-29 | 2001-09-25 | Credence Systems Corporation | System for testing real and simulated versions of an integrated circuit |
US6609230B1 (en) * | 1999-02-24 | 2003-08-19 | Zhe Li | Method for design verification using modular templates of test benches |
US6226765B1 (en) * | 1999-02-26 | 2001-05-01 | Advantest Corp. | Event based test system data memory compression |
US6557133B1 (en) * | 1999-04-05 | 2003-04-29 | Advantest Corp. | Scaling logic for event based test system |
US6618686B2 (en) * | 1999-05-14 | 2003-09-09 | Xilinx, Inc. | System and method for testing a circuit implemented on a programmable logic device |
US6611936B2 (en) * | 2000-04-28 | 2003-08-26 | Hewlett-Packard Development Company, L.P. | Programmable delay elements for source synchronous link function design verification through simulation |
US6675310B1 (en) * | 2000-05-04 | 2004-01-06 | Xilinx, Inc. | Combined waveform and data entry apparatus and method for facilitating fast behavorial verification of digital hardware designs |
US6990438B1 (en) * | 2000-09-12 | 2006-01-24 | Synopsys, Inc. | Method and apparatus for observability-based code coverage |
US7089517B2 (en) * | 2000-09-29 | 2006-08-08 | Advantest Corp. | Method for design validation of complex IC |
JP2003240823A (ja) * | 2002-02-15 | 2003-08-27 | Mitsubishi Electric Corp | プログラム変換方法、プログラム変換システム、プログラム変換プログラム、治具の設計システム、冶具の設計プログラムおよびプログラムが記録された記録媒体 |
KR100471006B1 (ko) * | 2002-07-24 | 2005-03-10 | 삼성전자주식회사 | 고속 데이터 출력 소자의 지터 측정 장치 및 토탈 지터측정방법 |
DE102004045204A1 (de) * | 2004-09-17 | 2006-03-30 | Hitex Development Tools Gmbh | Vorrichtung und Verfahren zum Testen eines elektronischen Bauteils |
US7906982B1 (en) | 2006-02-28 | 2011-03-15 | Cypress Semiconductor Corporation | Interface apparatus and methods of testing integrated circuits using the same |
JP4843451B2 (ja) * | 2006-10-19 | 2011-12-21 | 富士通株式会社 | データ生成方法、結線チェックシステム、およびデータ生成プログラム |
US7808265B2 (en) * | 2006-11-01 | 2010-10-05 | Synopsys, Inc. | Differential voltage defectivity monitoring circuit |
US9759772B2 (en) | 2011-10-28 | 2017-09-12 | Teradyne, Inc. | Programmable test instrument |
US10776233B2 (en) | 2011-10-28 | 2020-09-15 | Teradyne, Inc. | Programmable test instrument |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5329471A (en) * | 1987-06-02 | 1994-07-12 | Texas Instruments Incorporated | Emulation devices, systems and methods utilizing state machines |
JPH032679A (ja) * | 1989-02-23 | 1991-01-09 | Texas Instr Inc <Ti> | テスト・データ・フォーマッター |
US5046033A (en) * | 1989-08-09 | 1991-09-03 | Unisys Corporation | System for transferring test program information |
US5212443A (en) * | 1990-09-05 | 1993-05-18 | Schlumberger Technologies, Inc. | Event sequencer for automatic test equipment |
US5513188A (en) * | 1991-09-10 | 1996-04-30 | Hewlett-Packard Company | Enhanced interconnect testing through utilization of board topology data |
US5425036A (en) * | 1992-09-18 | 1995-06-13 | Quickturn Design Systems, Inc. | Method and apparatus for debugging reconfigurable emulation systems |
US5539652A (en) * | 1995-02-07 | 1996-07-23 | Hewlett-Packard Company | Method for manufacturing test simulation in electronic circuit design |
-
1996
- 1996-01-11 US US08/584,112 patent/US5740086A/en not_active Expired - Lifetime
-
1997
- 1997-01-08 JP JP00149697A patent/JP3540539B2/ja not_active Expired - Fee Related
- 1997-01-09 DE DE19700513A patent/DE19700513C2/de not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19740543C1 (de) * | 1997-09-15 | 1999-07-15 | Siemens Nixdorf Inf Syst | Verfahren zum Testen eines integrierten Schaltkreises sowie Verfahren und Datenverarbeitungsanlage zum Erzeugen von Testdaten |
Also Published As
Publication number | Publication date |
---|---|
DE19700513C2 (de) | 2002-11-28 |
JP3540539B2 (ja) | 2004-07-07 |
US5740086A (en) | 1998-04-14 |
JPH09318713A (ja) | 1997-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19700513C2 (de) | Mit CAD-Daten verknüpftes Halbleiterprüfsystem | |
DE10045568B4 (de) | Ereignisgestütztes Halbleiterprüfsystem | |
DE10010043C2 (de) | Halbleitervorrichtung-Simulationseinrichtung und zugehörige Halbleitertestprogramm-Debugging-Einrichtung | |
DE10116380B4 (de) | Halbleiterprüfsystem | |
DE19758077B4 (de) | Einrichtung zum Steuern des Prüfens integrierter Schaltkreise und Verfahren zum Steuern des Prüfens integrierter Schaltkreise | |
DE19937232B4 (de) | Entwicklungs- und Bewertungssystem für integrierte Halbleiterschaltungen | |
DE3903835C2 (de) | ||
DE10031536A1 (de) | Ereignisgestütztes Halbleiterprüfsystem | |
DE19855488A1 (de) | Testmustergenerator mit verbesserter Testsequenzverdichtung | |
DE19950821A1 (de) | Bewertungssystem für integrierte Halbleiterschaltungen | |
DE2040063A1 (de) | Testgeraet | |
DE10055456A1 (de) | Halbleiterprüfsystem zur Prüfung von Mischsignalbauteilen | |
DE10127170A1 (de) | Fehlersuchverfahren und Fehlersuchvorrichtung | |
DE10120080B4 (de) | Ereignisgestütztes Prüfsystem mit einer Einrichtung zur Erzeugung von Prüfabschluß-Mehrfachsignalen | |
DE10392497T5 (de) | Herstellungsverfahren und Herstellungsvorrichtung zum Vermeiden eines Prototypen-Aufschubs bei der ASIC/SOC-Herstellung | |
DE3702408C2 (de) | ||
DE2639323A1 (de) | System zur fehleranalysierung bei gedruckten schaltungsplatinen | |
DE102014114509A1 (de) | Fahrzeugnetz-Betriebsfähigkeitsbewertung | |
DE60103361T2 (de) | Bitfehlerratenmessung | |
DE10118139A1 (de) | Ereignungsgestütztes Prüfsystem mit Pinkalibrierdatenspeicherung in einem leistungsunabhängigen Speicher | |
DE102021116906A1 (de) | Test- und messsystem zur analyse von zu testenden vorrichtungen | |
DE2952631C2 (de) | Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage | |
DE19908882B4 (de) | Vergleicherschaltung für ein Halbleiter-Prüfsystem | |
DE10213582B4 (de) | Datenberechnungsvorrichtung und Verfahren zur Anwendung der Datenberechnungsvorrichtung zur Einstellung einer elektronischen Steuereinrichtung | |
DE19900974C2 (de) | Verfahren und System zum Suchen kritischer Pfade in Halbleitervorrichtungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110802 |