DE19708008C2 - Mikrocomputer - Google Patents
MikrocomputerInfo
- Publication number
- DE19708008C2 DE19708008C2 DE19708008A DE19708008A DE19708008C2 DE 19708008 C2 DE19708008 C2 DE 19708008C2 DE 19708008 A DE19708008 A DE 19708008A DE 19708008 A DE19708008 A DE 19708008A DE 19708008 C2 DE19708008 C2 DE 19708008C2
- Authority
- DE
- Germany
- Prior art keywords
- central processing
- cpu
- address
- processing unit
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
- G06F11/364—Software debugging by tracing the execution of the program tracing values on a bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
Description
Die Erfindung betrifft einen Mikrocomputer, der mit einer
Überwachungsschaltung zur Überwachung, d. h. zur Verfolgung
von Verarbeitungsabläufen in einer in dem Mikrocomputer vor
handenen Zentraleinheit (CPU), versehen ist.
Bei der Entwicklung von Computersystemen ist Entwicklungsar
beit im Hinblick auf eine Verifikation erforderlich, ob Ver
fahren bzw. Programme zur Steuerung von Verarbeitungsabläufen
in der Zentraleinheit (Zentralverarbeitungseinheit, CPU)
richtig ausgeführt werden oder nicht. Desweiteren werden seit
kurzem Ein-Chip-Mikrocomputer mit einer eingebauten Überwa
chungsschaltung zur Überwachung von durch die Zentraleinheit
bereitgestellten Befehlen oder dergleichen verwendet.
Fig. 6 zeigt ein Blockschaltbild des Aufbaus eines derartigen
herkömmlichen Mikrocomputers. In Fig. 6 bezeichnet Bezugszei
chen 100 einen Ein-Chip-Mikrocomputer, Bezugszeichen 110 eine
Zentraleinheit (CPU), Bezugszeichen 120 einen Speicher zur
Speicherung eines Programms zur Steuerung von Verarbeitungs
abläufen in der Zentraleinheit (CPU) 110, von Daten und der
gleichen, Bezugszeichen 130 eine Bus-Schnittstellen
einrichtung zur Verbindung von Bussen der Zentraleinheit
(CPU) 110 mit Bussen des Speichers 120, und Bezugszeichen 140
eine Überwachungseinrichtung zur Verfolgung der Ausführung
eines Befehls durch die Zentraleinheit (CPU) 110. Desweiteren
bezeichnet Bezugszeichen 150 einen Tri-State-Puffer, Bezugs
zeichen 160 ein Flag-Register zur Speicherung eines Flags
(Marke) zur Bestimmung, ob die Überwachungseinrichtung Verar
beitungsabläufe in der Zentraleinheit (CPU) 110 verfolgt oder
nicht, Bezugszeichen 170 eine Speichereinrichtung zur Spei
cherung von durch die Überwachungseinrichtung 140 erhaltenen
Überwachungsinformationen und Bezugszeichen 180 einen exter
nen Anschluß, über den ein Signal außerhalb des Mikrocompu
ters zur Einstellung des Flags in dem Flag-Register 160 an
das Flag-Register 160 angelegt wird. Außerdem bezeichnet Be
zugszeichen 191 einen Datenbus, Bezugszeichen 192 einen
Adreßbus, Bezugszeichen 193 eine Gruppe Steuersignalleitun
gen, Bezugszeichen 194 einen CPU-Datenbus und Bezugszeichen
195 einen CPU-Adreßbus.
Nachstehend wird die Arbeitsweise der herkömmlichen Mikrocom
puters beschrieben. Die Überwachungseinrichtung 140 kann Si
gnale auf dem CPU-Adreßbus 195 und dem CPU-Datenbus 194, die
die Zentraleinheit (CPU) 110 mit der Bus-
Schnittstelleneinrichtung 130 verbinden, entsprechend einem
Signal auf der Gruppe 193 der Steuersignalleitungen speichern
und einen Teil von Überwachungsinformationen über die Art ei
nes durch die Zentraleinheit (CPU) 110 ausgeführten Befehls,
die einen Speicherplatz in dem Speicher bestimmende Adresse,
an dem der Befehl gespeichert ist und durch den Befehl verar
beitete Daten liefen. Wenn das Flag-Register 160 mittels des
externen Anschlusses 180 in einen Zustand mit hohem Pegel
versetzt ist, d. h. wenn die Überwachungseinrichtung einen
derartigen Teil von Überwachungsinformationen in der Spei
chereinrichtung 170 speichern kann, werden die durch die
Überwachungseinrichtung 140 bereitgestellten Überwachungsin
formationen mittels des Tri-State-Puffers 150 in die Spei
chereinrichtung 170 geschrieben. Wenn die Summe aller Teile
von aufeinanderfolgend in der Speichereinrichtung 170 gespei
cherten Überwachungsinformationen die Speicherkapazität der
Speichereinrichtung 170 überschreitet, wird der älteste Teil
der Überwachungsinformationen gelöscht, so daß ein neuer Teil
von Überwachungsinformationen in der Speichereinrichtung 170
gespeichert werden kann. Wenn das Flag-Register 160 anderer
seits in den Zustand mit niedrigem Pegel versetzt ist, kann
ein Teil von Überwachungsinformationen von der Überwachungs
einrichtung 140 nicht in der Speichereinrichtung 170 gespei
chert werden.
Daher ist mit einem derartigen herkömmlichen Mikrocomputer
mit dem vorstehend beschriebenen Aufbau ein Problem dahinge
hend verbunden, daß sich zur Überprüfung des Hauptdatenstroms
bei einem Ablauf eines Programms (Softwareprogramms, Soft
ware), d. h. zur Überprüfung des Ablaufs des Programms von ei
ner breiten Perspektive aus, die Menge zu überwachender In
formationen erhöht und daher eine Speichereinrichtung mit ho
her Speicherkapazität erforderlich ist.
Aus dem IBM Techn. Discl. Bull., Dezember 1991, Seiten 259
bis 261, ist eine eingebettete Ereignisverfolgung bzw. -
überwachung bekannt, wobei eine selektive Überwachung
durchgeführt werden kann. Bei der selektiven Überwachung wird
das Ereignis durch Anwendung einer Überwachungs-Filtermaske
auf das Identifizierungskennzeichen des Ereignisses
gefiltert. Wird durch die Maskierung erkannt, daß das
Identifizierungskennzeichen des Ereignisses zu überwachen
ist, wird das Ereignis zu dem Überwachungspuffer hinzugefügt.
Im anderen Fall wird das Ereignis verworfen.
Aus der DD-PS 206 596 ist eine Anordnung zur
prozeßorientierten Programmablaufkontrolle im Echtzeitbetrieb
bekannt. Die Anordnung besteht aus einem Mikrorechner, einem
Markierungsspeicher, RAM-Speichern, einer Steuerlogik, einem
DA-Wandler, Adreßzähler, Adreßmultiplexer, Resetzähler und
einem Datenmultiplexer, wobei der Markierungsspeicher und die
beiden RAM-Speicher das Kernstück der Anordnung bilden. Der
Markierungsspeicher wird durch die Mikrorechneradressen
adressiert und parallel zum Programmspeicher des
Mikrorechners betrieben. In einer Vorbereitungsphase werden
die Art der auszulösenden Abspeicherungsaktivität und eine
dazugehörige Marke in dem Markierungsspeicher gespeichert.
Während des Echtzeitbetriebs werden die Informationen von
Interesse in einem der zwei RAM-Speicher und die dazugehörige
Marke in dem anderen RAM-Speicher gespeichert, wenn vom
Markierungsspeicher eine entsprechende Markierung erkannt
wurde.
Die US 4 835 675 offenbart eine Speichereinrichtung zur
Verfolgung bzw. Überwachung von Daten, die Daten von einer
Busleitung zusammen mit einer Gruppe Markierungsbits oder
einem vorbestimmten Code empfängt und aufzeichnet, der eine
durch eine Schaltung erfaßte Adresse anzeigt. Obwohl die
Anzahl an Datentypen durch die Anzahl der Bits für die Codes
begrenzt ist, können die Datentypen bei diesem
Datenüberwachungsverfahren voneinander durch den Code selbst
dann unterschieden werden, wenn die Auftrittsperioden der
Daten unterschiedlich sind, und des weiteren kann die
Kapazität des Speichers vollständig ausgenutzt und eine
Speicherkapazität-Vergeudung vermieden werden.
Der Erfindung liegt die Aufgabe zugrunde, einen Mikrocomputer
mit geringem Schaltungsumfang derart auszugestalten, daß der
Hauptdatenstrom bei dem Ablauf eines Programms selbst dann
überprüft werden kann, wenn die Speicherkapazität einer
Speichereinrichtung zur Speicherung von
Überwachungsinformationen über einen Ablauf eines Programms
nicht ausreichend ist.
Diese Aufgabe wird durch einen Mikrocomputer gemäß
Patentanspruch 1 gelöst.
In den Unteransprüchen sind vorteilhafte Ausgestaltungen der
Erfindung gekennzeichnet.
Die Erfindung wird nachstehend anhand von Ausführungsbeispie
len unter Bezugnahme auf die Zeichnung näher beschrieben. Es
zeigen:
Fig. 1 ein Blockschaltbild des Aufbaus eines Mikrocomputers
gemäß einem ersten Ausführungsbeispiel,
Fig. 2 eine Darstellung eines Teils einer in Assemblersprache
geschriebenen Programm-Quelldatei,
Fig. 3 ein Zeitablaufdiagramm, das den Zeitverlauf von Signa
len darstellt, die in dem in Fig. 1 gezeigten Mikrocomputer
des ersten Ausführungsbeispiels auftreten, wenn eine Zen
traleinheit einen Schreib-Befehl ausführt,
Fig. 4 ein Zeitablaufdiagramm, das den Zeitverlauf von Signa
len darstellt, die in dem in Fig. 1 gezeigten Mikrocomputer
des ersten Ausführungsbeispiels auftreten, wenn die Zen
traleinheit den Befehlscode einer Markierung in dem Fall de
kodiert, daß eine Überwachungseinrichtung einen Ablauf eines
Programms verfolgen kann,
Fig. 5 ein Blockschaltbild des Aufbaus eines Mikrocomputers
gemäß einem zweiten Ausführungsbeispiel, und
Fig. 6 ein Blockschaltbild des Aufbaus eines mit einer Über
wachungseinrichtung versehenen herkömmlichen Mikrocomputers.
Fig. 1 zeigt ein Blockschaltbild des Aufbaus eines Mikrocom
puters gemäß einem ersten Ausführungsbeispiel. In Fig. 1 be
zeichnet Bezugszeichen 200 einen Ein-Chip-Mikrocomputer, Be
zugszeichen 210 eine Zentraleinheit (CPU), Bezugszeichen 220
einen Speicher zur Speicherung eines Programms zur Steuerung
von Verarbeitungsabläufen in der Zentraleinheit (CPU) 210,
von Daten und dergleichen, Bezugszeichen 230 eine Bus-
Schnittstelleneinrichtung zur Verbindung von Bussen der Zen
traleinheit (CPU) 210 mit Bussen des Speichers 220, und Be
zugszeichen 240 eine Überwachungseinrichtung zur Überwachung
oder Verfolgung der Ausführung eines Befehls durch die Zen
traleinheit (CPU) 210. Desweiteren bezeichnen die Bezugszei
chen 250 und 251 jeweils einen Tri-State-Puffer, Bezugszei
chen 260 ein Überwachungs-Flag-Register zur Speicherung eines
Flags zur Bestimmung, ob die Überwachungseinrichtung 240 Ver
arbeitungsabläufe in der Zentraleinheit (CPU) 210 verfolgt
oder nicht, Bezugszeichen 261 ein ausführliches Überwachungs-
Flag-Register zur Speicherung eines Flags zur Bestimmung, ob
die Überwachungseinrichtung Verarbeitungsabläufe in der Zen
traleinheit (CPU) 210 ausführlich verfolgt oder nicht, Be
zugszeichen 270 eine Speichereinrichtung zur Speicherung von
Überwachungsinformationen über Verarbeitungsabläufe in der
Zentraleinheit (CPU) 210 (d. h. über einen Ablauf eines durch
die Zentraleinheit (CPU) 210 ausgeführten Programms), die
durch die Überwachungseinrichtung 240 erhalten werden, Be
zugszeichen 280 einen externen Anschluß, über den ein Signal
außerhalb des Ein-Chip-Mikrocomputers 200 zur Einstellung des
ersten Flags in dem Überwachungs-Flag-Register 260 an das
Überwachungs-Flag-Register 260 angelegt wird, und Bezugszei
chen 281 einen anderen externen Anschluß, über den ein Signal
außerhalb des Ein-Chip-Mikrocomputers 200 zur Einstellung des
zweiten Flags in dem ausführlichen Überwachungs-Flag-Register
261 an das ausführliche Überwachungs-Flag-Register 261 ange
legt wird. Außerdem bezeichnet Bezugszeichen 291 einen Daten
bus, Bezugszeichen 292 einen Adreßbus, Bezugszeichen 293 eine
Gruppe von Steuersignalleitungen, Bezugszeichen 294 einen
Zentraleinheits-Datenbus bzw. CPU-Datenbus, Bezugszeichen 295
einem Zentraleinheits-Adreßbus bzw. CPU-Adreßbus und Bezugs
zeichen 296 eine Steuersignalleitung, über die ein Impuls
signal für die Überwachungseinrichtung 240 bereitgestellt
wird, wenn die Zentraleinheit (CPU) 210 eine einen bestimmten
Befehl darstellende Markierung dekodiert, um die Dekodierung
der Markierung anzuzeigen.
Nachstehend wird die Arbeitsweise des Mikrocomputers des er
sten Ausführungsbeispiels beschrieben. Fig. 2 zeigt eine Dar
stellung eines Teils einer in Assemblersprache geschriebenen
Programm-Quelldatei, die durch die Zentraleinheit (CPU) aus
zuführen ist. In Fig. 2 sind mit (A) Adressen und mit (B) Be
fehle bezeichnet. Tatsächlich führt die Zentraleinheit (CPU)
210 einen Satz von Maschinencodes aus, der einem derartigen
in Assemblersprache geschriebenen Quellprogramm entspricht.
Beispielsweise gibt der durch die Adresse "4000H" bestimmte
Befehl "STA A, ADRS1" an, daß der Wert einer Akkumulations
einrichtung A in der Zentraleinheit (CPU) 210 an einen durch
die Adresse ADRS1 bestimmten Speicherplatz geschrieben wird.
Desweiteren ist der durch die Adresse "400BH" bestimmte Be
fehl "MRK" eine Markierung, die ihren Platz in dem Programm
anzeigt. Wenn die Zentraleinheit (CPU) 210 den Befehlscode
der Markierung dekodiert, stellt sie mittels der Steuersi
gnalleitung 296 einen Impuls für die Überwachungseinrichtung
240 bereit, um die Dekodierung des der Markierung entspre
chenden Befehlscodes anzuzeigen.
Wird das in dem Überwachungs-Flag-Register 260 gespeicherte
Flag auf einen niedrigen Pegel gesetzt, dann schaltet der
Tri-State-Puffer 250 in den ausgeschalteten Zustand. Somit
wird die Überwachungseinrichtung 240 zur Speicherung von
Überwachungsinformationen über einen Ablauf des durch die
Zentraleinheit (CPU) 210 ausgeführten Programms in der Spei
chereinrichtung 270 gesperrt.
Wenn das in dem Überwachungs-Flag-Register 260 gespeicherte
Flag andererseits mittels des externen Anschlusses 280 auf
einen hohen Pegel und das in dem ausführlichen Überwachungs-
Flag-Register 261 gespeicherte Flag auf niedrigen Pegel ge
setzt wird, überwacht die Überwachungseinrichtung 240 nicht
ausführliche Daten über einen Ablauf des durch die Zen
traleinheit (CPU) 210 ausgeführten Programms, sondern spei
chert nur eine Markierung und die Adresse der Markierung in
der Speichereinrichtung 270. Das heißt, wenn das Flag in dem
ausführlichen Überwachungs-Flag-Register 261 auf einen nied
rigen Pegel gesetzt wird, schaltet der Tri-State-Puffer 251
in den ausgeschalteten Zustand, wodurch der Überwachungsein
richtung 240 von der Zentraleinheit (CPU) 210 kein Steuersi
gnal zugeführt werden kann. Demnach wird die Überwachungsein
richtung 240 zur Speicherung der ausführlichen Informationen
an der Adresse, die einen Speicherplatz bestimmt, an dem ein
durch die Zentraleinheit (CPU) 210 ausgeführter Befehlscode
gespeichert ist, von durch die Zentraleinheit (CPU) 210 aus
gegebenen Daten und dergleichen gesperrt, wodurch die Infor
mationen nicht zu der Speichereinrichtung 270 übertragen wer
den können. Wenn die Zentraleinheit (CPU) 210 eine Markierung
dekodiert und über die Steuersignalleitung 296 einen Impuls
für die Überwachungseinrichtung 240 bereitstellt, der die De
kodierung der Markierung anzeigt, speichert die Überwachungs
einrichtung 240 in diesem Fall die Adresse der Markierung und
führt sie der Speichereinrichtung 270 zu.
Wird das in dem Überwachungs-Flag-Register 260 gespeicherte
Flag mittels des externen Anschlusses 280 auf hohen Pegel ge
setzt und das in dem ausführlichen Überwachungs-Flag-Register
261 gespeicherte Flag mittels des externen Anschlusses 281
auf hohen Pegel gesetzt, dann verfolgt die Überwachungsein
richtung 240 ausführliche Informationen über einen Ablauf des
durch die Zentraleinheit (CPU) ausgeführten Programms und
speichert eine Markierung und die Adresse der Markierung so
wie die ausführlichen Informationen in der Speichereinrich
tung 270. Das heißt, wenn das Flag in dem ausführlichen Über
wachungs-Flag-Register 261 auf hohen Pegel gesetzt wird,
schaltet der Tri-State-Puffer 251 in den eingeschalteten Zu
stand, wodurch der Überwachungseinrichtung 240 mittels der
Gruppe von Steuersignalleitungen 293 ein Steuersignal von der
Zentraleinheit (CPU) 210 zugeführt werden kann. Daher spei
chert die Überwachungseinrichtung 240 auf das Steuersignal
hin eine Adresse, die auf dem CPU-Adreßbus 295 auftritt, und
Daten, die auf dem CPU-Datenbus 294 auftreten, und überträgt
ausführliche Informationen über die Art eines durch die Zen
traleinheit (CPU) 210 ausgeführten Befehlscodes, die Adresse,
die einen Speicherplatz bestimmt, an dem der Befehlscode ge
speichert ist, die Daten, die durch den Befehl verarbeitet
wurden, und dergleichen zu der Speichereinrichtung 270. Wenn
die Zentraleinheit (CPU) 210 den Befehlscode einer Markierung
dekodiert, stellt sie desweiteren mittels der Steuersignal
leitung 296 einen Impuls bereit, der die Zufuhr des Befehl
scodes der Markierung anzeigt. Wenn die Überwachungseinrich
tung 240 den Impuls empfängt, speichert sie die Adresse der
Markierung auf dem CPU-Adreßbus 295 und führt der Spei
chereinrichtung 270 die Markierung anzeigende Daten sowie die
Adresse der Markierung zu. Die Speichereinrichtung 270 spei
chert die zugeführten Informationen. Somit können die in der
Speichereinrichtung 270 gespeicherten Überwachungsinformatio
nen zur Überprüfung des Ablaufs des Programms verwendet wer
den.
Fig. 3 zeigt ein Zeitablaufdiagramm, das den Zeitverlauf von
Signalen darstellt, die in dem Mikrocomputer auftreten, wenn
die Zentraleinheit (CPU) 210 einen Schreib-Befehl, wie "STA
A, ADRS1", in dem Fall ausführt, daß das Flag in dem ausführ
lichen Überwachungs-Flag-Register 261 auf einen hohen Pegel
gesetzt ist. In Fig. 3 zeigt der oberste Signalverlauf CLK
ein Bezugstaktsignal, der nächste Signalverlauf ADR eine
Adresse auf dem CPU-Adreßbus 295, der nächste Signalverlauf
DATA1 Daten auf dem CPU-Datenbus 294, der nächste Sig
nalverlauf CONT1 ein Impulssignal, das durch die Zentralein
heit (CPU) 210 über eine Leitung der Gruppe von Steuersignal
leitungen 293 zugeführt wird, wenn ein Schreib-Befehl von der
Zentraleinheit (CPU) 210 ausgeführt wird, der nächste Signal
verlauf CONT2 ein Impulssignal, das durch die Zentraleinheit
(CPU) 210 über eine Leitung der Gruppe von Steuersignallei
tungen 293 zugeführt wird, wenn die Adresse eines Speicher
platzes durch die Zentraleinheit (CPU) 210 ausgegeben wird,
an den Daten zu schreiben sind, der nächste Signalverlauf
CONT3 ein Impulssignal, das durch die Zentraleinheit (CPU)
210 über eine Leitung der Gruppe von Steuersignalleitungen
293 zugeführt wird, wenn die an den vorstehend angeführten
Speicherplatz zu schreibenden Daten durch die Zentraleinheit
(CPU) 210 ausgegeben werden, und der nächste Signalverlauf
DATA2 Überwachungsinformationen, die der Speichereinrichtung
270 durch die Überwachungseinrichtung 240 zugeführt werden.
Wenn die Zentraleinheit (CPU) 210 mittels des CPU-Adreßbusses
295 eine den Speicherplatz eines Schreib-Befehls in dem Spei
cher bestimmende Adresse 301 ausgibt, wird der an dem durch
die Adresse 301 bestimmten Speicherplatz gespeicherte
Schreib-Befehl 302 durch die Bus-Schnittstelleneinrichtung
230 oder den Speicher 220 über den CPU-Datenbus 294 bereitge
stellt. Außerdem erzeugt die Zentraleinheit (CPU) 210 einen
Impuls 303, der die Zufuhr des Schreib-Befehls anzeigt. Wenn
die Überwachungseinrichtung 240 den über die Gruppe 293 von
Steuersignalleitungen übertragenen Impuls empfängt, führt sie
der Speichereinrichtung 304 eine Schreib-Befehls-
Identifizierung, wie "W", zu.
Danach gibt die Zentraleinheit (CPU) 210 eine Speicheradresse
305, die den Speicherplatz anzeigt, an den Daten zu schreiben
sind, mittels des CPU-Adreßbusses 295 aus. Dann erzeugt die
Zentraleinheit (CPU) 210 einen Impuls 306, der anzeigt, daß
die Zentraleinheit (CPU) 210 die Speicheradresse 305 ausgege
ben hat, die den Speicherplatz anzeigt, an den Daten zu
schreiben sind. Wenn die Überwachungseinrichtung 240 den Im
puls 306 empfängt, speichert sie die mittels des CPU-
Adreßbusses 295 zugeführte Speicheradresse 305 und führt sie
der Speichereinrichtung 270 als Speicheradresse 307 zu, an
die Daten zu schreiben sind. Dann gibt die Zentraleinheit
(CPU) 210 über den CPU-Datenbus 294 Daten 308 aus, die an den
Speicherplatz zu schreiben sind, und erzeugt einen Impuls
309, der anzeigt, daß die Zentraleinheit (CPU) 210 der Über
wachungseinrichtung 240 die Daten zugeführt hat. Wenn die
Überwachungseinrichtung 240 den Impuls 309 empfängt, spei
chert sie die in den Speicher zu schreibenden Daten 308 und
führt sie der Speichereinrichtung 270 als in den Speicher zu
schreibende Daten 310 zu.
Wenn ein Schreib-Befehl von der Zentraleinheit (CPU) 210 aus
geführt wird, werden somit die die Ausführung des Schreib-
Befehls anzeigende Identifizierung, die Adresse, die den
Speicherplatz bestimmt, an den Daten geschrieben werden, und
die von der Überwachungseinrichtung 240 an den Speicherplatz
zu schreibenden Daten zu der Speichereinrichtung 270 übertra
gen und als Überwachungsdaten gespeichert. Wird ein Lese-
Befehl zum Lesen von Daten aus dem Speicher 220 oder ein
Sprung-Befehl zum Verursachen eines Sprungs zu einer anderen
Adresse ausgeführt, dann werden die Überwachungsdaten über
den Befehl von der Überwachungseinrichtung 240 auf ähnliche
Weise zu der Speichereinrichtung 270 übertragen und darin ge
speichert.
Fig. 4 zeigt ein Zeitablaufdiagramm, das Zeitverläufe von Si
gnalen darstellt, die in dem Mikrocomputer auftreten, wenn
die Zentraleinheit (CPU) 210 den Befehlscode einer Markierung
in dem Fall dekodiert, daß das Flag in dem Überwachungs-Flag-
Register 260 auf hohen Pegel gesetzt ist, d. h. die Überwa
chungseinrichtung einen Ablauf des Programms verfolgt. In
Fig. 4 zeigt der oberste Signalverlauf CLK ein Bezugstaktsi
gnal, der Signalverlauf ADR eine Adresse auf dem CPU-Adreßbus
295, der Signalverlauf DATA1 Daten auf dem CPU-Datenbus 294,
der nächste Signalverlauf CONT1 ein Impulssignal, das an
zeigt, daß die Zentraleinheit (CPU) 210 die Adresse über eine
Leitung der Gruppe von Steuersignalleitungen 293 ausgegeben
hat, die einen Speicherplatz bestimmt, an dem der Befehlscode
einer Markierung gespeichert ist, der Signalverlauf CONT2 ein
Impulssignal, das durch die Zentraleinheit (CPU) 210 über die
Steuersignalleitung 296 zugeführt wird, wenn die Zentralein
heit (CPU) 210 den Befehlscode einer Markierung identifi
ziert, und der Signalverlauf DATA2 eine Markierungsidentifi
zierung, die anzeigt, daß die Zentraleinheit (CPU) 210 eine
Markierung und die Adresse der Markierung identifiziert hat,
die aufeinanderfolgend von der Überwachungseinrichtung 240
zugeführt werden, wenn die Zentraleinheit (CPU) 210 den Be
fehl einer Markierung identifiziert.
Wenn die Zentraleinheit (CPU) 210 eine Markierung identifi
ziert, gibt sie mittels des CPU-Adreßbusses 295 eine Markie
rungsadresse 401, die einen Speicherplatz bestimmt, an dem
der Befehlscode der Markierung gespeichert ist, und mittels
der Gruppe 293 der Steuersignalleitungen einen Impuls 403
aus, der anzeigt, daß die Zentraleinheit (CPU) 210 die Mar
kierungsadresse 401 ausgegeben hat. Wenn die Überwachungsein
richtung 240 den Impuls 403 empfängt, speichert sie die Mar
kierungsadresse auf dem CPU-Adreßbus 295. Wird der Markie
rungsbefehl 402 von der Bus-Schnittstelleneinrichtung 230
oder dem Speicher 220 mittels des CPU-Datenbusses 294 zu der
Zentraleinheit (CPU) 210 übertragen, dann dekodiert die Zen
traleinheit (CPU) 210 den Befehlscode der Markierung und
führt der Überwachungseinrichtung 240 einen Impuls 404 über
die Steuersignalleitung 296 zu, der die Dekodierung der Mar
kierung anzeigt. Wenn die Überwachungseinrichtung 240 den Im
puls 404 empfängt, erzeugt sie eine Identifizierung, die an
zeigt, daß der Markierungsbefehl ausgeführt wurde, wie bei
spielsweise "M", und die Markierungsadresse 406, die die
Überwachungseinrichtung 240 in der Speichereinrichtung 270
gespeichert hat.
Somit kann der Mikrocomputer gemäß dem ersten Ausführungsbei
spiel ein Programm mit Markierungen ausführen und nur die
Identifizierung und Adressen der Markierungen in der Spei
chereinrichtung speichern. Demnach kann der Mikrocomputer den
Hauptdatenstrom eines Ablaufs eines Programms verfolgen, ohne
eine Speichereinrichtung mit großer Speicherkapazität verwen
den zu müssen.
Wie es vorstehend beschrieben ist, kann die Überwachungsein
richtung, wenn die Zentraleinheit (CPU) 210 den Befehlscode
einer Markierung dekodiert, die Markierungsidentifizierung
und die Adresse speichern, die einen Speicherplatz bestimmt,
an dem der Befehlscode in der Speichereinrichtung 270 gespei
chert wird. Alternativ dazu kann die Zentraleinheit (CPU) 210
den Wert ihrer Akkumulationseinrichtung mittels des CPU-
Datenbusses 294 ausgeben, wenn sie den Befehlscode einer Mar
kierung dekodiert, und die Überwachungseinrichtung 240 kann
den Wert der Akkumulationseinrichtung auf dem CPU-Datenbus
294 speichern und ihn sowie die Identifizierung und die
Adresse der Markierung bereitstellen. Da der Inhalt der Akku
mulationseinrichtung, der für den Ablauf des Programms von
Bedeutung ist, verifiziert werden kann, kann bei dieser Vari
ante die Entwicklungsleistung bei Programmen verbessert wer
den.
Fig. 5 zeigt ein Blockschaltbild des Aufbaus eines Mikrocom
puters gemäß einem zweiten Ausführungsbeispiel. Die gleichen
Komponenten wie in Fig. 1 sind mit den gleichen Bezugszeichen
bezeichnet und ihre Beschreibung wird daher weggelassen. In
Fig. 5 bezeichnet Bezugszeichen 200a einen Ein-Chip-
Mikrocomputer, Bezugszeichen 297 ein Benutzer
programmierbares Adressenregister zur Speicherung einer be
stimmten (oder vorbestimmten) Adresse, die mit einer über den
CPU-Adreßbus 295 zugeführten Adresse zu vergleichen ist, Be
zugszeichen 298 eine Adressenvergleichereinrichtung, die die
Adresse in dem Adressenregister 297 mit einer Adresse auf dem
CPU-Adreßbus 295 vergleicht, Bezugszeichen 299 ein UND-Gatter
und Bezugszeichen 299a eine Signalspeicher-Schaltung bzw.
Latch-Schaltung. Das Adressenregister 297 kann durch ein an
einen in der Zeichnung nicht gezeigten Anschluß angelegtes
Signal außerhalb des Mikrocomputers eingestellt werden. Al
ternativ dazu kann der Wert des Adressenregisters 297 durch
ein von der Zentraleinheit (CPU) 210 ausgeführtes Programm
definiert werden.
Nachstehend wird die Arbeitsweise des Mikrocomputers dieses
Ausführungsbeispiels beschrieben. Bei dem ersten Ausführungs
beispiel erlaubt der Tri-State-Puffer 251 der Überwachungs
einrichtung 240 nur dann ausführliche Überwachungsinformatio
nen zu erzeugen, wenn das Flag in dem ausführlichen Überwa
chungs-Flag-Register 261 auf einen hohen Pegel gesetzt ist.
Andererseits kann die Überwachungseinrichtung 240 bei dem
zweiten Ausführungsbeispiel dann, wenn der Wert einer Adresse
auf dem CPU-Adreßbus 295 einen vorbestimmten Wert überschrei
tet und die Zentraleinheit (CPU) 210 eine Markierung identi
fiziert, ausführliche Überwachungsinformationen erhalten und
der Speichereinrichtung 270 zuführen.
Zu diesem Zweck wird eine Markierung zu Beginn eines Teils
eines Programms eingefügt, dessen Ablauf zu überwachen ist,
und es wird zuerst die Markierung in das Adressenregister 297
geschrieben. Wenn die Zentraleinheit (CPU) 210 die Ausführung
des Programms startet, beginnt die Adressenvergleicherein
richtung 298 den Vergleich einer Adresse auf dem CPU-Adreßbus
295 mit der in dem Adressenregister 297 gespeicherten Adresse
der Markierung.
Ist der Wert der Adresse auf dem CPU-Adreßbus 295 kleiner als
der in dem Adressenregister 297 gespeicherte Wert, dann gibt
die Adressenvergleichereinrichtung 298 ein Signal mit einem
niedrigen Pegel aus. Dadurch wird das Ausgangssignal des UND-
Gatters 299 unabhängig von dem Zustand eines Steuersignals
auf der Steuersignalleitung 296 in einen Zustand mit niedri
gem Pegel versetzt. Somit schaltet der Tri-State-Puffer 251
in den ausgeschalteten Zustand und die Überwachungseinrich
tung 240 führt der Speichereinrichtung 270 nur Informationen
über die Markierung zu.
Wenn andererseits der Wert der Adresse auf dem CPU-Adreßbus
295 den in dem Adressenregister 297 gespeicherten Wert er
reicht, erzeugt die Adressenvergleichereinrichtung 298 ein
Signal mit hohem Pegel. Wenn die Zentraleinheit (CPU) 210 die
Markierung dekodiert, gibt sie ein Steuersignal mit hohem Pe
gel über die Steuersignalleitung 296 aus, so daß das Aus
gangssignal des UND-Gatters 299 in einen Zustand mit hohem
Pegel versetzt wird. Wenn sich das Ausgangssignal des UND-
Gatters 299 von dem Zustand mit niedrigem Pegel in den Zu
stand mit hohem Pegel ändert, hält die Latch-Schaltung 299a
ein dem Tri-State-Puffer 251 im Zustand mit hohem Pegel zuge
führtes Signal. Danach kann der Überwachungseinrichtung 240
von der Zentraleinheit (CPU) 210 ein Steuersignal zugeführt
werden, und die Überwachungseinrichtung 240 arbeitet derart,
daß der Speichereinrichtung 270 ausführliche Überwachungsin
formationen zugeführt werden.
Somit kann der Mikrocomputer des zweiten Ausführungsbeispiels
während der Ausführung eines bedeutungslosen Teils eines Pro
gramms nur die Identifizierung und Adressen von Markierungen
in der Speichereinrichtung 270 speichern, und während der
Ausführung des wichtigen Teils des Programms ausführliche
Überwachungsinformationen in der Speichereinrichtung 270
speichern. Demnach kann der Mikrocomputer den Hauptdatenstrom
eines Ablaufs eines Programms verfolgen und die Überwachungs
informationen über einen wichtigen Teil des Programms über
prüfen. Dadurch können Programme effizient entwickelt werden.
Wie vorstehend beschrieben ist, können mit der Erfindung fol
gende Vorteile erzielt werden.
Gemäß einem bevorzugten Ausführungsbeispiel ist ein Mikrocom
puter mit einer Überwachungseinrichtung ausgebildet, um bei
der Ausführung eines eine Markierung enthaltenden Programms
durch die Zentraleinheit (CPU) Zentraleinheits-
Ablaufinformationen bzw. CPU-Ablaufinformationen oder Überwa
chungsinformationen über Verarbeitungsvorgänge in der Zen
traleinheit (CPU) auf die Dekodierung der Markierung hin zu
erhalten und eine Markierungsidentifizierung, die anzeigt,
daß die Markierung dekodiert wurde, sowie die Informationen
bereitzustellen. Daher bietet das Ausführungsbeispiel den
Vorteil, den Hauptdatenstrom eines Ablaufs eines Programms
einfach überprüfen zu können.
Der Mikrocomputer weist ferner eine Speichereinrichtung zur Spei
cherung der durch die Überwachungseinrichtung zugeführten
CPU-Ablaufinformationen und der Markierungsidentifizierung
auf. Somit bietet das Ausführungsbeispiel den Vorteil, daß
der Hauptdatenstrom eines Ablaufs eines Programms ohne das
Erfordernis der Verwendung einer Speichereinrichtung mit ho
her Speicherkapazität einfach überprüft werden kann.
Gemäß einem bevorzugten Ausführungsbeispiel können die CPU-
Ablaufinformationen Adressen enthalten, die Speicherplätze in
dem Speicher anzeigen, an denen Befehlscodes von in dem Pro
gramm enthaltenen Befehlen gespeichert sind. Demnach bietet
das Ausführungsbeispiel den Vorteil, daß der Hauptdatenstrom
eines Ablaufs eines Programms einfach zu überprüfen ist.
Gemäß einem weiteren bevorzugten Ausführungsbeispiel gibt die
Zentraleinheit (CPU), wenn sie die Markierung dekodiert, auch
den Wert ihrer Akkumulationseinrichtung über einen in dem Mi
krocomputer vorhandenen Datenbus aus, und die Überwachungs
einrichtung erhält von der Zentraleinheit (CPU) den Wert der
Akkumulationseinrichtung auf dem Datenbus als einen Teil der
Informationen über Verarbeitungsabläufe in der Zentraleinheit
(CPU) auf das Markierungs-Dekodiersignal hin, das anzeigt,
daß die Zentraleinheit (CPU) eine Markierung dekodiert hat,
und stellt ihn bereit. Somit bietet das Ausführungsbeispiel
den Vorteil, daß die Ablaufsbedingungen von Programmen ein
fach überprüft werden können.
Gemäß einem weiteren bevorzugten Ausführungsbeispiel erhält
die Überwachungseinrichtung, wenn eine über den Adreßbus der
Zentraleinheit (CPU) zugeführte Adresse mit einer bestimmten
in einem Benutzer-programmierbaren Adressenregister gespei
cherten Adresse übereinstimmt, ausführliche Überwachungsin
formationen über Verarbeitungsabläufe in der Zentraleinheit
(CPU), in denen zumindest Adressen, die Speicherplätze in dem
Speicher bestimmen, in dem Befehlscodes gespeichert sind, die
jeweils Befehlen in dem Programm entsprechen, und die Art der
Befehle enthalten sind, und stellt sie bereit. Daher bietet
das Ausführungsbeispiel den Vorteil, daß der Benutzer mit
ausführlichen Informationen über einen Ablauf eines Teils ei
nes Programms versorgt werden kann, der für den Benutzer
wichtig ist, so daß Programme effizient entwickelt werden
können.
In den Ausführungsbeispielen ist ein Mikrocomputer beschrie
ben mit einer Zentraleinheit (CPU) zur aufeinanderfolgenden
Ausführung von Befehlen entsprechend einem Programm und, wenn
die Zentraleinheit (CPU) eine Markierung im Programm zur An
gabe ihres Orts dekodiert, zur Bereitstellung eines Markie
rungs-Dekodiersignals, das anzeigt, daß die Zentraleinheit
(CPU) die Markierung dekodiert hat, und einer auf das Markie
rungs-Dekodiersignal ansprechenden Überwachungseinrichtung
zum Erhalten von CPU-Ablaufinformationen über Verarbeitungs
abläufe in der Zentraleinheit (CPU) und zur Zufuhr der CPU-
Ablaufinformationen und einer Markierungsidentifizierung, die
die Dekodierung der Markierung anzeigt, zu einer Speicherein
richtung.
Claims (4)
1. Mikrocomputer mit
einer Zentraleinheit (210), die Befehle entsprechend einem in einem Speicher (220) gespeicherten Programm auf einanderfolgend ausführt, und dann, wenn sie einen Markie rungsbefehl im Programm, der seine Lage im Programm iden tifiziert, dekodiert, ein Markierungs-Dekodiersignal (296) bereitstellt,
einer Überwachungseinrichtung (240) zum Erhalten von Zentraleinheits-Ablaufinformationen über Verarbeitungsabläufe in der Zentraleinheit und zur Bereitstellung der Zentralein heits-Ablaufinformationen und der durch den Markierungsbefehl erzeugten Markierungsidentifizierung in Abhängigkeit von dem Markierungs-Dekodiersignal, und
einer Speichereinrichtung (270) zur Speicherung der durch die Überwachungseinrichtung (240) bereitgestellten Zentraleinheits-Ablaufinformationen und der Markierungsiden tifizierung,
wobei die Überwachungseinrichtung (240) lediglich dann Informationen über den Ablauf des durch die Zentraleinheit ausgeführten Programms in der Speichereinrichtung speichert, wenn das in einem Überwachungs-Flag-Register (260) gespei cherte Flag einen bestimmten Pegel aufweist, und
nur dann ausführliche Informationen über den Ablauf des durch die Zentraleinheit ausgeführten Programms in der Spei chereinrichtung speichert, wenn das in einem ausführlichen Überwachungs-Flag-Register (261) gespeicherte Flag einen bestimmten Pegel aufweist,
und dann, wenn das in dem ausführlichen Überwachungs- Flag-Register (261) gespeicherte Flag nicht den bestimmten Pegel aufweist, lediglich die Markierungsidentifizierung in der Speichereinrichtung speichert.
einer Zentraleinheit (210), die Befehle entsprechend einem in einem Speicher (220) gespeicherten Programm auf einanderfolgend ausführt, und dann, wenn sie einen Markie rungsbefehl im Programm, der seine Lage im Programm iden tifiziert, dekodiert, ein Markierungs-Dekodiersignal (296) bereitstellt,
einer Überwachungseinrichtung (240) zum Erhalten von Zentraleinheits-Ablaufinformationen über Verarbeitungsabläufe in der Zentraleinheit und zur Bereitstellung der Zentralein heits-Ablaufinformationen und der durch den Markierungsbefehl erzeugten Markierungsidentifizierung in Abhängigkeit von dem Markierungs-Dekodiersignal, und
einer Speichereinrichtung (270) zur Speicherung der durch die Überwachungseinrichtung (240) bereitgestellten Zentraleinheits-Ablaufinformationen und der Markierungsiden tifizierung,
wobei die Überwachungseinrichtung (240) lediglich dann Informationen über den Ablauf des durch die Zentraleinheit ausgeführten Programms in der Speichereinrichtung speichert, wenn das in einem Überwachungs-Flag-Register (260) gespei cherte Flag einen bestimmten Pegel aufweist, und
nur dann ausführliche Informationen über den Ablauf des durch die Zentraleinheit ausgeführten Programms in der Spei chereinrichtung speichert, wenn das in einem ausführlichen Überwachungs-Flag-Register (261) gespeicherte Flag einen bestimmten Pegel aufweist,
und dann, wenn das in dem ausführlichen Überwachungs- Flag-Register (261) gespeicherte Flag nicht den bestimmten Pegel aufweist, lediglich die Markierungsidentifizierung in der Speichereinrichtung speichert.
2. Mikrocomputer nach Anspruch 1,
wobei die Zentraleinheits-Ablaufinformationen zumindest
Adressen umfaßt, die Speicherplätze bestimmen, an denen
Befehlscodes gespeichert sind, die jeweils in dem Programm
ausgeführten und enthaltenen Befehlen entsprechen.
3. Mikrocomputer nach Anspruch 1 oder 2,
wobei die Zentraleinheit (210) bei der Dekodierung des
Markierungsbefehls auch den Wert ihrer Akkumulationsein
richtung über einen in dem Mikrocomputer angeordneten Daten
bus bereitstellt, und die Überwachungseinrichtung (240) den
Wert der Akkumulationseinrichtung auf dem Datenbus auf das
Markierungs-Dekodiersignal von der Zentraleinheit hin als
Teil der Zentraleinheits-Ablaufinformationen erhält und
bereitstellt.
4. Mikrocomputer nach einem der Ansprüche 1 bis 3, mit
einem Benutzer-programmierbaren Register (297) zur Speicherung einer bestimmten Adresse und
einer Adressenvergleichereinrichtung (298) zum Vergleich einer Adresse auf einem Adreßbus der Zentraleinheit (210) mit der in dem Register (297) gespeicherten bestimmten Adresse und zur Bereitstellung eines Steuersignals, wenn die Adresse auf dem Adreßbus der Zentraleinheit mit der bestimmten Adresse übereinstimmt, wobei die Überwachungseinrichtung (240) von dem Zeitpunkt des Empfangs des Steuersignals an ausführliche Überwachungsinformationen über Verarbeitungs abläufe in der Zentraleinheit (210) erhalten und bereit stellen kann, in denen zumindest Adressen, die Speicherplätze anzeigen, an denen Befehlscodes gespeichert werden, die je weils in dem Programm ausgeführten und enthaltenen Befehlen entsprechen, und die Art der ausgeführten Befehle enthalten sind.
einem Benutzer-programmierbaren Register (297) zur Speicherung einer bestimmten Adresse und
einer Adressenvergleichereinrichtung (298) zum Vergleich einer Adresse auf einem Adreßbus der Zentraleinheit (210) mit der in dem Register (297) gespeicherten bestimmten Adresse und zur Bereitstellung eines Steuersignals, wenn die Adresse auf dem Adreßbus der Zentraleinheit mit der bestimmten Adresse übereinstimmt, wobei die Überwachungseinrichtung (240) von dem Zeitpunkt des Empfangs des Steuersignals an ausführliche Überwachungsinformationen über Verarbeitungs abläufe in der Zentraleinheit (210) erhalten und bereit stellen kann, in denen zumindest Adressen, die Speicherplätze anzeigen, an denen Befehlscodes gespeichert werden, die je weils in dem Programm ausgeführten und enthaltenen Befehlen entsprechen, und die Art der ausgeführten Befehle enthalten sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8234125A JPH1078889A (ja) | 1996-09-04 | 1996-09-04 | マイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19708008A1 DE19708008A1 (de) | 1998-03-12 |
DE19708008C2 true DE19708008C2 (de) | 1999-11-18 |
Family
ID=16966034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19708008A Expired - Fee Related DE19708008C2 (de) | 1996-09-04 | 1997-02-27 | Mikrocomputer |
Country Status (3)
Country | Link |
---|---|
US (1) | US5901283A (de) |
JP (1) | JPH1078889A (de) |
DE (1) | DE19708008C2 (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6148381A (en) * | 1997-04-08 | 2000-11-14 | Advanced Micro Devices, Inc. | Single-port trace buffer architecture with overflow reduction |
US6189140B1 (en) | 1997-04-08 | 2001-02-13 | Advanced Micro Devices, Inc. | Debug interface including logic generating handshake signals between a processor, an input/output port, and a trace logic |
US6154856A (en) * | 1997-04-08 | 2000-11-28 | Advanced Micro Devices, Inc. | Debug interface including state machines for timing synchronization and communication |
US6142683A (en) * | 1997-04-08 | 2000-11-07 | Advanced Micro Devices, Inc. | Debug interface including data steering between a processor, an input/output port, and a trace logic |
US6041406A (en) * | 1997-04-08 | 2000-03-21 | Advanced Micro Devices, Inc. | Parallel and serial debug port on a processor |
US6314530B1 (en) * | 1997-04-08 | 2001-11-06 | Advanced Micro Devices, Inc. | Processor having a trace access instruction to access on-chip trace memory |
US6094729A (en) * | 1997-04-08 | 2000-07-25 | Advanced Micro Devices, Inc. | Debug interface including a compact trace record storage |
JP3872196B2 (ja) * | 1998-01-09 | 2007-01-24 | 株式会社ルネサステクノロジ | マイクロコンピュータ |
US6145100A (en) * | 1998-03-04 | 2000-11-07 | Advanced Micro Devices, Inc. | Debug interface including timing synchronization logic |
US6145123A (en) * | 1998-07-01 | 2000-11-07 | Advanced Micro Devices, Inc. | Trace on/off with breakpoint register |
JP2000235510A (ja) * | 1999-02-15 | 2000-08-29 | Hitachi Ltd | プロセッサおよびそのためのコンパイルプログラム記録媒体 |
JP3465623B2 (ja) * | 1999-04-20 | 2003-11-10 | 日本電気株式会社 | 回線制御装置、回線制御方法およびプログラムを記憶した記憶媒体 |
US20040153635A1 (en) * | 2002-12-30 | 2004-08-05 | Kaushik Shivnandan D. | Privileged-based qualification of branch trace store data |
JP2009193604A (ja) * | 2009-06-02 | 2009-08-27 | Renesas Technology Corp | 半導体情報処理装置 |
JP5246230B2 (ja) * | 2010-09-13 | 2013-07-24 | 株式会社デンソー | 車両用電子制御装置 |
JP5532144B2 (ja) * | 2010-11-25 | 2014-06-25 | トヨタ自動車株式会社 | プロセッサ、電子制御装置、作成プログラム |
JP6122749B2 (ja) | 2013-09-30 | 2017-04-26 | ルネサスエレクトロニクス株式会社 | コンピュータシステム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DD206596A1 (de) * | 1981-12-17 | 1984-02-01 | Adw Ddr | Anordnung zur prozessorientierten programmablaufkontrolle im echtzeitbetrieb |
US4835675A (en) * | 1984-05-14 | 1989-05-30 | Mitsubishi Denki Kabushiki Kaisha | Memory unit for data tracing |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4438490A (en) * | 1981-10-01 | 1984-03-20 | Honeywell Information Systems Inc. | Clock control of a central processing unit from a monitor interface unit |
US4462077A (en) * | 1982-06-24 | 1984-07-24 | Bell Telephone Laboratories, Incorporated | Trace facility for use in multiprocessing environment |
JPS59229655A (ja) * | 1983-06-13 | 1984-12-24 | Hitachi Ltd | 情報処理装置 |
US4598364A (en) * | 1983-06-29 | 1986-07-01 | International Business Machines Corporation | Efficient trace method adaptable to multiprocessors |
JPS628235A (ja) * | 1985-07-03 | 1987-01-16 | Nec Corp | 動作履歴記憶装置 |
JPS62288946A (ja) * | 1986-06-09 | 1987-12-15 | Fujitsu Ltd | ジヤンプ履歴記録方式 |
JPS63129432A (ja) * | 1986-11-19 | 1988-06-01 | Nec Corp | プログラム・アドレス・トレ−ス装置 |
JPS63291134A (ja) * | 1987-05-22 | 1988-11-29 | Toshiba Corp | 論理集積回路 |
JPH02250122A (ja) * | 1988-10-25 | 1990-10-05 | Nec Corp | Cpuシミュレータ |
JPH03105433A (ja) * | 1989-09-19 | 1991-05-02 | Nec Software Ltd | マイクロ命令出現頻度測定装置 |
JPH03185530A (ja) * | 1989-12-14 | 1991-08-13 | Mitsubishi Electric Corp | データ処理装置 |
JPH03217949A (ja) * | 1990-01-23 | 1991-09-25 | Hitachi Ltd | 計算機システム |
US5345580A (en) * | 1990-11-29 | 1994-09-06 | Kabushiki Kaisha Toshiba | Microprocessor device and emulator device thereof |
US5265254A (en) * | 1991-08-14 | 1993-11-23 | Hewlett-Packard Company | System of debugging software through use of code markers inserted into spaces in the source code during and after compilation |
JPH05100902A (ja) * | 1991-10-09 | 1993-04-23 | Oki Electric Ind Co Ltd | デバツグ支援機構 |
JPH05143390A (ja) * | 1991-11-18 | 1993-06-11 | Nec Corp | トレース装置 |
JPH06282461A (ja) * | 1993-03-25 | 1994-10-07 | Toshiba Corp | トレース装置 |
FR2704334B1 (fr) * | 1993-04-22 | 1995-06-02 | Bull Sa | Outil de mise au point d'un système d'exploitation. |
US5701488A (en) * | 1995-06-07 | 1997-12-23 | Motorola, Inc. | Method and apparatus for restoring a target MCU debug session to a prior state |
-
1996
- 1996-09-04 JP JP8234125A patent/JPH1078889A/ja active Pending
-
1997
- 1997-01-28 US US08/790,264 patent/US5901283A/en not_active Expired - Lifetime
- 1997-02-27 DE DE19708008A patent/DE19708008C2/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DD206596A1 (de) * | 1981-12-17 | 1984-02-01 | Adw Ddr | Anordnung zur prozessorientierten programmablaufkontrolle im echtzeitbetrieb |
US4835675A (en) * | 1984-05-14 | 1989-05-30 | Mitsubishi Denki Kabushiki Kaisha | Memory unit for data tracing |
Non-Patent Citations (2)
Title |
---|
IBM Techn.Discl.Bull., Vol. 26, No. 3B, August 1983, S. 1566 u. 1567 * |
IBM Techn.Discl.Bull., Vol. 34, No. 7B, Dezember 1991, S. 259-261 * |
Also Published As
Publication number | Publication date |
---|---|
DE19708008A1 (de) | 1998-03-12 |
JPH1078889A (ja) | 1998-03-24 |
US5901283A (en) | 1999-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19708008C2 (de) | Mikrocomputer | |
CH654943A5 (de) | Pruefeinrichtung fuer mikroprogramme. | |
EP0011685B1 (de) | Programmierbare Speicherschutzeinrichtung für Mikroprozessorsysteme und Schaltungsanordnung mit einer derartigen Einrichtung | |
DE69821426T2 (de) | Speicheranordung, und Datenverarbeitungssystem und -Verfahren | |
DE60130178T2 (de) | Programmentwicklungsunterstützungsapparat | |
DE3513834C2 (de) | ||
DE3116100A1 (de) | Sprungabschaetz-zentraleinheit | |
DE3110378C2 (de) | ||
DE4331703C2 (de) | Elektronische Einrichtung | |
DE3732808A1 (de) | Verfahren und vorrichtung zum erzeugen und bearbeiten von unterbrechungspunkten in einem monitorprogramm | |
EP0500973B1 (de) | EEPROM und Verfahren zum Ändern einer Initialisierungsroutine im EEPROM | |
DE60127520T2 (de) | Prozessor mit Befehlscache mit niedrigem Stromverbrauch | |
DE3511683A1 (de) | Elektronisch programmierbarer rechner mit einem speicherpaket | |
DE4313190A1 (de) | Vorrichtung und verfahren zur initialisierung einer datenschnittstelle fuer eine programmierbare steuerung | |
DE19604251A1 (de) | Microcomputersystem, Verfahren zur Erfassung einer Vielzahl von Statusdaten und Computersystem | |
EP0130269B1 (de) | Speicherprogrammierbare Steuerung | |
DE2806409A1 (de) | Vorrichtung zur reduzierung der befehlsausfuehrungszeit bei einem rechner mit indirekter adressierung eines datenspeichers | |
DE19543411C2 (de) | Analog-Digital-Wandlervorrichtung | |
DE19652290A1 (de) | Mikrocomputer | |
DE3316681A1 (de) | Computersystem mit programmueberwachungsvorrichtung | |
DE2214240C2 (de) | Verfahren zur Abspeicherung von Steuerdaten bei Programmunterbrechung in einem Verarbeitungssystem | |
DE2500841A1 (de) | Verfolgungseinrichtung | |
DE2343501B2 (de) | Steuerschaltung für zumindest eine Rechenanlage mit mehreren für die Durchführung von EuWAusgabe-Programmen bestimmten Registern | |
DE2622140C3 (de) | Einrichtung zur Steuerung manueller Operationen | |
DE102006004168A1 (de) | Überprüfung eines Adressdecoders |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |