DE19709002A1 - Verfahren zur Erzeugung von überbrückten, dotierten Zonen - Google Patents

Verfahren zur Erzeugung von überbrückten, dotierten Zonen

Info

Publication number
DE19709002A1
DE19709002A1 DE19709002A DE19709002A DE19709002A1 DE 19709002 A1 DE19709002 A1 DE 19709002A1 DE 19709002 A DE19709002 A DE 19709002A DE 19709002 A DE19709002 A DE 19709002A DE 19709002 A1 DE19709002 A1 DE 19709002A1
Authority
DE
Germany
Prior art keywords
dopant
region
semiconductor
semiconductor region
dopant concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19709002A
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19709002A priority Critical patent/DE19709002A1/de
Priority to US09/035,385 priority patent/US6043531A/en
Publication of DE19709002A1 publication Critical patent/DE19709002A1/de
Priority to US09/461,444 priority patent/US6146976A/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Description

Die Erfindung betrifft ein Verfahren zur Erzeugung von überbrückten, dotierten Zonen.
Bei integrierten Halbleiterprodukten tritt immer wieder das Problem auf, daß Leiterbahnen über eine dotierte Zone im Halbleiter geführt werden müssen. So weisen beispielsweise DMOS-Transisitoren häufig ein ringförmiges Tiefdiffusionsgebiet auf, das die Funktion eines Drainanschlusses besitzt und das die Source- bzw. Gatebereiche des DMOS-Transistors vollständig umgibt. Um nun ein Schalten des DMOS-Transistors zu ermöglichen, muß eine leitende Verbindung über das ringförmige Tiefdiffusionsgebiet zu den Gateelektroden geführt werden. Dabei ist es für die Funktion des DMOS-Transistors unerläßlich, daß die leitende Verbindung und das Tiefdiffusionsgebiet gegeneinander vollständig isoliert sind. Diese Isolation wird üblicherweise durch eine hinreichend dicke Siliziumoxidschicht bereitgestellt.
Aus prozeßtechnischen Gründen ist es aber bei den üblichen Prozessen nicht immer möglich, eine für die Isolierung ausreichend dicke Siliziumoxidschicht bereitzustellen. Wollte man in solch einer Situation trotzdem eine leitende Verbindung über die dotierte Zone hinweg herstellen, mußte man auf eine höhere Metallisierungsebene ausweichen, da diese höhere Metallisierungsebene durch mindestens eine weitere Isolationsschicht von der dotierten Zone getrennt ist. Dieses Ausweichen auf eine höhere Metallisierungsebene hat jedoch zur Folge, daß beispielsweise zusätzliche Vias zu der höheren Metallisierungsebene bereitgestellt werden müssen.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren anzugeben, das zu überbrückten, dotierten Zonen führt, wodurch ein Ausweichen auf höhere Metallisierungsebenen vermieden werden kann.
Diese Aufgabe wird durch das Verfahren gemäß Patentanspruch 1 oder 2 und durch das Halbleiterprodukt gemäß Patentanspruch 8 gelöst. Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den Unteransprüchen, der Beschreibung und den beiliegenden Zeichnungen.
Erfindungsgemäß wird ein Verfahren zur Erzeugung von überbrückten, dotierten Zonen bereitgestellt. Dabei umfaßt das erfindungsgemäße Verfahren die Schritte:
  • a) auf einem Halbleiterbereich mit einer vorgegebenen Dotierstoffkonzentration wird eine Siliziumnitridschicht aufgebracht und strukturiert,
  • b) eine thermische Oxidation wird durchgeführt, so daß zumindest ein Oxidbereich und zumindest zwei voneinander durch den Oxidbereich getrennte, Dotierstoff-Bereiche an der Oberfläche des Halbleiterbereichs entstehen, und
  • c) ein Dotierstoff wird in die Dotierstoff-Bereiche an der Oberfläche des Halbleiterbereichs eingebracht und in den Halbleiterbereich eingetrieben, so daß in dem Halbleiterbereich eine zusammenhängende Zone entsteht, deren Dotierstoffkonzentration größer als das zehnfache der Dotierstoffkonzentration des Halbleiterbereichs ist.
Auf diese Weise entsteht eine zusammenhängende Zone mit einer hohen Dotierstoffkonzentration, die durch den Oxidbereich, der die Dotierstoff-Bereiche an der Oberfläche des Halbleiterbereichs trennt, überbrückt wird. Über diesen Oxidbereich (Oxidbrücke) können leitende Schichten, wie beispielsweise eine Polysiliziumschicht oder eine Metallschicht, geführt werden, wobei eine vollständige Isolation der leitenden Schicht gegenüber der dotierten Zone gewährleistet ist.
Die Konzentration des Dotierstoffs in der dotierten Zone direkt unterhalb der Oxidbrücke ist etwas geringer als die Konzentration des Dotierstoffs direkt unterhalb der Dotierstoff-Bereiche. Die Menge des verwendeten Dotierstoff und die bei der Einbringung sowie Eintreibung des Dotierstoffs verwendeten Prozeßparameter sind jedoch so gewählt, daß eine zusammenhängende, dotierte Zone entsteht, in deren Inneren die Dotierstoffkonzentration an jeder Stelle größer als das zehnfache der Dotierstoffkonzentration des umgebenden Halbleiterbereichs ist.
Erfindungsgemäß wird weiteres Verfahren zur Erzeugung von überbrückten, dotierten Zonen bereitgestellt. Diese weitere erfindungsgemäße Verfahren umfaßt die Schritte:
  • a) auf einem Halbleiterbereich mit einer vorgegebenen Dotierstoffkonzentration wird eine Siliziumnitridschicht aufgebracht und strukturiert,
  • b) ein Dotierstoff wird in einen nitridfreien Bereich an der Oberfläche des Halbleiterbereichs eingebracht, und
  • c) eine thermische Oxidation wird durchgeführt, wodurch zumindest ein Oxidbereich entsteht und der Dotierstoff in den Halbleiterbereich eingetrieben wird, so daß zumindest zwei voneinander durch den Oxidbereich getrennte Dotierstoff- Bereiche an der Oberfläche des Halbleiterbereichs gebildet werden und in dem Halbleiterbereich eine zusammenhängende Zone entsteht, deren Dotierstoffkonzentration größer als das zehnfache der Dotierstoffkonzentration des Halbleiterbereichs ist.
Dieses weitere Verfahren besitzt gegenüber dem erstgenannten Verfahren den Vorteil, daß zur Herstellung von überbrückten, dotierten Zonen insgesamt ein niedrigeres Temperaturbudget (weniger Ofenprozesse) notwendig ist. Das erstgenannte Verfahren hat jedoch gegenüber dem weiteren Verfahren den Vorteil, daß die für das Eintreiben des Dotierstoffs notwendige Prozeßparameter unabhängig von den Prozeßparameter für die Erzeugung der Oxidbereiche gewählt werden können. Somit lassen sich sehr eng begrenzte zusammenhängende Zonen bilden, wodurch sich eine sehr hohe Integrationsdichte erzielen läßt. Bei dem weiteren Verfahren hingegen diffundiert der Dotierstoff stärker aus, da die thermische Belastung für die Erzeugung der Oxidbereiche, welche gleichzeitig zum Eintreiben des Dotierstoffs verwendet wird, üblicherweise größer als die thermische Belastung ist, die für eine reine Dotierstoffeintreibung verwendet werden muß.
Bevorzugt wird vor dem Aufbringen der Siliziumnitridschicht auf dem Halbleiterbereich eine Siliziumoxidschicht erzeugt. Weiterhin ist bevorzugt, wenn nach der thermisch Oxidation die Siliziumnitridschicht entfernt wird.
Gemäß einer Weiterbildung des erfindungsgemäßen Verfahren ist die Dotierstoffkonzentration der zusammenhängenden Zone größer als das hundertfache der Dotierstoffkonzentration des Halbleiterbereichs ist.
Ebenso ist es bevorzugt, wenn die Dotierstoffkonzentration in der zusammenhängenden Zone an jeder Stelle größer als 0,1%, insbesondere größer als 10% des Maximalswerts der Dotierstoffkonzentration in der zusammenhängenden Zone ist.
Weiterhin ist bevorzugt, wenn die zusammenhängende Zone ringförmig ausgebildet ist.
Weiterhin wird erfindungsgemäß ein Halbleiterprodukt, insbesondere integriertes Halbleiterprodukt, mit folgenden Merkmalen bereitgestellt:
einem Halbleiterbereich, welcher eine vorgegebene Dotierstoffkonzentration aufweist,
zumindest zwei voneinander durch einen Oxidbereich getrennten Dotierstoff-Bereiche an der Oberfläche des Halbleiterbereichs, und
einer zusammenhängenden Zone, die in dem Halbleiterbereich die getrennte Dotierstoff-Bereiche an der Oberfläche des Halbleiterbereichs verbindet und deren Dotierstoffkonzentration größer als das zehnfache der Dotierstoffkonzentration des Halbleiterbereichs ist.
Dabei ist es bevorzugt, wenn der Oxidbereich ein Locosoxidbereich ist.
Weiterhin ist es bevorzugt, wenn einer der Dotierstoffbereiche T-förmig ausgebildet ist oder wenn ein weiterer Dotierstoffbereich im wesentlichen parallel zu den Dotierstoffgebieten und benachbart zu der Oxidbrücke ausgebildet ist. Auf diese Weise kann der Effekt, daß die Dotierstoffkonzentration unterhalb der Oxidbrücke geringer als unterhalb der Dotierstoff-Bereiche ist, dadurch ausgeglichen werden, daß eine Verdickung der zusammenhängenden Zone in der Nachbarschaft der Oxidbrücke ausgebildet wird.
Die Erfindung wird nachfolgend anhand von Figuren der Zeich­ nung näher dargestellt. Es zeigen:
Fig. 1 bis 3 eine schematische Darstellung eines erfindungsgemäßen Verfahrens,
Fig. 4 bis 6 eine schematische Darstellung eines weiteren erfindungsgemäßen Verfahrens,
Fig. 7 eine schematische Schnittansicht einer DMOS- Transistoranordnung, die unter Verwendung eines erfindungsgemäßen Verfahren herstellt wurde, und
Fig. 8, 9 und 10 schematische Aufsichten auf erfindungsgemäße DMOS-Transistoranordnungen.
Die Fig. 1 bis 3 zeigen eine schematische Darstellung eines erfindungsgemäßen Verfahrens. Auf einem schwach dotierten Halbleiterbereich 3 wird eine dünne Siliziumoxidschicht 32 aufgebracht. Auf diese dünne Siliziumoxidschicht 32 wird nun eine Siliziumnitridschicht 34 (Si3N4) abgeschieden und strukturiert. Die dünne SiO-Schicht unter dem Nitrid hat die Funktion, die starken mechanischen Spannungen, die das Nitrid ausübt, vom Silizium des Halbleiterbereichs 3 fernzuhalten. Damit ergibt sich die in Fig. 1 dargestellte Situation.
Durch eine thermische Oxidation werden nun an den Stellen, an denen keine Siliziumnitridschicht 34 vorhanden ist, Siliziumoxidbereiche 6 erzeugt. Zwischen den Siliziumoxidbereiche 6 verbleiben Dotierstoff-Bereiche 36 an der Oberfläche des Halbleiterbereichs 3. Danach werden sowohl die Siliziumnitridschicht 34 als auch die noch verbliebene dünne Siliziumoxidschicht 32 entfernt und ein Dotierstoff 37 in die Dotierstoff-Bereiche 36 eingebracht. Die Einbringung des Dotierstoffs 37 erfolgt bevorzugt durch eine Ofenbelegung. Der Dotierstoff 37 kann jedoch auch in die Dotierstoff-Bereiche 36 implantiert werden. Die sich nach der Einbringung des Dotierstoff 37 ergebende Situation ist in Fig. 2 dargestellt.
Anschließend erfolgt eine Eintreibung des Dotierstoffs 37 in den Halbleiterbereich 3. Dadurch entsteht eine zusammenhängende Zone 7 mit einer hohen Dotierstoffkonzentration, die von einem der Oxidbereiche 6 überbrückt wird. Über diesen Oxidbereich 6 (Oxidbrücke 30, siehe auch Fig. 5) können leitende Schichten, wie beispielsweise eine Polysiliziumschicht oder eine Metallschicht, geführt werden, wobei eine vollständige Isolation der leitenden Schicht gegenüber der dotierten Zone 7 gewährleistet ist.
Die Konzentration des Dotierstoffs in der dotierten Zone 7 direkt unterhalb der Oxidbrücke 6 ist etwas geringer als die Konzentration des Dotierstoffs direkt unterhalb der Dotierstoff-Bereiche 36. Die Menge des verwendeten Dotierstoff und die bei der Einbringung sowie Eintreibung des Dotierstoffs verwendeten Prozeßparameter sind jedoch so gewählt, daß eine zusammenhängende, dotierte Zone 7 entsteht, in deren Inneren die Dotierstoffkonzentration an jeder Stelle größer als das zehnfache, bevorzugt größer als das hundertfache der Dotierstoffkonzentration des umgebenden Halbleiterbereichs 3 ist.
Die Fig. 4 bis 6 zeigen eine schematische Darstellung eines weiteren erfindungsgemäßen Verfahrens. Auf einem schwach dotierten Halbleiterbereich 3 wird bei dem ersten Verfahren eine dünne Siliziumoxidschicht 32 aufgebracht. Auf diese dünne Siliziumoxidschicht 32 wird nun eine Siliziumnitridschicht 34 (Si3N4) abgeschieden und strukturiert. Die dünne SiO-Schicht unter dem Nitrid hat die Funktion, die starken mechanischen Spannungen, die das Nitrid ausübt, vom Silizium des Halbleiterbereichs 3 fernzuhalten. Damit ergibt sich die in Fig. 4 dargestellte Situation.
Anschließend wird ein Dotierstoff 37 in einen nitridfreien Bereich 40 eingebracht. Die Einbringung des Dotierstoffs 37 erfolgt bevorzugt durch eine Ofenbelegung. Der Dotierstoff 37 kann jedoch auch in den nitridfreien Bereich implantiert werden. Die sich nach der Einbringung des Dotierstoff 37 ergebende Situation ist in Fig. 5 dargestellt.
Durch eine thermische Oxidation werden nun an den Stellen, an denen keine Siliziumnitridschicht 34 vorhanden ist, Siliziumoxidbereiche 6 erzeugt. Gleichzeitig erfolgt dadurch eine Eintreibung des Dotierstoffs 37 in den Halbleiterbereich 3. Es entsteht eine zusammenhängende Zone 7 mit einer hohen Dotierstoffkonzentration, die von einem der Oxidbereiche 6 überbrückt wird. Darüberhinaus entstehen zwischen den Siliziumoxidbereichen 6 Dotierstoff-Bereiche 36 an der Oberfläche des Halbleiterbereichs 3. Abschließend werden sowohl die Siliziumnitridschicht 34 als auch die noch verbliebene dünne Siliziumoxidschicht 32 entfernt.
Über den mittleren Oxidbereich 6 (Oxidbrücke 30), siehe auch Fig. 8) können leitende Schichten, wie beispielsweise eine Polysiliziumschicht oder eine Metallschicht, geführt werden, wobei eine vollständige Isolation der leitenden Schicht gegenüber der dotierten Zone 7 gewährleistet ist.
Fig. 7 zeigt eine Anwendung des erfindungsgemäßen Verfahrens in einer DMOS-Transistoranordnung. Über einem Halbleitermaterial 1 mit Bor-Dotierung und beliebiger Orientierung ist eine n-dotierte Wanne 3 (Halbleiterbereich 3) z. B. epitaktisch angeordnet. Die Wanne 3 wird durch eine Zone 2 hoher Leitfähigkeit niederohmig kontaktiert. Isoliert wird die Wanne durch p-dotierte Bereiche 4a, 4b sowie 5a und 5b mit jeweils hoher Leitfähigkeit. Der niederohmige Wannenanschluß 2 ist mit der Oberfläche der Wanne 3 durch ein Tiefdiffusionsgebiet 7 (zusammenhängende Zone 7) hoher Leitfähigkeit verbunden. Die gesamte Anordnung wird durch eine Isolationsschicht 6 von anderen Bauelementen isoliert. Das Tiefdiffusionsgebiet 7 sowie die Isolationsschicht 6 wurden gemäß einem der erfindungsgemäßen Verfahren erzeugt.
Die Isolationsschicht 6 wurde dabei so strukturiert, daß über dem die DMOS-Transitoranordnung ringförmig umschließenden Tiefdiffusionsgebiet 7 Oxidbrücken 30 (siehe Fig. 8) vorgesehen sind, über die in einem späteren Verfahrensschritt eine Halbleiterschicht 12 geführt wurde.
Mit dem nächsten Schritt erfolgte die Erzeugung einer Isolierschicht 11, beispielsweise als thermisch erzeugtes Siliziumoxid. Diese Schicht erfüllt die Funktion einer Gateisolation. Danach wurde eine Halbleiterschicht 12 aufgebracht, beispielsweise eine Polysiliziumsschicht. Die Schicht 12 wurde auf hohe Leitfähigkeit mittels Ofenbelegung dotiert. Aus dieser Schicht wird das Gate der DMOS- Transistoranordnung erzeugt.
Im nächsten Schritt wurde auf die Halbleiterschicht eine zweite Isolierschicht 13 bevorzugt eine thermische Siliziumoxidschicht aufgebracht. Auf der zweiten Isolierschicht 13 wurde dann eine weitere Isolierschicht 14 bevorzugt eine TEOS-Schicht erzeugt. Die Doppelschicht 13, 14 aus dem thermischen Oxid 13 und dem TEOS-Oxid 14, wurde anschließend mittels einer Standardfototechnik strukturiert und anisotrop geätzt.
Unter Verwendung der ersten Isolierschicht 13, 14 als Maske wurde nachfolgend die Halbleiterschicht 12 anisotrop geätzt. Im nächsten Schritt erfolgte die Implantation eines p-dotier­ ten Dotierstoffes 15 mittlerer Leitfähigkeit in das Halblei­ termaterial.
Nach dem Eintreiben der p-dotierten Schicht 15 erfüllt diese Zone im Ausführungsbeispiel die Funktion des Body der DMOS- Transistoranordnung. Die für die Implantation vorwendete Fototechnik war eine Standard-Lack-Fototechnik.
Mittels einer weiteren Standard-Lack-Fototechnik wurden in dem Halbleitermaterial n-dotierte Zonen 16 hoher Leitfähig­ keit implantiert und eingetrieben. Die n-dotierten Zonen 16 erfüllen die Funktion der Sourcebereiche der DMOS- Transistoranordnung. Im Anschluß an das Eintreiben der n-dotierten Schichten 16 erfolgte das Aufbringen einer zweiten Isolationsschicht 17. Die zweite Isolierschicht ist vorzugsweise ein Phosphor- oder Bor-haltiges Oxid und hat eine ähnliche Dicke wie die erste Isolierschicht bzw. wie die Summe der Sandwichschichten 13 und 14. Die zweite Isolier­ schicht kann beispielsweise eine Borphosphorsilikat­ glasschicht sein. Anschließend kann die Schicht 17 in einem Ofenprozeß verdichtet werden, wobei die Schicht nicht stark verfließen sollte.
Als nächstes erfolgte eine Strukturierung der zweiten Isolierschicht mit Hilfe einer weiteren Fototechnik und einer anisotropen Ätzung bis zur Halbleiteroberfläche. Das bedeutet, daß der Ätzschritt auf der Halbleiteroberfläche stoppt. Unter Verwendung der so erzeugten Struktur der Schicht 17 im Bereich des zu erzeugenden Kontaktes als Maske wurde anschließend das Halbleitermaterial geätzt. Der entstehende Graben 10 hat aufgrund des durch die Schicht 17 gebildeten Spacers 18 einen festen Abstand zur strukturierten Halbleiterschicht 12, d. h. zur Polysiliziumkante.
Danach wurde als dritter Dotierstoff eine p-Dotierung 25 hoher Dosis in das Halbleitermaterial, d. h. in den Boden des erzeugten Siliziumgrabens implantiert. Die Funktion dieses Schrittes ist die Reduzierung der Kontaktwiderstände. Die Maskierung bei diesem Schritt erfolgte wiederum durch die zweite Isolierschicht 17. Im nächsten Schritt wurde ganzflächig eine Metallisierungsschicht 19, beispielsweise aus Aluminium aufgebracht und strukturiert. Die Funktion dieser Schicht ist die Kontaktierung des Halbleitermaterials bzw. die Funktion einer Leitbahn. Die sich daraus ergebende Situation ist in Fig. 4 gezeigt.
Bei der in Fig. 7 gezeigten Transistoranordnung sind mehrere Gatebereiche 11 vorgesehen, um zu gewährleisten, daß ein vorgegebener, möglichst großer Strom geschaltet werden kann. Um eine möglichst platzsparende Anordnung der Gatebereich zu ermöglichen, sind, wie aus Fig. 5 ersichtlich, die Gatebereiche über eine vorgegebene Fläche regelmäßig angeordnet. Die Anordnung der Gatebereiche wird dabei von dem Tiefdiffusionsgebiet 7 vollständig umgeben.
Aus Gründen der Übersichtlichkeit zeigt Fig. 8 die DMOS- Transistoranordnung in der Herstellungsphase, nachdem die Halbleiterschicht 12 sowie die Isolierschichten 13 und 14 aber bevor die zweite Isolierschicht 17 sowie die Metallisierungsschicht 19 aufgebracht und strukturiert worden sind.
Damit der Strom durch die Transistoranordnung gesteuert werden kann, ist es erforderlich, von außen an die Halbleiterschicht 12 (Gateelektrode) eine Spannung anlegen zu können. Daher wird die Halbleiterschicht auf einer Seite der Transistoranordnung über das Tiefdiffusionsgebiet 7 geführt. Um eine sichere Funktion der Transistoranordnung zu gewährleisten, müssen das Tiefdiffusionsgebiet 7 und die Halbleiterschicht 12 vollständig voneinander isoliert sein. Aus diesem Grund sind bei der DMOS-Transitoranordnung das Tiefdiffusionsgebiet 7 und die Isolationsschicht 6 gemäß dem erfindungsgemäßen Verfahren erzeugt worden, so daß Oxidbrücken 30 aus der Isolationsschicht 6 bereitgestellt sind, die sich über das Tiefdiffusionsgebiet 7 erstrecken und über die die Halbleiterschicht 12 geführt wird. Die Oxidbrücken 30 aus der Isolationsschicht 6 besitzen eine ausreichende Dicke, so daß sichere Isolation der Halbleiterschicht 12 gegenüber dem Tiefdiffusionsgebiet 7 gewährleistet ist. Ein Ausweichen auf eine höhere Metallisierungsebene zum Anschluß der Gateelektroden kann somit vermieden werden.
Das Tiefdiffusionsgebiet 7 (zusammenhängende Zone 7) soll insbesondere negative Effekte verringern, die sich durch einen parasitären pnp-Transistor ergeben könnten (p-dotierten Schicht 15, n-dotierter Halbleiterbereich 3, p-dotierte Bereiche 4a, 4b sowie 5a und 5b). Um die Wirkung des Tiefdiffusionsgebiets 7 auch dort zu gewährleisten, wo aufgrund der Oxidbrücken 30 die Dotierstoffkonzentration innerhalb des Tiefdiffusionsgebiets 7 geringer ist, kann das Tiefdiffusionsgebiet 7 an diesen Stellen dicker ausgebildet werden.
Daher ist in Fig. 9 der mittlere Dotierstoff-Bereich 36 T-förmig ausgebildet. Dadurch ergibt sich ein in lateraler Richtung verbreitertes Tiefdiffusionsgebiet 7. Anstatt eines T-förmig ausgebildeten Dotierstoff-Bereichs 36 kann auch ein zusätzlicher Dotierstoff-Bereich 41 im wesentlichen parallel zu den Dotierstoff-Bereichen 36 und benachbart zu den Oxidbrücken 30 ausgebildet sein, Fig. 10. Es sind auch zwei zusätzliche Dotierstoff-Bereiche möglich, die parallel und versetzt zu den Dotierstoff-Bereichen 36 angeordnet sind, so daß sich die Halbleiterschicht 12 zwischen den verschiedenen Dotierstoff-Bereichen hindurchwinden muß.

Claims (14)

1. Verfahren zur Erzeugung von überbrückten, dotierten Zonen, mit den Schritten:
  • a) auf einem Halbleiterbereich (3) mit einer vorgegebenen Dotierstoffkonzentration wird eine Siliziumnitridschicht (34) aufgebracht und strukturiert,
  • b) eine thermische Oxidation wird durchgeführt, so daß zumindest ein Oxidbereich (6) und zumindest zwei voneinander durch den Oxidbereich (6) getrennte Dotierstoff-Bereiche (36) an der Oberfläche des Halbleiterbereichs (3) entstehen, und
  • c) ein Dotierstoff (37) wird in die Dotierstoff-Bereiche (36) an der Oberfläche des Halbleiterbereichs (3) eingebracht und in den Halbleiterbereich (3) eingetrieben, so daß in dem Halbleiterbereich (3) eine zusammenhängende Zone (7) entsteht, deren Dotierstoffkonzentration größer als das zehnfache der Dotierstoffkonzentration des Halbleiterbereichs (3) ist.
2. Verfahren zur Erzeugung von überbrückten, dotierten Zonen, mit den Schritten:
  • a) auf einem Halbleiterbereich (3) mit einer vorgegebenen Dotierstoffkonzentration wird eine Siliziumnitridschicht (34) aufgebracht und strukturiert,
  • b) ein Dotierstoff (37) wird in einen nitridfreien Bereich (40) an der Oberfläche des Halbleiterbereichs (3) eingebracht, und
  • c) eine thermische Oxidation wird durchgeführt, wodurch zumindest ein Oxidbereich (6) entsteht und der Dotierstoff in den Halbleiterbereich (3) eingetrieben wird, so daß zumindest zwei voneinander durch den Oxidbereich (6) getrennte Dotierstoff-Bereiche (36) an der Oberfläche des Halbleiterbereichs (3) gebildet werden und in dem Halbleiterbereich (3) eine zusammenhängende Zone (7) entsteht, deren Dotierstoffkonzentration größer als das zehnfache der Dotierstoffkonzentration des Halbleiterbereichs (3) ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß vor dem Aufbringen der Siliziumnitridschicht auf dem Halbleiterbereich (3) eine Siliziumoxidschicht erzeugt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß nach der thermisch Oxidation die Siliziumnitridschicht entfernt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Dotierstoffkonzentration der zusammenhängenden Zone (7) größer als das hundertfache der Dotierstoffkonzentration des Halbleiterbereichs (3) ist.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Dotierstoffkonzentration in der zusammenhängenden Zone (7) an jeder Stelle größer als 0,1%, bevorzugt größer als 10% des Maximalswerts der Dotierstoffkonzentration in der zusammenhängenden Zone (7) ist.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die zusammenhängende Zone (7) ringförmig ausgebildet ist.
8. Halbleiterprodukte, insbesondere integriertes Halbleiterprodukt, mit
einem Halbleiterbereich (3), welcher eine vorgegebene Dotierstoffkonzentration aufweist,
zumindest zwei voneinander durch einen Oxidbereich (6) getrennten Dotierstoff-Bereiche (36) an der Oberfläche des Halbleiterbereichs (3), und
einer zusammenhängenden Zone (7), die in dem Halbleiterbereich (3) die getrennte Dotierstoff-Bereiche (36) an der Oberfläche des Halbleiterbereichs (3) verbindet und deren Dotierstoffkonzentration größer als das zehnfache der Dotierstoffkonzentration des Halbleiterbereichs (3) ist.
9. Halbleiterprodukt nach Anspruch 8, dadurch gekennzeichnet, daß der Oxidbereich (6) ein Locosoxidbereich ist.
10. Halbleiterprodukt nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die Dotierstoffkonzentration der zusammenhängenden Zone (7) größer als das hundertfache der Dotierstoffkonzentration des Halbleiterbereichs (3) ist.
11. Halbleiterprodukt nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die Dotierstoffkonzentration in der zusammenhängenden Zone (7) an jeder Stelle größer als 0,1%, bevorzugt größer als 10% des Maximalswerts der Dotierstoffkonzentration in der zusammenhängenden Zone (7) ist.
12. Halbleiterprodukt nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, daß die zusammenhängende Zone (7) ringförmig ausgebildet ist.
13. Halbleiterprodukt nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, daß einer der Dotierstoffbereiche (36) T-förmig ausgebildet ist.
14. Halbleiterprodukt nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, daß zumindest ein weiterer Dotierstoffbereich (41) im wesentlichen parallel zu den Dotierstoffgebieten (36) und benachbart zu der Oxidbrücke (30) ausgebildet ist.
DE19709002A 1997-03-05 1997-03-05 Verfahren zur Erzeugung von überbrückten, dotierten Zonen Ceased DE19709002A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19709002A DE19709002A1 (de) 1997-03-05 1997-03-05 Verfahren zur Erzeugung von überbrückten, dotierten Zonen
US09/035,385 US6043531A (en) 1997-03-05 1998-03-05 Method for producing bridged, doped zones
US09/461,444 US6146976A (en) 1997-03-05 1999-12-14 Method for producing bridged doped zones

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19709002A DE19709002A1 (de) 1997-03-05 1997-03-05 Verfahren zur Erzeugung von überbrückten, dotierten Zonen

Publications (1)

Publication Number Publication Date
DE19709002A1 true DE19709002A1 (de) 1998-09-24

Family

ID=7822335

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19709002A Ceased DE19709002A1 (de) 1997-03-05 1997-03-05 Verfahren zur Erzeugung von überbrückten, dotierten Zonen

Country Status (2)

Country Link
US (2) US6043531A (de)
DE (1) DE19709002A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8533034B2 (en) 2007-06-13 2013-09-10 T-Mobile International Ag Method for real-time credit calculation of different loyalty programs based on call behavior and use of IP-based multimedia subsystem (IMS) services

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351009B1 (en) * 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
US8026161B2 (en) 2001-08-30 2011-09-27 Micron Technology, Inc. Highly reliable amorphous high-K gate oxide ZrO2
US6953730B2 (en) * 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
US7160577B2 (en) 2002-05-02 2007-01-09 Micron Technology, Inc. Methods for atomic-layer deposition of aluminum oxides in integrated circuits
US6921702B2 (en) 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US6853031B2 (en) * 2003-04-17 2005-02-08 United Microelectronics Corp. Structure of a trapezoid-triple-gate FET
US7494939B2 (en) 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
US7560395B2 (en) 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US7508648B2 (en) 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics
US7399666B2 (en) 2005-02-15 2008-07-15 Micron Technology, Inc. Atomic layer deposition of Zr3N4/ZrO2 films as gate dielectrics
US7365027B2 (en) 2005-03-29 2008-04-29 Micron Technology, Inc. ALD of amorphous lanthanide doped TiOx films
US7390756B2 (en) 2005-04-28 2008-06-24 Micron Technology, Inc. Atomic layer deposited zirconium silicon oxide films
US7572695B2 (en) 2005-05-27 2009-08-11 Micron Technology, Inc. Hafnium titanium oxide films
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7575978B2 (en) 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
US7989290B2 (en) 2005-08-04 2011-08-02 Micron Technology, Inc. Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
US20070075364A1 (en) * 2005-09-30 2007-04-05 Analog Power Intellectual Properties Limited Power MOSFETs and methods of making same
JP4241856B2 (ja) * 2006-06-29 2009-03-18 三洋電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2975637A (en) * 1957-02-13 1961-03-21 Statewide Plumbing & Heating C Leak finder
US3606862A (en) * 1969-04-22 1971-09-21 Milton P Huff Pipe lining apparatus
US4034679A (en) * 1974-11-18 1977-07-12 Gaither Teddy W Automated pipeline crawler
US3979941A (en) * 1975-07-01 1976-09-14 Mid-Continent Pipeline Equipment Company Steering means particularly for internal pipe bending mandrels
FR2381657A1 (fr) * 1977-02-24 1978-09-22 Commissariat Energie Atomique Vehicule autopropulse a bras articules
US5237194A (en) * 1990-04-27 1993-08-17 Nec Corporation Power semiconductor device
US5285689A (en) * 1991-07-16 1994-02-15 The United States Of America As Represented By The United States Department Of Energy Piping inspection instrument carriage with precise and repeatable position control and location determination
US5265129A (en) * 1992-04-08 1993-11-23 R. Brooks Associates, Inc. Support plate inspection device
US5300454A (en) * 1992-11-24 1994-04-05 Motorola, Inc. Method for forming doped regions within a semiconductor substrate
US5565633A (en) * 1993-07-30 1996-10-15 Wernicke; Timothy K. Spiral tractor apparatus and method
US5548147A (en) * 1994-04-08 1996-08-20 Texas Instruments Incorporated Extended drain resurf lateral DMOS devices
US5719421A (en) * 1994-10-13 1998-02-17 Texas Instruments Incorporated DMOS transistor with low on-resistance and method of fabrication
JP3018993B2 (ja) * 1996-07-26 2000-03-13 日本電気株式会社 半導体装置の製造方法
US5744391A (en) * 1997-01-15 1998-04-28 Taiwan Semiconductor Manufacturing Company Ltd. Method to improve isolation between EEPROM devices via a field oxide anneal

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SCHADE: Mikroelektroniktechnologie, Verlag Technik Berlin 1991, S. 430, 431 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8533034B2 (en) 2007-06-13 2013-09-10 T-Mobile International Ag Method for real-time credit calculation of different loyalty programs based on call behavior and use of IP-based multimedia subsystem (IMS) services

Also Published As

Publication number Publication date
US6043531A (en) 2000-03-28
US6146976A (en) 2000-11-14

Similar Documents

Publication Publication Date Title
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE19709002A1 (de) Verfahren zur Erzeugung von überbrückten, dotierten Zonen
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE1913052A1 (de) Halbleitervorrichtung
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
EP0239652A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
DE10220359A1 (de) Siliziumkarbidhalbleitervorrichtung und Herstellungsverfahren
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE4130555C2 (de) Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren
EP1138085B1 (de) Feldeffektgesteuerter transistor und verfahren zu dessen herstellung
EP1794803A2 (de) Lateraler dmos-transistor und verfahren zu seiner herstellung
EP0029900B1 (de) Als bipolarer Transistor in einem Halbleitersubstrat ausgebildetes selbstjustiertes Schaltungs- oder Bauelement und Verfahren zur Herstellung
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE19720193C2 (de) Integrierte Schaltungsanordnung mit mindestens zwei vertikalen MOS-Transistoren und Verfahren zu deren Herstellung
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE2817342A1 (de) Verfahren zur herstellung von feldeffekttransistoren
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen
DE3842749A1 (de) Verfahren zum herstellen einer integrierten schaltung
DE3728849A1 (de) Mis (metallisolatorhalbleiter)-halbleitervorrichtung und verfahren zur herstellung derselben
DE2436517A1 (de) Halbleiter-bauteil mit einem feldeffekt-transistor mit isolierter gateelektrode, sowie verfahren zur herstellung desselben
DE2911726C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection