DE19717331A1

DE19717331A1 - Treiberschaltung

Info

Publication number: DE19717331A1
Application number: DE19717331A
Authority: DE
Inventors: James R Kuo
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 1996-04-24
Filing date: 1997-04-24
Publication date: 1997-11-06
Anticipated expiration: 2017-04-25
Also published as: KR100235927B1; US5818260A; DE19717331C2; JPH10117137A; KR970072406A

Description

Die Erfindung betrifft eine Treiberschaltung nach dem Oberbe griff des Anspruchs 1.

Datensender/-empfänger werden verwendet, um hoch integrierte Schaltkreise mit Übertragungsmedien zusammenzuführen. Die Übertragungs medien sind typischerweise Leiter auf gedruckten Schaltkreisplatinen, Substraten von Tochter- und Mutterplatinen. Mikrospuren und normale Spu ren können verwendet werden, um Übertragungsleitungen mit charakteristi schen Impedanzen in der Größenordnung von etwa 50 bis 70 Ohm zu bilden. Solche Übertragungsleitungen sind mit ihren entgegengesetzten Enden üb licherweise mit ihrer charakteristischen Impedanz abgeschlossen. Wegen dieser parallelen Realwiderstandsabschlüsse kann der wirksame Widerstand der Übertragungsleitung bis herunter zu 25 bis 35 Ohm gehen.

Ein Datensender/-empfänger ist ein Lese-/Schreib-Terminal, das in der Lage ist, Information zum Übertragungsmedium zu übertragen und von diesem zu empfangen. Ein Sender/Empfänger umfaßt typischerweise eine Leitungstreiberstufe (oder einfach "Treiber") und eine Empfängerstufe (oder einfach "Empfänger"). Der gemeinsame Zweck der Leitungstreiber und -empfänger besteht darin, Daten schnell und zuverlässig unter einer Vielzahl von Bedingungen über elektrisch lange Distanzen zu übertragen. Diese Aufgabe wird durch die Tatsache schwieriger, daß extern eingeführ tes Rauschen und Masseverschiebungen die Daten erheblich beeinträchtigen können.

Treiber verstärken den digitalen Signalausgang von dem hoch in tegrierten Schaltkreis, so daß die Signale richtig über das Übertra gungsmedium übertragen werden können. Empfänger sind typischerweise Dif ferentialverstärker, die Signale von dem Übertragungsmedium empfangen und dem hochintegrierten Schaltkreis Ausgänge zur Verfügung stellen, die repräsentativ für die von dem Medium empfangene digitale Information sind.

Konventionelle Treiber haben gewöhnlich eine Pegelverschie bungsmöglichkeit, um Kompatibilität mit unterschiedlichen Techniken in tegrierter Schaltkreise zu erzielen. Bevor ein Treiber ein Signal über ein Übertragungsmedium gibt, ändert der Treiber den nominellen Span nungshub (oder den dynamischen Signalbereich), der von der hochinte grierten Schaltung verwendet wird, beispielsweise CMOS, TTL, ECL usw., auf einen anderen Spannungshub, der von dem Übertragungsmedium verwendet wird. Demgemäß verstärkt ein Treiber nicht nur ein digitales Signal, sondern ändert auch seinen nominellen Spannungshub.

Ein unterschiedlicher nomineller Spannungshub wird normaler weise verwendet, wenn Daten über ein Übertragungsmedium laufen, um Lei stung einzusparen. Im einzelnen ist die intern von dem Treiber ver brauchte Leistung proportional dem nominellen Spannungshub des binären Signals, das er an die Übertragungsleitung anlegt. Deshalb wird der Lei stungsumsatz herabgesetzt, wenn der Treiber ein Signal mit einem relativ kleinen Spannungshub über das Übertragungsmedium überträgt.

Es ist üblich geworden, Signale mit dem BTL-Signalpegel über ein Übertragungsmedium zu übertragen. BTL ("Backplane Transceiver Lo gic") wird so bezeichnet, weil BTL primär in den rückseitigen Platinen bussen von Mutterplatinen verwendet wurde. Da der nominelle Spannungshub von BTL 1,0 V (logisch niedrig) bis 2,1 V (logisch hoch) beträgt, ist der Leistungsumsatz geringer, als er es wäre, wenn die Signale über die Übertragungsleitungen bei CMOS-Pegeln (0 V bis 3,3 V oder 0 V bis 5 V) oder TTL-Signal-Pegeln (0 V bis 3,5 V) übertragen würden.

Bipolartechnik ist zum Realisieren von Eingangs-/Ausgangskom ponenten, wie Leitungs- oder Bustreibern, wegen der extrem hohen Strom verstärkungscharakteristik attraktiv. Hohe Stromverstärkung ist in einem Bussystem wichtig, weil die Treiber in der Lage sein müssen, Übertra gungsleitungen sowohl im unbelasteten als auch im belasteten Zustand an zusteuern.

Obwohl die Bipolartechnik in der Lage ist, den für das Ansteu ern eines Rückwandbusses erforderlichen Strom zu erzeugen, leidet sie gleichwohl an einer Anzahl von Nachteilen. Erstens haben Bipolartransi storen eine hohe Kollektorkapazität, die zu einer hohen Treiberausgangs kapazität führt. Zweitens haben Bipolartreiber extrem schnell ansteigen de und abfallende Flanken. Ohne Steuerung können die schnell ansteigen den und abfallenden Flanken Masserücksprung hervorrufen sowie Ausgangs über-/-unterschuß und Übersprechen zwischen Busleitern. Diese nachteili gen Effekte können erheblich den Rauschabstand eines Empfängers herab setzen. Ein anderer Nachteil von Bipolartreibern ist die Verschiebung zwischen ihren Einschalt- und Ausschaltverzögerungen. Andere Nachteile von bipolaren Treibern sind hoher Leistungsumsatz und die Ineffizienz hochgradiger Integration infolge niedriger Gatterdichte und hoher Ko sten.

Signale sind über Übertragungsleitungen auch bei sogenannten GTL-Signalpegeln übertragen worden, vgl. US-PS 5 023 488, in der solche GTL-Treiber und Empfänger zur Schnittstellenbildung von hochintegrierten CMOS-Schaltungen mit Übertragungsleitungen beschrieben sind. Der nomi nelle Spannungshub von GTL beträgt etwa 0,3 V (logisch niedrig) bis 1,2 V (logisch hoch).

Dieser GTL-Treiber hat eine Anzahl von Nachteilen, die zu Aus gangpulsverzerrung führen. Erstens verhindert die Rückkopplungsschal tung, die eingesetzt wird, um die Anstiegsflanke des Ausgangs zu steu ern, die Drainspannung des Ausgangstransistors am Anstieg auf einen Pe gel, der hinreichend über seiner Gatespannung liegt. Da die Drainspan nung niedrig gehalten wird, kann der Ausgang nur hoch gehen, wenn die Rückkopplungsschaltung gesperrt wird, was die Ausbreitungsverzögerung durch den Treiber erhöht. Ein zweiter Nachteil des GTL-Treibers besteht darin, daß seine Rate der Anstiegszeit t_r und Abfallszeit t_f die Durch schaltverzögerung, die Ausschaltverzögerung und die Ausbreitungsverzöge rung empfindlich gegenüber Temperaturänderungen und Änderungen der Ver sorgungsspannung wie auch gegenüber Prozeßvariationen sind. Ein dritter Nachteil des GTL-Treibers besteht darin, daß seine minimale Anstiegszeit t_r und Abfallzeit t_f zu schnell sind, was zu Masserücksprung, Ausgangs überschießen und erheblichem Übersprechen führt.

Aufgabe der Erfindung ist es, eine Treiberschaltung nach dem Oberbegriff des Anspruchs 1 zu schaffen, bei der ein Ausgangsspannungs hub von etwa 0,3 V (logisch niedrig) bis 1,2 V (logisch hoch) vorgesehen ist und die die Nachteile des oben erörterten GTL-Treiber vermeidet.

Diese Aufgabe wird entsprechend dem kennzeichnenden Teil des Anspruchs 1 gelöst.

Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.

Die Erfindung wird nachstehend anhand eines in den beigefügten Abbildungen dargestellten Ausführungsbespiels näher erläutert.

Fig. 1A und IB sind schematische Diagramme, die einen Übertra gungsleitungstreiber gemäß der Erfindung zeigen.

Fig. 2A, 2B und 2C sind schematische Diagramme, die eine Stromquelle zeigen, welche in dem Treiber nach Fig. 1A und 1B verwendet werden kann.

Fig. 3, 4 und 5 sind Zeitdiagramme zur Erläuterung des Be triebs des Übertragungsleitungstreibers nach Fig. 1A und 1B.

In Fig. 1A und 1B ist ein Übertragungsleitungstreiber 100 ge mäß der Erfindung dargestellt. Der Treiber 100 wird für die Übertragung von Datensignalen zu einer Übertragungsleitung 102 verwendet, welche Da tensignale von einem Datensystem, etwa einem hochintegrierten Schalt kreis, erzeugt werden. Der Treiber 100 hat einen programmierbaren Aus gangsspannungshub am Ausgang V_OUT und eine programmierbare Flankenrate steuerung. Es handelt sich um einen hochgeschwinden Bustreiber mit schneller Einschalt- und Ausschaltverzögerung, der bei einer Datenrate von 250 MHz oder mehr betrieben werden kann, und er hat eine geringe Ausgangsimpulsverzerrung. Der Treiber 100 enthält Schaltkreise, die ihn relativ unempfindlich gegenüber Temperatur-, Versorgungs- und Herstell prozeßänderungen machen.

Die programmierbare Flankenratesteuerung des Treibers 100 ten diert dahin, das Bus- oder Übertragungsleitungsklingeln zu reduzieren, das durch Reflektionen infolge Impedanzfehlanpassung hervorgerufen wird. Darüberhinaus ermöglicht die Fähigkeit zur Steuerung der Flankenrate ei ne längere Blindleitungslänge mit weniger Klingeln und verringert das Übersprechen am nahen Ende und am fernen Ende. Das Übersprechen am fer nen Ende ist direkt proportional der Flankenrate. Masserücksprung, Ver sorgungsklingeln und elektromagnetische Interferenz werden ebenfalls verringert.

Wie unten diskutiert, umfaßt der Treiber 100 einen Ausgangs transistor M10, der eingeschaltet wird, um den Ausgang V_OUT nach unten zu ziehen, und ausgeschaltet wird, um den Ausgang V_OUT auf hoch gehen zu lassen. Die Gatespannung des Ausgangstransistors M10 hat eine Abfallzeit T_f und eine Anstiegszeit T_r. Im allgemeinen gilt, daß mit längerer Ab fallzeit T_f die Durchschaltzeit T_on des Transistors M10 zunimmt und daß mit längerer Anstiegszeit T_r die Aus-Zeit T_off des Transistors M10 zu nimmt. Wenn die Anstiegszeit T_r gleich der Abfallzeit T_f ist, dann ist die Aus-Zeit T_off größer als die Ein-Zeit T_on Die Datenrate wird redu ziert, wenn das Verhältnis der Abfallzeit zur Anstiegszeit T_f/T_r erhöht wird.

Der Treiber 100 arbeitet als Inverter. Er ist ausgelegt, um Binärsignale auf CMOS-Pegel zu empfangen, d. h. Digitalsignale mit einem Spannungshub von etwa 0 V (logisch niedrig) bis 3,3 V (logisch hoch), und zwar von einem Datensystem am Eingang V_IN. Der Treiber 100 hat Pe gelverschiebungsfähigkeit, so daß die Datensignale, bereitgestellt für die Übertragungsleitung 102 über Ausgang V_OUT, innerhalb eines unter schiedlichen nominalen Spannungshubes arbeiten. Der Spannungshub der Ausgangsspannung V_OUT des Treibers 100 ist programmierbar. Im einzelnen kann die Ausgangsspannung V_OUT entsprechend der Backplane-Transceiver- Logic-Norm (BTL) programmiert werden, d. h. Digitalsignale mit einem Spannungshub von etwa 1,0 V (logisch niedrig) bis 2,1 V (logisch hoch). Der Spannungshub der Ausgangsspannung V_OUT des Treibers 100 kann auch so programmiert werden, daß er dem sogenannten "GTL"- oder "GTL⁺"-Signalpe gel entspricht, der oben diskutiert wurde, und der 0,3 V +/- 0,1 V (lo gisch niedrig) bis 1,2 V +/- 5% (logisch hoch) entspricht, abhängig von den Versorgungsspannungsänderungen. Zusätzlich kann der Spannungshub der Ausgangsspannung V_OUT auf die hier so bezeichneten "KTL"-Signalpegel von 0,5 V (logisch niedrig) bis 1,5 V (logisch hoch) programmiert werden. Es wird angenommen, daß ein Wert von 0,5 V anstatt 0,3 V für logisch nied rig besser in der Lage ist, Interferenz zu vermeiden, die durch Masse rauschen hervorgerufen wird, während auch die Nachteile eines Wertes von 1,0 V für logisch niedrig vermieden werden. Demgemäß kann der Ausgang des Treibers 100 programmiert werden, um kompatibel mit der BTL-Norm, den sogenannten GTL- und GTL⁺-Signalpegeln oder den hier so bezeichneten KTL-Signalpegeln zu sein.

Die Übertragungsleitung 102 hat generell eine relativ niedrige Impedanz und wird mit Spannungspegeln V_T abgeschlossen. Die Übertra gungsleitung 102 ist typischerweise eine Mikrospur oder eine Streifen leitung mit einer charakteristischen Impedanz in der Größenordnung von etwa 50 bis 70 Ohm. Normalerweise ist die Übertragungsleitung an ihrem entgegengesetzten Ende mit ihrer charakteristischen Impedanz abgeschlos sen, so daß die effektive Resistanz der parallelen Abschlußwiderstände RT (nur ein Widerstand ist gezeigt) annähernd 25 bis 35 Ohm beträgt. Wenn der Treiber 100 programmiert ist, um mit BTL-Signalpegeln zu arbei ten, dann ist die Spannung V_T gleich 2,1 V. Wenn andererseits der Trei ber 100 programmiert, um bei GTL-Signalpegeln zu arbeiten, ist die Span nung V_T gleich 1,2 V.

Der Treiber 100 umfaßt einen Ausgangstransistor M10, eine Hauptladestufe 106, einen Hauptladestufen-Impulserzeugungsschaltkreis 114, eine Anfangsladestufe 110, eine Ladungshaltestufe 112, eine Haupt entladestufe 108 und eine Spitzenentladstufe 104. Die Hauptladestufe 106, die Anfangsladestufe 110 und die Ladungshaltestufe 112 reagieren auf Datensignale, die am Eingang V_IN empfangen werden, und bewirken, daß der Ausgangstransistor M10 durchschaltet, um einen logisch niedrig lie genden Pegel an dem Ausgangsknoten V_OUT zu erzeugen. Die Hauptentlade stufe 108 und die Spitzenentladestufe 104 reagieren auf Datensignale, die am Eingang V_IN empfangen werden, und bewirken das Ausschalten des Transistors M10, um einen logisch hoch liegenden Pegel am Ausgangsknoten V_OUT zu er zeugen.

Der Ausgangstransistor M10 ist vorzugsweise ein n-Kanal-MOSfET mit sehr breitem Kanal und offenem Drain. Der Drain des Transistors M10 ist mit der Übertragungsleitung 102 gekoppelt, und die Source ist mit Masse gekoppelt. Die Kanalbreite des Transistors M10 sollte um Größen ordnungen größer sein als seine Kanallänge, um den wirksamen Widerstand seiner Drain-Source-Strecke während der Leitung zu reduzieren. Vorzugs weise hat der Transistor M10 eine Kanalbreite von 1600 µm und eine Ka nallänge von 1 µm. Obwohl nur ein einzelner Transistor M10 dargestellt ist, versteht es sich darüberhinaus, daß er durch Verbindung irgendeiner Anzahl von n-Kanal-Transistoren parallel zueinander hergestellt werden kann; solche Parallelschaltungen können verwendet werden, um einen Tran sistor M10 der gewünschten effektiven Kanalbreite zu erzeugen. Bei spielsweise ist dem Transistor M10 ein zweiter Transistor M12 mit einer Kanalbreite von 400 µm und einer Kanallänge von 1 µm parallelgeschaltet dargestellt.

Um die Wirkungsweise des Treibers 100 zu verstehen, wird auf die Zeitdiagramme nach Fig. 3, 4 und 5 verwiesen zusammen mit den sche matischen Diagrammen nach Fig. 1A und 1B.

Der Zweck der Hauptladestufe 106 besteht darin, einen Hauptla destrom I_main dem Gate des Transistors M10 zuzuführen. Das Laden des Ga tes von Transistor M10 zieht ihn hoch, was den Transistor M10 in leiten den Zustand schaltet. Der Transistor M10 führt Strom vom Ausgangsknoten V_OUT nach Masse. Der Strom fließt durch die Widerstände RT und erzeugt einen Spannungsabfall über diesem, was die Spannung am Ausgang V_OUT dazu bringt, auf niedrigen Pegel zu gehen. Ein Spannungserfassungsverstärker 116 wird verwendet, um zu erfassen, wann V_OUT etwa gleich dem vorpro gramrrierten logisch niedrigen Pegel ist. Der Wert von V_OUT in dem nied rigen Zustand hängt davon ab, ob der Treiber 100 als BTL- oder GTL-kom patibel programmiert ist.

Die Hauptladestufe 106, die durch den schaltenden p-Kanal-Transistor M26 eingeschaltet wird, liefert den Hauptladestrom I_main an das Gate von Transistor M10 für eine Zeitdauer, die eine Hauptladezeit periode t_main nicht übersteigt. Der Hauptladestrom I_main wird dem Gate des Transistors M10 hinreichend lange zugeführt, um ihn durchzuschalten. Sobald der Transistor M10 in den leitenden Zustand geschaltet ist, wird der Hauptladestrom I_main abgestoppt, um Leistung einzusparen.

Die Hauptladestufe 106 umfaßt einen Spannungserfassungsver stärker 116 mit Transistoren M14, M16, M18, M20, die im wesentlichen wie dargestellt miteinander verbunden sind. Der Spannungserfassungsverstär ker 116 ist ein einstufiger CMOS-Differentialverstärker. Der Verstärker 166 vergleicht eine Referenzeingangsspannung V_REF mit der Ausgangsspan nung V_OUT des Treibers 100. Der Treiber 100 ist auf Ausgangs-BTL-Pegel signale programmiert, indem man V_REF gleich 1,0 V setzt, KTL-Pegelsigna le durch Setzen von V_REF auf 0,5 V und GTL-Pegelsignale durch Setzen von V_REF auf 0,3 V. Der Verstärker 116 erkennt, wenn die Spannung am Aus gangsknoten V_OUT im wesentlichen gleich dem programmierten logisch nied rigen Pegel ist.

Zwei p-Kanal-Stromquellentransistoren M24, M22 sind mit dem Verstärker 116 verbunden. Der Zweck der Transistoren M24, M22 besteht darin, Veränderungen in der Versorgungsspannung und der Temperatur zu kompensieren. Sie werden von den Stromquellenausgängen IP1/IP2 gesteu ert, die weiter unten erörtert werden. Die Stromquellenausgänge IP1/IP2 zusammen mit den Stromquellentransistoren M22, M24 bilden ein Mittel für das Einstellen des Source-Drain-Stroms I_SD, der von den Transistoren M22, M24 geführt wird, um Temperatur- und Spannungsversorgungsänderungen (V_DD) zu kompensieren. Die Effekte von Temperatur- und Versorgungsspan nungsänderungen auf MOSFET-Transistoren wie auch der Schaltkreis, der die Stromquellenausgänge IP1/IP2 liefert, werden im einzelnen weiter un ten beschrieben. Für die jetzige Diskussion betreffend die grundsätzli che Wirkungsweise des Treibers 100 kann jedoch angenommen werden, daß die Ausgänge IP1/IP2 ein Source-Gate-Potential V_SG bei den Transistoren M22, M24 derart halten, daß sie immer dann Strom führen, wenn der Tran sistor M26 durchgeschaltet ist.

Der Transistor M26 kann eine Kanalbreite von 200 µm und eine Kanallänge von 1 µm haben, die Transistoren M22, M24 können Kanalbreiten von 300 µm und Kanallängen von 1 µm haben. Die Transistoren M14, M16 können Kanalbreiten von 60 µm und Kanallängen von 1 µm haben, und die Transistoren M18, M20 können Kanalbreiten von 50 µm und Kanallängen von 1 µm haben.

Der schaltende p-Kanal-Transistor M26 wird von dem Hauptlade stufen-Impulserzeugungsschaltkreis 114 gesteuert. Der Zweck des Schalt kreises 114 besteht darin, einen Hauptimpuls an das Gate von Transistor M26 zu legen. Der Hauptimpuls ist ein negativer Impuls und hat eine Län ge etwa gleich der Hauptladezeitperiode. Da der Transistor M26 ein p-Kanal-Transistor ist, schaltet der negative Hauptimpuls den Transi stor M26 ein, so daß er während einer Zeitperiode Strom führt, die etwa gleich der Hauptladezeitperiode t_main ist. Deshalb führt der Spannungs erfassungsverstärker 116 Strom zum Gate des Transistors M10, und zwar für eine Zeitperiode, die die Hauptladezeitperiode t_main nicht über steigt.

Das Gate des Transistors M26 ist mit den Drains der Transisto ren M28, M30 über Knoten N4 gekoppelt. Wenn die in Serie geschalteten Transistoren M30, M36, M38 gleichzeitig durchgeschaltet werden, wird das Gate des schaltenden p-Kanal-Transistors M26 heruntergezogen, so daß er durchschaltet und bewirkt, daß der Strom I₁ fließt. Wenn jedoch irgend einer der parallegeschalteten Transistoren M28, M32, M34 einschaltet, wird mindestens einer der seriengeschalteten Transistoren M30, M36, M38 ausgeschaltet, und das Gate des schaltenden p-Kanal-Transistors M26 wird hochgezogen, so daß er ausschaltet und verhindert, daß der Strom I₁ fließt. Wenn beispielsweise das EN_IN-Signal niedrig liegt, wird Transi stor M28 eingeschaltet und Transistor M30 ausgeschaltet. Dies zieht das Gate des Transistors M26 hoch und sperrt die Hauptladestufe 106. Wenn jedoch das EN_IN-Signal hoch liegt, wird Transistor M28 ausgeschaltet und Transistor M30 eingeschaltet. Dies ermöglicht, daß das Gate des Transistors M26 niedrig gezogen wird, wenn beide Transistoren M36, M38 eingeschaltet sind.

Der Hauptladestufen-Impulserzeugungsschaltkreis 114 enthält einen p-Kanal-Transistor M40 und einen n-Kanal-Transistor M48, die zur Bildung eines CMOS-Inverters 117 verbunden sind. Der Eingang des CMOS-Inverters 117 ist mit dem Eingangsknoten V_IN des Treibers 100 verbunden. Der CMOS-Inverter 117 umfaßt auch zwei seriengeschaltete Stromquellen transistoren M44, M46, die durch die Stromquellenausgänge IN1/IN2 ge steuert werden, was weiter unten erörtert wird. Der CMOS-Inverters 117 hat eine Ausbreitungsverzögerung, die durch Einstellen der Stromquellen ausgänge IN1/IN2 einstellbar ist. Im einzelnen verändern die Stromquel lenausgänge IN1/IN2 die Gatespannungen von Transistoren M44, M46 zwecks Kompensation bezüglich Temperaturänderung und Änderungen der Versor gungsspannung V_DD. Zusätzlich jedoch können die Stromquellenausgänge IN1/IN2 selektiv programmiert werden, wie weiter unten erörtert, so daß sie unterschiedliche Werte annehmen, was dazu führt, daß die Gatespan nungen der Transistoren M44, M46 auf verschiedene unterschiedliche Werte programmierbar sind. Durch Programmieren der Gatespannungen der Transi storen M44, M46 wird dadurch auch der Strom programmiert, der von den Transistoren M44, M46 geführt wird.

Die Ausbreitungsverzögerung des CMOS-Inverters 117, d. h. die Zeit, die zwischen 50% seines Eingangsschaltübergangs und 50% seines Ausgangsschaltübergangs verstreicht, hängt von der Geschwindigkeit ab, mit der sein Ausgang nach oben oder nach unten geht. Die Geschwindig keit, mit der der Ausgang nach oben und nach unten geht, hängt von der Stärke des Ladestromes für den CMOS-Inverters 117 ab, der von dem Tran sistor M40 geführt wird, und der Stärke des Entladestromes für CMOS-In verter 117, der von Transistor M48 geführt wird. Die Ausbreitungsverzö gerung des CMOS-Inverters 117 ändert sich, wenn die Lade- und Entlade ströme geändert werden.

Da der von den Transistoren M44, M46 geführte Strom einstell bar ist, ist auch der Entladestrom des CMOS-Inverters 117, der von Tran sistor M48 geführt wird, einstellbar. Durch Einstellen des Entladestro mes des CMOS-Inverters 117 wird die Geschwindigkeit, mit der sein Aus gang nach unten gezogen wird, eingestellt. Demgemäß ist die Ausgangs- Hoch/Niedrig-Ausbreitungsverzögerungszeit des CMOS-Inverters 117 durch die Stromquellenausgänge IN1/IN2 einstellbar.

Die Hoch/Niedrig-Ausbreitungsverzögerung des CMOS-Inverters 117 ist etwa gleich der Hauptladezeitperiode t_main. Demgemäß wird die Hauptladezeitperiode t_main, bei der es sich um die Zeit handelt, während der Transistor M26 im leitenden Zustand ist, programmiert durch Program mieren der Hoch/Niedrig-Ausbreitungsverzögerung des CMOS-Inverters 117.

Während der Eingang V_IN niedrig liegt, ist der Transistor M36 ausgeschaltet und Transistor M38 eingeschaltet. Transistor M38 ist ein geschaltet, weil der CMOS-Inverter 117 (d. h. Transistoren M40, M48) das Gate des Transistors M48 hochzieht. Unter der Annahme, daß das EN_IN-Si gnal hoch liegt, so daß der Schaltkreis entsperrt ist, wenn der Eingang I_IN sich von niedrig auf hoch ändert, schaltet der Transistor M36 sofort ein. Wegen der Verzögerung, die durch CMOS-Inverter 117 hervorgerufen wird, bleibt der Transistor M38 während dieser Verzögerung eingeschal tet. Diese Verzögerungszeit ist die Hauptladezeitperiode t_main Während der Hauptladezeitperiode t_main sind die Transistoren M36, M38 gleichzei tig eingeschaltet, und das Gate des Transistors M26 wird nach unten ge zogen, so daß er durchschaltet. Der CMOS-Inverter 117 zieht jedoch schließlich, nämlich am Ende der Hauptladezeitperiode t_main, das Gate des Transistors M38 nach unten, so daß er ausschaltet. Wenn dies ein tritt, schaltet der Transistor M34 ein und zieht des Gate des Transi stors M26 hoch, so daß er ausschaltet und bewirkt, daß der Strom I1 auf hört zu fließen.

Während der Hauptladezeitperode t_main, wenn der Transistor M26 durchgeschaltet ist, wird der Übergangsstrom I₁ am Ausgang von hoch auf niedrig durch die Ausgangsspannung V_OUT. Über das Differentialtransisto renpaar M14, M16 reguliert. Der Hauptladestrom I_main erreicht seinen ma ximalen Pegel, d. h. gleich Strom I1, wenn die Ausgangsspannung V_OUT auf ihrem höchsten Pegel ist. Der Strom I1 wird in solcher Weise reguliert, daß die Treiberausgangsspannung V_OUT einen weichen Hoch/Niedrig-Über gang hat. Wenn die Ausgangsspannung V_OUT auf die Referenzspannung V_REF abgenommen hat, d. h. 1,0 V für BTL, 0,5 V für KTL und 0,3 V für GTL, fällt der Strom I1 auf 0, und die Gatespannung des Transistors M10 hört auf anzusteigen. Demgemäß wird die Ausgangsspannung V_OUT auf den Refe renzspannungspegel V_REF geklemmt.

Die Transistoren M28, M34 können Kanalbreiten von 10 µm und Kanallängen von 1 µm haben, der Transistor M32 kann eine Kanalbreite von 15 um und eine Kanallänge von 1 µm haben, die Transistoren M36, M38 kön nen Kanalbreiten von 100 µm und Kanallängen von 1 µm haben, die Transi storen M40, M42 können Kanalbreiten von 5 µm und Kanallängen von 1 µm haben, die Transistoren M44 können Kanalbreiten von 70 µm und Kanallän gen von 1 µm haben, und Transistor M48 kann eine Kanalbreite von 20 µm und eine Kanallänge von 1 µm haben.

Der Zweck der Anfangsladestufe 110 besteht darin, einen an fänglichen Ladestrom I_init für das Gate des Transistors M10 während ei ner Zeitperiode bereitzustellen, die nicht eine Anfangsladezeitperiode T_init über steigt. Die Anfangsladezeitperiode I_init ist kürzer als die Hauptladezeitperiode t_main Der Anfangsladestrom I_init lädt schnell das Gate des Transistors M10 bis zu dem Punkt auf, wo die Gate-Source-Span nung etwa gleich der Schwellenspannung V_TH ist. Mit anderen Worten er höht der Anfangsladestrom I_init die Gatespannung des Transistors M10 schnell bis zu dem Punkt, wo der Transistor M10 Strom zu führen beginnt und den Ausgang V_OUT nach unten zieht. Die Anfangsladezeitperiode T_init hat eine Länge etwa gleich der Zeitperiode, die erforderlich ist, die Gatespannung des Transistors M10 von Masse auf den Schwellenpegel V_TH zu erhöhen.

Die Anfangsladestufe 110 enthält zwei schaltende p-Kanal-Tran sistoren M50, M52 und zwei p-Kanal-Stromquellentransistoren M58, M60, sämtlich wie dargestellt in Serie geschaltet. Die Gates der Transistoren M58 und M60 sind mit Stromquellenausgängen IPUL1/IPUL2 verbunden, um die Anfangsladestufe 110 bezüglich Ä.nderungen von Temperatur und Versor gungsspannung V_DD zu kompensieren. Das Gate des Transistors M52 ist mit den Drains der Transistoren M62, M64 verbunden, die einen Inverter bil den, dessen Eingang mit dem Eingang V_IN verbunden ist. Das Gate des Transistors M50 ist mit den Drains von Transistoren M54, M56 verbunden, die einen Inverter bilden, dessen Eingang mit den Drains der Transisto ren M62, M64 verbunden ist. Wenn der Eingang V_IN sich von niedrig auf hoch ändert, schaltet der Transistor M52 ein. Der Transistor M50 bleibt eingeschaltet, bis Transistor M54 das Gate von Transistor M50 nach einer Verzögerung hoch zieht. Die Verzögerungperiode ist die Anfangsladezeit periode T init′ Mit anderen Worten sind die schaltenden Transistoren M50, M52 gleichzeitig während der Anfangsladezeitperiode T_init im leitenden Zustand. Die Transistoren M50, M52, M58, M60 sind demgemäß alle im lei tenden Zustand, und der Anfangsladestufenstrom I_init wird an das Gate von Transistor M10 während einer Zeitperiode angelegt, die gleich der Verzögerung des Inverters ist, der aus Transistoren M54, M56 gebildet wird, oder gleich der Anfangsladezeitperiode I_init.

Die Transistoren M58, M60 können Kanalbreiten von 160 µm und Kanallängen von 1 µm haben, der Transistor M50 kann eine Kanalbreite von 50 µm und eine Kanallänge von 1 µm haben, die Transistoren M52 können eine Kanalbreite von 40 µm und eine Kanallänge von 1 µm haben, der Tran sistor M54 kann eine Kanalbreite von 10 µm und eine Kanallänge von 4 µm haben, und der Transistor M56 kann eine Kanalbreite von 5 µm und eine Kanallänge von 1 µm haben.

Die Ladehaltestufe 112 liefert den Strom I_hold an das Gate von Transistor M10 und wird verwendet, um das Gate von Transistor M10 hoch zu halten, nachdem die Ströme I_init und I_main ausschalten. Ein schalten der p-Kanal-Transistor M72 ist mit seinem Gate an die Drains von Transi storen M62, M64 angekoppelt. Solange der Eingang V_IN hoch liegt, wird das Gate von Transistor M72 niedrig gezogen, so daß der Transistor M72 eingeschaltet wird. Die Stromquellentransistoren M76, M74 werden von den Stromquellenausgängen IP1 bzw. IP2 gesteuert. Wenn die Transistoren M72, M74, M76 sämtlich eingeschaltet sind, wird der Strom I_hold zu dem Gate von Transistor M10 geführt. Der Strom I_hold fließt solange, wie der Ein gang V_IN hoch liegt (und das EN-IN-Signal ebenfalls hoch ist). Darüber hinaus fließt, nachdem Strom I₁ aufgehört hat zu fließen, der Strom I_hold durch Transistor M20, um einen Weg zur Masse zu finden. Transisto ren M74, M76 können Kanalbreiten von 24 µm und Kanallängen von 1 µm ha ben, und der Transistor M72 kann eine Kanalbreite von 6 µm und eine Ka nallänge von 1 µm haben.

Wenn der Eingang V_IN auf niedrig geht, bewirkt die Spitzenent ladestufe 104 eine Spitzenentladung oder ein Ausfalten des Stromes I_spike, um die Abschaltverzögerung des Ausgangstransistors M10 zu verrin gern. Die Spitzenentladestufe 101 enthält die schaltenden n-Kanal-Tran sistoren M78, M80, den Inverter 120 und die n-Kanal-Stromquellentransi storen M82, M84, die wie dargestellt verbunden sind. Der Spitzenentlade strom I_spike fließt nur während die Transistoren M78, M80 gleichzeitig im leitenden Zustand sind. Wenn der Eingang V_IN auf niedrig geht, schal tet der Transistor M78 sofort ein, und Transistor M80 schaltet nach ei ner durch den Inverter 120 hervorgerufenen Verzögerung ab. Die Zeitperi ode, während welcher der Spitzenentladestrom I_spike fließt, ist die Zeitperiode t_spike, d. h. die Gateverzögerung des Inverters 120. Der Spitzenentladestrom I_spike reduziert die Abschaltverzögerung des Transi stors M10 derart, daß der Treiberausgang V_OUT einen monoton ansteigenden Übergang hat. Demgemäß wird der Spitzenentladestrom I_spike durch die Ga teverzögerung des Inverters 120 gesteuert.

Der Transistor M78 kann eine Kanal breite von 10 µm und eine Kanallänge von 1 µm haben, der Transistor M80 kann eine Kanallbreite von 30 µm und eine Kanallänge von 1 µm haben, und die Transistoren M82, M84 können Kanalbreiten von 60 µm und Kanallängen von 1 µm haben. Der im In verter 120 enthaltende n-Kanal-Transistor kann eine Kanal breite von 5 µm und eine Kanallänge von 1 µm haben, und der in Inverter 120 enthaltene p-Kanal-Transistor kann eine Kanalbreite von 10 µm und eine Kanallänge von 1 µm haben.

Der Zweck der Hauptentladestufe 108 besteht darin, einen Ent ladestrom I_dis von dem Gate des Transistors M10 nach Masse zu bilden, um den Niedrig/Hoch-Übergang des Ausgangs V_OUT fortzusetzen. Das Entladen des Gates von Transistor M10 schaltet ihn in einen nicht leitenden Zu stand. Wenn der Transistor M10 im nichtleitenden Zustand ist, fließt kein Strom mehr vom Ausgang V_OUT nach Masse. Dies bewirkt, daß die Aus gangsspannung V_OUT hoch geht, weil kein Strom mehr durch den Widerstand RT fließt. Der Wert von V_OUT in seinem hochliegenden Zustand hängt davon ab, ob der Treiber 100 auf BTL-, KTL- oder GTL-Kompatibilität program miert ist.

Die Hauptentladestufe 108 enthält einen schaltenden n-Kanal-Transistor M86, dessen Gate an die Drains von Transistoren M62, M64 über Knoten N2 angekoppelt ist. Wenn der Eingang V_IN nach unten geht, schal tet der Transistor M86 ein, und der Entladestrom I_dis beginnt zu fließen. Der Entladestrom I_dis enthält das Gate von Transistor M10, um seine Gate-Source-Spannung V_GS zu verringern. Zwei n-Kanal-Transistoren M88, M90 bilden einen Stromspiegel, bei dem Transistor M88 an Transistor M86 angekoppelt ist, um den Entladestrom I_dis zu führen. Der Transistor M90 ist mit zwei p-Kanal-Stromquellentransistor M94, M92 gekoppelt, die von den Stromquellenausgängen IP1 bzw. IP2 gesteuert werden. Wegen des von Transistoren M88, M90 gebildeten Stromspiegels wird der Entladestrom I_dis von dem Strom gesteuert, den die Stromquellentransistoren M92, M94 führen.

Die Sources der Transistoren M88, M90 sind an die Emitter von zwei parasitären pnp-Transistoren Q10, Q12 wie auch an einen Widerstand R2 angekoppelt. Die Transistoren Q10, Q12 werden vorzugsweise jeweils aus einem PMOS-Transistor gebildet, anstatt Bipolartransistoren zu ver wenden. Im einzelnen wird der Drain eines PMOS-Transistors als Kollek tor, die Source des PMOS-Transistors als Emitter und das n-Substrat des PMOS-Transistors als die Basis verwendet. Durch Verwenden eines PMOS-Transistors anstelle eines Bipolartransistors wird Chipfläche und Lei stungsumsatz eingespart.

Die Transistoren Q10, Q12 und Widerstand R2 bilden eine Klemm schaltung, die die Gate-Source-Spannung V_GS des Transistors M10 auf ei nen ersten Spannungspegel klemmt, um den Entladestrom I_dis zu hindern, die Gate-Source-Spannung V_GS des Transistors M10 vollständig bis auf Masse abzubauen. Die Transistoren Q1O, Q12 sind diodengeschaltet, d. h. jeder ist mit seiner Basis an seinen Kollektor gekoppelt, und die Kol lektoren sind beide an Masse gekoppelt. Wegen der Diodenverbindungen der Transistoren Q10, Q12 werden die Transistoren effizient als p-n-Sperr schicht ähnlich einer regulären Diode benutzt. Der Zweck der Transisto ren Q10, Q12 besteht darin, die Gate-Source-Spannung V_GS des Transistors M10 auf einen Spannungspegel gleich der Basis der Basis-Emitter-Spannung V_BE der Transistoren Q10 zu klemmen. Auf diese Weise nimmt die Gate-Source-Spannung V_GS des Transistors M10 nicht vollständig bis auf null ab, und die Einschaltverzögerung des Transistors M10 wird deutlich ver ringert.

Zusätzlich sind die Sources der Transistoren M88, M90 an einen n-Kanal-Transistor M96 gekoppelt, der Teil eines Nebenschlußschaltkrei ses ist, der durch den Entsperreingang EN_IN gesteuert wird. Der Neben schlußtransistor M96 ist mit den Emittern der Klemmtransistoren Q10, Q12 gekoppelt und umgeht die Klemmschaltung, so daß der Entladestrom I_dis die Gate-Source-Spannung V_GS des Ausgangstransistors M10 bis auf einen zweiten Spannungspegel herabsetzen kann, der niedriger ist als die Ba sis-Emitter-Spannungen der Transistoren Q10, Q12. Der Nebenschlußtransi stor M96 reagiert auf an den Entsperreingang EN_IN angelegte Signale und ist so angekoppelt, daß sein stromführender Kanal einen weniger wider standsbehafteten Pfad nach Masse für den Entladestrom I_dis als die Klemmtransistoren Q10, Q12 bildet.

Das Gate des Transistors M96 ist mit einem Inverter 122 gekop pelt, dessen Eingang mit dem Entsperreingang EN_IN gekoppelt ist. Zwei Stromquellentransistoren M98, M100 sind in Serie mit der Source des Transistors M96 gekoppelt. Wenn der EN_IN-Eingang niedrig liegt, ist der Schaltkreis gesperrt, weil Transistor M96 einschaltet und den von den Transistoren M88, M90 erzeugten Strom im Nebenschluß nach Masse führt. Dies zwingt die Gate-Source-Spannung V_GS des Transistors M10 auf einen hinreichend niedrigen Wert, um sicherzustellen, daß der Drainstrom des Transistors M10 weniger als 100 µA beträgt, was kompatibel mit der BTL-Ausgangsleckstromspezifikation ist. Demgemäß wird der Leckstrom des Transistors M10 gesteuert. Wenn andererseits der EN_IN-Eingang hoch liegt, ist der Schaltkreis entsperrt, weil Transistor M96 ausschaltet und der von den Transistoren M88, M90 geführte Strom durch Transistoren Q10, Q12 und Widerstand R2 geführt wird, was das Gate des Transistors M10 auf den Basis-Emitter-Spannungspegel V_BE klemmt.

Der Transistor M86 kann eine Kanalbreite von 20 µm und eine Kanallänge von 1 µm haben, der Transistor M88 kann eine Kanalbreite von 60 µm und eine Kanallänge von 1 µm haben, der Transistor M90 kann eine Kanalbreite von 12 um und eine Kanallänge von 1 µm haben, die Transisto ren M92, M94 können Kanalbreiten von 50 µm und Kanallängen von 1 µm ha ben, der Transistor M96 kann eine Kanalbreite von 20 µm und eine Kanal länge von 1 µm haben, und die Transistoren M98, M100 können Kanalbreiten von 25 um und Kanallängen von 1 µm haben. Der im Inverter 122 enthalte ne n-Kanal-Transistor kann eine Kanalbreite von 5 µm und eine Kanallänge von 1 µm haben, und der im Inverter 120 enthaltene p-Kanal-Transistor kann eine Kanalbreite von 10 µm und eine Kanallänge von 1 µm haben. Der Widerstand R2 kann einen Wert von 40 KOhm haben. Die Transistoren Q10, Q12 können jeweils eine Emitterbreite von 30 µm und eine Emitterlänge von 30 µm haben.

Die Transistoren M66, M68 bilden einen Entsperrschaltkreis, und die Transistoren M62, M64 bilden einen Eingangskreisinverter 124. Wenn der Dateneingang V_IN hoch geht, werden die Gates der Transistoren M78, M86 durch Inverter 24 heruntergezogen. Da Transistoren M78, M86 ausgeschaltet sind, fließen die Ströme I_dis und I_spike nicht. Inzwischen schaltet der Transistor M36 ein. Da die Transistoren M30, M38 bereits eingeschaltet sind, wird das Gate des Transistors M26 niedrig gezogen, was ihn durchschaltet. Dies ermöglicht, daß der Strom I₁ durch den Treiberausgang V_OUT geregelt wird. Der resultierende geregelte Hauptla destrom I_main steuert den Treiberausgang V_OUT im Hoch/Niedrig-Übergang. Der Hauptladestrom I_main fließt weiter, bis Transistor M38 von Inverter 117 ausgeschaltet wird. Dies erfolgt nach einer Zeitperiode gleich der Hauptladezeitperiode t_main.

Wenn der Dateneingang V_IN auf niedrig geht, schaltet Transi stor M32 ein, und Transistor M36 schaltet aus, was die Transistoren M26 daran hindert, wieder eingeschaltet zu werden. Inzwischen schalten bei den Transistoren M78, M86 ein, da der Ausgang des Inverters 124 hoch geht. Der Spitzenentladestrom I_spike fließt während der Zeitperiode t_spike, wie oben diskutiert. Der Hauptentladestrom I_dis schaltet ein und wird von dem durch die Stromquellentransistoren M92, M94 erzeugten Refe renzstrom gesteuert durch die Stromspiegelung, die von Transistoren M88, M90 ausgeführt wird. Demgemäß bestimmt der durch die Stromquellentransi soren M92, M94 erzeugte Referenzstrom den Anstiegsübergang des Treiber ausgangs V_OUT. Die Gate-Source-Spannung V_GS des Transistors M10 nimmt ab, bis sie auf die Basis-Emitter-Spannung V_BE der Transistoren Q10, Q12 geklemmt ist. Da die Gate-Source-Spannung V_GS von Transistor M10 nicht vollständig bis auf null abnimmt, wird die Einschaltverzögerung des Transistors M10 deutlich reduziert.

Der Transistor M62 kann eine Kanalbreite von 20 µm und eine Kanallänge von 1 µm haben, der Transistor M62 kann eine Kanalbreite von 40 µm und eine Kanallänge von 1 µm haben, der Transistor M66 kann eine Kanalbreite von 80 µm und eine Kanallänge von 1 µm haben, und Transistor M68 kann eine Kanalbreite von 10 µm und eine Kanallänge von 1 µm haben.

Gemäß Fig. 2A, 2B und 2C bilden die Stromquellen 126, 128, 130 ein Mittel für die Einstellung der Ströme, welche von den verschiedenen Transistoren im Treiber 100 aus Fig. 1A und 1B geführt werden. Die Stromquelle 126 erzeugt Ausgänge mit einem positiven Temperaturkoeffi zienten und kompensiert Temperaturveränderungen und Änderungen der Ver sorgungsspannung V_DD. Die Verwendung der Stromquelle 126 mit dem Treiber 100 vermeidet die problematischen Veränderungen in der Anstiegszeit t_r und Abfallzeit t_f infolge Änderungen von Temperatur- und Versorgungs spannung V_DD, an welchen Bipolartreiber nach dem Stand der Technik lei den.

Temperaturänderungen beeinflussen das Verhalten von FETs. Tem peraturänderungen können in der Form von Umgebungstemperaturänderungen vorliegen, d. h. Veränderungen der Temperatur der integrierte Schaltkrei se umgebenden Luft und/oder in Form von Sperrschichttemperaturänderungen, d. h. Änderungen in der Temperatur des Siliciums in einem integrierten Schaltkreis. Umgebungstemperaturänderun gen können Sperrschichttemperaturänderungen hervorufen und umgekehrt.

Das FET-Verhalten wird beeinflußt, weil Temperaturänderungen die Tendenz haben, die Transkonduktanz g_m der Transistoren zur Änderung zu veranlassen. Die Stromhöhe, die von einem stromführenden Transistor kanal geleitet wird, d. h. der Strom, der zwischen Drain und Source fließt (I_DS für n-Kanal und I_SD für p-Kanal) wird teilweise durch g_m be stimmt. Im Falle eines MOSFET nimmt, wenn die Temperatur zunimmt, die Transkonduktanz g_m ab, was die Ströme I_DS und I_SD dazu veranlaßt, klei ner zu werden. Wenn andererseits die Temperatur abnimmt, nimmt die Transkonduktanz g_m, was I_DS und I_SD zunehmen läßt. Demgemäß kann gesagt werden, daß der vom Kanal eines MOSFET geführte Strom einen negativen Temperaturkoeffizienten hat. Darüberhinaus ändern sich I_DS, I_SD und g_m mit Temperaturänderungen.

Logikgatter, wie der Treiber 100, werden typischerweise aus mehreren Transistoren aufgebaut. Die Geschwindigkeit eines Logikgatters wird teilweise durch das I_DS der einzelnen Transistoren bestimmt, was dazu führt, daß die Gattergeschwindigkeit proportional zu g_m ist. Wenn das g_m jedes Transistors in einem Logikgatter sich mit der Temperatur ändert, dann ändert sich auch das I_DS jedes Transistors, was bewirkt, daß die Geschwindigkeit des Logikgatters sich mit der Temperatur ändert. Wenn beispielsweise die Temperatur zunimmt, nimmt die Gattergeschwindig keit ab, und wenn die Temperatur abnimmt, nimmt die Gattergeschwindig keit zu.

Veränderungen in der Gattergeschwindigkeit infolge Temperatur änderungen sind unerwünschte Eigenschaften, weil solche Veränderungen nachteilig die synchronisierten Zeitlageoperationen eines Digitalsystems beeinflussen können. Digitale Systeme können ausgelegt werden, um effi zienter zu arbeiten, wenn der Konstrukteur sicher sein kann, daß die Gattergeschwindigkeit konstant bleibt. Die Gattergeschwindigkeit kann relativ konstant gehalten werden, wenn die Temperatur konstant gehalten wird. Da jedoch Digitalsysteme in einer Vielzahl von Umgebungen arbeiten können müssen, können die Umgebungs- und Sperrschichttemperatur nicht immer gesteuert werden. Eine relativ konstante Logikgattergeschwindig keit kann bei Temperaturänderungen aufrechterhalten werden, wenn der von den leitenden Kanälen eines Logikgatter-MOSFET-Transistors geführte Strom auf relativ konstanten Pegeln trotz der Temperaturänderungen ge halten wird.

Fig. 2A, 2B und 2C zeigen die detaillierte Struktur program mierbarer Stromquellen 126, 128, 130, welche mehrere Ausgänge aufweisen, die für die Kompensation von Temperatur- und/oder Versorgungsspannungs änderungen verwendet werden. Die Stromquellenausgänge IP1/IP2, IN1/IN2 und IPUL1/IPUL2 werden verwendet, um die Stromquellentransistoren, die in Fig. 1A und 1B gezeigt sind, vorzuspannen. Im einzelnen werden die verschiedenen Paare von Ausgängen IP1/IP2, IN1/IN2 und IPUL1/IPUL2 ver wendet, um die Ströme I_DS (oder I_SD) einzustellen, die von den Transi storen erzeugt werden, an die die Ausgänge angekoppelt sind. Alle Strom quellenausgänge haben einen positiven Temperaturkoeffizienten zwecks Kompensation der Geschwindigkeitsverschlechterung infolge Temperaturän derung. Die Stromquellen 126, 128, 130 sind Teil dessen, was die Flan kenratesteuerung des Treibers 100 entsperrt.

Die Stromquellenausgänge IP1/IP2, IN1/IN2 bzw. IPUL1/IPUL2 werden paarweise erzeugt, d. h. es werden zwei seriengeschaltete Transi storen verwendet, um IP1/IP2 zu erzeugen, zwei seriengeschaltete Transi storen werden verwendet, um IN1/IN2 zu erzeugen, usw. Ein Zweck der Er zeugung der Ausgänge in Paaren besteht darin, die Ausgänge unabhängig von Veränderungen in der Versorgungsspannung V_DD zu machen. Durch Ver wendung von zwei Transistoren in Kaskodeschaltung beeinflussen Änderun gen der Versorgungsspanung V_DD nicht den Strom, der von den beiden Tran sistoren geführt wird, während solche Änderungen den von einem Transi stor geführten Strom durchaus beeinflussen würden. Demgemäß wird ange nommen, daß eine verbesserte Kompensation der Versorgungsspannung V_DD erreicht wird, wenn zwei Transistoren in Kaskode geschaltet und die Aus gänge paarweise erzeugt werden.

Allgemein stellen die Ausgänge IP1/IP2 den von den Transisto ren M24, M22, M76, M74, M94, M92 erzeugten Strom I_SD ein, um Änderungen von Temperatur und Versorgungsspannung V_DD zu kompensieren, indem die Gatespannung jedes der Transistoren in Reaktion auf eine solche Änderung eingestellt wird. Da die Transistoren M24, M22, M76, M74, M94, M92 p-Ka nal-MOSFETs sind, stellen, wenn die Temperatur zunimmt, die Ausgänge IP1/IP2 die Gatespannung der Transistoren so ein, daß die Source-Gate- Spannung V_SG jedes Transistors zunimmt. Durch Erhöhen der Source-Gate- Spannungen fließt mehr Strom I_SD durch den leitenden Kanal der Transi storen, was zu einer Kompensation bezüglich der Stromabnahme I_SD infolge Temperaturanstiegs führt. Wenn andererseits die Temperatur abnimmt, stellen die Ausgänge IP1/IP2 die Gatespannungen von Transistoren M24, M22, M76, M74, M94, M92 so ein, daß die Source-Gate-Spannungen V_SG ab nehmen. Durch Absenken der Source-Gate-Spannungen wird weniger Strom I_SD von dem leitenden Kanal der Transistoren geführt, was zu einer Kompensa tion der Zunahme des Stromes I_SD infolge Temperaturabnahme führt.

Die Ausgänge IN1/IN2 dienen der Einstellung der Gatespannungen der n-Kanal-MOSFETs M44, M46, M98, M100, M82, M84 zwecks Kompensation von Veränderungen der Temperatur und der Versorgungsspannung V_DD. Wenn die Temperatur zunimmt, erhöhen die Ausgänge IN1/IN2 die Gate-Source-Spannung V_GS jedes der Transistoren, was bewirkt, daß mehr Strom I_DS von den leitenden Kanälen der Transistoren geführt wird. Die Zunahme des Stromes I_DS kompensiert die Abnahme des Stromes I_DS infolge Temperatur erhöhung. Wenn andererseits die Temperatur abnimmt, verringern die Aus gänge IN1/IN2 die Gate-Source-Spannung V_GS jedes Transistors, was be wirkt, daß weniger Strom I_DS von den leitenden Kanälen der Transistoren geführt wird. Die Abnahme des Stromes I_DS kompensiert die Zunahme des Stromes I_DS infolge Temperaturabnahme.

Die Gate-Source- (oder Source-Gate)-Spannungen der Transisto ren M24, M22, M76, M74, M94, M92, M44, M46, M98, M100, M82, M84 können über IP1/IP2 bzw. IN1/IN2 so eingestellt werden, daß der von den Transi storen geführte Strom auf relativ konstanten Pegeln während Temperatur änderungen gehalten wird. Vorzugsweise jedoch werden die Gate-Source-Spannungen oder Source-Gate-Spannungen so eingestellt, daß die von jenen Transistoren geführten Ströme tatsächlich während der Temperaturzunahme zunehmen und während Temperaturabnahme abnehmen. In diesem letzteren Szenario wären die Gate-Source- oder Source-Gate-Spannungen einfach et was mehr erhöht bzw. verringert, als sie dies in dem ersten Szenario wä ren. Das Erhöhen oder Verringern der von den Transistoren nach dem letz teren Szenario geführten Ströme tendiert dahin, andere Transistoren in dem Treiber zu kompensieren, die kein direktes Temperaturkompensations system haben. Beispielsweise wird die Erhöhung der von den kompensierten Transistoren geführten Ströme in Reaktion auf eine Temperaturzunahme da hin tendieren, die von den anderen nicht kompensierten MOSFETs in dem Schaltkreis geführten Ströme zu erhöhen.

Die programmierbare Stromquelle 126 enthält eine Stromerzeu gungsstufe 130 mit positiven Temperaturkoeffizienten oder eine Bandlüc kenstromquelle 130. Die Stromerzeugungsstufe 130 ist eine wichtige Kom ponente der Stromquelle 126, weil sie einen Source-Drain-Source I_M106 im Transistor 106 erzeugt, der einen positiven Temperaturkoeffizienten auf weist. Mit anderen Worten nimmt mit zunehmender Temperatur der Strom I_M106 zu, und mit abnehmender Temperatur nimmt der Strom I_M106 zu. Wie oben erörtert, hat normalerweise der von dem Kanal eines MOSFETs geführ te Strom einen negativen Temepraturkoeffizienten. Da der Strom I_M106 ei nen positiven Temperaturkoeffizienten hat, haben auch die Ausgänge IP1/IP2, IN1/IN2 einen positiven Temperaturkoeffizienten und sind in der Lage, eine Kompensation für Temperaturänderungen zu ermöglichen.

Die Stromerzeugungsstufe 130 erzeugt den Strom I_M106 mit posi tivem Temperaturkoeffizienten wie folgt. Die Bandlückenstromquelle um faßt zwei Sätze von kaskodegeschalteten Stromspiegeltransistorpaaren: die PMOS-Transistoren M102/M104 und M106/M108 und die NMOS-Transistoren M110/M112 und M114/M116. Ferner sind zwei pnp-Transistoren Q14, Q16 mit einem 10 : 1-Verhältnis und ein Stromeinstellwiderstand R8 vorgesehen. Die Kaskodestromspiegelpaartransistoren verbessern die dynamische Ausgangs impedanz der Stromquelle, so daß der Ausgangswert unempfindlich gegen über Spannungsversorgungsänderungen ist. Dies stellt sicher, daß die Ausgangsverzögerung des Treibers 100 und die Übergangszeit unabhängig von Versorgungsspannungsänderungen sind.

Die Transistoren M102, M106 erzeugen und erhalten zwei im we sentlichen gleiche Ströme I_R4, I_R6, die von den Widerständen R4 bzw. R6 geführt werden. Wenn sich die Höhe eines dieser Ströme ändert, ändert sich die Höhe des anderen Stromes so, daß sie im wesentlichen gleich bleiben. Die Ströme I_R4, I_R6 nehmen in Reaktion auf eine Temperaturzu nahme zu, fallen in Reaktion auf eine Temperaturabnahme ab und haben da mit jeweils einen positiven Temperaturkoeffizienten.

Der Drain-Source-Strom I_DS eines MOSFETs hat normalerweise ei nen negativen Temperaturkoeffizienten, d. h. wenn die Temperatur zunimmt, nimmt der Strom I_DS ab. Der Source-Drain-Strom I_M106 des Transistors M106 hat jedoch einen positiven Temperaturkoeffizienten, d. h. mit zuneh mender Temperatur nimmt der Strom I_M106 zu. Dieses Phänomen, das in der Stromerzeugungsstufe 130 auftritt, ermöglicht den anderen Komponenten der Stromquelle 126, Ausgänge zu liefern, welche die Gatespannung von MOSFETs einstellt, um Temperaturänderungen zu kompensieren.

Die Stromerzeugungsstufe 130 mit positivem Temperaturkoeffi zienten wird normalerweise nicht von Änderungen der Versorgungsspannung V_DD beeinflußt, d. h. die Stufe 130 arbeitet unabhängig von Versorgungs spannung V_DD. Im einzelnen arbeiten die Transistoren M102, M106 im Sät tigungsbereich, während sie Strom führen. Wenn die Versorgungsspannung V_DD sich ändert, ändern sich auch die Source-Drain-Spannungen V_SD jedes Transistors M102, M106, weil die Drains der Transistoren M102, M106 hochimpedant sind. Die durchfließenden Ströme ändern sich jedoch nicht, weil die Transistoren M102, M106 in Sättigung arbeiten. Demgemäß haben die von den Transistoren M102, M106 geführten Ströme nicht nur einen po sitiven Temperaturkoeffizienten, sondern sie bleiben auch unbeeinflußt von Änderungen der Versorgungsspannung V_DD. Aus diesem Grunde kompen siert die Stromquelle 126 auch Änderungen der Versorgungsspannung V_DD.

Die Transistoren M102, M104, M106, M108 können Kanalbreiten von 1200 µm und Kanallängen von 3 µm haben, und die Transistoren M110, M112, M114, M116 können Kanalbreiten von 400 µm und Kanallängen von 2 µm haben. Die Widerstände R4, R6 können Werte von 4 KOhm haben, und der Wi derstand R8 kann einen Wert von 1 KOhm haben. Die Transistoren Q14, Q16 sind vorzugsweise pnp-Transistoren, jeweils mit einer Emitterbreite von 3 µm und einer Emitterlänge von 3 µm.

Der Strom I_M106 wird über die Stromspiegeltransistoren M122, M124 und M106, M108 in den Strom I₂ reflektiert. Darüberhinaus wird der Strom I₂, der gleich (kT/q)(ln10/R8) ist, in die Ströme I₃-4,5I₂ über die kaskodegeschalteten Stromspiegeltransistoren M150/M152 und M146/M148 reflektiert. Die Transistoren M122/M122 können Kanalbreiten von 1200 µm und Kanallängen von 3 µm haben, die Transistoren M118/M120 können Kanal breiten von 400 µm und Kanallängen von 3 µm haben, die Transistoren M146/M148 können Kanalbreiten von 100 µm und Kanallängen von 2 µm haben, und die Transistoren M150/M152 können Kanalbreiten von 450 µm und Kanal längen von 2 µm haben.

Der Strom I₄, der verwendet wird, um die Ausgänge IP1/IP2, IN1/IN2 zu erzeugen, ist das Ergebnis der Kombination der Ströme I₃ und I₈, die über die Stromspiegeltransistoren M162, M164 und M142, M144 re flektiert werden. Die Transistoren M142, M144 können Kanalbreiten von 400 µm und Kanallängen von 1 µm haben, und die Transistoren M162, M164 können Kanalbreiten von 400 µm und Kanallängen von 1 µm haben. Der Wi derstand R16 kann einen Wert von 1 kOhm haben.

Der Strom I₄ ist einstellbar, um die Flankenrate des Treibers 100 zu steuern. Der Strom I₄ wird eingestellt durch Einstellen des Stro mes I₈ über die Flankenratesteuerstufe 132. Die Flankenratesteuerstufe 132 ist programmierbar und kann programmiert werden, um alternative Wer te der Ausgangsströme I₄, I₁₂ zu erzeugen, so daß einander entsprechende alternative Werte von Gatespannung an die Stromquellentransistoren ange legt werden, an die die Ausgänge IP1/IP2, IN1/IN2, IPUL1/IPUL2 gekoppelt sind. Dies resultiert in entsprechenden alternativen Werten von Strom, der von den Stromquellentransistoren geführt wird, an die die Ausgänge IP1/IP2, IN1/IN2, IPUL1/IPUL2 angekoppelt sind. Die Flankenratesteuer stufe 132 enthält zwei Transistoren M126, M128, die mit den Transistoren M106, M108 einen Stromspiegel bilden. Der von den Transistoren M126, M128 geführte Strom liefert Strom an zwei getrennte Strompfade, welche die Ströme I₆ und I₇ führen. Die Höhe der Ströme I₆ und I₇ relativ zu einander wird gesteuert, indem man die Gatespannung des Transistors M132 steuert. Die Transistoren M126, M128 können Kanalbreiten von 1200 µm und Kanallängen von 3 µm haben, die Transistoren M130, M132 können Kanal breiten von 40 µm und Kanallängen von 1 µm haben, und die Transistoren M134, M135, M138, M140 können Kanalbreiten von 100 µm und Kanallängen von 2 µm haben. Die Widerstände R14, R18 können jeweils einen Wert von 50 kOhm haben.

Die Gatespannung des Transistors M132 wird über Knoten M16 von dem Widerstandsnetzwerk 134 gesteuert, das in Fig. 2C gezeigt ist. In der hier beschriebenen Ausführungsform der Erfindung gibt es drei unter schiedliche Einstellungen: (1) Wenn der EDGE_CON-Eingang des Netzwerks 134 an Masse liegt, ist der Strom I₇ größer als der Strom I₆. (2) Wenn der EDGE_CON-Eingang des Netzwerks 134 schwimmt, ist der Strom I₇ gleich dem Strom I₆, und (3) Wenn der EDGE_CON-Eingang des Netzwerks 134 an V_DD gebunden ist, ist der Strom I₆ größer als der Strom I₇. Diese drei un terschiedlichen Einstellungen liefern drei unterschiedliche Werte für den Strom I₈, der von den Transistoren M154, M156 geführt wird. Die Ga tespannungen der Transistoren M154, M156 werden durch Transistoren M136, M140 der Flankenratesteuerstufe 132 gesteuert. Veränderungen im Strom I₈ bewirken eine Änderung des Stromes I₄. Der Strom I₄ wird berechnet wie folgt:

Max I₄ = 4,5I₂+4,5I₂=9(I₂)
Angenommen, EDGECON ist an Masse
Med I₄ = 4,5I₂+4,5/2I₂=3/2(4,5I₂)	Angenommen, EDGECON ist schwimmend
Min I₄ = 4,5I₂+0= 4,5(I₂)	Angenommen, EDGECON liegt an V_DD

Diese drei Einstellungen für den Strom I₄ liefern drei unter schiedliche Einstellungen für die Flankenrate des Treibers 100.

Die Transistoren M154, M156 können Kanalbreiten von 450 µm und Kanallängen von 2 µm haben, die Transistoren M158, M160 können Kanal breiten von 230 µm und Kanallängen von 2 µm haben, die Transistoren M166, M168 können Kanalbreiten von 200 µm und Kanallängen von 1 µm ha ben, und der Transistor M170 kann eine Kanalbreite von 2000 µm und eine Kanallänge von 1 µm haben. Die Widerstände R34, R36 können jeweils einen Wert von 50 kOhm haben, die Widerstände R38, R40 können jeweils einen Wert von 100 kOhm haben, der Widerstand R42 kann einen Wert von 12,5 kOhm haben, der Widerstand R20 kann einen Wert von 1 kOhm haben, und der Widerstand R22 kann einen Wert von 5 kOhm haben. Die Kondensatoren C2, C4 können jeweils einen Wert von 4 pF haben, und der Kondensator C6 kann einen Wert von 8 pF aufweisen.

Die Ausgänge IP1/IP2 werden von den Gates der Transistoren M162, M164 abgenommen. Diese Ausgänge kompensieren Veränderungen in Tem peratur- und Versorgungsspannung. Die Ausgänge IN1/IN2 sind an den Gates der Transistoren M166, M168 abgenommen und kompensieren ebenfalls Verän derungen in Temperatur und Versorgungsspannung. Wie weiter unten disku tiert, sind die Ausgänge IN1/IN2 niederimpedante Ausgänge infolge der Widerstände R20, R22 und Transistor M170.

Gemäß Fig. 2B sind die Transistoren M172, M174 mit ihren Gates an die Gates von Transistoren M122, M124 über Knoten N10 bzw. N12 ange koppelt. Der von den Transistoren M172, M174 geführte Strom I₉ wird auf Strom I₁₀ über Stromspiegeltransistoren M184, M186 und M176, M178 re flektiert. Der von den Transistoren M180, M182 geführte Strom I₁₂ ist gleich der Summe der Ströme I₁₀ und I₁₁. Der Strom I₁₁ wird durch die Flankenratesteuerstufe 132 ähnlich dem Strom 18 eingestellt. Demgemäß ist der Strom I₁₂ durch die Flankenratesteuerstufe 132 ähnlich Strom I₄ einstellbar.

Die Transistoren M172, M174 können Kanalbreiten von 1200 µm und Kanallängen von 3 µm haben, die Transistoren M176 und M178 können Kanalbreiten von 100 µm und Kanallängen von 2 µm haben. Die Transistoren M184, M186 können Kanalbreiten von 670 µm und Kanallängen von 2 µm ha ben, und die Transistoren M180, M182 können Kanalbreiten von 400 µm und Kanallängen von 1 µm haben. Der Widerstand R24 kann einen Wert von 4 kOhm haben, und der Widerstand R26 kann einen Wert von 1 kOhm haben.

Die Gates der Transistoren M180, 182 sind an eine Spannungs versorgungskompensationsstufe 136 gekoppelt. Die Spannungsversorgungs kompensationsstufe 136 bewirkt, daß der Strom 15 und damit die Ausgänge IPUL1/IPUL2 von der Versorgungsspannung V_DD abhängen. Mit anderen Worten ändert sich der Strom I₅ invers mit der Versorgungsspannung V_DD. Dies ist nützlich, weil der anfängliche Ladestrom I_init (gezeigt in Fig. 1A) den parasitären Strom der Drainsperrschichtkapazität c^dv/dt des Transi stors M52 enthält. Je höher die Versorgungsspannung V_DD, desto höher ist der parasitäre Strom. Um diese unerwünschte Stromzunahme zu kompensie ren, wird der Strom I₅ durch die Spannungsversorgungskompensationsstufe 136 herabgesetzt, die über die Stromquellenausgänge IPUL1/IPUL2 bewirkt, daß der anfängliche Ladestrom I_init tatsächlich unempfindlich gegenüber Änderung der Versorgungsspannung V_DD wird. Demgemäß ist die Ausgangsstu fe 138 eine versorgungsspannungsabhängige Stromquelle, und die Ausgänge IPUL1/IPUL2 stellen die Gatespannungen der Transistoren M58, M60 in Re aktion auf eine Zunahme der Versorgungsspannung V_DD so ein, daß der an fängliche Ladestrom I_init auf einem relativ konstanten Pegel in Reaktion auf Zunahme der Versorgungsspannung V_D gehalten wird.

Die Transistoren M188, M190 können Kanalbreitem von 80 µm und Kanallängen von 1 µm haben, die Transistoren M192, M196 können Kanal breiten von 40 µm und Kanallängen von 2 µm haben, und der Transistor M194 kann eine Kanalbreite von 26 um und eine Kanallänge von 2 µm haben. Der Widerstand kann einen Wert von 40 kOhm aufweisen.

Eine Ausgangsstufe 138 macht die Sprungquellenausgänge IPUL1/IPUL2 niederimpedant. Wie oben erwähnt, sind auch die Stromquel lenausgänge IN1/IN2 niederimpedant. Da die Stromquellenausgänge IPUL1/IPUL2, INI/IN2 in mehreren Übertragungsleitungstreibern verwendet werden, beispielsweise in einem 18-Kanal-Treiber, sollte die Ausgangsim pedanz so niedrig wie möglich sein, um Rückkopplung von dem Schalten der Knotenspannung zu reduzieren. Solch eine Knotenspannungsschaltkopplung kann starke Treiberausgangsverzerrung hervorrufen, wenn die Quellenaus gänge nicht einen niederimpedanten Entladungspfad haben. Source-Folger-Tranistoren M204, M170 und ihre zugeordneten Widerstände sind ausgelegt, um diesem Zweck zu dienen.

Die Transistoren M198, M200 können Kanalbreiten von 160 µm und Kanallängen von 1 µm haben, der Transistor M202 kann eine Kanalbreite von 140 µm und eine Kanallänge von 2 µm haben, und der Transistor M204 kann eine Kanalbreite von 2000 µm und eine Kanallänge von 1 µm haben. Der Widerstand R30 kann einen Wert von 2,5 KOHm haben, und der Wider stand R32 kann einen Wert von 0,5 kOhm haben.

Claims

1. Treiberschaltung zum Bereitstellen von Binärsignalen von einem Datensystem für eine Übertragungsleitung mit einem Dateineingangs knoten (V_IN) und einem Datenausgangsknoten (102), dadurch gekennzeich net, daß ein Gate und Source aufweisender Ausgangstransistor (M10) zwi schen den Datenausgangsknoten (102) und Masse gekoppelt ist, wobei zwi schen Gate und Source eine Gate-Source-Spannung ansteht und ein mit dem Gate des Ausgangstransistors (M10) gekoppelter und auf an dem Datenein gangsknoten (V_IN) anstehende Signale reagierender Transistor (M26) zum Entladen des Gates des Ausgangstransistors (M10) zur Herabsetzung von dessen Gate-Source-Spannung und eine Klemmschaltung (Q10, Q12, R2) zum Klemmen der Gate-Source-Spannung des Ausgangstransistors (M10) auf einen Spannungspegel oberhalb von Massepotential, um den Entladestrom zu hin dern, die Gate-Source-Spannung des Ausgangstransistors (M10) auf Masse potential zu reduzieren, vorgesehen sind.

2. Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Klemmschaltung (Q10, Q12, R2) eine pn-Sperrschicht (Q10) zum Führen mindestens eines ersten Teils des Entladestroms umfaßt, wobei der Spannungspegel etwa gleich der Spannung über der pn-Sperrschicht ist.

3. Treiberschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die pn-Sperrschicht (Q10) aus einem PMOS-Transistor gebildet ist, wobei der Spannungspegel etwa gleich einer Source-Substrat-Spannung des PMOS-Transistors ist.

4. Treiberschaltung nach Anspruch 2 oder 3, dadurch gekenn zeichnet, daß die Klemmschaltung (Q10, Q12, R2) ferner eine weitere, zur pn-Sperrschicht (Q10) parallel liegende pn-Sperrschicht (M12) zum Führen mindestens eines weiteren Teils des Entladestroms sowie einen der pn- Sperrschicht (Q10) parallelgeschalteten Widerstand (R2) umfaßt.

5. Treiberschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß Transistoren (M18, M20), die als Stromspiegel ge schaltet sind, vorgesehen sind, wobei der Transistor (M18) in Serie mit dem Transistor (M26) geschaltet ist und den Entladestrom führt, wobei ein in Serie mit dem Transistor (M20) liegender Transistor (M24) und ei ne Stromquelle (130) mit positivem Temperaturkoeffizienten vorgesehen sind, die an den Transistor (M24) zur Einstellung von dessen Gatespan nung angekoppelt ist, um den Entladestrom mittels des Stromspiegels be züglich Temperaturänderungen zu kompensieren.

6. Treiberschaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Stromquelle (130) einen Transistor (M62, M64), der einen Aus gangsstrom mit positivem Temperaturkoeffizienten führt und dessen Gate mit dem Gate des Transistors (M24) gekoppelt ist und programmierbare Flankenratensteuerschaltkreise (134) zum Erzeugen alternativer Werte des Ausgangsstrom umfaßt, um alternative Werte der Gatespannung an den Tran sistor (M24) anzulegen, damit alternative Werte des Entladestroms er zeugt werden.

7. Treiberschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß mit der Klemmschaltung (Q10, Q12,R2) eine Bypass-Schaltung (M96, M98, M100) als Nebenschluß zur Klemmschaltung derart ge koppelt ist, daß der Entladestrom die Gate-Source-Spannung des Ausgangs transistors (M10) auf einen kleineren Spannungspegel verringern kann.

8. Treiberschaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Bypass-Schaltung (M96, M98, M100) einen Entsperreingangsknoten (EN_IN) und einen weiteren auf Signale am Entsperreingangsknoten reagie renden Transistor (M96) mit einem stromführenden Kanal umfaßt, dessen Widerstand zur Masse kleiner ist als der der Klemmschaltung (Q10, Q12, R2).

9. Treiberschaltung nach Anspruch 7 oder 8, dadurch gekenn zeichnet, daß die Bypass-Schaltung (M96, M98, M100) einen mit dem Tran sistor (M96) in Serie liegenden Transistor (M98) umfaßt, dessen Gate spannung von einer Stromquelle mit positivem Temperaturkoeffizienten zwecks Temperaturkompensation des Entladestroms eingestellt wird.

10. Treiberschaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß ein mit dem Gate des Ausgangstransistors (M10) ge koppelter und auf Signale am Dateneingangsknoten (V_IN) reagierender An fangsladetransistor (M50) zum Beaufschlagen von dessen Gate mit einem Anfangsladestrom (I_init) und ein mit dem Anfangsladetransistor in Serie liegender Temperaturkompensationstransistor (M52) vorgesehen ist, an dessen Gate eine von der Versorgungsspannung (V_DD) abhängende Spannung liegt, um den Anfangsladestrom bei relativ konstantem Wert auch bei fluktuierender Versorgungsspannung zu halten.

11. Treiberschaltung nach Anspruch 10, dadurch gekennzeichnet, daß ein Spannungsregeltransistor (M54, M56) vorgesehen ist, dessen Aus gangsstrom mit zunehmender Versorgungsspannung abfällt, und dessen Gate mit dem Gate des Temperaturkompensationstransistors (M52) gekoppelt ist.

12. Treiberschaltung nach Anspruch 11, dadurch gekennzeichnet, daß ein Temperaturkompensationstransistor (M58, M60) mit dem Anfangsla detransistor (M50) in Reihe geschaltet und sein Gate mit einer Spannung beaufschlagt ist, die mit einem positiven Temperaturkoeffizienten behaf tet ist.

13. Treiberschaltung nach einem der Ansprüche 1 bis 12, da durch gekennzeichnet, daß ein Haltestromtransistor (M72) vorgesehen ist, der mit dem Gate des Ausgangstransistors (M10) gekoppelt ist und das Ga te in Reaktion auf Signale am Dateneingangsknoten (V_IN) auf einem im we sentlichen konstanten Pegel hält.

14. Treiberschaltung nach Anspruch 13, dadurch gekennzeichnet, daß Kompensationstransistoren (M74, M76) in Serie mit dem Haltestrom transistor (M72) vorgesehen sind, wobei die Gates der Kompensationstran sistoren (M74, M76) mit einer Stromquelle mit positivem Temperaturkoef fizienten gekoppelt sind, um den Haltestrom auf einem im wesentlichen konstanten Wert zu halten.

15. Treiberschaltung nach einem der Ansprüche 1 bis 14, da durch gekennzeichnet, daß ein mit dem Gate des Ausgangstransistors (M10) gekoppelter Spannungssensor (116) mit einem Ladestrom für das Gate füh renden Ladetransistor (M16) und in Reihe mit dem Ladetransistor liegende Kompensationstransistoren (M22, M24) vorgesehen ist und deren Gates aus einer Stromquelle mit positivem Temperaturkoeffizienten gespeist sind.

16. Treiberschaltung nach Anspruch 15, dadurch gekennzeichnet, daß die Gatespannung des Ausgangstransistors (M10) mit einer Referenz spannung (V_REF) verglichen wird.

17. Verfahren zum Verringern einer Einschaltverzögerung eines Ausgangstransistors eines Leitungstreibers, gekennzeichnet durch die Schritte:
Entladen des Gates des Ausgangstransistors mit einem Entlade strom unter Verringerung der Gate-Source-Spannung,
Klemmen der Gate-Source-Spannung auf einen ersten Spannungspe gel oberhalb von Massepotential und unterhalb der Schwellenspannung des Ausgangstransistors, um einen Abfall der Gate-Source-Spannung auf Masse potential zu verhindern, und
Laden des Gates des Ausgangstransistors, um seine Gate-Source-Spannung auf einen Pegel oberhalb der Schwellenspannung zu bringen.

18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß der Schritt des Klemmens das Führen mindestens eines ersten Teils des Entladestroms durch eine erste pn-Sperrschicht umfaßt, so daß der erste Spannungspegel etwa gleich der Spannung über der Sperrschicht wird.

19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß der erste Teil des Entladestromes durch einen PMOS-Transistor geführt wird, bei dem der erste Spannungspegel im wesentlichen gleich der Sour ce-Substrat-Spannung ist.

20. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß der Schritt des Klemmens das Führen eines zweiten Teils des Entlade stroms durch eine der ersten parallelliegende pn-Sperrschicht und eines dritten Teils des Entladestroms durch einen ersten, zu den Sperrschich ten parallel liegenden Widerstand umfaßt.

21. Verfahren nach einem der Ansprüche 17 bis 20, dadurch ge kennzeichnet, daß der Entladestrom bezüglich Änderungen der Temperatur und der Versorgungsspannung kompensiert wird.

22. Verfahren nach einem der Ansprüche 16 bis 21, dadurch ge kennzeichnet, daß der Entladestrom mittels eines Flankenratesteuerkrei ses auf unterschiedliche Werte programmiert wird.

23. Verfahren nach einem der Ansprüche 17 bis 22, dadurch ge kennzeichnet, daß die Gate-Source-Spannung auf einen zweiten, niedriger als der erste liegenden Spannungspegel gebracht wird, bei dem der Leck strom des Ausgangstransistors unter einem vorbestimmten Wert liegt.

24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß der Entladestrom über einen Pfad geführt wird, dessen Widerstand niedri ger ist als der der Klemmschaltung.