DE19720275B4 - Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung - Google Patents

Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung Download PDF

Info

Publication number
DE19720275B4
DE19720275B4 DE19720275A DE19720275A DE19720275B4 DE 19720275 B4 DE19720275 B4 DE 19720275B4 DE 19720275 A DE19720275 A DE 19720275A DE 19720275 A DE19720275 A DE 19720275A DE 19720275 B4 DE19720275 B4 DE 19720275B4
Authority
DE
Germany
Prior art keywords
lines
insulating layer
insulator
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19720275A
Other languages
English (en)
Other versions
DE19720275A1 (de
Inventor
Jae Won Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19720275A1 publication Critical patent/DE19720275A1/de
Application granted granted Critical
Publication of DE19720275B4 publication Critical patent/DE19720275B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Substrat für eine Halbleiteranordnung, umfassend:
einen Isolator (10) mit oberer und unterer Oberfläche,
eine in der oberen Oberfläche des Isolators (10) angeordnete obere Ausnehmung (11a) und eine in der unteren Oberfläche des Isolators (10) angeordnete untere Ausnehmung (11b),
in der oberen Ausnehmung (11a) angeordnete mehrere erste obere Leitungen (12a) und in der unteren Ausnehmung (11b) angeordnete mehrere erste untere Leitungen (12b), und
mehrere zweite obere Leitungen (14a), die jeweils mit einem Ende mit einem entsprechenden Ende der jeweiligen ersten oberen Leitung (12a) verbunden sind und sich in einer Auswärtsrichtung auf der obersten Oberfläche des Isolators (10) hinweg erstrecken, und
mehrere zweite untere Leitungen (14b), die jeweils mit einem Ende mit einem entsprechenden Ende der jeweiligen ersten unteren Leitung (12b) verbunden sind und sich in einer Auswärtsrichtung auf der untersten Oberfläche des Isolators (10) hinweg erstrecken,
wobei
die mehreren ersten oberen Leitungen (12a) auf...

Description

  • Die vorliegende Erfindung bezieht sich auf ein Substrat für eine Halbleiteranordnung, ein Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung, die in der Lage sind, eine hohe Integration zu erzielen und eine Halbleiteranordnung dünn und leicht zu gestalten, indem Ausnehmungen ausgebildet werden, um einen Halbleiterchip auf Ober- und Unterseiten des Substrates anzubringen und jede mittels des Substrates fertiggestellte Halbleiteranordnung zu stapeln.
  • In jüngster Zeit wurden mit der raschen Entwicklung der Halbleitertechnologie Anstrengungen unternommen, um möglichst viele Halbleiterchips auf einer gegebenen Fläche zu befestigen. Beispielsweise ist in 1 eine mit Harz umschlossene Halbleiteranordnung veranschaulicht, bei der zwei Halbleiterchips vorgesehen sind.
  • 1 ist ein Längsschnitt, der den Aufbau der mit Harz umschlossenen Halbleiteranordnung herkömmlicher Art zeigt. Wie in dieser Zeichnung dargestellt ist, umfaßt die mit Harz umschlossene Halbleiteranordnung erste und zweite Halbleiterchips 1, 1', die jeweils so angeordnet sind, daß ihre (nicht dargestellten) Chipkissen mit einem freien Raum dazwischen einander gegenüberliegen, Kontaktwarzen 3, 3', die auf jedem Chipkissen des ersten bzw. zweiten Halbleiterchips 1, 1' gebildet sind, eine Vielzahl von inneren Leitungen 4, von denen jeweils ein Ende mit einer entsprechenden Kontaktwarze 3 des ersten Halbleiterchips 1 verbunden ist, äußere Leitungen 5, die sich von dem anderen Ende der inneren Leitungen 4 erstrecken, eine Vielzahl von zweiten inneren Leitungen 4', von denen jeweils ein Ende mit einer entsprechenden Kontaktwarze 3' des zweiten Halbleiterchips 1' verbunden ist und das andere Ende an eine entsprechende erste innere Leitung 4 angeschlossen ist, und eine Formeinheit, die die ersten und zweiten Halbleiterchips 1, 1' und die ersten und zweiten inneren Leitungen 4, 4' umschließt.
  • Die Herstellung der herkömmlichen, mit Harz umschlossenen Halbleiteranordnung mit dem oben beschriebenen Aufbau wird nunmehr in Einzelheiten erläutert.
  • Zunächst werden die ersten inneren Leitungen 4 über die Kontaktwarzen 3 an jedem (nicht dargestellten) entsprechenden Kissen angebracht, das auf dem ersten Halbleiterchip 1 ausgebildet ist, und die zweiten inneren Leitungen 4' werden mittels der Kontaktwarzen 3' an den entsprechenden Kissen befestigt, die auf dem zweiten Halbleiterchip 1' ausgebildet sind. Gemäß dem oben beschriebenen Kontaktwarzen-Bond- bzw. -Verbindungsverfahren sind die Kontaktwarzen 3, 3' auf jedem Kissen jeweils des ersten und zweiten Halbleiterchips 1, 1' gelegen, die ersten und zweiten inneren Leitungen 4, 4' sind auf den Oberseiten der Kontaktwarzen 4, 4' angebracht, und Wärme wirkt dort ein, um die Kissen, die Kontaktwarzen 3, 3' und die inneren Leitungen 4, 4' zu bonden bzw. zu verbinden. Das Verfahren wird mittels einer automatischen Anlage für einen Kontaktwarzen-Bondprozeß ausgeführt.
  • Nachdem die ersten und zweiten inneren Leitungen 4, 4' jeweils an den ersten und zweiten Halbleiterchips 1, 1' angebracht sind, werden sodann die zweiten inneren Leitungen 4' des zweiten Halbleiterchips 1' auf die entsprechenden ersten inneren Leitungen 4 des ersten Halbleiterchips 1 gelegt, und anschließend wird mittels eines Lasers ein Bonden vorgenommen, um die inneren Leitungen 4, 4' aneinander zu befestigen. Sodann wird eine vorbe-stimmte Fläche einschließlich der ersten und zweiten Halbleiterchips 1, 1' und der ersten und zweiten inneren Lei tungen 4, 4' mit einem Epoxidharz eingeschlossen, um die Formeinheit 6 zu bilden. Die äußeren Leitungen 5, die vorspringend ausgebildet sind, um sich von den ersten Leitungen 4 aus der Formeinheit 6 zu erstrecken, werden gemäß dem Bestimmungszweck eines Benutzers ausgebildet, was zu einer Fertigstellung der mit Harz umschlossenen Halbleiteranordnung führt.
  • Jedoch liegt bei der mit Harz umschlossenen Halbleiteranordnung eine Einschränkung hinsichtlich der anbringbaren Anzahl von Halbleiterchips vor, und die Halbleiteranordnung kann nicht für einen Gebrauch gestapelt werden. Darüberhinaus sind die inneren Leitungen mit Kissen der Halbleiterchips mittels des Kontaktwarzen-Bondverfahrens verbunden, was im Vergleich mit dem verbreiteten Draht-Bondverfahren ein aufwendiger Prozeß ist und hohe Fertigungskosten bedingt.
  • Aus der JP 61-285740(A) ist eine Halbleiteranordnung bekannt, bei der in oberen und unteren Ausnehmungen in einem Substrat Chips angeordnet sind. Das Substrat weist an oberen und unteren Oberflächen jeweils Leitungen auf, die sich zum Anschluß der Chips in Auswärtsrichtung von den Oberflächen erstrecken. Zur elektrischen Verbindung der Chips mit diesen Leitungen sind Bond-Drähte unmittelbar zwischen entsprechenden Anschlußstellen der Chips und den Leitungen angeordnet.
  • Die JP 4-30561(A) offenbart eine gestapelte Halbleiteranordnung, bei der jede Halbleiteranordnung Justierlöcher aufweist, die zur Verbindung der einzelnen Halbleiteranordnungen unter Verwendung entsprechender Stifte dienen. Die einzelnen Halbleiteranordnungen weisen jeweils nur eine Ausnehmung auf, in der Chips angeordnet sind.
  • Vergleichbar zu der JP 61-285740(A) beschreibt die JP 58-66344(A) eine Halbleiteranordnung, deren Substrat obere und untere Ausnehmungen aufweist. In den Ausnehmungen angeordnete Chips sind über Bond-Drähte mit entsprechenden, außer halb der Ausnehmungen auf oberen und unteren Oberflächen des Substrats angeordneten Anschlußstellen elektrisch verbunden.
  • Die JP 07106462A beschreibt eine Halbleiteranordnung mit auf oberen und unteren Oberflächen eines Substrats angeordneten Chips, wobei lediglich die untere Oberfläche des Substrats eine Ausnehmung zum Aufnehmen eines Halbleiterchips aufweist. Auf der oberen Oberfläche des Substrats wird ein weiterer Halbleiterchip angeordnet und von einem nachträglich auf der oberen Oberfläche des Substrats angeordneten Rahmen umgeben. Anschlußleitungen für die Halbleiterchips verlaufen auf den oberen und unteren Oberflächen des Substrats, wobei Anschlußleitungen auf der oberen Oberfläche des Substrats teilweise von dem Rahmen bedeckt werden.
  • Jedoch offenbart keine der obengenannten Druckschriften Substrate und Anordnungen sowie Herstellungsverfahren, mit denen ein besonders raumsparendes Übereinanderstapeln der Halbleiterchips möglich wäre.
  • Es ist demgemäß Aufgabe der vorliegenden Erfindung, ein verbessertes Substrat für eine Halbleiteranordnung sowie ein Herstellungsverfahren hierfür anzugeben, bei denen zwei Halbleiterchips in einer einzigen Anordnung untergebracht sind, und eine gestapelte Halbleiteranordnung zu schaffen, die in der Lage ist, eine hohe Integration zu erreichen und die Anordnung dünn und leicht zu gestalten, indem ein Stapeln von jeder fertiggestellten Halbleiteranordnung mittels des Substrates möglich ist.
  • Zur Lösung dieser Aufgabe schafft die vorliegende Erfindung ein Substrat für eine Halbleiteranordnung mit den Merkmalen des Patentanspruches 1 bzw. ein Herstellungsverfahren hierfür mit den Merkmalen des Patentanspruches 14 bzw. eine Stapelbare Halbleiteranordnung mit den Merkmalen des Patentanspruches 10.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Die vorliegende Erfindung schafft also ein verbessertes Substrat für eine Halbleiteranordnung mit einem isolierenden Körper mit Unter- und Oberseiten, oberen und unteren Ausnehmungen, die in den Unter- und Oberseiten des isolierenden Körpers ausgebildet sind, um einen Halbleiter anzubringen, einer Vielzahl von ersten oberen und unteren leitenden Leitungen, die jeweils in den oberen und unteren Ausnehmungen ausgebildet sind, und einer Vielzahl von zweiten oberen und unteren leitenden Leitungen, die auf den obersten- und untersten Oberflächen des isolierenden Körpers vorgesehen sind.
  • Die Vielzahl von ersten oberen und unteren Leitungen ist jeweils auf Bodenflächen der oberen und unteren Ausnehmungen angeordnet.
  • Vorzugsweise sind die ersten oberen und unteren Leitungen in einem vorbestimmten Intervall beabstandet auf den Bodenflächen und symmetrisch bezüglich zueinander angeordnet.
  • Die elektrischen Verbindungen zwischen den ersten und zweiten Leitungen können durch metallische Leiter gebildet werden, die in dem Isolator angeordnet sind.
  • Der isolierende Körper ist aus Keramik oder Kunststoff hergestellt, und wenigstens ein Justierloch ist in dem isolierenden Körper ausgebildet. Die ersten oberen leitenden Leitungen können elektrisch mit den entsprechenden ersten unteren leitenden Leitungen verbunden sein.
  • Zur Lösung obiger Aufgabe ist auch eine verbesserte stapelbare Halbleiteranordnung vorgesehen, die aufweist: eines der zuvor beschriebenen erfindungsgemäßen Substrate, erste und zweite Halbleiterchips, die jeweils in den oberen und unteren Ausnehmungen angebracht sind, dritte leitende Leitungen zum elektri schen Verbinden der ersten und zweiten Halbleiterchips mit den ersten oberen und unteren Leitungen in den oberen und unteren Ausnehmungen und ein Formharz zum Füllen der oberen und unteren Ausnehmungen, um die ersten oberen und unteren Leitungen in den oberen und unteren Ausnehmungen, die Halbleiterchips und die dritten leitenden Leitungen einzuschliessen.
  • Der isolierende Körper ist aus Keramik oder Kunststoff hergestellt, und wenigestens ein Justierloch kann in dem isolierenden Körper ausgebildet sein. Die ersten und zweiten leitenden Leitungen sind in den oberen und unteren Ausnehmungen ausgebildet, und Leiter können durch den isolierenden Körper verlaufen, um elektrisch miteinander verbunden zu sein.
  • Die Erfindung schafft also ein Substrat für eine Halbleiteranordnung und ein Herstellungsverfahren hierfür sowie eine stapelbare Halbleiteranordnung, die eines der zuvor beschriebenen erfindungsgemäßen Substrate verwendet. Die stapelbare Halbleiteranordnung wird gebildet, indem die ersten und zweiten Halbleiterchips in den oberen bzw. unteren Ausnehmungen befestigt werden, indem weiterhin elektrisch die ersten oberen und unteren leitenden Leitungen und die ersten und zweiten Halbleiterchips durch dritte leitende Leitungen verbunden werden, und indem dann ein Formharz in die oberen und unteren Ausnehmungen eingefüllt wird, um die ersten oberen und unteren leitenden Leitungen, die Halbleiterchips und die dritten leitenden Leitungen einzuschließen.
  • Zur Lösung obiger Aufgabe ist auch ein verbessertes Herstellungsverfahren für ein Substrat für eine Halbleiteranordnung gemäß der vorliegenden Erfindung vorgesehen, wobei das Verfahren die folgenden Schritte aufweist: Bilden einer ersten isolierenden Schicht, Ausbilden von Mustern von ersten oberen und unteren leitenden Leitungen auf Oberseiten bzw. Unterseiten der ersten isolierenden Schicht, jeweiliges Stapeln von oberen und unteren zweiten isolierenden Schichten auf den Oberseiten und Unterseiten der ersten isolierenden Schicht, Ausbilden von Mus tern von zweiten oberen und unteren leitenden Leitungen auf den oberen und unteren zweiten isolierenden Schichten, elektrisches Verbinden von jeweiligen ersten und zweiten leitenden Leitungen mittels eines leitenden Metallmediums und Ausbilden von oberen und unteren Hohlräumen in den oberen und unteren zweiten isolierenden Schichten, derart, daß die ersten oberen und unteren leitenden Leitungen durch die oberen und unteren zweiten isolierenden Schichten freiliegen.
  • Gemäß dem Verwendungszweck des Benutzers kann nach dem Herstellen der ersten leitenden Leitungsmuster auf den oberen und unteren Teilen der Prozeß des elektrischen Verbindens der ersten leitenden Leitungsmuster auf den oberen und unteren Teilen weiter ausgeführt werden, und wenigstens ein Justierloch, das die Muster durchsetzt, kann in den ersten und zweiten isolierenden Schichten gebildet werden.
  • Nachfolgend wird die Erfindung anhand der Zeichnung näher erläutert. Es zeigen:
  • 1 eine Längsschnittdarstellung mit dem Aufbau einer mit Harz abgeschlossenen Halbleiteranordnung gemäß dem Stand der Technik,
  • 2A bis 2C-2 sind Darstellungen eines Substrates für eine Halbleiteranordnung gemäß Ausführungsbeispielen der vorliegenden Erfindung, wobei 2A eine Draufsicht, 2B eine Bodensicht und die 2C-1 und 2C-2 Längsschnittdarstellungen entlang einer Linie a-a in 2A sind,
  • 3A und 3B bis 3G sind Längsschnittdarstellungen und 3A-1 und 3A-2 Draufsichten und Bodensichten für das Herstellungsverfahren für ein Substrat für eine Halbleiteranordnung gemäß eines Ausführungsbeispieles der vorliegenden Erfindung,
  • 4A bis 4D sind Längsschnittdarstellungen, die ein Herstellungsverfahren für eine stapelbare Halbleiteranordnung gemäß eines Ausführungsbeispieles der vorliegenden Erfindung veranschaulichen,
  • 5 ist eine Längsschnittdarstellung einer stapelbaren Halbleiteranordnung gemäß eines anderen Ausführungsbeispieles der vorliegenden Erfindung, und
  • 6 ist eine Längsschnittdarstellung eines Stapels einer stapelbaren Halbleiteranordnung gemäß eines Ausführungsbeispeiles der vorliegenden Erfindung.
  • Anhand der beigefügten Figuren werden nunmehr in Einzelheiten ein Substrat für eine Halbleiteranordnung und ein Herstellungsverfahren sowie eine das Substrat verwendende stapelbare Halbleiteranordnung gemäß der vorliegenden Erfindung beschrieben.
  • Die 2A bis 2C sind Darstellungen, die ein Substrat für eine Halbleiteranordnung gemäß Ausführungsbeispielen der vorliegenden Erfindung veranschaulichen, wobei 2A eine Draufsicht, 2B eine Bodensicht und die 2C-1 und 2C-2 Längsschnittdarstellungen entlang der Linie a-a in 2A sind.
  • Wie in den 2A und 2B gezeigt ist, sind obere und untere Ausnehmungen 11a, 11b in einem zentralen Teil auf den oberen und unteren Oberflächen eines planaren Isolators 10, der als ein Substrat dient, ausgebildet. Der Isolator 10 ist aus Keramik- oder Kunststoff-Isoliermaterial hergestellt.
  • Eine Vielzahl von ersten oberen leitenden Leitungen (im folgenden kurz Leitungen genannt) 12a ist beabstandet unter einem vorbestimmten Intervall auf der Bodenfläche der oberen Ausnehmung 11a vorgesehen, und eine Vielzahl von ersten unteren leitenden Leitungen (im folgenden kurz Leitungen genannt) 12b ist beabstandet unter einem vorbestimmten Intervall auf der Bodenfläche der unteren Ausnehmung 11b und symmetrisch bezüglich der ersten oberen Leitungen 12a angeordnet.
  • Hier können, wie in 2C-1 gezeigt ist, die ersten oberen und unteren Leitungen 12a, 12b elektrisch durch den Isolator 10 isoliert ausgebildet werden, oder es können, wie in 2C-2 dargestellt ist, die ersten oberen und unteren Leitungen 12a, 12b elektrisch verbunden werden, indem Durchgangslöcher erzeugt werden, die den Isolator 10 durchsetzen, und die Durchgangslöcher mit einem leitenden Material 13 gefüllt werden.
  • Darüberhinaus ist auf der obersten Oberfläche des Isolators 10 eine Vielzahl von zweiten oberen leitenden Leitungen (im folgenden kurz Leitungen genannt) 14a, die jeweils mit einem äußeren Ende einer entsprechenden ersten oberen Leitung 12a verbunden sind und sich zu dem Außenrand der obersten Oberfläche des Isolators 10 erstrecken, angeordnet, um dazwischen einen vorbestimmten Raum zu haben, und auf der unteren Oberfläche des Isolators 10 ist eine Vielzahl von zweiten unteren leitenden Leitungen (im folgenden kurz Leitungen genannt) 14b, die jeweils mit einem äußeren Ende einer entsprechenden ersten untersten Leitung 12b verbunden ist, die sich nach außen zum Außenrand der untersten Oberfläche des Isolators 10 erstreckt, angeordnet, um dazwischen einen vorbestimmten Abstand zu haben und symmetrisch zu den zweiten oberen Leitungen 14a zu sein.
  • Das heißt, die ersten und zweiten oberen Leitungen 12a, 14a und die ersten und zweiten unteren Leitungen 12b, 14b sind, wie in den 2A und 2B gezeigt ist, jeweils symmetrisch auf den oberen und unteren Oberflächen des Isolators 10 ausgebildet. Die ersten Leitungen 12a, 12b und die zweiten Leitungen 14a, 14b sind aus einem hochleitenden Metall-Material, wie beispielsweise Aluminium, Blei, Kupfer oder Wolfram, gebildet.
  • Justierlöcher 15, die vertikal den Isolator 10 durchsetzen, sind an den vier Ecken des Isolators 10 vorgesehen. Die Justierlöcher 15 sind so gestaltet, daß sie ein Ausrichten oder Justieren jeder Anordnung erleichtern, wenn die erfindungsgemäße Halbleiteranordnung gestapelt wird.
  • Die 3A und 3B sind Längsschnittdarstellungen, und die 3A-1 und 3A-2 sind eine Draufsicht bzw. eine Bodensicht, die ein Herstellungsverfahren für ein Substrat für eine Halbleiteranordnung gemäß eines Ausführungsbeispieles der vorliegenden Erfindung veranschaulichen, und anhand dieser Zeichnungen wird nunmehr in Einzelheiten die erfindungsgemäße Herstellung des Substrates erläutert.
  • Zunächst werden, wie in den 3A, 3A-1 und 3A-2 gezeigt ist, Muster von oberen und unteren ersten Leitungen 12a, 12b auf den oberen und unteren Oberflächen einer ersten isolierenden Schicht 10a, die aus Keramik oder Kunststoff zusammengesetzt ist, gebildet. Die Muster der ersten oberen und unteren Leitungen 12a, 12b werden gebildet, indem eine leitende Metallschicht photolithographisch auf der ersten isolierenden Schicht 10a erzeugt wird. 3A ist eine seitliche Schnittdarstellung eines in der Erfindung verwendeten Substrates, und die 3A-1 und 3A-2 sind eine Draufsicht bzw. eine Bodensicht eines in der Erfindung verwendeten Substrates. Hinsichtlich der Muster der oberen und unteren ersten Leitungen 12a, 12b ist eine Vielzahl von ersten Leitungen 12a, 12b vorgesehen, um ein vorbestimmtes Intervall dazwischen bezüglich des Umfanges eines Halbleiterchips (nicht gezeigt) zu haben, wenn die Halbleiterchips auf einem zentralen Teil der oberen und unteren Oberflächen der isolierenden Schicht 10a befestigt sind.
  • Nach einem Herstellen der Muster der oberen und unteren ersten Leitungen 12a, 12b werden, wie in einem Ausführungsbeispiel gemäß 3B gezeigt ist, Durchgangslöcher, die vertikal die isolierende Schicht 10a durchsetzen, gebildet und mit einem Aluminium-, Blei-, Kupfer- oder Wolfram-Material 13 gefüllt, wodurch die entsprechenden Muster der ersten oberen und unteren Leitungen 12a, 12b jeweils elektrisch verbunden werden. Gemäß dem Verfahren zum Verbinden der ersten oberen und unteren Lei tungen 12a, 12b über die Durchgangslöcher werden, bevor die Muster der ersten oberen und unteren Leitungen 12a, 12b erzeugt werden, die Durchgangslöcher zuvor an den Stellen gebildet, wo die Muster zu erzeugen sind, und sodann werden die Muster der ersten oberen und unteren Leitungen 12a, 12b darauf gebildet. Dadurch werden die ersten oberen und unteren Leitungen 12a, 12b elektrisch leichter über die Durchgangslöcher verbunden. Jedoch soll darauf hingewiesen werden, daß die entsprechenden Muster der ersten oberen und unteren Leitungen elektrisch miteinander verbunden oder voneinander isoliert werden können, was von der beabsichtigten Verwendung des erfindungsgemäßen Substrates abhängt, die wiederum von einer geeigneten Anwendung durch den Benutzer abhängig ist. Das heißt, wenn die ersten oberen und unteren Leitungen 12a, 12b jeweils voneinander elektrisch zu isolieren sind, so kann der oben beschriebene Prozeß des Verbindens der ersten oberen und unteren Leitungen über die Durchgangslöcher weggelassen werden.
  • Dann werden, wie in 3C gezeigt ist, zweite obere und untere isolierende Schichten 10b, 10c jeweils auf der oberen und unteren Oberfläche der ersten isolierenden Schicht 10a gestapelt, auf der die Muster der ersten oberen und unteren Leitungen 12a, 12b erzeugt sind. Die zweiten oberen und unteren isolierenden Schichten 10b, 10c werden aus einem Keramik- oder einem Kunststoffmaterial erzeugt, das identisch zu der ersten isolierenden Schicht 10a ist. Wenn hier die erste isolierende Schicht 10a und die zweite obere und untere isolierende Schicht 10b bzw. 10c aus Keramik hergestellt sind, so werden die isolierenden Schichten 10a, 10b, 10c gestapelt, und eine Erwärmung bei etwa 1000 bis 1500°C wirkt dort ein, und die Schichten werden dort schmelzend aneinander angebracht, um einen einzigen Isolatorkörper 10 zu bilden.
  • Sodann werden, wie in 3D gezeigt ist, die Muster der zweiten oberen und unteren Leitungen 14a, 14b auf den zweiten oberen bzw. unteren isolierenden Schichten 10b, 10c gebildet. Die Muster der zweiten oberen und unteren Leitungen 14a, 14b werden erzeugt, indem eine leitende Metallschicht auf den zweiten isolierenden Schichten 10b, 10c durch einen Photolithographieprozeß gebildet wird, der auch bei der Herstellung der Muster der ersten Leitungen 12a, 12b angewendet wird. Die zweiten oberen und unteren Leitungen 14a, 14b erstrecken sich zu dem Außenseitenrand der oberen und unteren Oberflächen jeweils des zweiten oberen bzw. unteren Isolators 10b, 10c von der Stelle, an der jede entsprechende erste obere und untere Leitung 12a, 12b gebildet ist, und sind so angeordnet, daß dazwischen ein vorbestimmter Abstand besteht.
  • Wie in 3E gezeigt ist, sind die ersten und zweiten oberen Leitungen 12a, 14a jeweils elektrisch verbunden, und die ersten und zweiten unteren Leitungen 12b, 14b sind ebenfalls elektrisch verbunden. Zum Verbinden jeder der entsprechenden ersten und zweiten Leitungen 12a, 12b, 14a, 14b werden Durchgangslöcher derart erzeugt, daß die ersten oberen und unteren Leitungen 12a, 12b auf den zweiten oberen und unteren isolierenden Schichten 10b, 10c freiliegen, und mit einem leitenden Metall 42 gefüllt, und dadurch werden die ersten Leitungen 12a, 12b elektrisch mit den entsprechenden zweiten Leitungen 14a bzw. 14b verbunden.
  • Dann werden, wie in 3F gezeigt ist, die zentralen Teile der zweiten oberen und unteren isolierenden Schichten 10b, 10c bis zu der Oberfläche abgetragen bzw. geschliffen, auf der die erste isolierende Schicht 10a gebildet ist, d. h., bis die ersten oberen und unteren Leitungen 12a, 12b freiliegen. Als Ergebnis werden obere und untere Ausnehmungen 11a, 11b gebildet, um eine Abmessung zu haben, die geeignet ist, darin einen (nicht gezeigten) Halbleiterchip zu befestigen.
  • Sodann werden Justierlöcher 15, die vertikal den Isolatorkörper 10 durchsetzen, gebildet, wo die zweite untere isolierende Schicht 10c, die erste isolierende Schicht 10a und die zweite obere isolierende Schicht 10c gestapelt sind, um den einzigen Isolator 10 zu bilden. Die Justierlöcher 15 werden erzeugt, um jedes Substrat auszurichten, wenn mehrere erfindungsgemäße Anordnungen gestapelt werden.
  • Die 4A bis 4D sind Längsschnittdarstellungen, die ein Ausführungsbeispiel des erfindungsgemäßen Herstellungsverfahrens für eine stapelbare Halbleiteranordnung veranschaulichen, und es wird, wie in 4A gezeigt ist, zunächst ein Ausführungsbeispiel eines erfindungsgemäßen Substrates vorbereitet. Das Substrat ist identisch zu demjenigen der vorliegenden Erfindung, welches in 2C-1 veranschaulicht ist.
  • Dann werden, wie in 4B gezeigt ist, Halbleiterchips 30, 31 an den Bodenflächen der oberen und unteren Ausnehmungen des Substrates angebracht, wobei Verbindungs- bzw. Bondglieder 20 als ein Mittel bzw. Haftmedium dienen. Sodann werden, wie in 4C veranschaulich ist, mittels einer dritten leitenden Leitung (im folgenden kurz Leitung genannt) 40 die Kontaktierflecken der oberen und unteren Halbleiterchips 30, 31 und die entsprechenden Kontaktierflecken der ersten oberen bzw. unteren Leitungen 12a, 12b elektrisch verbunden. Anschließend wird, wie in 4D gezeigt ist, ein Formharz in die oberen und unteren Ausnehmungen 11a, 11b eingefüllt, um Epoxidformen 40 zum Abschließen der oberen und unteren Halbleiterchips 30, 31, der dritten Leitungen 40 und der ersten oberen und unteren Leitungen 12a, 12b zu bilden, um so die Herstellung der stapelbaren Halbleiteranordnung gemäß der vorliegenden Erfindung zu vervollständigen.
  • In den 4A bis 4D bestehen die dritten Leitungen 40 aus einem Bonddraht, was aber nicht einschränkend ist, da statt dessen auch eine Kontaktwarze oder eine Lotkugel als ein Material für die dritten Leitungen 40 verwendet werden kann.
  • 5 ist eine Längsschnittdarstellung, die eine Stapelbare Halbleiteranordnung gemäß eines anderen Ausführungsbeispieles der Erfindung zeigt, welche mittels des Substrates hergestellt ist, auf dem entsprechende erste obere und untere Leitun gen 12a, 12b elektrisch durch die leitenden Metalle 13 verbunden sind, wie dies in 2C-2 gezeigt ist.
  • 6 ist eine Längsschnittdarstellung, die einen Stapel mehrerer stapelbarer Halbleiteranordnungen gemäß eines Ausführungsbeispieles der vorliegenden Erfindung veranschaulicht. Wie in dieser Zeichnung gezeigt ist, ist eine leitende Lotpaste 60 auf die zweiten oberen und unteren Leitungen 14a, 14b der mittleren Halbleiteranordnung aufgetragen, und sodann sind die übrigen Halbleiteranordnungen stapelnd mittels der Lotpaste 60 als einem Verbindungs- bzw. -Bondmedium angebracht. In dem oben beschriebenen Stapelprozeß sind die Halbleiteranordnungen vertikal zueinander mittels der Justierlöcher 15 justiert, die in jeder Halbleiteranordnung ausgebildet sind, und sodann in stapelnder Weise angebracht. Bei dem oben beschriebenen Verfahren wird eine gestapelte Halbleiteranordnung mit stapelbaren Halbleiteranordnungen gemäß der vorliegenden Erfindung gebildet, um hochintegriert zu sein, indem mehrere Halbleiteranordnungen abhängig von dem Verwenderzweck gestapelt werden.
  • Wie oben in Einzelheiten beschrieben ist, besteht die Erfindung aus einem Substrat für eine Halbleiteranordnung, auf dem zwei Halbleiterchips in einer einzigen Anordnung übereinander angebracht werden können, und einem Herstellungsverfahren hiervon aus einer stapelbaren Halbleiteranordnung, wodurch eine hohe Integration und eine dünne Gestaltung der Anordnung erzielt werden können, indem die vervollständigten Halbleiteranordnungen mittels des Substrates gestapelt werden.

Claims (16)

  1. Substrat für eine Halbleiteranordnung, umfassend: einen Isolator (10) mit oberer und unterer Oberfläche, eine in der oberen Oberfläche des Isolators (10) angeordnete obere Ausnehmung (11a) und eine in der unteren Oberfläche des Isolators (10) angeordnete untere Ausnehmung (11b), in der oberen Ausnehmung (11a) angeordnete mehrere erste obere Leitungen (12a) und in der unteren Ausnehmung (11b) angeordnete mehrere erste untere Leitungen (12b), und mehrere zweite obere Leitungen (14a), die jeweils mit einem Ende mit einem entsprechenden Ende der jeweiligen ersten oberen Leitung (12a) verbunden sind und sich in einer Auswärtsrichtung auf der obersten Oberfläche des Isolators (10) hinweg erstrecken, und mehrere zweite untere Leitungen (14b), die jeweils mit einem Ende mit einem entsprechenden Ende der jeweiligen ersten unteren Leitung (12b) verbunden sind und sich in einer Auswärtsrichtung auf der untersten Oberfläche des Isolators (10) hinweg erstrecken, wobei die mehreren ersten oberen Leitungen (12a) auf der Bodenfläche der oberen Ausnehmung (11a) angeordnet sind und die mehreren ersten unteren Leitungen (12b) auf der Bodenfläche der unteren Ausnehmung (11b) angeordnet sind.
  2. Substrat nach Anspruch 1, dadurch gekennzeichnet, daß die mehreren ersten oberen und unteren Leitungen (12a, 12b) jeweils auf den entsprechenden Bodenflächen in einem vorbestimmten Intervall beabstandet und symmetrisch zueinander angeordnet sind.
  3. Substrat nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die mehreren ersten oberen und unteren Leitungen (12a, 12b) mit den mehreren zweiten oberen und unteren Leitungen (14a, 14b) jeweils durch ein in dem Isolator (10) ausgebildetes leitendes Metall (42) elektrisch verbunden sind.
  4. Substrat nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Isolator (10) aus einer Keramik besteht.
  5. Substrat nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Isolator (10) aus einem Kunststoff besteht.
  6. Substrat nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß wenigstens ein Justierloch (15) in dem Isolator (10) gebildet ist.
  7. Substrat nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die entsprechenden ersten oberen und unteren Leitungen (12a, 12b) elektrisch durch ein leitendes Metall (42) verbunden sind.
  8. Substrat nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die ersten und zweiten Leitungen (12a, 12b; 14a, 14b) aus einem Material aufgebaut sind, das aus der aus Aluminium, Blei, Kupfer und Wolfram bestehenden Gruppe ausgewählt ist.
  9. Substrat nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß das leitende Metall (42) zum elektrischen Verbinden der ersten und zweiten Leitungen (12a, 12b, 14a, 14b) aus einem Material zusammengesetzt ist, das aus der Aluminium, Blei, Kupfer und Wolfram umfassenden Gruppe ausgewählt ist.
  10. Stapelbare Halbleiteranordnung, umfassend: ein Substrat gemäß einem der Ansprüche 1 bis 9, einen ersten Halbleiterchip (30), der in der oberen Ausnehmung (11a) befestigt ist und einen zweiten Halbleiterchip (31), der in der unteren Ausnehmung (11b) befestigt ist, dritte Leitungen (40), die elektrisch den ersten Halbleiterchip (30) und die ersten oberen Leitungen (12a) verbinden, und dritte Leitungen (40), die elektrisch den zweiten Halbleiterchip (31) und die ersten unteren Leitungen (12b) verbinden, und ein Formharz (50), das in die oberen und unteren Ausnehmungen (11a, 11b) gefüllt ist, um die ersten oberen und unteren Leitungen (12a, 12b), die Halbleiterchips (30, 31) und die dritten Leitungen (40) einzuschließen.
  11. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet, daß jede dritte Leitung (40) aus einem Draht aufgebaut ist.
  12. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet, daß jede dritte Leitung (40) aus einer Kontaktwarze aufgebaut ist.
  13. Halbleiteranordnung nach Anspruch 10, dadurch gekennzeichnet, daß jede dritte Leitung (40) aus einer Lotkugel aufgebaut ist.
  14. Herstellungsverfahren eines Substrates für eine Halbleiteranordnung, umfassend die folgenden Schritte: a) Bilden einer ersten isolierenden Schicht (10a), b) Bilden von Mustern von ersten oberen Leitungen (12a) auf einer oberen Oberfläche der ersten isolierenden Schicht (10a) und Bilden von Mustern von ersten unteren Leitungen (12b) auf einer unteren Oberfläche der ersten isolierenden Schicht (10a), c) Stapeln von einer oberen zweiten isolierenden Schicht (10b) auf der oberen Oberfläche der ersten isolierenden Schicht (10a) und den ersten oberen Leitungen (12a) und Stapeln von einer unteren zweiten isolierenden Schicht (10c) auf der unteren Oberfläche der ersten isolierenden Schicht (10a), und den ersten unteren Leitungen (12b), d) Bilden von Mustern von zweiten oberen Leitungen (14a) auf der oberen Oberfläche der oberen zweiten isolierenden Schicht (10b) und Bilden von Mustern von zweiten unteren Leitungen (14b) auf der unteren Oberfläche der zweiten isolierenden Schicht (10c), e) elektrisches Verbinden entsprechender erster und zweiter Leitungen (12a, 12b; 14a, 14b) mittels eines leitenden Metalles (42) in der zweiten oberen isolierenden Schicht (10b) und der zweiten unteren isolierenden Schicht (10c), f) Bilden von einer oberen Ausnehmung (11a) in der oberen zweiten isolierenden Schicht (10b), derart, daß die ersten oberen Leitungen (12a) auf der oberen Oberfläche der ersten isolierenden Schicht (10a) freiliegen, und g) Bilden von einer unteren Ausnehmung (11b) in der unteren zweiten isolierenden Schicht (10c), derart, daß die ersten unteren Leitungen (12b) auf der unteren Oberfläche der ersten isolierenden Schicht (10a) freiliegen.
  15. Verfahren nach Anspruch 14, gekennzeichnet durch den folgenden weiteren Schritt: elektrisches Verbinden entsprechender erster oberer und unterer Leitungen (12a, 12b) miteinander zwischen den Schritten b) und c).
  16. Verfahren nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß ein den Isolator (10) durchsetzendes Justierloch (15) auf dem Isolator (10) mit der ersten isolierenden Schicht (10a) und den zweiten oberen und unteren isolierenden Schichten (10b, 10c) gebildet wird.
DE19720275A 1996-05-17 1997-05-14 Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung Expired - Fee Related DE19720275B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960016646A KR0179921B1 (ko) 1996-05-17 1996-05-17 적측형 반도체 패키지
KR16646/96 1996-05-17

Publications (2)

Publication Number Publication Date
DE19720275A1 DE19720275A1 (de) 1997-11-20
DE19720275B4 true DE19720275B4 (de) 2008-06-26

Family

ID=19459009

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19720275A Expired - Fee Related DE19720275B4 (de) 1996-05-17 1997-05-14 Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung

Country Status (5)

Country Link
US (1) US6153928A (de)
JP (1) JP2819284B2 (de)
KR (1) KR0179921B1 (de)
CN (1) CN1065660C (de)
DE (1) DE19720275B4 (de)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19801312A1 (de) * 1998-01-15 1999-07-22 Siemens Ag Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
KR100302593B1 (ko) * 1998-10-24 2001-09-22 김영환 반도체패키지및그제조방법
US6636334B2 (en) * 1999-03-26 2003-10-21 Oki Electric Industry Co., Ltd. Semiconductor device having high-density packaging thereof
US6982478B2 (en) * 1999-03-26 2006-01-03 Oki Electric Industry Co., Ltd. Semiconductor device and method of fabricating the same
JP3576030B2 (ja) * 1999-03-26 2004-10-13 沖電気工業株式会社 半導体装置及びその製造方法
TW417839U (en) * 1999-07-30 2001-01-01 Shen Ming Tung Stacked memory module structure and multi-layered stacked memory module structure using the same
US6344687B1 (en) * 1999-12-22 2002-02-05 Chih-Kung Huang Dual-chip packaging
TWI283831B (en) * 2001-02-28 2007-07-11 Elpida Memory Inc Electronic apparatus and its manufacturing method
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
KR100422359B1 (ko) * 2002-03-07 2004-03-11 주식회사 하이닉스반도체 원통형 반도체 패키지 및 그를 이용한 케이블형 패키지 모듈
US7061100B2 (en) * 2002-04-03 2006-06-13 Matsushita Electric Industrial Co., Ltd. Semiconductor built-in millimeter-wave band module
US6710246B1 (en) * 2002-08-02 2004-03-23 National Semiconductor Corporation Apparatus and method of manufacturing a stackable package for a semiconductor device
KR100475716B1 (ko) * 2002-08-13 2005-03-10 매그나칩 반도체 유한회사 복합 반도체 장치의 멀티 반도체 기판의 적층 구조 및 그방법
US6740546B2 (en) * 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
US6723585B1 (en) 2002-10-31 2004-04-20 National Semiconductor Corporation Leadless package
US6781243B1 (en) * 2003-01-22 2004-08-24 National Semiconductor Corporation Leadless leadframe package substitute and stack package
US20060201709A1 (en) * 2003-04-07 2006-09-14 Mciver Chandler H Low profile small outline leadless semiconductor device package
TW200514484A (en) * 2003-10-08 2005-04-16 Chung-Cheng Wang Substrate for electrical device and methods of fabricating the same
TWI228303B (en) * 2003-10-29 2005-02-21 Advanced Semiconductor Eng Semiconductor package, method for manufacturing the same and lead frame for use in the same
DE10353139B4 (de) * 2003-11-14 2008-12-04 Fachhochschule Stralsund Stapelbares modulares Gehäusesystem und ein Verfahren zu dessen Herstellung
JP4285364B2 (ja) * 2004-08-20 2009-06-24 パナソニック株式会社 立体回路モジュールとこれを用いた携帯端末機器および立体回路モジュールの製造方法
FR2877537B1 (fr) * 2004-10-29 2007-05-18 Thales Sa Boitier microelectronique multiplans
US7309914B2 (en) * 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
DE102005008600B9 (de) * 2005-02-23 2012-06-21 Infineon Technologies Ag Chipträger, System aus einem Chipträger und Halbleiterchips und Verfahren zum Herstellen eines Chipträgers und eines Systems
EP1949440A2 (de) * 2005-11-01 2008-07-30 SanDisk Corporation Integrierte mehrchip-schaltungskapselung
US7352058B2 (en) * 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
US7511371B2 (en) * 2005-11-01 2009-03-31 Sandisk Corporation Multiple die integrated circuit package
EP1813951A1 (de) * 2006-01-30 2007-08-01 Infineon Technologies SensoNor AS Trägheitsmesseinheit und Verpackungen dafür
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
KR100782774B1 (ko) * 2006-05-25 2007-12-05 삼성전기주식회사 Ｓｉｐ 모듈
CN101296566B (zh) * 2007-04-29 2011-06-22 鸿富锦精密工业（深圳）有限公司 电气元件载板及其制造方法
US20110024890A1 (en) * 2007-06-29 2011-02-03 Stats Chippac, Ltd. Stackable Package By Using Internal Stacking Modules
US20090127686A1 (en) * 2007-11-21 2009-05-21 Advanced Chip Engineering Technology Inc. Stacking die package structure for semiconductor devices and method of the same
US8035210B2 (en) * 2007-12-28 2011-10-11 Stats Chippac Ltd. Integrated circuit package system with interposer
CN101471331A (zh) * 2007-12-28 2009-07-01 鸿富锦精密工业（深圳）有限公司 组合式晶片模组封装结构和方法
US7919871B2 (en) * 2008-03-21 2011-04-05 Stats Chippac Ltd. Integrated circuit package system for stackable devices
KR101461630B1 (ko) * 2008-11-06 2014-11-20 삼성전자주식회사 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
TWI372454B (en) * 2008-12-09 2012-09-11 Advanced Semiconductor Eng Quad flat non-leaded package and manufacturing method thereof
US8264074B2 (en) * 2010-09-10 2012-09-11 General Electric Company Device for use as dual-sided sensor package
US9674938B2 (en) 2010-11-03 2017-06-06 3M Innovative Properties Company Flexible LED device for thermal management
CN103190204B (zh) * 2010-11-03 2016-11-16 3M创新有限公司 具有无引线接合管芯的柔性led器件
US9698563B2 (en) 2010-11-03 2017-07-04 3M Innovative Properties Company Flexible LED device and method of making
CN203932096U (zh) 2011-02-18 2014-11-05 3M创新有限公司 柔性发光半导体装置以及用于支承并电连接发光半导体装置的柔性制品
US9236547B2 (en) 2011-08-17 2016-01-12 3M Innovative Properties Company Two part flexible light emitting semiconductor device
CN104081519B (zh) * 2011-12-06 2017-08-15 英特尔公司 半导体芯片堆叠组件
WO2014188632A1 (ja) * 2013-05-23 2014-11-27 パナソニック株式会社 放熱構造を有する半導体装置および半導体装置の積層体
US9947635B1 (en) * 2016-10-14 2018-04-17 Advanced Semiconductor Engineering, Inc. Semiconductor package, interposer and semiconductor process for manufacturing the same
CN107393836B (zh) * 2017-06-19 2020-04-10 矽力杰半导体技术(杭州)有限公司 芯片封装方法及封装结构
KR20210071452A (ko) * 2019-12-06 2021-06-16 현대자동차주식회사 네트워크 시스템, 차량 및 그 제어방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5866344A (ja) * 1981-10-16 1983-04-20 Hitachi Ltd 集積回路パツケ−ジ
JPS61285740A (ja) * 1985-06-12 1986-12-16 Sumitomo Electric Ind Ltd 高密度実装形セラミツクｉｃパツケ−ジ
JPH0430561A (ja) * 1990-05-28 1992-02-03 Hitachi Ltd 半導体集積回路装置およびその実装構造
JPH07106462A (ja) * 1993-10-07 1995-04-21 Nec Corp 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283973A (ja) * 1988-05-11 1989-11-15 Hitachi Ltd 光検出素子用実装装置
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
JP2816244B2 (ja) * 1990-07-11 1998-10-27 株式会社日立製作所 積層型マルチチップ半導体装置およびこれに用いる半導体装置
JPH04127461A (ja) * 1990-09-18 1992-04-28 Nec Corp 樹脂封止型半導体装置
US5432681A (en) * 1993-04-30 1995-07-11 The United States Of America As Represented By The Secretary Of The Air Force Density improvement for planar hybrid wafer scale integration
JP3230348B2 (ja) * 1993-09-06 2001-11-19 ソニー株式会社 樹脂封止型半導体装置及びその製造方法
US5633530A (en) * 1995-10-24 1997-05-27 United Microelectronics Corporation Multichip module having a multi-level configuration
US5798564A (en) * 1995-12-21 1998-08-25 Texas Instruments Incorporated Multiple chip module apparatus having dual sided substrate
KR100232214B1 (ko) * 1996-06-19 1999-12-01 김영환 패키지 양면 실장형 피.씨.비 카드 및 그 제조방법
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5866344A (ja) * 1981-10-16 1983-04-20 Hitachi Ltd 集積回路パツケ−ジ
JPS61285740A (ja) * 1985-06-12 1986-12-16 Sumitomo Electric Ind Ltd 高密度実装形セラミツクｉｃパツケ−ジ
JPH0430561A (ja) * 1990-05-28 1992-02-03 Hitachi Ltd 半導体集積回路装置およびその実装構造
JPH07106462A (ja) * 1993-10-07 1995-04-21 Nec Corp 半導体装置

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
JP 04030561 A in Patents Abstracts of Japan, E-1201, May 13, 1 992, Vol. 16/No. 200 *
JP 07106462 (A) in Patent Abstracts of Japan
JP 07106462 A in Patent Abstracts of Japan *
JP 4-30561 (A) in Patents Abstracts of Japan, E-1201, May 13, 1992, Vol. 16/No. 200
JP 58066344 A in Patents Abstracts of Japan, E-186, July 12, 1983, Vol. 7/No. 158 *
JP 58-66344 (A) in Patents Abstracts of Japan, E-186, July 12, 1983, Vol. 7/No. 158
JP 61-285740 (A) in Patents Abstracts of Japan, E-506, May 14, 1987, Vol. 11/No. 148
JP 61285740 A in Patents Abstracts of Japan, E-506, May 14, 1987, Vol. 11/No. 148 *

Also Published As

Publication number Publication date
CN1166058A (zh) 1997-11-26
US6153928A (en) 2000-11-28
KR970077556A (ko) 1997-12-12
JP2819284B2 (ja) 1998-10-30
JPH1056128A (ja) 1998-02-24
DE19720275A1 (de) 1997-11-20
KR0179921B1 (ko) 1999-03-20
CN1065660C (zh) 2001-05-09

Similar Documents

Publication Publication Date Title
DE19720275B4 (de) Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung
DE60030931T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE19723203B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils in Chipgröße
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE19827237B4 (de) Leiterplattensubstrat für Halbleiterbauelementgehäuse und ein dasselbe verwendende Halbleiterbauelementgehäuse sowie Herstellungsverfahren für diese
DE4325668C2 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
DE4135189B4 (de) Verfahren zur Montage des Gehäuses eines Halbleiter-Bauelements
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
DE10305021B4 (de) Verfahren zur Herstellung oberflächenmontierbarer Hochleistungs-Leuchtdioden
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
DE3204231A1 (de) Laminataufbau aus matrix-faser-verbundschichten und einer metallschicht
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE3042085A1 (de) Halbleiterplaettchen-montageaufbau und verfahren zu seiner herstellung
DE3810899C2 (de)
DE102005001851A1 (de) Mehrchippackung und Herstellungsverfahren
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE2451211A1 (de) Dichte packung fuer integrierte schaltungen
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE10153666B4 (de) Kontaktanordnung mit hoher Dichte und Verfahren zum Anordnen von Kontakten
DE19707887A1 (de) Verfahren zum Herstellen von elektronischen Elementen
DE3243689C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131203