DE19721310A1 - Verfahren zum Reparieren eines Halbleiterspeichers, Elektronenstrahlspeicher-Reparaturvorrichtung und Redundanzspeicherschaltung, auf welche das Verfahren zum Reparieren eines Halbleiterspeichers anwendbar ist - Google Patents
Verfahren zum Reparieren eines Halbleiterspeichers, Elektronenstrahlspeicher-Reparaturvorrichtung und Redundanzspeicherschaltung, auf welche das Verfahren zum Reparieren eines Halbleiterspeichers anwendbar istInfo
- Publication number
- DE19721310A1 DE19721310A1 DE19721310A DE19721310A DE19721310A1 DE 19721310 A1 DE19721310 A1 DE 19721310A1 DE 19721310 A DE19721310 A DE 19721310A DE 19721310 A DE19721310 A DE 19721310A DE 19721310 A1 DE19721310 A1 DE 19721310A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor memory
- memory cell
- resist layer
- area
- redundancy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
Die vorliegende Erfindung betrifft ein Verfahren zum Reparieren
eines Halbleiterspeichers durch Abtrennen einer fehlerhaften
Speicherzelle und Anschließen einer fehlerhaften Speicherzelle
als Ersatz hierfür in dem Halbleiterspeicherchip. Die vorlie
gende Erfindung betrifft außerdem eine Elektronenstrahlspei
cher-Reparaturvorrichtung und eine Redundanzschaltung, auf wel
che das Verfahren zum Reparieren eines Halbleiterspeichers
anwendbar ist.
Fig. 1 der beiliegenden Zeichnungen zeigt einen Halbleiterspei
cher in einem Halbleiterspeicherchip auf einem Halbleiterwafer,
der eine Redunanzspeicherschaltung mit einer Redundanzzelle
aufweist. Außerdem weist der Halbleiterspeicher normale Spei
cherzellen 100 auf, die beispielsweise 512 Normaldatenleitungen
mit Adressen 0 bis 511 aufweisen, und einen Adressendekoder
101, der Logikgatter 101a aufweist, die jeweilige Ausgangslei
tungen haben, die jeweils mit den 512 Normaldatenleitungen
durch Sicherungen 104a verbunden sind. Ausgangsadressen werden
durch Adressenleitungen ₀, A₀, ₁, A₁, . . . gewählt. Die
Adressenleitung ₀ stellt eine Inversion der Adressenleitung
A₀ dar.
Die Redundanzspeicherschaltung weist einen Dekoder 103 auf,
dessen Ausgang mit einer Redundanzspeicherzelle 102 durch eine
Redundanzdatenleitung verbunden ist. Die Adressenleitungen ₀,
A₀, ₁, A₁, . . . sind durch jeweilige Sicherungen 104b mit den
Eingängen des Dekoders 103 verbunden. Die Redundanzspeicher
schaltung, die aus der Redundanzspeicherzelle 102, der Redun
danzdatenleitung, dem Dekoder 103 und den Sicherungen 104b auf
gebaut ist, befindet sich normaler im gesperrten Zustand. Wenn
ein Freigabesignal angelegt wird, wird der gesperrte Zustand
der Redundanzspeicherschaltung aufgehoben, und ihr Ausgang wird
effektiv bzw. wirksam gemacht.
Die Redundanzdatenleitung der Redundanzspeicherzelle 102 in der
Redundanzspeicherschaltung entspricht den Normaldatenleitungen
der normalen Speicherzellen 100. Wenn die normale Speicher
zelle, die mit der Normaldatenleitung verbunden ist, die mit
dem obersten Logikgatter 101a verbunden ist, beispielsweise
fehlerhaft ist, wird die Sicherung 104a, die mit dem Ausgang
des Logikgatters 101a verbunden ist, herausgeschnitten, und
Sicherungen 104b, die mit dem Eingang des Dekoders 103 verbun
den sind, werden herausgeschnitten, um die Redundanzdatenlei
tung zu verwenden, die mit der Redundanzspeicherzelle 102 ver
bunden ist, anstatt der Normaldatenleitung, die mit der fehler
haften Speicherzelle verbunden ist. Auf diese Weise wird die
Normaldatenleitung, die mit der fehlerhaften Speicherzelle ver
bunden ist, ineffektiv gemacht, und der gesperrte Zustand der
Redundanzspeicherschaltung wird durch ein Freigabesignal aufge
hoben, welches den Ausgang der Redundanzspeicherzelle wirksam
macht, die mit der Redundanzdatenleitung verbunden ist.
Die Sicherungen 104a, 104b werden üblicherweise durch einen
Laserstrahl-Sicherungsschneidprozeß herausgeschnitten. Die
Prinzipien des Laserstrahl-Sicherungsschneidprozesses sind
nachfolgend in bezug auf Fig. 2(a) bis 2(d) der beiliegenden
Zeichnungen erläutert.
Wie in Fig. 2(a) bis 2(d) gezeigt, weist ein Halbleiterspei
chersicherungsbereich ein Si-Substrat 200 auf, eine isolierende
Dünnschicht 201 aus SiO₂, die auf dem Si-Substrat 200 angeord
net ist, eine Sicherungsschicht 202, die auf einer Isolations
dünnschicht 201 als Zwischenverbindungsschicht aus Aluminium,
Polysilicium oder dergleichen angeordnet ist, und eine Isola
tionsdünnschicht 204 aus SiO₂, die auf der Sicherungsschicht
angeordnet ist. Wenn ein Laserimpuls, der in den oberen Berei
chen von Fig. 2(a) bis 2(d) gezeigt ist, an den Halbleiterspei
chersicherungsbereich angelegt wird, wird die Energie des ange
legten Laserimpulses durch die Sicherungsschicht 202 absor
biert, deren Temperatur zunimmt, wie in Fig. 2(a) gezeigt. Wenn
die Temperatur der Sicherungsschicht 202 ansteigt, nimmt die
Energieabsorptionsrate der Sicherungsschicht 202 zu, was dazu
führt, daß sich in der Sicherungsschicht 202 ein intensiver
Druck aufbaut. Der in der Sicherungsschicht 202 aufgebaute
intensive Druck veranlaßt die obere Isolationsschicht 201 aus
SiO₂ dazu, zu explodieren, was es der Sicherungsschicht 202
ermöglicht, verdampft zu werden, wie in Fig. 2(b) gezeigt. Wenn
eine beliebige verbleibende Sicherungsschicht durch die Energie
des Endabschnitts des Laserimpulses verdampft wird, erreicht
der Laserimpuls die untere Isolationsdünnschicht aus SiO₂
(siehe Fig. 2(c)), die geringfügig verdampft wird (siehe Fig.
2(d)). Die Sicherung wird in der vorstehend erläuterten Weise
herausgeschnitten.
Der Laserstrahl-Sicherungsschneidprozeß wird üblicherweise
durch einen Mechanismus ausgeführt, der einen Laserstrahl rasch
und hochgenau in einer gegebenen Sicherungsposition in einem
Halbleiterspeicherchip positioniert und den Laserstrahl anlegt,
um die Sicherung in der Sicherungsposition herauszuschneiden.
Der Mechanismus schneidet die Sicherung aufgrund einer Wafer
chip-Reparaturinformation und einer Adresseninformation über
eine fehlerhafte Leitung heraus, die durch einen vorläufig
durchgeführten Test erhalten wurden, der vor dem Reparaturpro
zeß ausgeführt wurde.
Hochintegrierte Halbleiterspeicherchips neuester Bauart weisen
eine verringerte Baugröße durch Positionieren von Sicherungen
in Übereinstimmung mit Konstruktionsregeln auf, die so einge
setzt werden, daß die Fläche minimiert wird, die in dem Spei
cherchipbereich durch die Sicherungen eingenommen wird. Es
besteht ein hoher Bedarf zum Verringern der Kosten der Halblei
terspeicherchips. Der herkömmliche Laserstrahlsicherungs
schneidprozeß weist jedoch die folgenden Nachteile auf:
- 1) Der Laserstrahlsicherungsschneidprozeß ist erforderlich, um ausschließlich erwünschte Sicherungen in einer Weise durch zubrennen, daß die Gefahr für umgebende und darunterlie gende Siliciumsubstratbereiche minimiert ist. Um dieses Erfordernis zu erfüllen, ist es notwendig, einen Laser strahl mit einer Wellenlänge einzusetzen, die gleich oder länger als der Infrarot-Wellenlängenbereich ist. Aufgrund der Wellenlängenbeschränkung kann der Laserstrahlfleck durchmesser nicht kleiner als etwa 2,5 µm sein.
- 2) Der Positionierungsfehler des Mechanismus zum Positionieren des Laserstrahls in rascher und hochgenauer Weise in einer gegebenen Sicherungsposition in einem Halbleiterspeicher chip wird durch die mechanische Genauigkeit des Mechanismus festgelegt und hat eine praktische Grenze von etwa 0,3 µm.
Angesichts der beiden vorstehend angeführten Nachteile des her
kömmlichen Laserstrahl-Sicherungsschneidprozesses ist es tech
nisch schwierig, den Zwischenraum zwischen Sicherungen in einem
Halbleiterspeicherchip auf einen Abstand von 2 µm oder weniger
zu verringern. Anstrengungen, die Fläche zu minimieren, die
durch Sicherungen in Halbleiterspeicherchips eingenommen wird,
sind deshalb auf Beschränkungen gestoßen.
In Halbleiterspeichern neuester Bauform sind Sicherungen in
derselben Weise wie Metall-Zwischenverbindungen, wie etwa aus
Aluminium oder dergleichen, aus den folgenden Gründen gebildet
worden:
Halbleiterspeicher weisen mehrere Zwischenverbindungsschichten mit Metall-Zwischenverbindungen in der obersten Schicht und Polysilicium-Zwischenverbindungen in der untersten Schicht auf. Wenn die unterste Zwischenverbindungsschicht als Sicherungs schicht verwendet wird, ist es erforderlich, Isolations- und Zwischenverbindungsschichten über der Sicherungsschicht in der Umgebung der Sicherungsbereiche zurück- bzw. wegzuätzen. Auf grund von Schwankungen in den Dicken der Isolations- und Zwi schenverbindungsschichten und aufgrund von Schwankungen beim Zurückätzprozeß, war es schwierig, eine Isolationsschicht sta biler Dicke auf der Sicherungsschicht in der Umgebung der viel fachen Zwischenverbindungsschichten zu belassen. Infolge davon werden Sicherungen üblicherweise in der obersten Schicht gebil det.
Halbleiterspeicher weisen mehrere Zwischenverbindungsschichten mit Metall-Zwischenverbindungen in der obersten Schicht und Polysilicium-Zwischenverbindungen in der untersten Schicht auf. Wenn die unterste Zwischenverbindungsschicht als Sicherungs schicht verwendet wird, ist es erforderlich, Isolations- und Zwischenverbindungsschichten über der Sicherungsschicht in der Umgebung der Sicherungsbereiche zurück- bzw. wegzuätzen. Auf grund von Schwankungen in den Dicken der Isolations- und Zwi schenverbindungsschichten und aufgrund von Schwankungen beim Zurückätzprozeß, war es schwierig, eine Isolationsschicht sta biler Dicke auf der Sicherungsschicht in der Umgebung der viel fachen Zwischenverbindungsschichten zu belassen. Infolge davon werden Sicherungen üblicherweise in der obersten Schicht gebil det.
Das Metall der obersten Schicht hat ein sehr hohes Reflexions
vermögen in bezug auf einen Infrarot-Laserstrahl. Licht, das in
die oberste Schicht eingetreten ist, wird durch ihre Oberfläche
aufgrund des Skin-Effekts absorbiert und kann einen unteren
Abschnitt der obersten Schicht nicht erreichen. Aus diesem
Grund muß die Leistung des Laserstrahls erhöht werden, um
Sicherungen in der obersten Schicht herauszuschneiden. Aufgrund
der erhöhten Laserstrahlleistung neigt die Schicht unterhalb
der obersten Schicht dazu, beschädigt zu werden, wenn Sicherun
gen herausgeschnitten werden. Es war deshalb bislang äußerst
schwierig, winzige Sicherungen stabil mit einem Laserstrahl
herauszuschneiden.
Eine Aufgabe der vorliegenden Erfindung besteht deshalb darin,
ein Verfahren zum Reparieren eines Halbleiterspeichers durch
Herausschneiden von Sicherungen zu schaffen, die mit Zwischen
räumen von 2 µm oder kleiner beabstandet angeordnet werden kön
nen, ohne eine Beschädigung einer Schicht unter den Sicherungen
zu verursachen.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin,
eine Elektronenstrahlspeicher-Reparaturvorrichtung und eine
Redundanzspeicherschaltung bereit zustellen, auf die das vorste
hend genannte Verfahren zum Reparieren eines Halbleiterspei
chers anwendbar ist.
Gelöst wird diese Aufgabe hinsichtlich des Verfahrens durch die
Merkmale des Anspruchs 1, 2 bzw. 3 hinsichtlich der Vorrichtung
durch die Merkmale des Anspruchs 11 und hinsichtlich der Schal
tung durch die Merkmale des Anspruchs 12.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteran
sprüchen angegeben.
Gemäß einem ersten Aspekt schafft die vorliegende Erfindung
demnach ein Verfahren zum Reparieren eines Halbleiterspeichers
in einem Halbleiterspeicherchip durch Herausschneiden von Zwi
schenverbindungen, wenn eine normale Speicherzelle fehlerhaft
ist, um dadurch einen Redundanzspeicherzelle in dem Halbleiter
speicherchip anstelle der normalen Speicherzelle, die fehler
haft ist, anzuschließen, aufweisend die Schritte: Beschichten
einer gesamten Oberfläche des Halbleiterspeicherchips mit einer
Resistschicht, Belichten der Resistschicht in Bereichen der
Zwischenverbindungen mit einem Energiestrahl, Entwickeln der
belichteten Resistschicht zum Bilden eines Resistmusters, und
Ätzen des Halbleiterspeicherchips in diesen Bereichen unter
Verwenden des Resistmusters als Maske, um dadurch die Zwischen
verbindungen herauszuschneiden.
Gemäß einem zweiten Aspekt schafft die vorliegende Erfindung
ein Verfahren zum Reparieren eines Halbleiterspeichers in einem
Halbleiterspeicherchip durch Ausbilden einer Zwischenverbin
dung, wenn eine normale Speicherzelle fehlerhaft ist, wodurch
eine Redundanzspeicherzelle in dem Halbleiterspeicherchip
anstelle der normalen Speicherzelle, die fehlerhaft ist, ange
schlossen wird, aufweisend die Schritte: Beschichten der gesam
ten Oberfläche des Halbleiterspeicherchips mit einer Resist
schicht, Belichten der Resistschicht mit einem Energiestrahl in
einem Bereich, in welchem die Zwischenverbindung gebildet wer
den soll, Entwickeln der belichteten Resistschicht, um ein
Resistmuster zu bilden, Ätzen des Halbleiterspeicherchips in
diesem Bereich unter Verwendung des Resistmusters als Maske,
und Abscheiden eines Abscheidungsmaterials in dem Bereich, um
dadurch die Zwischenverbindung zu bilden.
Gemäß einem dritten Aspekt schafft die vorliegende Erfindung
ein Verfahren zum Reparieren eines Halbleiterspeichers in einem
Halbleiterspeicherchip durch Herausschneiden einer Zwischenver
bindung und Bilden einer Zwischenverbindung, wenn eine normale
Speicherzelle fehlerhaft ist, um dadurch eine Redundanzspei
cherzelle in dem Halbleiterspeicherchip anstelle der normalen
Speicherzelle, die fehlerhaft ist, anzuschließen, aufweisend
die Schritte: Beschichten der gesamten Oberfläche des Halblei
terspeicherchips mit einer Resistschicht, Belichten der Resist
schicht in einem ersten Bereich der Zwischenverbindung mit
einem Energiestrahl, Entwickeln der belichteten Resistschicht,
um ein erstes Resistmuster zu bilden, Ätzen des Halbleiterspei
cherchips in diesem ersten Bereich unter Verwenden des ersten
Resistmusters als Maske, um dadurch die Zwischenverbindung her
auszuschneiden, Belichten der Resistschicht in einem zweiten
Bereich, in welchem die Zwischenverbindung gebildet werden
soll, mit einem Energiestrahl, Entwickeln der freigelegten
Resistschicht, um ein zweites Resistmuster zu bilden, Ätzen des
Halbleiterspeicherchips in dem zweiten Bereich unter Verwendung
des Resistmusters als Maske, und Abscheiden eines Abscheidungs
materials in dem zweiten Bereich, um dadurch die Zwischenver
bindung zu bilden.
Bei jedem der vorstehend angeführten Verfahren kann der Ener
giestrahl einen Elektronenstrahl aufweisen.
Bei den Verfahren gemäß den zweiten und dritten Aspekten kann
die Redundanzspeicherzelle durch eine Zwischenverbindung ange
schlossen sein, die von einer Datenleitung abgezweigt ist, die
mit der normalen Speicherzelle verbunden ist, wobei die Zwi
schenverbindung einen Herausschneidbereich aufweist, und der
Schritt zum Freilegen der Resistschicht kann den Schritt auf
weisen, eine Resistschicht in einem Herausschneidbereich einem
Energiestrahl auszusetzen, und den Schritt, ein Abscheidungs
material abzuscheiden, kann den Schritt aufweisen, das Abschei
dungsmaterial in dem Herausschneidbereich abzuscheiden, um
dadurch die Zwischenverbindung anzuschließen.
Bei den Verfahren gemäß den zweiten und dritten Aspekten kann
das Abscheidungsmaterial Polysilicium oder ein Metallmaterial
aufweisen.
Gemäß der vorliegenden Erfindung wird außerdem eine Elektronen
strahlspeicherreparaturvorrichtung geschaffen, auf welche jedes
der vorstehend genannten Verfahren anwendbar ist, aufweisend
ein Speichertestgerät zum Ermitteln einer fehlerhaften Spei
cherzelle in einem Halbleiterspeicherchip auf einem Halbleiter
wafer, einen Reparaturbildmustergenerator, der mit dem Spei
chergerät verbunden ist, um ein Reparaturbildmuster auf Grund
lage von Information in bezug auf die fehlerhafte Speicherzelle
zu erzeugen, die durch das Speichertestgerät ermittelt wird,
und Information in bezug auf Sicherungen und eine Redundanz
speicherzelle, einen Tisch zum Tragen des Halbleiterwafers, der
mit einer Resistschicht auf seiner gesamten Oberfläche
beschichtet ist, und zum zweidimensionalen Bewegen des Halblei
terwafers, ein Elektronenstrahlbelichtungssystem zum Anlegen
eines Elektronenstrahls an den Halbleiterwafer, der durch die
sen Tisch getragen ist, und eine Steuereinheit zum Steuern des
Tisches und des Elektronenstrahlbelichtungssystems auf Grund
lage des Reparturbildmusters, das durch den Reparaturbild
mustergenerator erzeugt ist, um dadurch ein Belichtungsmuster
entsprechend dem Reparaturbildmuster auf der Resistschicht zu
bilden.
Gemäß der vorliegenden Erfindung wird außerdem eine Redundanz
speicherzelle bereitgestellt, auf die das Verfahren gemäß dem
zweiten oder dritten Aspekt anwendbar ist, aufweisend eine
Redundanzspeicherzelle, die in einem Halbleiterspeicherchip
angeordnet und mit einer Zwischenverbindung verbunden ist, die
von einer Datenleitung einer normalen Speicherzelle abgezweigt
ist, wobei die Zwischenverbindung einen Herausschneidbereich
aufweist.
Bei den vorstehend erläuterten Verfahren wird der Halbleiter
speicherchip unter Verwendung des Resistmusters als Maske
selektiv geätzt, um eine Zwischenverbindung herauszuschneiden
oder auszubilden. Da die Redundanzspeicherzelle durch Heraus
schneiden der Zwischenverbindung angeschlossen wird, ist es
nicht erforderlich, Sicherungen herkömmlicher Form einzusetzen,
die geeignet sind, durch einen Laserstrahl herausgeschnitten zu
werden. Da die Zwischenverbindung durch Ätzen oder Abscheiden
herausgeschnitten oder ausgebildet wird, wird die unter der
Zwischenverbindungsschicht angeordnete Schicht im wesentlichen
nicht beschädigt, die herausgeschnitten oder ausgebildet wird.
Die durch einen Bereich (Sicherungsbereich) eingenommene Flä
che, auf welche die Zwischenverbindung herausgeschnitten oder
ausgebildet wird, ist durch den Durchmesser des verwendeten
Energiestrahls und die Genauigkeit bestimmt, mit welcher der
Halbleiterspeicherchip in bezug auf den Energiestrahl positio
niert wird. Wenn der Energiestrahl beispielsweise einen Elek
tronenstrahl aufweist, kann die Resistschicht einer Auflösung
im Submikrometerbereich oder darunter ausgesetzt werden, und
eine positionsmäßige Ermittlungsgenauigkeit von 0,05 µm oder
darunter kann erzielt werden. Deshalb wird die Fläche, die
durch den Bereich eingenommen ist, in welcher die Zwischenver
bindung herausgeschnitten oder ausgebildet ist, kleiner als der
Bereich, der durch eine Sicherung bei einem herkömmlichen Pro
zeß eingenommen wird, dessen positionsmäßige Ermittlungsgenau
igkeit an der praktischen Grenze von etwa 0,3 µm leidet. Gemäß
der vorliegenden Erfindung kann der Zwischenraum
(Sicherungszwischenraum), der zwischen Bereichen gebildet ist,
in welchem die Zwischenverbindung herausgeschnitten oder ausge
bildet ist, auf 0,2 µm verringert werden.
Bei der Redundanzspeicherschaltung gemäß der vorliegenden
Erfindung ersetzt die Redundanzspeicherzelle die normale Spei
cherzelle durch Anschließen des Herausschneidbereichs der Zwi
schenverbindung. Die Redunanzspeicherschaltung benötigt keinen
Dekoder, der bislang erforderlich war, um die normale Speicher
zelle durch eine Redundanzspeicherzelle ausschließlich durch
Herausschneiden von Sicherungen zu ersetzen.
Durch die erfindungsgemäßen Verfahren ist es möglich, eine
Sicherung (Zwischenverbindung) ohne Beschädigung einer Schicht
unter der Sicherung ungeachtet des Materials der Sicherung
(Zwischenverbindung), die herausgeschnitten werden soll, her
auszuschneiden.
Da es nicht erforderlich ist, Sicherungen herkömmlicher Form zu
verwenden, die geeignet sind, durch einen Laserstrahl herausge
schnitten zu werden, und der Zwischenraum
(Sicherungszwischenraum) zwischen Sicherungen auf 0,2 µm ver
ringert werden kann, kann die Fläche, die durch herauszuschnei
dende Sicherungen (Zwischenverbindungen) eingenommen wird,
kleiner sein als die Fläche, die durch Sicherungen im herkömm
lichen Prozeß eingenommen wird.
Die Elektronenstrahlspeicher-Reparaturvorrichtung gemäß der
vorliegenden Erfindung bietet die vorstehend genannten Vor
teile, während auf sie die vorstehend angeführten Verfahren
angewendet werden.
Die Redundanzspeicherschaltung gemäß der vorliegenden Erfindung
hat einen relativ einfachen Aufbau und kann kostengünstig her
gestellt werden, da sie kein Dekoder erfordert, der bislang
notwendig war, um die normale Speicherzelle durch eine Redun
danzspeicherzelle ausschließlich durch Herausschneiden von
Sicherungen zu ersetzen.
Nachfolgend wird die Erfindung anhand der Zeichnungen beispiel
haft näher erläutert; es zeigen:
Fig. 1 ein Schaltungsdiagramm, teilweise in Blockform, von
einem üblichen Halbleiterspeicher in einem Halbleiterspeicher
chip auf einem Halbleiterwafer, aufweisend eine Redundanzspei
cherschaltung mit Redundanzspeicherzellen,
Fig. 2(a) bis 2(d) Querschnittsansichten der Prinzipien des
Laserstrahlsicherungsschneidprozesses,
Fig. 3(a) bis 3(d) Querschnittsansichten der Prinzipien eines
Elektronenstrahlsicherungsschneidprozesses bei einem Verfahren
zum Reparieren eines Halbleiterspeichers gemäß einer ersten
Ausführungsform der vorliegenden Erfindung,
Fig. 4 ein Blockdiagramm einer Elektronenstrahlspeicher-Repara
turvorrichtung, auf die das Verfahren zum Reparieren eines
Halbleiterspeichers gemäß der ersten Ausführungsform anwendbar
ist,
Fig. 5(a) bis 5(e) Querschnittsansichten der Prinzipien des
Elektronenstrahlsicherungsanschließprozesses bei einem Verfah
ren zum Reparieren eines Halbleiterspeichers gemäß einer zwei
ten Ausführungsform der vorliegenden Erfindung, und
Fig. 6 ein Blockdiagramm einer Redundanzspeicherschaltung, auf
welche das Verfahren zum Reparieren eines Halbleiterspeichers
gemäß der zweiten Ausführungsform anwendbar ist.
Zunächst wird die erste Ausführungsform erläutert.
Die Fig. 3(a) bis 3(d) zeigen die Prinzipien des Elektronen
strahlsicherungsschneidprozesses bei einem Verfahren zum Repa
rieren eines Halbleiterspeichers gemäß einer ersten Ausfüh
rungsform der vorliegenden Erfindung.
Wie in Fig. 3(a) bis 3(d) gezeigt, weist ein Halbleiterspei
chersicherungsbereich ein Si-Substrat 1 auf, eine Isolations
dünnschicht 2 aus SiO₂, die auf dem Si-Substrat 1 angeordnet
ist, eine Sicherungsschicht 3, die auf der Isolationsdünn
schicht 2 als Zwischenverbindungsschicht aus Aluminium, Poly
silicium oder dergleichen angeordnet ist, und eine Isolations
dünnschicht 4 aus SiO₂, die auf der Sicherungsschicht 3 ange
ordnet ist. Die Isolationsdünnschicht 4 aus SiO₂ wird mit einer
Resistschicht 5 auf der gesamten Oberfläche des Halbleiterspei
cherschips abgedeckt, woraufhin ein bestimmter Bereich der
Resistschicht 5, der dem Sicherungsbereich entspricht, einem
Elektronenstrahl oder mehreren Elektronenstrahlen ausgesetzt
wird (siehe Fig. 3(a)), wobei jeder einen Strahlfleck recht
eckiger, kreisförmiger oder anderer Form aufweist. Daraufhin
wird die Resistschicht 5 entwickelt, um ihren Bereich entspre
chend dem Sicherungsbereich zu entfernen, wodurch eine Resist
struktur bzw. ein Resistmuster 5′ ausgebildet wird (siehe Fig.
3 (b)). Unter Verwendung des Resistmusters 5′ als Maske wird die
Isolationsdünnschicht 4 geätzt. Unter Verwendung des Resist
musters 5′ und der geätzten Isolationsdünnschicht 4 als Maske
wird die Sicherungsschicht 3 geätzt (siehe Fig. 3 (c)) . Darauf
hin wird das Resistmuster 5′ entfernt (siehe Fig. 3(d)). Die
Isolationsdünnschicht 4 und die Sicherungsschicht 3 können in
getrennten Schritten durch jeweils unterschiedliche Ätzsysteme
oder mit jeweiligen Ätzraten geätzt werden, die abhängig von
Ätzzeiten oder unter variierenden Ätzbedingungen durch ein ein
ziges Ätzsystem gesteuert werden.
Bei einem Verfahren zum Reparieren eines Halbleiterspeichers
gemäß einer ersten Ausführungsform der vorliegenden Erfindung
wird der Elektronenstrahlsicherungsschneidprozeß, wie in Fig.
3(a) bis 3(d) gezeigt, verwendet, um Sicherungen herauszu
schneiden, um dadurch eine Redundanzspeicherschaltung in einem
Halbleiterspeicherchip anzuschließen. Wenn, wie beispielsweise
in Fig. 1 gezeigt, die normale Speicherzelle, die mit der nor
malen Datenleitung verbunden ist, die an das oberste Logikgat
ter 101a angeschlossen ist, beispielsweise fehlerhaft ist, wird
die Resistschicht 5 einen Elektronenstrahl in den Bereich der
Sicherung 104a ausgesetzt, die mit dem Ausgang des Logikgatters
101 verbunden ist, und in den Bereichen, deren Sicherungen 104b
mit den Eingängen des Dekoders 103 verbunden sind, die mit den
Adressenleitungen verbunden sind, die nicht durch die Eingangs
leitungen des obersten Logikgatters 101a übereinstimmt bzw.
geteilt sind. Die Resistschicht 5 wird daraufhin entwickelt, um
das Resistmuster 5′ zu bilden, das rechteckige oder kreisför
mige Muster entsprechend den belichteten Bereichen aufweist.
Unter Verwendung des Resistmusters 5′ als Maske wird der Halb
leiterspeicherchip geätzt, um diese Sicherungen 104a, 104b in
den belichteten Bereichen herauszuschneiden. Die Normaldaten
leitung, die mit der fehlerhaften Speicherzelle verbunden ist,
wird unwirksam und der Ausgang der Redundanzspeicherzelle zu
der Redundanzdatenleitung wird wirksam bzw. effektiv.
Der in Fig. 3(a) bis 3(d) gezeigte Elektronenstrahlsicherungs
schneidprozeß kann durch ein bekanntes Elektronenstrahlbelich
tungssystem ausgeführt werden. Fig. 4 zeigt in Blockform eine
Elektronenstrahlspeicherreparaturvorrichtung, auf welcher das
Verfahren zum Reparieren eines Halbleiterspeichers gemäß der
ersten Ausführungsform anwendbar ist.
Wie in Fig. 4 gezeigt, sind Halbleiterwafer 32 in einer Kas
sette 28 in einem automatischen Ladegerät 27 untergebracht und
übereinander auf einem zweidimensional beweglichen Tisch 26 in
einer Trommel mit einem optischen Elektronenstrahlbelichtungs
system zur Belichtung untergebracht. Die Trommel 25 mit dem
Elektronenstrahlbelichtungssystem ist mit einem Vakuumsystem 23
kombiniert, das einen vorbestimmten Druck in dieser Trommel 25
aufrechterhält. Das Vakuumsystem 23, der Tisch 26 und das auto
matische Ladegerät 27 werden durch eine Mechanismus-Steuerein
heit 22 gesteuert.
In der Trommel 25 mit dem optischen Elektronenstrahlsystem sind
ein Ausblendmittel 41, ein Formgebungsablenkmittel 42, ein
Zusatzablenkmittel 43, eine Fokuskorrekturlinse 44 und ein
Hauptablenkmittel 45 untergebracht, die durch eine analoge
Ablenkeinheit 31 auf der Grundlage von Signalen von einer
Datensteuereinheit 30 gesteuert werden. Die Trommel 25 mit dem
optischen Elektronenstrahlsystem nimmt außerdem einen Elektro
nenreflexionsdetektor 46 und einen Z-Richtungsdetektor 47 auf,
die Signale an den Signalprozessor 29 zum Ermitteln einer Posi
tionsmarkierung auf dem Halbleiterwafer 32 anlegen, der auf dem
Tisch 26 angeordnet ist, um den Halbleiterwafer 32 zur Belich
tung durch einen Elektronenstrahl zu positionieren.
Der Tisch 26 ist mit einer Laserstrahlabstandmeßeinheit 24 zum
Ermitteln eines Abstands kombiniert, mit welchem der Halblei
terwafer 32, der auf dem Tisch 26 angeordnet ist, zweidimensio
nal bewegt wird. Der ermittelte Abstand für die zweidimensio
nale Bewegung des Halbleiterwafers 32 wird in eine Steuerein
heit 20 eingelesen, die den ermittelten Abstand mit der Posi
tion eines Reparaturbildmusters vergleicht und das Vergleichs
ergebnis durch die Datensteuereinheit 30 der analogen Ablenk
einheit 31 zuführt.
Ein Reparaturbildmustergenerator 21 ermittelt, welche fehler
hafte Speicherzelle durch eine Redundanzspeicherzelle gerettet
werden soll, auf der Grundlage einer Information über Siche
rungskoordinaten relativ zu vorläufigen Datenleitungen (oder
Wortleitungen) und Information (Reparaturdaten) über fehler
hafte Speicherzellen von einem Speichertester 40, und dieser
Generator erzeugt ein Reparaturbildmuster, das für einen Siche
rungsbereich repräsentativ ist, d. h. für einen Belichtungs
bereich, in welchem Sicherungen herausgeschnitten werden sol
len, um dadurch die Redundanzspeicherschaltung für die Rettung
der Speicherzelle anzuschließen. Bei dem Speichertestgerät 40
handelt es sich um einen bekannten Tester, der im Waferherstel
lungsprozeß verwendet wird.
Auf der Grundlage des durch den Reparaturbildmustergenerator 21
erzeugten Reparaturbildmusters steuert die Steuereinheit 20 die
Mechanismussteuereinheit 22, den Signalprozessor 29 und die
Datensteuereinheit 30.
In der in Fig. 4 gezeigten Elektronenstrahlspeicherreparatur
vorrichtung wird die in Fig. 3(a) gezeigte Resistschicht 5
einem Elektronenstrahl auf Grundlage des Reparaturbildmusters
ausgesetzt, um das Resistmuster 5′ zu bilden. Auf Grundlage des
Resistmusters 5′ werden Sicherungen herausgeschnitten, um
dadurch die Redundanzspeicherschaltung anzuschließen.
Die Elektronenstrahlspeicherreparaturvorrichtung kann eine
Musterkonfiguration mit einer Auflösung im Submikrometerbereich
oder darunter erzeugen, und sie weist eine positionsmäßige
Ermittlungsgenauigkeit bzw. eine Positionsermittlungsgenauig
keit von 0,05 µm oder darunter auf. Mit dem Verfahren zum Repa
rieren eines Halbleiterspeichers, das durch die Elektronen
strahlspeicherreparaturvorrichtung ausgeführt wird, ist es mög
lich, die Zwischenräume zwischen Sicherungen in dem in Fig. 1
gezeigten Halbleiterwaferchip auf Abstände viel kleiner als
beispielsweise 2 µm zu verringern. Deshalb kann die in dem
Halbleiterwaferchip durch die Sicherungen eingenommene Fläche
verringert werden, und die Kosten für den Halbleiterwaferchip
können ebenfalls verringert werden.
Bei der vorstehend angeführten Ausführungsform wird die Redun
danzspeicherschaltung durch Herausschneiden von Sicherungen in
dem Halbleiterwaferchip angeschlossen. Die Sicherungen können
jedoch weggelassen sein, und die Redundanzspeicherschaltung
wird durch Herausschneiden von Zwischenverbindungen in dem
Halbleiterwaferchip angeschlossen.
Nunmehr erfolgt eine Erläuterung der zweiten Ausführungsform.
Bei der ersten Ausführungsform werden Sicherungen herausge
schnitten, um die Redundanzspeichereinrichtung anzuschließen.
Sicherungen, die herausgeschnitten werden, können jedoch in
einem Halbleiterwaferchip angeordnet sein und so verbunden
sein, daß sie die Redundanzspeicherschaltung anschließen.
Fig. 5(a) bis 5(e) zeigen die Prinzipien eines Elektronen
strahl-Sicherungsverbindungsprozesses in einem Verfahren zum
Reparieren eines Halbleiterspeichers gemäß einer zweiten Aus
führungsform der vorliegenden Erfindung.
Wie in Fig. 5(a) bis 5(e) gezeigt, weist ein Halbleiterspeicher
sicherungsbereich ein Si-Substrat 11 auf, eine Isolationsdünn
schicht 12 aus SiO₂, eine Sicherungsschicht 13, die einen Her
ausschneidbereich 16 vorbestimmter Breite aufweist, und eine
Isolationsdünnschicht 14′ aus SiO₂. Die Isolationsdünnschicht
14′ aus SiO₂ wird mit einer Resistschicht 15 auf der gesamten
Oberfläche des Halbleiterspeicherchips abgedeckt, woraufhin ein
gegebener Bereich der Resistschicht 15, der dem Herausschneid
bereich 16 entspricht, einem Elektronenstahl ausgesetzt bzw.
durch diesen belichtet wird. Der Elektronenstrahl sollte bevor
zugt auf eine Fläche angewendet werden, die breiter ist als der
Herausschneidbereich 16. Daraufhin wird die Resistschicht 15
entwickelt, um ihren Bereich entsprechend dem Sicherungsbereich
zu entwickeln, wodurch ein Resistmuster 15′ gebildet wird
(siehe Fig. 5(b)). Unter Verwendung des Resistmusters 15′ als
Maske wird die Isolationsdünnschicht 14′ geätzt (siehe Fig.
5(c)). Zu diesem Zeitpunkt ist es bevorzugt, die Isolations
dünnschicht 14′ bis hinunter auf die Isolationsdünnschicht 12
wieder zu ätzen, um in zuverlässiger Weise eine elektrische
Verbindung in dem Herausschneidbereich 16 herzustellen. Darauf
hin wird das Resistmuster 15′ entfernt und Polysilicium oder
ein Metallmaterial, wie etwa Aluminium oder dergleichen (frei
wählbar, abhängig von der Konstruktion), wird auf der Ober
fläche abgeschieden, die bereits durch Sputtern oder CVD gebil
det ist (siehe Fig. 5(d)). Daraufhin wird der Aufbau rückge
ätzt, bis die Isolationsschicht 14′ erscheint, mit Ausnahme
derjenigen Fläche, wo das Polysilicium oder das Metallmaterial
in dem Herausschneidbereich 16 abgeschieden ist (siehe Fig.
5 (e)). Bei dem vorstehend angeführten Prozeß wird die Isola
tionsschicht 14′ unter Verwendung des Resistmusters 15′ als
Maske selektiv entfernt, und das Polysilicium oder das Metall
material, wie etwa Aluminium oder dergleichen, wird selektiv in
der Fläche abgeschieden, von welcher die Isolationsschicht 14′
entfernt wurde. Die Sicherungsschicht 13 ist nunmehr über den
Herausschneidbereich 16 elektrisch angeschlossen.
Gemäß der zweiten Ausführungsform sind der vorstehend erläu
terte Elektronenstrahlsicherungsverbindungsprozeß und der Elek
tronenstrahlsicherungsschneidprozeß gemäß der ersten Ausfüh
rungsform miteinander kombiniert, um die in Fig. 6 gezeigte
Redundanzspeicherschaltung beispielsweise anzuschließen.
Fig. 6 zeigt einen Halbleiterspeicher in einem Halbleiterspei
cherchip auf einem Halbleiterwafer. Der Halbleiterspeicher
weist normale Speicherzellen 100 und einen Adressendekoder 101
auf, der Logikgatter 101a mit jeweiligen Ausgangsleitungen
umfaßt, die jeweils an Normaldatenleitungen durch Sicherungen
104a angeschlossen sind. Der Halbleiterspeicher weist außerdem
eine Redundanzspeicherschaltung auf, die eine Redundanzspei
cherzelle 102 aufweist, die eine Redundanzdatenleitung hat, die
durch Sicherungen 104a′ mit Ausgangsleitungen verbunden ist,
die mit jeweiligen Normaldatenleitungen verbunden sind, die mit
den Logikgattern 101a gekoppelt bzw. verbunden sind. Die Siche
rungen 104a′ weisen Herausschneidbereiche auf, die jeweils eine
Breite haben, die es ermöglicht, daß die Resistschicht 15 auf
der Isolationsschicht 14′ abgeschieden wird.
Wenn die normale Speicherzelle, die mit der Normaldatenleitung
verbunden ist, die an das oberste Logikgatter 101a angeschlos
sen ist, beispielsweise fehlerhaft ist, wird die Resistschicht
5 auf dem Halbleiterspeicherchip abgeschieden und einem Elek
tronenstrahl im Bereich der Sicherung 104a ausgesetzt, die mit
dem Ausgang des obersten Logikgatters 101 verbunden ist. Die
Resistschicht 5 wird daraufhin entwickelt, um ein Resistmuster
5′ zu bilden, das rechteckige oder kreisförmige Muster entspre
chend den belichteten Bereichen aufweist. Unter Verwendung des
Resistmusters 5′ als Maske wird der Halbleiterspeicherchip
geätzt, um die Sicherung 104a im belichteten Bereich herauszu
schneiden. Die Normaldatenleitung, die mit der fehlerhaften
Speicherzelle verbunden ist, wird dadurch ineffektiv bzw.
unwirksam. Daraufhin wird das Resistmuster 5′ entfernt. Der
vorstehend angeführte Prozeß entspricht dem Elektronenstrahl
sicherungsschneidprozeß, der in Fig. 3(a) bis 3(d) gezeigt ist.
Daraufhin wird die Resistschicht 15 auf dem Halbleiterspeicher
chip abgeschieden und einem Elektronenstrahl im Bereich der
Sicherung 104a′ ausgesetzt, die mit dem Ausgang des Dekoders
101a verbunden ist, der an die fehlerhafte Speicherzelle ange
schlossen ist. Die Resistschicht 15 wird daraufhin entwickelt,
um das Resistmuster 15′ zu bilden, das ein rechteckiges oder
kreisförmiges Muster entsprechend dem belichteten Bereich auf
weist. Unter Verwendung des Resistmusters 15′ als Maske wird
Polysilicium oder ein Metallmaterial, wie etwa Aluminium oder
dergleichen, auf der Oberfläche abgeschieden, die bereits durch
Sputtern oder CVD gebildet ist, wodurch die Sicherung 104a′ an
den belichteten Bereich angeschlossen wird. Auf diese Weise
wird der Ausgang der Redundanzspeicherzelle 102 zu der Redun
danzdatenleitung effektiv bzw. wirksam. Die Sicherung 104a′
kann angeschlossen werden, bevor die Sicherung 104a herausge
schnitten wird.
Die in Fig. 4 gezeigten Elektronenstrahlspeicherreparaturvor
richtung kann in dem Verfahren zum Reparieren eines Halbleiter
speichers gemäß der zweiten Ausführungsform der vorliegenden
Erfindung eingesetzt werden. Insbesondere erzeugt der Repara
turbildmustergenerator 21 ein Reparaturbildmuster zum Heraus
schneiden einer Sicherung und ein Reparaturbildmuster zum
Anschließen einer Sicherung, und der Schritt zum Freilegen bzw.
Belichten der Resistschicht 5, wie in Fig. 3(a) gezeigt, und
der Schritt zum Freilegen bzw. Belichten der Resistschicht 15,
wie in Fig. 5(a) gezeigt, werden auf Grundlage dieser Reparatur
bildmuster ausgeführt, um dadurch die Resistmuster 5′, 15′ zu
bilden. Unter Verwendung der Resistmuster 5′, 15′ als Masken
werden die Sicherungen herausgeschnitten und angeschlossen, um
dadurch die Redundanzspeicherschaltung anzuschließen.
Das Verfahren zum Reparieren eines Halbleiterspeichers gemäß
der zweiten Ausführungsform ist auf die in Fig. 6 gezeigte
Redundanzspeicherschaltung anwendbar. Da die in Fig. 6 gezeigte
Redundanzspeicherschaltung den in Fig. 1 gezeigten Dekoder 103
zum Umschalten der Redundanzspeicherschaltung nicht benötigt,
können die Kosten für den Halbleiterspeicherchip niedriger sein
als die Kosten für den Halbleiterspeicherchip gemäß der ersten
Ausführungsform.
Bei der zweiten Ausführungsform werden der Anschluß einer
Sicherung und das Herausschneiden einer Sicherung miteinander
zum Anschließen der Redundanzspeicherschaltung kombiniert,
wobei die Redundanzspeicherschaltung lediglich durch Anschlie
ßen einer Sicherung angeschlossen werden kann. Bei einer der
artigen Modifikation ist die der Halbleiterspeicher jedoch dazu
ausgelegt, durch Anschließen der Sicherung die fehlerhafte
Speicherzelle ineffektiv bzw. unwirksam zu machen.
Bei der zweiten Ausführungsform wird die Redundanzspeicher
schaltung durch Anschließen einer Sicherung angeschlossen, die
in dem Halbleiterspeicherchip herausgeschnitten ist. Zwischen
verbindungen mit Herausschneidbereichen können jedoch anstelle
von Sicherungen mit Herausschneidbereichen verwendet werden.
Darüber hinaus kann die Redundanzdatenleitung, die mit der
Redundanzspeicherzelle 102, die in Fig. 6 gezeigt ist, verbun
den ist, weggelassen werden, und wenn eine fehlerhafte Spei
cherzelle aufgefunden wird, kann eine Redundanzdatenleitung an
die Redundanzspeicherzelle 102 in Übereinstimmung mit dem in
dem in Fig. 5(a) bis 5(e) gezeigten Prozeß angeschlossen wer
den.
Bei jeder der ersten und zweiten Ausführungsformen wird die
Resistschicht dem Elektronenstrahl ausgesetzt. Ein Ionenstrahl,
ein Laserstrahl mit einem Spektrum in fernen Ultraviolett kur
zer Wellenlänge zur Belichtung usw. können jedoch beim Verfah
ren zum Reparieren eines Halbleiterspeichers eingesetzt werden.
Bauelemente, auf die das Verfahren zum Reparieren eines Halb
leiterspeichers gemäß der vorliegenden Erfindung anwendbar
sind, sind nicht auf die dargestellten unabhängigen Halbleiter
speicher-Bauelemente beschränkt. Das Verfahren zum Reparieren
eines Halbleiterspeichers gemäß der vorliegenden Erfindung ist
vielmehr auch auf Speicherbauelemente anwendbar, die in Logik
bauelementen enthalten sind.
Das Verfahren zum Reparieren eines Halbleiterspeichers gemäß
der vorliegenden Erfindung ist auch auf verschiedene Redundanz
schaltungen anwendbar, die sich von den in Fig. 1 und 6 gezeig
ten Redundanzschaltungen unterscheiden.
Während eine bevorzugte Ausführungsform der vorliegenden Erfin
dung unter Verwendung spezieller Begriffe erläutert wurde, wird
darauf hingewiesen, daß diese Beschreibung lediglich zu Erläu
terungszwecken erfolgte, und daß Änderungen und Abwandlungen
ausgeführt werden können, ohne vom Umfang der Erfindung abzu
weichen, die durch die folgenden Ansprüche festgelegt ist.
Claims (12)
1. Verfahren zum Reparieren eines Halbleiterspeichers in
einem Halbleiterspeicherchip durch Herausschneiden von
Zwischenverbindungen, wenn eine normale Speicherzelle feh
lerhaft ist, um dadurch einen Redundanzspeicherzelle in
dem Halbleiterspeicherchip anstelle der normalen Speicher
zelle, die fehlerhaft ist, anzuschließen, aufweisend die
Schritte:
Beschichten einer gesamten Oberfläche des Halbleiterspei cherchips mit einer Resistschicht,
Belichten der Resistschicht in Bereichen der Zwischenver bindungen mit einem Energiestrahl,
Entwickeln der belichteten Resistschicht zum Bilden eines Resistmusters, und
Ätzen des Halbleiterspeicherchips in diesen Bereichen unter Verwenden des Resistmusters als Maske, um dadurch die Zwischenverbindungen herauszuschneiden.
Beschichten einer gesamten Oberfläche des Halbleiterspei cherchips mit einer Resistschicht,
Belichten der Resistschicht in Bereichen der Zwischenver bindungen mit einem Energiestrahl,
Entwickeln der belichteten Resistschicht zum Bilden eines Resistmusters, und
Ätzen des Halbleiterspeicherchips in diesen Bereichen unter Verwenden des Resistmusters als Maske, um dadurch die Zwischenverbindungen herauszuschneiden.
2. Verfahren zum Reparieren eines Halbleiterspeichers in
einem Halbleiterspeicherchip durch Ausbilden einer Zwi
schenverbindung, wenn eine normale Speicherzelle fehler
haft ist, wodurch eine Redundanzspeicherzelle in dem Halb
leiterspeicherchip anstelle der normalen Speicherzelle,
die fehlerhaft ist, angeschlossen wird, aufweisend die
Schritte:
Beschichten der gesamten Oberfläche des Halbleiterspei cherchips mit einer Resistschicht,
Belichten der Resistschicht mit einem Energiestrahl in einem Bereich, in welchem die Zwischenverbindung gebildet werden soll,
Entwickeln der belichteten Resistschicht, um ein Resist muster zu bilden,
Ätzen des Halbleiterspeicherchips in diesem Bereich unter Verwendung des Resistmusters als Maske, und
Abscheiden eines Abscheidungsmaterials in dem Bereich, um dadurch die Zwischenverbindung zu bilden.
Beschichten der gesamten Oberfläche des Halbleiterspei cherchips mit einer Resistschicht,
Belichten der Resistschicht mit einem Energiestrahl in einem Bereich, in welchem die Zwischenverbindung gebildet werden soll,
Entwickeln der belichteten Resistschicht, um ein Resist muster zu bilden,
Ätzen des Halbleiterspeicherchips in diesem Bereich unter Verwendung des Resistmusters als Maske, und
Abscheiden eines Abscheidungsmaterials in dem Bereich, um dadurch die Zwischenverbindung zu bilden.
3. Verfahren zum Reparieren eines Halbleiterspeichers in
einem Halbleiterspeicherchip durch Herausschneiden einer
Zwischenverbindung und Bilden einer Zwischenverbindung,
wenn eine normale Speicherzelle fehlerhaft ist, um dadurch
eine Redundanzspeicherzelle in dem Halbleiterspeicherchip
anstelle der normalen Speicherzelle, die fehlerhaft ist,
anzuschließen, aufweisend die Schritte:
Beschichten der gesamten Oberfläche des Halbleiterspei cherchips mit einer Resistschicht,
Belichten der Resistschicht in einem ersten Bereich der Zwischenverbindung mit einem Energiestrahl,
Entwickeln der belichteten Resistschicht, um ein erstes Resistmuster zu bilden,
Ätzen des Halbleiterspeicherchips in diesem ersten Bereich unter Verwenden des ersten Resistmusters als Maske, um dadurch die Zwischenverbindung herauszuschneiden,
Belichten der Resistschicht in einem zweiten Bereich, in welchem die Zwischenverbindung gebildet werden soll, mit einem Energiestrahl,
Entwickeln der freigelegten Resistschicht, um ein zweites Resistmuster zu bilden,
Ätzen des Halbleiterspeicherchips in dem zweiten Bereich unter Verwendung des Resistmusters als Maske, und
Abscheiden eines Abscheidungsmaterials in dem zweiten Bereich, um dadurch die Zwischenverbindung zu bilden.
Beschichten der gesamten Oberfläche des Halbleiterspei cherchips mit einer Resistschicht,
Belichten der Resistschicht in einem ersten Bereich der Zwischenverbindung mit einem Energiestrahl,
Entwickeln der belichteten Resistschicht, um ein erstes Resistmuster zu bilden,
Ätzen des Halbleiterspeicherchips in diesem ersten Bereich unter Verwenden des ersten Resistmusters als Maske, um dadurch die Zwischenverbindung herauszuschneiden,
Belichten der Resistschicht in einem zweiten Bereich, in welchem die Zwischenverbindung gebildet werden soll, mit einem Energiestrahl,
Entwickeln der freigelegten Resistschicht, um ein zweites Resistmuster zu bilden,
Ätzen des Halbleiterspeicherchips in dem zweiten Bereich unter Verwendung des Resistmusters als Maske, und
Abscheiden eines Abscheidungsmaterials in dem zweiten Bereich, um dadurch die Zwischenverbindung zu bilden.
4. Verfahren nach Anspruch 1, wobei der Energiestrahl einen
Elektronenstrahl aufweist.
5. Verfahren nach Anspruch 2, wobei der Energiestrahl einen
Elektronenstrahl aufweist.
6. Verfahren nach Anspruch 3, wobei der Energiestrahl einen
Elektronenstrahl aufweist.
7. Verfahren nach Anspruch 2, wobei die Redundanzzelle durch
eine Zwischenverbindung, die von einer Datenleitung abge
zweigt ist, die mit der normalen Speicherzelle verbunden
ist, angeschlossen wird, wobei die Zwischenverbindung
einen Herausschneidbereich aufweist, und wobei der Schritt
zum Belichten der Photoresistschicht den Schritt aufweist,
die Photoresistschicht im Herausschneidbereich mit dem
Energiestrahl zu belichten, und der Schritt zum Abscheiden
eines Abscheidungsmaterials den Schritt aufweist, das
Abscheidungsmaterial in dem Herausschneidbereich abzu
scheiden, um dadurch die Zwischenverbindung anzuschließen.
8. Verfahren nach Anspruch 3, wobei die Redundanzspeicher
zelle durch eine Zwischenverbindung, die von einer Daten
leitung abgezweigt ist, die mit der normalen Speicherzelle
verbunden ist, angeschlossen wird, wobei die Zwischenver
bindung einen Herausschneidbereich aufweist, und wobei der
Schritt zum Belichten der Resistschicht im zweiten Bereich
den Schritt aufweist, die Resistschicht im Herausschneid
bereich durch den Energiestrahl zu belichten, und wobei
der Schritt zum Abscheiden eines Abscheidungsmaterials den
Schritt aufweist, das Abscheidungsmaterial in dem Heraus
schneidbereich abzuscheiden, um dadurch die Zwischenver
bindung anzuschließen.
9. Verfahren nach Anspruch 2, wobei das Abscheidungsmaterial
Polysilicium oder ein Metallmaterial aufweist.
10. Verfahren nach Anspruch 3, wobei das Abscheidungsmaterial
Polysilicium oder ein Metallmaterial aufweist.
11. Elektronenstrahlspeicherreparaturvorrichtung, auf welche
das Verfahren zum Reparieren eines Halbleiterspeichers
gemäß einem der Ansprüche 1 bis 6 anwendbar ist, aufwei
send:
ein Speichertestgerät zum Ermitteln einer fehlerhaften Speicherzelle in einem Halbleiterspeicherchip auf einem Halbleiterwafer,
einen Reparaturbildmustergenerator, der mit dem Speicher gerät verbunden ist, um ein Reparaturbildmuster auf Grund lage von Information in bezug auf die fehlerhafte Spei cherzelle zu erzeugen, die durch das Speichertestgerät ermittelt wird, und Information in bezug auf Sicherungen und eine Redundanzspeicherzelle,
einen Tisch zum Tragen des Halbleiterwafers, der mit einer Resistschicht auf seiner gesamten Oberfläche beschichtet ist, und zum zweidimensionalen Bewegen des Halbleiter wafers,
ein Elektronenstrahlbelichtungssystem zum Anlegen eines Elektronenstrahls an den Halbleiterwafer, der auf diesem Tisch getragen ist, und
eine Steuereinheit zum Steuern des Tisches und des Elek tronenstrahlbelichtungssystems auf Grundlage des Repartur bildmusters, das durch den Reparaturbildmustergenerator erzeugt ist, um dadurch ein Belichtungsmuster entsprechend dem Reparaturbildmuster auf der Resistschicht zu bilden.
ein Speichertestgerät zum Ermitteln einer fehlerhaften Speicherzelle in einem Halbleiterspeicherchip auf einem Halbleiterwafer,
einen Reparaturbildmustergenerator, der mit dem Speicher gerät verbunden ist, um ein Reparaturbildmuster auf Grund lage von Information in bezug auf die fehlerhafte Spei cherzelle zu erzeugen, die durch das Speichertestgerät ermittelt wird, und Information in bezug auf Sicherungen und eine Redundanzspeicherzelle,
einen Tisch zum Tragen des Halbleiterwafers, der mit einer Resistschicht auf seiner gesamten Oberfläche beschichtet ist, und zum zweidimensionalen Bewegen des Halbleiter wafers,
ein Elektronenstrahlbelichtungssystem zum Anlegen eines Elektronenstrahls an den Halbleiterwafer, der auf diesem Tisch getragen ist, und
eine Steuereinheit zum Steuern des Tisches und des Elek tronenstrahlbelichtungssystems auf Grundlage des Repartur bildmusters, das durch den Reparaturbildmustergenerator erzeugt ist, um dadurch ein Belichtungsmuster entsprechend dem Reparaturbildmuster auf der Resistschicht zu bilden.
12. Redundanzspeicherschaltung, auf welcher ein Verfahren zum
Reparieren eines Halbleiterspeichers gemäß Anspruch 2, 3
oder 5 anwendbar ist, aufweisend:
eine Redundanzspeicherzelle, die in einem Halbleiterspei cherchip angeordnet und mit einer Zwischenverbindung ver bunden ist, die von einer Datenleitung einer normalen Speicherzelle abgezweigt ist, wobei die Zwischenverbindung einen Herausschneidbereich aufweist.
eine Redundanzspeicherzelle, die in einem Halbleiterspei cherchip angeordnet und mit einer Zwischenverbindung ver bunden ist, die von einer Datenleitung einer normalen Speicherzelle abgezweigt ist, wobei die Zwischenverbindung einen Herausschneidbereich aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12700696A JP3325456B2 (ja) | 1996-05-22 | 1996-05-22 | メモリリペア方法ならびにそのメモリリペア方法が適用される電子ビームメモリリペア装置およびメモリ冗長回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19721310A1 true DE19721310A1 (de) | 1997-11-27 |
DE19721310C2 DE19721310C2 (de) | 2003-04-03 |
Family
ID=14949358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19721310A Expired - Fee Related DE19721310C2 (de) | 1996-05-22 | 1997-05-21 | Verfahren zum Reparieren eines Halbleiterspeichers |
Country Status (4)
Country | Link |
---|---|
US (3) | US5985677A (de) |
JP (1) | JP3325456B2 (de) |
KR (1) | KR100248298B1 (de) |
DE (1) | DE19721310C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7005360B2 (en) | 2000-10-04 | 2006-02-28 | Infineon Technologies Ag | Method for fabricating a microelectronic circuit including applying metal over and thickening the integrated coil to increase conductivity |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3325456B2 (ja) * | 1996-05-22 | 2002-09-17 | 株式会社アドバンテスト | メモリリペア方法ならびにそのメモリリペア方法が適用される電子ビームメモリリペア装置およびメモリ冗長回路 |
KR100299755B1 (ko) | 1998-06-10 | 2001-10-19 | 박종섭 | 반도체 소자의 리페어용 퓨즈 및 그 형성방법 |
DE19924153B4 (de) * | 1999-05-26 | 2006-02-09 | Infineon Technologies Ag | Schaltungsanordnung zur Reparatur eines Halbleiterspeichers |
DE10131015C2 (de) * | 2001-06-27 | 2003-12-04 | Infineon Technologies Ag | Verfahren zur Beurteilung der Qualität einer eine Vielzahl von Speicherzellen aufweisenden Speichereinheit |
KR100467777B1 (ko) * | 2002-06-05 | 2005-01-24 | 동부아남반도체 주식회사 | 퓨즈 단절 방법 |
US6607925B1 (en) * | 2002-06-06 | 2003-08-19 | Advanced Micro Devices, Inc. | Hard mask removal process including isolation dielectric refill |
JP4179834B2 (ja) * | 2002-09-19 | 2008-11-12 | 株式会社リコー | 半導体装置の製造装置及び製造方法 |
US6947306B2 (en) * | 2003-09-30 | 2005-09-20 | Infineon Technologies Ag | Backside of chip implementation of redundancy fuses and contact pads |
DE10354112B4 (de) * | 2003-11-19 | 2008-07-31 | Qimonda Ag | Verfahren und Anordnung zur Reparatur von Speicherchips mittels Mikro-Lithographie-Verfahren |
KR100763122B1 (ko) * | 2005-03-31 | 2007-10-04 | 주식회사 하이닉스반도체 | 면적이 감소된 반도체 메모리 장치의 리페어 제어 회로 |
US20080270854A1 (en) | 2007-04-24 | 2008-10-30 | Micron Technology, Inc. | System and method for running test and redundancy analysis in parallel |
JP5549094B2 (ja) * | 2009-03-30 | 2014-07-16 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
KR101042590B1 (ko) * | 2009-12-31 | 2011-06-20 | 삼성전기주식회사 | 에칭방법 및 이를 이용한 회로기판 제조방법 |
JP5855037B2 (ja) * | 2013-03-13 | 2016-02-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3633268A (en) * | 1968-06-04 | 1972-01-11 | Telefunken Patent | Method of producing one or more large integrated semiconductor circuits |
US4259367A (en) * | 1979-07-30 | 1981-03-31 | International Business Machines Corporation | Fine line repair technique |
US4389715A (en) * | 1980-10-06 | 1983-06-21 | Inmos Corporation | Redundancy scheme for a dynamic RAM |
JPS6265300A (ja) * | 1985-09-18 | 1987-03-24 | Toshiba Corp | 半導体記憶装置 |
JPH0763064B2 (ja) * | 1986-03-31 | 1995-07-05 | 株式会社日立製作所 | Ic素子における配線接続方法 |
JPH02125639A (ja) | 1988-11-05 | 1990-05-14 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2567952B2 (ja) * | 1989-09-05 | 1996-12-25 | 株式会社日立製作所 | Lsi補修配線方法 |
US5058070A (en) * | 1990-02-12 | 1991-10-15 | Motorola, Inc. | High speed memory with row redundancy |
DE4014008A1 (de) * | 1990-04-27 | 1991-10-31 | Akad Wissenschaften Ddr | Verfahren zur redundanzreparatur und/oder schaltungsindividualisierung hochintegrierter elektronischer schaltkreise |
JP3325456B2 (ja) * | 1996-05-22 | 2002-09-17 | 株式会社アドバンテスト | メモリリペア方法ならびにそのメモリリペア方法が適用される電子ビームメモリリペア装置およびメモリ冗長回路 |
JPH06111596A (ja) * | 1990-10-09 | 1994-04-22 | Texas Instr Inc <Ti> | メモリ |
US5442282A (en) * | 1992-07-02 | 1995-08-15 | Lsi Logic Corporation | Testing and exercising individual, unsingulated dies on a wafer |
FR2695493B1 (fr) * | 1992-09-08 | 1994-10-07 | Thomson Composants Militaires | Circuit de mémoire avec redondance. |
JP3179595B2 (ja) * | 1992-11-12 | 2001-06-25 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
US5267985A (en) * | 1993-02-11 | 1993-12-07 | Trancell, Inc. | Drug delivery by multiple frequency phonophoresis |
JPH0737887A (ja) * | 1993-07-22 | 1995-02-07 | Mitsubishi Electric Corp | 配線形成方法,配線修復方法,及び配線パターン変更方法 |
DE69414121T2 (de) * | 1993-07-26 | 1999-06-10 | Technomed Medical Systems | Endoskopische sonde zur abbildung und therapie und ihr behandlungssystem |
KR100380546B1 (ko) * | 1994-02-24 | 2003-06-25 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체집적회로장치의제조방법 |
US5457656A (en) * | 1994-08-17 | 1995-10-10 | United Microelectronics Corp. | Zero static power memory device redundancy circuitry |
US5532966A (en) * | 1995-06-13 | 1996-07-02 | Alliance Semiconductor Corporation | Random access memory redundancy circuit employing fusible links |
JP3059076B2 (ja) * | 1995-06-19 | 2000-07-04 | シャープ株式会社 | 不揮発性半導体記憶装置 |
FR2741475B1 (fr) * | 1995-11-17 | 2000-05-12 | Commissariat Energie Atomique | Procede de fabrication d'un dispositif de micro-electronique comportant sur un substrat une pluralite d'elements interconnectes |
US5762068A (en) * | 1995-11-27 | 1998-06-09 | Quinton Instrument Company | ECG filter and slew rate limiter for filtering an ECG signal |
US5617951A (en) * | 1996-01-23 | 1997-04-08 | Wick; Philip B. | Golf club organizer for a golf bag |
US5698984A (en) * | 1996-01-30 | 1997-12-16 | Fluke Corporation | Adaptive digital filter for improved measurement accuracy in an electronic instrument |
US6307273B1 (en) * | 1996-06-07 | 2001-10-23 | Vanguard International Semiconductor Corporation | High contrast, low noise alignment mark for laser trimming of redundant memory arrays |
US5840627A (en) * | 1997-03-24 | 1998-11-24 | Clear Logic, Inc. | Method of customizing integrated circuits using standard masks and targeting energy beams for single resist development |
US6163159A (en) * | 1997-06-02 | 2000-12-19 | Advantest Corp | Charged particle beam test system |
US6175124B1 (en) * | 1998-06-30 | 2001-01-16 | Lsi Logic Corporation | Method and apparatus for a wafer level system |
JP2000123593A (ja) * | 1998-08-13 | 2000-04-28 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
-
1996
- 1996-05-22 JP JP12700696A patent/JP3325456B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-21 KR KR1019970019751A patent/KR100248298B1/ko not_active IP Right Cessation
- 1997-05-21 US US08/861,399 patent/US5985677A/en not_active Expired - Fee Related
- 1997-05-21 DE DE19721310A patent/DE19721310C2/de not_active Expired - Fee Related
-
1998
- 1998-11-04 US US09/186,673 patent/US6434063B1/en not_active Expired - Fee Related
-
2002
- 2002-06-28 US US10/187,070 patent/US20020173055A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7005360B2 (en) | 2000-10-04 | 2006-02-28 | Infineon Technologies Ag | Method for fabricating a microelectronic circuit including applying metal over and thickening the integrated coil to increase conductivity |
Also Published As
Publication number | Publication date |
---|---|
US20020173055A1 (en) | 2002-11-21 |
KR100248298B1 (ko) | 2000-03-15 |
JPH09312342A (ja) | 1997-12-02 |
US6434063B1 (en) | 2002-08-13 |
DE19721310C2 (de) | 2003-04-03 |
US5985677A (en) | 1999-11-16 |
JP3325456B2 (ja) | 2002-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19721310C2 (de) | Verfahren zum Reparieren eines Halbleiterspeichers | |
EP0008359B1 (de) | Verfahren zum Herstellen einer Dünnfilmstruktur | |
DE19619737C2 (de) | Halbleitereinrichtung mit einer Ersatzschaltung und einer Sicherungsschicht und Verfahren zur Herstellung einer derartigen Halbleitereinrichtung | |
DE10030143B4 (de) | Photomaske, Herstellungsverfahren davon und Halbleitereinrichtung | |
DE102006062993B3 (de) | Verfahren zur Photolithographie bei der Halbleiter-Herstellung | |
WO2003017342A2 (de) | Verfahren zum herstellen einer selbstjustierten struktur auf einem halbleiter-wafer | |
DD206607A1 (de) | Verfahren und vorrichtung zur beseitigung von interferenzeffekten | |
DE2429026A1 (de) | Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens | |
DE19629249B4 (de) | Verfahren zum Analysieren von Defekten von Halbleitereinrichtungen mit drei Dimensionen | |
DE2746778A1 (de) | Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen | |
DE3820421A1 (de) | Maske zur roentgenlithographie und verfahren zur herstellung einer solchen | |
DE4433535C2 (de) | Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen | |
DE3223619C2 (de) | Halbleiterschaltungsanordnung mit aus polykristallinem Silizium bestehenden Sicherungen | |
US6346748B1 (en) | Electronic circuit structure with photoresist layer that has non-precision openings formed by a laser | |
DE69632661T2 (de) | Verfahren zum Trimmen einer Sicherung in einer integrierten Halbleiterschaltung | |
DE10309266B3 (de) | Verfahren zum Bilden einer Öffnung einer Licht absorbierenden Schicht auf einer Maske | |
DE10310074A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung | |
DE102013109282A1 (de) | Verfahren zum Schmelzen einer Laserschmelzsicherung und Verfahren zur Bearbeitung eines Wafers | |
DE19912490A1 (de) | Halbleitereinrichtung | |
DE3435750A1 (de) | Verfahren zum erzielen einer konstanten masshaltigkeit von leiterbahnen in integrierten schaltkreisen | |
US5985518A (en) | Method of customizing integrated circuits using standard masks and targeting energy beams | |
EP1148542B1 (de) | Verfahren zum Herstellen einer Verdrahtungsebene auf einem Halbleiterchip mit einer Antifuse | |
DE19750896A1 (de) | Halbleitereinrichtung mit einer leitenden Schicht und Herstellungsverfahren derselben | |
DE19904571C1 (de) | Verfahren zur Herstellung einer integrierten Schaltungsanordnung aus zwei Substraten, wobei die Schaltungsstrukturen des Substrate exakt gegeneinander ausgerichtet sind | |
DE10106861C1 (de) | Verfahren zur Herstellung feiner Resiststrukturen bei der Herstellung mikroelektronischer Bauelemente |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |