DE19727232C2 - Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung

Info

Publication number
DE19727232C2
DE19727232C2 DE19727232A DE19727232A DE19727232C2 DE 19727232 C2 DE19727232 C2 DE 19727232C2 DE 19727232 A DE19727232 A DE 19727232A DE 19727232 A DE19727232 A DE 19727232A DE 19727232 C2 DE19727232 C2 DE 19727232C2
Authority
DE
Germany
Prior art keywords
layer
resistor
insulating
capacitor electrode
dummy capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19727232A
Other languages
English (en)
Other versions
DE19727232A1 (de
Inventor
Jae Kap Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19727232A1 publication Critical patent/DE19727232A1/de
Application granted granted Critical
Publication of DE19727232C2 publication Critical patent/DE19727232C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Description

Die vorliegende Erfindung betrifft ein analoges integriertes Halbleiterbauelement gemäß Patentanspruch 1 sowie ein Verfahren zu dessen Herstellung gemäß Patentanspruch 3, wobei das Halbleiterbauelement eine selbstjustierte Silizidschicht (so genannte Salizid-Schicht) aufweist.
Während ein digitales Halbleiterbauelement Informationen in nur zwei Zuständen speichert, nämlich in einem niedrigen (low) und in einem hohen (high) Zustand, speichert ein analoges Halbleiterbauelement Informationen in verschiedenen Zuständen. Das analoge Halbleiterbau­ element enthält an jedem Verbindungspunkt bzw. Knoten seiner Schaltung einen Widerstand und eine Kapazität bzw. einen Kondensator. Weil sich der elektrische Widerstand und die elektrische Kapazität mit der Spannung ändern, benötigt man einen Widerstand, der einen bestimmten Wert aufweist.
Weil Halbleiterbauelemente hochintegriert sind, wird eine Salizid-Schicht, d. h. eine selbstjus­ tierte Silizidschicht bei der Herstellung von Halbleiterbauelementen eingeführt, um den Effekt eines parasitären Widerstandes zu verringern und die elektrische Leitfähigkeit zu verbessern. Die Salizid-Schicht wird in einer solchen Art und Weise ausgebildet, dass eine Metallschicht oder eine Metallsilizidschicht selektiv und selbstausgerichtet auf der Oberfläche des Gate- bzw. Steueranschlusses, des Sourceanschlusses und des Drainanschlusses des Bauelementes ausgebildet wird. Die Salizid-Schicht wird auch auf dem Widerstand des analogen Halbleiter­ bauelements ausgebildet. Um den Widerstand auszubilden, der einen bestimmten Wert auf­ weist, ist es notwendig, dass die Salizid-Schicht nicht durch einen zusätzlichen Verfahrensschritt auf dem Widerstand aus polykristallinem Silizium (nachfolgend Polysilizium-Widerstand genannt) ausgebildet wird. Aus diesem Grund werden bei einem herkömmlichen Verfahren eine isolierende Kondensatorschicht und eine obere Blind- bzw. Dummy-Kondensatorelektrode auf einem bestimmten Abschnitt des Polysilizium-Widerstandes gebildet.
Fig. 3 zeigt eine Querschnittsansicht des herkömmlichen analogen Halbleiterbauelements, das einen Polysilizium-Widerstand aufweist. In Fig. 3 ist eine Feldoxidschicht 20 bzw. eine das Bauelement umgebende Oxidschicht auf einem Halbleitersubstrat 10 ausgebildet, um einen Bereich A vorzugeben, in dem ein aktives Halbleiterschaltungselement ausgebildet ist. Eine Gateisolationsschicht 30, Gateelektrode 41, Sourcebereiche und Drainbereiche 50a und 50b sind in dem Bereich A ausgebildet, in dem ein aktives Halbleiterschaltungselement ausge­ bildet ist, und ein Polysilizium-Widerstand 42 ist auf der Feldoxidschicht 20 ausgebildet. Eine isolierende Kondensatorschicht 60 und eine oberhalb von dieser angeordnete Dummy- Kondensatorelektrode 70 werden sequenziell auf einem vorbestimmten Abschnitt des Polysilizi­ um-Widerstandes 42 gebildet. Eine isolierende Abstands- bzw. Zwischenschicht 80 wird auf jeder Seite der Gateelektrode 41, des Polysilizium-Widerstandes 42 und der Dummy- Kondensatorelektrode 70 ausgebildet.
Salizid-Schichten 90a-90f werden selektiv auf dem Sourcebereich 50a, dem Drainbereich 50b, der Gateelektrode 41, nicht abgedeckten Abschnitten des Polysilizium- Widerstandes 42 bzw. der Dummy-Kondensatorelektrode 70 ausgebildet. Eine isolierende Zwischenschicht 100 wird auf der gesamten Oberfläche des Substrates ausgebildet und selektiv geätzt, damit ein vorbestimmter Abschnitt der Salizid-Schicht 90a und 90b, die auf den Source­ bereichen und Drainbereichen 50a und 50b ausgebildet ist, sowie der Salizid-Schicht 90d und. 90e, die auf dem Polysilizium Widerstand 42 ausgebildet ist, nicht abgedeckt ist, um auf diese Weise Kontaktlöcher zu bilden. Eine Metallschicht wird auf der isolierenden Zwischenschicht 100 ausgebildet, um die Kontaktlöcher auszufüllen, und dann strukturiert bzw. mit einem Muster versehen, um auf diese Weise eine Metallverbindungsschicht 120a-120d zu bilden.
Bei dem zuvor beschriebenen herkömmlichen Halbleiterbauelement dient die isolierende Kondensatorschicht 60 und die oberhalb von dieser angeordnete Dummy-Kondensator­ elektrode 70 als eine Barriere bzw. Trennschicht für den Polysilizium-Widerstand 42, wenn die Salizid-Schichten 90a bis 90f selektiv ausgebildet werden. Somit werden die Salizid-Schichten 90a bis 90f nicht auf einem bestimmten Abschnitt des Polysilizium-Widerstandes 42 ausgebil­ det.
Fig. 4 ist ein äquivalentes Schaltschema des Abschnittes B aus Fig. 3. In Fig. 4 weisen die isolierende Kondensatorschicht 60 und die auf dem Polysilizium-Widerstand 42 und oberhalb der Kondensatorschicht 60 ausgebildete Dummy-Kondensatorelektrode 70 kein festes Be­ zugspotenzial auf (floating) und stellen so für den Polysilizium-Widerstand 42 eine parasitäre Kapazität Cp dar. Somit ändert sich der Wert des Polysilizium-Widerstandes 42 mit der Spannungsänderung und führt zu einem schlechten Schaltverhalten und zu einer Verringerung der Zuverlässigkeit des analogen Halbleiterbauelementes.
JP 05-109983 A offenbart ein Halbleiterbauelement mit einem auf einer (Feldoxid-) Isolationsschicht ausgebildeten Widerstand, bei dem eine isolierende Kondensatorschicht und eine darüber angeordnete Dummy-Elektrode auf einem Abschnitt des Widerstands ausgebildet sind.
EP 814 499 A1, die nachveröffentlichten Stand der Technik nach § 3 Abs. 2 PatG darstellt, offenbart ein Halbleiterbauelement entsprechend Fig. 3 dieser Anmeldung, bei dem die Dummy-Elektrode über einen Kontakt auf ein vorbestimmtes Potential (Masse) gelegt wird und zur Spannungsstabilisierung und somit zur Verbesserung der Zuverlässigkeit eines Halbleiterbauelements dient.
Dabei sind jedoch die oberhalb der isolierenden Kondensatorschicht angeordnete Dummy- Elektrode und eine Seite der nicht abgedeckten Abschnitte des Widerstands nicht elekt­ risch miteinander verbunden.
Aufgabe der vorliegenden Erfindung ist es, ein analoges integriertes Halbleiterbauelement und ein Verfahren zu dessen Herstellung zu schaffen, bei dem ein Polysiliziumwiderstand und insbesondere dessen Wert sich bei einer Spannungsänderung nicht ändert, um eine Fehlfunktion der Schaltung zu vermeiden.
Diese Aufgabe wird gelöst durch ein analoges integriertes Halbleiterbauelement mit den Merkmalen nach Patentanspruch 1 sowie durch ein Verfahren nach Patentanspruch 3. Vorteilhafte Weiterbildungen sind Gegentand der rückbezogenen Unteransprüche.
Somit ist ein erfindungsgemäß ausgebildetes analoges integriertes Halbleiterbauelement in einer solchen Art und Weise aufgebaut, dass eine Isolationsschicht auf einem Halbleitersubstrat gebildet wird, um einen Bereich A, in dem ein aktives Halbleiterschaltungselement ausge­ bildet ist, vorzugeben, dass ein Widerstand auf der Isolationsschicht ausgebildet wird, dass eine isolierende Kondensatorschicht und eine oberhalb von dieser angeordnete Dummy- Kondensatorelektrode auf einem vorbestimmten Abschnitt des Widerstandes ausgebildet werden und dass eine selbstjustierte Silizidschicht (Salizid-Schicht) selektiv auf der oberhalb der isolierenden Kondensatorschicht angeordneten Dummy-Kondensatorelektrode und nicht von dieser abgedeckten Abschnitten des Widerstandes ausgebildet wird. Die Dummy-Konden­ satorelektrode und eine Seite der nicht abgedeckten Abschnitte des Widerstandes werden elektrisch miteinander verbunden.
Ferner umfasst ein Verfahren zur Herstellung eines erfindungsgemäßen analogen integrierten Halbleiterbauelements folgende Schritte: eine Isolationsschicht wird auf einem Halbleitersub­ strat ausgebildet, um einen Bereich A, in dem ein aktives Halbleiterschaltungselement ausgebildet ist, vorzugeben; ein Widerstand wird auf einem vorbestimmten Abschnitt der Isolationsschicht ausgebildet; eine isolierende Kondensatorschicht und eine oberhalb der isolierenden Kondensatorschicht (60) angeordnete Dummy-Kondensatorelektrode werden auf einem vorbestimmten Abschnitt des Widerstandes ausgebildet; und eine selbstjustierte Silizid­ schicht wird selektiv auf der Dummy-Kondensatorelektrode und nicht von der Dummy- Kondensatorelektrode (70) abgedeckten Abschnitten des Widerstandes ausgebildet. Eine isolierende Zwischenschicht wird auf dem Substrat ausgebildet und die isolierende Zwischen­ schicht wird geätzt, um erste und zweite Kontaktlöcher auszubilden; damit ein vorbestimmter Abschnitt der auf dem Widerstand ausgebildeten selbstjustierten Silizidschicht nicht abgedeckt sind, um ein drittes Kontaktloch auszubilden, wodurch ein vorbestimmter Abschnitt der auf der Dummy-Kondensatorelektrode ausgebildeten selbstjustierten Silizidschicht nicht abgedeckt ist. Eine Leitfähigkeitsschicht wird dann auf der isolierenden Zwischenschicht ausgebildet, um die ersten, zweiten und dritten Kontaktlöcher zu füllen. Die Leitfähigkeitsschicht wird dann strukturiert bzw. bemustert, um eine erste Metallleitung, welche den Widerstand mit der Dummy-Kondensatorelektrode über die ersten und dritten Kontaktlöcher verbindet, und eine zweite Verbindungsschicht auszubilden, die über das zweite Kontaktloch mit der selbstjustier­ ten Silizidschicht in Kontakt kommt, die auf dem Widerstand ausgebildet ist.
Weitere Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung sowie den beigefügten Zeichnungen.
Ausführungsbeispiele der Erfindung werden nachfolgend anhand der beigefügten Zeichnungen erläutert.
Fig. 1A, 1B und 1C sind Querschnittsansichten, die ein Verfahren zur Herstellung eines analogen integ­ rierten Halbleiterbauelements zeigen, das einen Polysilizium-Widerstand gemäß einer Ausführungsform der vorliegenden Erfindung aufweist.
Fig. 2 stellt ein äquivalentes Schaltschema des Polysilizium-Widerstandes gemäß der Ausführungsform der vorliegenden Erfindung dar.
Fig. 3 ist eine Querschnittsansicht eines herkömmlichen analogen integrierten Halblei­ terbauelements, das einen Polysilizium-Widerstand aufweist.
Fig. 4 stellt ein äquivalentes Schaltschema des Abschnittes B aus Fig. 3 dar.
Aus Gründen der Klarheit werden in allen Figuren einheitliche Komponenten-Bezugszeichen verwendet.
Die Fig. 1A, 1B und 1C sind Querschnittsansichten, die ein Verfahren zur Herstellung eines analoge integrierten Halbleiterbauelements zeigen, das einen Polysilizium-Widerstand gemäß einer erfindungsgemäßen Ausführungsform aufweist. In Fig. 1A ist eine Feldoxidschicht 20 auf einem Halbleitersubstrat 10 unter Verwendung eines Verfahrens zur lokalen Oxidation von Silizium (LOCOS bzw. Local Oxidation of Silicon) ausgebildet, um einen Bereich A vor­ zugeben, in dem ein aktives Halbleiterschaltungselement ausgebildet ist. Eine isolierende Schicht und eine Polysiliziumschicht werden anschließend auf dem Substrat gebildet und dann bemustert bzw. strukturiert, um eine Gateisolationsschicht 30 und einen Gate- bzw. Steueran­ schluss 41 auf dem Bereich A zu bilden, einen Polysilizium-Widerstand 42 auf der Feldoxid­ schicht 20 sowie eine untere Kondensatorelektrode (nicht gezeigt) auf einem vorbestimmten Abschnitt des Substrates.
Störstellen werden in den aktiven Bereich A implantiert, und zwar auf beiden Seiten des Gates 41, um Sourcebereiche und Drainbereiche 50a und 50b zu bilden. Eine isolierende Schicht und eine Polysiliziumschicht werden anschließend auf der gesamten Oberfläche des Substrates gebildet und dann bemustert bzw. strukturiert, um so eine isolierende Kondensatorschicht und eine obere Kondensatorelektrode (nicht gezeigt) auf der unteren Kondensatorelektrode (nicht gezeigt) sowie eine isolierende Kondensatorschicht 60 und eine oberhalb von dieser angeord­ nete Dummy-Kondensatorelektrode 70 auf einem vorbestimmten Abschnitt des Polysilizium- Widerstandes 42 auszubilden.
Danach wird eine isolierende Schicht auf der gesamten Oberfläche des Substrates gebildet und durch anisotropes Deckschichtätzen geätzt, um die Oberfläche des Gates 41 und der Dummy- Kondensatorelektrode 70 freizulegen. Dadurch wird eine isolierende Abstandsschicht 80 auf beiden Seitenwänden des Gates 41, des Polysilizium-Widerstandes 42 und der oberen Dummy- Kondensatorelektrode 70 gebildet. Eine selbstjustierte Silizidschicht 90a-90f wird selektiv auf den Sourcebereichen und Drainbereichen 50a und 50b, dem Gate 41, den freiliegenden Abschnitten des Polysilizium-Widerstandes 42 bzw. der Dummy-Kondensatorelektrode 70 gebildet. Hierbei dienen die isolierende Kondensatorschicht 60 und die Dummy-Kondensator­ elektrode 70, die auf einem vorbestimmten Abschnitt des Polysilizium-Widerstandes 42 ausgebildet sind, als Barriere bzw. Trennschicht für den Polysilizium-Widerstand 42, wenn die selbstjustierte Silizidschicht selektiv ausgebildet wird. Somit wird die selbstjustierte Silizid­ schicht 90d und 90e nur auf dem nicht abgedeckten Abschnitt des Polysilizium-Widerstandes 42 gebildet.
In Fig. 1B wird eine isolierende Zwischenschicht 100 auf der gesamten Oberfläche des Sub­ strates ausgebildet und dann selektiv geätzt, um einen vorbestimmten Abschnitt der selbstjus­ tierten Silizidschicht 90a-90f freizulegen, um Kontaktlöcher 110a, 110b, 110c, 110d und 200 auszubilden. In Fig. 1C wird dann eine Metallschicht abgeschieden, um die Kontaktlöcher 110a bis 110d und 200 zu füllen, und wird dann bemustert bzw. strukturiert, um Metallverbindungs­ schichten 120a, 120b, 120d und eine metallene Verbindungsschicht 300 auszubilden und so eine Seite des Polysilizium-Widerstandes 42 mit der Dummy-Kondensatorelektrode 70 elektrisch leitend zu verbinden.
Fig. 2 ist ein äquivalentes Schaltschema eines Abschnittes BB aus Fig. 1C. Die Dummy- Kondensatorelektrode 70 ist elektrisch mit einer Seite des Polysilizium-Widerstandes 42 verbunden und stellt so für den Polysilizium-Widerstand 42 eine parasitäre Kapazität Cp dar.
Gemäß der zuvor beschriebenen Ausführungsform der vorliegenden Erfindung dienen die isolierende Kondensatorschicht und die oberhalb von dieser angeordnete Dummy-Konden­ satorelektrode, die auf einem vorbestimmten Abschnitt des Polysilizium-Widerstandes ausgebil­ det sind, als Trennschicht für den Polysilizium-Widerstand, wenn die selbstjustierte Silizid­ schicht selektiv ausgebildet wird. Außerdem ist die oberhalb der isolierenden Kondensator­ schicht angeordnete Dummy-Kondensatorelektrode mit einer Seite des Polysilizium-Wider­ standes verbunden, um für den Polysilizium-Widerstand eine parasitäre Kapazität darzustellen. Folglich ändert sich der Widerstand des Polysilizium Widerstandes nicht mit der Spannung. Als ein Ergebnis wird der Betrieb des Bauelements stabilisiert und die Zuverlässigkeit des Halblei­ terbauelements verbessert.
Während in der zuvor genannten Ausführungsform der Polysilizium-Widerstand und die untere Kondensatorelektrode gleichzeitig bemustert bzw. strukturiert werden, wenn die Gateelektrode ausgebildet wird, ist es auch möglich, zunächst den Polysilizium-Widerstand und die untere Kondensatorelektrode auszubilden, gleichzeitig die Gateisolationsschicht und die isolierende Kondensatorschicht auszubilden und dann gleichzeitig die oberhalb der isolierenden Konden­ satorschicht angeordnete Kondensatorelektrode und die Gateelektrode auszubilden.
Zusammenfassend betrifft die vorliegende Erfindung ein analoges integriertes Halbleiter­ bauelement, das eine selbstjustierte Silizidschicht (Salizid-Schicht) aufweist, sowie ein Verfahren zu dessen Herstellung. Eine Isolationsschicht wird auf einem Halbleitersubstrat ausgebildet, um einen Bereich vorzugeben, in dem ein aktives Halbleiterschaltungselement ausgebildet ist, und ein Widerstand wird auf der Isolationsschicht gebildet. Eine isolierende Kondensatorschicht und eine oberhalb von dieser angeordnete Dummy-Kondensatorelektrode werden auf einem vorbestimmten Abschnitt des Widerstandes gebildet und eine Salizid-Schicht wird selektiv auf der Dummy-Kondensatorelektrode und nicht von der Dummy-Konden­ satorelektrode abgedeckten Abschnitten des Widerstandes gebildet. Die oberhalb der isolie­ renden Kondensatorschicht angeordnete Dummy-Kondensatorelektrode und eine Seite des freiliegenden Abschnittes des Widerstandes sind elektrisch miteinander verbunden, um so das analoge integrierte Halbleiterbauelement zu bilden.

Claims (4)

1. Analoges integriertes Halbleiterbauelement, mit den folgenden Merkmalen:
  • - einer Isolationsschicht (20), die auf einem Halbleitersubstrat (10) ausgebildet ist, um einen Bereich (A), in dem ein aktives Halbleiterschaltungselement ausgebildet ist, vorzugeben,
  • - einem Widerstand (42), der auf der Isolationsschicht (20) ausgebildet ist,
  • - einer isolierenden Kondensatorschicht (60) und einer oberhalb der isolierenden Kondensatorschicht (60) angeordneten Dummy-Kondensatorelektrode (70), die auf einem vorbestimmten Abschnitt des Widerstands (42) ausgebildet sind, und
  • - einer selbstjustierten Silizidschicht (90a-90f), die selektiv auf der oberhalb der isolierenden Kondensatorschicht (60) angeordneten Dummy-Kondensatorelektrode (70) und nicht von der Dumm-Kondensatorelektrode (70) abgedeckten Abschnit­ ten (90d, 90e) des Widerstandes (42) sowie abschnittsweise auf dem Bereich (A) ausgebildet ist,
wobei
  • - die Dummy-Kondensatorelektrode (70) und eine Seite (90d) der nicht abgedeck­ ten Abschnitte (90d, 90e) des Widerstandes (42) elektrisch miteinander verbunden sind.
2. Analoges Halbleiterbauelement nach Anspruch 1, bei dem der Widerstand (42) ein Polysilizium-Widerstand ist.
3. Verfahren zur Herstellung eines analogen integrierten Halbleiterbauelements, bei dem
eine Isolationsschicht (20) auf einem Halbleitersubstrat (10) ausgebildet wird, um einen Bereich (A), in dem ein aktives Halbleiterschaltungselement ausgebildet ist, vorzugeben,
ein Widerstand (42) auf einem vorbestimmten Abschnitt der Isolationsschicht (20) ausgebildet wird,
eine isolierende Kondensatorschicht (60) und eine oberhalb der isolierenden Kon­ densatorschicht (60) angeordnete Dummy-Kondensatorelektrode (70) auf einem vorbestimmten Abschnitt des Widerstandes (42) ausgebildet werden; und
eine selbstjustierte Silizidschicht (90a-90f) selektiv auf der oberhalb der isolie­ renden Kondensatorschicht (60) angeordneten Dummy-Kondensatorelektrode (70) und nicht von der Dummy-Kondensatorelektrode (70) abgedeckten Abschnitten des Widerstandes (42) sowie abschnittsweise auf dem Bereich (A) ausgebildet wird,
welches Verfahren die folgenden Schritte umfasst:
  • - eine isolierende Zwischenschicht (100) wird auf dem Substrat (10) ausgebildet;
  • - die isolierende Zwischenschicht (100) wird geätzt, um erste und zweite Kontakt­ löcher (110c, 110d) zu bilden, damit vorbestimmte Abschnitte der selbstjustierten Silizidschicht (90d, 90e), die auf dem Widerstand (42) ausgebildet ist, nicht ab­ gedeckt sind, sowie ein drittes Kontaktloch (200), damit ein vorbestimmter Ab­ schnitt der selbstjustierten Silizidschicht (90f), die auf der Dummy-Kondensator­ elektrode (70) ausgebildet ist, nicht abgedeckt ist;
  • - eine Leitfähigkeitsschicht wird auf der isolierenden Zwischenschicht (100) gebil­ det, um die ersten, zweiten und dritten Kontaktlöcher (110c, 110d, 200) zu fül­ len; und
  • - die Leitfähigkeitsschicht wird strukturiert, um eine erste Verbindungsschicht (300) zu bilden, die den Widerstand (42) mit der Dummy-Kondensatorelektrode (70) über die ersten und dritten Kontaktlöcher (110c, 200) verbindet, sowie eine zweite Verbindungsschicht (120d), die über das zweite Kontaktloch (110d) mit der selbstjustierten Silizidschicht (90e) in Kontakt kommt, die auf dem Wider­ stand (42) ausgebildet ist.
4. Verfahren nach Anspruch 3, bei dem der Widerstand (42) aus Polysilizium gebildet ist.
DE19727232A 1996-06-29 1997-06-26 Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung Expired - Lifetime DE19727232C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960026313A KR100233557B1 (ko) 1996-06-29 1996-06-29 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법

Publications (2)

Publication Number Publication Date
DE19727232A1 DE19727232A1 (de) 1998-01-02
DE19727232C2 true DE19727232C2 (de) 2002-09-12

Family

ID=19465062

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19727232A Expired - Lifetime DE19727232C2 (de) 1996-06-29 1997-06-26 Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (5)

Country Link
US (1) US5780333A (de)
JP (1) JPH1070244A (de)
KR (1) KR100233557B1 (de)
DE (1) DE19727232C2 (de)
GB (1) GB2314975B (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100209278B1 (ko) 1995-12-30 1999-07-15 김영환 반도체 소자의 폴리레지스터 구조 및 그 제조방법
KR19980057003A (ko) * 1996-12-30 1998-09-25 김영환 반도체 메모리 디바이스 및 그 제조방법
KR100257079B1 (ko) * 1997-12-05 2000-05-15 김영환 반도체소자 및 이의 제조방법
KR100258203B1 (ko) 1997-12-29 2000-06-01 김영환 아날로그 반도체 소자의 제조방법
US6090678A (en) * 1998-06-05 2000-07-18 Analog Devices, Inc. I. C. thin film processing and protection method
US6395623B1 (en) * 1998-08-27 2002-05-28 Micron Technology, Inc. Semiconductor processing methods of forming a contact opening to a conductive line and methods of forming substrate active area source/drain regions
US6177339B1 (en) * 1998-08-27 2001-01-23 Micron Technology, Inc. Semiconductor processing methods of forming integrated circuitry and semiconductor processing methods of forming dynamic random access memory (DRAM) circuitry
TW429411B (en) * 1998-12-21 2001-04-11 Toshiba Corp Semiconductor device and its manufacture
US6184081B1 (en) 1999-10-08 2001-02-06 Vanguard International Semiconductor Corporation Method of fabricating a capacitor under bit line DRAM structure using contact hole liners
US6294448B1 (en) 2000-01-18 2001-09-25 Taiwan Semiconductor Manufacturing Company Method to improve TiSix salicide formation
US6426249B1 (en) * 2000-03-16 2002-07-30 International Business Machines Corporation Buried metal dual damascene plate capacitor
US8183619B1 (en) 2000-03-30 2012-05-22 Chang Mark S Method and system for providing contact to a first polysilicon layer in a flash memory device
US6455370B1 (en) * 2000-08-16 2002-09-24 Micron Technology, Inc. Method of patterning noble metals for semiconductor devices by electropolishing
US6472942B1 (en) * 2000-08-21 2002-10-29 Em (Us) Design, Inc. Parasitically compensated resistor for integrated circuits
KR100358144B1 (ko) * 2000-12-30 2002-10-25 주식회사 하이닉스반도체 아날로그 소자의 제조 방법
JP2002280459A (ja) 2001-03-21 2002-09-27 Kawasaki Microelectronics Kk 集積回路の製造方法
US6406956B1 (en) * 2001-04-30 2002-06-18 Taiwan Semiconductor Manufacturing Company Poly resistor structure for damascene metal gate
KR100429372B1 (ko) * 2001-06-30 2004-04-29 주식회사 하이닉스반도체 반도체 소자의 아날로그 커패시터 제조 방법
KR100446309B1 (ko) * 2002-11-14 2004-09-01 삼성전자주식회사 Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법
JP4546054B2 (ja) * 2003-08-29 2010-09-15 パナソニック株式会社 半導体装置の製造方法
US20050130383A1 (en) * 2003-12-10 2005-06-16 International Business Machines Corporation Silicide resistor in beol layer of semiconductor device and method
JP4308691B2 (ja) * 2004-03-19 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体基板および半導体基板の製造方法
US20060057813A1 (en) * 2004-09-15 2006-03-16 Cheng-Hsiung Chen Method of forming a polysilicon resistor
KR100824532B1 (ko) 2006-12-11 2008-04-22 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조방법
KR100958630B1 (ko) 2007-12-31 2010-05-20 주식회사 동부하이텍 반도체 소자의 제조방법
KR20100076256A (ko) * 2008-12-26 2010-07-06 주식회사 동부하이텍 Ｐｉｐ 커패시터의 제조 방법
JP2010283310A (ja) * 2009-06-08 2010-12-16 Panasonic Corp 半導体装置およびその製造方法
US8482078B2 (en) * 2011-05-10 2013-07-09 International Business Machines Corporation Integrated circuit diode
JP2012248814A (ja) * 2011-05-31 2012-12-13 Toshiba Corp 半導体装置およびその製造方法
KR102302597B1 (ko) 2015-09-10 2021-09-15 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP2019021659A (ja) * 2017-07-11 2019-02-07 キヤノン株式会社 半導体装置および機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134088A (en) * 1990-04-27 1992-07-28 Digital Equipment Corporation Precision resistor in self-aligned silicided mos process
JPH05109983A (ja) * 1991-10-18 1993-04-30 Ricoh Co Ltd 半導体装置とその製造方法
EP0682371A1 (de) * 1994-04-21 1995-11-15 Nec Corporation Integrierte Halbleiterschaltung mit einem Kondensator und einem Widerstand und Verfahren zu ihrer Herstellung
EP0814499A1 (de) * 1996-06-17 1997-12-29 Matsushita Electric Industrial Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63177453A (ja) * 1987-01-16 1988-07-21 Sony Corp 半導体装置
US5618749A (en) * 1995-03-31 1997-04-08 Yamaha Corporation Method of forming a semiconductor device having a capacitor and a resistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134088A (en) * 1990-04-27 1992-07-28 Digital Equipment Corporation Precision resistor in self-aligned silicided mos process
JPH05109983A (ja) * 1991-10-18 1993-04-30 Ricoh Co Ltd 半導体装置とその製造方法
EP0682371A1 (de) * 1994-04-21 1995-11-15 Nec Corporation Integrierte Halbleiterschaltung mit einem Kondensator und einem Widerstand und Verfahren zu ihrer Herstellung
EP0814499A1 (de) * 1996-06-17 1997-12-29 Matsushita Electric Industrial Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren

Also Published As

Publication number Publication date
JPH1070244A (ja) 1998-03-10
GB2314975B (en) 2000-11-08
US5780333A (en) 1998-07-14
KR100233557B1 (ko) 1999-12-01
GB2314975A (en) 1998-01-14
KR980006387A (ko) 1998-03-30
GB9713553D0 (en) 1997-09-03
DE19727232A1 (de) 1998-01-02

Similar Documents

Publication Publication Date Title
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3922456C2 (de)
DE4028488C2 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE10351875A1 (de) Integriertes Schaltkreisbauelement und Halbleiterbauelement mit MIM-Kondensator
DE4323961A1 (de) Halbleiterspeichervorrichtung
DE3937502A1 (de) Halbleitervorrichtung mit einem feldabschirmelement und verfahren zu deren herstellung
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19750918A1 (de) Halbleitereinrichtung und zugehöriges Herstellungsverfahren
DE4139039C2 (de) MOS-Halbleitervorrichtung
DE10348902A1 (de) MIM-Kondensatorstruktur und Herstellungsverfahren
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE10246682A1 (de) Halbleiter-Vorrichtung
DE4130890A1 (de) Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur
DE4120592C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE4126775C2 (de) Verbindungsstruktur eines Halbleiterbauelements und Verfahren zu ihrer Herstellung
DE4102184C2 (de) Verfahren zum Herstellen einer DRAM-Zelle
DE19817129A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE3112215A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE4200284C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE4426364B4 (de) Halbleiterbauelement mit einem selbstjustiertangeordneten Kontakt und Verfahren zu seiner Herstellung
DE19740534B4 (de) Halbleitervorrichtung mit mindestens zwei Verbindungsebenen sowie Verfahren zu deren Hertellung
DE3409387C2 (de) Halbleitervorrichtung
DE19620833A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8327 Change in the person/name/address of the patent owner

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

R071 Expiry of right