DE19727431A1 - Verfahren und Vorrichtung zur Unterscheidung synchroner und asynchroner Zustände von Viterbi-dekodierten Daten - Google Patents
Verfahren und Vorrichtung zur Unterscheidung synchroner und asynchroner Zustände von Viterbi-dekodierten DatenInfo
- Publication number
- DE19727431A1 DE19727431A1 DE19727431A DE19727431A DE19727431A1 DE 19727431 A1 DE19727431 A1 DE 19727431A1 DE 19727431 A DE19727431 A DE 19727431A DE 19727431 A DE19727431 A DE 19727431A DE 19727431 A1 DE19727431 A1 DE 19727431A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- viterbi
- synchronous
- state
- asynchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/33—Synchronisation based on error coding or decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
- H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
Description
Die vorliegende Erfindung betrifft ein Verfahren und eine Vor
richtung zum Unterscheiden synchroner und asynchroner Zustän
de Viterbi-dekodierter Daten, mittels Durchführung einer unab
hängigen Rückverfolgung des Überlebenspfades der empfangenen
Daten an dem Viterbi-Dekoder.
Ein Viterbi-Dekoder ist ein Dekoder, welcher den Viterbi-Algo
rithmus zum Dekodieren gefaltet kodierter Daten verwendet,
und ist wohlbekannt. Die Faltungskodierung und der Viterbi-
Algorithmus werden zur Korrektur von Fehlern verwendet, die
durch Senden und Aufzeichnen von Daten bei der digitalen Kom
munikation hervorgerufen werden. Bei der Viterbi-Dekodierung
der gefaltet kodierten Daten sollte festgestellt werden, ob
die dekodierten Daten synchron oder asynchron sind. Jede Vor
richtung, welche den Viterbi-Dekodieralgorithmus verwendet,
beispielsweise Fernsehen mit hoher Auflösung, digitale Satel
litenkommunikation, digitales Kabelfernsehen, ein Festplat
tenlaufwerk und ein Diskettenlaufwerk, sollte daher feststel
len ob die empfangenen Daten synchron oder asynchron sind.
Im Stand der Technik gibt es zwei Verfahren zur Unterscheidung
synchroner und asynchroner Zustände der empfangenen Daten.
In Fig. 4 werden die gefaltet kodierten Daten zuerst in dem
Viterbi-Dekodierer 1 dekodiert. Dann werden die Ausgangsdaten
des Viterbi-Dekodierers 1 durch einen Faltungs-Kodierer 3 er
neut gefaltet kodiert. Die Verzögerungsvorrichtung 2 verzögert
die empfangenen Daten, und dann vergleicht ein Komparator 4
die verzögerten Daten mit den gefaltet erneut kodierten Daten.
Wenn die gefaltet erneut kodierten Daten identisch mit den
verzögerten empfangenen Daten sind, so ist kein Fehler bei der
Datenübertragung vorhanden. Ist ein kleiner Anteil der gefal
tet erneut kodierten Daten nicht identisch mit den verzögert
empfangenen Daten, so ist ein Fehler bei der Datenübertragung
vorhanden. Wenn ein großer Anteil der gefaltet erneut kodier
ten Daten nicht identisch mit den verzögert empfangenen Daten
ist, so sind die dekodierten Daten mit den verzögert empfan
genen Daten nicht synchronisiert. Das Verfahren gemäß Fig. 4
weist das Problem auf, daß der Unterschied zwischen einem
kleinen Anteil und einem großen Anteil ohne Identifizierung
unklar ist.
Bei einem weiteren Verfahren zur Ermittlung der Synchronisa
tion wird ein Minimalwert der Pfadmetrik in jedem Zyklus aus
gewählt, wenn die gefaltet kodierten Daten Viterbi-dekodiert
werden. Dann wird die Differenz zwischen dem momentanen Mini
malwert und dem Minimalwert des nächsten Zyklus untersucht.
Ist die Differenz kleiner als ein Schwellenwert, der experi
mentell festgelegt wird, so wird festgestellt, daß ein syn
chroner Zustand vorliegt. Ist die Differenz größer als der
Schwellenwert, so wird festgestellt, daß ein asynchroner Zu
stand vorhanden ist. In diesem Fall ist es schwierig, die
Schaltung zur Auswahl des Minimalwerts für die Pfadmetrik
auszubilden. Weiterhin ist die Festlegung des Schwellenwerts
schwierig.
Ein Vorteil der vorliegenden Erfindung besteht daher in der
Bereitstellung eines Verfahrens und einer Vorrichtung, welche
den synchronen oder asynchronen Zustand der Viterbi-dekodier
ten Daten durch unabhängige mehrfache Rückverfolgung des Über
tragungspfades der gefaltet kodierten Daten feststellen.
Gemäß einer Ausführungsform der Erfindung wird dieser Vorteil
durch ein Verfahren zur Unterscheidung synchroner und asyn
chroner Zustände Viterbi-dekodierter Daten erzielt, welches
folgende Schritte aufweist:
unabhängige Rückverfolgung von empfangenen Daten in jeweili gen Anfangszuständen auf der Grundlage von Trellis-Metriken aus einem unterschiedlichen Anfangszustandswert; und
Vergleichen eines Zustandswerts mit anderen Zustandswerten in jedem Zyklus, und Feststellen, daß die Daten einen synchro nen Zustand betreffen, wenn der Zustandswert identisch mit den anderen Zustandswerten in einem Zyklus ist, oder Feststel len, daß die Daten einen asynchronen Zustand betreffen, falls dies nicht der Fall ist.
unabhängige Rückverfolgung von empfangenen Daten in jeweili gen Anfangszuständen auf der Grundlage von Trellis-Metriken aus einem unterschiedlichen Anfangszustandswert; und
Vergleichen eines Zustandswerts mit anderen Zustandswerten in jedem Zyklus, und Feststellen, daß die Daten einen synchro nen Zustand betreffen, wenn der Zustandswert identisch mit den anderen Zustandswerten in einem Zyklus ist, oder Feststel len, daß die Daten einen asynchronen Zustand betreffen, falls dies nicht der Fall ist.
Gemäß einer weiteren Ausführungsform der Erfindung wird der
Vorteil durch eine Vorrichtung zur Unterscheidung synchroner
und asynchroner Zustände Viterbi-dekodierter Daten erzielt,
welche aufweist:
einen Rückverfolgungsspeicher zum Speichern von Überlebens pfaddaten Viterbi-dekodierter Daten;
mehrere Rückverfolgungsregister, welche einen unterschied lichen Anfangszustandswert aufweisen, zum Aktualisieren des Anfangszustandswerts entsprechend Daten von dem Rückverfol gungsspeicher; und
eine Vergleichsvorrichtung zum Vergleichen des aktualisier ten Zustandswerts mit anderen aktualisierten Zustandswerten.
einen Rückverfolgungsspeicher zum Speichern von Überlebens pfaddaten Viterbi-dekodierter Daten;
mehrere Rückverfolgungsregister, welche einen unterschied lichen Anfangszustandswert aufweisen, zum Aktualisieren des Anfangszustandswerts entsprechend Daten von dem Rückverfol gungsspeicher; und
eine Vergleichsvorrichtung zum Vergleichen des aktualisier ten Zustandswerts mit anderen aktualisierten Zustandswerten.
Die Erfindung wird nachstehend anhand zeichnerisch darge
stellter Ausführungsbeispiele näher erläutert, aus welchen
weitere Vorteile und Merkmale hervorgehen. Es zeigt:
Fig. 4 ein Blockschaltbild des Viterbi-Dekodierers nach
dem Stand der Technik;
Fig. 2 ein Blockschaltbild eines Faltungs-Kodierers zur
Erzeugung eines Faltungscodes;
Fig. 3 ein Diagramm von Trellis-Metriken, welches den
Datenübertragungspfad der empfangenen Daten erläu
tert; und
Fig. 1 ein Blockschaltbild eines Viterbi-Dekodierers gemäß
der vorliegenden Erfindung.
Wenn irgendein Faltungscode von einem Viterbi-Dekodierer
dekodiert wird, so wird der ausgewählte Pfad durch die Rück
verfolgung von Trellis-Metriken bestimmt. Anders ausgedrückt
bedeutet die Entscheidung des ausgewählten Pfades, daß zwar
die Rückverfolgung in irgendeinem Anfangszustand begonnen
wird, jedoch eine Konvergens auf einen bestimmten Zustand
nach einigen Zyklen auftritt. Bei der vorliegenden Erfindung
wird festgestellt, daß die Viterbi-Dekodierung in einem Syn
chronisationszustand ist, wenn der sich ergebende Zustand
derselbe ist, nachdem eine unabhängige Rückverfolgung in
demselben Anfangszustand über einen vorbestimmten Zyklus
durchgeführt wurde. Wenn andererseits der sich ergebende
Zustand nicht derselbe ist, so wird festgestellt, daß sich
die Viterbi-Dekodierung in einem asynchronen Zustand befin
det.
In Fig. 2 ist ein Faltungs-Kodierer zur Erzeugung eines Fal
tungscodes (an der Senderseite) dargestellt. Ein Eingangs
informationsbit wird von einer Eingangsklemme einem Schiebe
register zugeführt, welches aus Bitregistern SR1 und SR2 be
steht. Insgesamt drei Bit, die aus dem Eingangsinformations
bit und vorherigen Informationsbits bestehen, und jeweils
in den Registern SR1 und SR2 gespeichert sind, werden einem
Exklusiv-OR-Gate zugeführt, und es wird die Exklusiv-OR-Ope
ration der jeweiligen Bits berechnet. Andererseits werden
das Eingangsinformationsbit und jenes Informationsbit, wel
ches in dem Register SR2 gespeichert ist, einem Exklusiv-OR-Gate
zugeführt, und es wird eine Exklusiv-OR-Operation die
ser Informationsbits ebenfalls durchgeführt. Übertragungsbits
G1 und G2 werden von den Exklusiv-OR-Gates erhalten. Diese
Übertragungsbits werden als zusammengesetztes Ausgangssignal
an einer Ausgangsklemme zur Verfügung gestellt.
Die Empfangsseite empfängt jedes Informationsbit entsprechend
einem Paar von Übertragungsbits G1 und G2. Daher kann fest
gestellt werden, daß Fehler in dem Datenübertragungspfad vor
handen sind, wenn Empfangsdaten an der Empfangsseite nicht
identisch mit den Sendedaten von der Sendeseite sind. Ände
rungen des Zustands entsprechend den Eingangsdaten, und Ände
rungen von Sendedaten und Empfangsdaten werden wie in der
nachstehenden Tabelle I gezeigt beschrieben.
Der momentane Zustand gibt den Zustand der Schieberegister
SR1 und SR2 in Fig. 2 wieder. Der nächste Zustand stellt den
Zustand von Eingangsdaten und des Schieberegisters SR2 dar.
Der Viterbi-Dekodierer dekodiert Eingangsdaten g1 und g2 an
der Empfangsseite. Wenn die Daten an der Empfangsseite nicht
identisch mit den Daten auf der Sendeseite sind, so liegt ein
Fehler auf dem Übertragungspfad vor. Wenn der synchronisierte
Zustand oder der nicht-synchronisierte Zustand unterschieden
werden können, so kann festgestellt werden, ob Eingangsdaten
an der Empfangsseite korrekt sind oder nicht. Der synchrone/
asynchrone Zustand kann unter Verwendung von Trellis-Metriken
unterschieden werden, wie in Fig. 3 und Tabelle II gezeigt.
Fig. 3 zeigt eine Trellis-Metrik, welche den Datenübertra
gungspfad der empfangenen Daten angibt. In Fig. 3 bezeichnet
die durchgezogenen Linien den Überlebenspfad, also den Pfad,
der im wesentlichen von dem jeweiligen Anfangszustand 00, 10,
01, und 11 zum momentanen Zustand geht, und die durchgezoge
nen Linien geben den Pfad an, der wahrscheinlich überquert
wird. Die Rückverfolgungsvorgänge gehen in der Reihenfolge
Zyklus 10, Zyklus 9, Zyklus 8, . . . von der Eingangsklemme
weiter. Beispielsweise bei vier unabhängigen Rückverfolgun
gen, die in sämtlichen Zuständen 00, 01, 10 und 11 beginnen,
beginnt die Rückverfolgung im Zyklus 10 und nimmt denselben
Zustandswert des Zyklus 7 an, wie in der nachstehenden Tabel
le II angegeben ist. In diesem Fall wird der Code als Syn
chronisierzustand bezeichnet. Wenn im Gegensatz der Zustand
nicht nach einigen Zyklen konvergiert, so wird der Code als
asynchroner Zustand festgestellt.
Fig. 1 zeigt als Blockschaltbild den Viterbi-Dekodierer ge
mäß der vorliegenden Erfindung. Der voranstehend geschilderte
Viterbi-Dekodierer wird durch eine Synchron/Asynchron-Ent
scheidungsschaltung verwirklicht, wie in Fig. 1 gezeigt. Wie
voranstehend in bezug auf Fig. 2 geschildert wurde, werden
Daten, die von der Sendeseite übertragen werden sollen, unter
Verwendung der beiden Schieberegister SR1 und SR2 gefaltet
kodiert. Daher sind Rückverfolgungsregister 42 bis 45 dazu
erforderlich, den jeweiligen Anfangszustand der Sendedaten
zurückzuverfolgen. Die jeweiligen Rückverfolgungsregister 42
bis 45 suchen Überlebenspfade entsprechend dem jeweiligen
Anfangszustand, und stellen die rückverfolgten Daten der je
weiligen Eingangsklemme zur Verfügung.
Daraufhin vergleicht ein Komparator 46 die Ausgangswerte die
ser Rückverfolgungsregister miteinander in jedem Zyklus (in
der Reihenfolge: Zyklus 10, 9, 8, . . .). Wenn nach einem vor
bestimmten Zyklus die Ausgangswerte der Rückverfolgungsregi
ster identisch sind, so stellt der Komparator 46 fest, daß
der Code synchron ist. Falls nicht, stellt der Komparatur 46
fest, daß der Code asynchron ist.
Gemäß der vorliegenden Erfindung kann eine Unterscheidung
in bezug auf synchrone und asynchrone Zustände der Viterbi-
dekodierten Daten getroffen werden, unter Verwendung mehre
rer Rückverfolgungsregister, ohne eine zusätzliche Verzöge
rungsvorrichtung und zusätzliche Schaltungen. Da die Quali
tät der Code-Arten unter Verwendung der Konvergenzgeschwin
digkeit sämtlicher Zustandsregister festgestellt werden kann,
kann die Position einer externen Antenne entsprechend der
Qualität der Code-Daten eingestellt werden.
Claims (4)
1. Verfahren zur Unterscheidung synchroner und asynchroner
Zustände Viterbi-dekodierter Daten mit folgenden Schritten:
unabhängiges Rückverfolgen von Empfangsdaten an jeweiligen Anfangszuständen auf der Grundlage von Trellis-Metriken aus einem unterschiedlichen Anfangszustandswert; und
Vergleichen eines Zustandswerts mit anderen Zustandswerten in jedem Zyklus, und Feststellen, daß die Daten in einem synchronen Zustand sind, wenn der Zustandswert identisch mit den anderen Zustandswerten in einem Zyklus ist, oder Feststellen, daß sich die Daten in einem asynchronen Zu stand befinden, falls dies nicht der Fall ist.
unabhängiges Rückverfolgen von Empfangsdaten an jeweiligen Anfangszuständen auf der Grundlage von Trellis-Metriken aus einem unterschiedlichen Anfangszustandswert; und
Vergleichen eines Zustandswerts mit anderen Zustandswerten in jedem Zyklus, und Feststellen, daß die Daten in einem synchronen Zustand sind, wenn der Zustandswert identisch mit den anderen Zustandswerten in einem Zyklus ist, oder Feststellen, daß sich die Daten in einem asynchronen Zu stand befinden, falls dies nicht der Fall ist.
2. Verfahren zur Unterscheidung synchroner und asynchroner
Zustände Viterbi-dekodierter Daten nach Anspruch 1, da
durch gekennzeichnet, daß der Anfangszustandswert von ei
nem Benutzer ausgewählt wird.
3. Vorrichtung zur Unterscheidung synchroner und asynchroner
Zustände Viterbi-dekodierter Daten, welche aufweist:
einen Rückverfolgungsspeicher zum Speichern von Überlebens pfaddaten Viterbi-dekodierter Daten;
mehrere Rückverfolgungsregister, die unterschiedliche Anfangszustandswerte aufweisen, zum Aktualisieren des Anfangszustandswerts entsprechend Daten von dem Rückver folgungsspeicher; und
eine Vergleichsvorrichtung zum Vergleichen des aktuali sierten Zustandswerts mit anderen aktualisierten Zustands werten.
einen Rückverfolgungsspeicher zum Speichern von Überlebens pfaddaten Viterbi-dekodierter Daten;
mehrere Rückverfolgungsregister, die unterschiedliche Anfangszustandswerte aufweisen, zum Aktualisieren des Anfangszustandswerts entsprechend Daten von dem Rückver folgungsspeicher; und
eine Vergleichsvorrichtung zum Vergleichen des aktuali sierten Zustandswerts mit anderen aktualisierten Zustands werten.
4. Vorrichtung zum Unterscheiden synchroner und asynchroner
Zustände Viterbi-dekodierter Daten nach Anspruch 3, da
durch gekennzeichnet, daß der Anfangszustandswert von ei
nem Benutzer ausgewählt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026546A KR100223735B1 (ko) | 1996-06-29 | 1996-06-29 | 비터비 복호 신호의 동기/비동기 판단 방법 및 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19727431A1 true DE19727431A1 (de) | 1998-01-22 |
DE19727431C2 DE19727431C2 (de) | 2003-11-20 |
Family
ID=19465212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19727431A Expired - Fee Related DE19727431C2 (de) | 1996-06-29 | 1997-06-27 | Verfahren und Vorrichtung zur Unterscheidung synchroner und asynchroner Zustände von Viterbi-dekodierten Daten |
Country Status (6)
Country | Link |
---|---|
US (1) | US6084925A (de) |
JP (1) | JP3155728B2 (de) |
KR (1) | KR100223735B1 (de) |
DE (1) | DE19727431C2 (de) |
GB (1) | GB2315000B (de) |
TW (1) | TW341742B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19918319A1 (de) * | 1999-04-22 | 2000-11-16 | Siemens Ag | Verfahren zum Decodieren von faltungscodierten Codewörtern und entsprechender Faltungsdecodierer |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7031407B1 (en) * | 1998-09-28 | 2006-04-18 | Ceva D.S.P. Ltd. | Apparatus and method for decoding and trace back of convolution codes using the viterbi decoding algorithm |
US6415415B1 (en) * | 1999-09-03 | 2002-07-02 | Infineon Technologies North America Corp. | Survival selection rule |
KR100811376B1 (ko) * | 2001-08-25 | 2008-03-07 | 엘지전자 주식회사 | 통신시스템에서의 부호화 및 복호화 방법 |
US7607073B1 (en) * | 2004-08-04 | 2009-10-20 | Marvell International Ltd. | Methods, algorithms, software, circuits, receivers and systems for iteratively decoding a tailbiting convolutional code |
US7673224B2 (en) * | 2006-09-12 | 2010-03-02 | Agere Systems Inc. | Low power viterbi decoder using a novel register-exchange architecture |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3789359A (en) * | 1972-10-04 | 1974-01-29 | Harris Intertype Corp | Synchronism indicator for a convolutional decoder |
JPS57155857A (en) * | 1981-03-23 | 1982-09-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | Maximum likelihood method and apparatus for error |
JPS59104842A (ja) * | 1982-12-07 | 1984-06-16 | Toshiba Corp | 同期情報抽出回路 |
US4802174A (en) * | 1986-02-19 | 1989-01-31 | Sony Corporation | Viterbi decoder with detection of synchronous or asynchronous states |
JPS62193323A (ja) * | 1986-02-19 | 1987-08-25 | Sony Corp | ヴイタビ復号装置 |
JPH0810879B2 (ja) * | 1986-02-20 | 1996-01-31 | 富士通株式会社 | 復調装置 |
JPS62233933A (ja) * | 1986-04-03 | 1987-10-14 | Toshiba Corp | ヴイタビ復号法 |
US5050191A (en) * | 1989-10-24 | 1991-09-17 | Hughes Aircraft Company | Synchronization detector using path metric and branch metric values of a Viterbi decoder |
US5335250A (en) * | 1992-10-22 | 1994-08-02 | Ericsson Ge Mobile Communications Inc. | Method and apparatus for bidirectional demodulation of digitally modulated signals |
JP2522142B2 (ja) * | 1992-12-25 | 1996-08-07 | 日本電気株式会社 | ビタビ復号器の同期検出方式 |
US5583889A (en) * | 1994-07-08 | 1996-12-10 | Zenith Electronics Corporation | Trellis coded modulation system for HDTV |
US5859861A (en) * | 1995-06-21 | 1999-01-12 | Hyundai Electronics Ind. Co., Ltd. | High speed viterbi decoder |
JP3171772B2 (ja) * | 1995-08-23 | 2001-06-04 | 沖電気工業株式会社 | ビタビ復号方法及びビタビ復号装置 |
US5914988A (en) * | 1996-04-09 | 1999-06-22 | Thomson Multimedia S.A. | Digital packet data trellis decoder |
-
1996
- 1996-06-29 KR KR1019960026546A patent/KR100223735B1/ko not_active IP Right Cessation
-
1997
- 1997-06-25 JP JP16874497A patent/JP3155728B2/ja not_active Expired - Fee Related
- 1997-06-26 TW TW086108935A patent/TW341742B/zh active
- 1997-06-27 US US08/884,685 patent/US6084925A/en not_active Expired - Lifetime
- 1997-06-27 DE DE19727431A patent/DE19727431C2/de not_active Expired - Fee Related
- 1997-06-27 GB GB9713710A patent/GB2315000B/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19918319A1 (de) * | 1999-04-22 | 2000-11-16 | Siemens Ag | Verfahren zum Decodieren von faltungscodierten Codewörtern und entsprechender Faltungsdecodierer |
DE19918319C2 (de) * | 1999-04-22 | 2001-09-27 | Siemens Ag | Verfahren zum Decodieren von faltungscodierten Codewörtern, entsprechender Faltungsdecodierer und Verwendung des Verfahrens oder des Faltungsdecodierers |
Also Published As
Publication number | Publication date |
---|---|
GB2315000B (en) | 2000-12-20 |
GB2315000A (en) | 1998-01-14 |
KR980006956A (ko) | 1998-03-30 |
TW341742B (en) | 1998-10-01 |
KR100223735B1 (ko) | 1999-10-15 |
JPH1084290A (ja) | 1998-03-31 |
US6084925A (en) | 2000-07-04 |
JP3155728B2 (ja) | 2001-04-16 |
DE19727431C2 (de) | 2003-11-20 |
GB9713710D0 (en) | 1997-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2630084C2 (de) | Zeit-Diversity-Datenübertragungssystem und Datenübertragungsverfahren | |
EP0392603B1 (de) | Übertragungssystem | |
DE19626076C2 (de) | Viterbi-Decodierer und Synchronisierungs-/Nichtsynchronisierungserkennungsgerät dafür | |
DE69732652T2 (de) | Übertragungsverfahren und -system mit adaptiver codierung auf basis von übertragungskanalcharakteristiken | |
DE3742098C2 (de) | ||
DE69433230T2 (de) | Sender und Empfänger für mit Fehlerkorrekturschutz versehene verwürfelte Daten in einem Übertragungsrahmen mit Zellenverlustdetektion | |
DE69929652T2 (de) | Datenfehlerkorrektursystem | |
DE2942825A1 (de) | Verfahren und vorrichtung zur verarbeitung sequentiell uebertragender digitaler informationsworte | |
DE69817103T2 (de) | Verfahren und Vorrichtung zur Folgeschätzung | |
DE60030531T2 (de) | Datenübertragungsverfahren, datenübertragungseinrichtung, sendeinrichtung und empfangseinrichtung | |
DE19736434A1 (de) | Verfahren und Vorrichtungen zur Erkennung der Position von in einem seriellen Datenempfangsstrom liegenden Datenpaketen | |
EP0123893A1 (de) | Verfahren und Schaltungsanordnung zur Bildfehlerkorrektur | |
DE4027262C2 (de) | Verfahren und Vorrichtung zur Synchronisation von digitalen Daten | |
DE19727431A1 (de) | Verfahren und Vorrichtung zur Unterscheidung synchroner und asynchroner Zustände von Viterbi-dekodierten Daten | |
DE3827299A1 (de) | Wiedergabevorrichtung fuer pcm-signale | |
DE69933787T2 (de) | Verfahren und Vorrichtung zur Dekodierung eines Steuersignals unter Verwendung Pseudo-Signalen | |
DE60320295T2 (de) | Formatdetektion | |
DE3131062C2 (de) | ||
DE19542131B4 (de) | Viterbi-Decoder | |
DE19841233A1 (de) | Demodulator und Demodulationsverfahren | |
DE69911847T2 (de) | Verfahren zum Identifizieren von Datenrahmen zur Löschung in einem digitalen Datenübertragungssystem | |
DE19713059A1 (de) | Verfahren und Vorrichtung für Zeitdiversity-Kommunikation | |
DE10010238C2 (de) | Verfahren zum Speichern von Pfadmetriken in einem Viterbi-Decodierer | |
DE19607710A1 (de) | Verfahren und Vorrichtung zur Korrektur von Fehlern unter Verwendung mehrfacher Schätzungen | |
EP1198890A2 (de) | Verfahren zum erzeugen von zuverlässigkeitsinformationen für die kanaldecodierung in einem funkempfänger sowie entsprechender funkempfänger |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H03M 13/41 |
|
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
8339 | Ceased/non-payment of the annual fee |