DE19728992C2 - Gehäuse mit zumindest einen Halbleiterkörper - Google Patents

Gehäuse mit zumindest einen Halbleiterkörper

Info

Publication number
DE19728992C2
DE19728992C2 DE19728992A DE19728992A DE19728992C2 DE 19728992 C2 DE19728992 C2 DE 19728992C2 DE 19728992 A DE19728992 A DE 19728992A DE 19728992 A DE19728992 A DE 19728992A DE 19728992 C2 DE19728992 C2 DE 19728992C2
Authority
DE
Germany
Prior art keywords
semiconductor body
housing
mass
support frame
holder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19728992A
Other languages
English (en)
Other versions
DE19728992A1 (de
Inventor
Charles-Wee-Ming Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Asia Pacific Pte Ltd
Original Assignee
Siemens Components Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Components Pte Ltd filed Critical Siemens Components Pte Ltd
Priority to DE19728992A priority Critical patent/DE19728992C2/de
Priority to EP98941269A priority patent/EP0996979B1/de
Priority to DE1998512125 priority patent/DE59812125D1/de
Priority to PCT/DE1998/001851 priority patent/WO1999003153A2/de
Publication of DE19728992A1 publication Critical patent/DE19728992A1/de
Priority to US09/479,023 priority patent/US6288335B1/en
Application granted granted Critical
Publication of DE19728992C2 publication Critical patent/DE19728992C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Description

Die vorliegende Erfindung betrifft ein Gehäuse mit zumindest einem Halbleiterkörper.
Eine derartige, nachfolgend kurz als "Gehäusebauteil" bezei­ chnete Einheit kann beispielsweise ein Speicherbaustein sein, der beispielsweise zur Montage auf einer Leiterplattenanord­ nung vorgesehen ist.
Bei komplexen Halbleiterkörpern, insbesondere bei Speicher­ bausteinen, nimmt die Anzahl der externen Kontakte, den soge­ nannten I/O-Ports, immer mehr zu. Es sind heute Chips mit mehr als tausend I/O-Ports realisiert, möglich sollen einige tausend I/O-Ports werden. Um dieser Anforderung gerecht zu werden, werden bei derartigen Gehäusebauteilen aus Platzgrün­ den die I/O-Ports üblicherweise nicht mehr seitlich am Chi­ prand herausgeführt, sondern die Kontakte werden von einer Oberfläche de Halbleiterkörpers herausgeführt. Da die An­ schlußpads nicht am Chiprand plaziert sein müssen, kann das Signal vorteilhafterweise direkt an der Stelle aus dem Chip herausgeführt, wo es erzeugt wird. Durch diese extrem kurzen Wege erweisen sich derartige Bauelemente - insbesondere für hochfrequente Anwendungen - als vorteilhaft. Außerdem bietet ein derartiges Bauelement die geringste Einbaufläche wegen der kleineren Anschlußpads.
Ein derartiger Baustein kann beispielsweise ein sogenannter Flip-Chip-Baustein sein. Der Flip-Chip-Baustein ist nicht ge­ häust und gehört zur Kategorie der Nacktchips (englisch: bar die). Die hier verwendete Verbindungstechnologie wird C4 ge­ nannt und steht für Control-Collapse-Chip-Connection. Die C4- Technologie wird seit über zwanzig Jahren in einer Vielzahl von Produkten eingesetzt.
Fig. 1 der Zeichnung zeigt einen gebondeten Flip-Chip-Bau­ stein. An der Vorderseite 4 eines Halbleiterkörpers 2 befin­ den sich gebondete Anschlußelemente 5. Über diese Anschluße­ lemente 5 läßt sich der Halbleiterkörper 2 mit einer Leiter­ platte 10 verbinden. Im vorliegenden Beispiel sind die An­ schlußelemente kugelförmig ausgebildet. Die kugelförmigen An­ schlußelemente können beispielsweise in Ball-Grid-Array (BGA- )Technologie an den Silicium-Chip gebondet sein. An den nicht kontaktierten Bereichen der Chipvorderseite 4 ist eine Passi­ vierungsschicht 13 aufgebracht. Da die in Flip-Chip- Technologie hergestellten Halbleiterkörper kein Gehäuse auf­ weisen, ist hier das Chip/Gehäuse-Verhältnis optimal. Derar­ tige Bauteile lassen sich jedoch prozeßtechnisch, insbesonde­ re beim Transport, äußerst schwierig handhaben. Dies hat zwangsläufig eine erhöhte Ausschußrate zur Folge. Des weite­ ren sind derartige Bauelemente äußeren Einflüssen, wie mecha­ nischem Streß, Feuchtigkeit, Temperatureinflüssen, unge­ schützt ausgesetzt. Ein nicht gekapselter Baustein läßt sich nach der Herstellung außerdem nicht mehr lasermarkieren.
Ein weiteres Gehäuse für einen Halbleiterkörper der eingangs genannten Art ist in Fig. 2 gezeigt. Gleiche beziehnungswei­ se funktionsgleiche Bauelemente sind mit gleichen Bezugszei­ chen versehen. Fig. 2 zeigt einen Halbleiterkörper 2, an dessen Vorderseite 4 Anschlußelemente 5 gebondet sind. Die Randfläche 7 und die Chiprückseite 8 sind jeweils von einem Gehäuse 1 ummantelt. Die nicht kontaktierten Bereiche der Chipvorderseite 4 können, wie im vorliegenden Beispiel ge­ zeigt, durch eine Passivierungsschicht 13 bedeckt sein. Über die Anschlußelemente 5, die im vorliegenden Beispiel kugel­ förmig ausgebildet sind, ist der Halbleiterkörper 2 mit einer Leiterplatte 10 verbindbar. Das Gehäuse 1 wird üblicherweise durch Anpressen einer Kunststoffmasse an den Halbleiterchip hergestellt.
Eine derartiges Gehäusebauteil 19 ist als Chip-Scale-Package (CSP), oft auch als Chip-Size-Package, bekannt. Diese Techno­ logie scheint dafür geeignet zu sein, den Technologiesprung zur Flip-Chip-Montage zu überbrücken, da hier einige Nachtei­ le der Flip-Chip-Technik umgangen werden. Wie schon der Name bezeichnet, ist dieses Gehäuse um einen bestimmten Faktor größer als der Chip. Gemäß dem Normierungsvorschlag darf ein Gehäuse nur dann als CSP-Gehäuse bezeichnet werden, wenn es maximal um den Faktor 0,2 größer ist als der Chip selbst. Dieser Wert spiegelt sich im Verhältnis Gehäusefläche zu Chipfläche wieder.
CSP-Gehäuse weisen gegenüber Flip-Chip-Bausteinen die Vor­ teile auf, daß sie gegenüber Schäden beim Transport, Herstel­ lung oder gegenüber sonstigen äußeren Einflüssen geschützt sind. Außerdem lassen sich CSP-Gehäuse lasermarkieren. Aller­ dings weisen CSP-Gehäusebauteile gegenüber Flip-Chip-Bautei­ len den Nachteil eines Chip/Gehäuse-Verhältnis von < 1 auf. Außerdem ist die Kapselung eines Kunststoffgehäuses oft sehr kompliziert und sehr teuer. Derartige Bauelemente weisen auch eine höhere Ausschußrate auf, da es beispielsweise durch ei­ nen asymmetrischen Fluß der Kunststoffmasse bei der Herstel­ lung des Gehäuses zu Defekten wie Hohlräumen oder feinsten Löchern im Kunststoff kommen kann.
Weitere gattungsgemäße Gehäusebauteile mit einem Halbleiter­ körper sind aus der DE 195 00 655 A1, aus der JP 09107052 A sowie aus der JP 08236586 A bekannt. Doch keine der Anordnungen weist ein Verhältnis Chipfläche zur Gehäusefläche von na­ hezu eins auf, da bei jeder Anordnung ein endlich großer Ab­ stand zwischen Chipfläche und Sützrahmen herrscht.
Ausgehend von diesem Stand der Technik ist es daher die Auf­ gabe der vorliegenden Erfindung ein Gehäuse mit einem Halb­ leiterkörper anzugeben, das ein im Vergleich zur CSP-Techno­ logie deutlich höheres Chip/Gehäuse-Verhältnis aufweist und das auf einfache Weise und kostengünstig herstellbar ist so­ wie die obigen Nachteile nicht aufweist.
Erfindungsgemäß wird diese Aufgabe durch die Merkmale der An­ sprüche 1, 6 und 7 gelöst.
Derartige erfindungsgemäße Gehäusebauteile werden nachfolgend als PBCSP-Gehäuse (Polymer Bumper Chip Scale Package) be­ zeichnet.
Mit der vorliegenden Erfindung lassen sich sämtliche Vorteile der Flip-Chip-Technologie und der CSP-Technologie auf einfa­ che Weise vereinen, ohne die damit einhergehenden Nachteile in Kauf zu nehmen.
Der wesentliche Vorteil der vorliegenden Erfindung liegt dar­ in, daß das erfindungsgemäße zweiteilig aufgebaute PBCSP- Gehäusebauteil aufgrund des sehr dünnen Stützrahmens ein op­ timiertes Chip/Gehäuse-Verhältnis aufweist. Dabei läßt sich das Gehäuse auf einfache Weise und sehr kostengünstig her­ stellen.
Ferner ist das gefertigte Gehäusebauteil gegenüber äußeren Einflüssen sowie gegenüber Schäden bei Transport und Herstel­ lung geschützt. Das fertige Gehäusebauteil läßt sich vorteil­ hafterweise lasermarkieren.
Das Material des Stützrahmens weist üblicherweise eine sehr hohe Viskosität auf. Typischerweise ist die Stützmasse bei Raumtemperatur äußerst konsistent. Hingegen weist die Masse des Deckels eine sehr viel niedrigere Viskosität als die Stützmasse auf. Üblicherweise wird die Stützmasse zuerst auf­ gebracht und dient beim nächsten Prozeßschritt als Fließstop für die Masse des Deckels. Auf diese Weise wird verhindert, daß die bei der Herstellung aufgebrachte und noch flüssige Deckelmasse über den Rand der Halbleiterkörper fließt.
Als Stützmasse wird üblicherweise ein Polymer verwendet. Das Polymer weist bei Raumtemperatur eine sehr hohe Viskosität auf und ist somit unter Normalbedingungen äußerst konsistent. Dies ist insbesondere dann vorteilhaft, wenn das Gehäuse zwi­ schen den Prozeßschritten maschinell transportiert oder ge­ handhabt wird. Als Stützmasse können auch andere gängige Kunststoffe oder ähnliche Materialien, die bei Raumtemperatur eine sehr hohe Viskosität aufweisen, verwendet werden.
Als Deckelmasse wird typischerweise ein sogenanntes Glob-Top verwendet. Das Glob-Top kann beispielsweise ein Epoxidharz oder ein gängiges anderes Harz sein. Es ist auch denkbar, als Glob-Top eine gelartige Substanz oder etwas ähnliches zu ver­ wenden.
Typischerweise sind die nicht mit Kontaktstellen versehenen Bereiche an der Chipvorderseite durch eine Passivierungs­ schicht geschützt. Auf diese Weise wird die Chipvorderseite vor Umwelteinflüssen, wie Feuchtigkeit, mechanischen Streß oder Korrosion geschützt.
Besonders vorteilhaft ist es, wenn die Bereiche zwischen den Anschlußelementen und der Leiterplatte durch einen Füllstoff aufgefüllt sind. Auf diese Weise werden insbesondere die Kon­ taktanschlüsse geschützt. Brüche der Anschlußelemente, die zu einer Fehlfunktion des Halbleiterbauelements führen, können durch diese Maßnahme vermieden werden.
Ein einfaches Herstellungsverfahren der erfindungsgemäßen Ge­ häusebauteile ist im auf die Ansprüche 1 bis 5 rückbezogenen Verfahrensanspruch 6 angegeben.
Bei der Herstellung der Gehäusebauteile ist es zwingend not­ wendig, daß die Oberflächen der Halterung, die mit dem Gehäu­ sebauteil in Berührung kommen können, aus nichthaftendem Ma­ terial bestehen. Ansonsten würden die gerade gefertigten Ge­ häuseteile beim Herauslösen aus der Halterung möglicherweise beschädigt werden.
Als nichthaftendes Material sollte ein Material verwendet werden, das bei hohen Temperaturen nicht mit dem Material des Gehäusebauteils, reagiert. Typischerweise wird als nichthaf­ tendes Material Teflon verwendet. Es ist jedoch auch denkbar, jedes andere Material mit ähnlichen Materialeigenschaften zu verwenden.
Besonders vorteilhaft ist es, wenn die Halterung für die Ge­ häusebauteile aus einer m × n-Matrix besteht. Auf diese Wei­ se lassen sich mehrere Gehäusebauteile gleichzeitig prozes­ sieren, wodurch sich die Herstellungskosten der Gehäusebau­ teile drastisch senken lassen.
Nachfolgend wird die Funktion der erfindungsgemäßen Anordnung anhand der in den Figuren der Zeichnung angegebenen Ausfüh­ rungsbeispiele näher erläutert. Es zeigt:
Fig. 1 einen Halbleiterkörper mit Flip-Chip-Technologie nach dem Stand der Technik;
Fig. 2 ein Beispiel für ein CSP-Gehäuse nach dem Stand der Technik;
Fig. 3 ein erfindungsgemäßes sogenanntes PBCSP-Gehäuse; und
Fig. 4 ein Herstellungsverfahren für das erfindungsgemäße PBCSP-Gehäuse anhand von vier Prozeßschritten.
Fig. 3 zeigt ein erfindungsgemäßes PBCSP-Gehäuse. Gleiche bzw. funktionsgleiche Elemente werden entsprechend der Fig. 1 und 2 mit gleichen Bezugszeichen versehen.
Das Gehäusebauteil in Fig. 3 zeigt ein Gehäuse 1, das einen Halbleiterkörper 2 umfaßt. Der Halbleiterkörper 2 kann bei­ spielsweise ein Siliziumchip sein. An der ersten Oberfläche 4 des Halbleiterkörpers 2 befinden sich Kontaktstellen 3. Über diese Kontaktstellen 3 läßt sich der Halbleiterkörper 2 elek­ trisch kontaktieren. Im vorliegenden Beispiel werden die Kon­ taktstellen 3 des Halbleiterkörpers 2 durch zum Teil kugel­ förmige Anschlußelemente 5 kontaktiert. Die nicht kontaktier­ ten Bereiche der ersten Oberfläche 4 sind im vorliegenden Beispiel durch eine Passivierungsschicht zum Schutz der Ober­ fläche bedeckt. Über die Anschlußelemente 5 läßt sich der Halbleiterkörper 2 mit entsprechenden Kontakten einer Leiter­ platte 10 elektrisch verbinden. Im vorliegenden Beispiel sind die Bereiche zwischen dem Gehäusebauteil 19 und der kontak­ tierten Leiterplatte durch einen Füllstoff 12 aufgefüllt.
Das Gehäuse 1 umfaßt den Halbleiterkörper 2 in der Weise, daß die Randfläche 7 des Halbleiterkörpers 2 sowie die zweite Oberfläche 8 vom Gehäuse 1 überdeckt werden. Erfindungsgemäß besteht das Gehäuse 1 aus einem Stützrahmen 6 und einem Dec­ kel 9.
Dabei umhüllt der Stützrahmen 6 ganzflächig die Randfläche 7 des Siliziumchips 2. Der Stützrahmen 6 weist eine Breite 11 auf. Erfindungswesentlich ist jedoch, daß der Stützrahmen 6 am Rand des Siliziumchips 2 sich von der zweiten Oberfläche 8 abhebt. Auf der Seite der ersten Oberfläche 4 schließt der Stützrahmen 6 typischerweise jedoch nicht notwendigerweise mit der ersten Oberfläche 4 ab.
An der zweiten Oberfläche 8 des Siliziumchips 2 überdeckt der Deckel 9 ganzflächig den Siliciumchip 2. Der Deckel 9 kann dabei teilweise auch den Stützrahmen 6 überdecken.
Der Querschnitt des Stützrahmens 6 hat idealerweise die Form eines Rechtecks mit der Breite 11. Dies ist aber nicht zwin­ gend notwendig. Tatsächlich ist die Form des Querschnitts des Stützrahmens 6 abhängig von Materialeigenschaften bzw. von der angewendeten Technlogie.
Erfindungswesentlich ist, daß der Stützrahmen 6 sehr dünn ist, um so ein möglichst optimales Chip-Gehäuse-Verhältnis zu gewährleisten. Je nach angewendeter Technologie und Material des Stützrahmens 6 ist es so möglich, daß der Stützrahmen 6 eine Breite 11 von wenigen µm aufweist. Damit lassen sich Ge­ häusebauteile 19 mit einem Chip-Gehäuse-Verhältnis von etwa eins realisieren.
Des weiteren ist es sehr wichtig, daß der Deckel 9 möglichst flach ausgebildet ist, um den Anforderungen einer flachen Ge­ häusebaureihe zu entsprechen.
Erfindungsgemäß können diesen Anforderungen in der Weise ent­ sprochen werden, daß die Masse des Stützrahmens 6 eine sehr hohe Viskosität aufweist, während die Masse des Deckels eine sehr viel niedrigere Viskosität aufweist. Bei der Herstellung wird zunächst der Stützrahmen 6 hergestellt. Anschließend wird auf die Chiprückseite 8 der Deckel 9 aufgebracht. Der Stützrahmen 6 bildet dabei einen Fließstop für die niedervis­ kose Masse des Deckels 9.
Typischerweise wird als Material des Stützrahmens 6 ein Poly­ mer oder ein gängiges Kunststoffmaterial verwendet. Die Masse des Stützrahmens 6 wird bei hoher Temperatur aufgebracht. Bei Raumtemperatur hat die Masse 1 des Stützrahmens 6 vorteilhaf­ terweise ihre höchste Viskosität und ist äußerst verformungs­ konsistent.
Das Material des Deckels 9 ist typischerweise ein gängiges, sogenanntes Glob-Top-Material oder ein gelartiges Material mit ähnlichen Materialeigenschaften. Die Deckelmasse wird ebenfalls bei hoher Temperatur aufgebracht, typischerweise durch Aufgießen, Aufspritzen oder Abtropfen. Auf diese Weise wird gewährleistet, daß die Deckelmasse gleich­ förmig und flächendeckend sich über die Oberfläche des Sili­ ziumchips verteilt. Zur gleichmäßigen Verteilung kann der Si­ liziumchip 2 auch auf einem Rotation-Chuck bei hoher Drehzahl gedreht werden. Nach dem Erkalten erhöht sich die Visikosi­ tät, wodurch der Deckel verformungskonsistenter wird. Jedoch erreicht der Deckel 9 nicht die Härte des Stützrahmens 6.
Damit der Stützrahmen 6 und der Deckel 9 bei Temperatur­ schwankungen ihre Form beibehalten, erfolgt anschließend ein Aushärtschritt. Dabei wird durch ein Temperaturschritt der Stützrahmen 6 und der Deckel 9 ausgehärtet. Beim Aushärten wird die Viskosität der noch zähflüssigen Abdeckmasse und Stützmasse sehr stark erhöht. Dieser Temperaturschritt er­ folgt typischerweise für eine Stunde bei 100°C Ofentempera­ tur. Es ist jedoch auch denkbar die Aushärtung durch UV-Licht durchzuführen.
Die Verwendung eines Füllstoffes 12 zwischen Gehäusebauteil und Leiterplatte 10 ist nicht zwingend notwendig. Aus mecha­ nischen und elektrischen Gründen ist die Verwendung eines Füllstoffes 12 jedoch vorzuziehen, da dadurch beispielsweise Kontaktbrüche durch mechanischen Streß vermieden werden. Des weiteren werden die Anschlußelemente 5 und Anschlußpads vor Korrosion durch Feuchtigkeit geschützt.
Typischerweise sind die Anschlußelemente des Gehäuses 1 der­ art angeordnet, daß sie mit entsprechenden Anschlußelementen 5 an der Leiterplatte 10 kontaktierbar sind. Besonders vor­ teilhaft ist es bei Verwendung eines BGA-Gehäuses, wenn die Anschlußelemente kugelförmige Bereiche aufweisen. Durch die kugelförmigen Anschlußelemente 5 ist es auf einfache Weise möglich, Lotverbindungen zwischen dem Halbleiterkörper 2 und der Leiterplatte 10 herzustellen.
Der Deckel 9 dient vor allem dem mechanischen Schutz der Oberfläche bzw. zum Schutz vor Feuchtigkeit und vor äußeren Einflüssen. Der Deckel 9 ist jedoch nicht dafür geeignet, daß das Gehäusebauteil 19 an der Oberfläche des Deckels 9 bei­ spielsweise für den maschinellen Transport gehandhabt wird. Hierfür ist der Stützrahmen 6 vorgesehen, dessen Konsistenz sehr viel härter ist als die des Deckels 9. Der Stützrahmen 6 ist dafür geeignet, das Gehäusebauteil 19 beispielsweise ma­ schinell zu transportieren, ohne daß das Gehäusebauteil 19 durch den Transport oder durch sonstige Handhabung Schaden nimmt.
Nachfolgend wird ein Herstellungsverfahren für die erfindungsgemäßen PBCSP-Gehäusebauteile anhand von Fig. 4 der Zeichnung näher erläutert. Gleiche bzw. funktionsglei­ che Elemente sind entsprechend Fig. 3 mit gleichen Bezugs­ zeichen versehen.
Fig. 4(A) zeigt den Querschnitt einer Halterung 14 für ein mit Anschlußelementen 5 versehenen Siliziumchip 2. Am Boden der Halterung 14 sind Kontaktelementelöcher 17 zur Aufnahme der Anschlußelemente 5 des Siliziumchips 2 vorgesehen. Der Durchmesser der Löcher 16 für die Anschlußelemente 6 ist da­ bei typischerweise marginal größer als der Durchmesser der Anschlußelemente 5.
Die Innenwände der Halterung 14 sind ganzflächig mit einem nicht haftenden Material 15 bedeckt. Als nicht haftendes Ma­ terial wird typischerweise Teflon verwendet. Der Siliziumchip 2 ist in der Halterung 14 in der Weise angeordnet, daß die Randfläche 7 des Siliziumchips 2 von der seitlichen Innenwand 15 der Halterung 14 beabstandet ist. Der Abstand zwischen dem Rand 7 des Siliziumchips 2 und der Innenwand der Halterung 14 definiert einen Spalt 16 mit der Breite 11. Der Spalt 16 weist typischerweise aber nicht notwendigerweise eine kon­ stante Breite 11 auf.
Nach dem Positionieren des Siliziumchips 2 auf der Halterung 14 wird entsprechend Fig. 4(B) in den Spalt 16 die Stütz­ masse 20 maschinell eingebracht. Dies kann durch Einspritzen bzw. Aufgießen bei geeigneter Temperatur erfolgen. Da die Stützmasse 20 typischerweise eine sehr hohe Viskosität bei Raumtemperatur aufweist, ist für das Aufbringen der Stütz­ masse 20 eine sehr hohe Temperatur, üblicherweise einige 100°C, erforderlich. Der Spalt 16 wird dabei bis über die Oberfläche 8 des Siliziumchips 2 hinaus aufgefüllt.
Nachdem der Spalt 16 mit der Stützmasse 20 aufgefüllt wurde, erfolgt üblicherweise ein Temperaturschritt zum Aushärten. Dieser Aushärtschritt ist notwendig, damit der Stützrahmen 6 des Gehäusebauteils 19 formkonsistent bleibt. Das Aushärten des Stützrahmens 6 erfolgt typischerweise bei hoher Tempera­ tur. Jedoch ist darauf zu achten, daß die Aushärttemperatur unterhalb der Schmelztemperatur der Anschlußelemente 5 bzw. der Kontaktstellen 3 und Metallisierungen liegt.
Das Aushärten der Stützmasse 20 kann jedoch auch durch so­ genanntes Schnellaushärten in Luft bei Raumtemperatur bzw. bei leicht erhöhter Temperatur erfolgen. Je nach Material des Stützrahmens ist auch ein Aushärten durch UV-Licht denkbar.
In jedem Fall ist es vorteilhaft, wenn das Aushärten in Vacu­ um erfolgt, um so eingeschlossene Luftblasen entfernen zu können.
Entsprechend Fig. 4(C) wird anschließend auf die Oberfläche 8 des Siliziumchips 2 gleichmäßig die Abdeckmasse 21 für den Deckel 9 aufgebracht. Die Abdeckmasse 21 hat dabei eine sehr viel niedrigere Viskosität als die Masse 20 des Stützrahmens 6. Aus diesem Grund läßt sich die Abdeckmasse 21 vorteilhaf­ terweise bei sehr viel niedrigerer Temperatur aufbringen als die Masse 20 des Stützrahmens 6. Die Abdeckmasse 21 kann da­ bei je nach Prozeßmaschine entweder aufgeschleudert, aufge­ spritzt oder aufgegossen werden. Das Aushärten des Deckels 9 erfolgt typischerweise ähnlich wie das Aushärten der Stütz­ masse 20.
Nachdem die Gehäusebauteile 19 ausreichend ausgehärtet sind, können sie aus der Halterung 14 herausgestoßen werden (siehe Fig. 4(D)). Zum Herausstoßen der Gehäusebauteile 19 aus der Halterung 14 sind dabei Auswurflöcher 18 im Boden der Halte­ rung 14 vorgesehen. Eine Draufsicht der Halterung ist aus Fig. 4(E) ersichtlich. Durch Herauffahren von Stiften durch diese Auswurflöcher 18 läßt sich das Gehäusebauteil 19 von der Halterung 14 abstoßen.
Zu diesem Zweck ist es zwingend notwendig, daß alle Oberflä­ chen der Halterung 14, die mit dem Gehäusebauteil in Berüh­ rung kommen können, insbesondere die Innenwände 15 der Halte­ rung 14, aus nichthaftendem Material bestehen. Ansonsten wür­ den die gerade aufgebrachten Gehäuseteile 19 durch das Her­ ausstoßen aus der Halterung 14 möglicherweise wieder abgelöst werden.
Als nichthaftendes Material sollte ein Material verwendet werden, das physikalisch bzw. chemisch nicht mit dem Material des Gehäusebauteils 19, insbesondere bei hohen Temperaturen, reagiert. Des weiteren sollte das nichthaftende Material bei den angewendeten hohen Prozeßtemperaturen konsistent bleiben. Typischerweise wird als nichthaftendes Material Teflon ver­ wendet. Es ist jedoch auch denkbar, jedes andere Material zu verwenden, das obige Anforderungen erfüllt.
Anschließend können die Gehäusebauteile 19 elektrisch bzw. funktional getestet werden. Getestete Gehäusebauteile 19 wer­ den dann typischerweise durch ein Lasermarkiergerät gekenn­ zeichnet.
Je nach Anforderungen werden die Gehäusebauteile 19 anschlie­ ßend auf eine Leiterplatte 10 bzw. eine Platine kontaktiert. Es erweist sich hierbei als vorteilhaft, wenn die Bereiche zwischen Gehäusebauteil 19 und Platine bzw. Leiterplatte 10 durch ein gängigen Füllstoff 12 aufgefüllt werden. Durch die­ se Maßnahme wird gewährleistet, daß die elektrischen Kontakte bzw. die Anschlußelemente 5 vor mechanischen Streß geschützt werden. Leitungsbrüche können so vermieden werden. Des weite­ ren wird durch diese Maßnahme gewährleistet, daß die Anschlu­ ßelemente 5 bzw. die Metallisierung der Leiterplatte 10 und des Siliziumchips 2 vor Feuchtigkeit und somit vor Korrosion geschützt werden. Dies erhöht die Zuverlässigkeit und Ausbeu­ te der Gehäusebauteile 19.
Es ist vorteilhaft, wenn mehrere Gehäusebauteile 19 gleich­ zeitig prozessiert werden können. Aus diesem Grund ist es vorteilhaft, wenn die Halterung 14 für die Gehäusebauteile 19 aus einer m × n-Matrix bestehen, wobei m die Anzahl der Spalten und n die Anzahl der Zeilen der Halterung 14 bezeich­ net. In dieser m × n-Halterungsmatrix lassen sich dann m × n Gehäusebauteile 19 gleichzeitig fertigen. Dies senkt vorteil­ hafterweise die Herstellungskosten der Gehäusebauteile 19.
Besonders vorteilhaft ist die Erfindung bei der Verwendung in einem sogenannten Chip-Scaled-Package-Gehäuse. Dabei kann der Halbleiterkörper 2 beispielsweise eine in sogenannter Flip- Chip-Technologie hergestellter Halbleiterkörper sein. Beson­ ders vorteilhaft ist die Erfindung, wenn die Anschlußelemente 5 kugelförmig ausgebildet sind und in Form einer Matrix an den Halbleiterkörper 2 gebondet sind. Ein derartiges Bauteil wird allgemein als Ball-Grid-Array-Gehäuse (BGA-Gehäuse) be­ zeichnet. Besonders vorteilhaft ist auch die Verwendung des BGA-Gehäuses in Kombination mit der CSP-Technologie. In die­ sem Fall wird das Gehäuse als Micro-Ball-Grid-Array-Gehäuse (µ-BGA) bezeichnet.
Bezugszeichenliste
1
Gehäuse
2
Halbleiterkörper, Siliciumchip
3
Kontaktstellen, Anschlußpads
4
erste Oberfläche, Chipvorderseite
5
Anschlußelemente, Kontakte
6
Stützrahmen
7
Randfläche des Halbleiterkörpers
8
zweite Oberfläche, Chiprückseite
9
Deckel
10
Leiterplatte
11
Breite des Spaltes bzw. des Stützrahmens
12
Füllstoff
13
Passivierungsschicht
14
Halterung
15
Innenwand der Halterung (aus nichthaftendem Material)
16
Spalte
17
Kontaktelementlöcher
18
Auswurflöcher
19
Gehäusebauteil
20
erste Masse, Masse für den Stützrahmen
21
zweite Masse, Masse für den Deckel

Claims (9)

1. Gehäuse mit zumindest einem Halbleiterkörper,
  • a) wobei der Halbleiterkörper (2) eine erste und zweite Oberfläche (4, 8), eine den Halbleiterkörper (2) umfas­ sende Randfläche (7) und eine Vielzahl von Kontaktstellen (3) an der ersten Oberfläche (4) aufweist,
  • b) mit einer Vielzahl von Anschlußelementen (5), die minde­ stens teilweise mit den Kontaktstellen (3) des Halblei­ terkörpers (2) kontaktiert sind und über die der Halblei­ terkörper (2) mit einer Leiterplatte (10) elektrisch kon­ taktierbar ist,
  • c) wobei das Gehäuse (1) zweiteilig ausgeführt ist,
  • - wobei der erste Teil des Gehäuses (1) einen wenige Mi­ krometer dünnen Stützrahmen (6) aufweist, der die Rand­ fläche (7) des Halbleiterkörpers (2) vollständig umfaßt und allseitig berührt und sich am Rand des Halbleiter­ körpers (2) von der zweiten Oberfläche (8) des Halblei­ terkörpers (2) abhebt, so daß der Stützrahmen (6) über die zweite Oberfläche (8) des Halbleiterkörpers (2) übersteht und
  • - der zweite Teil des Gehäuses (1) einen möglichst flach ausgebildeteten Deckel (9) aufweist, der flächendeckend die zweite Oberfläche (8) und zumindest teilweise die obere Kante des Stützrahmens (6) überdecken kann,
    • a) der Stützrahmens (6) aus einer ersten Masse (20) und der Deckel aus einer zweiten Masse (21) besteht, wobei die erste Masse (20) eine deutlich höhere Viskosität aufweist als die zweite Masse (21).
2. Gehäuse mit zumindest einem Halbleiterkörper nach Anspruch 1, dadurch gekennzeichnet, daß die erste Masse (20) mindestens teilweise aus einem Polymer besteht.
3. Gehäuse mit zumindest einem Halbleiterkörper nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Masse (21) mindestens teilweise aus Epoxidharz be­ steht.
4. Gehäuse mit zumindest einem Halbleiterkörper nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die nicht mit Kontaktstellen (3) versehenen Bereiche an der ersten Oberfläche (4) des Halbleiterkörpers (2) mit einer Passivierungsschicht (13) überdeckt sind.
5. Gehäuse mit zumindest einem Halbleiterkörper nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Bereiche zwischen den Anschlußelementen (5) und der Lei­ terplatte (10) mindestens teilweise durch einen Füllstoff (12) aufgefüllt sind.
6. Verfahren zur Herstellung von mindestens einem Gehäuse nach einem der Ansprüche 1 bis 5, gekennzeichnet durch folgende Verfahrensschritte:
  • a) es wird eine Halterung (14) bereitgestellt, die zur Auf­ nahme des mit Anschlußelementen (5) versehenen Halblei­ terkörpers (2) vorgesehen ist,
  • b) der Halbleiterkörper (2) wird in der Weise in der Halte­ rung (14) positioniert, daß Randfläche (7) des Halblei­ terkörpers (2) und die Halterung (14) durch einen Spalt (16) beabstandet sind,
  • c) in den Spalt (16) wird die erste Masse (20) für den Stützrahmen (6) eingebracht,
  • d) auf die zweite Oberfläche (8) des Halbleiterkörpers (2) wird flächendeckend die zweite Masse (21) für den Deckel (9) auf gebracht,
  • e) der Stützrahmen (6) und der Deckel (9) werden ausgehär­ tet,
  • f) die Gehäusebauteile (19) werden aus der Halterung (14) herausgelöst.
7. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 6, dadurch gekennzeichnet, dass die Halterung (14) eine Innenwand (15) aufweist, wobei die Innenwand (15) mindestens teilweise aus einem nichthaftendem Material besteht.
8. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 7, dadurch gekennzeichnet, daß das nichthaftende Material der Innenwand (15) Teflon ist.
9. Vorrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß die Halterung (14) eine Matrix-ähnliche Form aufweist.
DE19728992A 1997-07-07 1997-07-07 Gehäuse mit zumindest einen Halbleiterkörper Expired - Fee Related DE19728992C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19728992A DE19728992C2 (de) 1997-07-07 1997-07-07 Gehäuse mit zumindest einen Halbleiterkörper
EP98941269A EP0996979B1 (de) 1997-07-07 1998-07-03 Gehäuse für zumindest einen halbleiterkörper
DE1998512125 DE59812125D1 (de) 1997-07-07 1998-07-03 Gehäuse für zumindest einen halbleiterkörper
PCT/DE1998/001851 WO1999003153A2 (de) 1997-07-07 1998-07-03 Gehäuse für zumindest einen halbleiterkörper
US09/479,023 US6288335B1 (en) 1997-07-07 2000-01-07 Package for at least one semiconductor body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19728992A DE19728992C2 (de) 1997-07-07 1997-07-07 Gehäuse mit zumindest einen Halbleiterkörper

Publications (2)

Publication Number Publication Date
DE19728992A1 DE19728992A1 (de) 1999-01-14
DE19728992C2 true DE19728992C2 (de) 2001-08-09

Family

ID=7834910

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19728992A Expired - Fee Related DE19728992C2 (de) 1997-07-07 1997-07-07 Gehäuse mit zumindest einen Halbleiterkörper
DE1998512125 Expired - Lifetime DE59812125D1 (de) 1997-07-07 1998-07-03 Gehäuse für zumindest einen halbleiterkörper

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE1998512125 Expired - Lifetime DE59812125D1 (de) 1997-07-07 1998-07-03 Gehäuse für zumindest einen halbleiterkörper

Country Status (4)

Country Link
US (1) US6288335B1 (de)
EP (1) EP0996979B1 (de)
DE (2) DE19728992C2 (de)
WO (1) WO1999003153A2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10017741A1 (de) * 2000-04-10 2001-10-25 Infineon Technologies Ag Gehäuse für Halbleiterchips
DE10024336A1 (de) 2000-05-17 2001-11-22 Heidenhain Gmbh Dr Johannes Bauelementanordnung und Verfahren zur Herstellung einer Bauelementanordnung
DE10103186B4 (de) 2001-01-24 2007-01-18 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiter-Chip
DE10156386B4 (de) 2001-11-16 2007-08-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterchips
US7115998B2 (en) * 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts
DE10340328A1 (de) * 2003-08-29 2005-03-24 Endress + Hauser Gmbh + Co. Kg Vergußschale
US9312193B2 (en) 2012-11-09 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Stress relief structures in package assemblies
DE102013002629A1 (de) 2013-02-15 2014-08-21 HKR Seuffer Automotive GmbH & Co. KG Deckelelement und Gehäusevorrichtung zur Verwendung des Deckelelements
US20200118940A1 (en) * 2018-10-15 2020-04-16 Intel Corporation Die with bumper for solder joint reliability

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19500655A1 (de) * 1995-01-12 1996-07-18 Fraunhofer Ges Forschung Chipträger-Anordnung sowie Chipträger zur Herstellung einer Chip-Gehäusung
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
JPH09107052A (ja) * 1995-10-09 1997-04-22 Sony Corp 半導体装置及びその製造方法
US5627405A (en) * 1995-07-17 1997-05-06 National Semiconductor Corporation Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5643748A (en) * 1979-09-17 1981-04-22 Seiko Instr & Electronics Ltd Mounting structure for ic
JPH02125633A (ja) * 1988-11-04 1990-05-14 Nec Corp 集積回路
US5289346A (en) * 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
US5496775A (en) * 1992-07-15 1996-03-05 Micron Semiconductor, Inc. Semiconductor device having ball-bonded pads
US5336931A (en) * 1993-09-03 1994-08-09 Motorola, Inc. Anchoring method for flow formed integrated circuit covers
JPH0817864A (ja) * 1994-06-24 1996-01-19 New Japan Radio Co Ltd 半導体パッケ−ジ
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
US5720100A (en) * 1995-12-29 1998-02-24 Motorola, Inc. Assembly having a frame embedded in a polymeric encapsulant and method for forming same
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
US5831561A (en) 1997-04-29 1998-11-03 Lucent Technologies Inc. System and method for dynamically optimizing a symbol table and modem employing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
DE19500655A1 (de) * 1995-01-12 1996-07-18 Fraunhofer Ges Forschung Chipträger-Anordnung sowie Chipträger zur Herstellung einer Chip-Gehäusung
US5627405A (en) * 1995-07-17 1997-05-06 National Semiconductor Corporation Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
JPH09107052A (ja) * 1995-10-09 1997-04-22 Sony Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0996979A2 (de) 2000-05-03
WO1999003153A3 (de) 1999-04-01
WO1999003153A2 (de) 1999-01-21
DE59812125D1 (de) 2004-11-18
US6288335B1 (en) 2001-09-11
DE19728992A1 (de) 1999-01-14
EP0996979B1 (de) 2004-10-13

Similar Documents

Publication Publication Date Title
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE102009011975B4 (de) Halbleiteranordnung mit einem lagestabilen überdeckten Element
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
CH686325A5 (de) Elektronikmodul und Chip-Karte.
DE10156386B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE10045043A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE19728992C2 (de) Gehäuse mit zumindest einen Halbleiterkörper
DE112007003208T5 (de) Ein Halbleitergehäuse
DE102018112828B4 (de) Verfahren zum Herstellen eines Speichers mit einem gestapelten integrierten Schaltungschip
EP3707972A1 (de) Verfahren und vorrichtung zur integration von halbleiter-wafern
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
EP1212726A1 (de) Chipkartenmodul und diesen umfassende chipkarte, sowie verfahren zur herstellung des chipkartenmoduls
DE10206661A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE102020200817B3 (de) Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung und dafür verwendbare Montagevorrichtung
WO2020064525A1 (de) Verfahren zur Herstellung eines MEMS-Sensors
DE10201204A1 (de) Verfahren zum Herstellen eines Schutzes für Chipkanten und Anordnung zum Schutz von Chipkanten
DE19518027C2 (de) Verfahren zur abstandsgenauen Umhüllung mit funktionstragenden Schichten versehener Bauelemente und danach hergestellte Bauelemente
DE102014105961A1 (de) Herstellungsverfahren für selektive elektronische Einkapselungsmodule
DE102015107018B4 (de) Bauelementverpackungskonfiguration und Verfahren zum Ausgleichen von unausgeglichenem Harzfluss in Formhohlräumen
DE10227059A1 (de) Verpackung für Halbleiter-Bauelemente und Verfahren zum Herstellen derselben
DE10014299B4 (de) Chipverbund und Verfahren zu dessen Herstellung
DE102005044331B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements auf der Basis einer Lead-on-Chip-Architektur, Halbleiterbauelement und Leiterrahmen zur Implementierung in einem Halbleiterbauelement
DE19861009B4 (de) Halbleitereinrichtung
EP1466364B1 (de) Nutzen für elektronische bauteile sowie verfahren zu dessen herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150203