DE19747755C2 - Halbleiteranordnung - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiteran­ ordnung gemäß dem Oberbegriff des Patentanspruchs 1.

Bisher wurde eine für ein CMOSLSI verwendete Versorgungsspan­ nung zum Zwecke eines geringeren Energieverbrauchs verrin­ gert. Eine weitere Verstärkung dieses Trends wird für die Zu­ kunft erwartet. Das Beibehalten der Leistungsfähigkeit bei geringer Versorgungsspannung führt zu dem Erfordernis des Si­ cherstellens eines in das Drain eines Transistors fließenden ausreichenden Drainstroms und geringeren durch dessen Schwellspannung hervorgerufener Verluste. Daher ist es ebenso erforderlich, die Schwellspannung eines MOS-Transistors ge­ meinsam mit der Verringerung der Versorgungsspannung zu ver­ ringern. Da jedoch ein bei einer Spannung unterhalb der Schwellspannung fließender Subschwellenstrom mit geringer werdender Schwellspannung ansteigt, ergibt sich ein hoher Einschaltbereitschaftsleckstrom (on-standby leak current).

Als eine Maßannahme zum Unterbrechen dieses Leckstroms wurde eine in Fig. 7 gezeigte Schaltungskonfiguration mit Leckun­ terbrechungsschaltern vorgeschlagen. In Fig. 7 kennzeichnet das Bezugszeichen 71 einen bei dieser Halbleiteranordnung verwendeten Versorgungsanschluß, an den eine Versorgungsspan­ nung VDD angelegt wird.

Die Bezugszeichen 72, 75, 73 und 74 kennzeichnen einen span­ nungsseitigen Leckunterbrechungsschalter, einen masseseitigen Leckunterbrechungsschalter, einen Steueranschluß zum Anlegen einer Steuerspannung an die Leckunterbrechungsschalter 72 und 75 bzw. eine CMOS-Schaltung.

Die Funktionsweise des vorliegenden Schaltungsaufbaus wird im folgenden beschrieben.

Ist keine Energieversorgung der CMOS-Schaltung 74 erforder­ lich, so wird ein Steuersignal zum Ausschalten der Leckunter­ brechungsschalter 72 und 75 an den Steueranschluß 73 ange­ legt, um die Leckunterbrechungsschalter 72 und 75 abzuschal­ ten, wodurch ein Zuführen der dem Versorgungsanschluß 71 zu­ geführten Versorgungsspannung VDD zu der CMOS-Schaltung 74 verhindert wird. Dadurch ist es möglich, das Entstehen eines Leckstroms in der CMOS-Schaltung 74 zu verhindern.

Die Verwendung eines solchen Leckstromunterbrechungssystems ist hinsichtlich des Zeitpunkts und der Zeitsteuerung der Ak­ tivierung eines jeden der Leckunterbrechungsschalter 72 und 75 problematisch. Fig. 8 zeigt ein Blockschaltbild einer be­ kannten Halbleiteranordnung mit einer Anordnung zur Zeitgabe­ steuerung. Diese Halbleiteranordnung wurde in Fig. 3 eines Artikels "Power Management Technique for 1-VLSIs using Embed­ ded Processor" von S. Shigematsu, S. Mutoh und Y. Matsuya, IEEE 1996 Custom Integrated Circuits Conf., Seiten 111-114, 1996 offenbart.

Bezugnehmend auf Fig. 8 kennzeichnen die Bezugszeichen 80, 81, 82 und 83 eine Halbleiteranordnung, einen gemeinsamen Speicher, einen Versorgungsverwaltungsprozessor zum Erzeugen eines Signals zum Steuern der Zeitpunkte des Aktivierens ei­ nes jeden Leckunterbrechungsschalters, und eine mit einer ge­ ringen Spannung betriebene Niederspannungsschaltung, die aus CMOS-Elementen mit geringer Schwellspannung aber hohem Ab­ schaltleckstrom besteht. Fig. 9 zeigt einen Schaltplan (entsprechend der Fig. 1 in dem Artikel) eines Teils eines internen Aufbaus der Niederspannungsschaltung 83. In der Zeichnung kennzeichnen die Symbole Q und G einen Transistor, der einen Leckunterbrechungsschalter bildet, bzw. einen Gate­ anschluß dieses Transistors Q. Die Bezugszeichen 90 und 91 kennzeichnen eine Niederspannungslogikschaltung bzw. eine virtuelle Sourceleitung. Da der Transistor Q als Leckunter­ brechungsschalter aktiviert wird, wird ein Transistor mit ho­ her Schwellspannung aber verringertem Leckstrom als der Tran­ sistor Q verwendet.

Die Funktionsweise wird nachfolgend beschrieben.

Gemäß den Fig. 10(1) und 10(2), die der Fig. 2 in dem vor­ genannten Artikel entsprechen, wird dem Gateanschluß G von dem Versorgungsverwaltungsprozessor 82 ein Steuersignal mit L-Pegel zugeführt, um dadurch den Transistor Q beim Aktivie­ ren der Niederspannungslogikschaltung 90 einzuschalten, wo­ durch eine Sourcespannung VDD an die virtuelle Sourceleitung 91 angelegt wird, um der Niederspannungslogikschaltung 90 ei­ nen Betriebsstrom zuzuführen (siehe Fig. 10(1)). Dagegen wird dem Gateanschluß G von dem Versorgungsverwaltungsprozessor 82 ein Steuersignal mit H-Pegel zugeführt, um dadurch den Tran­ sistor Q abzuschalten, wenn die Niederspannungslogikschaltung 90 in einen Schlafzustand versetzt wird, wodurch der Leck­ strom gemeinsam mit dem Betriebsstrom der Niederspannungslo­ gikschaltung 90 unterbrochen wird (siehe Fig. 10(2)). Der Versorgungsverwaltungsprozessor 82 erzeugt ein Steuersignal zum Ein- und Ausschalten des Transistors Q basierend auf ei­ ner von außen abgegebenen Verarbeitungsanfrage.

Da die in einem Speicher der Niederspannungsschaltung 83 ge­ speicherten Daten beim Ausschalten des Transistors Q zerstört werden, werden die in dem Speicher der Niederspannungsschal­ tung 83 gespeicherten Daten vor dem Ausschalten des Transi­ stors Q in dem gemeinsamen Speicher 81 gesichert. Somit führt der Versorgungsverwaltungsprozessor 82 sogar eine La­ de/Speichersteuerung des gemeinsamen Speichers 81 durch.

Da die bekannte Halbleiteranordnung den vorstehend beschrie­ benen Aufbau aufweist, ergibt sich ein Problem dahingehend, daß für jeden IC-Chip eine spezielle einem Versorgungsverwal­ tungsprozessor entsprechende Hardware zusätzlich bereitge­ stellt werden muß, so daß der zusätzliche Flächenbedarf groß wird.

Die Druckschrift DE 32 41 786 C2 offenbart eine Halbleiteran­ ordnung gemäß dem Oberbegriff des Patentanspruchs 1, wobei eine Verringerung des Energieverbrauchs entweder durch Ab­ schalten der Stromversorgung eines gerade nicht betriebenen Blocks oder durch Verringerung der Frequenz oder Abschalten der Zufuhr der der Anordnung (Informationsprozessor) zuge­ führten Taktimpulse vorgeschlagen wird. Im Gegensatz zum Ge­ genstand des Patentanspruchs 1 wird aber das Abschalten der Stromversorgung des Blocks im Ansprechen auf ein einem An­ schluß der Halbleiteranordnung zugeführtes externes Signal vorgeschlagen. Somit ist auch bei dieser Halbleiteranordnung eine zusätzliche Schaltung zum Erzeugen des dem Anschluß zu­ geführten externen Signals mit entsprechendem Flächenbedarf erforderlich.

Es ist daher Aufgabe der vorliegenden Erfindung, die für eine Steuerschaltung zum Steuern eines jeden Teils eines LSI in einen aktiven Zustand oder einen Schlafzustand erforderliche Fläche zu verringern.

Die Aufgabe wird erfindungsgemäß gelöst durch eine Halblei­ teranordnung mit einer Prozessorkerneinheit, wobei die Pro­ zessorkerneinheit umfaßt einen Befehlsholeteil zum Einlesen eines Befehls, einen Dekodierer zum Dekodieren des durch den Befehlsholeteil eingelesenen Befehls, und Funktionsblöcke zum jeweiligen Abarbeiten vorbestimmter Operationen, wobei einer der Funktionsblöcke eine durch den Befehl angezeigte Operati­ on gemäß einem dekodierten Ergebnis des Dekodierers abarbei­ tet, gekennzeichnet durch Leckstromunterbrechungsschalter zum jeweiligen Ausschalten einer Spannungsversorgung für die Funktionsblöcke, und eine Versorgungsverwaltungseinheit zum Analysieren des Befehls, um ein Steuersignal für einen Aus­ schaltvorgang des Leckstromunterbrechungsschalters für die anderen bei der Abarbeitung der durch den Befehl angezeigten Operation in dem entsprechenden Funktionsblock nicht verwen­ deten Funktionsblöcke zu erzeugen.

Somit kann eine vorteil­ hafte Wirkung dahingehend erzielt werden, daß der Leckstrom ohne Verwendung eines Versorgungsverwaltungsprozessors wirk­ sam unterbrochen werden kann. Dies resultiert in dem ange­ strebten geringeren Flächenbedarf der Steuerschaltung.

Vorteilhafte Weiterbildungen der Erfindung sind in den abhän­ gigen Patentansprüchen definiert.

Die Erfindung wird nachstehend anhand von Ausführungsbeispie­ len unter Bezugnahme auf die Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild eines Aufbaus einer Prozessorkern­ einheit einer Halbleiteranordnung nach einem ersten erfin­ dungsgemäßen Ausführungsbeispiel,

Fig. 2 ein Blockschaltbild eines Aufbaus einer Prozessorkern­ einheit einer Halbleiteranordnung nach einem zweiten erfin­ dungsgemäßen Ausführungsbeispiel,

Fig. 3 ein Blockschaltbild eines Aufbaus einer Prozessorkern­ einheit einer Halbleiteranordnung nach einem dritten erfin­ dungsgemäßen Ausführungsbeispiel,

Fig. 4 ein Blockschaltbild eines Aufbaus einer Prozessorkern­ einheit einer Halbleiteranordnung nach einem vierten erfin­ dungsgemäßen Ausführungsbeispiel,

Fig. 5 ein Blockschaltbild eines Aufbaus einer Prozessorkern­ einheit einer Halbleiteranordnung nach einem fünften erfin­ dungsgemäßen Ausführungsbeispiel,

Fig. 6 ein Blockschaltbild eines Aufbaus einer Prozessorkern­ einheit einer Halbleiteranordnung nach einem sechsten erfin­ dungsgemäßen Ausführungsbeispiel,

Fig. 7 einen Schaltplan eines Schaltungsaufbaus einer bekann­ ten Halbleiteranordnung,

Fig. 8 ein Blockschaltbild eines Aufbaus einer bekannten Halbleiteranordnung mit einer Anordnung zur Zeitgabesteue­ rung,

Fig. 9 einen Schaltplan eines Teils eines internen Aufbaus einer in Fig. 8 gezeigten Niederspannungsschaltung, und

Fig. 10(1) und 10(2) Zustandsdiagramme der Leckunterbre­ chungsschalter bei aktivierter bzw. deaktivierter Niederspan­ nungslogikschaltung gemäß Fig. 9.

[Erstes Ausführungsbeispiel]

Fig. 1 zeigt ein Blockschaltbild eines Aufbaus einer Prozes­ sorkerneinheit einer Halbleiteranordnung nach einem ersten erfindungsgemäßen Ausführungsbeispiel. Die Halbleiteranord­ nung gemäß dem ersten Ausführungsbeispiel ist ein durch eine Befehlssteuerung aktiviertes LSI, wie beispielsweise ein mit einem Mikroprozessor und einem Prozessorkern ausgestattetes Logik-LSI. Da die Ausführung und/oder Nichtausführung ent­ sprechender Verarbeitungsfunktionen, wie beispielsweise eine arithmetische Verarbeitungsfunktion, eine Speicherzugriffs­ funktion, eine Verzweigungsfunktion usw., nach einem Befehl bestimmt werden, kann ein solches LSI eine Entscheidung hin­ sichtlich des Ausführen und/oder Nichtausführens der indivi­ duellen Funktionen beim Dekodieren des Befehls durchführen.

Bezugnehmend auf Fig. 1 kennzeichnet das Bezugszeichen 1 ei­ nen Befehlsholeteil zum Einlesen eines Befehls aus einem Speicher wie beispielsweise einem nicht dargestellten ROM, einem nicht dargestellten RAM oder dergleichen. Das Bezugs­ zeichen 2 kennzeichnet einen Dekodierer zum Dekodieren des durch den Befehlsholeteil 1 eingelesenen Befehls. Das Bezugs­ zeichen 3 kennzeichnet eine Versorgungsverwaltungseinheit (nachfolgend kurz als PMU bezeichnet) zum Feststellen des zu aktivierenden Funktionsblocks basierend auf dem durch den Be­ fehlsholeteil 1 eingelesenen Befehl und zum dementsprechenden Ausgeben eines Steuersignals für jeden Leckunterbrechungs­ schalter. Das Bezugszeichen 8 kennzeichnet einen Integerver­ arbeitungsteil (Funktionsblock). Das Bezugszeichen 4 kenn­ zeichnet einen Versorgungsanschluß zum Zuführen einer Versor­ gungsspannung VDD zu dem Integerverarbeitungsteil 8. Das Be­ zugszeichen 6 kennzeichnet einen für den Integerverarbei­ tungsteil 8 verwendeten Leckunterbrechungsschalter. Das Be­ zugszeichen 9 kennzeichnet einen Fließkommaverarbeitungsteil (Funktionsblock). Das Bezugszeichen 5 kennzeichnet einen Ver­ sorgungsanschluß zum Zuführen der Versorgungsspannung VDD zu dem Fließkommaverarbeitungsteil 9. Das Bezugszeichen 7 kenn­ zeichnet einen für den Fließkommaverarbeitungsteil 9 verwen­ deten Leckunterbrechungsschalter.

Bei dem in Fig. 1 gezeigten ersten Ausführungsbeispiel sind die Verarbeitungsfunktionen wie beispielsweise die arithmeti­ sche Verarbeitungsfunktion, die Speicherzugriffsfunktion, die Verzweigungsfunktion usw. funktionsgemäß in Blöcke aufgeteilt (in der Zeichnung sind lediglich der Integerverarbeitungsteil 8 und der Fließkommaverarbeitungsteil 9 dargestellt). Die Leckunterbrechungsschalter dienen zum Ein- und Ausschalten der Zufuhr der Versorgungsspannung VDD für jeden Funktions­ block.

Es folgt eine Beschreibung der Funktionsweise der Halbleiter­ anordnung.

Der Befehlsholeteil 1 liest einen Befehl aus dem Speicher ein. Der Dekodierer 2 dekodiert den die durchzuführende Ver­ arbeitung angebenden Befehl. Dabei werden Speicherplätze zum Speichern von Bezugsadressen für Eingabedaten und Ergebnisda­ ten, oder Funktionen (Addition, logische Operation, Daten­ transfer usw.) analysiert.

Die PMU 3 führt beim Dekodieren des Befehls durch den Deko­ dierer 2 eine Analyse dahingehend durch, welcher Block akti­ viert oder deaktiviert werden soll. Weiterhin erzeugt die PMU 3 Steuersignale zum Ein- und Ausschalten der Leckunterbre­ chungsschalter 6 und 7 für die entsprechenden Funktionsblöcke und führt diese den einzelnen Leckunterbrechungsschaltern 6 und 7 zu. Handelt es sich bei dem abgegebenen Befehl bei­ spielsweise um einen Integeradditions- oder Logikoperations­ befehl, so schaltet die PMU 3 den Leckunterbrechungsschalter 7 für den Fließkommaverarbeitungsteil 9 aus, um dadurch einen Leckstrom des Fließkommaverarbeitungsteils 9 zu unterbrechen. Wird dagegen ein Fließkommabefehl abgegeben, so schaltet die PMU 3 den Leckunterbrechungsschalter 6 für den Integerverar­ beitungsteil 8 aus, um dadurch einen Leckstrom des Integer­ verarbeitungsteils 8 zu unterbrechen.

Gemäß der vorstehenden Beschreibung des ersten Ausführungs­ beispiels kann eine vorteilhafte Wirkung dahingehend erzielt werden, daß die Leckströme für jeden Funktionsblock gezielt abgeschaltet werden können und die zum Ausschalten des Leck­ stroms eines jeden Funktionsblocks erforderliche Zeitdauer verlängert wird, wodurch der Energieverbrauch der Halbleiter­ anordnung reduziert werden kann.

[Zweites Ausführungsbeispiel]

Fig. 2 zeigt ein Blockschaltbild eines Aufbaus einer Prozes­ sorkerneinheit einer Halbleiteranordnung nach einem zweiten erfindungsgemäßen Ausführungsbeispiel. In Fig. 2 werden die mit denen des in Fig. 1 gezeigten ersten Ausführungsbeispiels übereinstimmenden Aufbauelemente durch dieselben Bezugszei­ chen gekennzeichnet, wobei auf eine Beschreibung dieser ver­ zichtet wird.

Die Anzahl von Funktionsblocktypen ist normalerweise be­ trächtlich geringer als die Anzahl von Befehlen. Somit ist die Zahl der Ein- und Ausschaltvorgänge des Funktionsblocks beträchtlich geringer als die Zahl von Befehlsverarbeitungs­ schritten bei der Analyse eines jeden Befehls. Das bedeutet, daß das Dekodieren für die Quellensteuerung im Vergleich zur Befehlsdekodierung vereinfacht ist. Bei dem zweiten Ausfüh­ rungsbeispiel werden Schaltungen für eine Dekodiereinheit un­ ter Verwendung der vorgenannten Tatsache in zweistufiger Hierarchie ausgestaltet, wobei entsprechende Leckunterbre­ chungsschalter abgeschaltet werden, wenn auch einige der De­ koderschaltungen nicht erforderlich sind. Im vorliegenden Ausführungsbeispiel wird nämlich ein Dekodierer aufgeteilt in einen Vorabdekodierer zum groben Klassifizieren von Befehlen und Anordnen oder Zuweisen der Befehle zu jedem Funktions­ block und in lokale Dekodierer zum Durchführen einer entspre­ chenden auf die Funktionsblöcke bezogenen Dekodierung gemäß den einzelnen Funktionsblöcken.

Bezugnehmend auf Fig. 2 kennzeichnet das Bezugszeichen 3a ei­ ne PMU zum Feststellen, welcher Funktionsblock betrieben wer­ den muß, und zum Ausgeben eines Steuersignals für jeden Lec­ kunterbrechungsschalter, basierend auf einem durch einen Be­ fehlsholeteil 1 eingelesenen Befehl. Weiterhin gibt die PMU 3a bei diesem Ausführungsbeispiel sogar ein Steuersignal zum Ausschalten eines Leckunterbrechungsschalters für einen nicht verwendeten lokalen Dekodierer aus. Das Bezugszeichen 21 kennzeichnet einen Vorabdekodierer zum Durchführen einer Ent­ scheidung lediglich hinsichtlich eines Integersystembefehls oder eines Fließkommasystembefehls und zum Weiterleiten die­ ses Befehls zu dem entsprechenden Funktionsblock. Das Bezugs­ zeichen 22 kennzeichnet einen Integerdekoder (lokaler Deko­ der) zum Dekodieren eines Befehls für einen Integerverarbei­ tungsteil 8. Das Bezugszeichen 23 kennzeichnet einen Fließ­ kommadekodierer (lokaler Dekodierer) zum Dekodieren eines Be­ fehls für einen Fließkommaverarbeitungsteil 9. Die Bezugszei­ chen 10 und 11 kennzeichnen Versorgungsanschlüsse zum Ent­ sprechenden zuführen einer Versorgungsspannung VDD zu dem In­ tegerdekoder 22 und dem Fließkommadekoder 23. Die Bezugszei­ chen 12 und 13 kennzeichnen Leckunterbrechungsschalter, die für den Integerdekoder 22 bzw. den Fließkommadekoder 23 vor­ gesehen sind.

Die Funktionsweise des vorliegenden Ausführungsbeispiels wird nachfolgend beschrieben.

Der Vorabdekodierer 21 dekodiert den durch den Befehlsholeteil 1 eingelesenen Befehl, um eine Entscheidung lediglich hin­ sichtlich des Integersystembefehls oder des Fließkommasystem­ befehls durchzuführen und den dekodierten Befehl zu dem ent­ sprechenden Funktionsblock weiterzuleiten. Stellt der Befehl einen Integerbefehl dar, so empfängt der Integerdekoder 22 diesen und dekodiert die durchzuführende Verarbeitung, um den Integerverarbeitungsteil 8 zu aktivieren. Währenddessen wer­ den die beiden Leckunterbrechungsschalter 13 und 7 für den Fließkommadekodierer 23 und den Fließkommaverarbeitungsteil 9 ausgeschaltet, um dadurch in dem Fließkommadekoder 23 und dem Fließkommaverarbeitungsteil 9 entstehende Leckströme zu un­ terbrechen. Gibt der Befehl dagegen das Fließkommasystem an, so dekodiert der Fließkommadekodierer 23 eine durchzuführende Verarbeitung im Ansprechen auf diesen, um dadurch den Fließ­ kommaverarbeitungsteil 9 zu aktivieren. Währenddessen schal­ tet das Integersystem die beiden Leckunterbrechungsschalter 12 und 6 für den Integerdekoder 22 und den Integerverarbei­ tungsteil 8 aus, um dadurch die in dem Integerdekoder 22 und dem Integerverarbeitungsteil 8 entstehenden Leckströme zu un­ terbrechen.

Gemäß dem vorstehend beschriebenen zweiten Ausführungsbei­ spiel kann eine vorteilhafte Wirkung dahingehend erzielt wer­ den, daß die Leckströme mit gegenüber dem ersten Ausführungs­ beispiel höherer Wirksamkeit abgeschaltet werden können, da die lokalen Dekodierer wie beispielsweise der Integerdekodie­ rer 22 und der Fließkommadekodierer 23 oder dergleichen gemäß dem Erfordernis der Befehle ihrer zugehörigen Funktionsblöcke ein- und ausgeschaltet werden können, obwohl der vorabdeko­ dierer 21 beim Abgeben des Befehls aktiviert werden muß.

[Drittes Ausführungsbeispiel]

Fig. 3 zeigt ein Blockschaltbild eines Aufbaus einer Prozes­ sorkerneinheit einer Halbleiteranordnung nach einem dritten Ausführungsbeispiel. In Fig. 3 werden mit denen des in Fig. 2 gezeigten zweiten Ausführungsbeispiels übereinstimmende Auf­ bauelemente durch dieselben Bezugszeichen gekennzeichnet, wo­ bei auf eine Beschreibung dieser verzichtet wird.

Bezugnehmend auf Fig. 3 kennzeichnet das Bezugszeichen 14 ei­ ne Befehlswarteschlangeneinheit zum zeitweisen Speichern ei­ nes jeden durch einen Befehlsholeteil 1 eingelesenen Befehls. Das Bezugszeichen 15 kennzeichnet einen jeden in der Befehls­ warteschlangeneinheit 14 beibehaltenen Befehl. Das Bezugszei­ chen 3b kennzeichnet eine PMU zum Analysieren eines in der Befehlswarteschlangeneinheit 14 gespeicherten Befehls 15, zum Feststellen eines zu aktivierenden Funktionsblocks und zum Übertragen von Ein/Aus-Steuersignalen an entsprechende Lec­ kunterbrechungsschalter 12, 13, 6 und 7. Das Bezugszeichen 21a kennzeichnet einen Vorabdekodierer zum Durchführen einer Entscheidung lediglich hinsichtlich eines Integersystembe­ fehls oder eines Fließkommasystembefehls und zum Übertragen des Befehls zu dem entsprechenden Funktionsblock.

Die Funktionsweise des vorliegenden Ausführungsbeispiels wird im folgenden beschrieben.

In dem dritten Ausführungsbeispiel analysiert die PMU 3b in der Befehlswarteschlangeneinheit 14 einen durch den Befehls­ holeteil 1 eingelesenen und in der Befehlswarteschlangenein­ heit 14 gespeicherten Befehl 15 im voraus vor dem Beginn des Betriebs der Prozessorkerneinheit und erzeugt oder gestaltet Ein/Aus-Steuersignale für die Leckunterbrechungsschalter 10, 11, 4 und 5. Nach dem Beginn des Betriebs der Prozessorkern­ einheit führt die PMU 3b den einzelnen Leckunterbrechungs­ schaltern 10, 11, 4 und 5 die vorab erzeugten Ein/Aus- Steuersignale zu geeigneten Zeitpunkten zu.

Gemäß dem vorstehend beschriebenen dritten Ausführungsbei­ spiel kann eine vorteilhafte Wirkung dahingehend erzielt wer­ den, daß die vorliegende Erfindung sogar bei einem mit einem Hochgeschwindigkeitstakt aktivierten Prozessor eingesetzt werden kann, da die Ein/Aus-Steuersignale für die Leckunter­ brechungsschalter vor dem tatsächlichen Ausführen des Befehls erzeugt werden.

[Viertes Ausführungsbeispiel]

Fig. 4 zeigt ein Blockschaltbild eines Aufbaus einer Prozes­ sorkerneinheit einer Halbleiteranordnung nach einem vierten erfindungsgemäßen Ausführungsbeispiel. In Fig. 4 werden denen der in den Fig. 2 und 3 gezeigten zweiten und dritten Aus­ führungsbeispiele entsprechende Aufbauelemente durch diesel­ ben Bezugszeichen gekennzeichnet, wobei auf eine Beschreibung dieser verzichtet wird.

Bezugnehmend auf Fig. 4 kennzeichnet das Bezugszeichen 1a ei­ nen Befehlsholeteil zum Einlesen eines Befehls aus einem Speicher wie beispielsweise ein nicht dargestellter ROM oder RAM. Das Bezugszeichen 3c kennzeichnet eine PMU zum Bestimmen des zu aktivierenden Funktionsblocks basierend auf dem durch den Befehlsholeteil 1a eingelesenen Befehl und zum Ausgeben eines Steuersignals für jeden Leckunterbrechungsschalter, und zum Erzeugen von Steuersignalen zum Ausschalten von Leckun­ terbrechungsschaltern aller Schaltungseinheiten mit Ausnahme des Befehlholeteils 1a der Prozessorkerneinheit, wenn der Be­ fehlsholeteil 1a keinen Befehl einlesen kann, d. h. wenn keine Befehle abgegeben werden. Das Bezugszeichen 21b kennzeichnet einen Vorabdekodierer zum Durchführen einer Entscheidung le­ diglich dahingehend, ob ein Integersystembefehl oder ein Fließkommasystembefehl vorliegt, und zum Übertragen des Be­ fehls zu dem entsprechenden Funktionsblock. Der Vorabdekodie­ rer 21b weist einen internen Leckunterbrechungsschalter auf.

Die Funktionsweise des vorliegenden Ausführungsbeispiels wird nachfolgend beschrieben.

Die PMU 3c bestimmt basierend auf dem durch den Befehlshole­ teil 1a eingelesenen Befehl den zu aktivierenden Funktions­ block und erzeugt ein Steuersignal für jeden Leckunterbre­ chungsschalter, und erzeugt und gibt Steuersignale aus zum Ausschalten der Leckunterbrechungsschalter für alle Schal­ tungseinheiten mit Ausnahme des Befehlholeteils 1a der Pro­ zessorkerneinheit inklusive des Vorabdekoders 21b, wenn der Befehl in einem Zustand blockiert wurde, in dem der Befehls­ holeteil 1a den nächsten Befehl aufgrund eines Cacheverlusts oder dergleichen nicht eingelesen hat.

Gemäß dem vorstehend beschriebenen vierten Ausführungsbei­ spiel kann eine vorteilhafte Wirkung dahingehend erzielt wer­ den, daß Leckströme stärker verringert werden können, da die Leckunterbrechungsschalter aller von dem Befehlsholeteil der Prozessorkerneinheit abweichenden Schaltungseinheiten abge­ schaltet werden, wenn der Befehlsholeteil den nächsten Befehl aufgrund des Cacheverlusts oder dergleichen nicht eingelesen kann.

[Fünftes Ausführungsbeispiel]

Fig. 5 zeigt ein Blockschaltbild eines Aufbaus einer Prozes­ sorkerneinheit einer Halbleiteranordnung nach einem fünften erfindungsgemäßen Ausführungsbeispiel. In Fig. 5 werden denen des in Fig. 1 gezeigten ersten Ausführungsbeispiels entspre­ chende Aufbauelemente durch dieselben Bezugszeichen gekenn­ zeichnet, wobei auf eine Beschreibung dieser verzichtet wird.

Bezugnehmend auf Fig. 5 kennzeichnet das Bezugszeichen 3d ei­ ne PMU zum Bestimmen des aktivierenden Funktionsblocks basie­ rend auf einem durch den Befehlsholeteil 1 eingelesenen Be­ fehl und zum Ausgeben eines Steuersignals für jeden Leckun­ terbrechungsschalter. In dem fünften Ausführungsbeispiel führt die PMU gegebenenfalls sogar Eingabe-/Ausgabe­ schaltungen Steuersignale für Leckunterbrechungsschalter zu. Die Bezugszeichen 20, 16, 18, 24, 17 und 19 kennzeichnen eine Eingabe-/Ausgabeschaltung für höherwertige 16 Bit, einen Ver­ sorgungsanschluß zum Zuführen einer Versorgungsspannung VDD zu der Eingabe-/Ausgabeschaltung 20, einen Leckunterbre­ chungsschalter für die Eingabe-/Ausgabeschaltung 20, eine Eingabe-/Ausgabeschaltung für niederwertige 16 Bit, einen Versorgungsanschluß zum Zuführen der Versorgungsspannung VDD zu der Eingabe-/Ausgabeschaltung 24 bzw. einen Leckunterbre­ chungsschalter für die Eingabe-/Ausgabeschaltung 24.

Die Funktionsweise des vorliegenden Ausführungsbeispiel wird nachfolgend beschrieben.

In dem fünften Ausführungsbeispiel bestimmt die PMU 3b das Datenformat und schaltet einen Leckunterbrechungsschalter für eine einem nicht erforderlichen Teil entsprechende Eingabe- /Ausgabeschaltung ab, um dadurch die Energiezufuhr zu der entsprechenden Eingabe-/Ausgabeschaltung zu vermeiden. Bei Befehlen für ein Byteverarbeitungssystem und ein Halbwortver­ arbeitungssystem wird der Leckunterbrechungsschalter 18 für die Eingabe-/Ausgabeschaltung 20 für höherwertige 16 Bit ab­ geschaltet, um die Energieversorgung zu unterbrechen. Wird die Eingabe-/Ausgabeschaltung für niederwertige 16 Bit nicht verwendet, so wird der Leckunterbrechungsschalter 19 für die Eingabe-/Ausgabeschaltung 24 für niederwertige 16 Bit in ent­ sprechender Weise abgeschaltet.

Gemäß dem vorstehend beschriebenen fünften Ausführungsbei­ spiel kann eine vorteilhafte Wirkung dahingehend erzielt wer­ den, daß der Leckstrom noch wirksamer verringert werden kann, da der Leckunterbrechungsschalter für die nicht verwendete Eingabe-/Ausgabeschaltung abgeschaltet wird.

[Sechstes Ausführungsbeispiel]

Fig. 6 zeigt ein Blockschaltbild eines Aufbaus einer Prozes­ sorkerneinheit einer Halbleiteranordnung nach einem sechsten erfindungsgemäßen Ausführungsbeispiel. In Fig. 6 sind mit de­ nen des in Fig. 5 gezeigten fünften Ausführungsbeispiels übereinstimmende Aufbauelemente durch dieselben Bezugszeichen gekennzeichnet, wobei auf eine Beschreibung dieser verzichtet wird.

Bezugnehmend auf Fig. 6 kennzeichnet das Bezugszeichen 3e ei­ ne PMU zum Feststellen des zu aktivierenden Funktionsblocks basierend auf einem durch einen Befehlsholeteil 1 eingelese­ nen Befehl und zum Ausgeben eines Steuersignals für jeden Leckunterbrechungsschalter. In dem sechsten Ausführungsbei­ spiel führt die PMU 3e Leckunterbrechungsschaltern für Busan­ steuerschaltungen erforderliche Steuersignale zu. Die Bezugs­ zeichen 25, 26, 27, 35, 32, 33 und 34 kennzeichnen einen Bus zum Eingeben von Daten in Eingabe-/Ausgabeanordnungen 20 und 24, einen Bus für von der Eingabe-/Ausgabeanordnung 20 ausge­ gebene 16-Bit-Daten, einen Bus für von der Eingabe-/Ausgabe­ anordnung 24 ausgegebene niederwertige 16-Bit-Daten, ein Re­ gister zum Speichern von Daten, eine zu dem für niederwertige Bits verwendeten Bus 27 gehörige Busansteuerschaltung, eine zu dem für höherwertige Bits verwendeten Bus 26 gehörige Bus­ ansteuerschaltung, und eine zu dem Bus 25 gehörige Busansteu­ erschaltung. Das Bezugszeichen 28 kennzeichnet einen Versor­ gungsanschluß zum Zuführen einer Versorgungsspannung VDD zu der Busansteuerschaltung 32. Das Bezugszeichen 30 kennzeich­ net einen für die Busansteuerschaltung 32 verwendeten Leckun­ terbrechungsschalter. Das Bezugszeichen 29 kennzeichnet einen Versorgungsanschluß zum Zuführen der Versorgungsspannung VDD zu der Busansteuerschaltung 33. Das Bezugszeichen 31 kenn­ zeichnet einen für die Busansteuerschaltung 33 verwendeten Leckunterbrechungsschalter.

Die Funktionsweise des vorliegenden Ausführungsbeispiels wird nachfolgend beschrieben.

Bei dem sechsten Ausführungsbeispiel bestimmt die PUM 3e das Datenformat und schaltet sogar einen Leckunterbrechungsschal­ ter für eine einem nicht erforderlichen Teil entsprechende Busansteuerschaltung ab, um dadurch die Energiezufuhr zu der entsprechenden Busansteuerschaltung zu vermeiden. Bei Befeh­ len für ein Byteverarbeitungssystem und ein Halbwortverarbei­ tungssystem wird der Leckunterbrechungsschalter 31 für die Busansteuerschaltung 33 für die höherwertigen 16 Bits abge­ schaltet, um die Energiezufuhr zu unterbrechen. Wird die Bus­ ansteuerschaltung für niederwertige 16 Bit nicht verwendet, so wird der Leckunterbrechungsschalter 30 für die Busansteu­ erschaltung 32 für niederwertige 16 Bit in entsprechender Weise abgeschaltet.

Gemäß dem vorstehend beschriebenen sechsten Ausführungsbei­ spiel kann eine vorteilhafte Wirkung dahingehend erzielt wer­ den, daß der Leckstrom noch wirksamer reduziert werden kann, da auch der Leckunterbrechungsschalter für die nicht verwen­ dete Busansteuerschaltung abgeschaltet wird.

In allen vorstehend beschriebenen Ausführungsbeispielen ist der Leckunterbrechungsschalter auf der Versorgungsanschluß­ seite eines jeden Funktionsblocks vorgesehen. Er ist jedoch nicht notwendigerweise auf diese Position beschränkt. Er kann auch auf der Masseanschlußseite eines jeden Funktionsblocks oder sowohl auf der Versorgungsanschluß- als auch der Mas­ seanschlußseite vorgesehen sein. Es erübrigt sich festzustel­ len, daß auch eine Kombination der entsprechenden Ausfüh­ rungsbeispiele möglich ist.

Zum Verringern eines Leckstroms dekodiert eine Prozessorker­ neinheit einen durch einen Befehlsholeteil eingelesenen Be­ fehl und schaltet einen Leckunterbrechungsschalter für einen nicht verwendeten Funktionsblock entsprechend dem Dekodierer­ gebnis ab, wodurch die Energiezufuhr zu dem entsprechenden Funktionsblock unterbrochen wird.

Claims (6)

1. Halbleiteranordnung mit einer Prozessorkerneinheit, wo­ bei die Prozessorkerneinheit umfaßt:
einen Befehlsholeteil (1) zum Einlesen eines Befehls, einen Dekodierer (2) zum Dekodieren des durch den Befehlsho­ leteil eingelesenen Befehls, und
Funktionsblöcke (8, 9) zum jeweiligen Abarbeiten vorbestimm­ ter Operationen, wobei einer der Funktionsblöcke eine durch den Befehl angezeigte Operation gemäß einem dekodierten Er­ gebnis des Dekodierers abarbeitet,
gekennzeichnet durch
Leckstromunterbrechungsschalter (6, 7) zum jeweiligen Aus­ schalten einer Spannungsversorgung für die Funktionsblöcke, und
eine Versorgungsverwaltungseinheit (3) zum Analysieren des Befehls, um ein Steuersignal für einen Ausschaltvorgang des Leckstromunterbrechungsschalters für die anderen bei der Ab­ arbeitung der durch den Befehl angezeigten Operation in dem entsprechenden Funktionsblock nicht verwendeten Funktions­ blöcke zu erzeugen.

2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Dekodierer in zumindest einen Vorabdekodierer (21) zum Klassifizieren von Befehlen und Zuweisen der Funktionsblöcke zum Abarbeiten von durch die Befehle angezeigten Operationen und in lokale Dekodierer (22, 23) zum Dekodieren der entspre­ chenden den individuellen Funktionsblöcken zugewiesenen Be­ fehlen aufgeteilt ist, wobei einer der lokalen Dekodierer den Befehl dekodiert, wobei für jeden lokalen Dekodierer Leck­ stromunterbrechungsschalter (12, 13) zum Unterbrechen der Spannungsversorgung der lokalen Dekodierer (12, 13) vorgese­ hen sind, und wobei die Versorgungsverwaltungseinheit (3a) ein Steuersignal erzeugt für einen Ausschaltvorgang des Leck­ stromunterbrechnungsschalters für die während der Dekodierung des Befehls in dem lokalen Dekodierer nicht verwendeten ande­ ren lokalen Dekodierer.

3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zusätzlich eine Befehlswarteschlangeneinheit (14) zum zeit­ weisen Beibehalten eines jeden Befehls in der Prozessorker­ neinheit vorgesehen ist, und die Versorgungsverwaltungeinheit (3b) vor der Ausführung des Befehls den Befehl analysiert und ein Steuersignal für einen Ausschaltvorgang des Leckstromun­ terbrechungsschalters für den nicht verwendeten Funktions­ block der Vielzahl von Funktionsblöcken erzeugt.

4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Versorgungsverwaltungseinheit (3c) Steuersignale für Aus­ schaltvorgänge der Leckstromunterbrechungsschalter aller von dem Befehlsholeteil (1a) der Prozessorkerneinheit abweichen­ den Schaltungseinheiten erzeugt, wenn der Befehl durch den Befehlsholeteil (1a) rückgelesen wird.

5. Halbleiteranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß Eingabe-/Ausgabeanordnungen (20, 24) der Prozessorkern­ einheit in zumindest zwei Blöcke für ein höherwertiges Bit (20) und ein niedrigerwertiges Bit (24) aufgeteilt sind, wo­ bei Leckstromunterbrechungsschalter (18, 19) für die aufge­ teilten Eingabe-/Ausgabeanordnungen für das höherwertige bzw. niedrigerwertige Bit vorgesehen sind, und wobei die Versor­ gungsverwaltungseinheit (3d) Steuersignale für einen Aus­ schaltvorgang der für die Eingabe-/Ausgabeanordnungen verwen­ deten Leckstromunterbrechungsschalter erzeugt, wenn die Ein­ gabe-/Ausgabeanordnungen nicht verwendet werden.

6. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß Busansteuerschaltungen (32, 33, 34) der Prozessorkerneinheit in zumindest eine Busansteuerschaltung (33) für einen Bus für höherwertige Bits und eine Busansteuerschaltung (32) für ei­ nen Bus für niedrigerwertige Bits aufgeteilt sind, wobei Leckstromunterbrechungsschalter (30, 31) für die aufgeteilten Busansteuerschaltungen für den Bus höherwertiger Bits bzw. den Bus niedrigerwertiger Bits vorgesehen sind, und wobei die Versorgungsverwaltungseinheit (3e) Steuersignale für einen Ausschaltvorgang der für die Busansteuerschaltungen verwende­ ten Leckstromunterbrechungsschalter erzeugt, wenn die Busse höherwertiger und niedrigerwertiger Bits nicht verwendet wer­ den.