DE19780640B3

DE19780640B3 - Niederleistungs-Delta-Sigma-Wandler

Info

Publication number: DE19780640B3
Application number: DE19780640T
Authority: DE
Inventors: David Byrd Ribner; Juha Mikko Hakkarainen; David Henry Kenneth Hoe
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1996-07-01
Filing date: 1997-06-23
Publication date: 2012-06-21
Anticipated expiration: 2017-06-24
Also published as: WO1998000923A1; DE19780640T1; JPH11512274A; IL123265A; IL123265A0; US5754131A; JP3917666B2

Abstract

Überabgetasteter Interpolationsmodulator (10) zum Empfang eines analogen Eingangssignals und zur Erzeugung eines digitalen Ausgangssignals mit
zumindest einem ersten Integrierer (18, 20), der zum Empfang von Abtastungen des analogen Eingangssignals und zur Erzeugung eines integrierten analogen Ausgangssignals V₀ verknüpft ist,
einem Analog-Digital-Wandler (24), der zum Empfang des Ausgangssignals des ersten Integrierers verknüpft ist,
einem Digital-Analog-Wandler (30), der zum Empfang des Ausgangssignals des Analog-Digital-Wandlers verknüpft ist, wobei ein Ausgang des Digital-Analog-Wandlers mit dem Eingang des ersten Integrierers additiv verbunden ist,
einer Schritt-Größen-Schätzeinrichtung (36), die mit dem Ausgang des Analog-Digital-Wandlers zum Schätzen einer Spannung V_in des analogen Eingangssignals und einer Spannung V_DAC über den Digital-Analog-Wandler und zum Schätzen einer Spannung ΔV₀ zwischen V_in und V_DAC verknüpft ist, die zu dem Ausgangssignal V₀ zu addieren ist, und
einem Strombetriebsart-Digital-Analog-Wandler (38), der durch die Schritt-Größen-Schätzeinrichtung gesteuert wird und zwischen den Ausgang des ersten Integrierers und den Eingang des Analog-Digital-Wandlers geschaltet...

Description

Diese Erfindung bezieht sich im allgemeinen auf Delta-Sigma-(Δ-Σ-)Analog-Digital-(A/D-)Wandler und insbesondere auf Delta-Sigma-Wandler mit geringem Leistungsverlust.
Eine Analog-Digital-(A/D-)Signalumwandlung mit hoher Auflösung kann mit Komponenten niedrigerer Auflösung durch die Verwendung einer überabgetasteten interpolierenden (oder Delta-Sigma-)Modulation gefolgt von einer digitalen Tiefpaßfilterung und Dezimierung erreicht werden. Eine Überabtastung betrifft einen Betrieb des Modulators bei einer Rate, die um vieles größer als die Nyquistrate ist. Eine Dezimierung bezieht sich auf die Verringerung der Abtastrate des Signals durch geeignete Filterung und Neuabtastung.
Delta-Sigma-Modulatoren (bzw. Sigma-Delta-Modulatoren) wurden für einige Zeit in A/D-Wandlern verwendet. Im allgemeinen verwendet ein Delta-Sigma-A/D-Wandler einen internen A/D-Wandler bescheidener Auflösung und einen komplementären Digital-Analog-(D/A-)Wandler in einer Rückkopplungsschleife. Die Rückkopplungsschleife erhöht die Genauigkeit des A/D-Wandlers auf eine mit dem durch den internen A/D-Wandler aufgebrachten Hochgeschwindigkeitsbetrieb konsistente Art und Weise.
Bei bekannten Delta-Sigma-A/D-Wandlern wird die Auflösung vorwiegend durch drei Faktoren bestimmt: das Verhältnis des Modulatortakts zu der Nyquistrate (bezeichnet als Überabtastungsverhältnis), die ”Ordnung” des Modulators und die Anzahl von in dem Delta-Sigma-Modulator verwendeten Quantisierungsbits. Die „Ordnung” in diesem Zusammenhang ist analog zu der Ordnung eines frequenzselektiven Filters und zeigt den relativen Grad der Spektralform an, die durch den Modulator ausgebildet wird. Ein Analog-Digital-Wandler hoher Ordnung ist ein Netzwerk dritter oder höherer Ordnung.
Typischerweise ist bei einem überabgetasteten Delta-Sigma-Modulator hoher Ordnung das erste Integriererstufenrauschen dominant. Daher wird der Integrierer an der ersten Stufe typischerweise mit höherer Leistung als die anderen Modulator-Integrierer betrieben, um einen niedrigen Rauschpegel zu erreichen. In einer geschalteten Kondensator-Integrierer-Implementation weist der Integrierer an der ersten Stufe beispielsweise größere Kondensatoren und einen entsprechenden großen Operationsverstärker (op amp) auf, um eine geeignet geringe Gesamtrauschleistung zu erreichen. In dem Operationsverstärker werden höhere Strompegel zum Aufladen und Entladen der größeren Kondensatoren benötigt. Die Verwendung derartiger hoher Strompegel resultiert in einem hohen Leistungsverlust.
Im allgemeinen werden zumindest für den Integrierer an der ersten Stufe und in Modulatoren, die mit hohen Taktraten arbeiten, d. h. 1 MHz und darüber, A-Operationsverstärker zum Erfüllen der Einschwingerfordernisse der geschalteten Kondensator-Integrierer verwendet. A-Operationsverstärker haben einen Ruhestrom I₀, der größer als der größte Anstiegsstrom ist, der der kapazitiven Last des Operationsverstärkers zugeführt wird. Obwohl der Operationsverstärker lediglich einen Bruchteil der Zeit einen Stromanstieg bewirkt, nimmt er kontinuierlich den hohen Ruhestrom auf, woraus sich ein hoher Leistungsverlust ergibt.
Aus der DE 44 41 996 A1 ist ein Hörhilfsgerät mit einem Mikrofon, einem Übertragungsteil zur Signalverarbeitung und einem Ausgangsverstärker mit daran angeschlossenem Hörer bekannt. Der Ausgangsverstärker umfasst einen Signalkonverter, der im wesentlichen ein Sigma-Delta-Konverter ist.
Die US 5 148 166 A offenbart einen Sigma-Delta-Analog-Digital-Konverter, bei dem ein überabgetasteter interpolativer (Sigma-Delta-)Modulator mit einem Tiefpass-Dezimationsfilter verbunden ist, das wiederum mit einem Abtastratenkomprimierer verbunden ist.
Der Erfindung liegt die Aufgabe zugrunde, einen Delta-Sigma-Modulator auszubilden, der einen niedrigeren Leistungsverlust als bekannte Modulatoren aufweist, die A-Operationsverstärker verwenden. Außerdem sollte ein derartiger geringer Leistungsverlust unter Beibehaltung der Modulatorauflösung erreicht werden.
Durch die Verwendung eines Strombetriebsart-Digital-Analog-Wandlers (DAC) im Zweigkreis mit der ersten (oder einzigen) Stufe eines herkommlichen Operationsverstärkers an der ersten Stufe eines Delta-Sigma-Modulators, wird der während Übergängen benötigte Anstiegsstrom durch die Kombination der Operationsverstärker- und DAC-Ausgangssignals bereitgestellt. Da der Digital-Analog-Wandler den für die Änderung der Ausgangssignale erforderlichen Anstiegsstrom liefert, muß der Operationsverstärker den Anstiegsstrom nicht aufwenden. Daher muß der Operationsverstärker lediglich bei einer geringen Ruheleistung arbeiten.
Der vorstehend beschriebene Modulator zeigt einen geringeren Leistungsverlust als bekannte Modulatoren, die A-Operationsverstärker verwenden. Außerdem erreicht der Modulator einen derart niedrigen Leistungsverlust unter Aufrechterhaltung der Modulatorauflösung.
Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die beiliegende Zeichnung näher beschrieben. Es zeigen:
1 ein teilweise schematisches Blockschaltbild eines Delta-Sigma-Modulators erster Ordnung gemäß einem Ausführungsbeispiel,
2 ein Schaltbild eines Ausführungsbeispiels eines Strombetriebsart-Digital-Analog-Wandlers, das in dem in 1 gezeigten Wandler verwendet werden kann, und
3 ein Blockschaltbild des Delta-Sigma-Modulators erster Ordnung von 1, der in einem Delta-Sigma-Analog-Digital-Wandler enthalten ist.
Die Auflösung von Delta-Sigma-Wandlern ist durch folgende Beziehung gegeben:
wobei „Bits” die Anzahl von durch den Wandler erzeugten Bits, „R” das Modulatorüberabtastungsverhältnis, „L” die Ordnung des Modulators und „Q” die Anzahl in dem Modulator verwendeter Quantisierungsbits ist. Die Auflösung wird daher vorwiegend durch die drei Faktoren bestimmt, d. h. durch das Überabtastungsverhältnis R, die Ordnung L des Modulators und die Anzahl Q von Quantisierungsbits.
Die Ordnung ist in diesem Zusammenhang analog zu der Ordnung eines frequenzselektiven Filters und bezeichnet den relativen Grad der Spektralform, die durch den Modulator ausgebildet wird. Ein Analog-Digital-Wandler hoher Ordnung ist ein Netzwerk dritter oder höherer Ordnung.
Ein Delta-Sigma-Modulator höherer Ordnung 10, der einen geringeren Leistungsverlust als bekannte Modulatoren, die A-Operationsverstärker verwenden, aufweist, ist schematisch in 1 gezeigt. Obwohl der Modulator 10 in der Form der ersten Ordnung gezeigt ist, könnte er zum Beinhalten zusätzlicher Integrierer oder Stufen wie bekannt erweitert werden, um einen Modulator höherer Ordnung auszubilden. Der Aufbau erster Ordnung wird nachstehend lediglich als Beispiel veranschaulicht und beschrieben.
Der Modulator 10 enthält einen ersten Skalierungskondensator 12, der mit einem ersten Schalter 14 zur Abtastung eines analogen Eingangssignals verbunden ist, das typischerweise sinusförmig ist. Der Ausgang des Kondensators 12 ist wahlweise über den Einzelpol eines zweiten Schalters 16 mit dem negativen Eingang eines Operationsverstärkers 18 und Masse verbunden. Ein Rückkoppelkondensator 20 ist zwischen den Ausgang und den negativen Eingang des Operationsverstärkers 18 geschaltet. Ein Lastkondensator 22 ist zwischen den Ausgang des Operationsverstärkers 18 und Masse geschaltet.
Der Ausgang des Operationsverstärkers 18 ist auch mit einem Ein-Bit-Analog-Digital-Wandler 24 verbunden, der als Komparator dargestellt ist. Der Ausgang des Wandlers 24 ist mit dem Eingang eines Ein-Phasen-getriggerten Signalspeichers (Latch) 26 verbunden, und der Ausgang des Signalspeichers 26 ist mit einem digitalen Tiefpaßfilter 28 verbunden. Der Ausgang des Signalspeichers 26 wird auch zu einem Ein-Bit-Digital-Analog-Wandler 30 zurückgeführt, was als dritter Schalter dargestellt ist, der zwischen Bezugsspannungen +V_ref und –V_ref betätigbar ist, wie es in der Technik bekannt ist. Das Ausgangssignal aus dem Wandler 30 wird über einen vierten Schalter 32 einem zweiten Skalierungskondensators 34 zugeführt, der mit dem Einzelpol des Schalters 16 verbunden ist und ein Rückkopplungssignal für den Operationsverstärker 18 liefert.
Der Eingang und der Ausgang des digitalen Filters 28 sind mit einer Schritt-Größen-Schätzeinrichtung 36 verbunden, und das Ausgangssignal der Schätzeinrichtung 36 wird zur Steuerung eines Strombetriebsart-Digital-Analog-Wandlers 38 verwendet. Der Wandler 38 ist auch mit dem Ausgang des Operationsverstärkers 18 verbunden, und, wie es nachstehend näher beschrieben ist, addiert oder entzieht eine Ladung q.
Im Betrieb steuert die Schaltrate oder Frequenz des ersten Schalters 16 die Abtastrate, mit der das analoge Eingangssignal abgetastet wird, wie es aus dem Stand der Technik bekannt ist. Das analoge Eingangssignal wird durch den Kondensator 12 abgetastet, und unter der Steuerung des zweiten Schalters 16 erzeugt der Operationsverstärker 18 als Ausgangssignal eine integrierte Version des skalierten, abgetasteten analogen Eingangssignals. Der Operationsverstärker 18 entwickelt eine Ausgangsspannung V₀ über den Lastkondensator 22, und die durch den Operationsverstärker 18 erzeugte Spannung V₀ wird dem Ein-Bit-Analog-Digital-Wandler 24 als Eingangssignal zugeführt. Die digitalen Ausgangssignale aus dem Wandler 24 werden dem phasengesteuerten Signalspeicher 26 zugeführt, der ein digitales Ausgangssignal für das digitale Filter 28 liefert. Das digitale Signal aus dem Signalspeicher 26 wird auch über den Digital-Analog-Wandler 30, den dritten Schalter 32 und den zweiten Skalierungskondensator 34 zu dem Eingang des Integrierers 18 zurückgeführt. Die Arbeitsweise des ersten, zweiten und dritten Schalters 14, 16 und 32, des Integrierers 18, des Wandlers 24, des Signalspeichers 26 und des Filters 28 sind in der Technik bekannt.
In der Vergangenheit wurde der Integrierer 18 jedoch typischerweise unter Verwendung eines A-Operationsverstärkers implementiert, der einen hohen Ruhestrom I₀ aufweist. Obwohl der Operationsverstärker 18 lediglich einen Bruchteil der Zeit einen Anstiegsstrom bewirkt, entnimmt der Operationsverstärker 18 kontinuierlich den hohen Ruhestrom, woraus sich ein hoher Leistungsverlust ergibt.
Ein derartiger hoher Leistungsverlust wird jedoch durch die Verwendung eines Operationsverstärkers der Niedrig-Leistungsverlust-Bauart, beispielsweise eines B-Operationsverstärkers, für den Operationsverstärker 18, und des Betriebs der Schritt-Größen-Schätzeinrichtung 36 und des Strombetriebsart-Digital-Analog-Wandlers 38 verringert, wie es nachstehend beschrieben ist, um das erforderliche Strom-Rausch-Verhältnis für eine ausreichende Auflösung auszubilden. Das heißt, die Änderung der Ausgangsspannung V₀ des Operationsverstärkers 18 kann wie folgt ausgedrückt werden: ΔV₀ = k₁V_in – k₂V_DAC, (2) wobei k₁ und k₂ jeweils Skalierungsfaktoren für die Kondensatoren 12 und 32, V_in der Spannungspegel des analogen Eingangssignals und V_DAC die Spannung über den Digital-Analog-Wandler 30 ist. Da ferner der Operationsverstärker 18 als Operationsverstärker der Niedrig-Leistungsverlust-Bauart implementiert ist, kann die zu der Ausgangsspannung V₀ hinzuzufügende oder von der Ausgangsspannung V₀ zu entfernende Ladung q wie folgt ausgedrückt werden: q = (C + C_L)ΔV₀. (3)
Eine Addition der Ladung q zu der Ausgangsspannung V₀ des Niedrigleistungs-Operationsverstärkers 18 ermöglicht die Erzeugung der gewünschten Einschwingcharakteristiken, wenngleich der Operationsverstärker 18 selbst eine geringere Ladung als gewünscht erzeugt.
Gemäß einem Ausführungsbeispiel wird die Ladung q in Abhängigkeit von dem Wert von ΔV₀ durch den Strombetriebsart-Digital-Analog-Wandler 38 zugeführt oder entfernt, der für ein bestimmtes Intervall während jedes Eingangssignalabtastzyklus betrieben wird. Das heißt, durch den Vergleich der Eingangs- und Ausgangssignale des digitalen Filters 28 schätzt die Digital-Schritt-Größen-Schätzeinrichtung 36 die Ladungsmenge q, die zum Anstieg der Ausgangsspannung V₀ erforderlich ist, um nahe an ihrem aktualisierten Pegel zu sein.
Eine derartige Schätzung wird durch die Schätzeinrichtung 36 unter Verwendung der Eingangs- und Ausgangssignale des Filters 28 zum Schätzen der Spannungen V_in und V_DAC durchgeführt. Mit diesen geschätzten Werten wird, da k₁ und k₂ bekannt sind, ein geschätzter Wert für ΔV₀ erzeugt. Wenn ΔV₀ einmal geschätzt wurde, und da C und C_L, die Werte der Kondensatoren 12 oder 14 und 22 jeweils bekannt sind, kann ein geschätzter Wert von q auch durch die Schätzeinrichtung 36 erzeugt werden.
Wurde eine geschätzte Ladung q einmal durch die Schätzeinrichtung 36 bestimmt, steuert die Schätzeinrichtung 36 den Strombetriebsart-Digital-Analog-Wandler 38 entweder zur Addition einer Ladung oder zur Entfernung einer Ladung in Abhängigkeit von dem Wert von q zu bzw. von der Ausgangsspannung V₀. Der Strombetriebsart-Digital-Analog-Wandler 38 wird durch die Schätzeinrichtung 36 derart gesteuert, daß der Digital-Analog-Wandler 38 lediglich während des Anstiegsintervalls Strom entnimmt.
Durch die Verwendung des Strombetriebsart-Digital-Analog-Wandlers 38 muß der Operationsverstärker 18 den Anstiegsstrom zur Änderung der Ausgangsspannung V₀ nicht liefern. Der Operationsverstärker 18 wird allerdings zur Ansteuerung der Ausgangsspannung V₀ auf den Endwert verwendet, da die durch den Digital-Analog-Wandler 38 bereitgestellte Ladung q aufgrund der begrenzten Anzahl von durch den Wandler 30 bereitgestellten Bits und der Tatsache, daß der Wert der analogen Eingangsspannung V_in durch die Schätzeinrichtung 36 geschätzt wird, lediglich eine Schätzung der tatsächlich erforderten Ladung ist.
Ein Ausführungsbeispiel des Strombetriebsart-Digital-Analog-Wandlers 38 zur Entfernung von Ladung q von der Operationsverstärkerausgangsspannung V₀ ist in dem schematischen Schaltbild in 2 gezeigt. Zur Addition einer Ladung q zu der Ausgangsspannung V₀ wird ein komplementärer Strombetriebsart-Digital-Analog-Wandler (nicht gezeigt) mit p-Kanal-FETs (Feldeffekttransistoren) verwendet. Insbesondere werden die p-Kanal-FETs zur Injektion der Ladung q in die Ausgangsspannung V₀ verwendet. Derartige p-Kanal-FETs werden durch die Schritt-Größen-Schätzeinrichtung 36 auf die gleiche Weise wie die in 2 gezeigten n-Kanal-FETs gesteuert.
Wie es in 2 gezeigt ist, beinhaltet der Digital-Analog-Wandler (DAC) 38 einen Eingang 40, der zum Empfang eines Eingangsstroms I_in verbunden ist, der ein von einer (nicht gezeigten) Vorspannungsschaltung zugeführter Vorspannungsstrom zur geeigneten Vorspannung der Transistoren des Digital-Analog-Wandlers 38 ist. Ein geschalteter Stromspiegel, der verknüpfte n-Kanal-Feldeffekttransistoren 42A-B, 44A-B, 46A-B, 48A-B und 50A-B enthält, wird durch die digital gesteuerten Feldeffekttransistorschalter 52, 54, 56 und 58 gesteuert.
Ein Feldeffekttransistor 60 ist mit hohem Pegel zur Übereinstimmung mit der Impedanz der Schalter 52, 54, 56 und 58 verbunden. Ein Strom I_out wird an einem Ausgangsanschluß 62 des Digital-Analog-Wandlers 38 entnommen. Der Strom I_out ist der sich aus der Ladung q ergebende Strom, die von dem Ausgang des Operationsverstärkers 18 entnommen wird (1).
Der Betrieb geschalteter Stromspiegel, wie jenen, die den Digital-Analog-Wandler 38 enthalten, ist bekannt. Insbesondere wird die Stromskalierung durch eine wahlweise Freigabe unter Verwendung digitaler Eingangssignale d0, d1, d2 und d3 jeweiliger Feldeffekttransistoren 52, 54, 56 und 58 durchgeführt, um die Eingangsstromgröße um das einfache (X1), zweifache (X2), vierfache (X4), achtfache (X8) oder um eine Kombination daraus zwischen einfach (X1), d. h. lediglich das Eingangssignal d0 liegt auf hohem Pegel, und fünfzehnfach (X15) zu erhöhen, d. h. die Eingangssignale d0, d1, d2 und d3 liegen alle auf hohem Pegel.
Durch die Implementation und die Verwendung der Schritt-Größen-Schätzeinrichtung 36 und des Strombetriebsart-Digital-Analog-Wandlers 38 wie vorstehend beschrieben sind die Potentialleistungsersparnisse signifikant. Der Operationsverstärker 18 kann beispielsweise unter Verwendung eines A-Operationsverstärkers mit geringerem Ruhestrom oder als B-Operationsverstärker implementiert werden. In jedem Fall muß der Operationsverstärker 18 lediglich einen ausreichenden Vorspannungsstrom zur Ausbildung der Bandbreite für den mit dem letzten Einschwingvorgang verbundenen Übergang haben.
Bei einem Modulator hoher Ordnung größer als der Modulator 10 erster Ordnung, der in 1 dargestellt ist, werden die Schritt-Größen-Schätzeinrichtung 36 und der Strombetriebsart-Digital-Analog-Wandler 38 lediglich in Verbindung mit dem Integrierer der ersten Stufe verwendet, da alle nachfolgenden Stufen bei merklich geringeren Leistungspegeln arbeiten. Durch Hinzufügen des Strombetriebsart-Digital-Analog-Wandlers 38 im Nebenschluß mit dem Operationsverstärker der ersten (oder einzigen) Stufe wird der während den Übergängen erforderliche Anstiegsstrom bereitgestellt.
3 zeigt den Modulator 10 aus 1, der in einem Delta-Sigma-Analog-Digital-Wandler 70 enthalten ist. Ein digitales Filter 72 führt eine Tiefpaßfilterung bei dem Modulatorausgangssignal durch. Das gefilterte modulierte Ausgangssignal wird durch eine Dezimierungseinrichtung 74 zur Erzeugung eines Ausgangssignals für den Analog-Digital-Wandler 70 mit einer verminderten Abtastrate dezimiert.
Obwohl lediglich bestimmte bevorzugte Merkmale der Erfindung veranschaulicht und beschrieben wurden, sind für den Fachmann verschiedene Modifikationen und Veränderungen ersichtlich. Beispielsweise kann ein Niedrigauflösungs-Analog-Digital-Wandler zur Bereitstellung einer Grobschätzung der Spannung V_in anstelle der Verwendung des digitalen Filters 28 verwendet werden.
Erfindungsgemäß ist ein Delta-Sigma-Modulator offenbart, der einen geringen Leistungsverlust aufweist, ohne dafür auf die Modulatorauflösung zu verzichten. Dieser Delta-Sigma-Modulator enthält gemäß einem Ausführungsbeispiel einen Strombetriebsart-Digital-Analog-Wandler (DAC) im Nebenschluß mit einem herkömmlichen Operationsverstärker in der ersten Stufe des Delta-Sigma-Modulators. Durch Hinzufügen des Strombetriebsart-Digital-Analog-Wandlers im Nebenschluß mit dem Operationsverstärker der ersten (oder einzigen) Stufe des Delta-Sigma-Modulators wird der während Übergängen erforderliche Anstiegsstrom durch die Kombination der Operationsverstärker- und Digital-Analog-Wandler-Ausgangssignale bereitgestellt. Da der Digital-Analog-Wandler den für die Ausgangssignaländerung erforderlichen Anstiegsstrom bereitstellt, muß der Operationsverstärker den Anstiegsstrom nicht aufwenden und muß daher lediglich bei niedriger Ruheleistung arbeiten.

Claims

Überabgetasteter Interpolationsmodulator (10) zum Empfang eines analogen Eingangssignals und zur Erzeugung eines digitalen Ausgangssignals mit zumindest einem ersten Integrierer (18, 20), der zum Empfang von Abtastungen des analogen Eingangssignals und zur Erzeugung eines integrierten analogen Ausgangssignals V₀ verknüpft ist, einem Analog-Digital-Wandler (24), der zum Empfang des Ausgangssignals des ersten Integrierers verknüpft ist, einem Digital-Analog-Wandler (30), der zum Empfang des Ausgangssignals des Analog-Digital-Wandlers verknüpft ist, wobei ein Ausgang des Digital-Analog-Wandlers mit dem Eingang des ersten Integrierers additiv verbunden ist, einer Schritt-Größen-Schätzeinrichtung (36), die mit dem Ausgang des Analog-Digital-Wandlers zum Schätzen einer Spannung V_in des analogen Eingangssignals und einer Spannung V_DAC über den Digital-Analog-Wandler und zum Schätzen einer Spannung ΔV₀ zwischen V_in und V_DAC verknüpft ist, die zu dem Ausgangssignal V₀ zu addieren ist, und einem Strombetriebsart-Digital-Analog-Wandler (38), der durch die Schritt-Größen-Schätzeinrichtung gesteuert wird und zwischen den Ausgang des ersten Integrierers und den Eingang des Analog-Digital-Wandlers geschaltet ist.
Überabgetasteter Interpolationsmodulator nach Anspruch 1, wobei der erste Integrierer einen Operationsverstärker (18) mit einem geringen Ruhestrom aufweist.
Überabgetasteter Interpolationsmodulator nach Anspruch 2, wobei der Operationsverstärker einen B-Operationsverstärker umfasst.
Überabgetasteter Interpolationsmodulator nach Anspruch 2, ferner mit einem Lastkondensator (22), der zwischen den Ausgang des Operationsverstärkers und Masse geschaltet ist.
Überabgetasteter Interpolationsmodulator nach Anspruch 1, ferner mit einem digitalen Filter (28), das mit dem Ausgang des Analog-Digital-Wandlers verbunden ist, wobei die Schritt-Größen-Schätzeinrichtung (36) zum Empfang von Eingangssignalen sowohl von dem Eingang des digitalen Filters als auch dem Ausgang des digitalen Filters zum Schätzen der Spannung V_in und der Spannung V_DAC verknüpft ist.
Überabgetasteter Interpolationsmodulator nach Anspruch 5, ferner mit einem zwischen den Ausgang des Analog-Digital-Wandlers und den Eingang des digitalen Filters geschalteten Signalspeicher (26).
Überabgetasteter Interpolationsmodulator nach Anspruch 1, wobei der Strombetriebsart-Digital-Analog-Wandler eine Vielzahl von Feldeffekttransistoren (42A-B, 44A-B, 46A-B, 48A-B, 50A-B) umfasst, die zur Ausbildung eines geschalteten Stromspiegels angeordnet sind, wobei der Stromspiegel derart eingerichtet ist, dass er durch Feldeffekttransistorschalter (52, 54, 56, 58) digital gesteuert wird.
Delta-Sigma-Analog-Digital-Wandler mit einem überabgetasteten Interpolationsmodulator (10) zum Empfang eines umzuwandelnden analogen Eingangssignals und zur Erzeugung eines digitalen Ausgangssignals, einem digitalen Filter (72), das zum Empfang des digitalen Ausgangssignals des überabgetasteten Interpolationsmodulators zur Erzeugung eines gefilterten digitalen Ausgangssignals verknüpft ist, und einer Dezimierungseinrichtung (74), die zum Empfang des gefilterten digitalen Ausgangssignals des digitalen Filters zur Reduzierung der Abtastrate des gefilterten digitalen Ausgangssignals verknüpft ist, wobei der überabgetastete Interpolationsmodulator zumindest einen ersten Integrierer (18, 20), der zum Empfang von Abtastungen des analogen Eingangssignals und zur Erzeugung eines integrierten analogen Ausgangssignals V₀ verknüpft ist, einen Analog-Digital-Wandler (24), der zum Empfang des Ausgangssignals des ersten Integrierers verknüpft ist, einen Digital-Analog-Wandler (30), der zum Empfang des Ausgangssignals des Analog-Digital-Wandlers verknüpft ist, wobei ein Ausgang des Digital-Analog-Wandlers mit dem Eingang des ersten Integrierers additiv verbunden ist, eine Schritt-Größen-Schätzeinrichtung (36), die mit dem Ausgang des Analog-Digital-Wandlers zum Schätzen einer Spannung V_in des analogen Eingangssignals und einer Spannung V_DAC über den Digital-Analog-Wandler und zum Schätzen einer Spannung ΔV₀ zwischen V_in und V_DAC verbunden ist, und einen Strombetriebsart-Digital-Analog-Wandler (38) aufweist, der durch den Ausgang der Schritt-Größen-Schätzeinrichtung gesteuert wird und zwischen den Ausgang des ersten Integrierers und den Eingang des Analog-Digital-Wandlers geschaltet ist.
Delta-Sigma-Analog-Digital-Wandler nach Anspruch 8, wobei der erste Integrierer einen Operationsverstärker (18) mit einem geringen Ruhestrom umfasst.
Delta-Sigma-Analog-Digital-Wandler nach Anspruch 9, wobei der Operationsverstärker einen B-Operationsverstärker umfasst.
Delta-Sigma-Analog-Digital-Wandler nach Anspruch 9, ferner mit einem Lastkondensator (22), der zwischen den Ausgang des Operationsverstärkers und Masse geschaltet ist.
Delta-Sigma-Analog-Digital-Wandler nach Anspruch 8, ferner mit einem digitalen Filter (28), das mit dem Ausgang des Analog-Digital-Wandlers verbunden ist, wobei die Schritt-Größen-Schätzeinrichtung zum Empfang von Eingangssignalen sowohl von dem Eingang des digitalen Filters als auch dem Ausgang des digitalen Filters zum Schätzen der Spannung V_in und der Spannung V_DAC verknüpft ist.
Delta-Sigma-Analog-Digital-Wandler nach Anspruch 12, ferner mit einem Signalspeicher (26), der mit dem Ausgang des Analog-Digital-Wandlers verbunden ist, wobei der Ausgang des Signalspeichers mit dem Eingang des digitalen Filters verbunden ist.
Delta-Sigma-Analog-Digital-Wandler nach Anspruch 8, wobei der Strombetriebsart-Digital-Analog-Wandler eine Vielzahl von Feldeffekttransistoren (42A-B, 44A-B, 46A-B, 48A-B, 50A-B) umfasst, die zur Ausbildung eines digital gesteuerten geschalteten Stromspiegels angeordnet sind.
Delta-Sigma-Analog-Digital-Wandler nach Anspruch 11, mit einem Rückkopplungskondensator (20), der zwischen den Ausgang und den Eingang des ersten Integrierers geschaltet ist, wobei der Strombetriebsart-Digital-Analog-Wandler zur Zufuhr einer Ladung q gleich q = (C + C_L)ΔV₀ eingerichtet ist, wobei C gleich der Kapazität des Rückkopplungskondensators und C_L gleich der Kapazität des Lastkondensators ist.