DE19801999A1 - Halbleitereinrichtung und Herstellungsverfahren einer Halbleitereinrichtung - Google Patents

Halbleitereinrichtung und Herstellungsverfahren einer Halbleitereinrichtung

Info

Publication number
DE19801999A1
DE19801999A1 DE19801999A DE19801999A DE19801999A1 DE 19801999 A1 DE19801999 A1 DE 19801999A1 DE 19801999 A DE19801999 A DE 19801999A DE 19801999 A DE19801999 A DE 19801999A DE 19801999 A1 DE19801999 A1 DE 19801999A1
Authority
DE
Germany
Prior art keywords
region
doping
trench
substrate
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19801999A
Other languages
English (en)
Other versions
DE19801999C2 (de
Inventor
Masana Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19801999A1 publication Critical patent/DE19801999A1/de
Application granted granted Critical
Publication of DE19801999C2 publication Critical patent/DE19801999C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Description

Die vorliegende Erfindung betrifft eine Halbleitereinrichtung und ein Herstel­ lungsverfahren einer Halbleitereinrichtung.
Sie betrifft speziell eine Halbleitereinrichtung, die eine größere Spannungs­ festigkeit aufweist und bei der der umgekehrte Wiederherstellungsstrom redu­ ziert ist, und ein Herstellungsverfahren einer solchen Halbleitereinrichtung.
Eine Halbleitereinrichtung, wie z. B. ein IGBT (Bipolartransistor mit isoliertem Gate), wird bei verschiedenen Inverter- bzw. Wechselrichterschaltungen als Schaltelement verwendet. Zum Freigeben einer in dem Schaltvorgang in einer induktiven Last gespeicherten Energie und zum Verwenden von ihr als Kreis­ strom ist eine Diode entgegengesetzt parallel mit einer Haupthalbleitereinrich­ tung verbunden. Eine solche Diode wird speziell als eine Freilaufdiode be­ zeichnet.
Es werden überschüssige Ladungsträger in einer Diode in dem Vorwärtsvor­ spannungszustand, d. h. in dem EIN-Zustand, gespeichert. Die gespeicherten überschüssigen Ladungsträger werden bei dem Vorgang zu dem AUS-Zustand, d. h. dem Rückwärtsvorspannungszustand, freigegeben. Zu dieser Zeit fließt ein Strom in einer zu der Vorwärtsrichtung der Diode entgegengesetzten Richtung.
Dieser Strom wird speziell als umgekehrter Wiederherstellungsstrom bezeich­ net, der in die Halbleitereinrichtung fließt, wie z. B. der IGBT, was zu einem Verlust führt. Die überschüssigen Ladungsträger, die den umgekehrten Wieder­ herstellungsstrom bilden, sind in diesem Fall Minoritätsladungsträger oder Löcher.
Eine Diode, in der Minoritätsladungsträger nicht gespeichert werden, ist die Schottky-Diode. Eine Beschreibung der Schottky-Diode wird im folgenden mit Bezug zu den Figuren angegeben. Wie in Fig. 54 gezeigt ist, ist ein Sili­ ziumoxidfilm 107 an einer Oberfläche eines n⁻-Substrats 101 gebildet. Eine metallische Anodenelektrode 105 ist weiter über einem Schottky-Übergangs­ bereich 104 gebildet. An der anderen Oberfläche des n⁻-Substrates 101 ist eine metallische Kathodenelektrode 106 über einem n⁺-Kathodenbereich 102 gebil­ det.
Bei dieser Struktur wird der meiste Strom, der durch den Schottky-Übergangs­ bereich 104 fließt, durch die Majoritätsladungsträger gebildet. Daher werden keine Minoritätsladungsträger in dem n⁻-Substrat 101 gespeichert und der um­ gekehrte Wiederherstellungsstrom ist gering. Als Ergebnis ist ein Schalten mit hoher Geschwindigkeit möglich. Die Spannungsfestigkeit in dem Rückwärts­ vorspannungszustand hängt jedoch von dem Schottky-Übergangsbereich 104 ab. Die Spannungsfestigkeit beträgt höchstens ungefähr 100 V und eine Verbes­ serung der Spannungsfestigkeit ist unmöglich.
Zum Verbessern der Spannungsfestigkeit wurde eine Struktur verwendet, bei der ein pn-Übergang um den Schottky-Übergangsbereich vorgesehen ist, eine Verarmungsschicht verwendet wird, die sich von dem pn-Übergang in dem Rückwärtsvorspannungszustand erstreckt, und die Spannungsfestigkeit wird erhalten. Eine erste der Anmelderin bekannte Diode, die eine solche Struktur aufweist, wird mit Bezug zu den Figuren beschrieben. Wie in Fig. 55 gezeigt ist, sind eine Mehrzahl von p-Anodenbereichen 103 an einer Oberfläche des n⁻-Substrates 101 gebildet. An der einen Oberfläche des n⁻-Substrates 101, das die p-Anodenbereiche 103 aufweist, ist eine metallische Anodenelektrode 105 ge­ bildet. Der Schottky-Übergangsbereich 104 ist zwischen der metallischen Anodenelektrode 105 und dem n⁻-Substrat 101 gebildet. An der anderen Ober­ fläche des n⁻-Substrates 101 ist eine metallische Kathodenelektrode 106 über einem n⁻-Kathodenbereich 102 gebildet.
Bei dieser Diode erstreckt sich eine Verarmungsschicht von einer Übergangs­ stelle zwischen den p-Anodenbereichen 103 und dem n⁻-Substrat 101 zu dem n⁻-Substrat, speziell in dem Rückwärtsvorspannungszustand. In der Nähe des Schottky-Übergangsbereiches 104 sind die Verarmungsschichten, die sich von den Übergangsbereichen zwischen den benachbarten p-Anodenbereichen 103 und dem n⁻-Substrat 101 erstrecken, miteinander verbunden, wodurch das elektrische Feld verringert wird. Als Ergebnis ist die Spannungsfestigkeit in dem Rückwärtsvorspannungszustand verglichen mit der Schottky-Diode ver­ bessert.
Eine zweite der Anmelderin bekannte Diode wird mit Bezug zu den Figuren beschrieben. Wie in Fig. 56 gezeigt ist, sind eine Mehrzahl von p-Anodenbe­ reichen 103 an einer Oberfläche des n⁻-Substrates 101 gebildet. In Bereichen zwischen den entsprechenden p-Anodenbereichen 103 ist ein p⁻-Bereich 108 gebildet. Auf den p-Anodenbereichen und dem p⁻-Bereich 108 ist eine metal­ lische Anodenelektrode 105 vorgesehen. Auf der anderen Oberfläche des n⁻-Substrates ist über einem n⁺-Kathodenbereich 102 eine metallische Kathoden­ elektrode 106 gebildet.
Bei dieser Diode erstreckt sich eine Verarmungsschicht von einer Übergangs­ stelle zwischen dem p-Anodenbereich 103 und dem n⁻-Substrat 101 zu dem n⁻-Substrat 101 und eine Verarmungsschicht erstreckt sich weiter von einer Über­ gangsstelle zwischen dem p⁻-Bereich 108 und dem n⁻-Substrat 101 zu dem n⁻-Substrat 101, speziell in dem Rückwärtsvorspannungszustand. Als Ergebnis ist die Spannungsfestigkeit verglichen mit der in Fig. 55 gezeigten Diode weiter verbessert.
Eine dritte der Anmelderin bekannte Diode, die in der offengelegten japa­ nischen Patentanmeldung Nr. 4-321 274 beschrieben ist, wird mit Bezug zu den Figuren beschrieben. Wie in Fig. 57 gezeigt ist, sind eine Mehrzahl von kon­ kaven Abschnitten 206 an einer Oberfläche eines Halbleitersubstrates 201 eines Leitungstypes gebildet. Ein Halbleiterbereich 204 eines entgegengesetzten Leitungstypes ist entlang einer inneren Oberfläche von jedem konkaven Ab­ schnitt 206 gebildet. Ein Elektrodenmetall 205 ist auf dem Halbleitersubstrat 201 des einen Leitungstypes einschließlich der Oberfläche des konkaven Ab­ schnittes 206 gebildet. An der entgegengesetzten Seite des Halbleitersubstrates 201 des einen Leitungstypes ist ein ohmsches Elektrodenmetall 203 über einem Halbleiter 202 des einen Leitungstypes mit niedrigem Widerstand gebildet. Das Halbleitersubstrat 201 des einen Leitungstypes und das eine Elektrodenmetall 205 bilden den Schottky-Grenzübergang.
Bei dieser Diode erstreckt sich eine Verarmungsschicht von einer Übergangs­ stelle zwischen dem Halbleiterbereich 204 des entgegengesetzten Leitungstyps und dem Halbleitersubstrat 201 des einen Leitungstyps zu dem Halbleiter­ substrat 201 des einen Leitungstyps in dem Rückwärtsvorspannungszustand. Zu dieser Zeit liegt der Abschnitt benachbart zu der Übergangsstelle zwischen dem Halbleitersubstrat 201 des einen Leitungstyps und dem einen Elektrodenmetall 205 zwischen den Verarmungsschichten. Folglich wird das elektrische Feld in einem Abschnitt benachbart zu dem Halbleitersubstrat 201 des einen Leitungs­ typs und dem einen Elektrodenmetall 205 verringert und die Spannungsfestig­ keit wird verbessert.
Als nächstes wird eine vierte der Anmelderin bekannte Diode beschrieben, die in US 4 982 260 beschrieben ist. Wie in Fig. 58 gezeigt ist, ist auf einer Ober­ fläche einer ersten Halbleitersubstratschicht 502 eine zweite Halbleiterschicht 506 gebildet. An einer Hauptoberfläche 508 der zweiten Halbleiterschicht 506 sind eine Mehrzahl von Gräben 512A-512F gebildet. Es sind p⁺-Bereiche 510A-510D sowie MESA-Bereiche 514A-514C abwechselnd zwischen benachbarten Gräben vorgesehen. Die Tiefe der p⁺-Bereiche 510A-510D ist im wesentlichen identisch zu der der Gräben 512A-512F. Es sind Oxidschichten 522A-522F je­ weils an jeweiligen inneren Oberflächen der Gräben 512A-512F gebildet. Eine metallische Anode 518 ist auf der Hauptoberfläche 508 der zweiten Halbleiter­ schicht 506 gebildet. Es sind Schottky-Grenzbereiche 550A-550C zwischen der metallischen Anode 518 und der zweiten Halbleiterschicht 506 gebildet. Es ist eine Kathode 504 auf der anderen Oberfläche der ersten Halbleiter­ substratschicht 502 gebildet.
Bei dieser Diode erstreckt sich eine Verarmungsschicht von einer Übergangs­ stelle zwischen den p⁺-Bereichen 510A-510D und der zweiten Halbleiterschicht 506 zu der zweiten Halbleiterschicht 506 in dem Rückwärtsvorspannungszu­ stand. Die Verarmungsschicht, die sich von jeder Übergangsstelle erstreckt, ist mit benachbarten Verarmungsschichten verbunden und die Spannungsfestigkeit der Diode ist verbessert.
Als eine fünfte der Anmelderin bekannte Diode wird eine Diode beschrieben, die in US 4 982 260 beschrieben ist. Wie in Fig. 59 gezeigt ist, ist auf einer Oberfläche einer ersten Halbleitersubstratschicht 702 eine zweite Halbleiter­ schicht 706 gebildet. Es sind eine Mehrzahl von Gräben 710A-710F an einer Hauptoberfläche an der zweiten Halbleiterschicht 706 vorgesehen. An den Böden der entsprechenden Gräben 710A-710F sind p⁺-Bereiche 720A-720F vorgesehen. Die Gräben 710A-710F weisen an ihren Seitenoberflächen gebil­ dete Oxidschichten 722A-722J auf. Auf der Hauptoberfläche der Halbleiter­ schicht 706 ist eine metallische Anode 716 gebildet. Auf der anderen Ober­ fläche der ersten Halbleitersubstratschicht 702 ist eine Kathode 704 gebildet.
Bei dieser Diode erstreckt sich eine Verarmungsschicht von einer Übergangs­ stelle zwischen den p⁺-Bereichen 720A-720F und der zweiten Halbleiterschicht 706 zu der zweiten Halbleiterschicht 706. Jede Verarmungsschicht ist mit be­ nachbarten Verarmungsschichten verbunden und erstreckt sich in einen noch tieferen Bereich in der zweiten Halbleiterschicht 706. Als Ergebnis ist die Spannungsfestigkeit der Diode weiter verbessert.
Schwierigkeiten bei den der Anmelderin bekannten Dioden werden im folgen­ den beschrieben.
Bei der in Fig. 55 gezeigten Diode, die als die erste der Anmelderin bekannte beschrieben wurde, werden Löcher als Minoritätsladungsträger von dem p-Anodenbereich 103 zu dem n⁻-Substrat 101 in dem Vorwärtsvorspannungszu­ stand injiziert. Zu dieser Zeit weist der p-Anodenbereich 103 eine relativ große Anzahl von Dotierungen auf, so daß noch mehr Löcher in das n⁻-Substrat 101 injiziert werden und darin gespeichert werden. Daher steigt der umgekehrte Wiederherstellungsstrom bei dem Vorgang des Übergangs von dem Vorwärts­ vorspannungszustand zu dem Zustand ohne Vorspannung an.
Bei der in Fig. 56 gezeigten Diode, die als die zweite der Anmelderin bekannte beschrieben wurde, weist der p-Anodenbereich 103 eine relativ große Konzen­ tration auf, so daß noch mehr Löcher von dem p-Bereich 103 in das n-Substrat 101 in dem Vorwärtsvorspannungszustand injiziert werden. Als Ergebnis steigt der umgekehrte Wiederherstellungsstrom an.
Wenn das Potential zwischen der metallischen Anode 105 und der Kathode 106 in dem Rückwärtsvorspannungszustand größer wird, erstreckt sich eine Verar­ mungsschicht von einer Übergangsstelle zwischen dem p⁻-Bereich 108 und dem n⁻-Substrat 101 zu dem n⁻-Substrat 101 und die Verarmungsschicht erstreckt sich weiter zu dem p⁻-Bereich 108. Wenn der Rand der Verarmungsschicht in Kontakt mit der metallischen Anodenelektrode 105 ist, kann der dielektrische Durchbruch auftreten.
Bei der in Fig. 57 gezeigten Diode, die als die dritte der Anmelderin bekannte beschrieben wurde, wird, nachdem der konkave Abschnitt 206 an dem Halb­ leitersubstrat 201 des einen Leitungstyps gebildet ist, der Halbleiterbereich 204 des entgegengesetzten Leitungstyps entlang der inneren Oberfläche des kon­ kaven Abschnittes 206 gebildet. Daher ist die Dotierungskonzentration in dem gesamten Halbleiterbereich 204 des entgegengesetzten Leitungstyps relativ hoch. Als Ergebnis werden noch mehr Löcher von dem Halbleiterbereich 204 des entgegengesetzten Leitungstyps in das Halbleitersubstrat 201 des einen Leitungstyps in dem Vorwärtsvorspannungszustand injiziert. Als Ergebnis steigt der umgekehrte Wiederherstellungsstrom an.
Bei der in Fig. 58 gezeigten Diode, die als vierte der Anmelderin bekannte be­ schrieben wurde, ist die Dotierungskonzentration in den gebildeten p⁺-Be­ reichen 510A-510D relativ hoch. Es werden noch mehr Löcher von den p⁺-Be­ reichen in die zweite Halbleiterschicht in dem Vorwärtsvorspannungszustand injiziert. Als Ergebnis steigt der umgekehrte Wiederherstellungsstrom an.
Bei der in Fig. 59 gezeigten Diode, die als fünfte der Anmelderin bekannte be­ schrieben wurde, ist die Dotierungskonzentration in den gebildeten p⁺-Berei­ chen 720A-720F relativ hoch und der umgekehrte Wiederherstellungsstrom steigt ebenfalls an.
Es ist Aufgabe der Erfindung, eine Halbleitereinrichtung, die eine verbesserte Spannungsfestigkeit aufweist und bei der ein umgekehrter Wiederherstel­ lungsstrom reduziert ist, und ein Herstellungsverfahren einer solchen Halblei­ tereinrichtung vorzusehen.
Die Aufgabe wird durch die Halbleitereinrichtung des Anspruches 1 oder 5 oder durch das Herstellungsverfahren einer Halbleitereinrichtung des Anspru­ ches 11 gelöst.
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Eine Halbleitereinrichtung entsprechend einem ersten Aspekt weist ein Halblei­ tersubstrat eines ersten Leitungstyps, eine Mehrzahl von Grabenabschnitten, eine Mehrzahl von Dotierungsbereichen eines zweiten Leitungstyps und eine erste Elektrodenschicht auf. Die Mehrzahl von Grabenabschnitten sind selektiv an einer ersten Hauptoberfläche des Halbleitersubstrates gebildet. Die Mehr­ zahl von Dotierungsbereichen des zweiten Leitungstyps sind in Kontakt mit zumindest den Bodenoberflächen der entsprechenden Grabenabschnitte gebildet und sind tiefer gebildet als die entsprechenden Grabenabschnitte. Die erste Elektrodenschicht ist auf der ersten Hauptoberfläche des Halbleitersubstrates gebildet. Die erste Elektrodenschicht und ein Bereich des ersten Leitungstyps des Halbleitersubstrates bilden eine Schottky-Übergang an der ersten Haupt­ oberfläche. Die erste Elektrodenschicht ist in ohmschen Kontakt mit dem Dotierungsbereich an einer vorbestimmten Übergangsoberfläche. Jeder Dotie­ rungsbereich weist eine minimale Dotierungskonzentration, die den ohmschen Kontakt mit der ersten Elektrodenschicht ermöglicht, an einem Abschnitt nahe der vorbestimmten Übergangsoberfläche und eine Dotierungskonzentration, die noch niedriger ist als die minimale Dotierungskonzentration, die den ohmschen Kontakt ermöglicht, an einem Abschnitt, der ein anderer Abschnitt ist als der Abschnitt nahe an der vorbestimmten Übergangsoberfläche, auf.
Bei dieser Struktur werden Minoritätsladungsträger von dem Dotierungsbereich in ohmschen Kontakt mit der ersten Elektrodenschicht in das Halbleitersubstrat in dem Vorwärtsvorspannungszustand, bei dem ein vorbestimmtes Potential an die erste Elektrodenschicht bzw. das Halbleitersubstrat angelegt ist, injiziert.
Eine Menge der injizierten Minoritätsladungsträger hängt von der Dotierungs­ konzentration in dem Dotierungsbereich ab. In diesem Fall weist der Dotie­ rungsbereich eine minimale Dotierungskonzentration, die den ohmschen Kon­ takt mit der Elektrodenschicht an einem Abschnitt benachbart zu einer vorbe­ stimmten Oberfläche ermöglicht, und eine Dotierungskonzentration, die noch niedriger ist als die minimale Dotierungskonzentration, an dem anderen Ab­ schnitt auf. Folglich ist eine Menge der Minoritätsladungsträger, die von dem Dotierungsbereich in das Halbleitersubstrat injiziert sind und darin gespeichert sind, reduziert. Als Ergebnis ist der umgekehrte Wiederherstellungsstrom, der in die Halbleitereinrichtung in Rückwärtsvorspannungsrichtung in dem Vorgang des Übergangs von dem Vorwärtsvorspannungszustand zu dem Rückwärtsvor­ spannungszustand fließt, reduziert.
Eine Verarmungsschicht erstreckt sich von einem Übergang zwischen dem Dotierungsbereich und dem Halbleitersubstrat zu dem Halbleitersubstrat in dem Rückwärtsvorspannungszustand, in dem ein anderes vorbestimmtes Potential an die erste Elektrodenschicht bzw. das Halbleitersubstrat angelegt ist. Zu dieser Zeit wird in einem Bereich benachbart zu dem Schottky-Übergang das elek­ trische Feld verringert, da die Verarmungsschichten, die sich von benachbarten Dotierungsbereichen erstrecken, miteinander verbunden sind. Die Verarmungs­ schicht erstreckt sich tiefer in das Halbleitersubstrat, da jeder Dotierungsbe­ reich tiefer als der Grabenbereich gebildet ist. Daher wird der Abstand von der ersten Elektrodenschicht zu dem Rand der Verarmungsschicht erhöht. Die Spannungsfestigkeit eines Halbleitersubstrats in dem Rückwärtsvorspannungs­ zustand wird somit verbessert.
Bevorzugt ist jeder Dotierungsbereich derart gebildet, daß er in Kontakt mit beiden Seiten des Grabenabschnittes sowie mit der ersten Hauptoberfläche in der Nähe von beiden Seiten ist. Eine vorbestimmte Übergangsoberfläche ist zumindest an der ersten Hauptoberfläche des Dotierungsbereiches angeordnet.
In diesem Fall weist jeder Dotierungsbereich einen darin gebildeten Grabenab­ schnitt auf, so daß der Dotierungsbereich im wesentlichen an einem Abschnitt nahe des Überganges mit dem Halbleitersubstrat angeordnet ist. Eine Dotie­ rungskonzentration des Dotierungsbereiches, der an dem Halbleitersubstrat gebildet ist, verringert sich langsam von dem Abschnitt nahe des Mittelpunkts der ersten Hauptoberfläche des Dotierungsbereiches zu einem Übergang zwischen dem Dotierungsbereich und dem Halbleitersubstrat. Ein Abschnitt mit einer relativ hohen Dotierungskonzentration wird durch Bilden des Grabenab­ schnittes in dem Dotierungsbereich entfernt. Eine Dotierungskonzentration eines Abschnittes, der im wesentlichen als ein Dotierungsbereich zurückbleibt, ist relativ gering. Daher wird die Menge der von dem Dotierungsbereich in das Halbleitersubstrat injizierten und darin gespeicherten Minoritätsladungsträger in dem Vorwärtsvorspannungszustand weiter reduziert. Als Ergebnis wird der umgekehrte Wiederherstellungsstrom weiter reduziert.
Bevorzugt ist der Isolator in jedem Grabenabschnitt eingebettet.
In diesem Fall ist die erste Elektrodenschicht in ohmschen Kontakt mit dem Dotierungsbereich nur an der ersten Hauptoberfläche. Die Fläche des ohmschen Kontaktes zwischen der ersten Elektrodenschicht und dem Dotierungsbereich ist reduziert. Eine Menge der injizierten Minoritätsladungsträger von dem Dotierungsbereich in das Halbleitersubstrat und der darin gespeicherten Minoritätsladungsträger in dem Vorwärtsvorspannungszustand ist weiter redu­ ziert. Als Ergebnis ist eine weitere Reduzierung des umgekehrten Wiederher­ stellungsstromes erreicht.
Weiterhin ist bevorzugt eine Isolierschicht vorgesehen, die an Oberflächen von beiden Seiten des Grabenabschnittes vorgesehen ist. Jeder Dotierungsbereich ist derart gebildet, daß er in Kontakt mit nur einem Abschnitt nahe einer Bodenoberfläche von jedem Grabenabschnitt ist, und eine vorbestimmte Über­ gangsoberfläche ist an einem Bodenabschnitt von jedem Grabenabschnitt an­ geordnet.
In diesem Fall ist der Dotierungsbereich innerhalb des Halbleitersubstrates derart gebildet, daß er nur in Kontakt mit einem Abschnitt nahe der Bodenoberfläche des Grabenabschnittes ist. In anderen Worten ist der Dotie­ rungsbereich an einer Position gebildet, die von der ersten Hauptoberfläche des Halbleitersubstrates einen Abstand aufweist. Eine Verarmungsschicht erstreckt sich von einer Übergangsstelle des Dotierungsbereiches und des Halbleiter­ substrates zu dem Halbleitersubstrat zu einer noch tieferen Position in dem Rückwärtsvorspannungszustand. Das elektrische Feld eines Abschnittes nahe dem Schottky-Übergang wird weiter verringert. Als Ergebnis wird die Span­ nungsfestigkeit der Halbleitereinrichtung in dem Rückwärtsvorspannungs­ zustand verbessert.
Eine Halbleitereinrichtung entsprechend dem zweiten Aspekt weist ein Halb­ leitersubstrat eines ersten Leitungstyps, eine Mehrzahl von Grabenabschnitten, einen Leiter, einen Dotierungsbereich eines zweiten Leitungstyps und eine erste Elektrodenschicht auf. Die Mehrzahl von Grabenabschnitten sind selektiv an einer ersten Hauptoberfläche des Halbleitersubstrates gebildet. Der Leiter ist in jedem Grabenabschnitt mit einer ersten Isolierschicht dazwischen vorgesehen. Der Dotierungsbereich des zweiten Leitungstyps ist an einem Abschnitt zwi­ schen entsprechenden Grabenabschnitten der ersten Hauptoberfläche des Halb­ leitersubstrates in Kontakt mit zumindest einer der gegenüberliegenden Seiten von benachbarten Grabenabschnitten gebildet und weist eine tiefere Tiefe als die der Grabenabschnitte auf. Die erste Elektrodenschicht ist auf der ersten Hauptoberfläche des Halbleitersubstrates gebildet. Die erste Elektrodenschicht ist in ohmschen Kontakt mit jedem Dotierungsbereich an der ersten Haupt­ oberfläche und jeder Dotierungsbereich weist eine minimale Dotierungskon­ zentration, die den ohmschen Kontakt mit der ersten Elektrodenschicht an einem A bschnitt nahe der ersten Hauptoberfläche ermöglicht, auf und weist eine Dotierungskonzentration, die noch niedriger ist als die minimale Dotierungskonzentration, die den ohmschen Kontakt ermöglicht, an einem anderen Abschnitt als den nahe der ersten Hauptoberfläche, auf.
In dieser Struktur werden Minoritätsladungsträger von dem Dotierungsbereich in ohmschen Kontakt mit der ersten Elektrodenschicht in das Halbleitersubstrat in dem Vorwärtsvorspannungszustand, in dem ein vorbestimmtes Potential an die erste Elektrodenschicht bzw. das Halbleitersubstrat angelegt wird, injiziert.
Eine Menge der injizierten Minoritätsladungsträger hängt von der Dotierungskonzentration des Dotierungsbereiches ab. In diesem Fall weist der Dotierungsbereich die minimale Dotierungskonzentration auf, die den ohm­ schen Kontakt mit der ersten Elektrodenschicht an der ersten Hauptoberfläche ermöglicht, und weist eine Dotierungskonzentration, die noch niedriger ist als die minimale Dotierungskonzentration, an dem anderen Abschnitt auf. Folglich wird eine Menge der Minoritätsladungsträger, die von dem Dotierungsbereich in das Halbleitersubstrat injiziert sind und darin gespeichert sind, dotiert. Als Ergebnis wird der umgekehrte Wiederherstellungsstrom, der in die Halb­ leitereinrichtung in der Rückwärtsvorspannungsrichtung bei dem Übergang von dem Vorwärtsvorspannungszustand zu dem Rückwärtsvorspannungszustand fließt, reduziert.
Eine Verarmungsschicht erstreckt sich von einem Übergang zwischen dem Do­ tierungsbereich und dem Halbleitersubstrat zu dem Halbleitersubstrat in dem Rückwärtsvorspannungszustand, in dem das andere vorbestimmte Potential an die erste Elektrodenschicht bzw./und das Halbleitersubstrat angelegt ist. Da die Dotierungskonzentration eine größere Tiefe aufweist als der Grabenabschnitt erstreckt sich die Verarmungsschicht weiter zu der ersten Hauptoberfläche an einer Position nahe dem Bereich, bei dem der Übergang und die Seite des Gra­ benabschnittes in Kontakt sind. Folglich erstreckt sich die Verarmungsschicht an einem Abschnitt benachbart zu beiden Seiten des Grabenabschnittes und die Spannungsfestigkeit der Halbleitereinrichtung in dem Rückwärtsvorspannungs­ zustand wird verbessert.
Bevorzugt ist der Dotierungsbereich derart gebildet, daß er in Kontakt mit gegenüberliegenden Seiten von benachbarten Grabenabschnitten ist, und die erste Elektrodenschicht und ein Bereich des ersten Leitungstyps des Halbleiter­ substrats bilden den Schottky-Übergang an der ersten Hauptoberfläche.
In diesem Fall wird ein Bereich, in dem der Dotierungsbereich gebildet ist, re­ duziert. Eine Menge der Minoritätsladungsträger, die von dem Dotierungs­ bereich in das Halbleitersubstrat in dem Vorwärtsvorspannungszustand injiziert sind und darin gespeichert sind, wird weiter reduziert. Als Ergebnis wird der umgekehrte Wiederherstellungsstrom, der in die Halbleitereinrichtung in der Rückwärtsvorspannungsrichtung beim Übergang von dem Vorwärtsvorspan­ nungszustand zu dem Rückwärtsvorspannungszustand fließt, reduziert.
Bevorzugt ist jeder Dotierungsbereich an beiden Seiten von jedem Graben derart gebildet, daß er in Kontakt mit einer Seite von jedem Grabenabschnitt ist. Die erste Elektrodenschicht und ein Bereich des ersten Leitungstyps des Halbleitersubstrates bilden den Schottky-Übergang an der ersten Hauptober­ fläche.
In diesem Fall ist ein Dotierungsbereich, der derart gebildet ist, daß er in Kontakt mit der Seite von jedem Grabenabschnitt ist, in einem Bereich ange­ ordnet, der zwischen den entsprechenden Grabenabschnitten liegt. Der erste Leitungstypbereich des Halbleitersubstrates, der zwischen den Dotierungsbe­ reichen liegt, und die erste Elektrodenschicht bilden den Schottky-Übergang und daher wird ein Bereich, in dem der Dotierungsbereich gebildet ist, weiter reduziert. Als Ergebnis wird die Menge der Minoritätsladungsträger, die von dem Dotierungsbereich in das Halbleitersubstrat in dem Vorwärtsvorspan­ nungszustand injiziert sind und darin gespeichert sind, weiter reduziert.
Eine Verarmungsschicht erstreckt sich von einem Übergang zwischen dem Dotierungsbereich, der zwischen den entsprechenden Grabenabschnitten ange­ ordnet ist, und dem Halbleitersubstrat zu dem Halbleitersubstrat in dem Rück­ wärtsvorspannungszustand. Eine Verarmungsschicht, die sich von dem Ab­ schnitt zwischen den entsprechenden Grabenabschnitten erstreckt, ist leicht mit einer benachbarten Verarmungsschicht verbunden.
Als Ergebnis wird der umgekehrte Wiederherstellungsstrom, der in der Halb­ leitereinrichtung in der Rückwärtsvorspannungsrichtung beim Übergang von dem Vorwärtsvorspannungszustand zu dem Rückwärtsvorspannungszustand fließt, reduziert. Weiterhin wird die Spannungsfestigkeit der Halbleitereinrich­ tung in dem Rückwärtsvorspannungszustand verbessert.
Eine zweite Isolierschicht, die auf jedem Leiter gebildet ist und die erste Elek­ trodenschicht von jedem Leiter trennt, und ein Elektrodenabschnitt, der elek­ trisch mit jedem Leiter verbunden ist, sind bevorzugt vorgesehen.
In diesem Fall wird eine Spannung von zumindest einer vorbestimmten Schwellenspannung an den Elektrodenabschnitt angelegt. Zu dieser Zeit wird der Leitungstyp des Dotierungsbereiches nahe der zweiten Isolierschicht von jedem Grabenabschnitt umgekehrt und ein Kanalbereich wird gebildet. Zu der gleichen Zeit, zu der Minoritätsladungsträger von dem Dotierungsbereich zu dem Halbleitersubstrat injiziert werden, erreichen Ladungsträger eines ent­ gegengesetzten Leitungstyps zu dem der Minoritätsladungsträger die erste Elektrodenschicht durch den Kanalbereich. Die Ladungsträger des entgegen­ gesetzten Leitungstyps, die die erste Elektrodenschicht wieder erreichen, wer­ den mit den Minoritätsladungsträgern in dem Dotierungsbereich gekoppelt und verschwinden. Folglich wird eine Menge der Minoritätsladungsträger, die von dem Dotierungsbereich in das Halbleitersubstrat injiziert sind und darin ge­ speichert sind, reduziert. Die Reduzierung des umgekehrten Wiederherstel­ lungsstromes, der in der Halbleitereinrichtung in der Rückwärtsvorspannungs­ richtung beim Übergang von dem Vorwärtsvorspannungszustand zu dem Rück­ wärtsvorspannungszustand fließt, wird erreicht.
Eine Spannung einer vorbestimmten Schwellenspannung oder weniger wird in dem Rückwärtsvorspannungszustand angelegt. Der absolute Wert der Spannung ist ungefähr gleich zu dem der Spannung, die in dem Vorwärtsvorspannungs­ zustand angelegt ist. Zu dieser Zeit erstreckt sich eine Verarmungsschicht von einem Übergang zwischen der zweiten Isolierschicht von jedem Grabenab­ schnitt und dem Halbleitersubstrat zu dem Halbleitersubstrat. Eine Verar­ mungsschicht erstreckt sich weiterhin von einem Übergang zwischen dem Do­ tierungsbereich und dem Halbleitersubstrat zu dem Halbleitersubstrat. Diese Verarmungsschichten sind leicht mit benachbarten Verarmungsschichten ver­ bunden. Als Ergebnis wird die Spannungsfestigkeit der Halbleitereinrichtung in dem Rückwärtsvorspannungszustand verbessert.
Bevorzugt ist der Dotierungsbereich derart gebildet, daß er in Kontakt mit gegenüberliegenden Seiten von benachbarten Grabenabschnitten ist und weist eine zweite Isolierschicht, die auf jedem Leiter gebildet ist und die erste Elek­ trodenschicht von jedem Leiter isoliert, und einen Elektrodenabschnitt, der mit jedem Leiter elektrisch verbunden ist, auf.
In diesem Fall ist der Dotierungsbereich an einem Bereich zwischen entspre­ chenden Grabenabschnitten gebildet. In dem Vorwärtsvorspannungszustand wird eine Spannung von mindestens einer vorbestimmten Schwellenspannung an den Elektrodenabschnitt angelegt. Zu dieser Zeit wird der Leitungstyp des Dotierungsbereiches nahe der zweiten Isolierschicht von jedem Grabenabschnitt umgekehrt und ein Kanalbereich ist gebildet. Zu der gleichen Zeit, zu der Minoritätsladungsträger von dem Dotierungsbereich zu dem Halbleitersubstrat injiziert werden, erreichen Leitungsträger eines Leitungstyps, der entgegen­ gesetzt zu dem der Minoritätsladungsträger ist, die erste Elektrodenschicht wieder durch den Kanalbereich. Die Ladungsträger des entgegengesetzten Leitungstyps, die die erste Elektrodenschicht wieder erreichen, werden mit den Minoritätsladungsträger in dem Dotierungsbereich gekoppelt und verschwin­ den. Als Ergebnis wird die Menge von Minoritätsladungsträgern, die von dem Dotierungsbereich in das Halbleitersubstrat injiziert sind und darin gespeichert sind, reduziert.
Eine Spannung einer vorbestimmten Schwellenspannung oder weniger wird in dem Rückwärtsvorspannungszustand angelegt. Zu dieser Zeit erstreckt sich zusätzlich zu einer Verarmungsschicht, die sich von einem Übergang zwischen dem Dotierungsbereich und dem Halbleitersubstrat zu dem Halbleitersubstrat erstreckt, eine Verarmungsschicht von einem Übergang zwischen der zweiten Isolierschicht von einem jeden Grabenabschnitt und dem Halbleitersubstrat zu dem Halbleitersubstrat. Als Ergebnis werden eine Reduzierung des umgekehr­ ten Wiederherstellungsstromes, der in der Halbleitereinrichtung in der Rück­ wärtsrichtung beim Übergang von dem Vorwärtsvorspannungszustand zu dem Rückwärtsvorspannungszustand fließt, sowie eine Verbesserung der Span­ nungsfestigkeit der Halbleitereinrichtung in dem Rückwärtsvorspannungszu­ stand erreicht.
Bevorzugt ist die erste Elektrodenschicht aus Aluminium gebildet und beträgt die minimale Dotierungskonzentration, die einen ohmschen Kontakt mit der ersten Elektrodenschicht ermöglicht, 1 × 1016-1 × 1017/cm3.
In diesem Fall kann der ohmsche Kontakt leicht wie gewünscht gebildet wer­ den.
Ein Herstellungsverfahren einer Halbleitereinrichtung entsprechend dem dritten Aspekt weist folgende Schritte auf. In eine erste Hauptoberfläche eines Halb­ leitersubstrates eines ersten Leitungstyps werden Dotierungen eines zweiten Leitungstyps selektiv eingebracht. Eine Mehrzahl von Dotierungsbereichen wird durch eine Wärmebehandlung gebildet. Ein Schottky-Übergangsabschnitt wird an der ersten Hauptoberfläche eines Bereiches des Halbleitersubstrates des ersten Leitungstyps gebildet. Ein Grabenabschnitt wird in jedem Dotie­ rungsbereich durch anisotropes Ätzen gebildet. Eine erste Elektrodenschicht wird auf der ersten Hauptoberfläche des Halbleitersubstrates derart gebildet, daß sie in ohmschen Kontakt mit dem Dotierungsbereich zumindest an der ersten Hauptoberfläche ist.
Dieses Herstellungsverfahren ermöglicht, daß sich eine Dotierungskonzentra­ tion des Dotierungsbereiches, der an dem Halbleitersubstrat gebildet ist, lang­ sam von dem Abschnitt nahe des Mittelpunktes des Halbleitersubstrates der ersten Hauptoberfläche zu dem Übergang mit dem Halbleitersubstrat reduziert.
Durch Bilden des Grabenabschnittes an dem Dotierungsbereich wird ein Be­ reich mit einer relativ hohen Dotierungskonzentration von dem Dotierungsbe­ reich entfernt. Daher entspricht ein aktuell gebildeter Dotierungsbereich einem Abschnitt mit einer relativ niedrigen Dotierungskonzentration, der an einem Abschnitt nahe des Übergangs mit dem Halbleitersubstrat angeordnet ist. Der Dotierungsbereich ist in ohmschen Kontakt mit der ersten Elektrodenschicht an zumindest der ersten Hauptoberfläche. Eine Menge der Minoritätsladungs­ träger, die von dem Dotierungsbereich in das Halbleitersubstrat in dem Vor­ wärtsvorspannungszustand injiziert ist, wird somit reduziert. Eine Halb­ leitereinrichtung, bei der der umgekehrte Wiederherstellungsstrom, der in der Rückwärtsvorspannungsrichtung beim Übergang von dem Vorwärtsvorspan­ nungszustand zu dem Zustand ohne Vorspannung fließt, reduziert wird, kann erhalten werden.
Das Verfahren weist weiterhin einen Schritt des Einbettens eines Isolators in jeden Grabenabschnitt auf.
In diesem Fall ist die erste Elektrodenschicht in ohmschen Kontakt mit dem Dotierungsbereich nur an der ersten Hauptoberfläche. Folglich wird eine Fläche eines Abschnittes, in dem die erste Elektrodenschicht und der Dotierungsbe­ reich in ohmschen Kontakt miteinander sind, reduziert. Weiterhin wird eine Menge der Minoritätsladungsträger, die von dem Dotierungsbereich in das Halbleitersubstrat in dem Vorwärtsvorspannungszustand injiziert sind und darin gespeichert sind, reduziert. Als Ergebnis kann eine Halbleitereinrichtung, bei der der umgekehrte Wiederherstellungsstrom weiter reduziert ist, erhalten wer­ den.
Bevorzugt wird Aluminium für die erste Elektrodenschicht verwendet und ist der Dotierungsbereich derart gebildet, daß er eine Dotierungskonzentration von 1 × 1016-1 × 1017/cm3 an einem Abschnitt nahe der Übergangsoberfläche mit der ersten Elektrodenschicht aufweist.
In diesem Fall ist der Dotierungsbereich derart gebildet, daß er eine minimale Dotierungskonzentration aufweist, die einen ohmschen Kontakt mit der ersten Elektrodenschicht ermöglicht.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsformen anhand der Figuren. Von den Figuren zeigen
Fig. 1 und 2 Querschnittsansichten von Dioden entsprechend der ersten und zweiten Ausführungsform,
Fig. 3 eine Draufsicht, der in Fig. 2 gezeigten Diode, entsprechend der zweiten Ausführungsform,
Fig. 4 und 5 Querschnittsansichten von Dioden entsprechend der dritten und vierten Ausführungsform,
Fig. 6 eine Draufsicht, der in Fig. 5 gezeigten Diode, entsprechend der fünften Ausführungsform,
Fig. 7-9 Querschnittsansichten von Dioden entsprechend der fünften bis siebten Ausführungsform,
Fig. 10 eine Querschnittsansicht, die einen Schritt eines Herstellungsverfahrens einer Diode entsprechend der achten Ausführungsform zeigt,
Fig. 11-16 Querschnittsansichten, die Schritte in der Ausführungsreihen­ folge entsprechend der achten Ausführungsform zeigen;
Fig. 17 eine Querschnittsansicht, die einen Schritt eines Herstellungsverfahrens einer Diode entsprechend der neunten Ausführungsform zeigt,
Fig. 18 eine Querschnittsansicht, die einen Schritt entsprechend der neunten Ausführungsform zeigt, der nach dem in Fig. 17 gezeigten Schritt aus­ geführt wird;
Fig. 19 eine Querschnittsansicht, die einen Schritt entsprechend der neunten Ausführungsform zeigt, der nach dem in Fig. 18 gezeigten Schritt aus­ geführt wird;
Fig. 20 eine Querschnittsansicht, die einen Herstellungsschritt einer Diode entsprechend der dritten Ausführungsform zeigt;
Fig. 21-25 Querschnittsansichten, die Schritte in der Ausführungsreihen­ folge entsprechend der zehnten Ausführungsform zeigen;
Fig. 26 eine Querschnittsansicht, die einen Schritt eines Herstellungsverfahrens einer Diode entsprechend einer elften Ausführungsform zeigt
Fig. 27-32 Querschnittsansichten die Schritte in der Ausführungsreihen­ folge entsprechend der elften Ausführungsform zeigen;
Fig. 33 eine Querschnittsansicht, die einen Herstellungsschritt einer Diode entsprechend der zwölften Ausführungsform zeigt;
Fig. 34-37 Querschnittsansichten, die Schritte in der Ausführungsreihen­ folge entsprechend der zwölften Ausführungsform zeigen;
Fig. 38 eine Querschnittsansicht, die einen Herstellungsschritt einer Diode entsprechend einer dreizehnten Ausführungsform zeigen;
Fig. 39-46 Querschnittsansichten, die Schritte in der Ausführungsreihenfolge entsprechend der dreizehnten Ausführungsform zeigen;
Fig. 47 eine Querschnittsansicht, die einen Schritt eines Herstellungsverfahrens einer Diode entsprechend einer vierzehnten Ausführungsform zeigt;
Fig. 48-53 Querschnittsansichten, die Schritte in der Ausführungsreihenfolge entsprechend der vierzehnten Ausführungsform zeigen;
Fig. 54 eine Querschnittsansicht einer Diode, die einen der Anmelderin be­ kannten Schottky-Übergangsbereich aufweist;
Fig. 55-59 Querschnittsansichten, die Dioden der ersten bis fünften der Anmelderin bekannten Art zeigen.
1. Ausführungsform
Eine Diode entsprechend der ersten Ausführungsform wird mit Bezug zu den beigefügten Figuren beschrieben. Wie in Fig. 1 gezeigt ist, sind eine Mehrzahl von p-Anodenbereichen 5 an einer Oberfläche eines n⁻-Substrates 1 gebildet. Es sind Gräben 4 jeweils in bzw. an den p-Anodenbereichen 5 gebildet. Es ist eine metallische Anodenelektrode 9 auf der einen Oberfläche des n⁻-Substrates 1 derart gebildet, daß die Gräben 4 gefüllt sind. Es ist ein Schottky-Übergangs­ bereich 7a, der aus Platinsilizid gebildet ist, an einer Übergangsstelle zwischen der metallischen Anodenelektrode und dem n⁻-Substrat 1 gebildet. An der ande­ ren Oberfläche des n⁻-Substrates 1 ist eine metallische Kathodenelektrode 11 mit einem n⁺-Kathodenbereich 3 dazwischen gebildet.
Jeder p-Anodenbereich 5 ist durch Einbringen einer p-Dotierung in das n⁻-Substrat 1 und durch eine Wärmebehandlung gebildet. Zu der gleichen Zeit, zu der die Dotierung von der Oberfläche des n⁻-Substrates 1 thermisch zu seinem Inneren diffundiert wird, wird die Dotierung ebenfalls von der Oberfläche des n⁻-Substrates 1 zu einem Abschnitt dort herum thermisch diffundiert. Eine An­ fangsmenge des Einbringens einer Dotierung, eine Bedingung der Wärmebe­ handlung und ähnliches sind derart ausgewählt, daß eine Dotierungskonzentra­ tion eines Dotierungsbereiches an der Oberfläche des n⁻-Substrates 1 einen minimalen Wert aufweist, der einen ohmschen Kontakt mit der metallischen Anodenelektrode 9 ermöglicht.
Folglich weist eine Dotierungskonzentration in dem Dotierungsbereich den maximalen Wert an einem Abschnitt nahe des Mittelpunktes der Oberfläche des n⁻-Substrates 1 auf und die Konzentration nimmt derart ab, daß sie einen nied­ rigeren Wert zu dem Inneren des n⁻-Substrates 1 hin aufweist. An einem Ab­ schnitt nahe des Mittelpunktes von jedem Dotierungsbereich ist der Graben 4 gebildet. Ein Bereich mit einer relativ niedrigen Dotierungskonzentration an einem Abschnitt nahe an einer Übergangsstelle mit dem n⁻-Substrat 1 wird schließlich der p-Anodenbereich 5. Wenn die metallische Anodenelektrode bei­ spielsweise aus Aluminium gebildet ist, beträgt eine Dotierungskonzentration des p-Anodenbereiches 5 in ohmschen Kontakt mit der metallischen Anoden­ elektrode 9 1 × 1016-1 × 1017/cm3.
Als nächstes wird der Betrieb beschrieben. Die Beschreibung wird bezüglich eines Vorwärtsvorspannungszustandes angegeben, bei dem ein positives Poten­ tial an die metallische Anodenelektrode 9 und ein negatives Potential an die metallische Kathodenelektrode 11 angelegt werden. Bei dem Vorwärtsvorspan­ nungszustand werden Löcher als Minoritätsladungsträger von dem p-Anoden­ bereich 5, der in ohmschen Kontakt mit der metallischen Anodenelektrode 9 ist, in das n⁻-Substrat 1 injiziert. Zur gleichen Zeit werden Elektronen von den n⁺-Kathodenbereich 3 in das n⁻-Substrat 1 injiziert. Ein Strom fließt zwischen der metallischen Anodenelektrode 9 und der metallischen Kathodenelektrode 11 derart, daß der EIN-Zustand erzeugt ist. Zu dieser Zeit nimmt eine Menge der Löcher, die von dem p-Anodenbereich 5 in das n⁻-Substrat 1 injiziert sind und darin gespeichert sind, ab, da die Dotierungskonzentration des p-Anoden­ bereiches 5 relativ niedrig ist.
Als nächstes wird der Rückwärtsvorspannungszustand zwischen der metal­ lischen Anodenelektrode 9 und der metallischen Kathodenelektrode 11 erzeugt.
Beim Übergang zu dem AUS-Zustand fließen die in dem n⁻-Substrat 1 gespei­ cherten Minoritätsladungsträger in der Richtung der umgekehrten Vorspan­ nung, d. h. von der metallischen Kathodenelektrode 11 zu der metallischen Anodenelektrode 9, als der umgekehrte Wiederherstellungsstrom. In diesem Fall ist die Menge der Löcher als die Minoritätsladungsträger, die in dem n⁻-Substrat 1 gespeichert sind, gering, so daß der umgekehrte Wiederherstel­ lungsstrom der Diode 2 reduziert ist.
Wenn ein negatives Potential und ein positives Potential an die metallische Anodenelektrode 9 bzw. die metallische Kathodenelektrode 11 angelegt sind, d. h. in dem Rückwärtsvorspannungszustand, erstreckt sich eine Verarmungs­ schicht von einer Übergangsstelle zwischen jedem p-Anodenbereich 5 und dem n⁻-Substrat 1 zu dem n⁻-Substrat 1. Zu dieser Zeit ist ein Abschnitt nahe an dem Schottky-Übergangsbereich 7a zwischen den Verarmungsschichten, die sich jeweils von benachbarten p-Anodenbereichen 5 erstrecken. Das elektrische Feld eines Abschnittes nahe dem Schottky-Übergangsbereich 7a ist somit ver­ ringert. Als Ergebnis ist die Spannungsfestigkeit der Diode 2 in dem Rück­ wärtsvorspannungszustand verbessert.
2. Ausführungsform
Eine Diode entsprechend der zweiten Ausführungsform wird mit Bezug zu den Figuren beschrieben. Wie in Fig. 2 gezeigt ist, ist ein Siliziumoxidfilm 27 in dem Graben 4 eingebettet, der an jedem p-Anodenbereich 5 gebildet ist.
Andere strukturelle Komponenten sind ähnlich zu denen der in Fig. 1 gezeigten Diode, die in der ersten Ausführungsform beschrieben wurde, und identische Komponenten sind mit den gleichen Bezugszeichen bezeichnet und eine detail­ lierte Beschreibung davon wird ausgelassen.
Eine zweidimensionale Struktur der in Fig. 2 gezeigten Diode ist in Fig. 3 als ein Beispiel dargestellt. Wie in Fig. 3 gezeigt ist, ist ein p-Anodenbereich um jeden Graben 4 gebildet und ein ohmscher Übergangsbereich 7b ist zwischen dem p-Anodenbereich und der metallischen Anodenelektrode 9 angeordnet. Ein peripherer p-Bereich 13 ist dort herum gebildet und ein Schutzring 15 zum Verbessern der Isoliereigenschaften ist gebildet. Es wird angemerkt, daß Fig. 2 einen Querschnitt entlang der Linie A-A, die in Fig. 3 gezeigt ist, zeigt.
Als nächstes wird der Betrieb beschrieben. Bei der in der ersten Ausführungs­ form beschriebenen Elektrode ist die metallische Anodenelektrode 9 in dem Graben 4 eingebettet. Die Eigenschaft der Verteilung der Dotierungskonzen­ tration in dem p-Anodenbereich 5 läßt zu, daß die metallische Anodenelektrode 9 in ohmschen Kontakt mit dem p-Anodenbereich 5 ebenfalls an der Seite des Grabens 4 nahe dem ohmschen Übergangsbereich 7b ist.
Entsprechend dieser Ausführungsform ist der Siliziumoxidfilm 27 in dem Gra­ ben 4 eingebettet. Die metallische Anodenelektrode 9 ist in ohmschen Kontakt mit dem p-Anodenbereich 5 nur an den ohmschen Übergangsbereich 7b. Ein Bereich/eine Fläche, in dem die metallische Anodenelektrode 9 in ohmschen Kontakt mit dem p-Anodenbereich 5 ist, ist somit verringert. Eine Menge von Löchern, die von dem p-Anodenbereich 5 in das n⁻-Substrat 1 derart in dem Vorwärtsvorspannungszustand injiziert werden, daß sie darin gespeichert wer­ den, wird verringert. Als Ergebnis wird der umgekehrte Wiederherstel­ lungsstrom der Diode 2 reduziert.
3. Ausführungsform
Eine Diode entsprechend der dritten Ausführungsform wird unter Verwendung der Figuren beschrieben. Wie in Fig. 4 gezeigt ist, sind eine Mehrzahl von Grä­ ben 4 an einer Oberfläche eines n⁻-Substrates 1 vorgesehen. Ein Sili­ ziumoxidfilm 17 ist an einer Seite 4b von jedem Graben 4 gebildet. Ein p-An­ odenbereich 5 ist derart gebildet, daß er in Kontakt mit einer Bodenoberfläche 4a von jedem Graben 4 gebildet ist. Eine metallische Anodenelektrode 9 ist auf dem n⁻-Substrat 1 derart gebildet, daß sie den Graben 4 füllt. Es ist ein Schottky-Übergangsbereich 7a zwischen der metallischen Anodenelektrode 9 und dem n⁻-Substrat 1 vorgesehen. Die metallische Anodenelektrode 9 und der p-Anodenbereich 5 sind in ohmschen Kontakt an der Bodenoberfläche 4a des Grabens. Eine metallische Kathodenelektrode 11 ist auf der anderen Oberfläche des n⁻-Substrates 1 mit einem n⁺-Kathodenbereich 3 dazwischen gebildet.
Jeder p-Anodenbereich 5 ist durch die thermische Diffusion der in die Bodenoberfläche 4a des Grabens eingebrachten p-Dotierung gebildet, wie in der ersten Ausführungsform beschrieben wurde. Eine Einbringungsmenge der Dotierung und eine Bedingung der Wärmebehandlung werden derart ausge­ wählt, daß der Wert der Dotierungskonzentration an der Grabenbodenober­ fläche 4a, der den ohmschen Kontakt mit der metallischen Anodenelektrode 9 ermöglicht, minimal ist. In jedem so gebildeten p-Anodenbereich 5 ist die Dotierungskonzentration am höchsten an dem Abschnitt nahe der Graben­ bodenoberfläche 4a und an den anderen Abschnitten ist die Dotierungskon­ zentration niedriger als diese Konzentration.
Als nächstes wird ein Betrieb beschrieben. Ein Betrieb einer Diode entspre­ chend dieser Ausführungsform ist fast ähnlich zu dem, der in der ersten und zweiten Ausführungsform beschrieben wurde. Zuerst werden in dem Vorwärts­ vorspannungszustand Löcher, die Minoritätsladungsträger sind, von jedem p-Anodenbereich 5 in das n⁻-Substrat 1 injiziert. Zu dieser Zeit weist der p-Anodenbereich 5 die minimale Dotierungskonzentration an der Graben­ bodenoberfläche 4a auf, die den ohmschen Kontakt mit der metallischen Anodenelektrode 9 ermöglicht. Andere Abschnitte als die Grabenbodenober­ fläche 4a weisen eine Dotierungskonzentration auf, die noch niedriger ist als die minimale Konzentration. Folglich wird die Menge von Löchern, die in das n⁻-Substrat 1 injiziert sind und darin gespeichert sind, verringert. Als Ergebnis kann die Verringerung des umgekehrten Wiederherstellungsstromes der Diode 2 erreicht werden.
In dem Rückwärtsvorspannungszustand erstreckt sich eine Verarmungsschicht von einer Übergangsstelle zwischen dem p-Anodenbereich 5 und dem n⁻-Substrat 1 zu dem n⁻-Substrat 1. Der p-Anodenbereich 5 ist durch Einbringen einer Dotierung in die Bodenoberfläche 4a des Grabens 4, der vorher gebildet ist, und durch ein thermische Diffusion davon gebildet. Daher ist jeder p-Anodenbereich 5 tiefer angeordnet, d. h. an einem Abschnitt angeordnet, der von der Oberfläche des n⁻-Substrates 1 weiter entfernt ist. Da der Abstand von dem Rand der Verarmungsschicht zu der metallischen Anodenelektrode 9 er­ höht ist, ist das elektrische Feld dazwischen verringert. Als Ergebnis wird die Spannungsfestigkeit der Diode 2 in dem Rückwärtsvorspannungszustand ver­ bessert.
4. Ausführungsform
Eine Diode entsprechend der vierten Ausführungsform wird unter Verwendung der Figuren beschrieben. Wie in Fig. 5 gezeigt ist, sind eine Mehrzahl von Grä­ ben 4 an einer Oberfläche eines n⁻-Substrates 1 gebildet. Die Oberfläche von jedem Graben 4 ist mit einem Siliziumoxidfilm 18 bedeckt. Ein dotierter Poly­ siliziumfilm 19 ist weiterhin darin eingebettet. Ein p-Anodenbereich 5 und ein Schottky-Übergangsbereich 7a sind zwischen jeweiligen Gräben 4 an dem n⁻-Substrat 1 abwechselnd gebildet. Eine metallische Anodenelektrode 9 ist auf der Oberfläche des n⁻-Substrates 1 gebildet. Ein ohmscher Übergangsbereich 7b ist zwischen der metallischen Anodenelektrode 9 und dem p-Anodenbereich 5 gebildet. Eine metallischen Kathodenelektrode 11 ist an der anderen Oberfläche des n⁻-Substrates 1 mit einem n⁺-Kathodenbereich 3 dazwischen gebildet.
Eine beispielhafte zweidimensionale Struktur der in Fig. 5 gezeigten Diode 2 ist in Fig. 6 gezeigt. Wie in Fig. 6 gezeigt ist, ist der Schottky-Übergangs­ bereich 7a zwischen der metallischen Anodenelektrode 9 und dem n⁻-Substrat 1 zwischen benachbarten Gräben 4 gebildet. Der ohmsche Übergangsbereich 7b zwischen der metallischen Anodenelektrode 9 und dem p-Anodenbereich ist derart gebildet, daß er den Graben 4 und den Schottky-Übergangsbereich 7a umgibt. Zusätzlich ist darum ein peripherer p-Bereich 13 gebildet. Fig. 5 zeigt einen Querschnitt entlang A-A in Fig. 6.
Jeder p-Anodenbereich 5 ist durch Einbringen der p-Dotierung in die Ober­ fläche des n⁻-Substrates 1 und durch Anwenden einer Wärmebehandlung darauf gebildet. Eine Menge der eingebrachten Dotierung sowie eine Bedingung der Wärmebehandlung werden derart ausgewählt, daß die Dotierungskonzentration an der Oberfläche des n⁻-Substrates 1, die einen ohmschen Kontakt mit der metallischen Anodenelektrode ermöglicht, minimal ist, und daß die Tiefe gerin­ ger ist als die des Grabens 4. Jeder p-Anodenbereich 5 weist die maximale Dotierungskonzentration an der Oberfläche des n⁻-Substrates 1 auf und weist eine niedrigere Dotierungskonzentration als diese Konzentration an anderen Abschnitten auf.
Als nächstes wird ein Betrieb beschrieben. In dem Vorwärtsvorspannungszu­ stand werden Löcher, die Minoritätsladungsträger sind, von dem p-Anoden­ bereich 5 in das n⁻-Substrat 1 injiziert. Zu dieser Zeit ist die Dotierungskon­ zentration des p-Anodenbereiches 5 minimal, wodurch der ohmsche Kontakt mit der metallischen Anodenelektrode 9 an der Oberfläche des n⁻-Substrates 1 ermöglicht wird. Daher wird die Menge der in das n⁻-Substrat 1 injizierten und darin gespeicherten Löchern verringert. Als Ergebnis wird der umgekehrte Wiederherstellungsstrom der Diode 2 reduziert.
In dem Rückwärtsvorspannungszustand erstreckt sich eine Verarmungsschicht von einer Übergangsstelle zwischen jedem p-Anodenbereich 5 und dem n⁻-Substrat 1 zu dem n⁻-Substrat 1. Die Tiefe von jedem p-Anodenbereich 5 ist kleiner als die des Grabens 4 und die Verarmungsschicht erstreckt sich zu der Oberfläche des n⁻-Substrates 1 an einen Abschnitt, in dem die Übergangsstelle zwischen dem p-Anodenbereich 5 und dem n⁻-Substrat 1 in Kontakt mit der Seite des Grabens 4b ist. Die Verarmungsschicht erstreckt sich somit weiter nahe an der Seite des Grabens 4b. Die Spannungsfestigkeit der Diode 2 in dem Rückwärtsvorspannungszustand ist somit verbessert.
5. Ausführungsform
Mit Bezug zu den Figuren wird eine Diode entsprechend der fünften Ausfüh­ rungsform beschrieben. Wie in Fig. 7 gezeigt ist, sind eine Mehrzahl von Grä­ ben 4 an einer Oberfläche eines n⁻-Substrates 1 gebildet. Eine Oberfläche von jedem Graben 4 ist mit einem Siliziumoxidfilm 18 bedeckt und ein dotierter Polysiliziumfilm 19 ist darin eingebettet. Eine Mehrzahl von p-Anodenbe­ reichen 5 sind derart gebildet, daß sie in Kontakt mit der Seite 4b des Grabens 4 sind. Eine metallische Anodenelektrode 9 ist auf der Oberfläche des n⁻-Substrates 1 gebildet. Ein ohmscher Übergangsbereich 7b ist zwischen der metallischen Anodenelektrode 9 und jedem p-Anodenbereich 5 vorgesehen.
Weiterhin ist ein Schottky-Übergangsbereich 7a zwischen der metallischen Anodenelektrode 9 und dem n⁻-Substrat 1 gebildet. Auf der anderen Oberfläche des n⁻-Substrates 1 ist eine metallische Kathodenelektrode 11 mit einem n⁺-Kathodenbereich 3 dazwischen gebildet.
Jeder p-Anodenbereich 5 weist die minimale Dotierungskonzentration an der Oberfläche des n⁻-Substrates 1 auf, die den ohmschen Kontakt mit der metal­ lischen Anodenelektrode 9 ermöglicht, und weist eine niedrigere Dotierungs­ konzentration als die minimale Konzentration an anderen Abschnitten auf.
Als nächstes wird ein Betrieb beschrieben. In dem Vorwärtsvorspannungszu­ stand werden Löcher, die Minoritätsladungsträger sind, von jedem p-Anoden­ bereich 5 in das n⁻-Substrat 1 injiziert. Zu dieser Zeit ermöglicht die Dotie­ rungskonzentration des p-Anodenbereiches 5 den ohmschen Kontakt mit der metallischen Anodenelektrode 9 nur an der Oberfläche des n⁻-Substrates 1. Die Menge der in das n⁻-Substrat 1 injizierten und darin gespeicherten Löcher wird verringert. Als Ergebnis wird der umgekehrte Wiederherstellungsstrom der Diode 2 reduziert.
In dem Rückwärtsvorspannungszustand bzw. dem Rückwärtsspannungszustand erstreckt sich eine Verarmungsschicht von einer Übergangsstelle zwischen jedem p-Anodenbereich 5 und dem n⁻-Substrat 1 zu dem n⁻-Substrat 1. Der p-Anodenbereich 5 ist an der Seite 4b des Grabens 4 vorgesehen, so daß sich be­ nachbarte Verarmungsschichten leicht miteinander verbinden. Das elektrische Feld nahe des Schottky-Übergangsbereiches 7a wird somit verringert. Als Er­ gebnis wird die Spannungsfestigkeit der Diode 2 in dem Rückwärtsvorspan­ nungszustand verbessert.
6. Ausführungsform
Eine Diode entsprechend der sechsten Ausführungsform wird unter Verwen­ dung der Figuren beschrieben. Wie in Fig. 8 gezeigt ist, sind eine Mehrzahl von Gräben 4 an einer Oberfläche eines n⁻-Substrates 1 vorgesehen. Jeder Graben 4 ist mit einem Siliziumoxidfilm 18 bedeckt und ein dotierter Polysiliziumfilm 19 ist weiterhin darin eingebettet. Ein p-Anodenbereich 5 ist an dem n⁻-Substrat 1 zwischen benachbarten Gräben 4 gebildet. Eine metallische Anodenelektrode 9 ist auf dem p-Anodenbereich 5 gebildet. Jeder p-Anodenbereich 5 ist in ohm­ schen Kontakt mit der metallischen Anodenelektrode 9. Die metallische Anodenelektrode 9 und der dotierte Polysiliziumfilm 19 sind durch einen Sili­ ziumoxidfilm 20 isoliert. Die dotierten Polysiliziumfilme 19, die in entspre­ chenden Gräben 4 eingebettet sind, sind elektrisch miteinander verbunden und bilden eine nach außen gehende Gateelektrode G. Eine metallische Kathoden­ elektrode 11 ist auf der anderen Oberfläche des n⁻-Substrates 1 mit einem n⁺-Kathodenbereich 3 dazwischen gebildet.
Jeder p-Anodenbereich 5 weist die minimale Dotierungskonzentration an der Oberfläche des n⁻-Substrates 1 auf, die den ohmschen Kontakt mit der metal­ lischen Anodenelektrode 9 ermöglicht, und weist eine niedrigere Dotierungs­ konzentration als die minimale Dotierungskonzentration an andern Abschnitten auf.
Ein Betrieb wird im folgenden beschrieben. In dem Vorwärtsvorspannungszu­ stand bzw. dem Vorwärtsspannungszustand wird eine Spannung von zumindest einer vorbestimmten Schwellenspannung an die nach außen gehende Gatte­ elektrode G angelegt. Zu dieser Zeit wird der Leitungstyp des p-Anodenbe­ reiches 5 nahe dem Siliziumoxidfilm 18 entgegengesetzt und ein Kanalbereich des n-Typs wird gebildet. Zu der gleichen Zeit werden Löcher, die Minoritäts­ ladungsträger sind, von dem p-Anodenbereich 5 in das n⁻-Substrat 1 injizieren, wandern Elektronen von dem n⁻-Substrat 1 durch den Kanalbereich zu der metallischen Anodenelektrode 9. Die Elektronen, die an der metallischen Anodenelektrode 9 ankommen, werden wieder mit den Löchern in dem p-Anodenbereich 5 verbunden bzw. gekoppelt und verschwinden. Die Menge der Löcher, die von dem p-Anodenbereich 5 in das n⁻-Substrat 1 injiziert werden und darin gespeichert werden, wird verringert. Als Ergebnis wird der umge­ kehrte Wiederherstellungsstrom der Diode 2 reduziert.
In dem Rückwärtsvorspannungszustand wird eine Spannung von höchstens einer vorbestimmten Schwellenspannung an die nach außen gehende Gatelek­ trode G angelegt. Zu dieser Zeit erstreckt sich eine Verarmungsschicht von einer Übergangsstelle zwischen dem Siliziumoxidfilm 18 und dem n⁻-Substrat 1 zu dem n⁻-Substrat 1. Eine Verarmungsschicht erstreckt sich ebenfalls von einer Übergangsstelle zwischen dem p-Anodenbereich 5 und dem n⁻-Substrat 1.
Diese Verarmungsschichten sind leicht mit benachbarten Verarmungsschichten verbunden. Die Spannungsfestigkeit der Diode 2 in dem Rückwärtsvorspan­ nungszustand wird weiter verbessert.
7. Ausführungsform
Eine Diode entsprechend der siebten Ausführungsform wird unter Verwendung der Figuren beschrieben. Wie in Fig. 9 gezeigt ist, sind ein dotierter Polysili­ ziumfilm 19, der in jedem Graben 4 eingebettet ist, und eine metallische Anodenelektrode 9 durch einen Siliziumoxidfilm 22 isoliert. Die dotierten Polysiliziumfilme 19, die in entsprechenden Gräben 4 eingebettet sind, sind miteinander elektrisch verbunden und bilden eine nach außen gehende Gatte­ elektrode. Die Struktur ist ähnlich zu der Diode in Fig. 7, die in der fünften Ausführungsform beschrieben wurde, außer dem obigen. Die gleichen Kompo­ nenten werden durch die gleichen Bezugszeichen bezeichnet und eine detail­ lierte Beschreibung davon wird ausgelassen.
Ein Betrieb wird im folgenden beschrieben. In dem Vorwärtsvorspannungszu­ stand wird eine Spannung mit mindestens einer vorbestimmten Schwellenspan­ nung an die nach außen gehende Gatteelektrode G angelegt. Zu dieser Zeit wird der Leitungstyp des p-Anodenbereiches 5 nahe dem Siliziumoxidfilm 18 entgegengesetzt und ein Kanalbereich des n-Typs wird gebildet. Es werden Löcher, die Minoritätsladungsträger sind, von dem p-Anodenbereich 5 zu dem n⁻-Substrat 1 injiziert. Zur gleichen Zeit wandern Elektronen von dem n⁻-Substrat 1 durch den Kanalbereich derart, daß sie an der metallischen Anoden­ elektrode 9 ankommen. Die Elektronen, die an der metallischen Anodenelek­ trode 9 ankommen, werden mit den Löchern in dem p-Anodenbereich 5 wieder gekoppelt und verschwinden. Die Menge der Löcher, die von dem p-Anodenbe­ reich 5 in das n⁻-Substrat 1 injiziert sind und darin gespeichert sind, wird somit verringert. Der umgekehrte Wiederherstellungsstrom der Diode 2 wird somit reduziert.
In dem Rückwärtsvorspannungszustand wird eine Spannung mit höchstens einer vorbestimmten Schwellenspannung an die nach außen führende Gateelektrode G angelegt. Zu dieser Zeit erstreckt sich eine Verarmungsschicht von einer Übergangsstelle zwischen dem Siliziumoxidfilm 18 und dem n⁻-Substrat 1 zu dem n⁻-Substrat 1. Zu der gleichen Zeit erstreckt sich ebenfalls eine Verar­ mungsschicht von einer Übergangsstelle zwischen dem p-Anodenbereich 5, der derart angeordnet ist, daß er in Kontakt mit der Seite 4b von jedem Graben 4 ist, und dem n⁻-Substrat 1. Benachbarte Verarmungsschichten sind leicht mit­ einander verbunden und das elektrische Feld wird verringert. Als Ergebnis wird die Spannungsfestigkeit der Diode 2 in dem Rückwärtsvorspannungszustand verbessert.
8. Ausführungsform
Entsprechend der achten Ausführungsform wird ein Verfahren des Herstellens einer in Fig. 1 gezeigten Diode, die in der ersten Ausführungsform beschrieben wurde, mit Bezug zu den Figuren beschrieben.
Der n⁺-Kathodenbereich 3 wird, wie in Fig. 11 gezeigt ist, durch die Ionenim­ plantation einer n-Dotierung in die gesamte Oberfläche des in Fig. 10 gezeigten n⁻-Substrates 1 und durch eine thermische Diffusion davon gebildet. Es werden ein Siliziumoxidfilm 23 auf der Oberfläche des n⁻-Substrates 1 sowie ein Sili­ ziumoxidfilm 24 auf der Oberfläche des n⁺-Kathodenbereiches 3 durch die thermische Oxidation gebildet.
Als nächstes wird, wie in Fig. 12 gezeigt ist, ein vorbestimmtes Photo­ resistmuster 25 auf dem Siliziumoxidfilm 23 gebildet. Ein Dotierungsinjek­ tionsbereich 5a wird durch Ionenimplantation von Bor in das n⁻-Substrat 1 unter Verwendung des Photoresistmusters 25 als Maske gebildet. Das Photo­ resistmuster 25 wird danach entfernt.
Wie in Fig. 13 gezeigt ist, wird ein p-Anodenbereich 5 durch eine vorbestimmte Wärmebehandlung, die den Dotierungsinjektionsbereich 5a, der in Fig. 12 ge­ zeigt ist, thermisch diffundiert, gebildet. Die Anfangsmenge des injizierten Bors und eine Bedingung der Wärmebehandlung werden derart ausgewählt, daß eine Dotierungskonzentration des p-Anodenbereiches 5 an der Oberfläche des n⁻-Substrates 1 schließlich 1 × 1016-1 × 1017/cm3 beträgt. Der Siliziumoxidfilm wird entfernt und ein Platinfilm wird auf dem n⁻-Substrat 1 durch Sputtern oder ähnlichem derart gebildet, daß der p-Anodenbereich 5 bedeckt wird. Es wird Platinsilizid durch eine vorbestimmte Wärmebehandlung gebildet, durch die das Silizium und das Platin in dem n⁻-Substrat 1 miteinander reagieren. Das Platin, das nicht reagiert, wird danach entfernt. Der Platinsilizidfilm, der auf dem p-Anodenbereich 5 gebildet ist, bildet danach den ohmschen Übergangsbereich 7b. Der auf dem n⁻-Substrat 1 gebildete Platinsilizidfilm bildet danach den Schottky-Übergangsbereich 7a.
Wie in Fig. 14 gezeigt ist, wird ein dicker Siliziumoxidfilm auf der Oberfläche des n⁻-Substrates 1 gebildet. Die Oberfläche des p-Anodenbereiches 5 wird durch anisotropes Ätzen des Siliziumoxidfilmes 26 unter Verwendung eines vorbestimmten Photoresistmusters (nicht gezeigt), das auf dem Siliziumoxid­ film 26 gebildet ist, freigelegt. Der p-Anodenbereich 5 wird unter Verwendung des Siliziumoxidfilmes 26 als Maske anisotrop geätzt und der Graben 4 wird gebildet.
Wie in Fig. 1 5 gezeigt ist, wird der in Fig. 24 gezeigte Siliziumoxidfilm ent­ fernt.
Wie in Fig. 16 gezeigt ist, wird eine metallische Anodenelektrode 9 auf dem n⁻-Substrat 1 derart gebildet, daß der Graben 4 gefüllt wird. Es wird bevorzugt Aluminium für die metallische Anodenelektrode 9 verwendet. Die metallische Anodenelektrode 9 und der p-Anodenbereich 5 sind in ohmschen Kontakt mit­ einander an der Oberfläche des n⁻-Substrates 1. Die Eigenschaften der Dotie­ rungsverteilung in dem p-Anodenbereich 5 ermöglichen, daß die metallische Anodenelektrode 9 in ohmschen Kontakt mit dem p-Anodenbereich 5 an der Seite des Grabens 4 nahe dem ohmschen Übergangsbereiches 7b ist.
Es wird der auf der Oberfläche des n⁺-Kathodenbereiches 3 gebildete Sili­ ziumoxidfilm entfernt und die metallische Kathodenelektrode 11 wird gebildet.
Folglich wird eine in Fig. 1 gezeigte Diode fertiggestellt.
Speziell in diesem Fall wird jeder p-Anodenbereich 5 durch zuerst Einbringen der p-Dotierung in das n⁻-Substrat 1 und durch die Wärmebehandlung gebildet.
Zu der gleichen Zeit, zu der die Dotierung thermisch von der Oberfläche des n⁻-Substrates 1 zu dem Inneren diffundiert wird, wird die Dotierung ebenfalls an der Oberfläche des n⁻-Substrates 1 zu peripheren Abschnitten diffundiert. Die Anfangsmenge der eingebrachten Dotierung, eine Bedienung der Wärmebehand­ lung und ähnliches werden derart ausgewählt, daß der Dotierungsbereich an der Oberfläche des n⁻-Substrates die minimale Dotierungskonzentration zum Er­ möglichen des ohmschen Kontaktes mit der metallischen Anodenelektrode 9 aufweist. In dem Dotierungsbereich ist die Dotierungskonzentration am höch­ sten nahe dem Mittelpunkt der Oberfläche des n⁻-Substrates 1 und die Konzen­ tration verringert sich langsam in Richtung zu dem Inneren des n⁻-Substrates 1. Der Graben 4 wird nahe des Mittelpunktes von jedem Dotierungsbereich ge­ bildet. In dem Dotierungsbereich wird ein Bereich mit einer relativ niedrigen Dotierungskonzentration, der nahe der Übergangsstelle mit dem n⁻-Substrat 1 angeordnet ist, schließlich der p-Anodenbereich 5. Der umkehrte Wiederher­ stellungsstrom der Diode wird somit, wie in der ersten Ausführungsform be­ schrieben wurde, reduziert.
9. Ausführungsform
Entsprechend der neunten Ausführungsform wird ein Verfahren des Herstellens einer in Fig. 2 gezeigten Diode, die in der zweiten Ausführungsform beschrie­ ben wurde, unter Verwendung der Figuren beschrieben. Wie in Fig. 17 gezeigt ist, wird nach den Vorgängen, die in Fig. 10 bis 15 gezeigt sind, ein Sili­ ziumoxidfilm 27 auf dem n⁻-Substrat 1 derart gebildet, daß jeder Graben 4 ge­ füllt wird.
Wie in Fig. 18 gezeigt ist, wird der Siliziumoxidfilm geätzt und der Sili­ ziumoxidfilm 27 wird nur in dem Graben 4 zurückgelassen.
Wie in Fig. 19 gezeigt ist, wird die metallische Anodenelektrode 9 auf der Oberfläche des n⁻-Substrates 1 gebildet. Die metallische Kathodenelektrode 11 wird auf der Oberfläche des n⁻-Kathodenbereiches gebildet. In diesem Fall ist die metallische Anodenelektrode 9 nur in dem ohmschen Übergangsbereich 7b in ohmschen Kontakt mit dem p-Anodenbereich 5, da der Siliziumoxidfilm 27 in dem Graben 4 eingebettet ist. Die in Fig. 2 gezeigte Diode wird somit fertig­ gestellt. Die fertiggestellte Diode weist einen Effekt auf, der in der zweiten Ausführungsform beschrieben wurde.
10. Ausführungsform
Entsprechend der zehnten Ausführungsform wird ein Herstellungsverfahren der in Fig. 4 gezeigten Diode, die in der dritten Ausführungsform beschrieben wurde, unter Verwendung der Figuren beschrieben. Wie in Fig. 20 gezeigt ist, wird ein Platinsilizidfilm, der danach der Schottky-Übergangsbereich 7a wird, an der Oberfläche des n⁻-Substrates 1 gebildet, wie in der achten Ausführungs­ form beschrieben wurde. Ein Siliziumoxidfilm 26 wird auf dem Platinsilizidfilm gebildet.
Die Oberfläche des n⁻-Substrates 1 wird durch anisotropes Ätzen des Sili­ ziumoxidfilmes 26 unter Verwendung eines vorbestimmten Photoresistmusters (nicht gezeigt), das auf dem Siliziumoxidfilm 26 gebildet ist, als Maske freige­ legt. Das n⁻-Substrat 1 wird weiter unter Verwendung des Siliziumoxidfilms 26 als Maske derart anisotrop geätzt, das eine Mehrzahl von Gräben 4 gebildet werden. An der anderen Oberfläche des n⁻-Substrates 1 werden ein n⁺-Katho­ denbereich 3 und ein Siliziumoxidfilm 24, wie in der achten Ausführungsform beschrieben wurde, gebildet.
Wie in Fig. 21 gezeigt ist, werden die Oberflächen der Mehrzahl von Gräben 4 mit einem Siliziumoxidfilm 17 durch die thermische Oxidation bedeckt.
Wie in Fig. 22 gezeigt ist, wird die p-Dotierung, wie z. B. Bor, unter Verwen­ dung des Siliziumoxidfilms 26 als Maske in das n⁻-Substrat 1 durch die Ionenimplantation injiziert und ein Dotierungsinjektionsbereich 5a in Kontakt mit einer Bodenoberfläche des Grabens 4a wird gebildet. Durch eine vorbe­ stimmte Wärmebehandlung wird der Dotierungsinjektionsbereich 5a der p-Anodenbereich. Eine Anfangsmenge des injizierten Bors und eine Bedingung der Wärmebehandlung werden derart ausgewählt, daß eine Dotierungskonzen­ tration des p-Anodenbereiches 5 an der Grabenbodenoberfläche 4a schließlich 1 × 1016--1 × 1017/cm3 beträgt.
Wie in Fig. 23 gezeigt ist, werden der Siliziumoxidfilm 26 und der Sili­ ziumoxidfilm 17, der an der Grabenbodenoberfläche 4a gebildet ist, durch das anisotrope Ätzen entfernt.
Wie in Fig. 24 gezeigt ist, wird eine metallische Anodenelektrode 9 auf der Oberfläche des n⁻-Substrates 1 derart gebildet, daß der Graben 4 gefüllt wird.
Es wird bevorzugt Aluminium für die metallische Anodenelektrode 9 verwen­ det. Der Schottky-Übergangsbereich 7a ist zwischen der metallischen Anoden­ elektrode und dem n⁻-Substrat 1 angeordnet. Die metallische Anodenelektrode 9 ist in ohmschen Kontakt mit dem n⁻-Substrat 1 an der Grabenbodenoberfläche 4a.
Wie in Fig. 25 gezeigt ist, wird die metallische Kathodenelektrode 11 an der Oberfläche des n⁺-Kathodenbereiches 3 gebildet. Die in Fig. 4 gezeigte Diode wird somit fertiggestellt. Die fertiggestellte Diode weist einen Effekt auf, der bei der dritten Ausführungsform beschrieben wurde.
11. Ausführungsform
Entsprechend der elften Ausführungsform wird ein Herstellungsverfahren der in Fig. 5 gezeigten Diode, die in der vierten Ausführungsform beschrieben wurde, unter Verwendung der Figuren beschrieben.
Wie in Fig. 26 gezeigt ist, wird ein p-Anodenbereich 5 an einem vorbestimmten Bereich des n⁻-Substrates 1 durch Schritte, die ähnlich zu denen sind, die in Fig. 10 bis 13 gezeigt sind und die in der achten Ausführungsform beschrieben wurden, gebildet. Eine Anfangsmenge von injiziertem Bor und eine Bedingung der Wärmebehandlung werden derart gewählt, daß der p-Anodenbereich 5 eine Dotierungskonzentration aufweist, die schließlich 1 × 1016-1 × 1017/cm3 an der Oberfläche des n⁻-Substrates 1 beträgt.
Wie in Fig. 27 gezeigt ist, wird ein Siliziumoxidfilm 26 auf dem n⁻-Substrat 1 gebildet. Der Siliziumoxidfilm 26 wird unter Verwendung eines vorbestimmten Photoresistmusters (nicht gezeigt), das auf dem Siliziumoxidfilm 26 gebildet ist, als Maske anisotrop geätzt und die Oberfläche des n⁻-Substrates wird frei­ gelegt. Eine Mehrzahl von Gräben 4 werden durch anisotropes Ätzen des n⁻-Substrates 1 unter Verwendung des Siliziumoxidfilmes 26 als Maske gebildet.
An jedem anderen Bereich, der zwischen den Gräben 4 liegt, ist der p-Anoden­ bereich 5 angeordnet.
Wie in Fig. 28 gezeigt ist, wird ein Siliziumoxidfilm 18, der die Oberfläche von jedem Graben 4 bedeckt, durch die thermische Oxidation oder ähnlichem gebil­ det.
Wie in Fig. 29 gezeigt ist, wird ein dotierter Polysiliziumfilm 19 derart gebil­ det, daß jeder Graben 4 gefüllt wird.
Wie in Fig. 30 gezeigt ist, wird der dotierte Polysiliziumfilm 19 derart geätzt, daß der dotierte Polysiliziumfilm 19 in jedem Graben 4 zurückbleibt.
Wie in Fig. 31 gezeigt ist, werden die in Fig. 30 gezeigten Siliziumoxidfilme 26 und 18 entfernt. Danach wird eine metallische Anodenelektrode 9 auf dem n⁻-Substrat 1 gebildet. Es wird bevorzugt Aluminium für die metallische Anoden­ elektrode 9 verwendet. Der Schottky-Übergangsbereich 7a ist zwischen der metallischen Anodenelektrode und dem n⁻-Substrat 1 angeordnet. Zwischen der metallischen Anodenelektrode 9 und dem p-Anodenbereich 5 ist der ohmsche Übergangsbereich 7b angeordnet.
Wie in Fig. 32 gezeigt ist, wird eine metallische Kathodenelektrode 11 auf der Oberfläche des n⁺-Kathodenbereich 3 gebildet. Die in Fig. 5 gezeigte Diode wird fertiggestellt. Die fertiggestellte Diode weist einen Effekt auf, der in der vierten Ausführungsform beschrieben wurde.
12. Ausführungsform
Entsprechend der zwölften Ausführungsform wird ein Herstellungsverfahren der in Fig. 7 gezeigten Diode, die in der fünften Ausführungsform beschrieben wurde, mit Bezug zu den Figuren beschrieben. Wie in Fig. 33 gezeigt ist, wird durch Schritte, die ähnlich zu denen sind, die in Fig. 10 bis 12 gezeigt sind und in der achten Ausführungsform beschrieben wurden, ein Dotierungsinjektions­ bereich 5a an der Oberfläche des n⁻-Substrates 1 gebildet. Der p-Anoden­ bereich wird durch die Wärmebehandlung gebildet. Eine Anfangsmenge des injizierten Bors und eine Bedingung der Wärmebehandlung werden derart aus­ gewählt, daß eine Dotierungskonzentration des p-Anodenbereiches schließlich 1×1016-1×1017/cm3 an der Oberfläche des n⁻-Substrates 1 beträgt.
Wie in Fig. 34 gezeigt ist, wird eine Mehrzahl von Gräben 4 an der Oberfläche des n⁻-Substrates 1 durch Schritte, die ähnlich zu denen sind, die in Fig. 14 und 15 gezeigt sind und in der achten Ausführungsform beschrieben wurden, gebil­ det. Jeder Graben 4 ist derart gebildet, daß er einen tieferen Abschnitt als der p-Anodenbereich 4 ist. Die Oberfläche von jedem Graben 4 wird danach mit einem Siliziumoxidfilm 18 durch die thermische Oxidation oder ähnlichem be­ deckt.
Wie in Fig. 35 gezeigt ist, wird ein dotierter Polysiliziumfilm 19 derart gebil­ det, daß jeder Graben 4 gefüllt wird.
Wie in Fig. 36 gezeigt ist, wird der dotierte Polysiliziumfilm derart geätzt, daß der dotierte Polysiliziumfilm 19 in jedem Graben 4 zurückbleibt. Die Sili­ ziumoxidfilme 26 und 18, die auf dem n⁻-Substrat 1 freigelegt sind, werden entfernt.
Wie in Fig. 37 gezeigt ist, wird eine metallische Anodenelektrode 9 auf dem n⁻-Substrat 1 gebildet. Es wird bevorzugt Aluminium für die metallische Anoden­ elektrode 9 verwendet. Der Schottky-Übergangsbereich 7a ist zwischen der metallischen Anodenelektrode 9 und dem n⁻-Substrat 1 angeordnet. Der ohm­ sche Übergangsbereich 7b ist zwischen der metallischen Anodenelektrode 9 und dem p-Anodenbereich 5 angeordnet.
Die in Fig. 7 gezeigte Diode wird fertiggestellt, nach dem die metallische Kathodenelektrode auf der Oberfläche des n⁺-Kathodenbereiches 3 gebildet ist. Die fertiggestellte Diode weist einen Effekt auf, der in der fünften Ausfüh­ rungsform beschrieben wurde.
13. Ausführungsform
Entsprechend der dreizehnten Ausführungsform wird ein Herstellungsverfahren der in Fig. 8 gezeigten Diode, die in der sechsten Ausführungsform beschrieben wurde, mit Bezug zu den Figuren beschrieben.
Wie in Fig. 38 gezeigt ist, wird nach dem in Fig. 11 gezeigten Schritt, der in der achten Ausführungsform beschrieben wurde, ein Dotierungsinjektionsbe­ reich 5a durch Injizieren der p-Dotierung, wie z. B. Bor, in die Oberfläche des n⁻-Substrates 1 durch die Ionenimplantation gebildet. Der p-Anodenbereich wird durch eine vorbestimmte Wärmebehandlung gebildet. Eine Anfangsmenge des injizieren Bors wie eine Bedingung der Wärmebehandlung werden derart ausgewählt, daß eine Dotierungskonzentration des p-Anodenbereiches schließ­ lich 1 × 1016-1 × 1017/cm3 an der Oberfläche des n⁻-Substrates 1 beträgt.
Wie in Fig. 39 gezeigt ist, wird ein noch dickerer Siliziumoxidfilm 26 auf dem in Fig. 38 gezeigten p-Anodenbereich 5a gebildet. Die Oberfläche des p-Anodenbereiches 5 wird durch anisotropes Ätzen des Siliziumoxidfilmes 26 unter Verwendung eines vorbestimmten Photoresistmusters (nicht gezeigt), der auf dem Siliziumoxidfilm 26 gebildet ist, als Maske gebildet. Das n⁻-Substrat 1 wird unter Verwendung des Siliziumoxidfilms 26 als Maske anisotrop geätzt und eine Mehrzahl von Gräben 4, die tiefer sind als der p-Anodenbereich 5, werden gebildet. Der Siliziumoxidfilm 26 wird danach entfernt.
Wie in Fig. 40 gezeigt ist, wird die Oberfläche von jedem Graben 4 mit einem Siliziumoxidfilm 18 durch die thermische Oxidation oder ähnlichem bedeckt.
Wie in Fig. 41 gezeigt ist, wird ein dotierter Polysiliziumfilm 19 derart gebil­ det, daß jeder Graben 4 gefüllt wird.
Wie in Fig. 42 gezeigt ist, wird der dotierte Polysiliziumfilm derart geätzt, daß der dotierte Polysiliziumfilm 19 in jedem Graben 4 zurückbleibt.
Wie in Fig. 43 gezeigt ist, wird ein Siliziumoxidfilm 20 derart gebildet, daß der dotierte Polysiliziumfilm 19, der in jedem Graben 4 verblieben ist, bedeckt wird.
Wie in Fig. 44 gezeigt ist, wird der Siliziumoxidfilm 20 unter Verwendung eines vorbestimmten Photoresistmusters (nicht gezeigt), das auf dem Sili­ ziumoxidfilm 20 gebildet ist, als Maske anisotrop geätzt, wird der Sili­ ziumoxidfilm auf dem dotierten Polysiliziumfilm 19 zurückgelassen und wird der Siliziumoxidfilm auf dem p-Anodenbereich 5 entfernt.
Wie in Fig. 45 gezeigt ist, wird eine metallische Anodenelektrode 9 auf der Oberfläche des n⁻-Substrates 1 derart gebildet, daß der verbleibende Sili­ ziumoxidfilm 20 bedeckt wird.
Wie in Fig. 46 gezeigt ist, wird als nächstes eine metallische Kathodenelek­ trode 11 auf der Oberfläche des n⁺-Kathodenbereiches 3 gebildet. Die in Fig. 8 gezeigte Diode wird somit fertiggestellt. Die fertiggestellte Diode weist einen Effekt auf, der in der sechsten Ausführungsform beschrieben wurde.
14. Ausführungsform
Entsprechend der vierzehnten Ausführungsform wird ein Herstellungsverfahren der in Fig. 9 gezeigten Diode, die in der siebten Ausführungsform beschrieben wurde, unter Verwendung der Figuren beschrieben. Zuerst werden, wie in Fig. 47 gezeigt ist, nach den Schritten, die ähnlich zu denen sind, die in Fig. 33 und 34 gezeigt sind und die in der zwölften Ausführungsform beschrieben wurden, eine Mehrzahl von Gräben 4 an der Oberfläche des n⁻-Substrates 1 gebildet. Die Oberfläche von jedem Graben 4 wird mit einem Siliziumoxidfilm 18 durch das thermische Oxidationsverfahren oder ähnlichem bedeckt.
Wie in Fig. 48 gezeigt ist, wird ein dotierter Polysiliziumfilm 19 derart gebil­ det, daß jeder Graben 4 gefüllt wird.
Wie in Fig. 49 gezeigt ist, wird durch Ätzen des dotierten Polysiliziumfilmes der dotierte Polysiliziumfilm in jedem Graben 4 zurückgelassen und ein Bereich zum Bilden einer nach außen gehenden Gatteelektrode (nicht gezeigt), der in einem späteren Schritt eine nach außen gehende Gatteelektrode wird, wird in jedem Graben 4 gelassen. Die Abschnitte der in Fig. 48 gezeigten Sili­ ziumoxidfilme 26 und 18, die auf der Oberfläche des n⁻-Substrates 1 angeord­ net sind, werden entfernt.
Wie in Fig. 50 gezeigt ist, wird ein Siliziumoxidfilm 22 derart gebildet, daß der in jedem Graben 4 verbleibende dotierte Polysiliziumfilm 19 bedeckt wird.
Als nächstes wird, wie in Fig. 51 gezeigt ist, der Siliziumoxidfilm selektiv ge­ ätzt.
Als nächstes, wird wie in Fig. 52 gezeigt ist, eine metallische Anodenelektrode 9 auf dem n⁻-Substrat 1 derart gebildet, daß der Siliziumoxidfilm 22 bedeckt wird.
Wie in Fig. 53 gezeigt ist, wird als nächstes eine metallische Kathodenelek­ trode 11 auf der Oberfläche des n⁺-Kathodenbereiches 3 gebildet. Es werden dotierte Polysiliziumfilme 19, die in entsprechenden Gräben 4 eingebettet sind, elektrisch miteinander verbunden und bilden eine nach außen gehende Gatter- bzw. Gateelektrode (nicht gezeigt). Die in Fig. 9 gezeigte Diode ist somit fertiggestellt. Die fertiggestellte Diode weist einen Effekt auf, der in der sieb­ ten Ausführungsform beschrieben wurde.
In jeder oben beschriebenen Ausführungsform wurde die Beschreibung unter Verwendung einer Diode als ein Beispiel einer Halbleitereinrichtung angege­ ben. Die Struktur der Seite der metallischen Anodenelektrode in jeder Diode, d. h. die Struktur, die das n⁻-Substrat 1, eine Mehrzahl von Gräben 4, den p-Anodenbereich 5, den Schottky-Übergangsbereich 7a und den ohmschen Über­ gangsbereich 7b aufweist, kann an der Anodenstruktur des Thyristors sowie an der Kollektorstruktur des IGBT angewendet werden und ist nicht auf die Diode beschränkt.
Obwohl das n⁻-Substrat hier verwendet wurde, kann ein ähnlicher Effekt erhal­ ten werden, wenn ein p⁻-Substrat verwendet wird. Wenn das p⁻-Substrat ver­ wendet wird, wird die oben beschriebene Struktur an die Struktur an der Seite der Kathode in der Diode und dem Thyristor angewendet.

Claims (13)

1. Halbleitereinrichtung mit
einem Halbleitersubstrat (1) eines ersten Leitungstypes,
einer Mehrzahl von Grabenabschnitten (4), die selektiv an einer ersten Haupt­ oberfläche des Halbleitersubstrates (1) gebildet sind,
einer Mehrzahl von Dotierungsbereichen (5) eines zweiten Leitungstyps, die zumindest mit einer Bodenoberfläche (4a) jedes Grabenabschnittes (4) in Kon­ takt sind und tiefer gebildet sind als jeder Grabenabschnitt (4),
einer ersten Elektrodenschicht (9), die auf der ersten Hauptoberfläche des Halbleitersubstrates (1) gebildet ist,
bei der die erste Elektrodenschicht (9) und ein Bereich des ersten Leitungstyps des Halbleitersubstrates (1) einen Schottky-Übergang (7a) an der ersten Haupt­ oberfläche bilden,
die erste Elektrodenschicht (9) und der Dotierungsbereich (5) einen ohmschen Kontakt (7b) an einer vorbestimmten Übergangsoberfläche bilden und jeder Dotierungsbereich (5) eine minimale Dotierungskonzentration an einem Abschnitt nahe der vorbestimmten Übergangsoberfläche, die den ohmschen Kontakt mit der ersten Elektrodenschicht (9) ermöglicht, und eine Dotie­ rungskonzentration an einem anderen Abschnitt als der Abschnitt nahe an der vorbestimmten Übergangsoberfläche, die noch niedriger als die minimale Dotierungskonzentration ist, die den ohmschen Kontakt ermöglicht, aufweist.
2. Halbleitereinrichtung nach Anspruch 1, bei der
jeder Dotierungsbereich (5) derart gebildet ist, daß er in Kontakt mit beiden Seiten (4b) des Grabenabschnittes (4) sowie der ersten Hauptoberfläche nahe den beiden Seiten (4b) ist, und
die vorbestimmte Übergangsoberfläche zumindest an der ersten Hauptober­ fläche des Dotierungsbereiches (5) angeordnet ist.
3. Halbleitereinrichtung nach Anspruch 1 oder 2, bei der ein Isolator (27) in jedem Grabenabschnitt (4) eingebettet ist.
4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, weiter mit einer Isolierschicht (17), die an beiden Seiten (4b) des Grabenabschnittes (4) gebil­ det ist, bei der
jeder Dotierungsbereich (5) derart gebildet ist, daß er nur mit einem Abschnitt nahe einer Bodenoberfläche (4a) jedes Grabenabschnittes (4) in Kontakt ist, und
die vorbestimmte Übergangsoberfläche an der Bodenoberfläche (4a) des Gra­ benabschnittes (4) angeordnet ist.
5. Halbleitereinrichtung mit
einem Halbleitersubstrat (1) eines ersten Leitungstypes,
einer Mehrzahl von Grabenabschnitten (4), die selektiv an einer ersten Haupt­ oberfläche des Halbleitersubstrates (1) gebildet sind,
einem Leiter (19), der in jedem Grabenabschnitt (4) mit einer ersten Isolier­ schicht (18) dazwischen eingebettet ist,
einer Mehrzahl von Dotierungsbereichen (5) eines zweiten Leitungstyps, die an einem Bereich zwischen den Grabenabschnitten (4) und an der ersten Haupt­ oberfläche des Halbleitersubstrates (1) in Kontakt mit zumindest einer von gegenüberliegenden Seiten (4b) von benachbarten Grabenabschnitten (4) ge­ bildet sind und flacher angeordnet sind als der Grabenabschnitt (4), und
einer ersten Elektrodenschicht (9), die auf ersten Hauptoberflächen des Halb­ leitersubstrates (1) gebildet ist,
bei der die erste Elektrodenschicht (9) und jeder Dotierungsbereich (5) einen ohmschen Kontakt (7b) an der ersten Hauptoberfläche bilden und
jeder Dotierungsbereich (5) eine minimale Dotierungskonzentration an einem Abschnitt nahe der ersten Hauptoberfläche, die den ohmschen Kontakt mit der ersten Elektrodenschicht (9) ermöglicht, und eine Dotierungskonzentration, die noch niedriger ist als die minimale Dotierungskonzentration, die den ohmschen Kontakt ermöglicht, an einem anderen Abschnitt als der Abschnitt nahe der ersten Hauptoberfläche aufweist.
6. Halbleitereinrichtung nach Anspruch 5, bei der
jeder Dotierungsbereich (5) derart gebildet ist, daß er in Kontakt mit gegen­ überliegenden Seiten (4b) von benachbarten Grabenabschnitten (4) ist, und
die erste Elektrodenschicht (9) und ein Bereich des ersten Leitungstyps des Halbleitersubstrates (1) einen Schottky-Übergang (7a) an der ersten Haupt­ oberfläche bilden.
7. Halbleitereinrichtung nach Anspruch 5 oder 6, bei der
jeder Dotierungsbereich (5) an beiden Seiten von jedem Grabenbereich (4) derart gebildet ist, daß er in Kontakt mit einer Seite (4b) von jedem Grabenab­ schnitt (4) ist,
die erste Elektrodenschicht (9) und ein Bereich des ersten Leitungstyps des Halbleitersubstrates (1) einen Schottky-Übergang (7a) an der ersten Haupt­ oberfläche bilden.
8. Halbleitereinrichtung nach einem der Ansprüche 5 bis 7, weiter mit
einer zweiten Isolierschicht (20), die an jedem Leiter (19) gebildet ist und die erste Elektrodenschicht (9) von jedem Leiter (19) elektrisch isoliert, und
einem Elektrodenabschnitt (G), der mit jedem Leiter (19) elektrisch verbunden ist.
9. Halbleitereinrichtung nach einem der Ansprüche 5 bis 8, bei der der Dotierungsbereich (5) derart gebildet ist, daß er in Kontakt mit gegenüberliegenden Seiten (4b) von benachbarten Grabenabschnitten (4) ist, und mit einer zweiten Isolierschicht (22), die auf jedem Leiter (19) gebildet ist und die erste Elektrodenschicht (9) von jedem Leiter (19) elektrisch isoliert, und einem Elektrodenabschnitt (G), der mit jedem Leiter (19) elektrisch verbunden ist.
10. Halbleitereinrichtung nach einem der Ansprüche 1 bis 9, bei der
die erste Elektrodenschicht (9) aus Aluminium gebildet ist und
die minimale Dotierungskonzentration, die den ohmschen Kontakt mit der ersten Elektrodenschicht (9) ermöglicht, 1 × 1016-1 × 1017/cm3 beträgt.
11. Herstellungsverfahren einer Halbleitereinrichtung mit den Schritten:
Bilden einer Mehrzahl von Dotierungsbereichen (5) durch selektives Einführen einer Dotierung eines zweiten Leitungstyps in eine erste Hauptoberfläche eines Halbleitersubstrates (1) eines ersten Leitungstyps und durch eine Wärmebe­ handlung,
Bilden eines Schottky-Übergangsabschnittes (7a) an der ersten Hauptober­ fläche eines Bereiches des Halbleitersubstrates (1) des ersten Leitungstyps, Bilden eines Grabenabschnittes (4) in jedem Dotierungsbereich (5) durch ani­ sotropes Ätzen und
Bilden einer ersten Elektrodenschicht (9), die in ohmschen Kontakt (7b) mit dem Dotierungsbereich (5) an zumindest der ersten Hauptoberfläche ist, auf der ersten Hauptoberfläche des Halbleitersubstrates (1).
12. Herstellungsverfahren einer Halbleitereinrichtung nach Anspruch 11, weiter mit einem Schritt des Einbettens eines Isolators (27) in jeden Grabenab­ schnitt (4).
13. Herstellungsverfahren einer Halbleitereinrichtung nach Anspruch 11 oder 12, bei der
Aluminium für die erste Elektrodenschicht (9) verwendet wird und
der Dotierungsbereich (5) derart gebildet wird, daß der Dotierungsbereich (5) eine Dotierungskonzentration von 1×1016-1×1017/cm3 nahe einer Über­ gangsoberfläche mit der ersten Elektrodenschicht (9) aufweist.
DE19801999A 1997-06-18 1998-01-20 Halbleitereinrichtung mit hoher Spannungsfestigkeit Expired - Fee Related DE19801999C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16104297A JP3618517B2 (ja) 1997-06-18 1997-06-18 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE19801999A1 true DE19801999A1 (de) 1998-12-24
DE19801999C2 DE19801999C2 (de) 2003-04-30

Family

ID=15727502

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19801999A Expired - Fee Related DE19801999C2 (de) 1997-06-18 1998-01-20 Halbleitereinrichtung mit hoher Spannungsfestigkeit

Country Status (4)

Country Link
US (2) US6501146B1 (de)
JP (1) JP3618517B2 (de)
KR (1) KR100299988B1 (de)
DE (1) DE19801999C2 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1022843A3 (de) * 1999-01-19 2001-01-31 Rockwell Science Center, LLC Hochleistungsgleichrichter
WO2001011693A1 (en) * 1999-08-10 2001-02-15 Rockwell Science Center, Llc High power rectifier
WO2003010812A1 (en) * 2001-07-24 2003-02-06 Koninklijke Philips Electronics N.V. Manufacture of semiconductor devices with schottky barriers
WO2003019673A1 (en) * 2001-08-24 2003-03-06 Koninklijke Philips Electronics N.V. A semiconductor rectifier
FR2844099A1 (fr) * 2002-09-03 2004-03-05 Commissariat Energie Atomique Dispositif semiconducteur de puissance quasi-vertical sur substrat composite
DE102012021534B4 (de) * 2011-10-31 2018-01-25 Hitachi, Ltd. Schottky-sperrschicht-halbleiterelement vom grabentyp und herstellungsverfahren dafür

Families Citing this family (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
JP2003031821A (ja) * 2001-07-17 2003-01-31 Toshiba Corp 半導体装置
DE10235198B4 (de) * 2001-08-02 2011-08-11 Fuji Electric Systems Co., Ltd. Leistungs-Halbleitergleichrichter mit ringförmigen Gräben
JP2003338620A (ja) * 2002-05-22 2003-11-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2004127968A (ja) * 2002-09-30 2004-04-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) * 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6998694B2 (en) * 2003-08-05 2006-02-14 Shye-Lin Wu High switching speed two mask Schottky diode with high field breakdown
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
FR2864345B1 (fr) * 2003-12-18 2006-03-31 St Microelectronics Sa Realisation de la peripherie d'une diode schottky a tranchees mos
JP4928947B2 (ja) * 2003-12-19 2012-05-09 サード ディメンジョン （スリーディ） セミコンダクタ インコーポレイテッド 超接合デバイスの製造方法
KR20080100265A (ko) * 2003-12-19 2008-11-14 써드 디멘존 세미컨덕터, 인코포레이티드 종래의 종단을 갖는 수퍼 접합 장치를 제조하는 방법
US7023069B2 (en) * 2003-12-19 2006-04-04 Third Dimension (3D) Semiconductor, Inc. Method for forming thick dielectric regions using etched trenches
WO2005065144A2 (en) * 2003-12-19 2005-07-21 Third Dimension (3D) Semiconductor, Inc. Planarization method of manufacturing a superjunction device
US7052982B2 (en) * 2003-12-19 2006-05-30 Third Dimension (3D) Semiconductor, Inc. Method for manufacturing a superjunction device with wide mesas
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7071525B2 (en) * 2004-01-27 2006-07-04 International Rectifier Corporation Merged P-i-N schottky structure
JP4610207B2 (ja) * 2004-02-24 2011-01-12 三洋電機株式会社 半導体装置およびその製造方法
JP4721653B2 (ja) * 2004-05-12 2011-07-13 トヨタ自動車株式会社 絶縁ゲート型半導体装置
US7238976B1 (en) * 2004-06-15 2007-07-03 Qspeed Semiconductor Inc. Schottky barrier rectifier and method of manufacturing the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
DE102004053760A1 (de) 2004-11-08 2006-05-11 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung
DE102004056663A1 (de) * 2004-11-24 2006-06-01 Robert Bosch Gmbh Halbleitereinrichtung und Gleichrichteranordnung
DE102004059640A1 (de) * 2004-12-10 2006-06-22 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren zu deren Herstellung
JP2006173255A (ja) * 2004-12-14 2006-06-29 Nippon Inter Electronics Corp 半導体装置及びその製造方法
US7439583B2 (en) * 2004-12-27 2008-10-21 Third Dimension (3D) Semiconductor, Inc. Tungsten plug drain extension
JP2006186040A (ja) * 2004-12-27 2006-07-13 Nippon Inter Electronics Corp 半導体装置及びその製造方法
TWI401749B (zh) * 2004-12-27 2013-07-11 Third Dimension 3D Sc Inc 用於高電壓超接面終止之方法
US7504306B2 (en) 2005-04-06 2009-03-17 Fairchild Semiconductor Corporation Method of forming trench gate field effect transistor with recessed mesas
EP1872396A4 (de) * 2005-04-22 2009-09-23 Icemos Technology Corp Superübergangsbauelement mit oxidausgekleideten gräben und verfahren zur herstellung eines superübergangsbauelements mit oxidausgekleideten gräben
US7446018B2 (en) 2005-08-22 2008-11-04 Icemos Technology Corporation Bonded-wafer superjunction semiconductor device
US7696598B2 (en) * 2005-12-27 2010-04-13 Qspeed Semiconductor Inc. Ultrafast recovery diode
JP5351519B2 (ja) * 2005-12-27 2013-11-27 パワー・インテグレーションズ・インコーポレーテッド 高速回復整流器構造体の装置および方法
JP5034461B2 (ja) * 2006-01-10 2012-09-26 株式会社デンソー 半導体装置
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
JP2008192985A (ja) 2007-02-07 2008-08-21 Seiko Instruments Inc 半導体装置、及び半導体装置の製造方法
DE102007009227B4 (de) * 2007-02-26 2009-01-02 Infineon Technologies Ag Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben
US7875950B2 (en) * 2007-03-08 2011-01-25 Semiconductor Components Industries, Llc Schottky diode structure with multi-portioned guard ring and method of manufacture
US8580651B2 (en) 2007-04-23 2013-11-12 Icemos Technology Ltd. Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material
US7723172B2 (en) 2007-04-23 2010-05-25 Icemos Technology Ltd. Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material
US8236648B2 (en) * 2007-07-27 2012-08-07 Seiko Instruments Inc. Trench MOS transistor and method of manufacturing the same
KR101630734B1 (ko) 2007-09-21 2016-06-16 페어차일드 세미컨덕터 코포레이션 전력 소자
US8012806B2 (en) 2007-09-28 2011-09-06 Icemos Technology Ltd. Multi-directional trenching of a die in manufacturing superjunction devices
JP5101985B2 (ja) * 2007-10-23 2012-12-19 株式会社日立製作所 ジャンクションバリアショットキーダイオード
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
ITTO20080046A1 (it) * 2008-01-18 2009-07-19 St Microelectronics Srl Schiera di fotodiodi operanti in modalita' geiger reciprocamente isolati e relativo procedimento di fabbricazione
US7846821B2 (en) * 2008-02-13 2010-12-07 Icemos Technology Ltd. Multi-angle rotation for ion implantation of trenches in superjunction devices
JP4637924B2 (ja) * 2008-03-06 2011-02-23 株式会社豊田中央研究所 ダイオード
US8030133B2 (en) 2008-03-28 2011-10-04 Icemos Technology Ltd. Method of fabricating a bonded wafer substrate for use in MEMS structures
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP5560538B2 (ja) * 2008-05-22 2014-07-30 富士電機株式会社 半導体装置の製造方法
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
IT1392366B1 (it) * 2008-12-17 2012-02-28 St Microelectronics Rousset Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile, schiera di fotodiodi e relativo procedimento di fabbricazione
US8227855B2 (en) 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
DE102009028240A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Feldeffekttransistor mit integrierter TJBS-Diode
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
IT1399690B1 (it) 2010-03-30 2013-04-26 St Microelectronics Srl Fotodiodo a valanga operante in modalita' geiger ad elevato rapporto segnale rumore e relativo procedimento di fabbricazione
JP2011238771A (ja) * 2010-05-11 2011-11-24 Hitachi Ltd 半導体装置
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
JP5865618B2 (ja) * 2010-09-21 2016-02-17 株式会社東芝 半導体装置
JP2011023739A (ja) * 2010-09-27 2011-02-03 Toyota Central R&D Labs Inc ダイオード
US8816468B2 (en) * 2010-10-21 2014-08-26 Vishay General Semiconductor Llc Schottky rectifier
JP5810522B2 (ja) * 2010-12-14 2015-11-11 日産自動車株式会社 異種材料接合型ダイオード及びその製造方法
US8963276B2 (en) * 2010-12-28 2015-02-24 Mitsubishi Electric Corporation Semiconductor device including a cell array having first cells and second cells interspersed around the arrangement of the first cells
JP5775711B2 (ja) * 2011-03-09 2015-09-09 昭和電工株式会社 炭化珪素半導体装置及びその製造方法
JP2012204480A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置及びその製造方法
JP5450493B2 (ja) * 2011-03-25 2014-03-26 株式会社東芝 半導体装置
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
JP2013030618A (ja) 2011-07-28 2013-02-07 Rohm Co Ltd 半導体装置
DE102011080258A1 (de) * 2011-08-02 2013-02-07 Robert Bosch Gmbh Super-Junction-Schottky-Oxid-PiN-Diode
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
JP2013084844A (ja) * 2011-10-12 2013-05-09 Showa Denko Kk 炭化珪素半導体装置及びその製造方法
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
DE102011087591A1 (de) * 2011-12-01 2013-06-06 Robert Bosch Gmbh Hochspannungs-Trench-Junction-Barrier-Schottkydiode
CN103367396B (zh) * 2012-04-01 2017-02-15 朱江 一种超级结肖特基半导体装置及其制备方法
US8946814B2 (en) 2012-04-05 2015-02-03 Icemos Technology Ltd. Superjunction devices having narrow surface layout of terminal structures, buried contact regions and trench gates
CN103378172B (zh) * 2012-04-28 2017-02-08 朱江 一种肖特基半导体装置及其制备方法
CN103378177B (zh) * 2012-04-30 2017-04-26 朱江 一种具有沟槽肖特基半导体装置及其制备方法
CN103378178B (zh) * 2012-04-30 2017-04-26 朱江 一种具有沟槽结构肖特基半导体装置及其制备方法
CN102916055B (zh) * 2012-10-11 2014-12-24 杭州立昂微电子股份有限公司 一种沟槽肖特基势垒二极管及其制造方法
US8952481B2 (en) * 2012-11-20 2015-02-10 Cree, Inc. Super surge diodes
JP5865860B2 (ja) 2013-03-25 2016-02-17 株式会社東芝 半導体装置
CN104347730A (zh) * 2013-07-25 2015-02-11 北大方正集团有限公司 半导体器件及制造方法
US9716151B2 (en) 2013-09-24 2017-07-25 Semiconductor Components Industries, Llc Schottky device having conductive trenches and a multi-concentration doping profile therebetween
CN110828537A (zh) * 2014-07-22 2020-02-21 株式会社Flosfia 结晶性半导体膜和板状体以及半导体装置
US9583482B2 (en) * 2015-02-11 2017-02-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
US9716187B2 (en) 2015-03-06 2017-07-25 Semiconductor Components Industries, Llc Trench semiconductor device having multiple trench depths and method
US10431699B2 (en) 2015-03-06 2019-10-01 Semiconductor Components Industries, Llc Trench semiconductor device having multiple active trench depths and method
JP2016225333A (ja) * 2015-05-27 2016-12-28 トヨタ自動車株式会社 Ｓｂｄ
CN106601825B (zh) * 2016-12-30 2019-12-03 中国科学院微电子研究所 氮化镓基功率二极管及其制作方法
JP2017063237A (ja) * 2017-01-13 2017-03-30 ローム株式会社 半導体装置
WO2018140842A2 (en) * 2017-01-30 2018-08-02 Hongjian Wu Insulate gate hybrid mode transistor
US10510905B2 (en) * 2017-07-06 2019-12-17 Cree, Inc. Power Schottky diodes having closely-spaced deep blocking junctions in a heavily-doped drift region
US10388801B1 (en) * 2018-01-30 2019-08-20 Semiconductor Components Industries, Llc Trench semiconductor device having shaped gate dielectric and gate electrode structures and method
US10608122B2 (en) 2018-03-13 2020-03-31 Semicondutor Components Industries, Llc Schottky device and method of manufacture
US10439075B1 (en) 2018-06-27 2019-10-08 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method
US10566466B2 (en) 2018-06-27 2020-02-18 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method
JP6935373B2 (ja) 2018-08-21 2021-09-15 株式会社東芝 半導体装置
CN109755322A (zh) * 2019-02-14 2019-05-14 厦门芯光润泽科技有限公司 碳化硅mosfet器件及其制备方法
TW202038473A (zh) * 2019-04-10 2020-10-16 台灣茂矽電子股份有限公司 二極體結構及其製造方法
CN111816693A (zh) * 2019-04-10 2020-10-23 台湾茂矽电子股份有限公司 二极管结构及其制造方法
US20220209026A1 (en) * 2019-04-25 2022-06-30 Kyocera Corporation Semiconductor device and method of manufacturing semiconductor device
WO2021019888A1 (ja) * 2019-07-29 2021-02-04 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2023176932A1 (ja) * 2022-03-18 2023-09-21 ローム株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0324767A (ja) 1989-06-22 1991-02-01 Toyota Autom Loom Works Ltd 半導体整流装置
TW399774U (en) * 1989-07-03 2000-07-21 Gen Electric FET, IGBT and MCT structures to enhance operating characteristics
US4982260A (en) 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
US5278443A (en) * 1990-02-28 1994-01-11 Hitachi, Ltd. Composite semiconductor device with Schottky and pn junctions
US5109256A (en) * 1990-08-17 1992-04-28 National Semiconductor Corporation Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication
JP2879479B2 (ja) 1991-04-19 1999-04-05 新電元工業株式会社 ショットキバリア半導体装置
JP3076638B2 (ja) 1991-09-03 2000-08-14 新電元工業株式会社 整流用半導体装置
JP3103655B2 (ja) 1992-02-07 2000-10-30 新電元工業株式会社 半導体装置
US5241195A (en) * 1992-08-13 1993-08-31 North Carolina State University At Raleigh Merged P-I-N/Schottky power rectifier having extended P-I-N junction
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
US5661312A (en) * 1995-03-30 1997-08-26 Motorola Silicon carbide MOSFET
US6078090A (en) * 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
US5679966A (en) * 1995-10-05 1997-10-21 North Carolina State University Depleted base transistor with high forward voltage blocking capability
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
US5612567A (en) * 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1022843A3 (de) * 1999-01-19 2001-01-31 Rockwell Science Center, LLC Hochleistungsgleichrichter
WO2001011693A1 (en) * 1999-08-10 2001-02-15 Rockwell Science Center, Llc High power rectifier
WO2003010812A1 (en) * 2001-07-24 2003-02-06 Koninklijke Philips Electronics N.V. Manufacture of semiconductor devices with schottky barriers
US6825105B2 (en) 2001-07-24 2004-11-30 Koninklijke Philips Electronics N.V. Manufacture of semiconductor devices with Schottky barriers
WO2003019673A1 (en) * 2001-08-24 2003-03-06 Koninklijke Philips Electronics N.V. A semiconductor rectifier
US6753588B2 (en) 2001-08-24 2004-06-22 Koninklijke Philips Electronics N.V. Semiconductor rectifier
FR2844099A1 (fr) * 2002-09-03 2004-03-05 Commissariat Energie Atomique Dispositif semiconducteur de puissance quasi-vertical sur substrat composite
WO2004027878A2 (fr) * 2002-09-03 2004-04-01 Commissariat A L'energie Atomique Dispositif semiconducteur de puissance quasi-vertical sur substrat composite
WO2004027878A3 (fr) * 2002-09-03 2004-05-06 Commissariat Energie Atomique Dispositif semiconducteur de puissance quasi-vertical sur substrat composite
DE102012021534B4 (de) * 2011-10-31 2018-01-25 Hitachi, Ltd. Schottky-sperrschicht-halbleiterelement vom grabentyp und herstellungsverfahren dafür

Also Published As

Publication number Publication date
US6501146B1 (en) 2002-12-31
JP3618517B2 (ja) 2005-02-09
KR100299988B1 (ko) 2001-09-03
US6979874B2 (en) 2005-12-27
DE19801999C2 (de) 2003-04-30
JPH118399A (ja) 1999-01-12
US20030057482A1 (en) 2003-03-27
KR19990006300A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
DE19801999C2 (de) Halbleitereinrichtung mit hoher Spannungsfestigkeit
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102018103973A1 (de) Siliziumcarbid-halbleiterbauelement
DE19811568A1 (de) Hochspannungs-Leistungshalbleitergerät
DE10041344A1 (de) SJ-Halbleitervorrichtung
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE19651108A1 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung und Herstellungsverfahren derselben
DE10203479A1 (de) Halbleitereinrichtung
DE112011101442T5 (de) Halbleitervorrichtung
DE112006000522T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102008052422A1 (de) Halbleitervorrichtung mit reduzierter Kapazität
DE102010042929A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE112016007257B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE4405682A1 (de) Struktur einer Halbleiteranordnung
DE4333618C2 (de) Injektions-gesteuerter Schottky-Gleichrichter
DE19830332A1 (de) Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld
DE102018203693A1 (de) Halbleitervorrichtung
DE102014101130A1 (de) Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung
DE19908477A1 (de) Halbleitervorrichtung
DE19531369A1 (de) Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluß
DE102021117405A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee