DE19803490A1 - Maschenelektrode sowie Abscheidevorrichtung und Abscheideverfahren unter Verwendung der Maschenelektrode - Google Patents

Maschenelektrode sowie Abscheidevorrichtung und Abscheideverfahren unter Verwendung der Maschenelektrode

Info

Publication number
DE19803490A1
DE19803490A1 DE19803490A DE19803490A DE19803490A1 DE 19803490 A1 DE19803490 A1 DE 19803490A1 DE 19803490 A DE19803490 A DE 19803490A DE 19803490 A DE19803490 A DE 19803490A DE 19803490 A1 DE19803490 A1 DE 19803490A1
Authority
DE
Germany
Prior art keywords
wafer
deposition
anode
solution
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803490A
Other languages
English (en)
Other versions
DE19803490C2 (de
Inventor
Katsuya Kosaki
Masahiro Tamaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to DE19861248A priority Critical patent/DE19861248B4/de
Publication of DE19803490A1 publication Critical patent/DE19803490A1/de
Application granted granted Critical
Publication of DE19803490C2 publication Critical patent/DE19803490C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C25D17/12—Shape or form
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/008—Current shielding devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/028—Electroplating of selected surface areas one side electroplating, e.g. substrate conveyed in a bath with inhibited background plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S204/00—Chemistry: electrical and wave energy
    • Y10S204/07—Current distribution within the bath

Description

Die vorliegende Erfindung betrifft eine Abscheidevor­ richtung und ein Abscheideverfahren zur Bildung einer gleichförmig abgeschiedenen Schicht auf einem Halbleiter­ substrat.
Fig. 7A zeigt eine Vorrichtung zum Abscheiden einer Schicht mit der Vorderseite nach oben nach dem Stand der Technik, bei welcher die Oberfläche eines Wafers 101 mit der Vorderseite nach oben beschichtet wird, und Fig. 7B zeigt eine vergrößerte Ansicht eines Verschluß- bzw. Ver­ siegelungsteils des Wafers 101. Entsprechend der Zeichnung bezeichnet Bezugszeichen 1 ein Gefäß zum Bearbeiten des Wa­ fers, Bezugszeichen 2 bezeichnet eine Abscheidelösungsdüse, Bezugszeichen 2a bezeichnet Löcher einer Ablaufplatte, Be­ zugszeichen 3 bezeichnet ein Abscheidelösungseinspeiserohr, Bezugszeichen 4 bezeichnet ein Abscheidelösungsabflußrohr, Bezugszeichen 5 bezeichnet ein Ablaufrohr, Bezugszeichen 6 bezeichnet einen Abscheidebehälter, Bezugszeichen 7 be­ zeichnet eine Abscheidelösung, Bezugszeichen 8 bezeichnet ein oberes Teil des Gefäßes zur Verarbeitung des Wafers, Bezugszeichen 9 bezeichnet ein unteres Teil des Gefäßes zur Verarbeitung des Wafers, Bezugszeichen 10 bezeichnet einen Kathodenkontakt, Bezugszeichen 11 bezeichnet ein Verschluß- bzw. Versiegelungsmaterial, Bezugszeichen 12 bezeichnet ei­ ne Vorrichtung zum Freisetzen bzw. Ablassen einer Stick­ stoffgaseinspritzung, Bezugszeichen 14 bezeichnet eine Ma­ schenelektrode, Bezugszeichen 16 bezeichnet ein Zusatzver­ schluß- bzw. Zusatzversiegelungsmaterial und Bezugszeichen 101 bezeichnet einen Wafer.
Bei der oben beschriebenen Abscheidevorrichtung fließt die Abscheidelösung 7, welche durch das Abscheidelösungs­ einspeiserohr 3 zugeführt wird, durch das Abscheidelösungs­ abflußrohr 4 ab und zirkuliert während der Periode des Ab­ scheideverfahrens. Eine bestimmte Spannung wird an die Ma­ schenanode 14 und den Wafer 101 über den Kathodenkontakt 10 angelegt, um dadurch eine Abscheidung auf der Oberfläche des Wafers 101 zu bilden. Da bei einer derartigen Vorrich­ tung zum Abscheiden mit der Vorderseite nach oben die Ober­ fläche des Wafers nach oben angeordnet wird, kann ein Ab­ scheiden von Luftblasen auf der Waferoberfläche verhindert werden, und es kann eine abgeschiedene Schicht einer besse­ ren Qualität im Vergleich mit dem Abscheideverfahren mit der Vorderseite nach unten erzielt werden, bei welchem der Wafer mit der Vorderseite nach unten angeordnet wird.
Fig. 8 zeigt eine Verteilung einer Abscheideschicht­ dicke über die Oberfläche eines 4''-Wafers, auf welcher Au in der obigen Abscheidevorrichtung mit einer Stromdichte von 5 mA/cm2 über eine Abscheidezeit von 15 Minuten abge­ schieden wurde, wobei eine Entfernung von dem Waferrand entlang der Abzissenachse und eine Abscheideschichtdicke entlang der Achse der Ordinate dargestellt sind. Aus Fig. 8 ist ersichtlich, daß die Abscheideschichtdicke eine W-Form- Verteilung aufweist, welche eine Spitze in der Mitte des Wafers aufweist und in Richtung auf den Rand zu ansteigt.
Bei einer Untersuchung der Ursache einer derartigen Verteilung der Abscheideschichtdicke wurde herausgefunden, daß die Verteilung der Schichtdicke durch die Verteilung der Größe transportierter Ionen des Abscheidemetalls stark beeinflußt wird, welche durch die Verteilung der Fließge­ schwindigkeit der Abscheidelösung und die Verteilung des elektrischen Felds in der Waferoberfläche bestimmt wird. Da insbesondere bei der oben beschriebenen Abscheidevorrich­ tung in der Mitte des Wafers, welche direkt unter dem Ab­ scheidelösungseinspeisungsrohr 3 lokalisiert ist, die Fließgeschwindigkeit der Abscheidelösung am größten ist und dementsprechend die Menge der transportierten Ionen des Ab­ scheidemetalls am größten ist, wird eine Abscheidung mit der größten Dicke in der Mitte gebildet, während das elek­ trische Feld an dem Rand konzentriert ist, was dazu führt, daß die Abscheidung mit der zweitgrößten Dicke entlang dem Rand des Wafers gebildet wird.
Demgegenüber kann ein derartiges Verfahren verwendet werden, wenn die Fließgeschwindigkeit der durch das Ab­ scheidelösungseinspeiserohr 3 zugeführten Abscheidelösung 7 kleiner gemacht wird, wodurch die Verteilung der Fließge­ schwindigkeit der Abscheidelösung auf der Waferoberfläche reduziert wird. Wenn jedoch ein derartiges Verfahren ver­ wendet wird, wird die Abscheidelösung 7 lokal auf der Wa­ feroberfläche träge, was zu einer geringeren Qualität der Abscheidung führt.
Aufgabe der vorliegenden Erfindung ist es, eine Ab­ scheidevorrichtung und ein Abscheideverfahren zu schaffen, bei welchen die Gleichförmigkeit der Abscheideschichtdicke ohne Änderung der Fließgeschwindigkeit der Zufuhr der Ab­ scheidelösung verbessert wird.
Entsprechend intensiver Untersuchungen der Erfinder wurde herausgefunden, daß die Ungleichmäßigkeit der Ab­ scheideschichtdicke infolge der Fließgeschwindigkeitsver­ teilung der Abscheidelösung abgeschwächt werden kann und eine gleichförmige Verteilung der Abscheideschichtdicke über der Waferoberfläche durch Vorsehen einer Öffnung in der Mitte einer Maschenanode einer Abscheidevorrichtung er­ reicht werden kann, um dadurch eine derartige Verteilung der elektrischen Felddichte zwischen der Maschenanode und dem Wafer zu erzielen, welche an dem mittleren Teil der Wa­ fer kleiner als in dem Teil entlang dem Rand ist, wodurch die vorliegende Erfindung fertiggestellt wird.
Dementsprechend wird bei der vorliegenden Erfindung ei­ ne Anode gegenüber einem Wafer installiert, auf welchem ei­ ne Abscheideschicht aufzutragen ist, zum Erzeugen einer be­ stimmten elektrischen Feldverteilung über der Waferoberflä­ che, wobei die Anode als Maschenelektrode ausgebildet wird, die zum Einspeisen einer Abscheidelösung geeignet ist und in der Mitte eine Öffnung aufweist.
Da die Maschenanode eine Öffnung in der Mitte aufweist, kann eine derartige Verteilung einer elektrischen Feld­ dichte, welche in dem mittleren Teil des Wafers kleiner als in dem Teil entlang dem Rand ist, unter Verwendung der Ma­ schenelektrode als Anode erzielt werden, um zwischen der Elektrode und dem Wafer ein elektrisches Feld zu erzeugen.
Somit kann die Fließgeschwindigkeit der Abscheidelösung in dem mittleren Teil des Wafers kleiner als in dem Teil entlang dem Rand gemacht werden, wodurch es ermöglicht wird, die Ungleichmäßigkeit der Abscheideschichtdicke in­ folge der Verteilung der Fließgeschwindigkeit der Abschei­ delösung abzuschwächen, was bei dem Stand der Technik eine Schwierigkeit darstellt, wodurch die Gleichförmigkeit der Abscheideschichtdicke über der Waferoberfläche verbessert wird.
Die Maschenanode kann entweder als Elektrode, die durch Weben eines fadenähnlichen Materials wie in Fig. 2A darge­ stellt hergestellt wird, oder als Elektrode ausgebildet sein, welche durch Stanzen von Löchern in eine Schicht wie in Fig. 2B dargestellt hergestellt wird.
Die vorliegende Erfindung stellt ebenfalls eine Ab­ scheidevorrichtung bereit, welche einen Abscheidetank, in dem ein Wafer derart plaziert wird, daß die Abscheideober­ fläche oben liegt, eine Abscheidelösungseinspeiseeinrich­ tung zum Veranlassen, daß die von oben auf die Abscheide­ oberfläche des Wafers in der Mitte davon eingespeiste Ab­ scheidelösung von der Mitte der Abscheideoberfläche des Wa­ fers auf den Rand zu fließt, und eine Maschenanode auf­ weist, welche einem Wafer gegenüberliegend zum Erzeugen ei­ ner Verteilung eines elektrischen Felds unter Verwendung der Wafer als Kathode installiert wird, wobei eine Öffnung in der Mitte der Maschenelektrode gebildet ist, um eine Verteilung der elektrischen Felddichte zu erzielen, welche in dem mittleren Teil der Wafer kleiner als in dem Teil entlang dem Rand ist.
Da die Abscheidevorrichtung der vorliegenden Erfindung die Maschenanode verwendet, welche eine Öffnung in der Mitte aufweist, kann eine derartige Verteilung der elektri­ schen Felddichte erzielt werden, die-in dem mittleren Teil der Wafer kleiner als in dem Teil entlang dem Rand ist, und als Ergebnis kann eine Ungleichmäßigkeit der Abscheide­ schichtdicke infolge der Verteilung der Fließgeschwindig­ keit der Abscheidelösung abgeschwächt werden, d. h. ein An­ steigen der Abscheideschichtdicke an dem mittleren Teil des Wafers infolge der Verteilung der Fließgeschwindigkeit der Abscheidelösung kann durch Verringern der elektrischen Felddichte in dem mittleren Teil des Wafers unterdrückt werden, wodurch es ermöglicht wird, die Gleichförmigkeit der Abscheideschichtdicke über der Waferoberfläche zu ver­ bessern.
Die Maschenanode ist eine kreisförmige Elektrode, wel­ che einen Durchmesser etwa gleich dem Durchmesser des Wa­ fers aufweist, und die Öffnung der Maschenanode ist vor­ zugsweise eine kreisförmige Öffnung mit einem Durchmesser von 40 bis 80% des Durchmessers des Wafers.
Zur Verbesserung der Gleichförmigkeit der Abscheide­ schichtdicke wird vorzugsweise die Maschenanode verwendet, welche dieselbe Kreisform wie der Wafer besitzt und eben­ falls eine kreisförmige Öffnung eines Durchmessers von 40 bis 80% des Durchmessers des Wafers aufweist.
Entsprechend der vorliegenden Erfindung wird ebenfalls ein Verfahren zum Beschichten der Oberfläche eines Wafers mit den Schritten bereitgestellt: Veranlassen, daß die der Abscheideoberfläche zugeführte Abscheidelösung von der Mitte der Abscheideoberfläche des Wafers auf den Rand zu fließt, Erzeugen eines elektrischen Felds zwischen dem Wa­ fer und der Maschenanode, welche gegenüber dem Wafer ange­ ordnet ist, und Erzeugen einer derartigen Verteilung des elektrischen Felds, so daß die Ungleichmäßigkeit der Ab­ scheideschichtdicke, die entlang des Flusses der Abschei­ delösung hervorgerufen wird, unter Verwendung der Maschen­ elektrode mit der Öffnung an dem mittleren Teil davon abge­ schwächt wird.
Unter Verwendung eines derartigen Verfahrens kann eine gleichförmige Abscheideschicht erzielt werden.
Die vorliegende Erfindung stellt ebenfalls einen Wafer für Halbleiterbauelemente bereit, welche mit einer durch das obige Verfahren abgeschiedenen Abscheideschicht verse­ hen ist, wobei die Verteilung der Abscheideschichtdicke auf dem Wafer etwa 10% und insbesondere 5% beträgt.
Die vorliegende Erfindung wird in der nachfolgenden Be­ schreibung unter Bezugnahme auf die Zeichnung erläutert.
Fig. 1A zeigt eine Querschnittsansicht einer Abscheide­ vorrichtung der vorliegenden Erfindung.
Fig. 1B zeigt eine partielle Querschnittsansicht der Abscheidevorrichtung der vorliegenden Erfindung.
Fig. 2A und 2B zeigen Draufsichten auf die Maschen­ anode der vorliegenden Erfindung.
Fig. 3 stellt eine Beziehung zwischen dem Durchmesser der in der Maschenanode gebildeten Öffnung und der Gleich­ förmigkeit der Abscheideschichtdicke dar, wenn die Abschei­ devorrichtung der vorliegenden Erfindung verwendet wird.
Fig. 4 stellt eine Verteilung der Dicke der unter Ver­ wendung der Abscheidevorrichtung der vorliegenden Erfindung gebildeten Abscheidung dar.
Fig. 5 zeigt eine Querschnittsansicht eines Verfahrens zur Herstellung von Halbleiterbauelementen unter Verwendung der Abscheidevorrichtung der vorliegenden Erfindung.
Fig. 6 zeigt eine Draufsicht auf das mit der Abscheide­ schicht versehenen Halbleiterbauelement, welche durch das Verfahren der vorliegenden Erfindung abgeschieden wird.
Fig. 7A zeigt eine Querschnittsansicht der Abscheide­ vorrichtung nach dem Stand der Technik.
Fig. 7B zeigt eine partielle Querschnittsansicht der Abscheidevorrichtung nach dem Stand der Technik.
Fig. 8 zeigt eine Verteilung der Dicke der unter Ver­ wendung der Abscheidevorrichtung nach dem Stand der Technik gebildeten Abscheidung.
Fig. 1 stellt eine Abscheidevorrichtung einer ersten Ausführungsform der vorliegenden Erfindung dar, wobei zu dem Bezugszeichen von Fig. 6 identische Bezugszeichen ent­ sprechende Komponenten bezeichnen.
Bei dem Abscheideverfahren der vorliegenden Erfindung werden zuerst ein oberes Teil 8 eines Waferbearbeitungsbe­ hälters und ein unteres Teil 9 des Waferbearbeitungsbehäl­ ters voneinander getrennt, wobei ein Wafer 101 an das unte­ re Teil des Waferbearbeitungsbehälters beispielsweise durch eine Roboter-Übertragungseinrichtung plaziert wird, so daß die Abscheideoberfläche oben liegt, und das untere Teil 9 des Waferbearbeitungsbehälters bewegt sich nach oben oder das obere Teil des Waferbearbeitungsbehälters bewegt sich nach unten, um den Wafer 101 und einen in einem Verschluß- bzw. Versiegelungsmaterial 11 enthaltenen Kathodenkontakt 10 (siehe Fig. 7B) miteinander in Kontakt zu bringen, und ein Verbindungspunkt zwischen dem oberen Teil 8 des Wafer­ bearbeitungsbehälters und des unteren Teils 9 des Waferbe­ arbeitungsbehälters wird durch die Versiegelungsmaterialien 11, 16 verschlossen.
Danach wird eine Abscheidelösung 7 durch ein Abschei­ delösungseinspeiserohr 3 zugeführt, welches über der Mitte des Wafers 101 installiert ist, um den Waferbearbeitungsbe­ hälter 1 zu füllen, während die Abscheidelösung 7 durch die Löcher einer Ablaufplatte 2a und der Maschenelektrode 14 auf den Wafer 101 fließt und von der Mitte auf den Rand des Wafers 101 fließt, um gegebenenfalls durch ein über dem Rand angeordnetes Abscheidelösungsabflußrohr 4 abzufließen und zu zirkulieren.
Als Abscheidelösung 7 wird üblicherweise eine Au-Ab­ scheidelösung, welche Natriumgoldsulfit oder Kaliumgoldzya­ nid als Hauptkomponente enthält, verwendet, während die Temperatur der Abscheidelösung üblicherweise auf etwa 50 bis 70°C festgelegt wird.
Wenn eine derartige Abscheidelösung 7 zirkuliert, wird die Fließgeschwindigkeit der Abscheidelösung 7 über der Wa­ feroberfläche an der Mitte des Wafers 101 maximal und ver­ ringert sich in Richtung auf den Rand zu mit einer konzen­ trischen Verteilung. Daher sind Ionen des Abscheidemetalls, welche transportiert werden, in dem mittleren Teil des Wa­ fers 101 konzentriert, und wenn die in Fig. 6 dargestellte Abscheidevorrichtung nach dem Stand der Technik verwendet wird, wird die Abscheideschicht in dem mittleren Teil des Wafers dicker.
Andererseits ist bei der vorliegenden Erfindung wie in Fig. 2A dargestellt eine kreisförmige Öffnung 14a bei­ spielsweise in der Mitte der Maschenanode 14 installiert, wodurch ein elektrisches Feld zwischen der Maschenanode 14 und dem Wafer 101 derart gebildet wird, daß die elektrische Felddichte in dem mittleren Teil des Wafers 101 sich ver­ ringert (d. h. die elektrischen Kraftlinien dünn verteilt sind), während die Fließgeschwindigkeit der Abscheidelösung so verbleibt, wie sie ist.
Fig. 2A stellt eine Maschenanode mit einer Öffnung 14a dar, welche in der Mitte der gewobenen Maschenelektrode ei­ ner mit Ti/Pt überzogenen Schicht vorgesehen ist, welche durch eine Maschenanode ersetzt werden kann, die aus einem Pt/Ta/Pt-Überzugsmaterial gebildet ist und eine Mehrzahl von gestanzten Löchern und eine Öffnung 14'a aufweist, wel­ che in der Mitte der Elektrode vorgesehen ist. Der Durch­ messer der Maschenanode besitzt vorzugsweise denselben Be­ trag wie der Durchmesser des zu überziehenden Wafers, und bei dieser Ausführungsform beträgt der Durchmesser der Ma­ schenanode vorzugsweise etwa 120 mm, da angenommen wird, daß ein 4-Zoll-Wafer Gegenstand der Abscheidung ist.
Die Verteilung des elektrischen Felds über dem Wafer kann durch ein Verfahren gesteuert - werden, welches bei­ spielsweise in dem japanischen Gebrauchsmuster Kokai Nr. 6-37354 offenbart ist, wobei eine Ablenkplatte zwischen der Maschenanode 14 und dem Wafer 101 installiert wird, obwohl bei einem derartigen Verfahren die Richtung des Flusses der Abscheidelösung geändert wird, was im Gegensatz zu der Er­ findung zu einer Verschlechterung der Gleichförmigkeit der Verteilung der Dicke der Abscheidung führt.
Somit besitzt das elektrische Feld zwischen der Ma­ schenanode 14 und dem Wafer 101 in dem mittleren Teil der Wafer eine geringere elektrische Felddichte, so daß die Ab­ scheidereaktion in dem mittleren Teil des Wafers 101 unter­ drückt wird, und es wird ein Effekt des Verkleinerns bzw. Verdünnens der Abscheidung in dem mittleren Teil des Wafers 101 erzielt.
Als Ergebnis schwächt eine derartige Verteilung der elektrischen Felddichte die Ungleichmäßigkeit der Abschei­ deschichtdicke infolge der Verteilung der Fließgeschwindig­ keit der Abscheidelösung ab, insbesondere kann das Anstei­ gen der Abscheideschichtdicke in dem mittleren Teil des Wa­ fers infolge der Verteilung der Fließgeschwindigkeit der Abscheidelösung durch Verringern der elektrischen Feld­ dichte in einem derartigen Teil unterdrückt werden, wodurch es ermöglicht wird, die Gleichförmigkeit der Abscheide­ schichtdicke auf der Waferoberfläche zu verbessern.
Fig. 3 zeigt eine Beziehung zwischen dem Öffnungsdurch­ messer (dem Lochdurchmesser in der Anode) und dem gemesse­ nen Wert der Dickengleichförmigkeit (3 σ/m:m mittlere Dicke an 21 Punkten), wenn die Öffnung 14a der Maschenanode 14 eines Durchmessers von 123 mm geändert wird.
Aus Fig. 3 ist ersichtlich, daß dann, wenn die Schicht­ dickengleichförmigkeit in dem Fall 60% beträgt, bei welchem der Durchmesser des Anodenlochs den Wert 0 aufweist, näm­ lich in dem Fall der herkömmlichen Struktur, bei welcher keine Öffnung vorgesehen ist, die Schichtdickengleichför­ migkeit auf 10% oder weniger durch Vorsehen einer Öffnung verbessert wird, und es kann insbesondere dann, wenn der Öffnungsdurchmesser 45 mm beträgt, eine äußerst gute Gleichförmigkeit der Schichtdicke von etwa 5% erzielt wer­ den.
Die in Fig. 3 dargestellten Ergebnisse und andere Er­ gebnisse zeigen, daß die Öffnung der Maschenanode in dem mittleren Teil der Elektrode vorzugsweise mit einem Durch­ messer in einem Bereich von 40 bis 80% des Durchmessers der Maschenanode gebildet wird, was nahezu gleich dem Durchmes­ ser des Wafers ist.
Fig. 4 stellt eine Verteilung einer Abscheideschicht­ dicke über der Oberfläche einer 4-Zoll-Wafer dar, welche unter Verwendung der Maschenanode 14 beschichtet wird und derart hergestellt wird, daß der Durchmesser der Anodenöff­ nung 75% des Anodendurchmessers beträgt, wobei ein Abstand von dem Waferrand entlang der Achse der Abszisse und eine Abscheideschichtdicke entlang der Achse der Ordinate gra­ phisch dargestellt sind. Die Abscheidebedingungen sind die­ selben wie in dem in Fig. 8 dargestellten Fall: die Strom­ dichte beträgt 5 mA/cm2, und die Abscheidezeit beträgt 12 Minuten.
Entsprechend einem Vergleich der Verteilung der unter Verwendung der Maschenanode 14 der vorliegenden Erfindung erlangten Abscheideschichtdicke und der Verteilung der un­ ter Verwendung der in Fig. 8 dargestellten herkömmlichen Maschenanode erlangten Abscheideschichtdicke ist ersicht­ lich, daß die Schichtdicke in der Mitte auf etwa 4,5 µm ver­ ringert wird, was nahe der mittleren Abscheideschichtdicke in dem Fall von Fig. 4 ist, im Gegensatz zu 6 µm bei dem in Fig. 8 dargestellten Fall, und das Verringern der Schicht­ dicke an einer Position 15 mm nach innen von dem Rand der in Fig. 8 überwachten Wafer wird in dem Fall von Fig. 4 aufge­ hoben.
Dies liegt vermutlich daran, daß die elektrische Feld­ dichte in der Nähe der Mitte des Wafers in dem Fall verrin­ gert ist (die elektrischen Kraftlinien dünn verteilt sind), wobei die Maschenanode der vorliegenden Erfindung verwendet wird und eine Abscheidereaktion in dem mittleren Teil des Wafers im Vergleich mit dem Stand der Technik unterdrückt wird. Da ebenfalls die Abscheidereaktion in dem mittleren Teil unterdrückt wird, werden Ionen des Abscheidemetalls, welche bei der Abscheidereaktion in dem mittleren Teil bei dem Stand der Technik verbraucht werden würden, durch den Fluß der Abscheidelösung transportiert und entlang dem Rand der Wafer eingespeist, und daher wird das Verringern der Schichtdicke in einem Teil etwa 15 mm von dem Rand der Wafer nach innen gerichtet, was entsprechend Fig. 8 beobachtet wird, wahrscheinlich durch die Zufuhr von Ionen des Ab­ scheidemetalls unterdrückt.
Fig. 5 stellt ein Verfahren zum Herstellen von Halblei­ terbauelementen dar, bei welchem die mit der oben beschrie­ benen Maschenanode versehene Abscheidevorrichtung verwendet wird.
Zuerst wird eine Abscheidezuführungsschicht (eine lami­ nierte Schicht aus beispielsweise Ti/Au, TiW/Au, Cr/Au, usw.) 102 auf dem aus Si, GaAs oder dergleichen hergestell­ ten Halbleiterwafer 101 wie in Fig. 5A dargestellt durch Aufdampfung oder Zerstäubung gebildet.
Danach wird eine Fotoresiststruktur 103 durch Bildüber­ tragung auf den Halbleiterwafer 101 wie in Fig. 5B darge­ stellt gebildet, auf welchem die Abscheidezufuhrschicht 102 gebildet worden ist. Zu diesem Zeitpunkt verbleibt eine Kontaktstruktur 103a dort, wo die Fotoresiststruktur 103 nicht gebildet worden ist, an einem oder mehreren Plätzen entlang dem Rand des Wafers 101.
Dann wird der Wafer 101 auf dem unteren Teil 9 des Wa­ ferbearbeitungsbehälters der Abscheidevorrichtung (vgl. Fig. 1A) der vorliegenden Erfindung plaziert, während das obere Teil 8 des Waferbearbeitungsgefäßes mit einem Versie­ gelungs- bzw. Verschlußmaterial 11 wie einem O-Ring über dem Wafer 101 plaziert wird und um den Wafer herum mit dem Verschlußmaterial 11 verschlossen wird. Zu diesem Zeitpunkt sind der Kathodenkontakt 10, welcher in dem Verschlußmate­ rial 11 enthalten ist, und die Kontaktstruktur 103(a), wel­ che um dem Halbleiterwafer 101 herum vorgesehen ist, elek­ trisch miteinander verbunden (vgl. Fig. 1B).
Nun wird die Abscheidelösung 7 in den Waferbearbei­ tungsbehälter 1 durch das Abscheidelösungseinspeiserohr 3 eingeführt. Die Abscheidelösung 7 wird aus dem über der Mitte des Wafers 101 lokalisierten Abscheidelösungseinspei­ serohr 3 durch Löcher 2a der Ablaufplatte und die Maschen­ anode 14 dem Wafer 101 zugeführt, fließt danach über die Oberfläche des Wafers 101 von dem mittleren Teil davon auf den Rand zu und fließt durch das über dem Waferrand instal­ lierte Abflußrohr 4 aus dem Waferbearbeitungsbehälter 1 her­ aus und zirkuliert.
Danach wird ein elektrisches Feld mit einer Stromdichte von mehreren Milliampere/cm2 bis zu mehreren zehn Milliam­ pere/cm2 an die Maschenanode 14 und die Kathode, nämlich die Zufuhrschicht 102 auf dem Wafer 101 beispielsweise bei einer Konstantstromelektrolyse angelegt, wodurch eine Ab­ scheidung auf der Oberfläche des Wafers 101 unter Verwen­ dung der Fotoresiststruktur 103, die auf dem Wafer 101 als Maske vorgesehen ist, durchgeführt wird.
Da bei der oben beschriebenen Abscheidevorrichtung (Fig. 1A) die Elektrode mit einem Loch in der Mitte wie in Fig. 2A und 2B dargestellt als Maschenanode 14 verwendet wird, ist die elektrische Felddichte in dem mittleren Teil des Wafers 1 kleiner als an dem Rand, wodurch es ermöglicht wird, die Abscheideschicht 104 mit einer gleichförmigeren Dicke als bei der Verwendung einer herkömmlichen Abscheide­ vorrichtung (Fig. 6) zu bilden.
Als letztes wird der Wafer 101 wie in Fig. 5D darge­ stellt aus dem Waferbearbeitungsbehälter herausgenommen, und es werden, nachdem die Resiststruktur 103 durch eine Behandlung mit einem organischen Lösungsmittel wie durch Ablösen mit Sauerstoff oder dergleichen entfernt worden ist, Teile von der Abscheidezufuhrschicht 102, an welchen die Abscheideschicht 104 nicht gebildet ist, durch RIE oder ein Ionenzerkleinerungsverfahren (ion milling process) ent­ fernt, um die gewünschte Abscheidestruktur zu erlangen.
Das obige Herstellungsverfahren kann auf die Bildung von Au-Anschlüssen auf einem Si-Wafer, einem GaAs-Wafer oder dergleichen, einer Au-Abscheidung, einer Verdrahtung oder einer Abscheidung einer Elektrode angewandt werden.
Fig. 6 zeigt eine Draufsicht auf das Halbleiterbauele­ ment mit der Abscheideschicht, die durch das Verfahren der vorliegenden Erfindung abgeschieden worden ist. Entspre­ chend der Figur bezeichnet Bezugszeichen 21 eine Abscheide­ schicht.
Im allgemeinen wird aus einer Wafer eine Mehrzahl von Halbleiterbauelementen hergestellt. Unter Verwendung des Verfahrens der vorliegenden Erfindung kann bei dem Wafer eine gute Gleichförmigkeit der Abscheideschicht (der Ver­ teilung der Abscheideschichtdicke) von etwa 10% und insbe­ sondere von 5% erzielt werden, so daß eine gute Gleichför­ migkeit der Abscheideschicht zwischen den auf der Wafer ge­ bildeten Halbleiterbauelementen erzielt werden kann.
Vorstehend wurde eine Maschenelektrode sowie eine Ab­ scheidevorrichtung und ein Abscheideverfahren unter Verwen­ dung der Maschenelektrode offenbart, wobei die Gleichför­ migkeit der Abscheideschichtdicke ohne Ändern der Fließge­ schwindigkeit bei der Zufuhr der Abscheidelösung verbessert ist. Durch Vorsehen einer Öffnung in der Mitte einer Ma­ schenanode einer Abscheidevorrichtung wird eine Verteilung einer elektrischen Felddichte zwischen der Maschenanode und einem Wafer derart erlangt, daß die elektrische Felddichte in dem mittleren Teil des Wafers kleiner als in dem Teil entlang dem Rand ist.

Claims (12)

1. Abscheidevorrichtung mit:
einem Abscheidebehälter, in welchen ein Wafer derart plaziert wird, daß die Abscheideoberfläche oben liegt,
einer Abscheidelösungseinspeiseeinrichtung zum Veran­ lassen, daß die auf die Abscheideoberfläche des Wafers in der Mitte davon aufgebrachte Abscheidelösung von der Mitte der Abscheideoberfläche des Wafers auf den Rand zu fließt, und
einer Anode, welche gegenüberliegend der Wafer instal­ liert ist, zum Erzeugen einer elektrischen Feldverteilung unter Verwendung der Wafer als Kathode,
wobei eine Öffnung in der Mitte der Anode gebildet ist, um eine Verteilung einer elektrischen Felddichte zu erzielen, die in dem mittleren Teil des Wafers geringer als in dem Teil entlang dem Rand ist.
2. Abscheidevorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Anode als kreisförmige Elektrode mit ei­ nem Durchmesser etwa gleich dem Durchmesser des Wafers aus­ gebildet ist.
3. Abscheidevorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Öffnung der Anode kreisförmig mit einem Durchmesser von 40 bis 80% des Durchmessers des Wafers aus­ gebildet ist.
4. Abscheidevorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Anode als Maschenelektrode ausgebildet ist, durch welche die Abscheidelösung zugeführt werden kann.
5. Abscheidevorrichtung nach Anspruch 4, dadurch gekenn­ zeichnet, daß die Maschenelektrode von abgeschiedenen Ti/Pt-Schichten umhüllt ist.
6. Abscheidevorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Anode als Plattenelektrode mit einer Mehrzahl von Löchern ausgebildet ist, durch welche die Ab­ scheidelösung zugeführt werden kann.
7. Abscheidevorrichtung nach Anspruch 6, dadurch gekenn­ zeichnet, daß die Plattenelektrode aus einer mit Pt-Schich­ ten überzogenen Ta-Platte gebildet ist.
8. Verfahren zum Beschichten einer Oberfläche eines Wa­ fers, mit den Schritten:
Veranlassen, daß die auf die Abscheideoberfläche des Wafers aufgebrachte Abscheidelösung von der Mitte der Ab­ scheideoberfläche des Wafers auf den Rand zu fließt,
Erzeugen eines elektrischen Felds zwischen dem Wafer und der Anode, welche gegenüber dem Wafer angeordnet ist, und
Erzeugen einer elektrischen Feldverteilung, welche die Ungleichförmigkeit der Abscheideschichtdicke, welche ent­ lang des Flusses der Abscheidelösung hervorgerufen wird, unter Verwendung der Anode mit der Öffnung an dem mittleren Teil davon abschwächt.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Anode als Maschenelektrode ausgebildet wird, durch wel­ che Abscheidelösung zugeführt werden kann.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Anode als Plattenelektrode mit einer Vielzahl von Lö­ chern ausgebildet wird, durch welche die Abscheidelösung zugeführt werden kann.
11. Wafer für Halbleiterbauelemente, welche mit einer durch das Verfahren von Anspruch 8 abgeschiedenen Abscheide­ schicht versehen sind, dadurch gekennzeichnet, daß die Ver­ teilung der Abscheideschichtdicke auf dem Wafer etwa 10% beträgt.
12. Wafer für Halbleiterbauelemente, welche mit einer durch das Verfahren von Anspruch 8 abgeschiedenen Abscheide­ schicht versehen sind, dadurch gekennzeichnet, daß die Ver­ teilung der Abscheideschichtdicke auf dem Wafer etwa 5% be­ trägt.
DE19803490A 1997-04-28 1998-01-29 Abscheidevorrichtung Expired - Fee Related DE19803490C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19861248A DE19861248B4 (de) 1997-04-28 1998-01-29 Verfahren zum Beschichten einer Oberfläche eines Wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11095097A JP3462970B2 (ja) 1997-04-28 1997-04-28 メッキ処理装置およびメッキ処理方法

Publications (2)

Publication Number Publication Date
DE19803490A1 true DE19803490A1 (de) 1998-10-29
DE19803490C2 DE19803490C2 (de) 2003-04-24

Family

ID=14548661

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803490A Expired - Fee Related DE19803490C2 (de) 1997-04-28 1998-01-29 Abscheidevorrichtung

Country Status (4)

Country Link
US (3) US6033540A (de)
JP (1) JP3462970B2 (de)
KR (1) KR19980079372A (de)
DE (1) DE19803490C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999054920A2 (en) * 1998-04-21 1999-10-28 Applied Materials, Inc. Electro-chemical deposition cell for face-up processing of single semiconductor substrates
WO2003006718A1 (en) * 2001-07-13 2003-01-23 Applied Materials, Inc. Method and apparatus for encapsulation of an edge of a substrate during an electro-chemical deposition process

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3462970B2 (ja) * 1997-04-28 2003-11-05 三菱電機株式会社 メッキ処理装置およびメッキ処理方法
US6402923B1 (en) * 2000-03-27 2002-06-11 Novellus Systems Inc Method and apparatus for uniform electroplating of integrated circuits using a variable field shaping element
US6176992B1 (en) * 1998-11-03 2001-01-23 Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
US6413388B1 (en) * 2000-02-23 2002-07-02 Nutool Inc. Pad designs and structures for a versatile materials processing apparatus
US6251235B1 (en) * 1999-03-30 2001-06-26 Nutool, Inc. Apparatus for forming an electrical contact with a semiconductor substrate
US6902659B2 (en) * 1998-12-01 2005-06-07 Asm Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
US7425250B2 (en) * 1998-12-01 2008-09-16 Novellus Systems, Inc. Electrochemical mechanical processing apparatus
US7427337B2 (en) * 1998-12-01 2008-09-23 Novellus Systems, Inc. System for electropolishing and electrochemical mechanical polishing
US6197182B1 (en) 1999-07-07 2001-03-06 Technic Inc. Apparatus and method for plating wafers, substrates and other articles
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures
US6953522B2 (en) * 2000-05-08 2005-10-11 Tokyo Electron Limited Liquid treatment method using alternating electrical contacts
US6921551B2 (en) * 2000-08-10 2005-07-26 Asm Nutool, Inc. Plating method and apparatus for controlling deposition on predetermined portions of a workpiece
US7754061B2 (en) * 2000-08-10 2010-07-13 Novellus Systems, Inc. Method for controlling conductor deposition on predetermined portions of a wafer
US20040170753A1 (en) * 2000-12-18 2004-09-02 Basol Bulent M. Electrochemical mechanical processing using low temperature process environment
US7172497B2 (en) * 2001-01-05 2007-02-06 Asm Nutool, Inc. Fabrication of semiconductor interconnect structures
US20020139684A1 (en) * 2001-04-02 2002-10-03 Mitsubishi Denki Kabushiki Kaisha Plating system, plating method, method of manufacturing semiconductor device using the same, and method of manufacturing printed board using the same
US6524463B2 (en) 2001-07-16 2003-02-25 Technic, Inc. Method of processing wafers and other planar articles within a processing cell
US6558750B2 (en) 2001-07-16 2003-05-06 Technic Inc. Method of processing and plating planar articles
US6989084B2 (en) * 2001-11-02 2006-01-24 Rockwell Scientific Licensing, Llc Semiconductor wafer plating cell assembly
US6830673B2 (en) * 2002-01-04 2004-12-14 Applied Materials, Inc. Anode assembly and method of reducing sludge formation during electroplating
JP3759043B2 (ja) * 2002-01-21 2006-03-22 東京エレクトロン株式会社 陽極化成装置、陽極化成方法
JP3896027B2 (ja) * 2002-04-17 2007-03-22 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
US6811669B2 (en) * 2002-08-08 2004-11-02 Texas Instruments Incorporated Methods and apparatus for improved current density and feature fill control in ECD reactors
DE10247051A1 (de) * 2002-10-09 2004-04-22 Polymer Latex Gmbh & Co Kg Latex und Verfahren zu seiner Herstellung
US20040099534A1 (en) * 2002-11-27 2004-05-27 James Powers Method and apparatus for electroplating a semiconductor wafer
US6966976B1 (en) 2003-01-07 2005-11-22 Hutchinson Technology Incorporated Electroplating panel with plating thickness-compensation structures
US7100954B2 (en) * 2003-07-11 2006-09-05 Nexx Systems, Inc. Ultra-thin wafer handling system
US7648622B2 (en) * 2004-02-27 2010-01-19 Novellus Systems, Inc. System and method for electrochemical mechanical polishing
US7837851B2 (en) * 2005-05-25 2010-11-23 Applied Materials, Inc. In-situ profile measurement in an electroplating process
EP1839695A1 (de) * 2006-03-31 2007-10-03 Debiotech S.A. Vorrichtung zur Injektion einer medizinischen Flüssigkeit
US8500985B2 (en) * 2006-07-21 2013-08-06 Novellus Systems, Inc. Photoresist-free metal deposition
JP2008098449A (ja) * 2006-10-12 2008-04-24 Ebara Corp 基板処理装置及び基板処理方法
US20080237048A1 (en) * 2007-03-30 2008-10-02 Ismail Emesh Method and apparatus for selective electrofilling of through-wafer vias
DE102008045260B8 (de) * 2008-09-01 2010-02-11 Rena Gmbh Vorrichtung und Verfahren zum Galvanisieren von Substraten in Prozesskammern
JP6222145B2 (ja) * 2015-03-11 2017-11-01 トヨタ自動車株式会社 金属皮膜の成膜装置およびその成膜方法
JP2018040048A (ja) * 2016-09-09 2018-03-15 株式会社東芝 電気めっき装置、電気めっき方法、及び半導体装置の製造方法
GB201701166D0 (en) * 2017-01-24 2017-03-08 Picofluidics Ltd An apparatus for electrochemically processing semiconductor substrates
CN111560638B (zh) * 2020-07-06 2021-06-29 苏州清飙科技有限公司 晶圆电镀设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421969A (en) 1977-07-19 1979-02-19 Tdk Corp Method of manufacturing insoluble electrode
JPS5817638A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd バンプ形成装置
US4530742A (en) * 1983-01-26 1985-07-23 Ppg Industries, Inc. Electrode and method of preparing same
US4589969A (en) * 1984-10-12 1986-05-20 Yurkov Leonid I Electrode for electrolysis of solutions of electrolytes and process for producing same
DE3776187D1 (de) * 1986-04-17 1992-03-05 Eltech Systems Corp Elektrode mit platinmetallkatalysator in der oberflaechenschicht und ihre verwendung.
JPH05175158A (ja) * 1991-12-20 1993-07-13 Fujitsu Ltd めっき装置
JP3200468B2 (ja) * 1992-05-21 2001-08-20 日本エレクトロプレイテイング・エンジニヤース株式会社 ウエーハ用めっき装置
JPH0625899A (ja) * 1992-07-10 1994-02-01 Nec Corp 電解メッキ装置
JP3221519B2 (ja) * 1992-11-24 2001-10-22 ティーディーケイ株式会社 めっき装置
JP3289459B2 (ja) * 1993-12-29 2002-06-04 カシオ計算機株式会社 メッキ方法及びメッキ装置
JP3377849B2 (ja) * 1994-02-02 2003-02-17 日本エレクトロプレイテイング・エンジニヤース株式会社 ウエーハ用メッキ装置
US5391285A (en) * 1994-02-25 1995-02-21 Motorola, Inc. Adjustable plating cell for uniform bump plating of semiconductor wafers
JP3462970B2 (ja) * 1997-04-28 2003-11-05 三菱電機株式会社 メッキ処理装置およびメッキ処理方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999054920A2 (en) * 1998-04-21 1999-10-28 Applied Materials, Inc. Electro-chemical deposition cell for face-up processing of single semiconductor substrates
WO1999054920A3 (en) * 1998-04-21 2000-04-06 Applied Materials Inc Electro-chemical deposition cell for face-up processing of single semiconductor substrates
WO2003006718A1 (en) * 2001-07-13 2003-01-23 Applied Materials, Inc. Method and apparatus for encapsulation of an edge of a substrate during an electro-chemical deposition process
US6908540B2 (en) 2001-07-13 2005-06-21 Applied Materials, Inc. Method and apparatus for encapsulation of an edge of a substrate during an electro-chemical deposition process

Also Published As

Publication number Publication date
DE19803490C2 (de) 2003-04-24
JP3462970B2 (ja) 2003-11-05
KR19980079372A (ko) 1998-11-25
US6500325B2 (en) 2002-12-31
US6033540A (en) 2000-03-07
US6210554B1 (en) 2001-04-03
JPH10298795A (ja) 1998-11-10
US20010000891A1 (en) 2001-05-10

Similar Documents

Publication Publication Date Title
DE19803490A1 (de) Maschenelektrode sowie Abscheidevorrichtung und Abscheideverfahren unter Verwendung der Maschenelektrode
DE19820878A1 (de) Verfahren zum Abscheiden einer Materialschicht auf einem Substrat und Plattierungssystem
DE69632591T2 (de) Flexible kontinuierliche kathodenschaltung für die elektrolytische beschichtung von c4, tab microbump und schaltungen im ultragrossmassstab
DE2648274A1 (de) Verfahren zum selektiven elektroplattieren eines bereiches einer oberflaeche
DE112012006956T5 (de) Verfahren zum kantenlosen Pulse Plating und Säubern des Metalls von Solarzellen
DE4114752A1 (de) Plasmabearbeitungsverfahren und -vorrichtung
DE10311575B4 (de) Verfahren zum elektrolytischen Metallisieren von Werkstücken mit Bohrungen mit einem hohen Aspektverhältnis
DE2546697A1 (de) Verfahren zum elektrochemischen abscheiden eines materials auf einem halbleiterkoerper
DE2917654A1 (de) Anordnung und verfahren zum selektiven, elektrochemischen aetzen
DE1077024B (de) Verfahren zum elektrolytischen Strahlplattieren von Indium oder Gallium
DE2823973A1 (de) Verfahren zur herstellung eines halbleiters und nach diesem verfahren hergestellter halbleiter
DE102016116411A1 (de) Hochohmige virtuelle Anode für eine Galvanisierungszelle
EP0038447A1 (de) Vorrichtung zum partiellen Galvanisieren von leitenden oder leitend gemachten Oberflächen
EP0369983B1 (de) Verfahren und Vorrichtung zur elektrolytischen Herstellung einer Metallfolie
DE2753936A1 (de) Verfahren zur bildung einer eisenfolie bei hohen stromdichten
DE19861248B4 (de) Verfahren zum Beschichten einer Oberfläche eines Wafers
EP1323463B1 (de) Verfahren sowie Vorrichtung zur Herstellung eines Metallmembranfilters
DE102019207313A1 (de) Apparat zur Herstellung einer Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE2348182C3 (de) Verfahren zur galvanischen Abscheidung einer Metallschicht auf der Oberfläche eines Halbleiterkörpers
EP0054695B1 (de) Verfahren zum Erzeugen von Dendriten durch Galvanisieren und Vorrichtung zur Durchführung des Verfahrens
DE10345379B3 (de) Vorratstank für Prozessflüssigkeiten mit einer reduzierten Menge an Blasen und Verfahren zum Betreiben desselben
EP2619354B1 (de) Verfahren zum entschichten von werkstücken
EP0795047A1 (de) Verfahren zur herstellung einer korrosions- und verschleissschützenden oxidschicht mit örtlich reduzierter schichtdicke auf der metalloberfläche eines werkstücks
DE19831529C2 (de) Verfahren zum Herstellen einer Elektrode
DE19600782C1 (de) Verfahren zum Herstellen von nebeneinanderliegenden Gräben oder Löchern in einem elektrisch nichtisolierenden Substrat, insbesondere einem Halbleitersubstrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 19861248

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 19861248

Country of ref document: DE

Kind code of ref document: P

8304 Grant after examination procedure
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee