DE19825081B4 - Halbleiterdünnfilm und Halbleitervorrichtung und Herstellungsverfahren - Google Patents

Halbleiterdünnfilm und Halbleitervorrichtung und Herstellungsverfahren Download PDF

Info

Publication number
DE19825081B4
DE19825081B4 DE19825081A DE19825081A DE19825081B4 DE 19825081 B4 DE19825081 B4 DE 19825081B4 DE 19825081 A DE19825081 A DE 19825081A DE 19825081 A DE19825081 A DE 19825081A DE 19825081 B4 DE19825081 B4 DE 19825081B4
Authority
DE
Germany
Prior art keywords
semiconductor layer
semiconductor
thin film
crystal
rod
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19825081A
Other languages
English (en)
Other versions
DE19825081A1 (de
Inventor
Hisashi Ohtani
Shunpei Yamazaki
Jun Koyama
Yasushi Ogata
Akiharu Miyanaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE19825081A1 publication Critical patent/DE19825081A1/de
Application granted granted Critical
Publication of DE19825081B4 publication Critical patent/DE19825081B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/973—Substrate orientation

Abstract

Halbleiterdünnfilm, der einen zusammengesetzten Körper einer Vielzahl von stabförmigen oder flachstabförmigen Kristallen darstellt, der folgendes umfasst: eine erste Kristallkörnung in der Vielzahl von stabförmigen oder flachstabförmigen Kristallen; und eine zweite Kristallkörnung neben der ersten Kristallkörnung in der Vielzahl von stabförmigen oder flachstabförmigen Kristallen; wobei eine Korngrenze zwischen der ersten Kristallkörnung und der zweiten Kristallkörnung ausgebildet ist; wobei ein Ausrichtungsverhältnis der {110} Ebenen der Kristalle des Halbleiterdünnfilms 0,9 oder mehr betragt; wobei ein erster Kristallgitterrand der ersten Kristallkörnung kontinuierlich mit einem zweiten Kristallgitterrand der zweiten Kristallkörnung verbunden ist, so dass die Korngrenze gequert wird; und wobei ein Halogenelement in dem Halbleiterdünnfilm enthalten ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf einen Halbleiterdünnfilm, der auf einem Substrat ausgebildet ist, das eine isolierende Oberfläche hat, und auf eine Halbleitervorrichtung, die einen solchen Halbleiterdünnfilm als aktive Schicht verwendet. Die Erfindung bezieht sich insbesondere auf einen solchen Halbleiterdünnfilm und eine Halbleitervorrichtung, in welcher der Halbleiterdünnfilm aus einem Material hergestellt ist, das Silizium als Hauptkomponente enthält.
  • In dieser Beschreibung wird der Ausdruck ”Halbleitervorrichtung” so verwendet, daß er alle Vorrichtungen einschließt, die unter Verwendung eines Halbleiters funktionieren, wobei insbesondere die folgenden Vorrichtungen eingeschlossen sind.
    • (1) Einzelne Elemente wie ein Dünnfilmtransistor
    • (2) Halbleiterschaltungen unter Verwendung eines einzelnen Elementes aus (1)
    • (3) Elektrooptische Vorrichtungen unter Verwendung eines einzelnen Elements aus (1) oder einer Halbleiterschaltung aus (2)
    • (4) Elektronische Schaltungen, die eine Halbleiterschaltung aus (2) oder eine elektrooptische Vorrichtung aus (3) verwenden.
  • BESCHREIBUNG DES STANDES DER TECHNIK
  • In den letzten Jahren haben die Techniken des Ausbildens von Dünnfilmtransistoren (TFTs) unter Verwendung eines Halbleiterdünnfilms (Dicke: Hunderte oder Tausende von Angström, wobei 1 Angström = 0,1 nm), der auf einem Substrat ausgebildet ist, das eine isolierende Oberfläche aufweist, eine stärkere Aufmerksamkeit gewonnen. Dünnfilmtransistoren werden im allgemeinen in verschiedenen elektronischen Vorrichtungen, wie ICs und elektrooptischen Vorrichtungen verwendet, und sie werden nun mit hoher Geschwindigkeit entwickelt, insbesondere als Schaltelemente von Bildanzeigevorrichtungen.
  • Beispielsweise wird in Flüssigkristallanzeigevorrichtungen versucht, TFTs auf alle Arten elektronischer Schaltungen anzuwenden, wie auf eine Bildpunktmatrixschaltung, in welcher Bildpunktgebiete, die in Matrixform angeordnet sind, einzeln gesteuert werden, auf eine Treiberschaltung für das Steuern der Bildpunktmatrixschaltung oder eine logische Schaltung (eine Prozessorschaltung, eine Speicherschaltung oder dergleichen) für das Verarbeiten eines externen Datensignals.
  • Aktuell werden in der Praxis TFTs, die einen amorphen Siliziumfilm als aktive Schicht verwenden, verwendet. TFTs, die einen kristallinen Siliziumfilm verwenden, wie beispielsweise einen Polysiliziumfilm, sind jedoch für elektrische Schaltungen nötig, wie eine Treiberschaltung und eine logische Schaltung, die bei einer noch höheren Geschwindigkeit arbeiten sollen.
  • Techniken des aktuellen Anmelders sind beispielsweise in den Druckschriften JP 07-130652 A und JP 08-078329 A beschrieben und als Verfahren für das Ausbilden eines kristallinen Siliziumfilms auf einem Glassubstrat bekannt. Der Inhalt dieses Veröffentlichungen ist hier durch Bezugnahme eingeschlossen. Durch das Verwenden eines Katalysatorelements für eine Beschleunigung der Kristallisation eines amorphen Siliziumfilms, gestatten die Techniken dieser Veröffentlichungen die Ausbildung eines Kristallsiliziumfilm, der eine überragende Kristallinität hat, bei einer Hitzebehandlung von 500–600°C für ungefähr 4 Stunden.
  • Insbesondere ist die Technik der Druckschrift JP 08-078329 A so gestaltet, daß die obige Technik verwendet wird, um das Kristallwachstum in einer Richtung zu bewirken, die ungefähr parallel zur Substratoberfläche verläuft. Die aktuellen Anmelder nennen ein sich ergebendes kristallisiertes Gebiet insbesondere ein ”laterales Wachstumsgebiet”.
  • Es kann jedoch sogar eine Treiberschaltung, die unter Verwendung solcher TFTs konstruiert ist, nicht vollständig die geforderte Leistung erreichen. Insbesondere ist es aktuell unmöglich, unter Verwendung konventioneller TFTs Hochgeschwindigkeitsschaltungen zu konstruieren, die bei extrem hohen Geschwindigkeiten (Megahertz bis Gigahertz) arbeiten sollen.
  • Um die Kristallinität eines kristallinen Siliziumfilms, der Korngrenzen aufweist (ein sogenannter polykristalliner Siliziumfilm), zu verbessern, haben die Erfinder Versuche durchgeführt, wie das bei einen halbamorphen Halbleiter ( JP 57-160121 A etc.) und einen einbereichigen Halbleiter ( JP 08-139019 A ) beispielhaft beschrieben wurde.
  • Das den Halbleiterfilmen, die in den obigen Veröffentlichungen beschrieben wurden, gemeinsame Konzept besteht darin, Korngrenzen im wesentlichen harmlos zu machen. Das heißt, die wichtigste Aufgabe bestand darin, im wesentlichen Korngrenzen zu eliminieren, um somit eine sanftere Bewegung der Träger (Elektronen oder Löcher) zu ermöglichen.
  • Die in den obigen Veröffentlichungen beschriebenen Halbleiterfilme sind jedoch nach immer ungenügend, wenn es darum geht, den logischen Schaltungen zu gestatten, den erforderlichen Hochgeschwindigkeitsbetrieb durchzuführen. Das heißt, um ein Leiterplattensystem (system-on-panel) zu verwirklichen, das logische Schaltungen einschließt, ist es notwendig, ein Material zu entwickeln, das unbekannt ist, das heißt, ein vollständig neues Material.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, die obige Anforderung zu erfüllen, das heißt, einen Halbleiterdünnfilm zu liefern, mit dem eine Halbleitervorrichtung verwirklicht werden kann, die eine extrem gute Leistung aufweist, die eine Konstruktion einer solchen Hochgeschwindigkeitslogikschaltung gestattet, wie das konventionelle TFTs nicht liefern können, und eine Halbleitervorrichtung zu liefern, die einen solchen Halbleiterdünnfilm verwendet.
  • Die Erfindung liefert einen Halbleiterdünnfilm, der einen zusammengefügten Körper einer Vielzahl von stabförmigen oder flachstabförmigen Kristallen darstellt, bei der die Oberflächenausrichtung ungefähr gleich der Ausrichtung der {110} Ebenen der Kristalle ist, und in dem nahezu alle Kristallgitter an jeder Korngrenze eine Kontinuität aufweisen.
  • Gemäß einem anderen Aspekt der Erfindung wird ein Halbleiterdünnfilm bereitgestellt, der ein zusammengefügter Körper einer Vielzahl von stabförmigen oder flachstabförmigen Kristallen ist, wobei die Oberflächenausrichtung ungefähr gleich der Ausrichtung der {110} Ebenen der Kristalle ist, und worin nahezu alle Gitterränder, die erkannt werden, so liegen, daß sie jegliche Korngrenze unterschiedlicher Kristallkörner gerade queren und da kontinuierlich sind.
  • Die Erfindung bezieht sich auf Techniken für die Realisierung der obigen Halbleiterdünnfilme. Halbleitervorrichtungen, die unter Verwendung der obigen jeweiligen Halbleiterdünnfilme erzeugt werden, haben die folgenden Merkmale:
    • (1) Mindestens das Kanalausbildungsgebiet besteht aus einem Halbleiterdünnfilm, der ein zusammengefügter Körper einer Vielzahl von stabförmigen oder flachstabförmigen Kristallen ist, wobei die Oberflächenausrichtung des Halbleiterdünnfilms ungefähr gleich der Ausrichtung der {110} Ebenen der Kristalle ist, und wobei fast alle Kristallgitter des Halbleiterdünnfilms eine Kontinuität an jeder Kristallgrenze aufweisen.
    • (2) Mindestens das Kanalausbildungsgebiet besteht aus einem Halbleiterdünnfilm, der ein zusammengefügter Körper einer Vielzahl von stabförmigen oder flachstabförmigen Kristallen ist, wobei die Oberflächenausrichtung des Halbleiterdünnfilms ungefähr gleich der Ausrichtung der {110} Ebenen der Kristalle ist, und fast alle der Gitterränder des Halbleiterdünnfilms, die erkannt werden, so liegen, daß sie jede Korngrenze verschiedener Kristallkörner gerade queren und dort kontinuierlich sind.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1A und 1B sind HR-TEM Photographien vergrößerter Kristallkörner eines Halbleiterfilms;
  • 2A–2C zeigen schematisch Richtungsverhältnisse eines Kristalls;
  • 3A–3C sind Photographien und eine schematische Zeichnung, von denen jede ein elektronisches Strahlbeugungsmuster zeigt;
  • 4 ist eine Kurve, die eine elektrische Charakteristik eines Dünnfilmtransistors zeigt;
  • 5 ist eine Kurve, die Frequenzcharakteristika eines Ringoszillators zeigt;
  • 6 ist eine Photographie, die ein Ausgangsspektrum eines Ringoszillators zeigt;
  • 7 ist eine Kurve, die eine Skalierungsregel zeigt;
  • 8A–8E und 9A–9D zeigen ein Herstellverfahren eines Dünnfilmtransistors gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 10A–10E zeigen ein Herstellverfahren eines Dünnfilmtransistors gemäß einer vierten Ausführungsform der Erfindung;
  • 11A–11E zeigen ein Herstellverfahren eines Dünnfilmtransistors gemäß einer fünften Ausführungsform der Erfindung;
  • 12A–12D, 13A–13D und 14A–14C zeigen ein Herstellverfahren eines aktiven Matrixsubstrats gemäß einer sechsten Ausführungsform der Erfindung.
  • 15A und 15B zeigen Konfigurationen aktiver Matrixsubstrate gemäß einer siebten Ausführungsform der Erfindung.
  • 16A und 16B zeigen Konfigurationen aktiver Matrixsubstrate gemäß einer achten Ausführungsform der Erfindung;
  • 17 ist eine Schnittansicht, die eine Flüssigkristallvorrichtung gemäß einer neunten Ausführungsform der Erfindung zeigt;
  • 18 ist eine perspektivische Ansicht eines aktiven Matrixsubstrats gemäß einer neunten Ausführungsform;
  • 19A–19F zeigen Beispiele elektronischer Vorrichtungen (Anwendungsprodukte) gemäß einer elften Ausführungsform der Erfindung;
  • 20 zeigt schematisch, wie das Kristallwachstum voranschreitet;
  • 21A und 21B sind TEM-Photographien, die Kristallkörner eines Kristallsiliziumfilms zeigen;
  • 22A–22C zeigen ein Modell, das sich auf die Erzeugung und das Verschwinden von Defekten bezieht; und
  • 23 ist eine Kurve, die Konzentrationsprofile von C, N und O zeigt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die vorliegende Erfindung, wie sie oben zusammengefaßt wurde, wird nachfolgend im Detail unter Verwendung von Ausführungsformen beschrieben.
  • AUSFÜHRUNGSFORM 1
  • Diese Ausführungsform ist auf ein Herstellverfahren eines Halbleiterdünnfilms gemäß der Erfindung und auf eine Halbleitervorrichtung (insbesondere eines TFTs) unter Verwendung des Halbleiterdünnfilms als dessen aktiver Schicht gerichtet. Das Herstellverfahren wird hauptsächlich unter Bezug auf die 8A–8E bis 9A–9D beschrieben. Nach der Beschreibung des Herstellungsverfahrens, hat man Kenntnis in Verbindung mit dem TFT dieser Erfindung erhalten, und es erfolgt eine Beschreibung seiner Kristallstruktur und seiner elektrischen Eigenschaften.
  • Als erstes wird ein Quarzsubstrat 801 als ein Substrat, das eine isolierende Oberfläche hat, vorbereitet. Ein Siliziumsubstrat, auf dem ein thermischer Oxidationsfilm ausgebildet wird, kann statt des Quartsubstrates 801 verwendet werden. Weiterhin ist es möglich, einen amorphen Siliziumfilm auf einem Quarzsubstrat auszubilden, und ihn dann durch eine vollständige thermische Oxidation in einen isolierenden Film umzuwandeln. Weiterhin kann ein Quarzsubstrat, ein Keramiksubstrat oder ein Siliziumsubstrat verwendet werden, auf denen ein Siliziumnitridfilm als isolierendem Film ausgebildet wird.
  • Dann wird ein amorpher Siliziumfilm 802 mit einer solchen Dicke ausgebildet, daß die endgültige Dicke (das ist die Dicke nach der Dickenverminderung durch thermische Oxidation) einen Wert von 10–75 nm (vorzugsweise 15–45 nm) annimmt. Es ist wichtig, daß die Konzentrationen der Unreinheiten im Film während der Filmausbildung sorgfältig gehandhabt werden.
  • In dieser Ausführungsform werden die Konzentration von C (Kohlenstoff), N (Stickstoff), O (Sauerstoff) und S (Schwefel), bei denen es sich um typische Unreinheiten im amorphen Siliziumfilm 802 handelt, so gehandhabt, daß sie weniger als 5 × 1018 Atome/cm3 (vorzugsweise 1 × 1018 Atome/cm3 oder weniger) betragen. Wenn irgendeine dieser Unreinheiten mit einer Konzentration höher als der obige Wert vorkommt, wird sie die Kristallisierung nachteilig beeinflussen und möglicherweise die Filmqualität nach der Kristallisierung vermindern.
  • 23 zeigt das Ergebnis einer SIMS-(sekundäre Ionenmassenspektroskopie)-Analyse, in welcher die Konzentrationen der Unreinheiten in einem amorphen Siliziumfilm, der unter den Bedingungen dieser Ausführungsform hergestellt wurde, gemessen wurde. Die Probe gestaltete sich derart, daß ein 0,5 μm dicker amorpher Siliziumfilm auf einem Siliziumwafer ausgebildet wurde. Wie man aus 23 sieht, wurde darauf geachtet, daß die Konzentrationen des C, N und O innerhalb der obigen Bereiche liegen. Es sei angemerkt, daß in dieser Beschreibung die Konzentration eines Elements in einem Film durch einen Minimalwert in einem SIMS-Meßergebnis definiert wird.
  • Damit die Konzentrationen von C, N und O innerhalb der obigen Bereiche liegen, ist es wünschenswert, daß ein Niederdruck-CVD-Ofen, der in dieser Ausführungsform verwendet wird, einer Trockenreinigung auf regulärer Basis unterworfen wird, um seine Filmausbildungskammer sauber zu halten. Die Trockenreinigung kann durch das Einleiten eines CIF3 (Chlorfluorid) Gases mit 100–300 sccm durch den Ofen, der auf ungefähr 200–400°C aufgeheizt ist, und das Reinigen der Filmausbildungskammer durch Fluor, das durch eine thermische Zersetzung gebildet wird, erfolgen.
  • Nach dem Wissen der Erfinder können Ablagerungen (die hauptsächlich aus Materialien mit Silizium als Hauptkomponente bestehen) von ungefähr 2 μm Dicke vollständig innerhalb von 4 Stunden entfernt werden, wenn die Temperatur im Ofen auf 300°C und die Flußrate des CIF3 Gases auf 300 sccm festgesetzt wird.
  • Die Konzentration des Wasserstoffs im amorphen Siliziumfilm 802 ist auch ein sehr wichtiger Parameter; es scheint, daß ein Film mit besserer Kristallität durch das Verringern des Wasserstoffgehaltes erhalten wird. Somit wird bevorzugt, daß der amorphe Siliziumfilm 802 durch eine Niederdruck-CVD ausgebildet wird. Es ist möglich, durch das Optimieren der Filmausbildungsbedingungen Plasma-CVDs zu benutzen.
  • Dann wird der Schritt der Kristallisierung des amorphen Siliziumfilm 802 durch Verwendung der Technik, die von den Erfindern entwickelt wurde, und die in der Druckschrift JP 07-130652 A beschrieben ist, deren gesamter Inhalt hiermit durch Bezugnahme eingeschlossen wird, durchgeführt. Obwohl jede der Techniken, die in den ersten und zweiten Ausführungsformen dieser Veröffentlichung beschrieben sind, verwendet werden kann, sofern die vorliegende Erfindung betroffen ist, so wird die Technik der zweiten Ausführungsform (im Detail beschrieben in der Druckschrift JP 08-078329 A ) bevorzugt.
  • Gemäß der Technik, die in der Druckschrift JP 08-078329 A beschrieben ist, wird ein erster Maskenisolationsfilm 803 für das Auswählen eines Katalysatorelementzugabegebietes ausgebildet. Der Maskenisolationsfilm 803 hat eine Vielzahl von Öffnungen, durch die ein Katalysatorelement hinzugegeben wird. Die Position des Kristallgebietes kann durch diese Öffnungen bestimmt werden.
  • Dann wird eine Ni enthaltende Schicht 804 durch das Aufbringen einer Lösung, die Nickel (Ni) als Katalysatorelement für das Beschleunigen der Kristallisierung des amorphen Siliziumfilms 802 (siehe 8A) enthält, mittels Schleuderbeschichten ausgebildet. Beispiele verwendbarer Katalysatorelemente sind außer Nickel Kobalt (Co), Eisen (Fe), Palladium (Pd), Platin (Pt), Kupfer (Cu), Gold (Au) und Germanium (Ge).
  • Das Verfahren des Hinzufügens des Katalysatorelements kann auch eine Ionenimplantierung oder eine Plasmadotierung sein, von denen jedes eine Widerstandsmaske verwendet. Diese Techniken sind bei der Konstruktion miniaturisierter Schaltungen wirksam, da die Verminderung des Gebietes, das durch das Katalysatorelementhinzufügungsgebiet belegt wird, und die Steuerung der Wachstumslänge des seitlichen Wachstumsgebietes leichter gemacht werden.
  • Nachdem der Katalysatorelementhinzufügungsschritt beendet wurde, wird eine Wasserstoffentfernung bei 450°C für 1 Stunde durchgeführt, und dann wird der amorphe Siliziumfilm 802 durch das Durchführen einer Hitzebehandlung bei 500–700°C (typischerweise 550–650°C) für 4–24 Stunden in einer inerten Atmosphäre oder einer Sauerstoffatmosphäre kristallisiert. In dieser Ausführungsform wird eine Hitzebehandlung bei 570°C für 14 Stunden in einer Stickstoffatmosphäre durchgeführt.
  • Zu dieser Zeit schreitet die Kristallisierung des amorphen Siliziumfilms 802 hauptsächlich bei den Kernen, die im mit Nickel angereicherten Gebiet 805 auftreten, fort, und es wird ein Kristallgebiet 806 als Ergebnis des Wachstums ausgebildet, das ungefähr parallel zur Oberfläche des Substrates 801 verläuft (siehe 8B). Die Erfinder nennen das Kristallgebiet 806 ein laterales Wachstumsgebiet. Das laterale Wachstumsgebiet ist vorteilhaft, da es als ganzes eine überlegene Kristallität aufweist, da seine Ansammlung von Kristallen im allgemeinen eine gleiche Kristallität aufweist.
  • Ein Gebiet, das laterales Wachstumsgebiet genannt werden kann, wird mikroskopisch auch in dem Fall ausgebildet, wenn die Technik, die in der ersten Ausführungsform der oben erwähnten Druckschrift JP 07-130652 A beschrieben ist, verwendet wird. Diese Technik weist jedoch das Problem der Steuerbarkeit der Korngrenzen auf, da die Kerne nicht gleichmäßig in einer Ebene auftauchen.
  • Nachdem die Hitzebehandlung für die Kristallisierung beendet wurde, wird der Maskenisolationsfilm 803 entfernt, und eine Musterausbildung wird durchgeführt, um eine inselförmige Halbleiterschicht (aktive Schicht) 807 auszubilden, die aus einem Teil des lateralen Wachstumsgebietes 806 besteht.
  • Dann wird ein Gate-Isolationsfilm 808 ausgebildet, wobei es sich um einen Isolationsfilm handelt, der Silizium enthält. Die Dicke des Gate-Isolationsfilmes 808 kann im Bereich von 20–250 nm eingestellt werden, nachdem sie in einem späteren thermischen Oxidationsschritt erhöht wird. Das Filmausbildungsverfahren kann ein bekanntes Gasphasenverfahren (Plasma-CVD, Sputtern oder dergleichen) umfassen.
  • Dann wird, wie in 8C gezeigt, eine Hitzebehandlung (ein Katalysatorelementgetterverfahren) durchgeführt, um die Konzentration des Katalysatorelements (Nickel) zu vermindern. Bei dieser Hitzebehandlung wird ein Halogenelement in die Verarbeitungsatmosphäre eingeschlossen, um den Metallelementgettereffekt des Halogenelements zu verwenden.
  • Um den Gettereffekt des Halogenelements voll zu verwirklichen, ist es vorteilhaft, die Hitzebehandlung bei einer Temperatur von über 700°C durchzuführen. Bei 700°C oder weniger besteht die Möglichkeit, daß die Halogenverbindung in der Verarbeitungsatmosphäre kaum zersetzt wird, und man keinen Gettereffekt erhält.
  • In Anbetracht dessen wird die Hitzebehandlung bei einer Temperatur von über 700°C durchgeführt, vorzugsweise bei 800–1000°C (typischerweise 950°C), und die Verarbeitungszeit wird auf 0,1 bis 6 Stunden (typischerweise 0,5 bis 1 Stunde) festgesetzt.
  • In dieser Ausführungsform wird eine Hitzebehandlung bei 950°C für 30 Minuten in einer Atmosphäre, die 0,5 bis 10 Volumenprozent Wasserstoffchlorid (HCl) (in dieser Ausführungsform 3 Volumenprozent) bezüglich einer Sauerstoffatmosphäre enthält, durchgeführt. Eine höhere HCL-Dichte als die des oben angegebene Bereich ist nicht vorteilhaft, da Unebenheiten ausgebildet werden, deren Tiefe oder Höhe gleich ist der Dicke der aktiven Schicht 807.
  • Außer HCL kann auch eine oder mehrere der Verbindungen typischer Halogenelemente, einschließlich HF, NF3, HBr, Cl2, CIF3, BCL3, F2 und Br2 verwendet werden.
  • In diesem Schritt wird beachtet, daß Nickel in der aktiven Schicht 807 durch die Tätigkeit des Chlors gegettert und in die Luft in Form von Nickelchlorid, das flüchtig ist, entlassen wird. Nach der Ausführung dieses Schrittes ist die Konzentration von Nickel in der aktiven Schicht 807 auf 5 × 1017 Atome/cm3 oder weniger vermindert.
  • Der Wert 5 × 1017 Atome/cm3 stellt die untere Erkennungsgrenze von SIMS dar. In einer Analyse der TFTs, die experimentell durch die Erfinder hergestellt wurden, wurde kein Einfluß von Nickel auf die TFT Eigenschaften gefunden, wenn die Nickelkonzentration 1 × 1018 Atome/cm3 oder weniger (vorzugsweise 5 × 1017 Atome/cm3 oder weniger) betrug. In dieser Beschreibung wird die Konzentration der Unreinheiten durch einen Minimalwert in einem SIMS-Messungsergebnis definiert.
  • Bei der obigen Hitzebehandlung schreitet die thermische Oxidationsreaktion an der Schnittstelle zwischen der aktiven Schicht 807 und dem Gate-Isolationsfilm 808 fort, wobei die Dicke des Gate-Isolationsfilms 808 so stark zunimmt, wie die Dicke eines sich ergebenden thermischen Oxidationsfilms. Durch das Ausbilden eines thermischen Oxidationsfilms in dieser Art, kann man eine Halbleiter/Isolationsfilm-Schnittstelle mit einer sehr kleinen Zahl von Schnittstellenzuständen erhalten. Die Hitzebehandlung liefert auch den Effekt, daß ein Fehler in der thermischen Oxidationsfilmausbildung an den Enden der aktiven Schicht 807 (Kantenverdünnung) verhindert werden kann.
  • Zur Verbesserung der Filmqualität des Gate-Isolationsfilms 808 ist das Durchführen einer Hitzebehandlung bei 950°C für ungefähr 1 Stunde in einer Stickstoffatmoshäre nach der obigen Hitzebehandlung in einer Halogenatmosphäre vorteilhaft.
  • Es wurde durch eine SIMS-Analyse herausgefunden, daß das Halogenelement, das bei der Getter-Behandlung verwendet wurde, in der aktiven Schicht 807 mit einer Konzentration von 1 × 1015 bis 1 × 1020 Atomen/cm3 verbleibt. Es wurde durch eine SIMS-Analyse auch herausgefunden, daß das Halogenelement in einer hohen Konzentration zwischen der aktiven Schicht 807 und dem thermischen Oxidationsfilm, der durch die Hitzebehandlung ausgebildet wurde, besteht.
  • Wie bei den anderen Elementen zeigt eine SIMS-Analyse, daß die Konzentrationen typischer Unreinheiten von C, N, O und S weniger als 5 × 1018 Atome/cm3 (typischerweise 1 × 1018 Atome/cm3 oder weniger) betragen.
  • Danach wird ein (nicht gezeigter) Metallfilm, der Aluminium als Hauptkomponente aufweist, ausgebildet und dann in ein Gateelektrodenstartteil 809 ausgeformt (siehe 8D). In dieser Ausführungsform wird ein Aluminiumfilm, der Scandium in einer Konzentration von 2 Gewichtsprozent enthält, ausgeformt. Statt eines Aluminiumfilms kann auch ein Tantalfilm, ein leitender Siliziumfilm etc. verwendet werden.
  • In dieser Stufe wird eine Technik der Erfinder, die in der nicht geprüften japanischen Patentveröffentlichung Nr. 7-135318 beschrieben ist, deren gesamte Offenbarung hier durch Bezugnahme aufgenommen wird, verwendet. Diese Veröffentlichung beschreibt eine Technik des Ausbildens von Source- und Drain-Gebieten und Unreinheitsgebieten niedriger Konzentration in einer selbstausrichtenden Art durch das Verwenden eines Oxydfilms der durch eine Anodisierung gebildet wird.
  • Zuerst wird in einer Stufe, bei der eine (nicht gezeigte) Widerstandsmaske, die für die Musterausbildung des Aluminiumfilms verwendet wurde, so gelassen wird, wie sie ist, eine Anodisierung in einer wäßrigen 3% Oxalsäurelösung durchgeführt, wobei ein poröser anodischer Oxydfilm 810 ausgebildet wird.
  • Die Dicke des porösen anodischen Oxydfilms 810 nimmt mit der Oxidationszeit zu. Da die Widerstandsmaske auf der oberen Oberfläche verbleibt, wird der poröse anodische Oxidfilm 810 nur auf den Seitenflächen des Gatelelektrodenstartteils 809 ausgebildet. Gemäß der Technik der Veröffentlichung Nr. 7-135318 entspricht die Filmdicke der Länge der Verunreinigungsgebiete niedriger Konzentration (von denen eines als LDD-Gebiet bezeichnet wird). In dieser Ausführungsform wird die Anodisierung unter solchen Bedingungen durchgeführt, daß die Filmdicke 700 nm beträgt.
  • Dann wird nach Entfernen der (nicht gezeigten) Widerstandsmaske, eine Anodisierung in einem Elektrolyt durchgeführt, das man durch das Mischen von Weinsäure (3%) in eine Ethylenglycollösung erhält. Als Ergebnis wird ein dichter, nicht poröser anodischer Oxidschichtfilm 811 ausgebildet. Da das Elektrolyt den porösen anodischen Oxidfilm 810 durchdringt, wird der anodische Oxidfilm 811 auch innerhalb des porösen anodischen Oxidfilm 810 ausgebildet.
  • Die Dicke des nicht porösen anodischen Oxidfilms 811 wird durch die angewandte Spannung bestimmt. In dieser Ausführungsform wird die Anodisierung mit einer Spannung von 80 V durchgeführt, um eine Filmdicke von ungefähr 100 nm zu liefern.
  • Ein Aluminiumfilm 812, der nach den obigen beiden Anodisierungsschritten verbleibt, dient im wesentlichen als Gate-Elektrode.
  • Nachdem der Zustand der 8E auf die obige Weise erreicht wurde, wird der Gate-Isolationsfilm 808 durch ein Trockenätzen durch das Verwenden der Gate-Elektrode 812 und dem porösen anodischen Oxidfilm 810 als Maske weggeätzt. Dann wird der poröse anodische Oxidfilm 810 entfernt. Die Endteile eines sich ergebenden Gate-Isolationsfilms 813 stehen in der Dicke des porösen anodischen Oxidfilms 810 vor (siehe 9A).
  • Dann wird ein Schritt des Hinzufügens eines Verunreinigungselements für das Erzeugen eines Leitfähigkeitstyps durchgeführt. Das Verunreinigungselement kann P (Phosphor) oder As (Arsen) für die n-Typ Leitfähigkeit und B (Bor) für die p-Typ Leitfähigkeit sein.
  • In diesem Schritt wird das erste Hinzufügen einer Verunreinigung mit einer hohen Beschleunigungsspannung durchgeführt, um n– Gebiete 814 und 815 auszubilden. Da die Beschleunigungsspannung ungefähr 80 kV beträgt, wird das Verunreinigungselement nicht nur auf die offengelegten Teile der aktiven Schicht sondern auch auf Teile der aktiven Schicht, die unter den offengelegten Endteilen des Gate-Isolierfilms 813 (siehe 9B) liegen, hinzugefügt. Die Einstellungen werden so vorgenommen, daß die n– Gebiete 814 und 815 eine Verunreinigungskonzentration von 1 × 1018 bis 1 × 1019 Atome/cm3 aufweisen.
  • Es wird dann ein zweites Hinzufügen von Verunreinigungen bei einer niedrigen Beschleunigungsspannung durchgeführt, um n+ Gebiete 816 und 817 auszubilden. Da die Beschleunigungsspannung nur ungefähr 10 kV beträgt, dient der Gate-Isolationsfilm 813 als eine Maske (siehe 9C). Die Einstellungen werden so vorgenommen, daß n+ Gebiete 816 und 817 einen Flächenwiderstand von 500 Ω oder weniger (vorzugsweise 300 Ω oder weniger) aufweisen.
  • Unter den Unreinheitsgebieten, die durch den obigen Schritt ausgeformt wurden, werden die n+ Gebiete zu einem Source-Gebiet 816 und einem Drain-Gebiet 817, und die n– Gebiete werden Verunreinigungsgebiete 818 niedriger Konzentration. Da das Verunreinigungselement nicht zum Teil der aktiven Schicht direkt unter der Gate-Elektrode 813 hinzugefügt wird, so wird dieser Teil im wesentlichen ein eigenleitendes Kanalausbildungsgebiet 819.
  • Wegen des Effektes des Schwächens eines starken elektrischen Feldes, das sich zwischen dem Kanalausbildungsgebiet 819 und dem Drain-Gebiet 817 entwickelt, wird das Verunreinigungsgebiet 818 ein LDD-(leicht dotiertes Drain-)-Gebiet genannt.
  • Nachdem die aktive Schicht auf obige Art vervollständigt wurde, wird das Verunreinigungselement durch eine Kombination einer Ofenausglühung, einer Laserausglühung, einer Lampenausglühung etc. aktiviert. Zur selben Zeit wird die Beschädigung der aktiven Schicht, die im Verunreinigungselementhinzufügungsschritt verursacht wurde, repariert.
  • Dann wird ein 500 nm dicker Zwischenschichtisolationsfilm 820 ausgebildet, bei dem es sich um einen Siliziumdioxydfilm, einen Siliziumnitridfilm, einen Siliziumoxynitridfilm, einen organischen Harzfilm oder einen mehrlagigen Film davon handeln kann.
  • Polyimid, Acryl, Polyamid, Polyimidamid oder dergleichen können als organisches Harzfilmmaterial verwendet werden. Die Verwendung eines organischen Harzfilms ist in den folgenden Punkten vorteilhaft. Beispielsweise kann ein Film leicht ausgebildet werden (1), ein Dickfilm kann leicht ausgebildet werden (2), die parasitäre Kapazität kann durch dessen kleine relative Dielektrizitätskonstante vermindert werden (3), und die Flachheit ist hoch (4).
  • Dann werden, nachdem Kontaktlöcher ausgebildet sind, eine Source-Elektrode 821 und eine Drain-Elektrode 822 ausgebildet. Schließlich wird die ganze Vorrichtung durch das Erhitzen des ganzen Substrats bei 350°C für 1–2 Stunden in einer Wasserstoffatmosphäre hydriert, wobei freie Bindungen in den Filmen (insbesondere in der aktiven Schicht) abgeschlossen werden.
  • Ein TFT, der eine in 9D gezeigte Struktur hat, wird somit hergestellt. Die Merkmale des so hergestellten TFT werden nachfolgend beschrieben.
  • KENNTNISSE ÜBER DIE KRISTALLSTRUKTUR DER AKTIVEN SCHICHT
  • Mikroskopisch hat eine aktive Schicht, die durch das obige Herstellungsverfahren ausgebildet wurde, eine Kristallstruktur, in welcher eine Vielzahl von stabförmigen oder flachstabförmigen Kristallen nahezu parallel zueinander in einer solchen Regelmäßigkeit angeordnet sind, daß sie in eine bestimmte Richtung gerichtet sind. Dies kann leicht durch eine Beobachtung mittels eines TEM-(Transmissionselektronenmikroskop)-Verfahrens bestätigt werden.
  • 1A ist eine HR-TEM(hochauflösende Transmissionselektronenmikroskop)-Photographie mit einem Vergrößerungsfaktor von acht Millionen einer Korngrenze zwischen stabförmigen und flachstabförmigen Kristallen. In dieser Beschreibung ist eine Korngrenze definiert als eine Grenze, die an einer Schnittstelle ausgebildet ist, wo stabförmige oder flachstabförmige Kristalle miteinander in Kontakt treten, und sie unterscheidet sich somit von einer makroskopischen Korngrenze, die durch die Kollision lateraler Wachstumsgebiete ausgebildet wird.
  • Das oben erwähnte HR-TEM-Verfahren ist eine Technik, in welcher ein Elektronenstrahl vertikal auf eine Probe angewandt wird, und eine Anordnung von Atomen oder Molekülen wird durch das Verwenden von Interferenzen zwischen den ausgesendeten Elektronen oder den elastisch zerstäubten Elektronen ausgewertet.
  • Beim HR-TEM Verfahren kann ein Anordnungszustand von Kristallgittern als Gitterrand erkannt werden. Somit kann durch Beobachten von Korngrenzen ein Bindungszustand der Atome an Korngrenzen geschätzt werden. Obwohl ein Gitterrand wie schwarze und weiße Streifen erscheint, werden solche Streifen durch einen Unterschied im Kontrast verursacht, wobei sie keine Atompositionen anzeigen.
  • 1A ist eine typische HR-TEM Photographie eines kristallinen Siliziumfilms, den man durch die Erfindung erhält, und sie zeigt einen Zustand, bei dem zwei verschiedene Kristallkörner einander an einer Korngrenze kontaktieren, die von links oben nach rechts unten verläuft. Die zwei Kristallkörner haben ungefähr eine der Ausrichtung der {110} Ebenen der Kristalle, obwohl ein kleiner Unterschied zwischen ihren Kristallachsen existiert.
  • Wie später beschrieben wird, zeigt eine Untersuchung einer Vielzahl von Kristallkörnern durch einen Elektronenstrahlbeugung, daß fast alle Kristallkörner ungefähr eine Ausrichtung der {110} Ebenen der Kristalle haben.
  • Viele der untersuchten Kristallkörner sollten eine (011) Oberfläche und eine (101) Oberfläche haben, wobei diese äquivalenten Oberflächen zusammen durch eine {110} Oberfläche dargestellt werden. Dies wird kurz unter Bezug auf die 2A–2C beschrieben.
  • 2A zeigt schematisch ein Kristallkorn, dessen Kristalloberfläche eine {110} Ebene darstellt (die Kristallachse beträgt <110>). Eine {110} Kristalloberfläche umfaßt eine <111> Achse, eine <100> Achse, etc.
  • Die Notation der 2A ist ein Beispiel einer Indexnotation, basierend auf der Mengenlehre. Die 2B und 2C zeigen Beispiele, die eine strenge Indexnotation verwenden. Beispielsweise sind die Kristallachsen [110] und [o1-1] äquivalent zueinander und werden zusammen dargestellt durch <110>.
  • Die Notation, wie [01-1], wird in dieser Beschreibung für eine leichtere Beschreibung verwendet, wobei das Zeichen ”–” statt eines logischen Symbols verwendet wird, das eine Inversion darstellt.
  • Da eine Diskussion, die strenge Kristallrichtungen (Kristallachsen) verwendet, zu verschiedenen Wegen des Verständnisses führt, wie das oben beispielhaft ausgeführt wurde, wird die Indexnotation, basierend auf der Mengenlehre in der folgenden Beschreibung verwendet, was auch zur Vereinfachung der Beschreibung dient. Es sollte klar sein, daß dieselben physikalischen Eigenschaften in allen äquivalenten Kristalloberflächen erhalten werden.
  • Übrigens werden, wie das in 1A gezeigt ist, Gitterränder, die den {111} und {100} Ebenen entsprechen, in der Oberfläche gefunden. Der Satz ”ein Gitterrand, der der {111} Ebene entspricht” bedeutet einen Gitterrand, in welcher eine {111} Oberfläche als Querschnitt erscheint, den man erhält, wenn man ein Kristallkorn entlang des Gitterrandes schneidet. Welcher Ebene ein Gitterrand entspricht, kann, basierend auf Intervallen des Gitterrandes, leicht geprüft werden (vereinfachtes Verfahren).
  • Eine Vielzahl von Gitterrändern, die vertikal, horizontal und schräg verlaufen, findet man beim oberen Kristallkorn der 1A, während man nur ein Gitterrand im unteren Kristallkorn findet. Es wird angenommen, daß dies durch den Einfluß einer Elektronenstrahlanwendungsrichtung während der TEM-Beobachtung bedingt ist. Das heißt, beim oberen Kristallkorn wird ein Elektronenstrahl vertikal auf die Kristalloberfläche angewandt, und somit werden eine Vielzahl von Gitterrändern in der Oberfläche gefunden. Andererseits wird, da das untere Kristallkorn leicht gegenüber dem oberen Kristallkorn geneigt ist, ein Elektronenstrahl nicht vertikal auf das untere Kristallkorn ausgeübt, was es nur gestattet, einen speziellen Gitterrand zu erkennen.
  • Die Aufmerksamkeit wird nun auf die Gitterränder gerichtet, die der {111} Ebene entsprechen. Wie man aus 1A sieht, ist einer der beiden Gitterränder des oberen Kristallkorns, das der {111} Ebene entspricht, parallel zum Gitterrand des unteren Kristallkorns, das der {111} Ebene entspricht, angeordnet.
  • Die Gitterränder der zwei unterschiedlichen Kristallkörner sind miteinander verbunden, so daß die Korngrenze unabhängig vom Vorhandensein der Korngrenze gequert wird. Das heißt, die meisten der Streifen, die die Korngrenze queren, erstrecken sich gerade und kontinuierlich, obwohl sie zu verschiedenen Kristallkörnern gehören. Dies trifft für willkürlich ausgewählte Korngrenzen zu. Neunzig Prozent (vorzugsweise 95% oder mehr) aller Gitterränder oder mehr weisen ein Kontinuität an den Korngrenzen auf.
  • Dieser Typ einer Kristallstruktur ist das bemerkenswerteste Merkmal eines kristallinen Siliziumfilms der Erfindung, und es stellt eine Kristallstruktur dar, die eine Korngrenze verwirklicht, die die Erfinder erhalten wollten.
  • Dieser Typ einer Kristallstruktur (korrekter, einer Korngrenzstruktur) zeigt an, daß zwei verschiedene Kristallkörner miteinander an der Korngrenze mit einem sehr hohen Passungsgrad zusammengefügt werden. Das heißt, Kristallgitter werden kontinuierlich miteinander an den Korngrenzen verbunden, und Fallenzustände durch Kristalldefekte etc. treten weniger wahrscheinlich auf. Mit anderen Worten, die Kristallgitter weisen eine Kontinuität an den Korngrenzen auf.
  • Zum Vergleich ist eine HR-TEM Photographie eines konventionellen Hochtemperatur-Polisiliziumfilms in 1B gezeigt. Im Falle der 1B, der später beschrieben wird, hat die Kristalloberfläche keine Regelmäßigkeit, und die Kristallkörner haben keine solche Ausrichtung, die durch die {110} Ebene bestimmt wird. Im Vergleich mit der 1A werden jedoch Kristallkörner beobachtet, die einen Gitterrand haben, der der {111} Ebene entspricht.
  • In 1B findet man nur einen Gitterrand für jedes der oberen und unteren Kristallkörner. Das rührt vom oben beschriebenen Grund her. Eine Messung der Intervalle der Gitterränder gemäß demselben Verfahren, das oben beschrieben wurde, zeigt, daß jeder der Gitterränder der oberen und unteren Kristallkörner der {111} Ebene entspricht, wie das in 1B gezeigt ist.
  • Die zwei Gitterrändern sind jedoch nicht parallel zueinander, wie man das aus 1B sieht, und somit unterscheidet sich die Kristallstruktur dieser Probe klar von der Probe der 1A.
  • Weiterhin enden, wie das durch die Pfeile in 1B angezeigt ist, viele Streifen an der Korngrenze. Da freie Bindungen (die als Kristalldefekte angesehen werden) an solchen Positionen existieren würden, ist es sehr wahrscheinlich, daß Störstellenzustände dort ausgeformt werden, die die Trägerbewegung stören.
  • Wie oben beschrieben wurde, sind Gitter im kristallinen Siliziumfilm der Erfindung an den Korngrenzen kontinuierlich, und es werden keine Kristalldefekte obiger Art gefunden. Dies beweist auch, daß der kristalline Siliziumfilm der Erfindung ein Halbleiterfilm ist, der sich klar vom konventionellen Hochtemperatur-Poysiliziumfilm unterscheidet.
  • Die 3A–3C zeigen die Ergebnisse einer Untersuchung eines kristallinen Siliziumfilms der Erfindung durch eine Elektronenstrahlbeugung. 3A zeigt ein typisches Elektronenstrahlbeugungsmuster eines kristallinen Siliziumfilms der Erfindung und 3B zeigt ein typisches Elektronenstrahlbeugungsmuster eines konventionellen Hochtemperaturpolysiliziumfilms als Vergleich.
  • Da die Messungen mit dem Durchmesser eines Elektronenstrahlstrahlungskegels durchgeführt wurden, der auf 1,35 μm festgesetzt wurde, können die 3A und 3B angesehen werden, als hätten sie genügend makroskopische Information verglichen mit der Information des Gitterrandniveaus.
  • 3C ist ein Elektronenstrahlbeugungsmuster, das man erhält, wenn ein Elektronenstrahl vertikal auf eine {110} Oberfläche des einkristallinen Siliziums gerichtet wird. Gewöhnlicherweise wird die Ausrichtung einer beobachteten Probe durch das Vergleichen eines solchen Elektronenstrahlbeugungsmusters und eines Beobachtungsergebnisses geschätzt.
  • Im Falle der 3A erscheinen Beugungspunkte, die dem <110> Einfall entsprechen, wie das in 3C gezeigt ist, relativ klar, und es wird bestätigt, daß die Kristallachse eine <110> Achse ist (die Kristalloberfläche ist eine {110} Oberfläche).
  • Die jeweiligen Beugungspunkte haben leichte Streubereiche auf konzentrischen Kreisen, wobei angenommen wird, daß dies durch eine gewisse Verteilung des Rotationswinkels um die Kristallachse verursacht wird. Aus den Mustern der jeweiligen Beugungspunkte wird geschätzt, daß sich der Streubereich innerhalb von 5° befindet.
  • Unter vielen beobachteten Beugungsmustern, sind welche, die einen Teil aufweisen, bei dem keine Beugungspunkte existieren (auch 3A hat einen Teil, bei dem keine Beugungspunkte existieren). Dies kann am wahrscheinlichsten folgendermaßen erklärt werden. Ein Teil des Beugungsmusters wird nicht erkannt, da eine Probe angenähert eine Orientierung der {110} Ebenen der Kristalle aufweist, aber ihre Kristallachse leicht von der <110> Achse abweicht.
  • Basierend auf der Tatsache, daß eine Kristalloberfläche nahezu immer eine {111} Ebene umfaßt, schließen die Erfinder, daß das obige teilweise Fehlen von Beugungspunkten durch eine Abweichung des Drehungswinkels um die <111> Achse verursacht wird.
  • Andererseits haben im Falle des Elektronenstrahlbeugungsmusters der 3B Beugungspunkte keine klare Regelmäßigkeit und sind nahezu zufällig ausgerichtet; mit anderen Worten, es wird angenommen, daß Kristalle, die verschiedene Arten von Ebenenausrichtungen aufweisen, die sich von der Ausrichtung der {110} Ebenen der Kristalle unterscheiden, in unregelmäßiger Art gemischt sind.
  • Wie das durch die obigen Beobachtungsergebnisse angezeigt ist, hat der kristalline Siliziumfilm der Erfindung die Merkmale, daß fast alle Kristallkörner ungefähr die Ausrichtung der {110} Flächen der Kristalle aufweisen, und daß die Gitter eine Kontinuität an den Korngrenzen aufweisen. Diese Merkmale fehlen bei einem konventionellen Polysiliziumfilm.
  • Der Grund, warum nahezu alle Kristallkörner ungefähr die Orientierung der {110} Ebenen der Kristalle aufweisen, wird aus der Beschreibung der Druckschrift JP 07-321339 A der Erfinder, deren gesamter Inhalt hier durch Bezugnahme eingeschlossen wird, deutlich.
  • Es wurde anhand von TEM-Photographien bestätigt, daß wenn ein amorpher Siliziumfilm kristallisiert wird, stabförmige oder flachstabförmige Kristalle (die auch als nadelförmige oder säulenförmige Kristalle bezeichnet werden), die ungefähr parallel zum Substrat wachsen, eine <111> Achse als Wachstumsrichtung aufweisen. Dies ist schematisch in 20 dargestellt.
  • Wo ein amorpher Siliziumfilm unter Verwendung von Ni als Katalysatorelement kristallisiert wird, schreitet das Kristallwachstum in der <111> Achsenrichtung fort, wobei NiSi2 Ablagerungen als Zwischenstücke dienen. Es wird angenommen, daß dies durch die Tatsache verursacht wird, daß in den Kristalloberflächen von NiSi2 und Si die {111} Ebenen solche Strukturen haben, um einen hohen Anpassungpegel zu liefern.
  • Da die Innenseite eines stabförmigen oder flachstabförmigen Kristallwachstums im wesentlichen als ein Einkristall angesehen werden kann, wird er als c-SI (Kristallsilizium) in 20 bezeichnet.
  • Obwohl verschiedene Arten von Ebenen auf den Seitenoberflächen eines stabförmigen oder flachstabförmigen Kristalls, der in der <111> Achsenrichtung gewachsen ist, ausgebildet werden können (das heißt, Oberflächen parallel zur Wachstumsrichtung), ist es am wahrscheinlichsten, daß die {110} Ebene auftaucht. Dies kommt daher, daß die {110} Ebene die größte Atomdichte unter den Ebenen hat, die auf den Seitenoberflächen ausgebildet werden können.
  • Aus dem obigen Grund erscheint in einem Kristallkorn, das mit einer {111} Oberfläche als sein Kopf gewachsen ist, wie dies im Falle der Erfindung stattfindet (das heißt, ein Kristallkorn, das in der <111> Achsenrichtung gewachsen ist), eine {110} Ebene als eine Oberfläche (das ist eine Beobachtungsoberfläche).
  • Die Erfinder führten Röntgenbeugungsmessungen gemäß dem Verfahren, wie es in der JP 07-321339 A (dessen Inhalt hiermit durch Bezugnahme eingeschlossen wird) beschrieben ist, durch und berechneten Ausrichtungsverhältnisse der kristallinen Siliziumfilme der Erfindung. Diese Veröffentlichung definiert das Ausrichtungsverhältnis durch ein Berechnungsverfahren, das durch Gleichung (1) ausgedrückt wird: {220} Ausrichtungsexistenzverhältnis = 1 (konstant) {111} Ausrichtungsexistenzverhältnis = (relative Intensität von {111} einer Probe zu {220})/(relative Intensität von {111} eines Puders zu {220}) {311} Ausrichtungsexistenzverhältnis = (relative Intensität von {311} einer Probe zu {220})/(relative Intensität von {311} eines Puders zu {220}) {220} Ausrichtungsverhältnis = {220} Ausrichtungsexistenzverhältnis/({220} Ausrichtungsexistenzverhältnis + {111} Ausrichtungsexistenzverhältnis + {311} Ausrichtungsexistenzverhältnis)
  • Obwohl die Kristalloberfläche als die {220} Ebene in den Messungen erkannt wurden, ist sie natürlich äquivalent zur {110} Ebene. Die Messungen zeigen, daß die {110} Ebene die Hauptausrichtungsebene ist, und daß das Ausrichtungsverhältnis 0,7 oder mehr (typischerweise 0,9 oder mehr) beträgt.
  • Wie oben beschrieben wurde, hat der kristalline Siliziumfilm der Erfindung eine Kristallstruktur, die sich vollständig von der des konventionellen Polysiliziumfilms unterscheidet, basierend darauf man sagen kann, daß der kristalline Siliziumfilm der Erfindung ein vollständig neuer Halbleiterfilm ist.
  • Bei der Ausbildung eines Halbleiterdünnfilms gemäß der Erfindung, spielt der Ausglühschritt (in dieser Ausführungsform der Schritt der 8C), der bei einer Temperatur ausgeführt wird, die gleich oder höher als die Kristallisationstemperatur ist, eine wichtige Rolle bei der Verminderung von Defekten in den Kristallkörnern. Dies wird nachfolgend beschrieben.
  • 21A ist eine TEM-Photographie mit einem Vergrößerungsfaktor von 250000 eines kristallinen Siliziumfilms zum Zeitpunkt, wenn der Kristallisationsschritt der 8B beendet wurde. Es wurde ein Zickzack-Defekt (der durch einen Pfeil angedeutet ist) in den Kristallkörnern gefunden (die schwarzen und weißen Teile erscheinen durch einen Kontrastunterschied).
  • Obwohl der Defekt dieses Typs hauptsächlich ein Stapelfehler ist, der durch eine fehlerhafte Stapelordnung der Atome in der Siliziumgitterebene verursacht wird, kann es sich um eine Verschiebung oder irgend einen anderen Defekt handeln. Der Defekt der 21A scheint ein Stapelfehler zu sein, der eine defekte Oberfläche parallel zur {111} Ebene aufweist, wie das aus der Tatsache geschlossen werden kann, daß der Zickzack-Defekt um ungefähr 70° gebogen ist.
  • Anderseits hat, wie das in 21B gezeigt ist, ein kristalliner Siliziumfilm der Erfindung, der mit demselben Vergrößerungsfaktor betrachtet wird, nahezu keine Defekte von Stapelfehlern, Verschiebungen, etc. in Kristallkörnern und er hat somit eine sehr hohe Kristallität. Diese Tendenz gilt für die gesamte Filmoberfläche. Obwohl es aktuell schwierig ist, die Zahl der Defekte zu Null zu machen, ist es möglich, sie immerhin auf einen solchen Pegel zu vermindern, der im wesentlichen als null angesehen werden kann.
  • Das heißt, der kristalline Siliziumfilm der 21B kann als Einkristall betrachtet werden, oder er kann hauptsächlich so betrachtet werden, da die Zahl der Defekte in den Kristallkörnern auf einen fast vernachlässigbaren Pegel vermindert wurde, und Korngrenzen durch ihre hohe Kontinuität niemals zu Barrieren gegenüber einer Trägerbewegung werden.
  • Wie oben beschrieben wurde, unterscheiden sich, obwohl die Kristallsiliziumfilme, die in den Photographien der 21A und 2B gezeigt sind, nahezu dieselben bezüglich ihrer Kontinuität sind, diese Filme stark in der Zahl der Defekte in den Kristallkörnern. Die Tatsache, daß der Kristallsiliziumfilm der Erfindung weit überlegene elektrische Eigenschaften gegenüber dem Kristallsiliziumfilm der 21A zeigt, rührt hauptsächlich vom Unterschied der Anzahl der Defekte her.
  • Aus den obigen Diskussionen wird verständlich, daß der Schritt der 8C unverzichtbar für die Erfindung ist. Der Anmelder nimmt das folgende Modell für die Erscheinungen an, die bei diesem Schritt auftreten.
  • Als erstes werden im Zustand der 21A Atome des Katalysatorelements (typischerweise Nickel) an Defekten (hauptsächlich Stapelfehlern) in Kristallkörnern auskristallisiert. Das heißt, es wird angenommen, daß dort viele Si-Ni-Si Bindungen existieren.
  • Wenn das Katalysatorelementgetterverfahren ausgeführt wird, werden Ni-Atome, die an den Defekten vorhanden sind, entfernt, und Si-Ni Bindungen werden gelöst. Überschüssige Bindungen der Si Atome bilden sofort Si-Si Bindungen, um einen stabilen Zustand zu errichten. Die Defekte verschwinden auf diese Art.
  • Es ist bekannt, daß Defekte in einem Kristallsiliziumfilm verschwinden, wenn eine Hochtemperaturausglühung durchgeführt wird. Es wird daraus geschlossen, daß in der Erfindung die Siliziumrekombination sanfter verläuft, da viele freie Bindungen bei der Auflösung der Si-Ni Bindungen erzeugt werden.
  • Weiterhin wird angenommen, daß überschüssige Siliziumatome, die zur selben Zeit erzeugt werden, wenn der Kristallsiliziumfilm thermische oxidiert wird, zu Defekten wandern und stark zur Ausbildung von Si-Si Bindungen beitragen. Dies bildet auch die Erklärung dafür, warum ein Hochtemperaturpolysiliziumfilm nur eine schmale Anzahl von Defekten in Kristallkörnern aufweist.
  • Der Anmelder nimmt auch ein Modell an, bei dem die Hitzebehandlung bei einer Temperatur, die höher (typischerweise 700–1100°C) als die Kristallisationstemperatur liegt, bewirkt, daß der Kristallsiliziumfilm an der darunterliegenden Oberfläche befestigt wird, um das Anhaften daran zu verstärken, was wiederum bewirkt, daß Defekte verschwinden.
  • Der Kristallsiliziumfilm und der Siliziumoxydfilm als der darunterliegende Film unterscheiden sich voneinander im thermischen Ausdehnungskoeffizient um einen Faktor, der etwas kleiner ist als 10. Somit wird, nachdem der amorphe Siliziumfilm in den kristallinen Siliziumfilm umgewandelt wurde (siehe 21A) eine sehr starke Spannung auf den kristallinen Siliziumfilm während dessen Abkühlung ausgeübt.
  • Dies wird nachfolgend unter bezug auf die 22A–22C erläutert. 22A zeigt einen Hitzeverlauf, dem ein Kristallsiliziumfilm nach dem Kristallisationsschritt unterworfen wird. Zuerst wird ein Kristallsiliziumfilm, der bei einer Temperatur t1 kristallisiert wurde, während einer Abkühldauer (a) auf Raumtemperatur abgekühlt.
  • 22B zeigt den Kristallsiliziumfilm, der sich in der Mitte der Abkühldauer (a) befindet. Die Bezugszahlen 1050 und 1051 bezeichnen ein Quarzsubstrat beziehungsweise einen Kristallsiliziumfilm. In diesem Zustand wird angenommen, daß die Haftung zwischen dem Kristallsiliziumfilm 1051 und dem Quarzsubstrat 1050 an der Schnittstelle 1052 nicht hoch ist, wodurch viele Innenkorndefekte auftreten.
  • Das heißt, es wird angenommen, daß der Kristallsiliziumfilm 1051, dem eine Spannung durch den Unterschied des thermischen Ausdehnungskoeffizienten auferlegt wird, sich sehr wahrscheinlich auf dem Quarzsubstrat 1050 bewegt, und Defekte 1053, wie Stapelfehler und Verschiebungen werden durch so eine Kraft als Zugspannung leicht bewirkt.
  • Der Kristallsiliziumfilm, der in der obigen Art erhalten wird, befindet sich im Zustand der 21A. Danach wird der Katalysatorelementgetterschritt bei einer Temperatur t2 durchgeführt, wie das in 22A gezeigt ist, wobei die Defekte im Kristallsiliziumfilm aus den obigen Gründen verschwinden.
  • In diesem Schritt ist es wichtig, daß im Katalysatorelementgetterschritt der Kristallsiliziumfilm auf dem Quarzsubstrat 1050 befestigt wird, um seine Anhaftung daran zu verbessern. Das heißt, der Getterschritt dient auch als Schritt zum Befestigen des Kristallsiliziumfilms auf dem Quarzsubstrat 1050 (darunterliegendes Teil).
  • Nach Beendigung des Getter- und Fixierschrittes wird der Kristallsiliziumfilm während einer Kühlungsdauer (b) auf Raumtemperatur abgekühlt. Im Gegensatz zur Kühlungsdauer (a) nach dem Kristallisationsschritt befindet sich im Kühlungsschritt (b) eine Schnittstelle 1055 zwischen dem Quarzsubstrat 1050 und dem ausgeglühten Kristallsiliziumfilm 1054 in einem Zustand einer sehr großen Anhaftung (siehe 22C).
  • Wo die Anhaftung so hoch ist, wird der Kristallsiliziumfilm 1054 vollständig auf dem Quarzsubstrat 1050 befestigt, und somit bewirkt eine Spannung, die auf den Kristallsiliziumfilm 1054 während der Kühlungsdauer (b) ausgeübt wird, keine Defekte. Das heißt, es kann verhindert werden, daß Defekte wieder erzeugt werden.
  • Obwohl 22A das Verfahren zeigt, in welcher die Temperatur auf die Raumtemperatur nach dem Kristallisationsschritt vermindert wird, kann der Getter- und Befestigungsschritt durch ein Erhöhen der Temperatur sofort nach dem Beenden des Kristallisationsschrittes durchgeführt werden. Ein solches Verfahren kann auch einen Kristallsiliziumfilm der Erfindung erzeugen.
  • Der Kristallsiliziumfilm der Erfindung, der auf die obige Art erhalten wird (siehe 21B), weist das Merkmal auf, daß die Zahl der Defekte in den Kristallkörnern viel kleiner als im Kristallsiliziumfilm ist, der dem Kristallisationsschritt unterzogen wird (siehe 21A).
  • In einer Elektronenspinnresonanzanalyse (ESR) erscheint der Unterschied in der Zahl der Defekte als ein Unterschied in der Spin-Dichte. Aktuell wurde deutlich, daß die Spin-Dichte eines Kristallsilizumfilms der Erfindung maximal 5 × 1017 Spins/cm3 oder weniger (vorzugsweise 3 × 1017 Spins/cm3 oder weniger) beträgt. Da dieser Meßwert jedoch dicht an der Erkennungsgrenze der aktuell verfügbaren Meßinstrumente liegt, wird angenommen, daß die tatsächliche Spin-Dichte sogar noch niedriger liegt.
  • Der Kristallsiliziumfilm der Erfindung, der die obige Kristallstruktur und die Merkmale aufweist, wird ein kontinuierlicher Kornsiliziumfilm (CGS) genannt.
  • KENNTNISSE ÜBER DIE ELEKTRISCHEN EIGENSCHAFTEN EINES TFT
  • Ein TFT, der unter Verwendung eines kristallinen Siliziumfilms, der in der oben beschriebenen Art ausgeformt wurde, für seine aktive Schicht hergestellt wurde, zeigt elektrische Eigenschaften, wie dies in 4 gezeigt ist. 4 zeigt Id-Vg Kurven (Id-Vg Charakteristika) eines n-Kanal TFT, die so aufgezeichnet wurden, daß die horizontale Achse die Gate-Spannung Vg und die vertikale Achse den Logarithmus des Drain-Stroms Id darstellt. Die elektrischen Eigenschaften wurden unter Verwendung eines marktüblichen Instruments (Typenname 4145B von Hewlett Packard Co.) gemessen.
  • In 4 bezeichnen die Bezugszeichen 401 und 402 elektrische Eigenschaften eines TFT, der eine aktive Schicht verwendet, die durch das oben beschriebene Verfahren ausgeformt wird, beziehungsweise eines konventionellen TFT. Der konventionelle TFT ist ein TFT der keiner Hitzebehandlung (Getter-Verfahren) nach der Ausbildung des Gate-Isolierfilms in der ersten Ausführungsform unterworfen wurde.
  • Ein Vergleich der beiden Transistoreigenschaften zeigt, daß sogar bei denselben Gate-Spannungen der Einschaltstrom (on-current) der Kennlinie 401 zwei oder vier Ordnungen größer ist als der der Kennlinie 402. Der Einschaltstrom bedeutet einen Drain-Strom, der fließt, wenn sich ein TFT in einem eingeschalteten Zustand befindet (die Gate-Spannung befindet sich ungefähr in einem Bereich von 0 bis 5 V in 4).
  • Man sieht auch, daß die Unterschwellwerteigenschaft der Kennlinie 401 der der Kennlinie 402 überlegen ist. Die Unterschwellwerteigenschaft ist ein Parameter, der die Schnelligkeit des Schaltbetriebes eines TFT anzeigt, und sie ist besser, wenn die Id-Vg-Kurve schneller ansteigt oder steiler fällt, wenn ein TFT in einen eingeschalteten oder ausgeschalteten Zustand umgeschaltet wird.
  • Typische elektrische Eigenschaften eines TFT, der gemäß der Erfindung erzeugt wurde, stellen sich wie folgt dar:
    • (1) Für die n-Typ TFT und die p-Typ TFT ist der Unterschwellwertkoeffizient, der einen Parameter für das Anzeigen der Schaltleistung (der Schnelligkeit des Schaltens zwischen An- und Aus-Betrieb) eines TFTs ist, 60–100 mV/Dekade (typischerweise 60–85 mV/Dekade) klein. Dieser Datenwert ist ungefähr gleich dem eines Feldeffekttransistors mit isoliertem Gate (IGFET), der ein einkristallines Silizium verwendet.
    • (2) Die Feldeffektmabilität (μFE), die einen Parameter darstellt, der die Betriebsgeschwindigkeit eines TFT darstellt, ist 200–650 cm2/Vs (n-Typ TFT; typischerweise 250–300 cm2/Vs) oder 100–300 cm2/Vs (p-Typ TFT; typischerweise 150–200 cm2/Vs) groß.
    • (3) Die Schwellwertspannung (Vth), die ein Parameter ist, der grob die Treiberspannung eines TFT anzeigt, ist –0,5 bis 1,5 V (n-Typ TFT) oder –1,5 bis 0,5 V (p-Typ TFT) klein. Dies bedeutet, daß ein TFT mit einer kleinen Leistungsversorgungsspannung angesteuert werden kann, und somit der Leistungsverbrauch vermindert werden kann.
  • Wie oben beschrieben wurde, hat ein TFT, der gemäß der Erfindung produziert wurde, weit überlegene Schalteigenschaften und Hochgeschwindigkeitsbetriebseigenschaften.
  • EIGENSCHAFTEN EINER SCHALTUNG AUS TFTS DER ERFINDUNG
  • Als nächstes erfolgt eine Beschreibung der Frequenzeigenschaften eines Ring-Oszillators, der von den Erfindern unter Verwendung von TFTs konstruiert wurde, die gemäß der Erfindung produziert wurden. Der Ring-Oszillator ist eine Schaltung, in welcher ungerade numerierte Stufen von Inverterschaltungen, die eine MOS-Struktur haben, miteinander in ringförmiger Weise verbunden werden, und die für das Bestimmen der Verzögerungszeit pro einstufiger Inverterschaltung verwendet wird. Die Ring-Oszillatoren, die in den Experimenten verwendet wurden, haben die folgende Konfiguration:
    Zahl der Stufen: Neun
    Dicke des Gate-Isolierfilms des TFT: 30 nm und 50 nm
    Gate-Länge des TFT: 0,6 μm
  • 5 zeigt die Ergebnisse eines Experiments, in dem Oszillationsfrequenzen der Ringoszillatoren mit einem Spektrumanalyser gemessen werden, wenn die Leistungsversorgungsspannung 5 V beträgt. In 5 wurde eine Oszillationsfrequenz von mehr als 1 GHz verwirklicht, wenn TFTs, die einen 30 nm dicken Gate-Isolationsfilm aufweisen, verwendet wurden.
  • 6 zeigt ein Ausgabespektrum des Spektrumanalyzers, wenn eine Oszillationsfrequenz von 1,04 GHz erhalten wurde. Die horizontale Achse stellt die Frequenz (1–1,1 GHz) dar, und die vertikale Achse stellt die Spannung (Ausgangsamplitude) auf einer logarithmischen Skala dar. Wie man aus 6 sieht, hat das Ausgangsspektrum eine Spitze bei ungefähr 1,04 GHz. Ein Schwanz des Ausgangsspektrums rührt von der Auflösung des Instruments her und beeinflußt die experimentellen Ergebnisse nicht.
  • Ein Schieberegister, das eine der TEGs der LSI Schaltungen darstellt, wurde tatsächlich produziert und seine Betriebsfrequenz wurde geprüft. Ausgabepulse mit einer Betriebsfrequenz von 100 MHz wurden durch eine Schieberegisterschaltung erhalten, in der die Dicke eines Gate-Isolationsfilms 30 nm betrug, die Gatelänge 0,6 μm betrug, die Leistungsversorgungsspannung bei 5 V lag und die Zahl der Stufen 50 beträgt.
  • Die obigen überraschenden Daten des Ring-Oszillators und des Schieberegisters zeigen, daß die Leistung des TFT der Erfindung äquivalent zu der eines IGFET, der ein einkristallines Silizium verwendet, ist oder diese überschreitet.
  • Die folgenden Daten bestätigen die obige Einschätzung. 7 ist eine Kurve von Daten, in welcher die horizontale Achse die Leistungsversorgungsspannung VDD und die vertikale Achse die Verzögerungszeit τpd pro Stufe der Inverter des F/O (Fan-out-Verhältnis) = 1 zeigt (von Kenji Maeguchi et al., ”Revolution of Logic LSI Technology”, Seite 108, Science Forum Corp., 1995).
  • Verschiedene Kurven (angezeigt durch unterbrochene Linien) stellen in 7 Daten dar, die man mit dem IGFETs, die ein einkristallines Silizium verwenden, mit verschiedenen Gestaltungsregeln erhalten hat, und sie zeigen an, das eine Skalierungsregel genannt wird.
  • Eine durchgezogene Linienkurve in 7 wird erhalten, wenn eine Beziehung zwischen der Verzögerungszeit und der Leistungsversorgungsspannung eines Inverters, die unter Verwendung des oben beschriebenen Ring-Oszillators erhalten wurde, auf 7 angewandt wird. Es sollte der Tatsache Aufmerksamkeit gewidmet werden, daß die Leistung des Inverters, der unter Verwendung von TFTs hergestellt wurde, in denen die Kanallänge 0,6 μm und die Dicke tox eines Gate-Isolationsfilms 30 nm beträgt, überlegen sind der eines Inverters, der unter Verwendung von IGFETs produziert wurde, in welchen die Kanallänge 0,5 μm und die Dicke tox des Gate-Isolationsfilms 11 nm beträgt.
  • Das zeigt klar, daß die Leistung des TFT gemäß der Erfindung besser ist als die des IGFET. Wenn beispielsweise der Gate-Isolationsfilm des TFT der Erfindung dreimal dicker oder noch dicker als der des IGFET gemacht wird, ist die Leistung des ersteren gleich oder sogar besser als die des letzteren. Das heißt, man kann sagen, daß der TFT der Erfindung eine höhere Durchbruchspannung hat als der IGFET, der gleiche Eigenschaften aufweist.
  • Weiterhin ist es möglich, eine überlegene Leistung sogar durch die Miniaturisierung des TFT der Erfindung gemäß der Skalierungsregel zu realisieren. Beispielsweise wird basierend auf der Skalierungsregel erwartet, daß ein Ring-Oszillator, der gemäß einer 0,2 μm Regel produziert wurde, eine Betriebsfrequenz von 9 GHz erreicht (da die Betriebsfrequenz f im inversen Verhältnis zum Quadrat der Kanallänge L steht).
  • Wie oben beschrieben wurde, konnte bestätigt werden, daß der TFT der Erfindung überlegene Eigenschaften aufweist, und somit ein vollständig neuer TFT ist, der es einer Halbleiterschaltung, die ihn verwendet, gestattet, einen Hochgeschwindigkeitsbetrieb von 10 GHz oder mehr auszuführen.
  • AUSFÜHRUNGSFORM 2
  • Während die erste Ausführungsform auf den Fall der Verwendung eines Siliziumfilms als Halbleiterfilm ausgerichtet ist, ist sie auch wirksam bei der Verwendung eines Siliziumfilm, der Germanium mit 1–10% enthält, was durch SixGe1-x (0 < X < 1; vorzugsweise 0,9 ≤ X ≤ 0,99) ausgedrückt wird.
  • Durch die Verwendung eines solchen zusammengesetzten Halbleiterfilms kann die Schwellwertspannung klein gemacht werden, wenn ein n-Typ oder p-Typ TFT hergestellt wird. Ferner kann die Feldeffekt-Mobilität erhöht werden.
  • AUSFÜHRUNGSFORM 3
  • In der ersten Ausführungsform wird keine Verunreinigung absichtlich zur aktiven Schicht hinzugefügt, und somit ist das Kanalausbildungsgebiet eigenleitend oder im wesentlichen eigenleitend. Der Ausdruck ”im wesentlichen eigenleitend” bedeutet einen Zustand, der eine der folgenden Bedingungen erfüllt: (1) die Aktivierungsenergie eines Siliziumfilms beträgt die Hälfte der Bandlücke (das heißt, das Fermi-Niveau ist ungefähr im Zentrum des verbotenen Bandes angeordnet), (2) die Verunreinigungskonzentration ist niedriger als die Spinndichte, und (3) es wird keine Verunreinigung absichtlich hinzugefügt.
  • Es ist jedoch möglich, eine bekannte Kanaldotiertechnik bei der Herstellung eines TFTs gemäß der vorliegenden Erfindung zu verwenden. Die Kanaldotiertechnik ist eine Technik für das Hinzufügen einer Verunreinigung zu mindestens einem Kanalausbildungsgebiet, um die Schwellwertspannung zu steuern.
  • In der Erfindung kann eine Verunreinigung mit sehr niedriger Konzentration hinzugefügt werden, da die Schwellwertspannung ursprünglich sehr klein ist. Die Tatsache, daß die Konzentration einer hinzugefügten Unreinheit sehr klein sein kann, ist sehr vorteilhaft, da die Schwellwertspannung ohne eine Verminderung der Trägermobilität gesteuert werden kann.
  • AUSFÜHRUNGSFORM 4
  • Diese Ausführungsform ist auf einen Fall gerichtet zur Erzielung eines Getter-Effekts eines Phosphorelements zusätzlich zu dem eines Halogenelements (erste Ausführungsform). Diese Ausführungsform wird unter Bezug auf die 10A–10E beschrieben.
  • Als erstes werden die Schritte für das Getter-Verfahren durch ein Halogenelement der ersten Ausführungsform ausgeführt, um den Zustand der 8C zu erreichen. Dann wird eine Gate-Elektrode 11 aus Tantal oder einem Material, das Tantal als Hauptkomponente aufweist, ausgeformt.
  • Dann wird ein anodischen Oxidfilm 12 durch Anodisieren der Oberfläche der Gate-Elektrode 11 ausgebildet (siehe 10A). Der anodische Oxidfilm 12 dient als Schutzfilm.
  • Dann wird der Gate-Isolationsfilm BOB durch ein trockenes Ätzen weggeätzt, wobei die Gate-Elektrode 11 als Maske verwendet wird. In diesem Zustand werden die Verunreinigungsgebiete 13 und 14 durch das Hinzufügen von Phosphor oder Arsen mittels einer Ionenimplantation ausgebildet (siehe 10B).
  • Dann wird, nachdem ein dicker Siliziumnitridfilm ausgebildet wurde, ein Zurückätzen durch ein Trockenätzen ausgeführt, um Seitenwände 15 auszubilden. Danach werden ein Source-Gebiet 16 und ein Drain-Gebiet 17 durch das erneute Hinzufügen von Phosphor- oder Arsenionen ausgebildet (siehe 10C).
  • Das zweite Hinzufügen von Phosphor wird in den Teilen unter den Seitenwänden 15 nicht durchgeführt, und somit werden diese Teile ein Paar Verunreinigungsgebiete 18 niedriger Konzentration, die Phosphor in einer niedrigeren Konzentration als das Source-Gebiet 16 und das Drain-Gebiet 17 enthalten. Der Teil unter der Gate-Elektrode 11 wird ein Kanalausbildungsgebiet 19, das eigenleitend oder im wesentlichen eigenleitend ist, oder eine sehr kleine Menge einer Verunreinigung für die Schwellwertspannungssteuerung enthält.
  • Nachdem der Zustand der 10C auf die obige Weise erhalten wurde, wird wie in der ersten Ausführungsform eine Hitzebehandlung bei 450–650°C (typischerweise 600°C) für 8–24 Stunden (typischerweise 12 Stunden) durchgeführt.
  • Obwohl dieser Hitzebehandlungsschritt für das Gettern des Katalysatorelements (in dieser Ausführungsform Nickel) durch das Phosphorelement vorgesehen ist, wird zur selben Zeit die Verunreinigung aktiviert und es wird die Beschädigung der aktiven Schicht, die bei der Ionenimplantierung verursacht wurde, repariert.
  • In diesem Schritt bewirkt die Hitzebehandlung, daß Nickelatome im Kanalausbildungsgebiet 19 verbleiben, damit sie sich zu den Source- und Drain-Gebieten 16 und 17 bewegen, wo sie gegettert und inaktiviert werden. Auf diese Weise können Nickelatome, die im Kanalausbildungsgebiet 19 verbleiben, entfernt werden.
  • Da die Source- und Drain-Gebiete 16 und 17 als Elektroden dienen, wenn sie leitend sind, so beeinflußt das Vorhandensein/das Fehlen von Nickel in solchen Gebieten niemals die elektrischen Eigenschaften. Deswegen können die Source- und Drain-Gebiete 16 und 17 als Getter-Plätze verwendet werden.
  • Nachdem der Zustand der 10D in der obigen Weise erreicht wurde, werden eine Zwischenschichtisolationsfilm 20, eine Source-Elektrode 21 und eine Drain-Elektrode 22 ausgeformt, um einen Dünnfilmtransistor fertigzustellen, wie das in 10E gezeigt ist.
  • Obwohl in dieser Ausführungsform die Gate-Elektrode aus Tantal hergestellt ist, kann sie aus einem leitenden kristallinen Siliziumfilm bestehen. Weiterhin ist das Verfahren zur Ausbildung von Verunreinigungsgebieten niedriger Konzentration nicht auf das dieser Ausführungsform beschränkt.
  • Das wichtigste Merkmal dieser Ausführungsform ist, daß Katalysatorelementatome, die im Kanalausbildungsgebiet verbleiben, zu den Source- und Drain-Gebieten bewegt und dort gegettert werden. Dies wurde erreicht, indem man den Metallelementgettereffekt des Phosphors oder Arsens berücksichtigte.
  • Diese Ausführungsform ist auf einen n-Typ TFT gerichtet. Im Falle eines p-Typ TFT ist es notwendig, beide Elemente Phosphor und Bor zu den Source- und Drain-Gebieten hinzuzufügen, da der Getter-Effekt nur mit dem Borelement erreicht wird.
  • AUSFÜHRUNGSFORM 5
  • Diese Ausführungsform ist auf einen Fall gerichtet, bei dem die Erfindung auf einen Dünnfilmtransistor angewandt wird, der eine andere Struktur als in der ersten Ausführungsform aufweist. Diese Ausführungsform wird unter Bezug auf die 11A–11E beschrieben.
  • Als erstes wird eine Gate-Elektrode 32 auf einem Quarzsubstrat 31 ausgebildet. Es ist notwendig, daß die Gate-Elektrode 32 eine stark hitzebeständige Elektrode ist, die aus Tantal, Silizium oder dergleichen hergestellt ist, so daß sie einem späteren thermischen Oxidationsschritt widersteht.
  • Dann wird ein Gate-Isolationsfilm 33 so ausgebildet, daß er die Gate-Elektrode 32 bedeckt, und es wird ein 50 nm dicker amorpher Siliziumfilm 34, der eine aktive Schicht wird, darauf ausgebildet. Danach wird, nachdem ein Maskenisolationsfilm 35, der eine Öffnung aufweist, in der derselben Art wie in der ersten Ausführungsform ausgebildet wurde, eine Nickel enthaltende Schicht 36 ausgebildet (siehe 11A).
  • Nachdem der Zustand der 11A erreicht wurde, wird eine Hitzebehandlung für eine Kristallisation durchgeführt, um einen kristallinen Siliziumfilm 37 zu erhalten, der ein laterales Wachstumsgebiet darstellt (siehe 11B).
  • Danach wird, nachdem der Maskenisolationsfilm 35 entfernt wurde, eine Hitzebehandlung in einer Atmosphäre, die ein Halogenelement enthält, durchgeführt. Die Hitzebehandlung kann dieselbe sein, wie in der ersten Ausführungsform. In diesem Schritt werden Nickelatome gegettert, das heißt, sie werden aus dem kristallinen Siliziumfilm 37 in die Atmosphäre abgegeben (siehe 11C).
  • Nach dem Beenden des Getter-Verfahrens wird eine aktive Schicht 38, die aus nur einem lateralen Wachstumsgebiet besteht, durch die Musterausbildung ausgebildet, und es wird ein Siliziumnitridfilm als Kanalstopper 39 darauf ausgeformt (siehe 11D).
  • Nachdem der Zustand der 11D erhalten wurde, wird ein kristalliner Siliziumfilm, der eine n-Typ Leitfähigkeit aufweist, ausgebildet und dann in das Source-Gebiet 40 und das Drain-Gebiet 41 ausgeformt. Weiterhin werden eine Source-Elektrode 42 und eine Drain-Elektrode 43 ausgebildet.
  • Schließlich wird die ganze Vorrichtung einer Hitzebehandlung in einer Wasserstoffatmosphäre unterzogen, um eine invertierte abgestufte Struktur des TFT zu vollenden, wie das in 11E gezeigt ist. Die Struktur dieser Ausführungsform ist eine der verschiedenen Strukturen des invertierten abgestuften Struktur-TFT und die Erfindung ist nicht auf die Struktur dieser Ausführungsform beschränkt. Die Erfindung kann ferner auch auf andere Boden-Gate-TFTs angewandt werden.
  • AUSFÜHRUNGSFORM 6
  • Diese Ausführungsform ist auf einen Fall gerichtet, bei dem eine Bildpunktmatrixschaltung und eine periphere Schaltung in monolithischer Weise durch das Ausbilden der TFTs der Erfindung auf einem Substrat, das eine isolierende Oberfläche hat, konstruiert werden. Diese Ausführungsform wird unter Bezug auf die 12A–12D bis 14A–14C beschrieben. In dieser Ausführungsform wird eine CMOS-Schaltung ausgeformt, die ein Beispiel (Basisschaltung) einer peripheren Schaltung, wie einer Treiberschaltung oder einer Logikschaltung ist.
  • Zuerst wird ein 75 nm dicker amorpher Siliziumfilm 52 und ein Maskenisolationsfilm 53 auf einem Quarzsubstrat 51 ausgebildet, und eine Nickel enthaltende Schicht 54 wird durch eine Spinnbeschichtung ausgebildet (siehe 12A). Diese Schritte sind dieselben wie in der ersten Ausführungsform.
  • Dann wird, nachdem eine Wasserstoffentfernung bei 450°C für ungefähr eine Stunde durchgeführt wurde, eine Hitzebehandlung bei 590°C für 8 Stunden in einer Stickstoffatmosphäre durchgeführt, um kristalline Gebiete 55–58 zu erhalten, das heißt, Gebiete 55 und 56 mit hinzugefügtem Nickel und laterale Wachstumsgebiete 57 und 58 (siehe 12B).
  • Nach der Beendigung der Hitzebehandlung für die Kristallisierung wird der Maskenisolationsfilm 53 entfernt und eine Mustergebung wird durchgeführt, um die inselartigen Halbleiterschichten (aktive Schichten) 59–61 ausschließlich aus den lateralen Wachstumsgebieten 57 und 58 auszubilden (siehe 12C).
  • Die Bezugszeichen 59–61 bezeichnen die aktive Schicht eines n-Typ TFT, um eine CMOS-Schaltung zu bilden, die aktive Schicht eines p-Typ TFT, um die CMOS-Schaltung zu bilden, und die aktive Schicht eines n-Typ TFT (Bildpunkt TFT), um eine Bildpunktmatrixschaltung zu bilden.
  • Nach der Ausbildung der aktiven Schichten 59–61 wird ein Gate-Isolationsfilm 62, bei dem es sich um einen Isolationsfilm handelt, der Silizium enthält, darauf ausgebildet. Dann wird ein Katalysatorelementgetterverfahren unter denselben Bedingungen wie in der ersten Ausführungsform durchgeführt (siehe 12D).
  • Danach wird ein (nicht gezeigter) Metallfilm, der Aluminium als Hauptkomponente enthält, ausgeformt und dann in Gate-Elektrodenstartteile 63–65 ausgebildet (siehe 13A). In dieser Ausführungsform wird ein Aluminiumfilm, der Scandium mit 2 Gewichtsprozent enthält, ausgebildet.
  • Dann werden poröse anodische Oxidationsfilme 66–68, nicht poröse anodische Oxidfilme 69–71 und Gate-Elektroden 72-74 durch die Technik, die in der Veröffentlichung Nr. 7-135318 beschrieben ist, in derselben Art wie in der ersten Ausführungsform (siehe 13B) ausgebildet.
  • Nachdem der Zustand der 13B erreicht wurde, wird der Gate-Isolationsfilm 62 durch das Verwenden der Gate-Elektroden 72–74 und den porösen anodischen Oxidfilmen 66–68 als Maske weggeätzt. Die porösen anodischen Oxidfilme 66–68 werden dann entfernt, um den Zustand der 13C zu erreichen. In 13C bezeichnen Bezugszahlen 75–77 die Gate-Isolationsfilme nach der Verarbeitung.
  • Dann werden Verunreinigungsionen für Verleihen einer n-Typ Leitfähigkeit in zwei Schritten in derselben Art wie in der ersten Ausführungsform hinzugefügt. n– Gebiete werden durch die erste Hinzufügung der Unreinheit ausgebildet, die mit einer hohen Beschleunigungsspannung durchgeführt wird, und n+ Gebiete werden durch das zweite Hinzufügen einer Unreinheit ausgeformt, wobei diese mit einer niedrigen Beschleunigungsspannung durchgeführt wird.
  • Als Ergebnis des Ausführens der obigen Schritte werden ein Source-Gebiet 78, ein Drain-Gebiet 79, Verunreinigungsgebiete 80 niedriger Konzentration und ein Kanalausbildungsgebiet 81 des n-Typ TFT, der die CMOS-Schaltung bildet, ausgeformt. Ferner werden ein Source-Gebiet 82, ein Drain-Gebiet 83, Verunreinigungsgebiete 84 niedriger Konzentration und ein Kanalausbildungsgebiet 85 des n-Typ TFT des Pixel TFT definiert (siehe 13D).
  • Im Zustand der 13D besteht die aktive Schicht des p-Typ TFT, der die CMOS-Schaltung bildet, in derselben Struktur wie beim n-Typ TFT.
  • Danach werden, nachdem eine Widerstandsmaske 86 ausgebildet wurde, um die n-Typ TFTs zu bedecken, Verunreinigungsionen für das Verleihen einer p-Typ Leitfähigkeit (in dieser Ausführungsform Bor-Ionen) hinzugefügt.
  • Dieser Schritt wird in zwei Schritten ausgeführt, wie im Falle des Schrittes des Hinzufügens der Verunreinigung. Durch die Notwendigkeit einer Leitfähigkeitstypumwandlung vom n-Typ in den p-Typ werden B-(Bor)-Ionen mit einer Konzentration hinzugefügt, die mehrere Male höher als die Konzentration der P-Ionen in obigem Schritt des Hinzufügens von Verunreinigungen ist.
  • Ein Source-Gebiet 87, ein Drain-Gebiet 88, Verunreinigungsgebiete 89 niedriger Konzentration und ein Kanalausbildungsgebiet 90 des p-Typ TFT, der die CMOS-Schaltung bildet, werden somit ausgeformt (siehe 14A).
  • Nachdem die aktiven Schichten in obiger Art fertiggestellt wurden, werden die Verunreinigungsionen durch eine Kombination eines Ofenausglühens, eines Laserausglühens, eines Lampenausglühens etc. aktiviert. Zur selben Zeit wird eine Beschädigung der aktiven Schichten, die beim Schritt des Hinzufügens der Verunreinigungen verursacht wurde, repariert.
  • Dann wird ein mehrlagiger Film eines Siliziumoxidfilms und eines Siliziumnitridfilms als Zwischenschichtisolationsfilm 91 ausgebildet. Nachdem Kontaktlöcher ausgebildet wurden, werden die Source-Elektroden 92–94 und die Drain-Elektroden 95 und 96 ausgebildet. Man erhält somit den Zustand der 14B.
  • In dieser Ausführungsform wird die Drain-Elektrode 96 des Bildpunkt-TFT als Bodenelektrode eines Hilfskondensators verwendet. Deswegen muß die Drain-Elektrode 96 so ausgeformt werden, daß sie für diesen Zweck geeignet ist.
  • Dann wird ein Siliziumnitridfilm 97 mit einer Dicke von 10–50 nm und eine Kondensatorelektrode 98 für das Ausbilden des Hilfskondensators darauf mit einem Dicke von 100 nm ausgeformt. In dieser Ausführungsform wird ein Titanfilm als Kondensatorelektrode 98 verwendet, und der Hilfskondensator wird zwischen der Kondensatorelektrode 98 und der Drain-Elektrode 96 ausgebildet.
  • Mit einer großen relativen Dieelektrizitätskonstante ist der Siliziumnitridfilm 97 für eine Verwendung als Dielektrikum geeignet. Ein Aluminiumfilm, ein Chromfilm oder dergleichen können statt eines Titanfilms als Kondensatorelektrode 98 verwendet werden.
  • Da diese Ausführungsform auf den Fall der Herstellung eines aktiven Matrixsubstrates (TFT-Seite Substrat) einer Flüssigkristallanzeigevorrichtung des Reflektionstyps gerichtet ist, kann der Teil unter einer Bildpunktelektrode, die später ausgeformt werden wird, frei verwendet werden (ohne daß das Öffnungsverhältnis betrachtet werden muß) im Gegensatz des Falles einer Vorrichtung des Transmissionstyps. Dies ist der Grund, warum der obige Hilfskondensator ausgebildet werden kann.
  • Dann wird ein organischer Harzfilm als zweiter Zwischenschichtisolationsfilm 99 mit einer Dicke von 0,5 bis 3 μm ausgeformt. Ein leitender Film wird auf dem Zwischenschichtisolationsfilm 99 ausgebildet und dann in die Form einer Bildpunktelektrode 100 gebracht. Da diese Ausführungsform auf eine Vorrichtung des Reflexionstyps gerichtet ist, wird der leitende Film, um die Bildpunktelektrode 100 zu bilden, aus einem Material hergestellt, das Aluminium als Hauptkomponente aufweist, um so der Bildpunktelektrode 100 eine Funktion eines Reflexionsfilmes zu geben.
  • Damm wird das ganz Substrat bei 350°C für 1–2 Stunden in einer Wasserstoffatmosphäre erhitzt, um die ganze Vorrichtung zu hydrieren, wobei freie Bindungen in den Filmen (insbesondere in den aktiven Schichten) ersetzt werden. Als Ergebnis der obigen Schritte werden die CMOS-Schaltung und die Bildpunktmatrixschaltung auf demselben Substrat erzeugt.
  • AUSFÜHRUNGSFORM 7
  • Diese Ausführungsform ist auf Fälle gerichtet, bei denen andere TFT-Strukturen als in der sechsten Ausführungsform verwendet werden. Als erstes zeigt die 15A einen Fall, in dem Seitenwände verwendet werden, um Verunreinigungsgebiete niedriger Konzentration auszubilden.
  • In diesem Fall werden nicht poröse anodische Oxidfilme im Zustand der 13A ausgebildet, und der Gate-Isolationsfilm wird unter Verwendung der Gate-Elektroden und ihrer anodischen Oxidfilme als eine Maske geätzt. In diesem Zustand werden Verunreinigungen hinzugefügt, um n– und p– Gebiete auszubilden.
  • Danach werden, nachdem Seitenwände 1001–1003 durch Rückätzen ausgebildet wurden, Verunreinigungen hinzugefügt, um n+ und p+ Gebiete auszubilden. Als Ergebnis dieser Schritte werden Verunreinigungsgebiete niedriger Konzentration (n– und p– Gebiete) unter den Seitenwänden 1001–1003 ausgebildet.
  • Weiter werden in der Konfiguration der 15A Metallsilicidfilme 1004–1006 durch das Verwenden einer bekannten Salicidtechnik ausgeformt. Beispiele für Metalle, die verkieselt werden sollen, sind Titan, Tantal, Wolfram und Molybden.
  • Andererseits weist eine Konfiguration der 15B das Merkmal auf, daß die Gate-Elektroden 1007–1009 kristalline Siliziumfilme sind, denen ein Leitfähigkeitstyp gegeben wird. Während ihnen gewöhnlicherweise eine n-Typ Leitfähigkeit gegeben wird, können Dualgate-TFTs ausgebildet werden, in welchen ein n-Typ TFT und ein p-Typ TFT verschiedene Leitfähigkeitstypen aufweisen.
  • Eine Salicidstruktur wird auch in der Konfiguration der 15B verwendet. In diesem Fall werden auch Metallsilicidfilme 1010–1012 auf den jeweiligen Gate-Elektroden 1007–1009 ausgebildet.
  • Die Konfigurationen dieser Ausführungsformen sind so gestaltet, daß sie für TFTs geeignet sind, die eine hohe Betriebsgeschwindigkeit aufweisen. Insbesondere die Salicidstruktur ist bei der Verwirklichung einer Betriebsfrequenz im Bereich mehrerer Gigahertz sehr wirksam.
  • AUSFÜHRUNGSFORM 8
  • Diese Ausführungsform ist auf Fälle gerichtet, bei denen ein Hilfskondensator eine andere Struktur als in der sechsten Ausführungsform hat.
  • Zuerst wird im Falle der 16A ein Drain-Gebiet 1020 einer aktiven Schicht ausgeformt, so daß es breiter ist als das notwendige Gebiet, und ein Teil des Drain-Gebietes 1020 wird als Bodenelektrode eines Hilfskondensators verwendet. In diesem Fall existiert ein Gate-Isolationsfilm 1021 auf dem Drain-Gebiet 1020 und es wird eine Kondensatorelektrode 1022 darauf ausgebildet. Die Kondensatorelektrode 1022 ist aus demselben Material wie die Gate-Elektroden hergestellt.
  • Der Teil des Drain-Gebietes 1020, das verwendet wird, um den Hilfskondensator auszubilden, kann im voraus durch das Hinzufügen einer Verunreinigung in diesem Teil leitend gehalten werden. Alternativ kann eine Inversionsschicht, die ausgebildet wird, wenn eine konstante Spannung an die Kondensatorelektrode 1022 gelegt wird, verwendet werden.
  • Da eine Flüssigkristallanzeigevorrichtung des Reflektionstyps im Falle der 16A ausgebildet wird, kann der Hilfskondensator unter voller Verwendung des Teiles auf der Rückseite der Bildpunktelektrode ausgebildet werden, was es gestattet, eine große Kapazität zu gewährleisten. Obwohl die Struktur der 16A auch auf eine Flüssigkristallvorrichtung des Transmissionstyps angewandt werden kann, sollte man Vorsicht walten lassen, da das Öffnungsverhältnis abnimmt, wenn das Gebiet, das durch den Hilfskondensator belegt wird, zu groß ist.
  • Andererseits zeigt 16B einen Fall des Ausbildens einer Flüssigkristallvorrichtung des Transmissionstyps. In der Struktur der 16B wird eine Drain-Elektrode 1023 als Bodenelektrode eines Hilfskondensators verwendet, und es werden ein Siliziumnitridfilm 1024 und eine schwarze Maske 1025 darauf ausgebildet. Der Hilfskondensator wird zwischen der Drain-Elektrode 1023 und der schwarzen Maske 1025 ausgebildet.
  • Wie oben beschrieben wurde, weist die Struktur der 16B das Merkmal auf, daß die schwarze Maske 1025 auch als obere Elektrode eines Hilfskondensators dient.
  • Durch die Vorrichtung des Transmissions-Typs ist eine Bildpunktelektrode 1026 ein transparenter leitender Film (beispielsweise ein ITO Film).
  • In der Struktur der 16B kann das Öffnungsverhältnis durch das Ausbilden des Hilfskondensators, der dazu neigt, ein großes Gebiet auf dem TFT zu belegen, erhöht werden. Weiterhin kann, da ein Siliziumnitridfilm, der eine große relative Dielektrizitätskonstante hat, derart verwendet werden, daß er nur 25 nm dünn ist, womit eine sehr große Kapazität in einem kleinen Gebiet erreicht werden kann.
  • AUSFÜHRUNGSFORM 9
  • Diese Ausführungsform ist auf den Fall gerichtet, in dem eine Flüssigkristallplatte unter Verwendung der Erfindung hergestellt wird. 17 ist eine vereinfachte Schnittansicht einer aktiven Matrixflüssigkristallplatte. Eine CMOS-Schaltung wird in einem Gebiet ausgebildet, in dem eine Treiberschaltung oder eine Logikschaltung konstruiert werden sollen, und ein Bildpunkt-TFT wird in einem Gebiet ausgebildet, in dem eine Bildpunktmatrixschaltung konstruiert werden soll.
  • Da die Konfigurationen der CMOS-Schaltung und der Bildpunktmatrixschaltung (TFT-Struktur) schon in den sechsten bis achten Ausführungsformen beschrieben wurden, werden nur notwendige Punkte in dieser Ausführungsform beschrieben.
  • Als erstes erhält man den Zustand der 14C durch die Herstellungsschritte der sechsten Ausführungsform. Modifikationen, wie das Verwenden eines Multi-Gate-Bildpunkt-TFT können von jemanden, der die Erfindung ausführt, auf Wunsch vorgenommen werden.
  • Dann wird ein Orientierungsfilm 1030 als notwendige Vorbereitung auf der aktiven Matrixsubstratseite ausgebildet.
  • Dann wird ein gegenüberstehendes Substrat vorbereitet, das aus einem Glassubstrat 1031, einem transparenten leitenden Film 1032 und einem Orientierungsfilm 1033 zusammengesetzt ist. Wenn es notwendig ist, werden eine schwarze Maske oder Farbfilter auf der gegenüberliegenden Substratseite ausgebildet. Sie werden in dieser Ausführungsform weggelassen.
  • Das aktive Matrixsubstrat und das gegenüberliegende Substrat, das so vorbereitet wurde, werden durch einen bekannten Zellzusammenfügungsschritt miteinander verbunden. Ein Flüssigkristallmaterial 1034 wird in den Raum zwischen den beiden Substraten eingesiegelt, um eine Flüssigkristallplatte zu vollenden, wie das in 17 gezeigt ist.
  • Die Art des Flüssigkristallmaterials 1034 kann frei gemäß der Flüssigkristallbetriebsart (der ECB-Betriebsart, der Guest-Host-Betriebsart oder dergleichen) ausgewählt werden.
  • 18 zeigt in vereinfachter Art das Aussehen eines aktiven Matrixsubstrat, wie es in 14C gezeigt ist. In 18 bezeichnet eine Bezugszahl 1040 ein Quarzsubstrat; 1041 bezeichnet eine Bildpunktmatrixschaltung; 1042 bezeichnet eine Quellentreiberschaltung; 1043 bezeichnet eine Gate-Treiberschaltung; und 1044 bezeichnet eine Logikschaltung.
  • Obwohl im weiteren Sinn die Logikschaltung 1044 jede Art einer Logikschaltung umfaßt, die aus TFTs gebildet wird, wird sie in dieser Ausführungsform von Schaltungen unterschieden, die konventionellerweise eine Pixelmatrixschaltung und eine Treiberschaltung genannt werden und Vorrichtungen bis auf die Signalverarbeitungsschaltungen (einen Speicher, ein D/A-Wandler, einen Pulsgenerator etc.).
  • FPC-Anschlüsse (Anschlüsse einer flexiblen gedruckten Schaltung) werden als externe Anschlüsse an der so erzeugten Flüssigkristallplatte befestigt. Was allgemein als Flüssigkristallmodul bezeichnet wird, ist eine Flüssigkristallplatte, an der FPC-Anschlüsse befestigt sind.
  • AUSFÜHRUNGSFORM 10
  • Zusätzlich zur Flüssigkristallanzeigevorrichtung, wie sie in der neunten Ausführungsform beschrieben wurde, können andere elektrooptische Vorrichtungen, wie eine aktive Matrix-EL-(Elektroluminiszens)-Anzeige Vorrichtung und eine EC-(Elektro-Chrom)-Anzeigevorrichtung gemäß der Erfindung konstruiert werden.
  • AUSFÜHRUNGSFORM 11
  • In dieser Ausführungsform werden Beispiele elektronischer Vorrichtungen (Anwendungsprodukte), die eine elektrooptische Vorrichtung gemäß der Erfindung verwenden, unter Bezug auf die 19A–19F beschrieben. Beispiele von Anwendungsprodukten, die die Erfindung verwenden, sind eine Videokamera, eine Standbildkamera, ein Projektor, eine am Kopf befestigte Anzeige, ein Fahrzeugnavigationssystem, ein Personalcomputer und tragbare Informationsterminals (ein mobiler Computer, ein zellulares Telefon, etc.).
  • 19A zeigt ein zellulares Telefon, das aus einem Hauptkörper 2001, einem Sprachausgabeabschnitt 2002, einem Spracheingabeabschnitt 2003, einer Anzeigevorrichtung 2004, Manipulationsschaltern 2005 und einer Antenne 2006 besteht. Die Erfindung kann auf die Anzeigevorrichtung 2004 angewandt werden.
  • 19B zeigt eine Videokamera, die aus einem Hauptkörper 2101, einer Anzeigevorrichtung 2102, einem Toneingabeabschnitt 2103, Manipulationsschaltern 2104, einer Batterie 2105 und einem Bildempfangsabschnitt 2106 zusammengesetzt ist. Die Erfindung kann auf die Anzeigevorrichtung 2102 angewandt werden.
  • 19C zeigt einen mobilen Computer, der aus einem Hauptkörper 2201, einem Kameraabschnitt 2202, einem Bildempfangsabschnitt 2203, einem Manipulationsschalter 2204 und einer Anzeigevorrichtung 2205 zusammengesetzt ist. Die Erfindung kann auf die Anzeigevorrichtung 2205 angewandt werden.
  • 19D zeigt eine am Kopf montierte Anzeige, die aus einem Hauptkörper 2301, Anzeigevorrichtungen 2302 und einem Bandabschnitt 2303 zusammengesetzt ist. Die Erfindung kann auf die Anzeigevorrichtungen 2302 angewandt werden.
  • 19E zeigt einen Rückprojektor, der aus einem Hauptkörper 2401, einer Lichtquelle 2402, einer Anzeigevorrichtung 2403, einem Polarisationsstrahlaufteiler 2404, Reflektoren 2405 und 2406 und einem Schirm 2407 zusammengesetzt ist. Die Erfindung kann auf die Anzeigevorrichtung 2403 angewandt werden.
  • 19F zeigt einen Frontprojektor, der aus einem Hauptkörper 2501, einer Lichtquelle 2502, einer Anzeigevorrichtung 2503, einem optischen System 2504 und einem Schirm 2505 zusammengesetzt ist. Die Erfindung kann auf die Anzeigevorrichtung 2503 angewandt werden.
  • Wie oben beschrieben wurde, hat die Erfindung einen extrem breiten Anwendungsbereich und kann auf Anzeigemedien jeglicher Art angewandt werden. Weiterhin kann, da der TFT der Erfindung auch verwendet werden kann, um Halbleiterschaltungen wie ICs und LSIs zu konstruieren, die Erfindung auf ein beliebiges Produkt angewandt werden, solange es eine Halbleiterschaltung erfordert.
  • Die Erfindung gestattet eine Ausbildung eines Halbleiterdünnfilms, dessen Kristallität im wesentlichen gleich der eines Einkristallhalbleiters ist, und es möglich macht, unter Verwendung eines solchen Halbleiterdünnfilms einen TFT zu verwirklichen, der eine hohe Leistung zeigt, die äquivalent oder sogar höher als die Leistung eines IGFET (MOSFET) ist, der auf einem Einkristall ausgeformt wurde.
  • Eine Halbleiterschaltung und eine elektrooptische Vorrichtung, die unter Verwendung von TFTs der obigen Art ausgebildet werden, und eine elektronische Vorrichtung, die eine solche Halbleiterschaltung oder eine elektrooptische Vorrichtung einschließt, hat eine extrem hohe Leistung und sie stellen Produkte dar, die in ihrer Funktionalität, Tragbarkeit und Zuverlässigkeit überlegen sind.

Claims (26)

  1. Halbleiterdünnfilm, der einen zusammengesetzten Körper einer Vielzahl von stabförmigen oder flachstabförmigen Kristallen darstellt, der folgendes umfasst: eine erste Kristallkörnung in der Vielzahl von stabförmigen oder flachstabförmigen Kristallen; und eine zweite Kristallkörnung neben der ersten Kristallkörnung in der Vielzahl von stabförmigen oder flachstabförmigen Kristallen; wobei eine Korngrenze zwischen der ersten Kristallkörnung und der zweiten Kristallkörnung ausgebildet ist; wobei ein Ausrichtungsverhältnis der {110} Ebenen der Kristalle des Halbleiterdünnfilms 0,9 oder mehr betragt; wobei ein erster Kristallgitterrand der ersten Kristallkörnung kontinuierlich mit einem zweiten Kristallgitterrand der zweiten Kristallkörnung verbunden ist, so dass die Korngrenze gequert wird; und wobei ein Halogenelement in dem Halbleiterdünnfilm enthalten ist.
  2. Halbleiterdünnfilm nach Anspruch 1, wobei ein Elektronenstrahlbeugungsmuster des Halbleiterdünnfilms eine Regelmäßigkeit durch eine Ausrichtung der {110} Ebenen der Kristalle aufweist.
  3. Halbleiterdünnfilm nach Anspruch 1, wobei jeder der stabförmigen oder flachstabförmigen Kristalle durch ein Kristallwachstum ausgebildet wurde, das in einer <111> Achsenrichtung fortschreitet, mit einer Kopfoberfläche, die ungefähr gleich einer {111} Ebene liegt.
  4. Halbleiterfilm nach Anspruch 1, wobei die stabförmigen oder flachstabförmigen Kristalle im wesentlichen parallel zueinander mit einem Richtfaktor angeordnet sind.
  5. Halbleiterfilm nach Anspruch 1, wobei eine Konzentration von Kohlenstoff, Stickstoff, Sauerstoff und Schwefel im Halbleiterdünnfilm jeweils weniger als 5 × 1018 Atome/cm3 beträgt.
  6. Halbleiterdünnfilm nach Anspruch 1, wobei der Halbleiterdünnfilm ein Element oder eine Vielzahl von Elementen aus der Gruppe Nickel, Kobalt, Eisen, Palladium, Platin, Kupfer, Gold und Germanium enthält.
  7. Halbleiterdünnfilm nach Anspruch 1, wobei der Halbleiterdünnfilm aus Silizium oder einer Verbindung, die Silizium als Hauptkomponente aufweist, hergestellt ist.
  8. Halbleitervorrichtung mit isoliertem Gate, in welcher mindestens ein Kanalausbildungsgebiet aus einem Halbleiterdünnfilm gebildet wird, der einen zusammengefügten Körper aus einer Vielzahl von stabförmigen oder flachstabförmigen Kristallen darstellt, der folgendes umfasst: eine erste Kristallkörnung in der Vielzahl von stabförmigen oder flachstabförmigen Kristallen; und eine zweite Kristallkörnung neben der ersten Kristallkörnung in der Vielzahl von stabförmigen oder flachstabförmigen Kristallen; wobei eine Korngrenze zwischen der ersten Kristallkörnung und der zweiten Kristallkörnung ausgebildet ist; wobei: das Ausrichtungsverhältnis der {110} Ebenen der Kristalle des Halbleiterdünnfilms 0,9 oder mehr beträgt; und wobei ein erster Kristallgitterrand der ersten Kristallkörnung kontinuierlich mit einem zweiten Kristallgitterrand der zweiten Kristallkörnung verbunden ist, so dass die Korngrenze gequert wird; und wobei ein Halogenelement in dem Halbleiterdünnfilm enthalten ist.
  9. Halbleitervorrichtung mit isoliertem Gate nach Anspruch 8, wobei ein Elektronenstrahlbeugungsmuster der Halbleiterdünnfilms eine Regelmäßigkeit durch eine Orientierung der {110} Ebenen der Kristalle aufweist.
  10. Halbleitervorrichtung mit isoliertem Gate nach Anspruch 8, wobei jeder der stabförmigen oder flachstabförmigen Kristalle durch ein Kristallwachstum ausgebildet wurde, das in einer <111> Achsenrichtung mit einer Kopfoberfläche, die ungefähr gleich einer {111} Ebene verläuft, fortschreitet.
  11. Halbleitervorrichtung mit isoliertem Gate nach Anspruch 8, wobei die stabförmigen oder flachstabförmigen Kristalle im parallel zueinander mit einer bestimmten Richtfähigkeit angeordnet sind.
  12. Halbleitervorrichtung mit isoliertem Gate nach den Anspruch 8, wobei eine Konzentration von Kohlenstoff, Stickstoff, Sauerstoff und Schwefel im Halbleiterdünnfilm jeweils weniger als 5 × 1018 Atome/cm3 beträgt.
  13. Halbleitervorrichtung mit isoliertem Gate nach Anspruch 8, wobei der Halbleiterdünnfilm ein Element oder eine Vielzahl von Elementen aus der Gruppe Nickel, Kobalt, Eisen, Palladium, Platin, Kupfer, Gold und Germanium enthält.
  14. Halbleitervorrichtung mit isoliertem Gate nach Anspruch 8, wobei der Halbleiterdünnfilm aus Silizium oder einer Verbindung, die Silizium als Hauptkomponente aufweist, hergestellt wird.
  15. Verfahren zur Herstellung eines Dünnfilmtransistors umfassend: Ausbilden einer Halbleiterschicht über einer isolierenden Oberfläche, wobei die Halbleiterschicht SixGe1-x umfasst, mit 0.9 ≤ x ≤ 0.99; Versehen der Halbleiterschicht mit einem Material zur Förderung der Kristallisation der Halbleiterschicht; Kristallisieren der Halbleiterschicht durch Erhitzen um eine kristalline Halbleiterschicht, die SixGe1-x umfasst, zu bilden; Strukturieren der kristallinen Halbleiterschicht um eine Vielzahl kristalliner Halbleiterinseln, die SixGe1-x umfassen, zu bilden; Bilden einer Gateisolierschicht über jeder der kristallinen Halbleiterinseln; und Bilden einer Gateelektrode über der Gateisolierschicht.
  16. Verfahren zur Herstellung eines Dünnfilmtransistors umfassend: Ausbilden einer Halbleiterschicht über einer isolierenden Oberfläche, wobei die Halbleiterschicht SixGe1-x umfasst, mit 0.9 ≤ x ≤ 0.99; Selektives Versehen der Halbleiterschicht mit einem Material zur Förderung der Kristallisation der Halbleiterschicht; Kristallisieren der Halbleiterschicht durch Erhitzen um eine kristalline Halbleiterschicht, die SixGe1-x umfasst, zu bilden; Strukturieren der kristallinen Halbleiterschicht um eine Vielzahl kristalliner Halbleiterinseln, die SixGe1-x umfassen, zu bilden; Bilden einer Gateisolierschicht über jeder der kristallinen Halbleiterinseln; und Bilden einer Gateelektrode über der Gateisolierschicht.
  17. Verfahren zur Herstellung einer Halbleiterschicht umfassend: Ausbilden einer Halbleiterschicht über einer isolierenden Oberfläche, wobei die Halbleiterschicht SixGe1-x umfasst, mit 0.9 ≤ x ≤ 0.99; Versehen der Halbleiterschicht mit einem Material zur Förderung der Kristallisation der Halbleiterschicht; Kristallisieren der Halbleiterschicht durch Erhitzen um eine kristalline Halbleiterschicht, die SixGe1-x umfasst, zu bilden; Einbringen von Phosphor in die kristalline Halbleiterschicht; und Erhitzen der kristallinen Halbleiterschicht, die mit dem Phosphor beigebracht wurde.
  18. Verfahren zur Herstellung eines Dünnfilmtransistors umfassend: Ausbilden einer Halbleiterschicht über einer isolierenden Oberfläche, wobei die Halbleiterschicht SixGe1-x umfasst, mit 0.9 ≤ x ≤ 0.99; Versehen der Halbleiterschicht mit einem Material zur Förderung der Kristallisation der Halbleiterschicht; Kristallisieren der Halbleiterschicht durch Erhitzen um eine kristalline Halbleiterschicht, die SixGe1-x umfasst, mit einer Oberflächenausrichtung die gleich der Ausrichtung der {110} Ebene des Kristalls ist, zu bilden; Strukturieren der kristallinen Halbleiterschicht um eine Vielzahl kristalliner Halbleiterinseln, die SixGe1-x umfassen, zu bilden; Bilden einer Gateisolierschicht über jeder der kristallinen Halbleiterinseln; und Bilden einer Gateelektrode über der Gateisolierschicht.
  19. Verfahren zur Herstellung einer Halbleitervorrichtung, das die Schritte umfasst: Ausbilden einer Halbleiterschicht über einem Substrat, wobei die Halbleiterschicht SixGe1-x umfasst, mit 0.9 ≤ x ≤ 0.99; Versehen der Halbleiterschicht mit einem Material zur Förderung der Kristallisation der Halbleiterschicht; Kristallisieren der Halbleiterschicht durch Erhitzen, wobei sich die Kristallisation seitlich in Bezug auf eine Hauptoberfläche des Substrats ausbreitet; und Strukturieren der kristallinen Halbleiterschicht zur Bildung einer kristallinen Halbleiterinsel, zur Bereitstellung eines Kanalentstehungs-gebietes.
  20. Verfahren zur Herstellung einer Halbleitervorrichtung, das die Schritte umfasst: Ausbilden einer Halbleiterschicht über einem Substrat, wobei die Halbleiterschicht SixGe1-x umfasst, mit 0.9 ≤ x ≤ 0.99; Selektives Versehen der Halbleiterschicht mit einem Material zur Förderung der Kristallisation der Halbleiterschicht; Kristallisieren der Halbleiterschicht durch Erhitzen, wobei die Kristallisation seitlich bezüglich einer Hauptoberfläche des Substrats verläuft; und Strukturieren der kristallinen Halbleiterschicht um eine kristalline Halbleiterinsel zu bilden, um ein Kanalentstehungsgebiet zu bilden.
  21. Verfahren nach einem der Ansprüche 15 bis 20, das ferner einen Schritt einer Laserlichtbestrahlung auf die Halbleiterschicht umfasst.
  22. Verfahren nach einem der Ansprüche 15 bis 20, wobei eine Sauerstoffkonzentration in der Halbleiterschicht 1 × 1018 Atome/cm3 oder niedriger ist.
  23. Verfahren nach einem der Ansprüche 15 bis 20, wobei die Halbleiterschicht Kohlenstoff enthält, und eine Kohlenstoffkonzentration darin niedriger als 5 × 1018 Atome/cm3 ist.
  24. Verfahren nach einem der Ansprüche 15 bis 20, wobei die Halbleiterschicht Stickstoff enthält, und eine Stickstoffkonzentration darin niedriger als 5 × 1018 Atome/cm3 ist.
  25. Verfahren nach einem der Ansprüche 15 bis 20, wobei das Material zur Förderung der Kristallisation der Halbleiterschicht ein Material aus der Gruppe Nickel, Kobalt, Eisen, Palladium, Platin, Kupfer, Gold und Germanium umfasst.
  26. Verfahren zur nach einem der Ansprüche 15 bis 20, wobei das Material zur Förderung der Kristallisation der Halbleiterschicht Nickel umfasst.
DE19825081A 1997-06-06 1998-06-04 Halbleiterdünnfilm und Halbleitervorrichtung und Herstellungsverfahren Expired - Fee Related DE19825081B4 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP9-165216 1997-06-06
JP16521697 1997-06-06
JP10-108550 1998-04-03
JP10855098 1998-04-03
JP11426898 1998-04-09
JP10-114268 1998-04-09

Publications (2)

Publication Number Publication Date
DE19825081A1 DE19825081A1 (de) 1998-12-10
DE19825081B4 true DE19825081B4 (de) 2012-10-31

Family

ID=27311250

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19825081A Expired - Fee Related DE19825081B4 (de) 1997-06-06 1998-06-04 Halbleiterdünnfilm und Halbleitervorrichtung und Herstellungsverfahren

Country Status (4)

Country Link
US (1) US6307214B1 (de)
KR (1) KR100535164B1 (de)
DE (1) DE19825081B4 (de)
TW (1) TW386241B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8384084B2 (en) 1997-07-23 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US8405594B2 (en) 1999-06-21 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. EL display device, driving method thereof, and electronic equipment provided with the EL display device

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6335445B1 (en) * 1997-03-24 2002-01-01 Societe De Conseils De Recherches Et D'applications Scientifiques (S.C.R.A.S.) Derivatives of 2-(iminomethyl)amino-phenyl, their preparation, their use as medicaments and the pharmaceutical compositions containing them
US6133075A (en) * 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3943245B2 (ja) * 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
US7248232B1 (en) 1998-02-25 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Information processing device
US6617648B1 (en) * 1998-02-25 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Projection TV
JP2000039628A (ja) 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
JP4223094B2 (ja) * 1998-06-12 2009-02-12 株式会社半導体エネルギー研究所 電気光学表示装置
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100386003B1 (ko) * 1998-12-15 2003-10-17 엘지.필립스 엘시디 주식회사 반사형 액정 표시장치 및 그 제조방법_
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
EP1041641B1 (de) * 1999-03-26 2015-11-04 Semiconductor Energy Laboratory Co., Ltd. Verfahren zur Herstellung einer elektrooptischen Vorrichtung
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US6483171B1 (en) * 1999-08-13 2002-11-19 Micron Technology, Inc. Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same
JP4495805B2 (ja) * 1999-09-29 2010-07-07 株式会社東芝 結晶性半導体薄膜とその製造方法、および薄膜トランジスタとその製造方法
US20020113268A1 (en) * 2000-02-01 2002-08-22 Jun Koyama Nonvolatile memory, semiconductor device and method of manufacturing the same
TWI263336B (en) * 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2002083974A (ja) 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6703265B2 (en) * 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW515104B (en) * 2000-11-06 2002-12-21 Semiconductor Energy Lab Electro-optical device and method of manufacturing the same
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6855584B2 (en) 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
KR100857132B1 (ko) * 2001-12-06 2008-09-05 엘지디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1326273B1 (de) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
US7631196B2 (en) 2002-02-25 2009-12-08 Intel Corporation Method and apparatus for loading a trustable operating system
KR100979926B1 (ko) * 2002-03-05 2010-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체소자 및 그것을 사용한 반도체장치
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6559506B1 (en) * 2002-04-03 2003-05-06 General Electric Company Imaging array and methods for fabricating same
US6861338B2 (en) 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
KR100984913B1 (ko) * 2003-04-29 2010-10-04 크로스텍 캐피탈, 엘엘씨 씨모스 이미지센서의 제조방법
US7652321B2 (en) * 2004-03-08 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101146418B1 (ko) * 2004-11-08 2012-05-17 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
JP4793568B2 (ja) * 2005-07-08 2011-10-12 セイコーエプソン株式会社 アクチュエータ装置、液体噴射ヘッド及び液体噴射装置
US20070105368A1 (en) * 2005-11-07 2007-05-10 Texas Instruments Inc. Method of fabricating a microelectronic device using electron beam treatment to induce stress
US7719089B2 (en) * 2006-05-05 2010-05-18 Sony Corporation MOSFET having a channel region with enhanced flexure-induced stress
KR101420603B1 (ko) 2007-06-29 2014-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5292066B2 (ja) * 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR20130024769A (ko) 2011-08-30 2013-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치
US8912057B1 (en) * 2013-06-05 2014-12-16 Globalfoundries Inc. Fabrication of nickel free silicide for semiconductor contact metallization
JP1592378S (de) * 2017-01-31 2017-12-04

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57160121A (en) * 1981-03-27 1982-10-02 Semiconductor Energy Lab Co Ltd Semiamorphous semiconductor device
JPH07131038A (ja) * 1993-10-29 1995-05-19 Asahi Chem Ind Co Ltd フィルム状アモルファスシリコン太陽電池
JPH07130652A (ja) * 1993-10-29 1995-05-19 Semiconductor Energy Lab Co Ltd 半導体作製方法
JPH07321339A (ja) * 1993-06-25 1995-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JPH0878329A (ja) * 1994-09-05 1996-03-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH08139019A (ja) * 1994-09-15 1996-05-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658966B2 (ja) 1982-05-17 1994-08-03 キヤノン株式会社 半導体素子
US4717681A (en) 1986-05-19 1988-01-05 Texas Instruments Incorporated Method of making a heterojunction bipolar transistor with SIPOS
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
JPH04318973A (ja) * 1991-04-17 1992-11-10 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP3662263B2 (ja) 1993-02-15 2005-06-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP0612102B1 (de) 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Herstellungsverfahren für eine kristallisierte Halbleiterschicht
JP3107941B2 (ja) 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
KR100203982B1 (ko) 1993-03-12 1999-06-15 야마자끼 순페이 반도체장치 및 그의 제작방법
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
TW278219B (de) 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
TW241377B (de) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
KR100355938B1 (ko) 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
JP3450376B2 (ja) 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW295703B (de) 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
TW369686B (en) 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR950006486A (ko) * 1993-08-11 1995-03-21 장동원 매직아이스코프
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (de) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP2759415B2 (ja) 1993-11-05 1998-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JP3562590B2 (ja) 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
US5654203A (en) 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5869362A (en) 1993-12-02 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3150840B2 (ja) 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3195157B2 (ja) 1994-03-28 2001-08-06 シャープ株式会社 半導体装置の製造方法およびその製造装置
JPH07315826A (ja) * 1994-05-24 1995-12-05 Canon Inc 多結晶シリコン薄膜及びその製造方法
JP3540012B2 (ja) 1994-06-07 2004-07-07 株式会社半導体エネルギー研究所 半導体装置作製方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3067949B2 (ja) 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW273639B (en) 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
TW395008B (en) 1994-08-29 2000-06-21 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
JP3535241B2 (ja) 1994-11-18 2004-06-07 株式会社半導体エネルギー研究所 半導体デバイス及びその作製方法
US5756364A (en) 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
JP3573811B2 (ja) 1994-12-19 2004-10-06 株式会社半導体エネルギー研究所 線状レーザー光の照射方法
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3675886B2 (ja) 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
TW448584B (en) 1995-03-27 2001-08-01 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
JP3499327B2 (ja) 1995-03-27 2004-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
TW319912B (de) 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US5729045A (en) * 1996-04-02 1998-03-17 Advanced Micro Devices, Inc. Field effect transistor with higher mobility
US5827773A (en) * 1997-03-07 1998-10-27 Sharp Microelectronics Technology, Inc. Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57160121A (en) * 1981-03-27 1982-10-02 Semiconductor Energy Lab Co Ltd Semiamorphous semiconductor device
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JPH07321339A (ja) * 1993-06-25 1995-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JPH07131038A (ja) * 1993-10-29 1995-05-19 Asahi Chem Ind Co Ltd フィルム状アモルファスシリコン太陽電池
JPH07130652A (ja) * 1993-10-29 1995-05-19 Semiconductor Energy Lab Co Ltd 半導体作製方法
JPH0878329A (ja) * 1994-09-05 1996-03-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH08139019A (ja) * 1994-09-15 1996-05-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8384084B2 (en) 1997-07-23 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US8405594B2 (en) 1999-06-21 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. EL display device, driving method thereof, and electronic equipment provided with the EL display device
US8558773B2 (en) 1999-06-21 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. EL display device, driving method thereof, and electronic equipment provided with the EL display device
US8830146B2 (en) 1999-06-21 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. EL display device, driving method thereof, and electronic equipment provided with the EL display device
US8941565B2 (en) 1999-06-21 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. EL display device, driving method thereof, and electronic equipment provided with the EL display device

Also Published As

Publication number Publication date
US6307214B1 (en) 2001-10-23
KR19990006736A (ko) 1999-01-25
DE19825081A1 (de) 1998-12-10
TW386241B (en) 2000-04-01
KR100535164B1 (ko) 2006-03-23

Similar Documents

Publication Publication Date Title
DE19825081B4 (de) Halbleiterdünnfilm und Halbleitervorrichtung und Herstellungsverfahren
DE19861495B3 (de) Halbleitergeräte, Anzeigegerät und Vorrichtung
DE19913920A1 (de) Ansteuerschaltung einer Halbleiteranzeigevorrichtung und Halbleiteranzeigevorrichtung
KR100465416B1 (ko) 반도체장치및그의제조방법
DE69835131T2 (de) D/A-Wandlerschaltung und Halbleiterbauelement
KR100447311B1 (ko) 반도체박막,반도체장치및이의제조방법
KR960001611B1 (ko) 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
DE19605669B4 (de) Aktivmatrix-Anzeigevorrichtung
KR100310407B1 (ko) 반도체장치및그제조방법
KR100549353B1 (ko) 액티브 매트릭스 디스플레이 및 반도체 디바이스
US6326249B1 (en) Semiconductor device and process for producing same
DE69434450T2 (de) Dünnfilm-Halbleiterbauelement zur Sichtanzeige und dessen Herstellungsverfahren
US6133075A (en) Semiconductor device and method of fabricating the same
DE112011104002B4 (de) Oxidhalbleiterschicht
KR100186886B1 (ko) 반도체장치 제작방법
DE112012004930B4 (de) Verfahren zur Herstellung von Halbleiter-Einheiten mit Kontaktstrukturen für Halbleitertransistoren
DE19605670A1 (de) Aktivmatrixanzeigegerät
US20040206958A1 (en) Semiconductor thin film and method of manufacturing the same and semiconductor device and method of manufacturing the same
DE112017004584T5 (de) Anzeigevorrichtung und elektronisches Gerät
DE102013208317A1 (de) Verfahren zum Ausbilden einer Leitung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US6452211B1 (en) Semiconductor thin film and semiconductor device
DE102004061596B4 (de) Lasermaske und Kristallisationsverfahren unter Verwendung derselben
US6624051B1 (en) Semiconductor thin film and semiconductor device
CN1877861B (zh) 半导体器件及其用途
KR0180573B1 (ko) 반도체 장치 및 그 제작방법

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8181 Inventor (new situation)

Inventor name: MIYANAGA, AKIHARU, ATSUGI, KANAGAWA, JP

Inventor name: KOYAMA, JUN, ATSUGI, KANAGAWA, JP

Inventor name: YAMAZAKI, SHUNPEI, ATSUGI, KANAGAWA, JP

Inventor name: OGATA, YASUSHI, ATSUGI, KANAGAWA, JP

Inventor name: OHTANI, HISASHI, ATSUGI, KANAGAWA, JP

R018 Grant decision by examination section/examining division
R006 Appeal filed
R007 Decision rectified on appeal
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130201

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee