DE19827938C2

DE19827938C2 - Integrierte Halbleiterschaltungsvorrichtung

Info

Publication number: DE19827938C2
Application number: DE19827938A
Authority: DE
Inventors: Eiichi Teraoka; Toyohiko Yoshida
Original assignee: Mitsubishi Electric Corp
Current assignee: Renesas Electronics Corp
Priority date: 1997-10-14
Filing date: 1998-06-23
Publication date: 2003-04-17
Anticipated expiration: 2018-06-24
Also published as: DE19827938A1; US6333571B1; JPH11122047A; JP3814385B2; US6097113A

Description

Die vorliegende Erfindung betrifft eine integrierte Halbleiterschaltungsvorrich tung.

Spezieller betrifft sie eine integrierte Halbleiterschaltungsvorrichtung, die einen MOS-Transistor (Feldeffekttransistor mit isoliertem Gate) als Kompo nente aufweist, und eine Struktur zum Erreichen des niedrigen Stromverbrau ches und der hohen Betriebsgeschwindigkeit einer integrierten MOS-Halbleiter schaltungsvorrichtung, die in einer Mehrzahl von Betriebsmodi arbeiten kann.

US 5,610,533 beschreibt eine Halbleiterschaltungsvorrichtung, bei der zum Absenken des Stromverbrauchs in einem Standby- Zustand eine Sperrspannung bezüglich der Source an das Sub strat von N-Kanal-MOS-Transistoren und P-Kanal-MOS-Transi storen angelegt wird. Die Sperrspannung an der Diode Substrat- Source führt zu einer erhöhten Schwellenspannung der Transi storen und damit zu einem geringeren Leckstrom, wenn sich die se Transistoren in einem ausgeschalteten Zustand befinden. US 5,610,533 offenbart jeweils für die N-Kanal-MOS-Transistoren und die P-Kanal-MOS-Transistoren eine Spannungserzeugungsvor richtung zum Erzeugen von zwei unterschiedlichen Spannungen zum Anlegen an den jeweiligen Substratkontakt. Dabei kann ent weder die eine oder die andere erzeugte Spannung identisch mit der Source-Spannung des jeweiligen Transistors sein.

Auch EP 0 564 204 A1 offenbart für einen N-Kanal-MOS-Transistor und einen P-Kanal-MOS-Transistor jeweils eine Spannungserzeu gungsschaltung zum Anlegen einer Sperrspannung bezüglich der Source des jeweiligen Transistors an das Transistorsubstrat.

In beiden erwähnten Druckschriften wird lediglich zwischen ei nem Standby-Zustand und einem Betriebszustand unterschieden. Zum Erniedrigen des Stromverbrauches der Halbleiterschaltungs vorrichtung ist es dabei notwendig, die Halbleiterschaltungs vorrichtung in den Standby-Zustand zu versetzen.

Fig. 19 zeigt ein Beispiel der Struktur einer der Anmelderin bekannten, inte grierten Halbleiterschaltungsvorrichtung, die beispielsweise in der japanischen Patentanmeldung JP 6-291267 A beschrieben ist.

In Fig. 19 enthält die der Anmelderin bekannte, integrierte Halbleiterschal tungsvorrichtung CMOS-Inverter IVa, IVb, IVc und IVd von vier Stufen, die zwischen einen Eingabeknoten 101 und einen Ausgabeknoten 102 in Reihe ge schaltet sind. Jeder der CMOS-Inverter IVa-IVd arbeitet unter Verwendung einer an einen Stromversorgungsknoten angelegten Stromversorgungsspannung VDD und einer an einen Masseknoten angelegten Massespannung GND als eine und eine andere Betriebsstromversorgungsspannung. Jeder der Inverter inver tiert ein angelegtes Signal für eine Ausgabe.

Die CMOS-Inverter IVa-IVd enthalten entsprechende P-Kanal-MOS-Transisto ren Pa-Pd zum Ausgeben eines H-Pegel-Signales und entsprechende N-Kanal- MOS-Transistoren Na-Nd zum Ausgeben eines L-Pegel-Signales.

Die integrierte Halbleiterschaltungsvorrichtung enthält weiterhin eine erste Spannungserzeugungsschaltung 110a, die mit den Substratbereichen (Rückseitengates) der P-Kanal-MOS-Transistoren Pa-Pd verbunden ist und die entsprechend einem Steuersignal von einer Steuerschaltung 112a eine Rück seitengatespannung Vps ausgibt, und eine zweite Spannungserzeugungsschal tung 110b, die mit den Substratbereichen (Rückseitengates) der N-Kanal-MOS- Transistoren Na-Nd verbunden ist und die eine Rückseitengatespannung Vns entsprechend einem Steuersignal von einer Steuerschaltung 112b ausgibt. Der Betrieb wird im folgenden kurz beschrieben.

Es wird nun der Fall angenommen, bei dem die Ausgabespannung Vps der ersten Spannungserzeugungsschaltung 110a entsprechend dem Steuersignal der Steuerschaltung 112a auf einen Spannungspegel gesetzt ist, der etwas niedriger ist als die Stromversorgungsspannung VDD, und bei dem die Ausgabespannung Vns von der zweiten Spannungserzeugungsschaltung 110b entsprechend dem Steuersignal der Steuerschaltung 112b auf einen Spannungspegel gesetzt ist, der etwas höher ist als die Massespannung GND.

In diesem Fall führt, wenn ein an den Eingabeknoten 101 angelegtes Eingabe signal einen Übergang von einem L-Pegel auf einen H-Pegel durchführt, ein durch die CMOS-Inverter IVa-IVd von vier Stufen an den Ausgabeknoten 102 angelegtes Ausgabesignal einen Übergang von dem L-Pegel zu dem H-Pegel durch. Wenn die Rückseitengatespannung Vps der P-Kanal-MOS-Transistoren Pa-Pd niedriger ist als die Stromversorgungsspannung VDD, werden die Verar mungsschichten bzw. Raumladungszonen in den Kanalbildungsbereichen der P- Kanal-MOS-Transistoren Pa-Pd vergrößert. Bei den N-Kanal-MOS-Transisto ren Na-Nd werden ebenfalls, wenn die Rückseitengatespannung Vns größer ist als die Massespannung GND, die Verarmungsschichten größer werden, als wenn die Massespannung GND an die Rückseitengates angelegt wird. Daher erhöhen, wenn die P-Kanal-MOS-Transistoren Pa-Pd und die N-Kanal-MOS- Transistoren Na-Nd eingeschaltet werden und derart leitend werden, daß die Kanäle gebildet werden, die vergrößerten Verarmungsschichten die Kanal querschittsflächen und die Menge der sich bewegenden Ladungsträger. Folglich werden die MOS-Transistoren Pa-Pd und Na-Nd mit hoher Geschwindigkeit ein- und ausgeschaltet, und die Menge des Treiberstroms und die An sprechgeschwindigkeit werden erhöht.

Sogar wenn das an den Eingabeknoten 101 angelegte Eingabesignal einen Übergang von dem H-Pegel zu dem L-Pegel durchführt, werden die MOS- Transistoren Pa-Pd und Na-Nd mit hoher Geschwindigkeit aufgrund der Rück seitengatespannungen Vps und Vns betrieben, und das Signal des Ausgabekno tens 102 führt einen Übergang von dem H-Pegel zu dem L-Pegel durch.

Nun wird der Fall angenommen, bei dem die Rückseitengatespannung Vps von der ersten Spannungserzeugungsschaltung 110a entsprechend dem Steuersignal der Steuerschaltung 112a auf einen Spannungspegel eingestellt ist, der höher ist als die Stromversorgungsspannung VDD, und bei dem die Rückseitengate spannung Vns von der zweiten Spannungserzeugungsschaltung 110b entsprechend dem Steuersignal von der Steuerschaltung 112b auf einen Spannungs pegel eingestellt ist, der niedriger ist als die Massespannung GND.

In diesem Fall werden die Verarmungsschichten der MOS-Transistoren Pa-Pd und Na-Nd schmäler, als wenn die Stromversorgungsspannung VDD und die Massespannung GND als die Rückseitengatespannungen angelegt sind, und die Kanalbildung wird unterdrückt. In diesem Fall führt, wenn das an den Eingabe knoten 101 angelegte Signal einen Übergang von dem L-Pegel zu dem H-Pegel durchführt, das Ausgabesignal an dem Ausgabeknoten 102 aufgrund der CMOS-Inverter IVa-IVd einen Übergang von dem L-Pegel zu dem H-Pegel durch. Da jedoch die Verarmungsschichten schmäler sind und die Kanalquer schnittsflächen folglich kleiner sind, sind die Menge der sich bewegenden Ladungsträger, die Größe des Stroms und die Ansprechgeschwindigkeit redu ziert.

Somit kann durch Einstellen der Spannungspegel der Rückseitengatespannun gen Vps und Vns, die von den Spannungserzeugungsschaltungen 110a und 110b ausgegeben werden, die Größe des Treiberstroms und der Ansprechgeschwin digkeit einer Halbleiterschaltung in Abhängigkeit von den Anwendungen ein gestellt werden.

Zum Reduzieren der Ansprechzeit zum Ermöglichen eines Betriebes mit hoher Geschwindigkeit bei der integrierten Halbleiterschaltungsvorrichtung, die in Fig. 19 gezeigt ist, wird die Spannung Vps, die an die Rückseitengates der P- Kanal-MOS-Transistoren Pa-Pd angelegt ist, auf den Spannungspegel von Vps1 eingestellt, der etwas niedriger ist als die Stromversorgungsspannung VDD, und wird die Spannung Vns, die an die Rückseitengates der N-Kanal-MOS- Transistoren Na-Nd angelegt ist, auf den Spannungspegel von Vns1 eingestellt, der etwas höher ist als die Massespannung GND, wie in Fig. 20 gezeigt ist. Somit werden die Rückseitengatevorspannungen der MOS-Transistoren Pa-Pd und Na-Nd etwas flacher gemacht und die Verarmungsschichten, die direkt unterhalb der Kanäle gebildet sind, werden etwas aufgeweitet. Andererseits wird für den Betrieb mit geringer Geschwindigkeit die Rückseitengatespannung Vps auf den Spannungspegel von Vps2 eingestellt, der etwas höher ist als die Stromversorgungsspannung VDD, und wird die Rückseitengatespannung Vns der N-Kanal-MOS-Transistoren Na-Nd auf einen Spannungspegel eingestellt, der etwas niedriger ist als die Massespannung GND. Somit werden die Rück seitengatevorspannungen der MOS-Transistoren Pa-Pd und Na-Nd tiefer ge bildet, werden die Verarmungsschichten schmäler gebildet und wird die Größe des Treiberstroms reduziert.

Die Rückseitengatespannungen Vps und Vns bestimmen jeweils die Schwellen spannung eines MOS-Transistors, und die Schwellenspannungen der MOS- Transistoren Pa-Pd und Na-Nd werden entsprechend den Werten der Rück seitengatespannung Vps und Vns verändert. Andererseits ist ein Strom, der Unterschwellenleckstrom genannt wird, in einem MOS-Transistor bekannt.

Fig. 21 zeigt die Beziehung zwischen einer Gate-Source-Spannung Vgs und eines Drainstromes Ids in dem Unterschwellenbereich eines N-Kanal-MOS- Transistors. In Fig. 21 zeigt die Ordinate den Drainstrom Ids in einer logarithmischen Skala und die Abszisse zeigt die Gate-Source-Spannung Vgs. Die Schwellenspannung eines MOS-Transistors ist als Gate-Source-Spannung definiert, die einen vorbestimmten Drainstrom, der in einem MOS-Transistor mit einer vorbestimmten Gatebreite fließt, verursacht. In Fig. 21 zeigt eine Kurve I eine Gate-Source-Spannung Vgs und einen Drainstrom Ids, wenn die Schwellenspannung Vth1 beträgt, während eine Kurve II die Beziehung zwischen dem Drainstrom Ids und der Gate-Source-Spannung Vgs eines MOS- Transistors mit einer Schwellenspannung Vth2 zeigt. Ein Bereich, in dem sich die Kurven I und II linear ändern, ist dort, wo der Drainstrom Ids sich expo nentiell verringert, und wird Unterschwellenbereich genannt.

Wie in Fig. 21 gezeigt ist, fließt ein Strom einer gewissen Größe in einen MOS-Transistor, sogar wenn die Gate-Source-Spannung Vds 0 V beträgt. Dieser Strom wird üblicher Weise Unterschwellenleckstrom genannt. Wenn die Schwellenspannung ansteigt, verringert sich der Unterschwellenleckstrom. Die Betriebsgeschwindigkeit eines MOS-Transistors wird jedoch verringert, wenn die Schwellenspannung ansteigt. Wenn die Rückseitengatevorspannung tiefer bzw. größer (in einer negativen Richtung verschoben wird) in einem N-Kanal- MOS-Transistor vorgesehen wird, wird die Schwellenspannung erhöht und die charakteristische Kurve ändert sich von der Kurve I zu der Kurve II wie in Fig. 21 gezeigt ist. Die Beziehung zwischen dem Drain-Strom und der Gate-Source- Spannung eines P-Kanal-MOS-Transistors wird durch Invertieren des Vorzei chens der Gate-Source-Spannung Vgs des Diagramms, das in Fig. 21 gezeigt ist, erhalten.

Daher wird, wie in Fig. 20 und 21 gezeigt ist, wenn die Rückseitengatevor spannung tiefer bzw. größer gemacht wird und die Rückseitengatespannungen Vns2 und Vps2 in der in Fig. 19 gezeigten integrierten Halbleiterschaltungs vorrichtung angelegt werden, die Schwellenspannung höher, als wenn die Rückseitengatevorspannungen Vns1 und Vps1 angelegt werden, und der Unter schwellenleckstrom wird verringert. In diesem Fall sind jedoch nur die Span nungspegel der Rückseitengatespannungen Vns und Vps von der Massenspan nung GND und der Stromversorgungsspannung VDD verschoben, und der Unterschwellenleckstrom kann nicht ausreichend reduziert werden. Speziell wenn eine Batterie als Stromversorgung in dem Fall von tragbaren Informa tionsterminalausrüstungen verwendet wird, kann der Wert des Unterschwellen leckstromes in einem Standby-Zyklus oder einem Betrieb mit niedriger Ge schwindigkeit nicht ignoriert werden, und die Batterielebensdauer kann nicht verbessert werden.

Die Druckschrift (japanische Patentanmeldung JP 6-291267 A), die die in Fig. 19 gezeigte integrierte Halbleiterschaltungsvorrichtung beschreibt, beschreibt nur die Einstellung der Ansprechgeschwindigkeit und der Treiberstromgröße entsprechend ihrer Betriebsumgebung. In anderen Worten wird nur die Be triebsgeschwindigkeit in dem Betriebszyklus der integrierten Halbleiterschal tungsvorrichtung berücksichtigt, und werden die mit dem Unterschwellen leckstrom in dem Standby-Zyklus oder dem Betrieb mit niedriger Geschwindig keit verbundenen Schwierigkeiten überhaupt nicht berücksichtigt.

Eine Struktur zum Reduzieren des Leckstromes in dem Standby-Zyklus, wie oben beschrieben wurde, ist beispielsweise in der japanischen Patentanmeldung JP 6-21443 A beschrieben. In dieser Druckschrift wird an das Rückseitengate des N-Kanal-MOS-Transistors eine positive Spannung Vp in einem aktiven Zyklus (Betriebszyklus) angelegt und wird eine Massespannung GND in dem Standby-Zyklus angelegt. Fig. 22 zeigt die Beziehung zwischen der Rück seitengatespannung und der Schwellenspannung des bekannten N-Kanal-MOS- Transistors.

Es wird nun der Fall betrachtet, bei dem die Schwellenspannung Vth eines N- Kanal-MOS-Transistors 0,1 V beträgt, wenn eine Rückseitengate-Source-Span nung VBS (Spannung, die relativ zu der Sourcespannung (Massenspannung) gemessen ist) eine Spannung Vb ist, und die Schwellenspannung Vth 0,4 V be trägt, wenn die Rückseitengate-Source-Spannung VBS 0 V beträgt, wie in Fig. 22 gezeigt ist. Da die Spannung Vb nicht die Kontakt- bzw. Diffusionsspan nung (Diffusionspotential) Vpn (~1 V) eines PN-Übergangs in diesem Fall übersteigen kann, ist die Spannung Vb kleiner als die Spannung Vpn. Daher sollte zum Erfüllen einer Schwellenspannungsbedingung, die zum Verwenden der Spannung Vb benötigt wird, eine charakteristische Kurve mit einer be trächtlichen steilen Steigung, wie in Fig. 22 gezeigt ist, realisiert werden. Da die Steigung dieser charakteristischen Kurve proportional zu einer Substrat effektkonstante K ist, sollte dieses Substrateffektkonstante K größer sein. Die Substrateffektkonstante K ist normalerweise proportional zu einem Produkt der Quadratwurzel der Substratdotierungskonzentration und der Filmdicke eines Gateisolierfilmes. Daher muß die Dotierungskonzentration des Substratbe reiches (Rückseitengatebereich) derart höher sein, daß die Substrateffektkon stante K erhöht wird. In diesem Fall wird die Verarmungsschicht schmäler ge macht und folglich wird die Gatekapazität erhöht, wodurch der Betrieb mit hoher Geschwindigkeit nicht ermöglicht wird (die Spannung Vb ist eine Span nung, die für den Betrieb mit hoher Geschwindigkeit angelegt wird, und ihr Zweck kann nicht erreicht werden).

Wenn die Breite der Verarmungsschicht schmäler wird, da die elektrische Feldstärke in dem PN-Übergang umgekehrt proportional zu der Breite der Verarmungsschicht ist, wird die elektrische Feldstärke des PN-Übergangs er höht, wird eine Übergangsdurchbruchsspannung verringert und wird die Zuver lässigkeit eines Elementes verschlechtert. Wenn die Dotierungskonzentration des Substratbereiches höher gemacht wird, wird ein Diffusionsstrom proportio nal zu dem Unterschied der Dotierungskonzentration eines Substratbereiches und der Dotierungskonzentration der Source-/Draindotierungsbereiche des N- Kanal-MOS-Transistors verursacht. Folglich werden ein Rückwärtsstrom (Strom, der fließt, wenn eine Rückwärtsvorspannung bzw. Sperrvorspannung an einem PN-Übergang angelegt wird), ein Leckstrom und daher der Strom verbrauch erhöht.

In dem Fall, der in Fig. 22 gezeigten charakteristischen Kurve ändert sich die Schwellenspannung Vth zu einem großen Ausmaß mit nur einer kleinen Ände rung der Rückseitengate-Source-Spannung Vbs, wodurch es schwierig wird, eine gewünschte Schwellenspannung genau einzustellen.

Es ist Aufgabe der vorliegenden Erfindung, eine integrierte Halbleiterschal tungsvorrichtung vorzusehen, die eine Reduzierung des Stromverbrauches, speziell eines Leckstromes, ermöglicht, ohne die Betriebseigenschaft und die Zuverlässigkeit eines Elementes zu verschlechtern.

Die Aufgabe wird durch die integrierte Halbleiterschaltungsvorrichtung des Anspruches 1 gelöst.

Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Eine integrierte Halbleiterschaltungsvorrichtung entsprechend der vorliegenden Erfindung enthält eine interne Schaltungsanordnung mit einem MOS-Transistor als eine Komponente, der ein eine vorbestimmte Spannung empfangenden Source und ein Rückseitengate aufweist und der in einer Mehrzahl von Betriebsmodi betreibbar ist,
eine Vorspannungserzeugungsschaltung, die Spannungen erzeugt, die vonein ander verschiedene Spannungspegel und voneinander verschiedene Polaritäten bezüglich der Sourcespannung des MOS-Transistors aufweisen, und die eine Spannung erzeugt, die den gleichen Spannungspegel wie die Sourcespannung aufweist,
eine Betriebsmoduserfassungsschaltung, die einen Betriebsmodus der internen Schaltungsanordnung erfaßt und ein Auswahlsignal erzeugt, das dem erfaßten Betriebsmodus entspricht, und
eine Vorspannungsauswahlschaltung, die das Auswahlsignal von der Betriebs moduserfassungsschaltung empfängt und eine Mehrzahl von Vorspannungen von der Vorspannungserzeugungsschaltung empfängt, eine der Mehrzahl von Vorspannungen entsprechend dem empfangenen Auswahlsignal auswählt und es an das Rückseitengate des MOS-Transistors anlegt.

Durch Erzeugen der Sourcespannung des MOS-Transistors und der Vorspan nungen, die unterschiedliche Polaritäten bezüglich der Sourcespannung aufwei sen, und Auswählen einer von der Mehrzahl von Vorspannungen entsprechend den Betriebsmodus und Anlegen der ausgewählten Spannung an das Rücksei tengate des MOS-Transistors kann der MOS-Transistor mit optimaler Ge schwindigkeit entsprechend dem Betriebsmodus betrieben werden. Da die op timale Rückseitengatespannung entsprechend dem Betriebsmodus ausgewählt wird, kann unnötiger Strom, wie z. B. ein Unterschwellenleckstrom, und daher der Stromverbrauch reduziert werden. Weiterhin kann durch Erzeugen der Vor spannungen, die unterschiedliche Polaritäten bezüglich der Sourcespannung aufweisen, und Verwenden dieser Spannungen die Anwendung einer unnötig hohen Spannung zwischen dem Rückseitengate und der Gateelektrode des MOS-Transistors verhindert werden. Daher wird die Zuverlässigkeit des Gate isolierfilmes sichergestellt.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen;

Fig. 1 schematisch eine Gesamtstruktur einer integrierten Halbleiterschal tungsvorrichtung entsprechend dem ersten Ausführungsbeispiel;

Fig. 2A schematisch eine Querschnittsstruktur eines P-Kanal-MOS-Transistors, der in Fig. 1 gezeigt ist, und einer Rückseitengatespannung;

Fig. 2B eine schematische Querschnittsstruktur eines N-Kanal-MOS- Transistors, der in Fig. 1 gezeigt ist, und eine Rückseitengatespannung;

Fig. 3A eine Rückseitengatespannung, wenn die in Fig. 1 gezeigte interne Schaltungsanordnung in einem Betriebsmodus hoher Geschwindigkeit ist;

Fig. 3B eine Rückseitengatespannung in einem Modus mit mittlerer Ge schwindigkeit;

Fig. 3C die Anwendung einer Rückseitengatespannung in einem Modus niedriger Geschwindigkeit;

Fig. 4A schematisch einen Pfad eines Unterschwellenleckstromes der in Fig. 1 gezeigten internen Schaltungsanordnung;

Fig. 4B schematisch die Beziehung zwischen dem Stromverbrauch und einem Eingabesignal der in Fig. 1 gezeigten internen Schaltungsanordnung;

Fig. 5 schematisch die Beziehung zwischen einer Rückseitengatespannung, die durch eine in Fig. 1 gezeigte Spannungserzeugungsschaltung erzeugt ist, und einer Schwellenspannung;

Fig. 6 ein Beispiel der Struktur einer in Fig. 1 gezeigten Schaltung, die eine Rückseitengatespannung VP2 erzeugt;

Fig. 7 ein Beispiel der Struktur einer in Fig. 1 gezeigten Spannungserzeugungs schaltung, die eine Rückseitengatespannung VN2 erzeugt;

Fig. 8 ein Beispiel der Struktur einer in Fig. 1 gezeigten Spannungserzeugungs schaltung, die eine Rückseitengatespannung VN1 erzeugt;

Fig. 9 ein Beispiel der Struktur einer in Fig. 1 gezeigten Spannungserzeugungs schaltung, die eine Rückseitengatespannung VP1 erzeugt;

Fig. 10 ein Beispiel der Struktur einer in Fig. 1 gezeigten Auswahlschaltung, die eine Rückseitengatespannung VGP erzeugt;

Fig. 11 ein Beispiel der Struktur einer in Fig. 1 gezeigten Auswahlschaltung, die eine Rückseitengatespannung VGN erzeugt;

Fig. 12 schematisch eine Struktur einer in Fig. 1 gezeigten Moduserfassungs schaltung;

Fig. 13 schematisch eine andere Struktur einer in Fig. 1 gezeigten Modus erfassungsschaltung;

Fig. 14 schematisch eine Gesamtstruktur einer integrierten Halbleiterschal tungsvorrichtung entsprechend einem zweiten Ausführungsbeispiel;

Fig. 15 schematisch eine Struktur einer in Fig. 14 gezeigten Eingabevorrich tung;

Fig. 16 ein Flußdiagramm, das den Betrieb einer in Fig. 14 gezeigten inte grierten Halbleiterschaltungsvorrichtung zeigt;

Fig. 17 schematisch eine Gesamtstruktur einer integrierten Halbleiterschal tungsvorrichtung entsprechend einem dritten Ausführungsbeispiel;

Fig. 18 die Beziehung zwischen den durch eine in Fig. 17 gezeigte Spannungs erzeugungsschaltung erzeugten Rückseitengatespannungen und den Betriebsmodi;

Fig. 19 eine Struktur einer der Anmelderin bekannten integrierten Halbleiter schaltungsvorrichtung;

Fig. 20 Rückseitengatespannungspegel, die in Fig. 19 gezeigt sind;

Fig. 21 schematisch die Unterschwellenstromeigenschaften eines normalen MOS-Transistors und

Fig. 22 ein Diagramm zum Beschreiben von Schwierigkeiten, wenn die Rück seitengatespannungen in einem der Anmelderin bekannten MOS-Tran sistor geändert werden.

1. Ausführungsbeispiel

Fig. 1 zeigt schematisch eine Gesamtstruktur einer integrierten Halbleiterschal tungsvorrichtung entsprechend dem ersten Ausführungsbeispiel. In Fig. 1 ent hält die integrierte Halbleiterschaltungsvorrichtung eine interne Schaltungsan ordnung 1, die eine vorbestimmte Bearbeitung eines Eingabesignales IN durchführt. In der internen Schaltungsanordnung 1 sind zwei in Reihe geschal tete CMOS-Inverter IVa und IVb von zwei Stufen repräsentativ gezeigt. Der CMOS-Inverter IVa enthält einen P-Kanal-MOS-Transistor P1 und einen N- Kanal-MOS-Transistor N1, die zwischen einen eine Stromversorgungsspannung VDD liefernden Stromversorgungsknoten VDD (ein Knoten und eine Spannung von ihm werden durch das gleiche Bezugszeichen bezeichnet) und einen eine Massespannung GND liefernden Masseknoten verbunden sind. Der CMOS-In verter IVb enthält einen P-Kanal-MOS-Transistor P2 und einen N-Kanal-MOS- Transistor N2, die zwischen den Stromversorgungsknoten VDD und den Masseknoten GND verbunden sind und die an ihren Gates ein Ausgabesignal von dem Inverter IVa empfangen.

Die integrierte Halbleiterschaltungsvorrichtung enthält weiterhin eine Span nungserzeugungsschaltung 2a, die, wenn sie aktiviert ist, eine Spannung VP1 erzeugt, die größer ist als die Stromversorgungsspannung VDD, eine Span nungserzeugungsspannung 2b, die, wenn sie aktiviert ist, eine Spannung VP2 erzeugt, die niedriger ist als die Stromversorgungsspannung VDD, und eine Auswahlschaltung 3, die die Spannung VP1 von der Spannungserzeugungs schaltung 2a, die Stromversorgungsspannung VDD und die Spannung VP2 von der Spannungserzeugungsschaltung 2b an ihren Eingabeknoten 3a, 3b und 3c empfängt und entsprechend einem Auswahlsignal SELp von einer Moduserfas sungsschaltung 10, die den Betriebsmodus der internen Schaltungsanordnung 1 erfaßt, eine der an die Eingabeknoten 3a-3c angelegten Spannungen auswählt und die ausgewählte Spannung zu einem Ausgabeknoten 3d überträgt. Eine Ausgabespannung VGP von dem Ausgabeknoten 3d der Auswahlschaltung 3 wird an die Rückseitengates der in der internen Schaltungsanordnung 1 enthal tenen P-Kanal-MOS-Transistoren P1, P2 . . . angelegt.

Die integrierte Halbleiterschaltungsvorrichtung enthält weiterhin eine Span nungserzeugungsschaltung 4a, die, wenn sie aktiviert ist, eine negative Span nung VN1 erzeugt, die kleiner ist als eine Massespannung GND, eine Span nungserzeugungsschaltung 4b, die, wenn sie aktiviert ist, eine positive Span nung VN2, erzeugt, die größer ist als die Massespannung GND, und eine Aus wahlschaltung 5, die die Spannung VN1 von der Spannungsezeugungsschaltung 4a, die Massespannung GND und die Spannung VN2 von der Spannungserzeu gungsschaltung 4b an Eingabeknoten 5a, 5b und 5c empfängt und entsprechend einem Auswahlsignal SELn von der Moduserfassungsschaltung 10 eine der an die Eingabeknoten 5a-5c angelegten Spannungen zu einem Ausgabeknoten 5d überträgt. Eine Ausgabespannung VGN von der Auswahlschaltung 5 wird an die in der internen Schaltungsanordnung 1 enthaltenen Rückseitengates der N- Kanal-MOS-Transistoren N1, N2, . . . angelegt.

Die Source bzw. Sourceanschlüsse der in der internen Schaltungsanordnung 1 enthaltenen P-Kanal-MOS-Transistoren P1, P2, . . . sind mit einem Stromversor gungsknoten verbunden, und die Source der N-Kanal-MOS-Transistoren N1, N2, . . . sind mit einem Masseknoten verbunden. Daher erzeugen die Span nungserzeugungsschaltungen 2a und 2b die Spannungen VP1 und VP2, die be züglich der Sourcespannung VDD der P-Kanal-MOS-Transistoren P1, P2 von einander unterschiedliche Polaritäten aufweisen.

Die Spannung VP2 ist auf einem solchen Spannungspegel eingestellt, der den PN-Übergang zwischen dem Substrat und dem Source von jedem der P-Kanal- MOS-Transistoren P1 und P2 nicht vorwärts vorspannt. Ähnlich weisen die durch die Spannungserzeugungsschaltungen 4a und 4b erzeugten Spannungen VN1 und VN2 bezüglich der Sourcespannung der in der internen Schaltungs anordnung 1 enthaltenen N-Kanal-MOS-Transistoren N1 und N2 voneinander unterschiedliche Polaritäten auf. Die durch die Spannungserzeugungsschaltung 4b erzeugte positive Spannung VN2 wird auf einen solchen Spannungspegel eingestellt, daß der PN-Übergang zwischen dem Substratbereich (Rückseitengate) und dem Source-/Drain eines N-Kanal-MOS-Transistors nicht vorwärts vorgespannt wird. Die Spannungspegel der Spannungen VP2 und VN2 werden im folgenden beschrieben.

Fig. 2A zeigt schematisch eine Querschnittsstruktur eines in Fig. 1 gezeigten P-Kanal-MOS-Transistors PM (P1, P2). In Fig. 2A enthält der P-Kanal-MOS- Transistor PM P-Dotierungsbereiche Ps und Pd mit hoher Konzentration, die mit einem Abstand voneinander an der Oberfläche eines N-Substratbereiches Pg (Wanne oder Substrat) gebildet sind, und eine Gateelektrodenschicht Pc, die auf dem Substratbereiche Pg zwischen den Dotierungsbereichen Ps und Pd mit einem Gateisolierfilm, der nicht gezeigt ist und der zwischen der Gateelektro denschicht und dem Substratbereich vorgesehen ist, gebildet ist. Der Dotie rungsbereich Ps ist elektrisch mit einem Sourceknoten Sp derart verbunden, daß er die Stromversorgungsspannung VDD empfängt. Der Dotierungsbereich Pd ist elektrisch mit einem Drainknoten Dp verbunden. Die Gateelektroden schicht Pc ist elektrisch mit einem Gateelektrodenknoten Gp verbunden.

In dem P-Kanal-MOS-Transistor PM dient der Substratbereich Pg als ein Rück seitengate und wird von der in Fig. 1 gezeigten Auswahlschaltung 3 mit der Spannung VGP versorgt. Nun wird der Fall angenommen, bei dem die Span nung VP2, die geringer ist als die Stromversorgungsspannung VDD, als Rück seitengatespannung VGP angelegt wird. In diesem Fall empfängt der Dotie rungsbereich Ps die Stromversorgungsspannung VDD, und der Dotierungsbe reich Pd ist ebenfalls auf dem Stromversorgungsspannungspegel VDD, wenn eine an dem Gateelektrodenknoten Gp angelegte Spannung auf dem L-Pegel ist. Daher fließt, wenn die PN-Übergänge zwischen jedem der Dotierungsbereiche Ps und Pd und dem Substratbereich Pg (Rückseitengate) vorwärts vorgespannt sind, ein Strom von den Dotierungsbereichen Ps und Pd zu dem Substratbereich Pg (Rückseitengate), der den Stromverbrauch erhöht und eine Fehlfunktion verursacht. Daher muß die Rückseitengatespannung VP2 auf einen Spannungs pegel eingestellt sein, der nicht höher ist als die Diffusionsspannung Vpn, die durch die PN-Übergänge zwischen dem Substratbereich Pg und jedem der Do tierungsbereiche Ps und Pd gebildet ist.

Folglich muß die folgende Beziehung erfüllt sein.

0 < VDD - VP2 < Vpn

VDD - Vpn < VP2 < VDD

Fig. 2B zeigt schematisch eine Querschnittsstruktur eines in Fig. 1 gezeigten N-Kanal-MOS-Transistors NM (N1, N2). In Fig. 2B enthält der N-Kanal-MOS- Transistor NM N-Dotierungsbereiche Ns und Nd mit hoher Konzentration, die an der Oberfläche eines p-Substratbereiches Ng (Rückseitengate) mit einem Abstand voneinander gebildet sind, und eine Gateelektrodenschicht Nc, die auf dem Substratbereich Ng zwischen den Dotierungsbereichen Ns und Nd mit einem Gateisolierfilm, der nicht gezeigt ist und der zwischen der Gateelektro denschicht und dem Substratbereich vorgesehen ist, gebildet ist. Der Dotie rungsbereich Ns ist elektrisch mit einem Sourceknoten Sn verbunden, der Dotierungsbereich Nd ist elektrisch mit einem Drainknoten Dn verbunden, und die Gateelektrodenschicht Nc ist elektrisch mit einem Gateelektrodenknoten Gn verbunden.

Der Dotierungsbereich Ns empfängt die Massespannung GND. Der Dotierungs bereich Nd ändert sich in der Spannung zwischen der Massespannung GND und der Stromversorgungsspannung VDD. Der Substratbereich Ng (Rückseitengate) wird mit der Rückseitengatespannung VGN von der in Fig. 1 gezeigten Aus wahlschaltung versorgt.

Es wird nun der Fall angenommen, in dem die Rückseitengatespannung VGN eine positive Spannung VN2 ist. In diesem Fall fließt ebenfalls, wenn die PN- Übergänge zwischen dem Substratbereich Ng und jedem der Dotierungsberei che Ns und Nd vorwärts vorgespannt sind, ein Strom von dem Substratbereich Ng (Rückseitengate) zu den Dotierungsbereichen Ns und Nd, der den Strom verbrauch erhöht und eine Fehlfunktion verursacht. Daher müssen die PN- Übergänge zwischen dem Substratbereich Ng (Rückseitengate) und jedem der Dotierungsbereiche Ns und Nd in diesem Fall ebenfalls in einem nicht-leitenden Zustand gehalten werden. Daher erfüllt die positive Spannung VN2 die folgende Beziehung.

GND + Vpn < VN2

In anderen Worten ist die positive Spannung VN2 auf einen Spannungspegel eingestellt, der niedriger ist als ein Diffusionspotential, das an den PN-Über gängen zwischen dem Substratbereich Ng und jedem der Dotierungsbereiche Ns und Nd erzeugt ist, d. h. niedriger als die Diffusions- bzw. Kontaktspannung Vpn. Der Betrieb der integrierten Halbleiterschaltungsvorrichtung, die in Fig. 1 gezeigt ist, wird im folgenden beschrieben.

Wenn die integrierte Halbleiterschaltungsvorrichtung mit hoher Geschwindig keit betrieben wird, erzeugt die Moduserfassungsschaltung 10 Auswahlsignale SELp und SELn, die den Betriebsmodus mit hoher Geschwindigkeit bezeich nen. Entsprechend dem Auswahlsignal SELp, das den Betriebsmodus mit hoher Geschwindigkeit bezeichnet, wählt die Auswahlschaltung 3 die an den Eingabe knoten 3c angelegte Spannung VP2 von der Spannungserzeugungsschaltung 2b aus und legt die ausgewählte Spannung VP2 als Rückseitengatespannung VGP an die Rückseitengates der P-Kanal-MOS-Transistoren P1, P2, . . . der internen Schaltungsanordnung 1 an. Ähnlich wählt entsprechend dem Auswahlsignal SELn von der Moduserfassungsschaltung 10 die Auswahlschaltung 5 die an den Eingabeknoten 5c angelegte Spannung VN2 von der Spannungserzeugungs schaltung 4b aus und erzeugt die Rückseitengatespannung VGN für die in der internen Schaltungsanordnung 1 enthaltenen N-Kanal-MOS-Transistoren N1, N2 . . .. In diesem Zustand, wie in Fig. 3A gezeigt ist, empfängt der P-Kanal- MOS-Transistor PM (P1, P2, . . .) in der internen Schaltungsanordnung 1 als Rückseitengatespannung VGP die Spannung VP2, die niedriger ist als die Stromversorgungsspannung VDD, während der N-Kanal-MOS-Transistor NM (N1, N2 . . .) als die Rückseitengatespannung VGN die Spannung VN2, die höher als die Massespannung GND ist, empfängt. In diesem Zustand werden die Absolutwerte der Schwellenspannungen Vth des P-Kanal-MOS-Transistors Pn und des N-Kanal-MOS-Transistors NM kleiner und sie werden in einen Ein- /Auszustand mit hoher Geschwindigkeit geschaltet.

Die direkt unterhalb des Kanales gebildete Verarmungsschicht wird vergrößert und der Pfad, durch den der Strom fließt, wird derart vergrößert, daß die Trei berstromgröße erhöht wird. Folglich führen der P-Kanal-MOS-Transistor PM (P1, P2 . . .) und der N-Kanal-MOS-Transistor NM (N1, N2 . . .), die in der in ternen Schaltungsanordnung 1 enthalten sind, einen Schaltbetrieb mit hoher Geschwindigkeit durch, wodurch der Betrieb mit hoher Geschwindigkeit reali siert wird.

Da die Zeitdauer des Aus-Zustandes der MOS-Transistoren PM und NM wäh rend des Schaltbetriebes mit hoher Geschwindigkeit kurz ist, ist der Unter schwellenstrom in dieser Zeitdauer sehr gering verglichen mit einem Be triebsstrom, der zur Zeit des Schaltens fließt, und er kann fast ignoriert wer den.

Wenn die integrierte Schaltungsvorrichtung mit einer mittleren Geschwindig keit betrieben wird, erfaßt bzw. bestimmt die Moduserfassungsschaltung 10 einen Modus mittlerer Geschwindigkeit und gibt Auswahlsignale SELp und SELn aus, die dem Betriebsmodus mit mittlerer Geschwindigkeit entsprechen. Die Auswahlschaltung 3 wählt die an den Eingabeknoten 3b angelegte Strom versorgungsspannung VDD aus und gibt sie als Rückseitengatespannung VGP für die P-Kanal-MOS-Transistoren P1, P2 aus, während die Auswahlschaltung 5 die an den Eingabeknoten 5b angelegte Massespannung GND als Rückseiten gatespannung VGN für die N-Kanal-MOS-Transistoren N1, N2, . . . ausgibt.

In diesem Zustand wird, wie in Fig. 3B gezeigt ist, das Rückseitengate des P- Kanal-MOS-Transistors PM mit der Stromversorgungsspannung VDD versorgt, und wird das Rückseitengate des N-Kanal-MOS-Transistors NM mit der Masse spannung GND versorgt. Daher sind die Absolutwerte der Schwellenspannun gen Vth der MOS-Transistoren PM und NM größer als die in dem Modus mit hoher Geschwindigkeit. Daher sind die Ein-/Aus-Timings (Ein-/-Zeitabläufe) der MOS-Transistoren PM und NM, die Komponenten der in Fig. 1 gezeigten internen Schaltungsanordnung sind, verglichen mit dem Betrieb mit hoher Ge schwindigkeit etwas verzögert, und die Treiberstromgröße ist ebenfalls gerin ger. Folglich arbeiten die Inverter IVa und IVb, die in der internen Schaltungs anordnung 1 enthalten sind, mit mittlerer Geschwindigkeit.

In dem Modus mit mittlerer Geschwindigkeit wird der Unterschwellenleckstrom ebenfalls verursacht, wenn die MOS-Transistoren PM und NM ausgeschaltet werden, nach dem der Umschaltbetrieb durchgeführt ist. In diesem Fall ist je doch der Betriebsstrom, der zur Zeit des Umschaltbetriebes der MOS-Transi storen PM und NM fließt, ausreichend größer als der Unterschwellenleckstrom und kleiner als der Betriebsstrom in dem Modus mit hoher Geschwindigkeit. Daher kann der Einfluß des Unterschwellenleckstromes ignoriert werden.

Wenn die integrierte Halbleiterschaltungsvorrichtung in einem Modus mit niedriger Geschwindigkeit bzw. kleiner Geschwindigkeit betrieben wird, gibt die Moduserfassungsschaltung 10 Auswahlsignale SELp und SELn aus, die den Betriebsmodus mit niedriger Geschwindigkeit beim Bezeichnen des Modus mit niedriger Geschwindigkeit bezeichnen (bzw. ihm entsprechen). Entsprechend dem Auswahlsginal SELp wählt die Auswahlschaltung 3 die von der Span nungserzeugungsschaltung 2a an den Eingabeknoten 3a angelegte Spannung VP1 aus und gibt sie als Rückseitengatespannung VGP für den P-Kanal-MOS- Transistor aus. Weiterhin wählt die Auswahlschaltung 5 die von der Span nungserzeugungsschaltung 4a an den Eingabeknoten 5a angelegte Spannung VN1 aus und gibt sie als Rückseitengatespannung VGN für den N-Kanal-MOS- Transistor aus.

In diesem Fall werden, wie in Fig. 3C gezeigt ist, die Rückseitengates der MOS-Transistoren PM und NM mit der Spannung VP1 bzw. VN1 versorgt, und die Rückseitengatevorspannungen der MOS-Transistoren PM und NM werden tiefer bzw. größer, als wenn die Stromversorgungsspannung VDD und GND, wie in Fig. 3B gezeigt ist, angelegt sind. In diesem Fall wird das Ein-/-Aus- Timing der MOS-Transistoren PM und NM verzögert, wird die Verarmungs schicht schmäler und wird die Treiberstromgröße reduziert. Folglich wird die Schaltgeschwindigkeit der MOS-Transistoren PM und NM verringert. In die sem Fall wird daher die Schaltgeschwindigkeit des MOS-Transistors PM (P1, P2 . . .) und des MOS-Transistors NM (N1, N2 . . .) verringert und die interne Schaltungsanordnung 1 arbeitet mit geringer Geschwindigkeit. Hier wurde der Absolutwert der Schwellenspannung Vth größer und der Unterschwellenstrom der MOS-Transistoren PM und NM ist begrenzt. Daher kann der Leckstrom trotz des Betriebes mit geringer Geschwindigkeit reduziert werden. Hier kann der Betriebsmodus mit geringer Geschwindigkeit ein Zustand sein, in dem die interne Schaltungsanordnung 1 in einem Standby-Modus bzw. Bereitschaftszu standsmodus ist. In diesem Standby-Zustand ist der Spannungspegel des Ein gabesignals IN (siehe Fig. 1) auf den H- oder L-Pegel fixiert. In diesem Zu stand ist einer der MOS-Transistoren PM und NM in dem Aus-Zustand und der Unterschwellenleckstrom fließt. Da jedoch die Rückseitengatevorspannung in dem tiefsten Zustand ist, kann der Leckstrom ausreichend reduziert werden. Es kann ein geringer Stromverbrauch durch Reduzieren des Leckstromes in dem Standby-Zyklus erreicht werden.

Fig. 4A zeigt einen Zustand, wenn ein H-Pegelsignal in den Inverter der ersten Stufe der in Fig. 1 gezeigten internen Schaltungsanordnung eingegeben wird. In Fig. 4A wird das H-Pegelsignal ("H") angelegt. In diesem Zustand ist das Ausgabesignal auf dem L-Pegel ("L"). Nachdem der N-Kanal-MOS-Transistor NM seinen Ausgabeknoten zu der Massespannung GND oder dem L-Pegel ent laden hat, sind die Spannungen an seinem Source und Drain ausgeglichen, und der MOS-Transistor NM verursacht keinen Stromfluß. Andererseits ist die Sourcespannung des P-Kanal-MOS-Transistors PM auf dem Stromversorgungs spannungspegel VDD, ist seine Drainspannung auf dem L-Pegel, und ist seine Gatespannung auf dem H-Pegel. In diesem Zustand fließt der Unterschwellen leckstrom Is1. Die Größe des Unterschwellenleckstromes Is1 wird durch die Größe der an das Rückseitengate des P-Kanal-MOS-Transistors PM angelegten Spannung VGP bestimmt.

Der in Fig. 4A gezeigte Zustand ist ein stationärer Zustand, nachdem der CMOS-Inverter den Umschaltbetrieb beendet hat. Wie in Fig. 4B gezeigt ist, fließt ein großer Lade- und Entladestrom, wenn sich das Eingabesignal von dem L-Pegel auf den H-Pegel und von dem H-Pegel auf den L-Pegel ändert. Wenn der Zustand der MOS-Transistoren PM und NM stabilisiert ist, fließt der Unterschwellenleckstrom Is1. Während des Betriebes mit hoher Geschwindig keit ist der Übergangszyklus (Pulsbreite) dieses Eingabesignales ausreichend kurz. Die Zeitdauer, in der der Unterschwellenleckstrom Is1 verursacht wird, ist kurz, und die Größe des Leckstromes ist kleiner als ein Strom Io, der zur Zeit des Umschaltens der MOS-Transistoren PM und NM fließt, und kann fast ignoriert werden. Während des Betriebsmodus mit mittlerer Geschwindigkeit ist die Zeitdauer, in der der MOS-Transistor aus ist, länger als in dem Be triebsmodus mit hoher Geschwindigkeit, und die Zeitdauer, in der der Unter schwellenleckstrom fließt, ist folglich länger. In dem Betriebsmodus mit mittle rer Geschwindigkeit ändert sich jedoch auch das Eingabesignal mit einer ver gleichsweisen hohen Geschwindigkeit. Daher ist der Durchschnittswert (Gleichstrom) des Betriesstromes Io, der zur Zeit des Umschaltens der MOS- Transistoren PM und NM fließt, ausreichend größer als der Unterschwellenleckstrom, und der Unterschwellenleckstrom kann verglichen mit dem Be triebsstrom ignoriert werden.

In dem Betriebsmodus mit geringer Geschwindigkeit (der den Standby-Modus enthält) ist der Übergangszyklus des Eingabesignals länger und die Zeitdauer, in der der Unterschwellenstrom fließt, ist folglich länger. In diesem Fall sind jedoch die Spannungspegel der Rückseitengatespannungen VGP und VGN der MOS-Transistoren PM und NM derart eingestellt, daß die Vorspannungen am tiefsten bzw. am höchsten sind. Folglich sind die Absolutwerte der Schwellen spannungen der MOS-Transistoren PM und NM größer und der Unterschwel lenleckstrom ist ausreichend unterdrückt. Daher wird der Unterschwellen leckstrom ausreichend unterdrückt und der Spitzenstrom (Maximalwert des Stromes Io) zur Zeit des Betriebes kann während dem Betrieb mit niedriger Geschwindigkeit reduziert werden.

Fig. 5 zeigt die Beziehung zwischen der Rückseitengatespannung VGN und der Schwellenspannung Vth eines N-Kanal-MOS-Transistors. Wie in Fig. 5 gezeigt ist, werden entsprechend dem Betriebsmodus als Rückseitengatespannung VGN des N-Kanal-MOS-Transistors die Massespannung GND, die seine Source- Spannung ist, sowie die Spannungen VN1 und VN2, die bezüglich der Source spannung GND voneinander unterschiedliche Polaritäten aufweisen, verwendet. Die Schwellenspannung Vth erhöht sich proportional zu der Quadratwurzel des Absolutwertes der Rückseitengatespannung VGN. Daher ändert sich in einem Bereich, in dem die Rückseitengatespannung VGN nahe der Massespannung GND ist, die Schwellenspannung Vth zu einem größeren Ausmaß als in anderen Bereichen entsprechend der Rückseitengatespannung VGN. Daher können die Werte der Schwellenspannung Vth1, wenn die Spannung VN1 als Rückseiten gatespannung VGN angelegt ist, der Schwellenspannung Vth2, wenn die Massespannung GND als Rückseitengatespannung VGN angelegt ist, und der Schwellenspannung Vth3, wenn die Spannung VN2 als Rückseitengatespannung VGN angelegt ist, ausreichend voneinander in einem relativ kleinen Bereich der Rückseitengatespannungen unterschieden werden. Die Umschaltgeschwindigkeit des N-Kanal-MOS-Transistors kann entsprechend dem Betriebsmodus ein gestellt werden.

Da die Schwellenspannung Vth ausreichend entsprechend der Rückseitengate spannung VGN verändert werden kann, ohne die Dotierungskonzentration des Substratbereiches (Rückseitengate) zu erhöhen, kann der Absolutwert der Rückseitengatespannung VN1, die in dem Betriebsmodus mit niedriger Ge schwindigkeit oder dem Standby-Modus verwendet wird, vergleichsweise klein gemacht werden. Damit kann die notwendige Schwellenspannung Vth1 mit der Rückseitengatevorspannung, die flacher bzw. kleiner als die Substratvorspan nung ist, die beispielsweise normalerweise in einer Speichervorrichtung ver wendet wird, erzielt werden. Zusätzlich kann die Anwendung einer großen Spannung zwischen der Gateelektrode und dem Substrat eines N-Kanal-MOS- Transistors verhindert werden, und die Zuverlässigkeit eines Gateisolierfilmes eines N-Kanal-MOS-Transistors kann sichergestellt werden.

Wenn die Schwellenspannung Vth1 beispielsweise 0,4 V beträgt und die Schwellenspannung Vth3 beispielsweise 0,1 V beträgt, kann ein N-Kanal-MOS- Transistor mit einer Schwellenspannung Vth2 von ungefähr 0,25 V leicht reali siert werden. Somit kann eine integrierte Halbleiterschaltungsvorrichtung er zielt werden, die eine ausreichende Kontrolle der Betriebsgeschwindigkeit und des Unterschwellenleckstromes erlaubt, ohne die Zuverlässigkeit des Gateiso lierfilmes des N-Kanal-MOS-Transistors zu beeinflussen.

Fig. 5 zeigt die Beziehung zwischen der Schwellenspannung Vth und der Rück seitengatespannung VGN eines N-Kanal-MOS-Transistors. Die Beziehung der Schwellenspannung Vth mit der Rückseitengatespannung VGP für einen P-Ka nal-MOS-Transistor kann jedoch durch Ändern der Massespannung GND von Fig. 5 in die Stromversorgungsspannung VDD und Invertieren des Vorzeichens der Rückseitengatespannung VGN erhalten werden.

Fig. 1 zeigt eine Reihenschaltung von CMOS-Invertern mit zwei Stufen als interne Schaltungsanordnung 1 einer integrierten Halbleiterschaltungsvorrichtung. Die interne Schaltungsanordnung 1 kann jedoch jede Schaltung sein, die einen gewünschten Signalprozeß durchführt, und die interne Schaltungsanord nung 1 kann aus anderen logischen Gattern gebildet sein, solang ein MOS- Transistor ihre Komponente ist.

Struktur von jedem Abschnitt

Fig. 6 zeigt ein Beispiel der Struktur der Spannungserzeugungsschaltung 2b, die in Fig. 1 gezeigt ist und die Spannung VP2 erzeugt. In Fig. 6 enthält die Spannungserzeugungsschaltung 2b einen P-Kanal-MOS-Transistor 2ba, der zwischen den Stromversorgungsknoten VDD und einen internen Knoten 2bb geschaltet ist und dessen Gate mit einem internen Knoten 2bb verbunden ist, ein Widerstandselement 2bc mit hohem Widerstand, das zwischen den internen Knoten 2bb und den Masseknoten GND verbunden ist, einen Differenzverstär ker 2be, der eine Spannung Vrp an dem internen Knoten 2bb und eine Span nung VP2 an einem Knoten 2bd vergleicht, einen P-Kanal-MOS-Transistor 2bf, der Strom von dem Stromversorgungsknoten VDD zu dem Knoten 2bd entspre chend einem Ausgabesignal des Differenzverstärkers 2be liefert, einen Diffe renzverstärker 2bg, der die Spannung Vrp und VP2 vergleicht, und einen N- Kanal-MOS-Transistor 2bh, der der zwischen den Knoten 2bd und den Massen knoten GND verbunden ist und dessen Gate ein Ausgabesignal von dem Diffe renzverstärker 2bg empfängt.

Der Differenzverstärker 2be empfängt die Spannung Vrp an seinem negativen Eingang und empfängt die Spannung VP2 an seinem positiven Eingang. Der Differenzverstärker 2bg empfängt die Spannung VP2 an seinem positiven Ein gang und empfängt die Spannung Vrp an seinem negativen Eingang.

Der Kanalwiderstand (Ein-Widerstand) des P-Kanal-MOS-Transistors 2ba ist auf einen Wert eingestellt, der ausreichend kleiner ist als der Widerstandswert des Widerstandselementes 2bc mit hohem Widerstand. Somit arbeitet der P-Ka nal-MOS-Transistor 2ba in einem Diodenmodus und bedingt einen Spannungsabfall um den Absolutwertes der Schwellenspannung Vthp. Daher ist eine Spannung Vrp des Knotens 2bb auf dem Spannungspegel von VDD - |Vthp|.

Wenn die Spannung VP2 größer ist als die Spannung Vrp, erreicht das Ausga besignal des Differenzverstärkers 2be den H-Pegel und der P-Kanal-MOS- Transistor 2bf wird ausgeschaltet. Andererseits erreicht das Ausgabesignal des Differenzverstärkers 2bg ebenfalls den H-Pegel und der N-Kanal-MOS-Transi stor 2bh wird eingeschaltet. Als Ergebnis wird der Strom von dem Knoten 2bd zu dem Masseknoten GND entladen bzw. geleitet und der Spannungspegel der Spannung VP2 wird verringert. Wenn die Spannung VP2 kleiner ist als die Spannung Vrp, erreicht das Ausgabesignal des Differenzverstärkers 2be den L- Pegel und der P-Kanal-MOS-Transistor 2bf wird leitend. Als Ergebnis wird Strom von dem Stromversorgungsknoten VDD zu dem Knoten 2bd geliefert und der Spannungspegel der Spannung VP2 wird angehoben. Zu dieser Zeit ist das Ausgabesignal des Differenzverstärkers 2bg auf dem L-Pegel und der N- Kanal-MOS-Transistor 2bh ist aus. Daher wird die Spannung VP2 auf dem Spannungspegel von ungefähr der Spannung Vrp gehalten.

Durch Einstellen der Schwellenspannung Vthp des P-Kanal-MOS-Transistors 2ba auf einem geeigneten Wert durch beispielsweise eine Ionenimplantation in seinen Kanalbereich kann die Rückseitengatespannung VP2 eines gewünschten Spannungspegels erzeugt werden. Weiterhin kann unter Verwendung der MOS- Transistoren 2bf und 2bh die Rückseitengatespannung eines P-Kanal-MOS- Transistors, der in der internen Schaltungsanordnung 1 (siehe Fig. 1) enthalten ist, mit hoher Geschwindigkeit zur Zeit des Umschaltens der Rückseitengate spannung geschaltet werden.

Obwohl die Spannungserzeugungsschaltung 4b, die die Spannung VN2 erzeugt, durch die gleiche Struktur realisiert werden kann, die in Fig. 6 gezeigt ist, ist eine andere Struktur in Fig. 7 gezeigt.

Fig. 7 zeigt ein Beispiel der Struktur der Spannungserzeugungsschaltung 4b, die in Fig. 1 gezeigt ist. In Fig. 7 enthält die Spannungserzeugungsschaltung 4b ein Widerstandselement 4ba mit hohem Widerstand, das zwischen den Strom versorgungsknoten VDD und einen internen Knoten 4bb verbunden ist, dioden verbundene N-Kanal-MOS-Transistoren 4bc und 4bd, die zwischen den internen Knoten 4bb und den Masseknoten GND in Reihe geschaltet sind, und einen N- Kanal-MOS-Transistor 4be, der zwischen den Stromversorgungsknoten VDD und einen Knoten 4bf verbunden ist und an seinem Gate eine Spannung Vrn von dem internen Knoten 4bb empfängt.

Die entsprechenden Kanalwiderstände der N-Kanal-MOS-Transistoren 4bc und 4bd sind ausreichend kleiner als der Widerstandwert des Widerstandselementes 4a mit hohem Widerstand gebildet. Die MOS-Transistoren 4bc und 4bd arbei ten in dem Dioden-Modus und bedingen einen Spannungsabfall um die Schwellenspannung Vthn. Daher erreicht die Spannung Vrn des internen Kno tens 4bb den Spannungspegel von 2.Vthn. Da die Gatespannung des N-Kanal- MOS-Transistors 4be niedriger ist als die an seinem Drain angelegte Strom versorgungsspannung Vdd, arbeitet der Transistor in einem Sourcefolgermodus und überträgt zu dem Ausgabeknoten 4bf eine Spannung, die um die Schwellenspannung Vth niedriger als die Gatespannung Vrn ist. Daher wird die Spannung VN2 Vthn. Es ist hier angenommen, daß die Schwellenspannungen der MOS-Transistoren 4bc, 4bd und 4be alle zueinander gleich sind.

Durch Einstellen der Schwellenspannungen der MOS-Transistoren 4bc, 4bd und 4be auf einem geeigneten Wert durch beispielsweise eine Ionenimplantation in die Kanalbereiche kann eine Rückseitengatespannung VN2 eines notwendigen Spannungspegels erzeugt werden. Speziell durch ausreichendes Vergrößern der Stromversorgungsfähigkeit (Erhöhen der Gatebreite W) des MOS-Transistors 4be kann die Rückseitengatespannung eines N-Kanal-MOS-Transistors, der in der internen Schaltungsanordnung 1 enthalten ist, mit hoher Geschwindigkeit umgeschaltet werden, sogar zur Zeit des Umschaltens der Rückseitengatespan nung.

Weiterhin kann die Schaltungsstruktur zum Erzeugen eines vorbestimmten Spannungspegels durch den Sourcefolgermodustransistor, der in Fig. 7 gezeigt ist, auf die Spannungserzeugungsschaltung 2b angewendet werden, die die Spannung VP2 erzeugt. Durch Austauschen des Masseknotens und des Strom versorgungsknotens und Ändern aller N-Kanal-MOS-Transistoren in P-Kanal- MOS-Transistoren in Fig. 7 kann die Spannung VP2 erzeugt werden.

Fig. 8 zeigt ein Beispiel der Struktur der in Fig. 1 gezeigten Spannungserzeu gungsschaltung 4a, die die Spannung VN1 erzeugt. In Fig. 8 enthält die Span nungserzeugungsschaltung 4a einen Kondensator 4aa, der ein Taktsignal ϕ empfängt, einen N-Kanal-MOS-Transistor 4ac, der zwischen einen Knoten 4ab und den Masseknoten GND verbunden ist und dessen Gate mit dem Knoten 4ab verbunden ist, einen N-Kanal-MOS-Transistor 4ad, der zwischen den Knoten 4ab und einen Ausgabeknoten 4af verbunden ist und dessen Gate mit dem Aus gabeknoten 4af verbunden ist, und eine Klemmschaltung 4ae, die den Span nungspegel des Ausgabeknotens 4af auf einen vorbestimmten Spannungspegel klemmt. In Fig. 8 ist die Klemmschaltung 4ae mit einem N-Kanal-MOS-Tran sistor 4aea gezeigt, der zwischen den Ausgabeknoten 4af und den Masseknoten GND verbunden ist und dessen Gate mit dem Masseknoten GND verbunden ist.

Das Taktsignal ϕ ändert sich zwischen dem Stromversorgungsspannungspegel VDD und dem Massespannungspegel GND. Der Kondensator 4aa ändert den Spannungspegel des Knotens 4ab durch einen Ladepumpbetrieb. Der MOS- Transistor 4ac arbeitet in dem Dioden-Modus und klemmt den Spannungspegel des Knotens 4ab auf den Spannungspegel von Vthn. Daher ändert sich die Spannung des Knotens 4ab zwischen Vthn und Vthn - VDD durch den Lade pumpbetrieb des Kondensators 4aa.

Wenn die Spannung des Ausgabeknotens 4af zumindest um die Schwellenspan nung Vthn größer ist als der Spannungspegel des Knotens 4ab, wird der MOS- Transistor 4ad derart leitend, daß eine elektrische Ladung von dem Ausgabe knoten 4af zu dem Knoten 4ab geliefert wird. Daher wird, wenn der Span nungspegel des Knotens 4ab auf den Spannungspegel von Vth - VDD verringert wird, der MOS-Transistor 4ad derart leitend, daß der Spannungspegel des Ausgabeknotens 4af verringert wird. Schließlich kann der Ausgabeknoten 4af den Spannungspegel von 2.Vthn - VDD erreichen. Der Spannungspegel des Ausgabeknotens 4af wird auf den Spannungspegel von -Vthn durch die Klemm schaltung 4ae geklemmt. Daher erreicht die Spannung VN1 den Spannungs pegel von -Vthn. Durch Einstellen der Schwellenspannungen der MOS-Transi storen 4ac, 4ad und 4aea auf geeignete Werte, können die Spannungen VN1 auf einen gewünschten negativen Spannungspegel eingestellt werden.

Fig. 9 zeigt ein Beispiel der Struktur der in Fig. 1 gezeigten Spannungserzeu gungsschaltung 2a, die die Spannung VP1 erzeugt. In Fig. 9 enthält die Span nungserzeugungsschaltung 2a einen Kondensator 2aa, der ein Taktsignal ϕ empfängt, einen P-Kanal-MOS-Transistor 2ac, der zwischen den Stromversor gungsknoten VDD und einen internen Knoten 2ab verbunden ist und dessen Gate mit dem Knoten 2ab verbunden ist, einen P-Kanal-MOS-Transistor 2ad, der zwischen den Knoten 2ab und einen Ausgabeknoten 2af verbunden ist und dessen Gate mit dem Ausgabeknoten 2af verbunden ist, und eine Klemmschal tung 2ae, die den Spannungspegel des Ausgabeknotens 2af auf einen vorbe stimmten Spannungspegel klemmt. In Fig. 9 ist die Klemmschaltung 2ae mit einem P-Kanal-MOS-Transistor 2aea gezeigt, der zwischen den Stromversor gungsknoten VDD und den Ausgabeknoten 2af verbunden ist und dessen Gate mit dem Stromversorgungsknoten VDD verbunden ist. Daher klemmt die Klemmschaltung 2ae den Ausgabeknoten 2af auf den Spannungspegel von VDD + |Vthp|, wenn ein P-Kanal-MOS-Transistor 2aea verwendet wird.

Die in Fig. 9 gezeigte Spannungserzeugungsschaltung 2a ist nur durch Ändern des Leitungstyps und der Verbindung der MOS-Transistoren der in Fig. 8 ge zeigten Spannungserzeugungsschaltung 4a gebildet. Daher wird in der in Fig. 9 gezeigten Spannungserzeugungsschaltung 2a die Spannung des internen Kno tens 2ab zwischen den Spannungspegeln von |Vthp| und VDD + |Vthp| geän dert, und der MOS-Transistor 2ad wird derart leitend, daß eine elektronische Ladung dem Ausgabeknoten 2af geliefert wird, wenn der Spannungspegel des internen Knotens 2ab um zumindest |2Vthp| größer ist als der Spannungs pegel des Ausgabeknotens 2af.

Die Spannungserzeugungsschaltung 2a kann die Spannung von VDD + 2|Vthp| zu dem Ausgabeknoten 2af übertragen. Die Klemmschaltung 2ae klemmt den Spannungspegel des Ausgabeknotens 2af auf den Spannungs pegel von VDD + |Vthp|. Daher erreicht die Spannung VP1 den Spannungs pegel von VDD ± |Vthp|. Durch Einstellen der Schwellenspannung des P- Kanal-MOS-Transistors 2aea, der in der Klemmschaltung 2ae enthalten ist, auf einen geeigneten Wert, kann der Spannungspegel der Spannung VP1 auf einen vorbestimmten Spannungspegel gesetzt werden.

Fig. 10 zeigt ein Beispiel der Struktur der Auswahlschaltung 3, die in Fig. 1 gezeigt ist. In Fig. 10 enthält die Auswahlschaltung 3 ein Übertragungsgatter 3e, das als Reaktion auf ein Auswahlsignal ZSELp1 von der Moduserfassungs schaltung selektiv leitend wird und die an den Eingabeknoten 3a angelegte Spannung VP1 zu dem Ausgabeknoten 3d überträgt, ein Übertragungsgatter 3f, das in Reaktion auf ein Auswahlsignal ZSELp2 von der Moduserfassungs schaltung selektiv leitend wird und die an den Eingabeknoten 3b angelegte Stromversorgungsspannung VDD zu dem Ausgabeknoten 3d überträgt, und ein Übertragungsgatter 3g, das in Reaktion auf ein Auswahlsignal ZSELp3 von der Moduserfassungsschaltung selektiv leitend wird und die an den Eingabeknoten 3c angelegte Spannung VP2 zu dem Ausgabeknoten 3d überträgt.

In Fig. 10 ist jedes der Übertragungsgatter 3e, 3f und 3g als Beispiel mit einem P-Kanal-MOS-Transistor gezeigt. Das Auswahlsignal ZSELp1 ändert sich zwischen der Massespannung GND und einer hohen Spannung VPP. Die hohe Spannung VPP ist zumindest von dem Spannungspegel der Spannung VP1. Die Auswahlsignale ZSELp2 und ZSELp3 ändern sich zwischen der Massespannung GND und dem Stromversorgungspotential VDD. Diese Aus wahlsignale ZSELp1, ZSELp2 und ZSELp3 erreichen den Massespannungs pegel GND, wenn sie aktiviert sind. Eine Struktur dafür, daß das Auswahl signal ZSELp1 die hohe Spannung VPP erreicht, wenn es deaktiviert ist, kann leicht durch eine normale Pegelumwandlungsschaltung realisiert werden. Bei spielsweise kann die Ausgabespannung VP1 der Spannungserzeugungsschal tung, die in Fig. 9 gezeigt ist, als hohe Spannung VPP verwendet werden.

Bei der Struktur der Auswahlschaltung 3, die in Fig. 10 gezeigt ist, ist nur das Übertragungsgatter, das für ein aktives Auswahlsignal vorgesehen ist, leitend, und die anderen Übertragungsgatter sind nicht-leitend. Eine durch die Aus wahlsignale ZSELp1-ZSELp3 bestimmte Spannung wird ausgewählt und zu dem Ausgabeknoten 3d übertragen.

Fig. 11 zeigt ein Beispiel der Struktur der in Fig. 1 gezeigten Auswahlschal tung 5. In Fig. 11 enthält die Auswahlschaltung 5 ein Übertragungsgatter 5e, das in Reaktion auf ein Auswahlsignal SELn1 von der Moduserfassungsschal tung die an den Eingabeknoten 5a angelegte Spannung VN1 zum Übertragen zu dem Ausgabeknoten 5d auswählt, ein Übertragungsgatter 5f, das in Reaktion auf ein Auswahlsignal SELn2 von der Moduserfassungsschaltung selektiv derart leitend wird, daß die an den Eingabeknoten 5b angelegte Massespannung GND zu dem Ausgabeknoten 5b übertragen wird, und ein Übertragungsgatter 5g, das in Reaktion auf ein Auswahlsignal SELn3 von der Moduserfassungs schaltung selektiv derart leitend wird, daß die an den Eingabeknoten 5c ange legte Spannung VN2 zu dem Ausgabeknoten 5d übertragen wird. In Fig. 11 sind die Übertragungsgatter 5e, 5f und 5g als Beispiel durch N-Kanal-MOS- Transistoren gebildet gezeigt.

Das Auswahlsignal SELn1 ändert sich zwischen einer negativen Spannung VBB und einer Stromversorgungsspannung VDD, während sich die Auswahlsignale SELn2 und SELn3 zwischen den Spannungspegeln der Massespannung GND und der Stromversorgungsspannung VDD ändern. Die Auswahlsignale SELn2- SELn3 sind auf den Spannungspegel der Stromversorgungsspannung VDD ein gestellt, wenn sie aktiviert sind, und sind auf den negativen Spannungspegel oder Massespannungspegel eingestellt, wenn sie deaktiviert sind. Für das Aus wahlsignal SELn1 wird der Spannungspegel der Massespannung GND zu dem negativen Spannungspegel VBB durch eine normale Pegelumwandlungsschal tung umgewandelt.

Bei der in Fig. 11 gezeigten Auswahlschaltung 5 wird ebenfalls eine Spannung entsprechend einem bestimmten Betriebsmodus ausgewählt und als Rückseiten gatespannung VGN für einen N-Kanal-MOS-Transistor entsprechend den Aus wahlsignalen SELn1-SELn3 ausgegeben.

Die in Fig. 10 und 11 gezeigten Übertragungsgatter 3e-3g und 5e-5g können aus CMOS-Übertragungsgatter gebildet sein.

Fig. 12 zeigt ein Beispiel der Struktur der Moduserfassungsschaltung 10, die in Fig. 1 gezeigt ist. In Fig. 12 enthält die Moduserfassungsschaltung 10 Einga beknoten 10aa, 10ab, . . . 10ac, die ein Betriebsmodusbestimmungssignal emp fangen, das beispielsweise durch den Betrieb eines Betriebsschlüssels bzw. einer Betriebstaste erzeugt ist, und einen Dekoder 10b zum Dekodieren der Betriebsmodusbestimmungssignale, die an die Eingabeknoten 10aa-10ac ange legt sind, und zum Erzeugen von Auswahlsignalen SELp (ZSELp1-ZSELp3) und SELn (SELn1-SELn3). Bei der Struktur der in Fig. 12 gezeigten Moduser fassungsschaltung wird ein Steuersignal zum Bestimmen eines Betriebsmodus an Eingabeknoten 10aa-10ac durch den Betrieb der Betriebstaste, die wiederum den Betriebsmodus einer integrierten Halbleiterschaltungsvorrichtung be stimmt, angelegt. Der Dekoder 10b dekodiert das an die Eingabeknoten 10aa- 10ac angelegte Steuersignal und erzeugt Auswahlsignale SELp und SELn zum Auswählen einer Spannung entsprechend dem durch das Steuersignal bestimmte Betriebsmodus.

Modifikation der Moduserfassungsschaltung

Fig. 13 zeigt eine Struktur einer Modifikation der in Fig. 1 gezeigten Modus erfassungsschaltung 10. In Fig. 13 enthält die Moduserfassungsschaltung 10 eine Steuerschaltung 10c, die beispielsweise aus einem Prozessor gebildet ist, zum Steuern des Betriebes der internen Schaltungsanordnung 1 und zum Über wachen seines Zustandes, und eine Auswahlsignalerzeugungsschaltung 10d zum Erzeugen der Auswahlsignale SELp und SELn entsprechend dem Betriebsmodusbestimmungssignal fOP, das einen Betriebsmodus der internen Schal tungsanordnung 1 bezeichnet, von der Steuerschaltung 10c.

Die Steuerschaltung 10c bezeichnet den Betriebsmodus der internen Schal tungsanordnung 1 entsprechend einem extern angelegten Modusbestimmungs signal oder eines Modusbestimmungssignales, das innerhalb der Steuerschal tung durch sich selbst entsprechend dem Bearbeitungsinhalt erzeugt ist. Die Steuerschaltung 10c steuert ebenfalls den Betrieb der internen Schaltungsan ordnung 1 und gibt das Betriebsmodusbestimmungssignal ϕOP, das den Be triebsmodus der internen Schaltungsanordnung 1 bestimmt, aus. Die Auswahl signalerzeugungsschaltung 10d dekodiert das Betriebsmodusbestimmungssignal ϕOP und treibt selektiv die Auswahlsignale SELp und SELn in den aktiven Zu stand. Die Auswahlsignalerzeugungsschaltung 10d kann ebenfalls so aufgebaut sein, daß sie Register enthält, die für entsprechende Auswahlsignale SELp1- SELp3 und SELn1-SELn3, die in Fig. 10 und 11 gezeigt sind, und zum Em pfangen und Speichern eines Auswahlsignales oder eines Flag bzw. Kenn zeichnes entsprechend einem auszuführenden Betriebsmodus entsprechend dem Betriebsmodusbestimmungssignal ϕOP in der Steuerschaltung 10c vorgesehen sind.

Hier können die Spannungserzeugungsschaltungen 2a, 2b, 4a und 4b so aufge baut sein, daß sie den Spannungserzeugungsbetrieb stoppen, wenn sie nicht ausgewählt sind, und alternativ können diese Spannungen extern angelegt wer den (die Spannungserzeugungsschaltungen entsprechen in diesem Fall Span nungsanschlußflächen).

Wie oben beschrieben wurde, wird entsprechend dem ersten Ausführungsbei spiel der an das Rückseitengate eines MOS-Transistors angelegte Spannungs pegel entsprechend einem Betriebsmodus derart eingestellt, daß die Umschalt geschwindigkeit des MOS-Transistors entsprechend der Betriebsgeschwindig keit eingestellt werden kann und daß der Unterschwellenleckstrom eingestellt werden kann. Daher kann der Betrieb mit hoher Geschwindigkeit und der nied rige Stromverbrauch erreicht werden.

2. Ausführungsbeispiel

Fig. 14 zeigt schematisch eine Gesamtstruktur der integrierten Halbleiterschal tungsvorrichtung entsprechend dem zweiten Ausführungsbeispiel. In Fig. 14 ist eine Struktur eines tragbaren Telefonsystems als integrierte Halbleiterschal tungsvorrichtung gezeigt. In Fig. 14 enthält die integrierte Halbleiterschal tungsvorrichtung einen Codec (Kodierer/Dekodierer) 20, der ein über ein Mikrophon 21 angelegtes Audiosignal durch beispielsweise eine ADPCM-Ver arbeitung (adaptive differentielle Pulscodemodulationsverarbeitung) kompri miert und beispielsweise ein Empfangssignal durch eine ADPCM-Dekodierver arbeitung derart expandiert, daß ein reproduziertes Audiosignal durch einen Lautsprecher 22 ausgegeben wird, und eine Sende-/Empfangsschaltung 23, die die Frequenz eines von dem Codec 20 angelegten Übertragungsignales für die Übertragung über die Antenne 24 umwandelt und die ein Signal in einem vorbe stimmten Frequenzbereich eines Empfangssignals, das über die Antenne 24 empfangen ist, zum Anlegen von ihm an den Codec 20 herausnimmt bzw. her ausfiltert.

Die integrierte Halbleiterschaltungsvorrichtung enthält weiterhin ein Modem 25, das ein Datensignal eines Personalcomputers (nicht gezeigt) zur Zeit der Datenkommunikation zum Übertragen und Empfangen eines Datenwertes zwischen dem Codec 20 und dem Personalcomputer moduliert und demoduliert, eine Steuerschaltung 26 zum Steuern des Betriebes des Codec 20 und der Sende-/Empfangsschaltung 23 und zum Steuern der Betriebsmodi des Codec 20 und der Sende-/Empfangsschaltung 23 entsprechend dem von einer Eingabe vorrichtung 27 eingegebenen Betriebsmodusbestimmungssignal und eine Span nungserzeugungsschaltung 28 zum Umwandeln der Spannungspegel von Gate spannungen VGN und VGP von in dem Codec 20 enthaltenen MOS-Transisto ren. Die Rückseitengatespannungen VGP und VGN von der Spannungserzeu gungsschaltung 28 werden ebenfalls an die Sende-/Empfangsschaltung bzw. Transceiver 23 angelegt.

In einem tragbaren, digitalen Telefonsystem führt die Sende- /Empfangsschaltung 23 beispielsweise eine Zeitmultiplextechnik, eine Fre quenzmodulation und -demodulation (eine QPSK-Modulation und -demodula tion bzw. Vierphasen-Umtastmodulation), Überlagerung auf einen Träger, Entfernen eines Trägers und Bandpaßfiltern von Übertragungs- und Empfangs signalen durch. Als ein Beispiel wird die Rückseitengatevorspannung eines MOS-Transistors, der in der Send-/Empfangsschaltung 23 enthalten ist, wie im folgenden beschrieben ist, umgeschaltet. Da diese Prozesse mit der gleichen Geschwindigkeit zur Zeit der Signalübertragung und des Signalempfangs durchgeführt werden, arbeitet der in der Sende-/Empfangsschaltung 23 ent haltene MOS-Transistor in dem Modus hoher Geschwindigkeit zur Zeit der Signalübertragung und des Signalempfangs, und die Rückwärtsgatevorspannung ist flacher bzw. kleiner gemacht. Andererseits ist in dem Standby-Zustand, in dem der Signalempfang nicht durchgeführt wird, die Rückwärtsgatevorspan nung des MOS-Transistors in der Sende/Empfangsschaltung 23 tiefer bzw. höher gemacht, und der Unterschwellenleckstrom ist reduziert. In diesem Fall wird daher die Rückseitengatevorspannung des MOS-Transistors zwischen den zwei Zuständen in der Sende-/Empfangsschaltung 23 umgeschaltet.

Da der Codec 20 seine Verarbeitungsgeschwindigkeit entsprechend dem Inhalt eines zu übertragenden und zu empfangenden Signales ändern kann, werden die Rückseitengatespannungen VGN und VGP an die Rückseitengate der MOS- Transistoren der Spannungserzeugungsschaltung 28 entsprechend mit jedem Betriebsmodus unter der Steuerung der Steuerschaltung 26 umgeschaltet.

Fig. 15 zeigt ein Beispiel der Struktur einer Eingabevorrichtung, die in Fig. 14 gezeigt ist. In Fig. 15 enthält die Eingabevorrichtung 27 eine Stromversor gungstaste 27a zum Anweisen des Einschaltens/Ausschaltens der Stromversor gung für die integrierte Halbleiterschaltungsvorrichtung, eine Zehnertaste 27b bzw. Zehnertastatur zum Eingeben von Übertragungszahlen und Zeichen usw. und eine Betriebstaste 27c zum Bestimmen eines Betriebsmodus, wie z. B. den Start und das Ende der Kommunikation. Die Steuerschaltung 26 erfaßt einen bestimmten Betriebsmodus von dem Drücken von jeder Taste von der Eingabevorrichtung 27, erzeugt entsprechend dem erfaßten Betriebsmodus ein Aus wahlsignal und legt es an die Spannungserzeugungsschaltung 28 an. Zusätzlich bestimmt die Steuerschaltung 26, ob der Betriebszustand in der Sende- /Empfangsschaltung andauert oder nicht, und entsprechend dem Ergebnis der Bestimmung stellt sie die Spannungspegel der Rückseitengatespannungen VGN und VGP, die von der Spannungserzeugungsspannung 20 erzeugt sind, ein. Der Betrieb der integrierten Halbleiterschaltungsvorrichtung, die in Fig. 14 gezeigt ist, wird im folgenden mit Bezug zu dem in Fig. 16 gezeigten Ablaufplan be schrieben.

Die Steuerschaltung 26 überwacht, ob eine Anweisung zum Beginnen der Kommunikation durch die Betriebstaste 27c der Eingabevorrichtung 27 gege ben ist (Schritt S1). Wenn die Anweisung nicht gegeben ist, während die Stromversorgungstaste 27a gedrückt ist und Strom geliefert wird, weist die Steuerschaltung 26 die Spannungserzeugungsschaltung 28 zum Auswählen der Rückseitengatespannungen VN2 und VP2 für eine größere Vorspannung an (Schritt S2).

Wenn die Betriebstaste 27c derart betätigt wird, daß der Start der Kommuni kation angewiesen wird, weist die Steuerschaltung 26 die Spannungserzeu gungsschaltung 28 an, die Massespannung GND und die Stromversorgungs spannung VDD entsprechend dem Modus mit mittlerer Geschwindigkeit auszu wählen (Schritt S3). Der Codec 20 wird betreibbar in dem Modus mit mittlerer Geschwindigkeit. In diesem Zustand ist die Sende-/Empfangsschaltung 23 noch immer in einem tieferen Vorspannungszustand eingestellt. Der Start der Kom munikation wird ebenfalls durch ein Ruftonsignal, das in einem Empfangssignal enthalten ist, erfaßt.

Wenn ein Anruf vorhanden ist, arbeitet die integrierte Halbleiterschaltungsvor richtung in dem Modus mit mittlerer Geschwindigkeit und es wird erfaßt, ob sowohl der Anrufer als auch der Angerufene in den Antwortzustand kommen (S4). Auf der Übertragungsseite wird der Erfolg des Anrufens durch das Vor handensein des Ruftonsignales, das von dem Angerufenen zurückgeschickt wird, erfaßt. Auf der Empfangsseite wird der Erfolg durch Drücken einer Starttaste (Taste, die ein Abheben anzeigt) in der Betriebstaste bzw. dem Be triebstastenfeld 27c erfaßt.

Dann wird eine Bestimmung durchgeführt, ob ein zu übertragendes und zu empfangenes Signal ein Audiosignal oder beispielsweise ein Signal für einen Personalcomputer ist (Schritt S5). Ob das Signal ein Audiosignal oder ein Datensignal ist, wird beispielsweise durch die Eigenschaften der Frequenz des empfangenen Signals nach dem Beginn der Kommunikation erfaßt (Schritt S5). Wenn das Kommunikationssignal ein Audiosignal ist, muß der Codec 20 daß Signal mit hoher Geschwindigkeit verarbeiten. Daher weist die Steuerschaltung 26 die Spannungserzeugungsschaltung 28 zum Auswählen der Rückseitengate spannungen VN1 und VP1 derart an, daß die Rückseitengatevorspannung in den flacheren Zustand gesetzt wird. Andererseits ist, wenn das Kommunikati onssignal ein Datensignal ist, der Differenzwert der Daten bei den Vorgängen der Komprimierung und Expandierung kleiner verglichen mit Audiodaten, daher wird der Vorgang mit hoher Geschwindigkeit bzw. Betrieb mit hoher Ge schwindigkeit nicht benötigt. Daher werden die Rückseitengatespannungen von der Spannungserzeugungsschaltung 28 entsprechend dem Zustand mit mittlerer Geschwindigkeit auf die Massespannung GND und die Stromversorgungsspan nung VDD eingestellt. Die Kommunikation wird in diesem Zustand durchge führt (Schritt S7).

Zur Zeit der Kommunikation überwacht die Steuerschaltung 26 die Sende- /Empfangsschaltung 23 und bestimmt, ob ein Zustand ohne Ton fortdauernd besteht (Schritt S8). Wenn bestimmt wird, daß der Zustand ohne Ton bzw. ohne Geräusch für eine bestimmte Zeitdauer besteht, kann ein Signal in dem Zustand ohne Ton mit mittlerer Geschwindigkeit in der Codec 20 expandiert werden. Daher weist die Steuerschaltung 26 die Spannungserzeugungsschaltung 28 derart an, daß die Massespannung GND und VDD derart ausgewählt wer den, daß die Rückseitengatevorspannung flacher bzw. kleiner gemacht wird (Schritt S9). Das Einstellen der Rückseitengatevorspannungen in dem Modus mit mittlerer Geschwindigkeit besteht solange, bis der Zustand ohne Ton endet.

Wenn in dem Schritt 10 bestimmt wird, daß der tonlose Zustand beendet ist, wird eine Bestimmung durchgeführt, ob die Kommunikation beginnt. Wenn in dem Schritt S8 bestimmt wird, daß der tonlose Zustand nicht vorhanden ist, wird der Schritt 11 derart begonnen, daß bestimmt wird, ob die Kommunika tion beendet wurde. Auf der Übertragungsseite wird das Ende der Kommuni kation durch den Betrieb (Betrieb der Endetaste, d. h. ein Betrieb, der dem Auflegen entspricht) der Betriebstaste 27c erfaßt. Wenn die Kommunikation fortgesetzt wird, wird der Schritt S7 erneut durchgeführt. Wenn die Kommuni kation endet, schreitet der Vorgang zu dem Schritt S2 voran, in dem die Span nungen VN2 und VP2 in einem tieferen Vorspannungszustand als von der Spannungsschaltung 28 erzeugte Spannungen ausgewählt werden.

Sogar wenn die Rückseitengatespannungen entsprechend dem Betriebsmodus umgeschaltet werden und das Umschalten der Rückseitengatespannungen bei spielsweise 10 ms benötigt, ist eine solche Zeit für das menschliche Ohr eine sehr kurze Zeitdauer. Daher gibt es keine Schwierigkeit, sogar wenn ein Ge räusch zur Zeit des Vorspannungsumschaltens erzeugt wird. Während der Da tensignalübertragung ist der Modusumschaltvorgangszustand im wesentlichen nicht vorhanden, und sogar wenn er vorhanden ist, arbeitet der Codec 20 in dem Betriebsmodus mit mittlerer Geschwindigkeit. Daher werden die Rücksei tengatespannungen nicht umgeschaltet und eine Schwierigkeit wird nicht verur sacht.

Wie oben beschrieben wurde, kann durch Umschalten der Spannungspegel der Rückseitengatespannungen entsprechend dem Betriebsmodus das tragbare Tele fonsystem entsprechend dem zweiten Ausführungsbeispiel mit optimaler Ge schwindigkeit und optimaler Stromtreiberfähigkeit entsprechend dem Vorgang betrieben werden. Daher kann ein tragbares Telefonsystem realisiert werden, das eine verbesserte Betriebseigenschaft mit geringem Stromverbrauch auf weist.

3. Ausführungsbeispiel

Fig. 17 zeigt schematisch eine Gesamtstruktur einer integrierten Halbleiter schaltungsvorrichtung entsprechend dem dritten Ausführungsbeispiel. Die in Fig. 17 gezeigte integrierte Halbleiterschaltungsvorrichtung ist eine tragbare Informationsterminalausrüstung, wie z. B. ein PDA (persönlicher, digitaler Assistent).

In Fig. 17 enthält die integrierte Halbleiterschaltungsvorrichtung eine Eingabe- /Anzeigevorrichtung 30 zum Eingeben einer Betriebsanweisung, einer Informa tion, usw. und zum Anzeigen des Ergebnis eines durchgeführten Prozesses, einen Prozessor 32, der entsprechend einem Bestimmungssignal und einem durch die Eingabe-/Anzeigevorrichtung 30 angelegten Datenwert einen vorbe stimmten Prozeß durchführt, einen Speicher 34 zum Vorsehen eines Arbeitsbe reiches zum Speichern von Informationen, die zur Zeit der Informationsbear beitung des Prozessors 32 zu halten sind, eine Betriebsmoduserfassungsschal tung 36, die ein internes Steuersignal von beispielsweise dem Prozessor 32 empfängt, den Betriebsmodus des Prozessors 32 erfaßt und ein Auswahlsignal entsprechend dem Betriebsmodus erzeugt, und eine Spannungserzeugungsschal tung 38, die die Spannungspegel der Rückseitengatespannungen VGN und VGP eines in dem Prozessor 32 enthaltenen MOS-Transistors ändert.

Die Eingabe-/Anzeigevorrichtung 30 weist eine Menüanzeige zum Auswählen eines Betriebsmodus mit einem Icon bzw. einem Bildschirmsymbol oder ähn lichem, eine Eingabeschnittstelle zum Eingeben von handschriftlichen Zeichen und einen Anzeigebildschirm zum Anzeigen des Ergebnisses eines durchgeführ ten Prozesses auf. Der Prozessor 32 verwendet den Speicher 34 zum Durchfüh ren seines Prozesses entsprechend einer Betriebsmodusanweisung und einer von der Eingabe-/Anzeigevorrichtung 30 gelieferten Prozeßinformation und zeigt das Prozeßergebnis auf dem Anzeigebildschirm der Eingabe- /Anzeigevorrichtung 30 an.

Die Betriebsmoduserfassungsschaltung 36 erfaßt einen auszuführenden Be triebsmodus entsprechend dem Betriebsmodusanweisungssignal für den Be triebsmodus des Prozessors 32. In diesem Fall erfaßt, wenn der Prozessor 32 die Eingabe-/Anzeigevorrichtung 30 auffordert, eine Information einzugeben, die Betriebsmoduserfassungsschaltung 36 unter Verwendung des Anforde rungssignales, daß der Prozessor in dem Betriebsmodus zum Empfangen von eingegebenen Informationen ist. Da der Prozessor 32 seinen Prozeß durchführt, wenn die notwendigen Informationen empfangen werden, gibt der Prozessor 32 ein Signal zu der Anzeigevorrichtung 30 aus, das anzeigt, daß der Prozessor 32 seinen Prozeß durchführt. Unter Verwendung dieses Signales erfaßt die Be triebsmoduserfassungsschaltung 36, daß der Prozessor in einem Prozeßbe triebsmodus ist.

Wenn der Prozessor 32 den Betriebsergebnisdatenwert auf der Eingabe- /Anzeigevorrichtung 30 anzeigt, wird ein Signal, daß das Ausgeben der Anzei geinformation von dem Prozessor 32 zu der Eingabe-/Anzeigevorrichtung 30 anzeigt, ausgegeben und wird ebenfalls durch die Betriebsmoduserfassungs schaltung 36 zum Erfassen eines Betriebs- bzw. Anzeigemodus erfaßt. Die Spannungserzeugungsschaltung 38 schaltet die Pegel der Rückseitengatespan nungen VGN und VGP derart um, daß sie entsprechend dem Betriebsmodus des Prozessors 32 erzeugten Auswahlsignalen erzeugt werden.

Fig. 18 zeigt die Spannungspegel der Rückseitengatespannungen VGP und VGN, die durch die Spannungserzeugungsschaltung 38 erzeugt werden. Wie in Fig. 18 gezeigt ist, erzeugt die Betriebsmoduserfassungsschaltung 36 Aus wahlsignale entsprechend vier Betriebsmodi. Die vier Betriebsmodi sind ein Modus, in dem der Prozessor 32 seinen Betrieb durchführt (Modus mit hoher Geschwindigkeit), ein Anzeigemodus, in dem der Prozessor 32 das Ergebnis eines durchgeführten Prozesses in der Eingabe-/Anzeigevorrichtung 30 anzeigt (Modus mit mittlerer Geschwindigkeit), ein Eingabemodus, in dem die Eingabe- /Anzeigevorrichtung 30 eine Betriebsmodusanweisung, eine zu verarbeitende Information oder ähnliches zu dem Prozessor 32 eingibt (Schnittstellenmodus für den Bediener: Modus mit niedriger Geschwindigkeit), und ein Modus, der frei von einer Eingabe ist, in dem keine Information von der Eingabe- /Anzeigevorrichtung 30 eingegeben wird (Standby-Modus). Sogar wenn keine Information von der Eingabe-/Anzeigevorrichtung 30 für eine vorbestimmte Zeitdauer eingegeben wird, gelangt der Prozessor 32 in den Standby-Modus und daher in einen Modus mit niedrigem Stromverbrauch.

In dem Betriebsprozeßmodus wählt die Spannungserzeugungsschaltung 38 die Spannungen VN1 und VP1 für die niedrigste Rückseitengatevorspannung zum Anlegen an das Rückseitengate eines MOS-Transistors in dem Prozessor 32 aus. In dem Modus mit mittlerer Geschwindigkeit zum Anzeigen wird die Be triebsfähigkeit mit hoher Geschwindigkeit nicht benötigt (vom Standpunkt der Empfindlichkeit eines menschlichen Auges aus). Der Prozessor 32 arbeitet in dem Modus mit mittlerer Geschwindigkeit und die Rückseitengatespannungen sind auf die Massespannung GND und die Stromversorgungsspannung VDD eingestellt. In dem Eingabemodus (Schnittstellenmodus für den Bediener) gibt der Bediener Informationen über die Eingabe-/Anzeigevorrichtung 30 ein. Da beispielsweise ein handschriftliches Zeichen eingegeben wird, wird die Verar beitung mit hoher Geschwindigkeit nicht benötigt. Der Prozessor 32 speichert in dem Speicher 34 lediglich die durch einen Bediener über die Eingabe- /Anzeigevorrichtung 30 eingegebenen Informationen. Daher ist der Betrieb mit niedriger Geschwindigkeit für eine solche Verarbeitung ausreichend. Die Rück seitengatevorspannung wird größer gemacht, und die Spannungen VN2 und VP2 werden von der Spannungserzeugungsschaltung 38 ausgewählt und er zeugt.

In dem Standby-Modus führt der Prozessor 32 gar keinen Prozeß aus und der MOS-Transistor wird nicht umgeschaltet. Für einen niedrigen Stromverbrauch wird die Rückseitengatevorspannung am größten gemacht und die Spannungen VN3 und VP3 werden ausgewählt. Wie in Fig. 18 gezeigt ist, kann durch Ein stellen der Rückseitengatespannungspegel entsprechend dem Betriebsmodus ein niedriger Stromverbrauch erreicht werden, ohne die Betriebseigenschaft zu be einflussen.

Wenn ein Datenhaltemodus zum Halten von Informationen in dem Speicher 34 der integrierten Halbleiterschaltungsvorrichtung, die in Fig. 17 gezeigt ist, bestimmt ist, wird ein Datenhalten unter Verwendung einer Batterie als Strom versorgung durchgeführt. In diesem Fall muß die Batterielebensdauer durch einen niedrigen Stromverbrauch verlängert werden. Daher wird der Standby- Modus eingestellt und die Spannungen VN3 und VP3 werden als Rückseiten gatevorspannungen ausgewählt und an den Speicher 34 und die periphere Schaltungsanordnung angelegt. Wenn der Datenhaltemodus nicht bestimmt ist, wird der Strom komplett ausgeschaltet und eine Information in einem flüch tigen Speicher, wie z. B. ein RAM (Direktzugriffsspeicher) des Speichers 34, wird gelöscht. Wenn ein nicht-flüchtiger Speicher, der die notwendige Infor mation in einer nicht-flüchtigen Art speichert, als Speicher 34 verwendet wird, ist dieser Datenhaltemodus nicht notwendig.

Wie oben entsprechend dem dritten Ausführungsbeispiel beschrieben wurde, wird der Spannungspegel an dem Rückseitengate eines MOS-Transistors des Prozessors 32 entsprechend dem Betriebsprozeßmodus, dem Anzeigemodus, dem Schnittstellenmodus für den Bediener und dem Standby-Modus eingestellt. Daher kann ein unnötiger Stromverbrauch aufgrund eines Unterschwellen leckstromes reduziert werden, ohne die Betriebseigenschaft negativ zu beein flussen.

Wie oben in Bezug zu den Ausführungsbeispielen beschrieben wurde, ist in ei ner integrierten Halbleiterschaltungsvorrichtung mit einer Mehrzahl von Be triebsmodi eine Spannungserzeugungsschaltung vorgesehen, die Spannungen mit voneinander unterschiedlichen Polaritäten bezüglich der Sourcespannung eines MOS-Transistors erzeugt. Da eine von einer Mehrzahl von Spannungen entsprechend einem Betriebsmodus ausgewählt wird und an das Rückseitengate des MOS-Transistors angelegt wird, wird eine unnötig hohe Spannung nicht zwischen dem Steuergate und dem Rückseitengate des MOS-Transistors ange legt, wird die Zuverlässigkeit des MOS-Transistors nicht verschlechtert und kann der MOS-Transistor mit einer Umschaltgeschwindigkeit und einer Strom treibergröße, die einen Betriebsmodus entsprechen, leicht realisiert werden. Da die Massespannung GND und die Stromversorgungsspannung VDD als Rück seitengatespannungen entsprechend dem Betriebsmodus ausgewählt werden, kann jeder Rückseitengatespannungspegel basierend auf der Betriebseigen schaft, die verwirklicht wird, wenn Source und Rückseitengate die gleiche Spannung aufweisen, eingestellt werden. Daher kann die integrierte Halbleiter schaltungsvorrichtung einfach entworfen werden.

Claims

1. Integrierte Halbleiterschaltungsvorrichtung mit einer internen Schaltungsanordnung (1), die als eine Komponente einen Feldeffekttransistor mit isoliertem Gate (P1, P2, N1, N2), der ein eine vorbestimmte Span nung empfangendes Source und ein Rückseitengate auf weist, enthält und die in einem ersten, zweiten und dritten Betriebsmodus betreibbar ist, einer Vorspannungserzeugungsschaltungsanordnung (2a, 2b, 4a, 4b) zum Erzeugen einer ersten und einer dritten Vorspannung, mit voneinander verschiedenen Pegeln und voneinander verschiedenen Polaritäten bezüglich einer Sourcespannung des Feldeffekttransistors und zum Erzeu gen einer zweiten Vorspannung mit einem gleichen Span nungspegel wie die Sourcespannung, wobei die Vorspan nungen jeweils an das Rückseitengate des Feldeffekt transistor angelegt werden,
einer Betriebsmoduserfassungsschaltungsanordnung (10) zum Erfassen eines Betriebsmodus der internen Schal tungsanordnung (1) und zum Erzeugen eines Auswahlsigna les (SELn, SELp) entsprechend dem erfaßten Betriebsmo dus und
einer Vorspannungsauswahlschaltungsanordnung (3, 5) zum Empfangen des Auswahlsignales (SELn, SELp) von der Be triebsmoduserfassungsschaltungsanordnung (10) und der Vorspannungen von der Vorspannungserzeugungsschaltungs anordnung (2a, 2b, 4a, 4b), zum Auswählen einer der Vorspannungen entsprechend dem empfangenen Auswahlsi gnal (SELn, SELp) und zum Anlegen der ausgewählten Vorspannung an das Rückseitengate des Feldeffekttransi stors.

2. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 1, bei der die Betriebsmodi einen Standby- Modus, einen Audiokommunikationsmodus und einen Daten kommunikationsmodus enthalten,
wobei die Vorspannungsauswahlschaltungsanordnung ein Mittel zum Auswählen der ersten Vorspannung zum Ein stellen des Feldeffekttransistors auf einen ersten Vor spannungszustand, wenn der erfaßte Betriebsmodus den Audiokommunikationsmodus anzeigt,
zum Auswählen der zweiten Vorspannung (GND, VDD) zum Einstellen des Feldeffekttransistors in einen zweiten Vorspannungszustand, bei dem der Absolutwert der Schwellenspannung (V_th) des Feldeffekttransistors grö ßer ist als bei dem ersten Vorspannungszustand, wenn der erfaßte Betriebsmodus den Datenkommunikationsmodus anzeigt,
und zum Auswählen der dritten Vorspannung (VN2, VP2) zum Einstellen des Feldeffekttransistors in einen drit ten Vorspannungszustand, bei dem der Absolutwert der Schwellenspannung (V_th) des Feldeffekttransistors grö ßer ist als bei dem zweiten Vorspannungszustand, wenn der erfaßte Betriebsmodus den Standby-Modus anzeigt, enthält,
und wobei die erste Vorspannung (VN1, VP1) und die dritte Vorspannung (VN2, VP2) unterschiedliche Polari täten bezüglich der Sourcespannung des Feldeffekttran sistors aufweisen.

3. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 1, bei der die Betriebsmodi einen Betriebsbe arbeitungsmodus, in dem ein Datenwert bearbeitet wird, einen Schnittstellenmodus, in dem ein Benutzer einen Datenwert eingibt, und einen Anzeigemodus, in dem ein Ergebnis des Betriebes auf einem Anzeigeschirm ange zeigt wird, enthält, wobei die Vor spannungsauswahlschaltungsanordnung ein Mittel zum Aus wählen der ersten Vorspannung zum Einstellen des Fel deffekttransistors in einen ersten Vorspannungszustand, wenn der erfaßte Betriebsmodus den Be triebsbearbeitungsmodus anzeigt,
zum Auswählen der zweiten Vorspannung (GND, VDD) zum Einstellen des Feldeffekttransistors in einen zweiten Vorspannungszustand, bei dem der Absolutwert der Schwellenspannung (V_th) des Feldeffekttransistors grö ßer ist als bei dem ersten Vorspannungszustand, wenn der erfaßte Betriebsmodus den Anzeigemodus anzeigt, und zum Auswählen der dritten Vorspannung zum Einstel len des Feldeffekttransistors in einen dritten Vor spannungszustand, bei dem der Absolutwert der Schwel lenspannung (V_th) des Feldeffekttransistors größer ist als bei dem zweiten Vorspannungszustand, wenn der er faßte Betriebsmodus den Schnittstellenmodus anzeigt, enthält,
und wobei die erste und dritte Vorspannung (VN1, VP1; VN2, VP2) unterschiedliche Polaritäten bezüglich der Sourcespannung des Feldeffekttransistors aufweisen.

4. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 2 oder 3, bei der die zweite Vorspannung (VDD, GND) den gleichen Span nungspegel wie die Sourcespannung des Feldeffekttransi stors aufweist.

5. Integrierte Halbleiterschaltungsvorrichtung nach einem der Ansprüche 1 bis 4, bei der die interne Schal tungsanordnung einen P-Kanal-MOS-Transistor (P1, P2) und einen N-Kanal-MOS- Transistor (N1, N2) enthält, wobei jeweils eine Vorspannungserzeugungsschaltung (2a, 2b, 4a, 4b) und eine Vorspannungsauswahlschaltung (3, 5) für den P-Kanal-MOS-Transistor (P1, P2) und den N- Kanal-MOS-Transistor (N1, N2) vorgesehen sind.

6. Integrierte Halbleiterschaltungsvorrichtung nach einem der Ansprüche 3 bis 5, bei der weiterhin ein Standby-Modus enthalten ist, wobei die Vorspannungsauswahlschaltungsanordnung eine vierte Vorspannung (VN3, VP3) zum Vorsehen eines Vor spannungszustandes, bei dem der Absolutwert der Schwel lenspannung (V_th) des Feldeffekttransistors größer ist als bei dem dritten Vorspannungszustand, wenn der er faßte Betriebsmodus der Standby-Modus ist, auswählt.