DE19829300A1 - Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung - Google Patents
Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren HerstellungInfo
- Publication number
- DE19829300A1 DE19829300A1 DE19829300A DE19829300A DE19829300A1 DE 19829300 A1 DE19829300 A1 DE 19829300A1 DE 19829300 A DE19829300 A DE 19829300A DE 19829300 A DE19829300 A DE 19829300A DE 19829300 A1 DE19829300 A1 DE 19829300A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- conductive
- layers
- capacitor
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Description
Die folgende Erfindung betrifft eine hochintegrierte Speichereinrichtung und insbesonde
re eine ferroelektrische Kondensatorspeichereinrichtung mit verbesserter elektrischer
Verbindung zwischen einer unteren Elektrode und einem aktiven Bereich eines Zellen
transistors.
Im allgemeinen wird eine Pt-Schicht weitverbreitet als untere Elektrode in hochintegrier
ten DRAM-Zellen eingesetzt, welche ein hochdielektrisches Material verwenden, sowie
als nicht flüchtige Speichereinrichtung, welche ferroelektrische Materialien, wie BST
[Ba(Sr,Ti)O3] verwenden.
Fig. 1 zeigt einen Querschnitt einer bekannten ferroelektrischen Speichereinrichtung mit
einer Pt-Schicht als unterer Elektrode eines Kondensators. Nach Fig. 1 weist ein Kon
densator in der bekannten Speichereinrichtung einen Polysiliciumsstopfen 6, eine
Schicht 7 zur Verhinderung von Diffusion und eine untere Elektrode 8 auf, wie bei
spielsweise eine Pt-Schicht. Da diese Schicht, die gewöhnlich als untere Elektrode 8
verwendet wird, nicht als Barriereschicht zur Vermeidung von Diffusion von Sauerstoffa
tomen in die darunterliegende Schicht dient, werden die Sauerstoffatome in die Diffusi
onsverhinderungsschicht 7 durch die Pt-Schicht eindiffundiert. In Fig. 1 sind weiterhin
ein Halbleitersubstrat 1, eine Feldoxidschicht 2, ein Gate 3, eine Bitleitung 4, eine Zwi
schenschicht-lsolierschicht 5 und eine ferroelektrische Schicht 9 dargestellt, die nicht
weiter erläutert werden.
Eine TiN/Ti-Schicht wird weitverbreitet als Schicht 7 zur Verhinderung von Diffusion ein
gesetzt. Die Barrieremetallschichten, wie TiN- und Ti-Schichten, und die Polysilicium
schicht für den Stopfen reagieren äußerst heftig auf Sauerstoffatome von dem dielektri
schen Film, so daß eine Oxidation bei relativ geringer Temperatur von ungefähr 500°C
stattfindet. Entsprechend wird die elektrische Verbindung zwischen der unteren Elektro
de und einem aktiven Bereich des Transistors unterbrochen. Mit dem Anwachsen der
Ablagerungstemperatur für ferroelektrische Materialien wird dieses Problem noch gra
vierender.
Insbesondere im Falle von ferroelektrischen Materialien wie SrBi2Ta2O9, welches eins
der vorherrschenden Materialien für ferroelektrische Kondensatoren ist, beträgt die
Temperatur zur Ablagerung und zur Kristallisation ungefähr 800°C. Daher ist es bei der
Herstellung der ferroelektrischen Speichereinrichtung mit COB-(Kondensator auf der
Bitleitung)-Struktur äußerst wichtig, die untere Pt-Elektrode mit dem aktiven Bereich des
MOSFET's elektrisch zu verbinden.
Eine Aufgabe der vorliegenden Erfindung ist daher, einen verbesserten ferroelektri
schen Kondensator bereitzustellen, der in einer Speichereinrichtung verwendet wird,
wobei eine sichere elektrische Verbindung zwischen einer unteren Elektrode des Kon
densators und einem aktiven Bereich des Transistors bereitgestellt wird, sowie die Be
reitstellung eines Verfahrens zu dessen Herstellung.
Eine weitere Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines ferroelektri
schen Kondensators, bei dem ausgezeichnete Schichteigenschaften der Schichten er
hältlich sind, indem eine variable Auswahl von Materialien für eine Ladung-
Speicherelektrode möglich ist.
Gemäß einem Aspekt der vorliegenden Erfindung wird ein Kondensator in einer Halblei
tereinrichtung bereitgestellt, welcher aufweist: eine erste leitenden Schicht, die eine in
einer Zwischenschicht-lsolierschicht gebildete Öffnung füllt und in Kontrakt mit einem
aktiven Bereich eines Halbleiters ist; einen gestapelten Ladungsspeicherknoten mit ei
ner zweiten leitenden Schicht, die auf der ersten leitenden Schicht und einer Zwischen
schicht-lsolierschicht gebildet ist, mit einer ersten Schicht zur Diffusionsveränderung, die
auf der zweiten leitenden Schicht gebildet ist, mit einer unteren Elektrodenschicht, die
auf der ersten Diffusionsverhinderungsschicht gebildet ist und mit einer ferroelektrischen
Schicht, die auf der unteren Elektrodenschicht gebildet ist; und einer leitfähigen Ab
standsschicht, die auf Seitenwänden der unteren Elektrodenschicht, der ersten Diffusi
onsverhinderungsschicht und der zweiten leitfähigen Schicht gebildet ist.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zur Her
stellung eines Kondensators in einer Halbleitereinrichtung bereitgestellt mit den folgen
den Verfahrensschritten: Bilden einer Isolierschicht mit einer einen aktiven Bereich eines
Halbleitersubstrats freilegenden Öffnung; Bilden einer ersten leitfähigen Schicht für ei
nen Kontaktstopfen zum Füllen der Öffnung; Bilden einer zweiten leitfähigen Schicht, ei
ner ersten Diffusionsverhinderungsschicht, einer unteren Elektrodenschicht eines Kon
densators, einer ferroelektrischen Schicht und einer zweiten Diffusionsverhinderungs
schicht in dieser Reihenfolge auf der Isolationsschicht und der ersten leitfähigen Schicht
zur Bildung eines gestapelten Speicherladungsknotens; Strukturieren des gestapelten
Ladungsspeicherknotens; Bilden einer leitfähigen Abstandsschicht auf Seitenwänden
des gestapelten Ladungsspeicherknotens zur elektrischen Verbindung der unteren
Elektrodenschicht mit der zweiten leitfähigen Schicht, wodurch eine entsprechende
Struktur gebildet ist; und Bilden einer dritten Diffusionsverhinderungsschicht auf dieser
Struktur.
Gemäß eines noch weiteren Aspekts der vorliegenden Erfindung wird ein Kondensator
in einer Halbleitereinrichtung bereitgestellt mit: einer ersten eine in einer Zwischen
schicht-Isolierschicht gebildete Öffnung füllenden leitfähigen Schicht, die in Kontakt mit
einem aktiven Bereich eines Halbleiters ist; einer ersten gestapelten Struktur mit einer
zweiten leitfähigen Schicht, die auf der ersten leitfähigen Schicht und einer Zwischen
schicht-Isolierschicht gebildet ist, mit einer ersten Diffusionsverhinderungsschicht, die
auf der zweiten leitfähigen Schicht gebildet ist, mit einer unteren Elektrodenschicht, die
auf der ersten Diffusionsverhinderungsschicht gebildet ist; einer zweiten gestapelten
Struktur mit einer ferroelektrischen Schicht, die auf der unteren Elektrodenschicht gebil
det ist und einer oberen Elektrodenschicht, die auf der ferroelektrischen Schicht gebildet
ist; einer isolierenden Abstandsschicht, die auf Seitenwänden der ersten gestapelten
Struktur gebildet ist; einer leitfähigen Abstandsschicht, die auf Seitenwänden der ersten
gestapelten Struktur und der isolierenden Abstandsschicht gebildet ist; und einer zwei
ten Diffusionsverhinderungsschicht, die auf Seitenwänden der isolierenden Abstands
schicht und der leitfähigen Abstandsschicht gebildet ist.
Gemäß eines noch weiteren Aspekts der vorliegenden Erfindung wird ein Verfahren zur
Herstellung eines Kondensators in einer Halbleitereinrichtung bereitgestellt mit den fol
genden Verfahrensschritten: Bilden einer Isolationsschicht mit einer einen aktiven Be
reich eines Halbleitersubstrats freiliegenden Öffnung; Bilden einer ersten leitfähigen
Schicht für einen die Öffnung füllenden Kontaktstopfen; Bilden einer zweiten leitfähigen
Schicht, einer ersten Diffusionsverhinderungsschicht, einer unteren Elektrodenschicht
des Kondensators, einer ferroelektrischen Schicht, einer oberen Elektrodenschicht und
einer Ätzmaskenschicht in dieser Reihenfolge auf der Isolationsschicht und der ersten
leitfähigen Schicht; Strukturieren der Ätzmaskenschicht, der oberen Elektrodenschicht
und der ferroelektrischen Schicht; Bilden einer isolierenden Abstandsschicht auf Seiten
wänden der Ätzmaskenschicht, der oberen Elektrodenschicht und der ferroelektrischen
Schicht; Ätzen der unteren Elektrodenschicht, der ersten Diffusionsverhinderungs
schicht und der zweiten leitfähigen Schicht unter Verwendung der Ätzmaskenschicht
und der isolierenden Abstandsschicht; Bilden einer leitfähigen Abstandsschicht auf Sei
tenwänden der Ätzmaskenschicht, der oberen Elektrodenschicht und der ferroelektri
schen Schicht; Bilden einer leitfähigen Abstandsschicht zur elektrischen Verbindung der
unteren Elektrodenschicht mit der zweiten leitfähigen Schicht auf Seitenwänden des
gestapelten Ladungsspeicherknotens, wodurch eine resultierende Struktur gebildet wird;
und Bilden einer zweiten Diffusionsverhinderungsschicht auf der resultierenden Struktur.
Weitere Aufgaben und Aspekte der vorliegenden Erfindung ergeben sich durch die fol
gende Beschreibung der in der Zeichnung dargestellten Ausführungsbeispiele.
Es zeigen:
Fig. 1 einen Querschnitt einer bekannten ferroelektrischen Speichereinrichtung
mit einer Pt-Schicht als unterer Elektrode eines Kondensators;
Fig. 2 einen Querschnitt einer Speichereinrichtung mit einem ferroelektrischen
Kondensator gemäß vorliegender Erfindung;
Fig. 3A bis 3C Querschnitte zur Darstellung eines Herstellungsverfahrens einer Spei
chereinrichtung mit einem ferroelektrischen Kondensator gemäß einem
Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 4A bis 4C Querschnittsansichten zur Darstellung eines Herstellungsverfahrens ei
ner Speichereinrichtung mit einem ferroelektrischen Kondensator gemäß
eines weiteren Ausführungsbeispiels der Erfindung; und
Fig. 5A bis 5F Querschnittsansichten zur Darstellung eines Herstellungsverfahrens noch
weiteren Ausführungsbeispiels der vorliegenden Erfindung.
Im folgenden werden ferroelektrische Kondensatoren einer Speichereinrichtung unter
Bezugnahme auf die beigefügten Figuren beschrieben.
Zuerst wird gemäß Fig. 2 die ferroelektrische Speichereinrichtung gemäß vorliegender
Erfindung auf einer COB-Struktur dargestellt. Die ferroelektrische Speichereinrichtung
gemäß vorliegender Erfindung weist einen allgemeinen MOSFET aus Gate 203, Source
und Drain (S/D), die in einem Halbleitersubstrat 201 gebildet sind, und eine ferroelektri
sche Kondensatorstruktur auf, die elektrisch mit Source und Drain (S/D) verschaltet ist.
Weiterhin ist ein Isolationsfilm 205 zur Planarisierung auf der sich ergebenden Struktur
aufgetragen, der eine Bit-Leitung 204 überdeckt. Der ferroelektrische Kondensator ge
mäß vorliegender Erfindung weist eine Struktur mit einem Polysiliciumsstopfen 206, der
mit Source und Drain (S/D) des MOSFET verschaltet ist, eine Polysiliciumsschicht 210,
die als elektrischer Leiter eingesetzt wird und auf dem Polysiliciumsstopfen 206 gebildet
ist und den Isolationsfilm 205 auf. Weiterhin ist gemäß vorliegender Erfindung eine Dif
fusionsbarriereschicht (oder Barriere-Metallschicht) 220 auf der Polysiliciumsschicht 210
gebildet. Eine untere Elektrodenschicht 230 ist auf der Diffusionsbarriereschicht 210
gebildet. Eine ferroelektrische Schicht (oder dielektrische Materialien mit ausreichend
hoher Dielektrizitätskonstanten) 250 ist auf der unteren Elektrodenschicht 230 gebildet.
Weiterhin ist eine obere Elektrode 260 auf der ferroelektrischen Schicht 250 gebildet.
Allerdings weist die ferroelektrische Speichereinrichtung gemäß vorliegender Erfindung
eine neue Kondensatorstruktur auf, die in Kontakt mit Source und Drain (S/D) des
MOSFET ist. Das heißt, ein Unterbrechen der elektrischen Verbindung zwischen einer
unteren Pt-Elektrode 230 und der Source-Kopplung (S/D), die durch Oxidation der Dif
fusionsbarriereschicht 220 und der Polysiliciumsschicht 210 verursacht werden kann,
wird vorher durch Bilden einer leitfähigen Abstandsschicht 240 auf der Seitenwand ver
hindert. Die leitfähige Abstandsschicht 240 als besonderes Merkmal der vorliegenden
Erfindung verbindet elektrisch die untere Pt-Elektrode 230 mit der Polysiliciumsschicht
210.
Weiterhin wird bei dem ferroelektrischen Kondensator gemäß vorliegender Erfindung
eine Diffusionsverhinderungsschicht 270 auf der leitfähigen Abstandsschicht 240, den
Seitenwänden der oberen Bereiche der Ladungsspeicherelektrode und auf deren obe
ren Kantenteil gebildet, wobei Oxidschichten, eine Siliciumnitridschicht, TiO2, SiO2 und
so weiter für die Isolationsschicht verwendet werden können.
Im allgemeinen ergibt sich in hoch integrierten Speichereinrichtungen die schlechte Ver
bindung zwischen der Kondensatorelektrode und dem MOSFET aufgrund der Oxidation
der Diffusionsverhinderungsschicht meist aus einem Kontakt mit Sauerstoffatmosphäre
bei hohen Temperaturen, d. h. bei einer dielektrischen Schichtablagerung und dem Kri
stallisationsverfahren. Gemäß vorliegender Erfindung wird dies im wesentlichen durch
Bilden einer leitfähigen Seitenwandsschicht vermieden, die elektrisch die untere Elek
trode 230 mit dem aktiven Bereich des MOSFET durch die Polysiliciumsschicht 210 und
den Polysiliciumsstopsel 206 nach Ablagerung der ferroelektrischen Schicht und Kristal
lisationsverfahren verbindet. Es ist wohl bekannt, daß Diffusionsverhinderungsschicht
270 und obere Elektrode selbst aus unterschiedlichen Typen neben den Arten der
obengenannten Schichten bestehen können, wie im Detail beim Herstellungsverfahren
gemäß vorliegender Erfindung im folgenden erläutert wird.
Fig. 3A bis 3C zeigen ein Herstellungsverfahren einer ferroelektrischen Speichereinrich
tung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung, bei dem im
folgenden hauptsächlich das Herstellungsverfahren des Kondensators im Detail be
schrieben wird.
Nach Fig. 3A wird die Zwischenschicht-Isolationsschicht 205 zur Planarisierung auf der
sich ergebenden Struktur gebildet, nachdem der MOSFET mit Gate 203 Source und
Drain (S/D) und eine Bit-Leitung 204 in einem vorbestimmten Bereich des Halbleiter
substrats 201 gebildet wurden. Dann nach Bilden einer Source und Drain (S/D) freile
genden Kontaktöffnung wird der Polysiliciumsstöpsel 206 gebildet, der mit Source und
Drain (S/D) in Kontakt ist. Dann werden aufeinanderfolgend die als eine leitfähige
Schicht verwendete Polysiliciumsschicht 210, die Diffusionsverhinderungsschicht 220,
beispielsweise aus TiO2, und die untere Elektrodenschicht 230 des Kondensators auf
der Zwischenschicht-Isolationsschicht 205 und dem Polysiliciumsstöpsel 206 gebildet.
Nach Auftragen und Kristallisation der ferroelektrischen Filme 250, wie BST, PZT oder
Y1, auf der unteren Elektrodenschicht 230, wird eine Diffusionsverhinderungsschicht
251 auf den ferroelektrischen Schichten 250 gebildet. Hierbei wird die Diffusionsverhin
derungsschicht 251 in einem bevorzugten Ausführungsbeispiel aus einer TiO2-Schicht
gebildet, während sie auch aus einer leitfähigen, isolierenden oder halbleitenden Schicht
gebildet sein kann. Weiterhin ist es wünschenswert, eine Ablagerungstemperatur der
Diffusionsverhinderungsschichten 220, 251 und 270 geringer als 900°C zu verwenden.
Ein Kondensator pro Zelle wird durch Durchführung eines selektiven Ätzverfahrens un
ter Verwendung einer Ladungsspeichermaske zur Strukturierung der gestapelten
Schichten bestimmt. Andererseits ist es möglich, wenn der Kontaktstöpsel und die Po
lysiliciumsschicht durch andere Materialien ersetzt sind, eine leitfähige Schicht zur Ver
besserung des Haftens zwischen den beiden Schichten vorzusehen.
Dabei kann die Diffusionsverhinderungsschicht 220 aus solchen Materialien ausgewählt
werden, die die Rolle einer Diffusionsbarriere spielen kann, und die Polysiliciumsschicht
210 kann durch eine leitfähige Schicht ersetzt werden, die die Rolle einer Oxidations
barriere aufgrund einer Oberflächenoxidation spielen kann. Weiterhin müssen die Ober
flächenoxidationsschicht der Polysiliciumsschicht 210, die während des Verfahrens auf
treten kann, oder die Diffusionsverhinderungsschicht 220 nicht eine leitfähige Schichten
sein, unter der Voraussetzung, daß der unterste Teil der Polysiliciumsschicht 210 oder
die Leitfähigkeit des Stöpsels 206 nicht durch Sauerstoffatome beschädigt werden, die
durch die Ablagerung der ferroelektrischen Schicht und das thermische Behandlungs
verfahren diffundiert werden. Deshalb kann ein weiter Bereich von auswählbaren Mate
rialien die Bildung ausgezeichneter ferroelektrischer Kondensatoren garantieren. Er ba
siert auf der leitfähigen Abstandsschicht, wie sie in der vorliegenden Öffnung beschrie
ben ist, die im Detail in Fig. 3B dargestellt ist.
Nach Fig. 3B wird eine leitfähige Schicht auf der resultierenden Struktur gebildet und ei
nem Ätzverfahren ohne Ätzmaske unterzogen. Zu diesem Zeitpunkt wird das Ätzen, das
tatsächlich ein Überätzen ist, so gesteuert, daß der höchste Teil des leitfähigen Ab
standhalters 240 nahe zur unteren Pt-Elektrode 230 ist. Hierbei ist offenbart, daß die
untere Pt-Elektrodenschicht 230 und die Source des MOSFET elektrisch und sicher
durch den leitfähigen Abstandshalter 240, den unteren Teil der Polysiliciumsschicht
210 und den Polysiliciumsstöpsel 306 verbunden sind.
Nach Fig. 3C ist eine Diffusionsverhinderungsschicht 245 (gewöhnlich eine Oxidschicht)
als Diffusionsbarriere gebildet, um eine elektrische Verbindung zwischen leitfähigen
Schichten an einer Unterbrechung aufgrund folgender Oxidation zu hindern. Nach einer
solchen Bildung einer Diffusionsverhinderungsschicht 245 wird diese dann einem Ätz
verfahren ohne Ätzmaske unterzogen und anschließend der leitfähige Abstandshalter
240 und die Seitenwand der dielektrischen Schicht mit der Diffusionsverhinderungs
schicht 245 bedeckt. Zu diesem Zeitpunkt sind, da der untere Teil des leitfähigen Ab
standshalters 240, die Polysiliciumsschicht 210 und der obere Teil des Polysiliciums
stopsels 206 durch die dicke Diffusionsverhinderungsschicht 245 geschützt sind, die
gestapelten Elektroden des Kondensators elektrisch und sicher mit dem MOSFET vor
schaltet ohne Oxidation, auch wenn die Temperatur in dem folgenden Verfahren an
steigt.
Schließlich wird eine obere Elektrode auf den ferroelektrischen Schichten 250 unter
Verwendung eines allgemeinen Verfahrens der Herstellung einer Kondensatorelektrode
gebildet.
Fig. 4A bis 4C zeigen Querschnitte eines Herstellungsverfahrens einer Speichereinrich
tung mit einem ferroelektrischen Kondensator gemäß eines weiteren Ausführungsbei
spiels vorliegender Erfindung. Dieses Ausführungsbeispiel illustriert ein Herstellungsver
fahren des leitfähigen Abstandshalters 240 und der Diffusionsverhinderungsschicht 245
nach Bilden einer oberen Pt-Elektrode 217. Die Diffusionsverhinderungsschicht 245 wird
durch selektives Ätzverfahren unter Verwendung einer Ätzmaske strukturiert. Die übri
gen Verfahren sind die gleichen wie gemäß Fig. 3C.
Ein noch weiteres Ausführungsbeispiel vorliegender Erfindung wird im Detail unter Be
zugnahme auf die Fig. 5A bis 5F beschrieben.
Nach Fig. 5A wird ähnlich wie in Fig. 3A eine Zwischenschicht-Isolationsschicht 305 zur
Planarisierung auf der sich ergebenden Struktur gebildet, nach Bilden eines MOSFET
mit einem Gate 303, einem Source und einem Drain (S/D), und einer Bitleitung 304 in
einem vorbestimmten Bereich eines Halbleitersubstrats 301. Dann wird nach Bilden ei
nes Source und Drain (S/D) freilegenden Kontaktloches ein mit Source und Drain (S/D)
in Kontakt stehender Polysiliciumsstöpsel 306 gebildet. Anschließend werden nachein
ander eine Polysiliciumsschicht 310 als leitfähige Schicht, eine Diffusionsverhinderungs
schicht 311 und eine untere Elektrodenschicht 312 auf der Zwischenschicht-Isolations
schicht 305 und dem Polysiliciumsstöpsel 306 gebildet. Nach Auftragen und Kristallisati
on einer ferroelektrischen Schicht 330, wie beispielsweise BST, PZT oder Y1, auf der
unteren Elektrodenschicht 312, werden aufeinanderfolgend eine obere Elektrode 314
und eine Hartmaskenschicht 315 auf den ferroelektrischen Schichten 313 gebildet. Es
sei angemerkt, daß die Diffusionsverhinderungsschicht 311 durch unterschiedliche Ma
terialien ersetzt werden kann, die in Fig. 3A dargestellt sind.
Nach Fig. 5B werden die Hartmaskenschicht 315, der Ladungsspeicherknoten, die obe
re Elektrode 314 und die ferroelektrischen Schichten 313 durch ein Ätzverfahren und
Verwendung der Ladungsspeichermaske strukturiert. Die Hartmaskenschicht 315 kann
aus einer leitfähigen Schicht oder einer isolierenden Schicht gebildet sein und eine
Photoresist-Schicht kann als Ätzbarriereschicht verwendet werden.
Nach Fig. 5C wird eine Isolationsschicht auf der sich ergebenden Struktur aufgetragen
und einem Anisotropen-Ätzverfahren so unterzogen, daß ein isolierender Abstandshal
ter 316 auf der Seitenwand der Hartmaskenschicht 315, dem Ladungsspeicherknoten,
der oberen Elektrode 314 und den ferroelektrischen Schichten 313 gebildet ist, wobei
die untere Elektrodenschicht 312 freigelegt ist.
Nach Fig. 5D werden die untere Elektrodenschicht 312, die Diffusionsverhinderungs
schicht 311 und die Polysiliciumsschicht 310 durch Verwendung der Hartmaskenschicht
315 und des isolierenden Abstandshalters 316 als Ätzmaske strukturiert.
Nach Fig. 5E wird nach Bilden einer leitfähigen Schicht auf der resultierenden Struktur
diese Schicht einem anisotropen Ätzverfahren unterworfen, um eine leitfähige Ab
standsschicht 317 zu bilden, so daß ein separater Kondensator mit dem Freilegen der
Zwischenschicht-Isolationsschicht 305 definiert ist. Zu diesem Zeitpunkt wird ein Überät
zen in dem Bereich durchgeführt, in dem der höchste Teil des leitfähigen Abstandshal
ters 317 nahe zur unteren Elektrodenschicht 312 angeordnet sein soll. Selbst wenn die
Diffusionsverhinderungsschicht 311 und die Oberfläche der Polysiliciumsschicht 310 in
eine Isolationsschicht umgewandelt werden, beispielsweise in eine Oxidschicht, ist die
elektrische Verbindung zwischen der unteren Elektrodenschicht 312 und dem unteren
Bereich der Polysiliciumsschicht 310 garantiert.
Schließlich wird nach Fig. 5F eine Diffusionsverhinderungsschicht (allgemein eine Oxid
schicht) 318 gebildet, die die Rolle einer Diffusionsbarriere spielt, um ein Unterbrechen
der elektrischen Verbindung zwischen den leitfähigen Schichten aufgrund einer nachfol
genden Oxidation zu verhindern. Demgemäß, da der untere Teil des leitfähigen Ab
standshalters 240 und der Polysiliciumsschicht 210 sowie der obere Teil des Polysilici
umsstopsels 206 durch eine dicke Diffusionsverhinderungsschicht 245 geschützt sind,
sind die gestapelten Elektroden des Kondensators elektrisch sicher mit dem MOSFET
verschaltet, ohne daß eine Oxidation trotz der im folgenden Verfahren ansteigenden
Temperatur auftritt.
Andererseits kann die Diffusionsverhinderungsschicht 311, die aus Halbleitern, Nitrid
schichten, einer Metallschicht oder einer Oxidschicht mit Si, Ti, Ta, Sr, Bi oder Zr herge
stellt ist, die Zuverlässigkeit der elektrischen Verbindung zwischen Unterelektrode und
dem aktiven Bereich des MOSFET verbessern. Weiterhin ist es bei der vorliegenden
Erfindung unbeachtlich, ob die Diffusionsverhinderungsschicht 311 eine nicht leitende
oder eine leitende Schicht aufweist, während die Diffusionsverhinderungsschicht be
kannter Art einen Leiter enthalten muß. Daher ist der Bereich zur Auswahl von Materia
lien äußerst groß.
Das heißt, daß die Eigenschaften der Pt-Elektrode 312, die auf der Diffusionsverhinde
rungsschicht aufgetragen sind, optimiert sind. Tatsächlich ist, falls Pt auf der Ti-
Barriereschicht nach bekannter Art aufgetragen wird, der Kristallisationsgrad sehr gering
im Vergleich mit auf SiO2 unter den gleichen Bedingungen aufgetragenen Pt. Schließlich
ermöglicht der vergrößerte Auswahlbereich für Materialien der Diffusionsverhinderungs
schicht eine epochale Verbesserung der Charakteristika des Kondensators selbst, da
die Eigenschaften der ferroelektrischen Schicht stark von dem Material der unteren
Elektrode und deren Qualität abhängen.
Weiterhin gibt es Schwierigkeiten, wenn der leitfähige Abstandshalter 317 einer anderen
Schicht außer der unteren Elektrodenschicht 312 und der leitfähigen Schicht
(Polysiliciumsschicht 310) gegenüberliegt, d. h. wenn er der oberen Elektrodenschicht
314 oder den ferroelektrischen Schichten 313 gegenüberliegt. Die hochintegrierte Ein
richtung gemäß vorliegender Erfindung mit der gleichen Struktur nach Fig. 5F kann sol
che Schwierigkeiten durch die isolierende Abstandsschicht 316 vermeiden. Mit anderen
Worten, die untere Elektrodenschicht 312 und die obere Elektrodenschicht 314 des
Kondensators dürfen nicht miteinander elektrisch verbunden und die untere Elektroden
schicht 312 und die Polysiliciumsschicht 310 dürfen nicht elektrisch voneinander ge
trennt sein. Demgemäß ist es schwierig, die Größe bei Bilden der leitfähigen Abstands
schicht 317 zu steuern. Wenn auch die Seitenwände aus dielektrischer Schicht und
oberer Elektrodenschicht 314 umgeben durch die Isolationsabstandsschicht 316 ein
solches Problem vermeiden können. Weiterhin kann, falls die ferroelektrischen Schich
ten 313 Diffusionsverhinderungsschicht 318 und leitfähige Abstandsschicht 317 kontak
tieren, der dielektrische Charakter durch beidseitige Diffusion in den folgenden Verfah
ren geringer sein. Allerdings kann die isolierende Abstandsschicht 316 hilfreich bei
Schutz vor einer solchen Schwierigkeit sein.
Bei der bekannten Speichereinrichtung nach Fig. 1 muß die Diffusionsverhinderungs
schicht ein Haften zwischen der unteren Elektrode und dem Polysilicium aufrechterhal
ten, ein Diffundieren von Sauerstoff in dem Polysiliciumsstopsel verhindern und sich
selbst vor einem Oxidieren schützen, um keine elektrische Unterbrechung zu verursa
chen. Demgemäß sind die Materialien, die diesen Bedingungen genügen, erheblich ein
geschränkt. Da allerdings die folgende Erfindung isolierende Materialien als Diffusions
verhinderungsschicht einsetzen kann, ist der Bereich auswählbarer Materialien erwei
tert, so daß die Eigenschaften der Pt-Elektrode optimiert werden können.
Andererseits erhöht die Isolationsschicht 316 den Herstellungsspielraum aufgrund des
selbstausrichtenden Ätzverfahrens ohne Ätzmaske, wodurch der Abstand zwischen den
Leitungsspeicherelektroden verringert ist. Folglich wird die Chipfläche in der integrierten
Speichereinrichtung nicht vergrößert. Wie oben ausgeführt, ist es möglich, eine zusätzli
che leitfähige Schicht zur Verbesserung des Haftens zwischen diesen Schichten vorzu
sehen.
Gemäß vorliegender Erfindung können die obenerwähnten leitfähigen Schichten aus
gewählt werden aus leitfähigen Oxidschichten, leitfähigen Nitridschichten, Polysilicium,
Silicid, Metallschichten einschließlich Al, Ti, Cu, W, Ta, Pt, Au, Pd, Rh, Ru, Ir, Re, La, Sr,
Sc oder Co oder deren Metall-Legierungsschichten.
Bei einem bevorzugten Ausführungsbeispiel sind die Diffusionsverhinderungsschichten
220, 251 und 311 zum Blockieren von Sauerstoff aus einer Halbleiter-, Oxid- oder Nitrid-
Schicht mit Si, Ti, Ta, Sr, Bi oder Zr, die durch CVD (Chemical Vapor Deposition, Che
mische Dampfabscheidung), PVD (Plasma Vapor Deposition, Plasma-Dampfabschei
dung) oder SOG (Spin on Glass, aufgeschleudertes Glas) aufgetragen wird.
Die Kondensatorelektrode wird aus Metallschichten ausgewählt, ldie Pt, Au, Ag, Pd, Rh,
Ru, Ir oder Re oder deren Metall-Legierungsschichten, leitfähige Sauerstoff-Schichten,
leitfähige Nitridschichten oder Silicidschichten mit Ru, Ir, Re, La, Sc oder Co enthalten.
Die dielektrischen Materialien haben eine hohe Dielektrizitätskonstante größer als 50,
wie Ba(Sr,Ti) O3 und sind ferroelektrischen Materialien der Perovskitstruktur, die dotier
tes oder undotiertes Pb (Zr,Ti)O3 enthalten. Weiterhin können sie ausgewählt werden
aus SrBi2Ta2O9, BaBi2Nb2O9, PbBi2Ta2O9, BaBi2Ta2O9, SrBi2TaNbO9, SrBi2Nb2O9,
SrBi4Ti4O15, oder PbBi2Nb2O9 oder deren feste Lösungen.
Weiterhin sind dies ferroelektrischen Materialien eins der geschichteten Supergitterma
terialien mit der folgenden Struktur:
A1wi +a1 A2w2 +a2 . . . Ajwj +aj S1x1 +s1 S2x2 +s2 . . . Sjxj +sj B1y1 +b1 B2Y2 +b2 . . . Bjyj +bj Qz-2,
wobei Aj Elemente an der A-Position der Perovskit-Struktur, Sk Suppergitter-Erzeu
gungselemente, B1 Elemente an der B-Position der Perovskit-Struktur, Q negativen Io
nen; die hochgestellten Zeichen Atome und die tiefgestellten Zeichen die Anzahl der
mittleren Atome in einer Einheitszelle darstellen.
Die Diffusionsverhinderungsschichten 245, 270 und 318 sind beispielsweise Oxidschich
ten oder Nitridschichten mit Si, Ti, Ta, Sr, Bi oder Zr und werden durch CVD, PVD oder
SOG abgeschieden.
Wie sich aus dem vorangehenden ergibt, wird gemäß der Erfindung eine elektrische
Verbindung zwischen einer unteren Elektrode des Kondensators und einem aktiven Be
reich des Transistors verbessert. Weiterhin werden gemäß der Erfindung ausgezeichne
te Schichteigenschaften der Schichten erreicht durch Verwendung unterschiedlicher
Auswahl von Materialien der Ladungsspeicherelektrode.
Auch wenn bevorzugte Ausführungsbeispiele der Erfindung zur Darstellung offenbart
wurden, sind für Fachleute verschiedene Modifikationen, Additionen und Substitutionen
ohne Verlassen des Schutzumfangs der Erfindung, die er durch die beigefügten An
sprüche bestimmt ist, möglich.
Claims (27)
1. Kondensator in einer Halbleitereinrichtung mit:
einer ersten leitfähigen Schicht, welche eine Öffnung füllt, die in einer Zwischen schicht Isolationsschicht gebildet ist, wobei die erste leitfähige Schicht in Kontakt mit einem aktiven Bereich eines Halbleiters ist;
einem gestapelten Ladungsspeicherknoten mit einer zweiten leitfähigen Schicht, die auf der ersten leitfähigen Schicht und einer Zwischenschicht-Isolationsschicht gebildet ist, einer ersten Diffusionsverhinderungsschicht, die auf der zweiten leit fähigen Schicht gebildet ist, einer unteren Elektrodenschicht, die auf der ersten Diffusionsverhinderungsschicht gebildet ist, und einer auf der unteren Elektro denschicht gebildeten ferroelektrischen Schicht; und
einem auf Seitenwänden der unteren Elektrodenschicht, der ersten Diffusions verhinderungsschicht und der zweiten leitfähigen Schicht gebildeten leitenden Abstandsschicht.
einer ersten leitfähigen Schicht, welche eine Öffnung füllt, die in einer Zwischen schicht Isolationsschicht gebildet ist, wobei die erste leitfähige Schicht in Kontakt mit einem aktiven Bereich eines Halbleiters ist;
einem gestapelten Ladungsspeicherknoten mit einer zweiten leitfähigen Schicht, die auf der ersten leitfähigen Schicht und einer Zwischenschicht-Isolationsschicht gebildet ist, einer ersten Diffusionsverhinderungsschicht, die auf der zweiten leit fähigen Schicht gebildet ist, einer unteren Elektrodenschicht, die auf der ersten Diffusionsverhinderungsschicht gebildet ist, und einer auf der unteren Elektro denschicht gebildeten ferroelektrischen Schicht; und
einem auf Seitenwänden der unteren Elektrodenschicht, der ersten Diffusions verhinderungsschicht und der zweiten leitfähigen Schicht gebildeten leitenden Abstandsschicht.
2. Kondensator nach Anspruch 1, dadurch gekennzeichnet, daß die erste Diffusi
onsverhinderungsschicht ausgewählt ist aus einer leitenden Schicht, einer isolie
renden Schicht oder einer halbleitenden Schicht.
3. Kondensator nach Anspruch 1, dadurch gekennzeichnet, daß die erste leitende
Schicht und zweite leitende Schicht aus den gleichen Materialien sind.
4. Kondensator nach Anspruch 3, dadurch gekennzeichnet, daß erste leitende
Schicht und zweite leitende Schicht unterschiedliche Materialeigenschaften auf
weisen und der Kondensator weiterhin eine haftende leitende Schicht zwischen
der ersten leitenden Schicht und der zweiten leitenden Schicht aufweist.
5. Kondensator nach Anspruch 3, dadurch gekennzeichnet, daß die erste leitfähi
ge Schicht in Kontakt mit einem aktiven Bereich eines Transistors ist, der unter
halb des gestapelten Ladungsspeicherknotens ist.
6. Verfahren zur Herstellung eines Kondensators in einer Halbleitereinrichtung mit
den folgenden Schritten:
Bilden einer Isolationsschicht mit einer einen aktiven Bereich eines Halbleiter substrats freilegenden Öffnung;
Bilden einer ersten leitenden Schicht für einen die Öffnung füllenden Kontakt stöpsel;
aufeinanderfolgendes Bilden einer zweiten leitenden Schicht, einer ersten Diffu sionsverhinderungsschicht, einer unteren Elektrodenschicht des Kondensators, einer ferroelektrischen Schicht und einer zweiten Diffusionsverhinderungsschicht auf der isolierenden Schicht und der ersten leitenden Schicht zur Bildung eines gestapelten Leitungsspeicherknotens;
Strukturieren des gestapelten Leitungsspeicherknotens;
Bilden einer leitenden Abstandsschicht auf Seitenwänen des gestapelten Lei tungsspeicherknotens zur elektrischen Verbindung der unteren Elektrodenschicht mit der zweiten leitenden Schicht zur Bildung einer resultierenden Struktur, und
Bilden einer dritten Diffusionsverhinderungsschicht auf der resultierenden Struk tur.
Bilden einer Isolationsschicht mit einer einen aktiven Bereich eines Halbleiter substrats freilegenden Öffnung;
Bilden einer ersten leitenden Schicht für einen die Öffnung füllenden Kontakt stöpsel;
aufeinanderfolgendes Bilden einer zweiten leitenden Schicht, einer ersten Diffu sionsverhinderungsschicht, einer unteren Elektrodenschicht des Kondensators, einer ferroelektrischen Schicht und einer zweiten Diffusionsverhinderungsschicht auf der isolierenden Schicht und der ersten leitenden Schicht zur Bildung eines gestapelten Leitungsspeicherknotens;
Strukturieren des gestapelten Leitungsspeicherknotens;
Bilden einer leitenden Abstandsschicht auf Seitenwänen des gestapelten Lei tungsspeicherknotens zur elektrischen Verbindung der unteren Elektrodenschicht mit der zweiten leitenden Schicht zur Bildung einer resultierenden Struktur, und
Bilden einer dritten Diffusionsverhinderungsschicht auf der resultierenden Struk tur.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß erste Diffusions
verhinderungsschicht, zweite Diffusionsverhinderungsschicht oder leitende Ab
standsschicht aus einer leitenden Schicht, einer isolierenden Schicht oder einer
leitenden Schicht sind.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die dritte Diffusions
verhinderungsschicht bei einer Temperatur unterhalb von 900°C gebildet wird.
9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß erste, zweite oder
dritte Diffusionsverhinderungsschicht durch CVD- oder PVD-Verfahren gebildet
werden.
10. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die dritte Diffusions
verhinderungsschicht zum Blockieren von Sauerstoff ausgewählt ist aus Oxid
schichten oder Nitridschichten mit Si, Ti, Ta, Sr, Bi oder Zr.
11. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß erste und zweite
leitfähige Schicht aus gleichen Materialien hergestellt sind.
12. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß erste und zweite
leitende Schicht unterschiedliche Materialeigenschaften aufweisen und das Ver
fahren als weiteren Schritt das Bilden einer haftenden, leitenden Schicht zwi
schen der ersten und der zweiten leitenden Schicht aufweist.
13. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die leitende Ab
standsschicht mit einem selbstausrichtenden Ätzverfahren gebildet wird.
14. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Topologie der
leitenden Abstandsschicht tiefer als die der ferroelektrischen Schicht ist.
15. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die erste leitende
Schicht, die zweite leitende Schicht oder die leitende Abstandsschicht ausge
wählt sind aus leitenden Sauerstoffschichten, leitenden Nitridschichten, Polysilici
um, Silicid, Metallschicht mit Al, Ti, Cu, W, Ta, Pt, Au, Pd, Rh, Ru, Ir, Re, La, Sr,
Sc oder Co oder deren Metall-Legierungsschichten.
16. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die untere Elektro
denschicht aus Metallschichten ausgewählt ist mit Pt, Au, Ag, Pd, Rh, Ru, Ir oder
Re oder deren Metall-Legierungsschichten, leitenden Oxidschichten, leitenden
Nitridschichten oder Silicidschichten mit Ru, Ir, Re, La, Sc oder Co.
17. Kondensator in einer Halbleitereinrichtung mit:
einer ersten eine Öffnung füllenden, leitenden Schicht, welche Öffnung in einer Zwischenschicht-Isolationsschicht gebildet ist, wobei die erste leitende Schicht in Kontakt mit einem aktiven Bereich eines Halbleiters ist;
einer ersten gestapelten Struktur mit einer zweiten leitenden Schicht gebildet auf der ersten leitenden Schicht und einer Zwischenschicht-Isolationsschicht, einer ersten Diffusionsverhinderungsschicht gebildet auf der zweiten leitenden Schicht und einer unteren Elektrodenschicht gebildet auf der ersten Diffusionsverhinde rungsschicht;
einer zweiten gestapelten Struktur mit einer ferroelektrischen Schicht gebildet auf der unteren Elektrodenschicht und einer oberen Elektrodenschicht gebildet auf der ferroelektrischen Schicht;
einer isolierenden Abstandsschicht gebildet auf einer Seitenwand der ersten ge stapelten Struktur;
einer leitenden Abstandsschicht gebildet auf einer Seitenwand der ersten gesta pelten Struktur und der isolierenden Abstandsschicht; und
einer zweiten Diffusionsverhinderungsschicht gebildet auf Seitenwänden der iso lierenden Abstandsschicht und der leitenden Abstandsschicht.
einer ersten eine Öffnung füllenden, leitenden Schicht, welche Öffnung in einer Zwischenschicht-Isolationsschicht gebildet ist, wobei die erste leitende Schicht in Kontakt mit einem aktiven Bereich eines Halbleiters ist;
einer ersten gestapelten Struktur mit einer zweiten leitenden Schicht gebildet auf der ersten leitenden Schicht und einer Zwischenschicht-Isolationsschicht, einer ersten Diffusionsverhinderungsschicht gebildet auf der zweiten leitenden Schicht und einer unteren Elektrodenschicht gebildet auf der ersten Diffusionsverhinde rungsschicht;
einer zweiten gestapelten Struktur mit einer ferroelektrischen Schicht gebildet auf der unteren Elektrodenschicht und einer oberen Elektrodenschicht gebildet auf der ferroelektrischen Schicht;
einer isolierenden Abstandsschicht gebildet auf einer Seitenwand der ersten ge stapelten Struktur;
einer leitenden Abstandsschicht gebildet auf einer Seitenwand der ersten gesta pelten Struktur und der isolierenden Abstandsschicht; und
einer zweiten Diffusionsverhinderungsschicht gebildet auf Seitenwänden der iso lierenden Abstandsschicht und der leitenden Abstandsschicht.
18. Kondensator nach Anspruch 17, dadurch gekennzeichnet, daß erste und
zweite Diffusionsverhinderungsschicht gebildet sind aus Halbleitern, Oxidschich
ten oder Nitridschichten mit Si, Ti, Ta, Sr, Bi oder Zr.
19. Kondensator nach Anspruch 17, dadurch gekennzeichnet, daß erste und
zweite leitfähige Schicht aus gleichen Materialien sind.
20. Kondensator nach Anspruch 17, dadurch gekennzeichnet, daß erste und
zweite leitfähige Schicht unterschiedliche Materialeigenschaften haben und der
Kondensator weiterhin eine haftende leitende Schicht zwischen der ersten und
der zweiten leitenden Schicht aufweist.
21. Kondensator nach Anspruch 17, dadurch gekennzeichnet, daß die erste leiten
de Schicht, die zweite leitende Schicht oder die leitende Abstandsschicht ausge
wählt sind aus leitenden Oxidschichten, leitenden Nitridschichten, Polysilicium,
Silicid, einer Metallschicht mit Al, Ti, Cu, W, Ta, Pt, Au, Pd, Rh, Ru, Ir, Re, La, Sr,
Sc oder Co oder deren Metall-Legierungsschichten.
22. Kondensator nach Anspruch 17, dadurch gekennzeichnet, daß die unteren und
oberen Elektrodenschichten ausgewählt sind aus Metallschichten mit Pt, Au, Ag,
Pd, Rh, Ru, lr oder Re oder deren Metall-Legierungsschichten, leitenden Oxid
schichten, leitenden Nitridschichten oder Silicidschichten mit Ru, Ir, Re, La, Sc
oder Co.
23. Verfahren zur Herstellung eines Kondensators in einer Halbleitereinrichtung mit
den folgenden Schritten:
Bilden einer isolierenden Schicht mit einer Öffnung zum Freilegen eines aktiven Bereichs eines Halbleitersubstrats;
Bilden einer ersten leitenden Schicht für einen Kontaktstöpsel zum Füllen der Öffnung;
Bilden einer zweiten leitenden Schicht, einer ersten Diffusionsverhinderungs schicht, einer unteren Elektrodenschicht des Kondensators, einer ferroelektri schen Schicht, einer oberen Elektrodenschicht und einer Ätzmaskenschicht, in dieser Reihenfolge auf der isolierenden Schicht und der ersten leitenden Schicht;
Strukturieren der Ätzmaskenschicht, der oberen Elektrodenschicht und der fer roelektrischen Schicht;
Bilden einer isolierenden Abstandsschicht auf Seitenwänden der Ätzmasken schicht, der oberen Elektrodenschicht und der ferroelektrischen Schicht;
Bilden einer isolierenden Abstandsschicht auf Seitenwänden der Ätzmasken schicht, der oberen Elektrodenschicht und der ferroelektrischen Schicht;
Ätzen der unteren Elektrodenschicht, der ersten Diffusionsverhinderungsschicht und der zweiten leitenden Schicht unter Verwendung der Ätzmaskenschicht und der isolierenden Abstandsschicht;
Bilden einer leitenden Abstandsschicht auf Seitenwänden der Ätzmaskenschicht, der oberen Elektrodenschicht und der ferroelektrischen Schicht;
Bilden einer leitenden Abstandsschicht auf Seitenwänden des gestapelten La dungsspeicherknotens zur elektrischen Verbindung der unteren Elektroden schicht mit der zweiten leitenden Schicht zur Bildung einer resultierenden Struk tur; und
Bilden einer zweiten Diffusionsverhinderungsschicht auf der resultierenden Struktur.
Bilden einer isolierenden Schicht mit einer Öffnung zum Freilegen eines aktiven Bereichs eines Halbleitersubstrats;
Bilden einer ersten leitenden Schicht für einen Kontaktstöpsel zum Füllen der Öffnung;
Bilden einer zweiten leitenden Schicht, einer ersten Diffusionsverhinderungs schicht, einer unteren Elektrodenschicht des Kondensators, einer ferroelektri schen Schicht, einer oberen Elektrodenschicht und einer Ätzmaskenschicht, in dieser Reihenfolge auf der isolierenden Schicht und der ersten leitenden Schicht;
Strukturieren der Ätzmaskenschicht, der oberen Elektrodenschicht und der fer roelektrischen Schicht;
Bilden einer isolierenden Abstandsschicht auf Seitenwänden der Ätzmasken schicht, der oberen Elektrodenschicht und der ferroelektrischen Schicht;
Bilden einer isolierenden Abstandsschicht auf Seitenwänden der Ätzmasken schicht, der oberen Elektrodenschicht und der ferroelektrischen Schicht;
Ätzen der unteren Elektrodenschicht, der ersten Diffusionsverhinderungsschicht und der zweiten leitenden Schicht unter Verwendung der Ätzmaskenschicht und der isolierenden Abstandsschicht;
Bilden einer leitenden Abstandsschicht auf Seitenwänden der Ätzmaskenschicht, der oberen Elektrodenschicht und der ferroelektrischen Schicht;
Bilden einer leitenden Abstandsschicht auf Seitenwänden des gestapelten La dungsspeicherknotens zur elektrischen Verbindung der unteren Elektroden schicht mit der zweiten leitenden Schicht zur Bildung einer resultierenden Struk tur; und
Bilden einer zweiten Diffusionsverhinderungsschicht auf der resultierenden Struktur.
24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß die zweite Diffusi
onsverhinderungsschicht zum Blockieren von Sauerstoff ausgewählt ist aus
Sauerstoffschichten oder Nitridschichten mit Si, Ti, Ta, Sr, Bi oder Zr.
25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß die zweite Diffusi
onsverhinderungsschicht durch CVD-, PVD- oder SOG-Verfahren gebildet ist.
26. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß die isolierende
Abstandsschicht durch ein selbstausrichtendes Ätzverfahren gebildet ist.
27. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß die leitende Ab
standsschicht mit einem selbstausrichtenden Ätzverfahren gebildet ist.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970029648A KR100247479B1 (ko) | 1997-06-30 | 1997-06-30 | 고집적 기억소자 및 그 제조방법 |
KR97-29648 | 1997-06-30 | ||
KR97-61557 | 1997-11-20 | ||
KR1019970061557A KR100533970B1 (ko) | 1997-11-20 | 1997-11-20 | 고집적 기억 소자 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19829300A1 true DE19829300A1 (de) | 1999-01-07 |
DE19829300B4 DE19829300B4 (de) | 2006-05-18 |
Family
ID=26632897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19829300A Expired - Fee Related DE19829300B4 (de) | 1997-06-30 | 1998-06-30 | Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung |
Country Status (4)
Country | Link |
---|---|
US (2) | US6020233A (de) |
JP (1) | JP3452800B2 (de) |
DE (1) | DE19829300B4 (de) |
TW (1) | TW396602B (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000054318A1 (de) * | 1999-03-12 | 2000-09-14 | Infineon Technologies Ag | Verfahren zur herstellung einer mikroelektronischen struktur |
DE10009762A1 (de) * | 2000-03-01 | 2001-09-20 | Infineon Technologies Ag | Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat |
DE10116875A1 (de) * | 2001-04-04 | 2002-10-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines integrierten ferroelektrischen Speichers |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3385889B2 (ja) * | 1996-12-25 | 2003-03-10 | 株式会社日立製作所 | 強誘電体メモリ素子及びその製造方法 |
JP3917272B2 (ja) * | 1997-11-04 | 2007-05-23 | 株式会社日立製作所 | 半導体メモリ |
JP3209175B2 (ja) | 1998-02-23 | 2001-09-17 | 日本電気株式会社 | 薄膜キャパシタの製造方法 |
KR100290895B1 (ko) * | 1998-06-30 | 2001-07-12 | 김영환 | 반도체 소자의 커패시터 구조 및 이의 제조 방법 |
EP0996160A1 (de) * | 1998-10-12 | 2000-04-26 | STMicroelectronics S.r.l. | Kontaktaufbau für ein Halbleiterbauelement |
US6174735B1 (en) * | 1998-10-23 | 2001-01-16 | Ramtron International Corporation | Method of manufacturing ferroelectric memory device useful for preventing hydrogen line degradation |
US6096620A (en) * | 1998-11-13 | 2000-08-01 | United Microelectronics Corp. | Method of fabricating dynamic random access memory capacitor |
US6204158B1 (en) * | 1998-12-18 | 2001-03-20 | Advanced Technology Materials, Inc. | Reduced diffusion of a mobile specie from a metal oxide ceramic into the substrate |
JP2000208734A (ja) * | 1999-01-08 | 2000-07-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP3495955B2 (ja) * | 1999-03-26 | 2004-02-09 | シャープ株式会社 | 半導体メモリ装置及びその製造方法 |
US6399521B1 (en) * | 1999-05-21 | 2002-06-04 | Sharp Laboratories Of America, Inc. | Composite iridium barrier structure with oxidized refractory metal companion barrier and method for same |
JP2000349255A (ja) * | 1999-06-03 | 2000-12-15 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
KR100545702B1 (ko) * | 1999-06-28 | 2006-01-24 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 캐패시터 확산방지막 형성 방법 |
KR100309077B1 (ko) * | 1999-07-26 | 2001-11-01 | 윤종용 | 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법 |
US7071557B2 (en) * | 1999-09-01 | 2006-07-04 | Micron Technology, Inc. | Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same |
KR100363084B1 (ko) * | 1999-10-19 | 2002-11-30 | 삼성전자 주식회사 | 박막 구조를 위한 다중막을 포함하는 커패시터 및 그 제조 방법 |
US20050009209A1 (en) * | 1999-11-10 | 2005-01-13 | Stmicroelectronics S.R.L. | Process for selectively sealing ferroelectric capactive elements incorporated in semiconductor integrated non-volatile memory cells |
IT1314025B1 (it) * | 1999-11-10 | 2002-12-03 | St Microelectronics Srl | Processo per sigillare selettivamente elementi capacitoriferroelettrici compresi in celle di memorie non volatili integrate su |
JP2001237395A (ja) * | 2000-02-22 | 2001-08-31 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
KR100465596B1 (ko) * | 2000-05-24 | 2005-01-13 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
JP2002076293A (ja) * | 2000-09-01 | 2002-03-15 | Matsushita Electric Ind Co Ltd | キャパシタ及び半導体装置の製造方法 |
JP3833887B2 (ja) * | 2000-10-30 | 2006-10-18 | 株式会社東芝 | 強誘電体メモリ及びその製造方法 |
US6642085B1 (en) * | 2000-11-03 | 2003-11-04 | The Regents Of The University Of California | Thin film transistors on plastic substrates with reflective coatings for radiation protection |
EP1207558A1 (de) * | 2000-11-17 | 2002-05-22 | STMicroelectronics S.r.l. | Kontaktstruktur für ein ferroelektrisches Speicherbauelement |
US6284590B1 (en) * | 2000-11-30 | 2001-09-04 | Chartered Semiconductor Manufacturing Ltd. | Method to eliminate top metal corner shaping during bottom metal patterning for MIM capacitors |
US6440752B1 (en) * | 2001-03-26 | 2002-08-27 | Sharp Laboratories Of America, Inc. | Electrode materials with improved hydrogen degradation resistance and fabrication method |
EP1380051A1 (de) * | 2001-04-19 | 2004-01-14 | STMicroelectronics S.r.l. | Kontaktstruktur für eine integrierte halbleitervorrichtung |
KR100423906B1 (ko) * | 2001-08-08 | 2004-03-22 | 삼성전자주식회사 | 강유전성 메모리 장치 및 그 제조방법 |
JP4825373B2 (ja) * | 2001-08-14 | 2011-11-30 | ローム株式会社 | 強誘電体薄膜の製造方法およびこれを用いた強誘電体メモリの製造方法 |
KR100561839B1 (ko) * | 2001-11-10 | 2006-03-16 | 삼성전자주식회사 | 강유전체 커패시터 및 그 제조방법 |
DE60140757D1 (de) * | 2001-12-28 | 2010-01-21 | St Microelectronics Srl | Kondensator für integrierte Halbleiterbauelemente |
KR100456698B1 (ko) * | 2002-09-04 | 2004-11-10 | 삼성전자주식회사 | 강유전체 메모리 소자의 제조 방법 |
US6847073B2 (en) * | 2002-11-07 | 2005-01-25 | Kabushiki Kaisha Toshiba | Semiconductor device using ferroelectric film in cell capacitor, and method for fabricating the same |
KR100634163B1 (ko) * | 2003-02-19 | 2006-10-16 | 삼성전자주식회사 | 금속 게이트 전극을 구비하는 반도체 소자의 형성 방법 |
US20060186491A1 (en) * | 2003-02-19 | 2006-08-24 | Park Hee-Sook | Methods of forming semiconductor devices having metal gate electrodes and related devices |
KR100562499B1 (ko) * | 2003-02-21 | 2006-03-21 | 삼성전자주식회사 | 강유전체 기억 소자 및 그 제조 방법 |
US6762064B1 (en) * | 2003-04-17 | 2004-07-13 | Infineon Technologies Ag | Process for fabrication of a ferrocapacitor |
JP2005268288A (ja) * | 2004-03-16 | 2005-09-29 | Toshiba Corp | 半導体装置及びその製造方法 |
US8106438B2 (en) * | 2005-08-22 | 2012-01-31 | Micron Technology, Inc. | Stud capacitor device and fabrication method |
JP5028829B2 (ja) * | 2006-03-09 | 2012-09-19 | セイコーエプソン株式会社 | 強誘電体メモリ装置の製造方法 |
US8912381B2 (en) * | 2009-06-29 | 2014-12-16 | Fina Technology, Inc. | Process for the oxidative coupling of methane |
TWI423396B (zh) * | 2009-10-16 | 2014-01-11 | Inotera Memories Inc | 電容電極結構及其製作方法 |
US9846664B2 (en) | 2010-07-09 | 2017-12-19 | Cypress Semiconductor Corporation | RFID interface and interrupt |
US8723654B2 (en) | 2010-07-09 | 2014-05-13 | Cypress Semiconductor Corporation | Interrupt generation and acknowledgment for RFID |
US9092582B2 (en) | 2010-07-09 | 2015-07-28 | Cypress Semiconductor Corporation | Low power, low pin count interface for an RFID transponder |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5572052A (en) * | 1992-07-24 | 1996-11-05 | Mitsubishi Denki Kabushiki Kaisha | Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer |
US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
US5650655A (en) * | 1994-04-28 | 1997-07-22 | Micron Technology, Inc. | Integrated circuitry having electrical interconnects |
JP3412051B2 (ja) * | 1993-05-14 | 2003-06-03 | 日本テキサス・インスツルメンツ株式会社 | キャパシタ |
US5489548A (en) * | 1994-08-01 | 1996-02-06 | Texas Instruments Incorporated | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers |
US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
KR0168346B1 (ko) * | 1994-12-29 | 1998-12-15 | 김광호 | 고유전율 재료를 이용한 커패시터 및 그 제조방법 |
KR100199346B1 (ko) * | 1995-04-04 | 1999-06-15 | 김영환 | 반도체 소자의 전하저장전극 형성방법 |
JP3373525B2 (ja) * | 1995-06-28 | 2003-02-04 | テルコーディア テクノロジーズ インコーポレイテッド | シリコン上に集積された多層強誘電体セルおよびペロブスカイト電子へテロ構造 |
US5798903A (en) * | 1995-12-26 | 1998-08-25 | Bell Communications Research, Inc. | Electrode structure for ferroelectric capacitor integrated on silicon |
US5825609A (en) * | 1996-04-23 | 1998-10-20 | International Business Machines Corporation | Compound electrode stack capacitor |
-
1998
- 1998-06-30 TW TW087110543A patent/TW396602B/zh not_active IP Right Cessation
- 1998-06-30 DE DE19829300A patent/DE19829300B4/de not_active Expired - Fee Related
- 1998-06-30 US US09/107,288 patent/US6020233A/en not_active Expired - Lifetime
- 1998-06-30 JP JP18542498A patent/JP3452800B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-13 US US09/290,245 patent/US6281537B1/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000054318A1 (de) * | 1999-03-12 | 2000-09-14 | Infineon Technologies Ag | Verfahren zur herstellung einer mikroelektronischen struktur |
DE10009762A1 (de) * | 2000-03-01 | 2001-09-20 | Infineon Technologies Ag | Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat |
DE10009762B4 (de) * | 2000-03-01 | 2004-06-03 | Infineon Technologies Ag | Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat |
DE10116875A1 (de) * | 2001-04-04 | 2002-10-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines integrierten ferroelektrischen Speichers |
DE10116875B4 (de) * | 2001-04-04 | 2006-06-14 | Infineon Technologies Ag | Verfahren zur Herstellung eines integrierten ferroelektrischen Speichers |
Also Published As
Publication number | Publication date |
---|---|
JP3452800B2 (ja) | 2003-09-29 |
TW396602B (en) | 2000-07-01 |
US6020233A (en) | 2000-02-01 |
DE19829300B4 (de) | 2006-05-18 |
US6281537B1 (en) | 2001-08-28 |
JPH1174473A (ja) | 1999-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19829300B4 (de) | Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung | |
DE10000005C1 (de) | Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers | |
DE19630310C2 (de) | Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung | |
DE4342047B4 (de) | Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung | |
DE3916228C2 (de) | Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung | |
DE10014315B4 (de) | Verfahren zum Herstellen eines Halbleiterspeichers | |
DE10163345B4 (de) | Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement | |
DE19930295C2 (de) | Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben | |
DE102005025209A1 (de) | Halbleiterbauelemente mit Phasenänderungsspeicherzellen, diese verwendende elektronische Systeme und Verfahren zur Herstellung derselben | |
DE10128718B4 (de) | Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor | |
DE19633689B4 (de) | Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen | |
DE19712540C1 (de) | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall | |
EP1202333B1 (de) | Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung | |
DE10053171C2 (de) | Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus | |
DE19824774C2 (de) | Verfahren zum Herstellen eines Kondensators in einem Halbleiterbauteil | |
DE10134499A1 (de) | Halbleiterspeicherelement mit einem mit einer Kondensatorelektrode verbundenen Anschluß und Verfahren zur Herstellung desselben | |
DE102007046956A1 (de) | Integrierte Schaltkreise; Verfahren zum Herstellen eines integrierten Schaltkreises und Speichermodul | |
DE19963500A1 (de) | Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht | |
DE10065350B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit Kondensator unter Verwendung eines Elektroplattierungsverfahrens | |
EP1202332B1 (de) | Kontaktierungsstruktur für einen ferroelektrischen Speicherkondensator und Verfahren zu ihrer Herstellung | |
WO2001084605A1 (de) | Verfahren zur herstellung von kondensatorstrukturen | |
DE69731802T2 (de) | Halbleiter-Speicherbauteil | |
EP0987756A2 (de) | Gestapelter Flossenkondensator für DRAM und Verfahren zur Herstellung desselben | |
DE19640448C1 (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit einem Kondensator | |
DE10120516A1 (de) | Halbleiterspeicherzelle und Verfahren zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01L 27/105 |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |