DE19831634A1 - Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test - Google Patents

Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test

Info

Publication number
DE19831634A1
DE19831634A1 DE19831634A DE19831634A DE19831634A1 DE 19831634 A1 DE19831634 A1 DE 19831634A1 DE 19831634 A DE19831634 A DE 19831634A DE 19831634 A DE19831634 A DE 19831634A DE 19831634 A1 DE19831634 A1 DE 19831634A1
Authority
DE
Germany
Prior art keywords
chip
chip carrier
test
contacting
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19831634A
Other languages
English (en)
Other versions
DE19831634B4 (de
Inventor
Hartmut Rohde
Gerhild Wendland
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pac Tech Packaging Technologies GmbH
Smart Pac GmbH Technology Services
Original Assignee
Pac Tech Packaging Technologies GmbH
Smart Pac GmbH Technology Services
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pac Tech Packaging Technologies GmbH, Smart Pac GmbH Technology Services filed Critical Pac Tech Packaging Technologies GmbH
Priority to DE19831634A priority Critical patent/DE19831634B4/de
Priority to US09/743,993 priority patent/US6642727B1/en
Priority to PCT/DE1999/002110 priority patent/WO2000004585A2/de
Priority to KR1020017000181A priority patent/KR20010074675A/ko
Priority to JP2000560614A priority patent/JP3693287B2/ja
Publication of DE19831634A1 publication Critical patent/DE19831634A1/de
Application granted granted Critical
Publication of DE19831634B4 publication Critical patent/DE19831634B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

Chipträgeranordnung (10) für eine gehäuste Chipanordnung mit einem Chipträger (11), der auf einer Chipkontaktseite (24) eine Leiterbahnstruktur (12) mit zu einer Außenkontaktseite (25) des Chipträgers reichenden und zumindest einem Chip (18) mit jeweils einer Durchkontaktierung (14) zugeordneten Anschlußfläche (17) aufweist, wobei der Chipträger (11) weitere mit der Leiterbahnstruktur (12) verbundene Durchkontaktierungen (14) aufweist, die zur Kontaktierung mit Prüfanschlüssen (32) einer Prüfplatine (29, 30) dienen.

Description

Die vorliegende Erfindung betrifft eine Chipträgeranordnung zur Her­ stellung eines Chipmoduls für eine gehäuste Chipanordnung mit einem Chipträger, der auf einer Chipkontaktseite eine Leiterbahnstruktur mit zu einer Außenkontaktseite des Chipträgers reichenden Durchkontaktierun­ gen aufweist, die Anschlußflächen von zumindest einem Chip zugeordnet sind und zur Ausbildung von Bauteilkontakten auf der Außenkontaktseite des Chipträgers dienen. Des weiteren betrifft die vorliegende Erfindung ein Verfahren zur Herstellung einer Chipträgeranordnung für ein Chip­ modul gemäß dem Anspruch 6.
Zur erleichterten Kontaktierung von Chips auf Substraten, die als Basis für den Aufbau elektronischer Baugruppen dienen, ist es bekannt, Chips mit sogenannten "Umverdrahtungen" zu versehen, die ausgehend von einer peripheren Anschlußflächenanordnung auf der Oberfläche des Chips ein flächig gleichmäßig verteiltes Anschlußflächenraster mit vergrößer­ tem Anschlußflächenabstand zur vereinfachten Kontaktierung mit dem Substrat oder weiteren Bauteilen ermöglichen. In der Regel wird eine solche Umverdrahtung durch Kontaktierung des Chips auf einem Träger­ material realisiert, das mit einer entsprechenden Leiterbahnstruktur versehen ist. Derart aus dem Chip und dem Trägermaterial gebildete Chipträgeranordnungen werden anschließend zur vereinfachten Handha­ bung der Chipträgeranordnung und Erhöhung der Betriebssicherheit zumindest teilweise von einem Kunststoffmaterial umschlossen zur Ausbildung sogenannter "Chipsize-Packages".
Weiterhin ist es bekannt, die in ihrer Art vorbeschriebenen Chipträgeran­ ordnungen vor Herstellung der Chipgehäusung einem elektrischen Bau­ teiltest zu unterziehen, um bereits vor Fertigstellung der Chip-Packages eine Qualitätssicherung durch Überprüfung der Kontaktierung zwischen dem Trägermaterial und dem Chip bzw. der Funktionsfähigkeit des Chips durchführen zu können. Solche unter Temperaturbelastung durchgeführte Tests werden auch als "Burn-In-Tests" bezeichnet.
Bei den bekannten Chipträgeranordnungen ist daher das in der Regel als Trägerfolie ausgebildete, mit einer Leiterbahnstruktur versehene Träger­ material neben Durchkontaktierungen, die zur Ausbildung des Anschluß­ flächenrasters mit Bauteilkontakten auf der Außenkontaktseite des Trägermaterials notwendig sind, mit abweichend von den Durchkontaktie­ rungen ausgebildeten Prüfkontakten versehen, die auf der Chipkontakt­ seite angeordnet sind. Hierdurch ergibt sich eine einander gegenüberlie­ gende Anordnung der Bauteilkontakte auf der Außenkontaktseite des Trägermaterials und der Prüfkontakte auf der Chipkontaktseite des Trägermaterials. Ausgehend von der Tatsache, daß sowohl zur Kontaktie­ rung der Chipträgeranordnung mit einer Prüfeinrichtung zur Durchfüh­ rung von Bauteiltests als auch zur Kontaktierung der Chipträgeranord­ nung bzw. des Chipsize-Package mit einem Substrat eine Handhabung der Chipträgeranordnung bzw. des Chip-Package durchgeführt wird, ergeben sich also aus der einander gegenüberliegenden Anordnung von Prüfkon­ takten und Bauteilkontakten unterschiedliche Zuführrichtungen für die Chipträgeranordnung bzw. das Chipsize-Package bei den verschiedenen Kontaktierungsvorgängen.
Aufgabe der vorliegenden Erfindung ist es, eine Chipträgeranordnung bzw. ein Verfahren zur Herstellung einer Chipträgeranordnung vorzu­ schlagen, die bzw. das die vereinfachte Herstellung von Chipmodulen bzw. Chipsize-Packages, die während der Herstellung einem Bauteiltest unterzogen werden, ermöglicht.
Diese Aufgabe wird durch eine Chipträgeranordnung gemäß Anspruch 1 bzw. durch ein Verfahren zur Herstellung einer Chipträgeranordnung gemäß Anspruch 6 gelöst.
Bei der erfindungsgemäßen Chipträgeranordnung weist der Chipträger neben den Durchkontaktierungen zur Ausbildung der Bauteilkontakte auf der Außenkontaktseite weitere mit der Leiterbahnstruktur verbundene Durchkontaktierungen zur Ausbildung von Prüfkontakten auf der Außen­ kontaktseite auf, die zur Kontaktierung mit Prüfanschlüssen einer Prüf­ platine dienen.
Bei der erfindungsgemäßen Chipträgeranordnung ist es somit möglich, sowohl die Bauteilkontakte als auch die Prüfkontakte auf der Außenkon­ taktseite des Chipträgers anzuordnen. Hierdurch kann sowohl die Kon­ taktierung der Chipträgeranordnung mit einer Prüfplatine zur Durchfüh­ rung eines elektrischen Bauteiltests als auch die Kontaktierung der Chipträgeranordnung bzw. die Kontaktierung des nachfolgend aus der Chipträgeranordnung gebildeten Chipsize-Package in derselben Kontak­ tierungsrichtung, also beispielsweise einheitlich in Face-down-Technik durchgeführt werden.
Wenn zur Ausbildung der Chipträgeranordnung, also zur elektrischen Kontaktierung des Chips mit dem Chipträger, die Anschlußflächen des Chips über erhöhte Kontaktmetallisierungen mit der Leiterbahnstruktur bzw. den Durchkontaktierungen des Chipträgers verbunden sind, ist es möglich, nicht nur die Kontaktierung der Chipträgeranordnung mit der Prüfplatine bzw. die Kontaktierung des Chipsize-Package mit dem Substrat in Face-down-Technik durchzuführen, sondern bereits auch die Kontaktierung des Chips mit der Chipkontaktseite des Chipträgers. Hierdurch lassen sich also sämtliche notwendigen Kontaktierungsvorgän­ ge in einheitlicher Technik durchführen.
Wenn zur elektrischen Kontaktierung des Chipträgers mit der Prüfplatine die die Prüfkontakte bildenden Durchkontaktierungen auf der Außenkon­ taktseite des Chipträgers mit erhöhten Kontaktmetallisierungen versehen sind, läßt sich eine Kontaktierung zur nachfolgenden Durchführung des Bauteiltests ohne vorhergehende Präparierung der Kontaktanschlüsse der Prüfplatine mit Verbindungsmaterial durchführen.
Als überaus vorteilhaft erweist es sich, wenn sowohl die Kontaktmetalli­ sierungen der Bauteilkontakte als auch die Kontaktmetallisierungen der Prüfkontakte in gleicher Weise und/oder aus dem gleichen Verbindungs­ material gebildet sind, da durch die einheitliche Verwendung von Verbin­ dungsmaterial bzw. die einheitliche Art und Weise der Applikation des Verbindungsmaterials eine Reduzierung der Herstellungskosten möglich ist.
Als besonders vorteilhaft erweist es sich in diesem Zusammenhang, wenn sämtliche Kontaktmetallisierungen aus Lotmaterialkugeln gebildet sind, die in einfacher Art und Weise ohne vorbereitende Maßnahmen, wie beispielsweise die Applikation einer Lotmaterialmaske auf dem Chipträ­ ger, unmittelbar auf die betreffenden Kontaktstellen applizierbar sind.
Das erfindungsgemäße Verfahren gemäß Anspruch 6 ermöglicht in beson­ ders einfacher Art und Weise die Herstellung einer Chipträgeranordnung, die zur Herstellung eines Chipmoduls für ein Chipsize-Package dient, und eine besonders leichte Integration eines Bauteiltests in das Herstellungs­ verfahren. Erfindungsgemäß weist das Verfahren die folgenden Verfah­ rensschritte auf:
  • - Kontaktierung eines Chips auf einer Chipkontaktseite eines mit einer Leiterbahnstruktur versehenen Chipträgers, derart, daß ein elektrischer Kontakt zwischen Anschlußflächen des Chips und mit der Leiterbahn­ struktur verbundenen Durchkontaktierungen des Chipträgers hergestellt wird,
  • - Kontaktierung des Chipträgers auf einer mit Prüfanschlüssen versehenen Prüfplatine, derart, daß auf einer Außenkontaktseite des Chipträgers ein elektrischer Kontakt zwischen Durchkontaktierungen des Chipträgers und den Prüfanschlüssen der Prüfplatine hergestellt wird, und
  • - Heraustrennen eines mit dem Chip über die Kontaktmetallisierungen verbundenen Chipträgerteilstücks des Chipträgers zur Ausbildung eines von einem auf der Prüfplatine verbleibenden Chipträgerrest unabhängigen Chipmoduls.
Das erfindungsgemäße Verfahren ermöglicht es, sowohl die Kontaktie­ rung des Chips mit dem Chipträger als auch die Kontaktierung des Chipträgers mit der Prüfplatine mit ein und demselben Verfahren bzw. mit ein und derselben Vorrichtung durchzuführen, um durch ein den Kontaktierungsvorgängen nachfolgendes Heraustrennen eines mit dem Chip verbundenen Teilstücks des Chipträgers die Ausbildung eines vom Chipträgerrest unabhängigen Chipmoduls zu ermöglichen. Nach Entfer­ nung des Chipträgerrestes kann die Prüfplatine erneut verwendet werden.
Auf besonders vorteilhafte Art und Weise eröffnet das erfindungsgemäße Verfahren die Möglichkeit, nach Belieben zwei Verfahrensvarianten durchzuführen, wobei gemäß der ersten Variante zuerst die Kontaktierung des Chips auf dem Chipträger und nachfolgend die Kontaktierung des Chipträgers auf der Prüfplatine erfolgt, und gemäß der zweiten Verfah­ rensvariante zuerst die Kontaktierung des Chipträgers auf der Prüfplatine und nachfolgend die Kontaktierung des Chips auf dem Chipträger erfolgt.
Als besonders vorteilhaft erweist es sich, wenn vor der Kontaktierung sowohl auf der Außenkontaktseite des Chipträgers durch die Durchkon­ taktierungen gebildeten Bauteilkontakte als auch auf der Außenkontakt­ seite des Chipträgers durch die Durchkontaktierungen gebildete Prüfkon­ takte mit Verbindungsmaterialdepots versehen werden, um somit die Kontaktierung sämtlicher Kontakte in einem gemeinsamen Kontaktie­ rungsvorgang durchführen zu können.
Wenn darüber hinaus sämtliche Durchkontaktierungen in derselben Art und Weise mit Verbindungsmaterialdepots versehen werden, entfällt die Notwendigkeit, die für die Kontaktierung mit den Prüfanschlüssen vorge­ sehenen Prüfkontakte in separater Weise und mit hierdurch bedingtem entsprechend höherem Aufwand für die nachfolgende Kontaktierung mit der Prüfplatine vorzubereiten. Vielmehr wird durch die Anordnung sämtlicher Außenkontakte, also sowohl der zur Kontaktierung des Chips mit weiteren Bauelementen dienenden Bauteilkontakte als auch der zur Kontaktierung mit der Prüfplatine dienenden Prüfkontakte, auf ein und derselben Seite des Chipträgers und die einheitliche Präparierung sämtli­ cher Kontakte mit Verbindungsmaterialdepots eine Kontaktierung sämtli­ cher Außenkontakte mit minimalem Aufwand ermöglicht.
Eine besonders günstige Verfahrensvariante besteht darin, zur Ausbildung der Verbindungsmaterialdepots Lotmaterialformstücke auf die Durch­ kontaktierungen zu applizieren, die nachfolgend zur Ausbildung von erhöhten Kontaktmetallisierungen umgeschmolzen werden. Durch diese selektive Applikation von Verbindungsmaterial kann ohne die Durchfüh­ rung besonderer vorbereitender Maßnahmen, wie etwa die Aufbringung einer Lotmaske bei einem Schablonenbelotungsverfahren, und ohne den damit verbundenen hohen apparativen Aufwand zur Durchführung einer Vielzahl einzelner Verfahrensschritte in einfacher Art und Weise die unmittelbare Applikation von Lotmaterial in genau dosierter Menge erfolgen.
Alternativ zu der vorgenannten Verfahrensvariante ist es auch möglich, die Prüfkontakte und die Bauteilkontakte in voneinander abweichender Art und Weise mit Verbindungsmaterialdepots zu versehen. Übereinstim­ mend mit der vorstehend erläuterten vorteilhaften Verfahrensvariante werden sämtliche Außenkontakte mit Verbindungsmaterialdepots verse­ hen, so daß zwar auch in diesem Fall eine nachfolgende Kontaktierung der Prüfkontakte mit den Prüfanschlüssen der Prüfplatine möglich ist, jedoch können für das Verbindungsmaterial der Prüfkontakte einerseits und das Verbindungsmaterial der Bauteilkontakte andererseits unter­ schiedliche Verbindungsmaterialien gewählt werden.
So besteht eine vorteilhafte Ausführungsform der vorgenannten Variante darin, zumindest für die Prüfkontakte des Chipträgers als Verbindungs­ material einen leitfähigen Haftkleber vorzusehen, wobei für die Bauteil­ kontakte hiervon abweichend ein Lotmaterial vorgesehen sein kann.
Nachfolgend werden ein bevorzugtes Ausführungsbeispiel der erfin­ dungsgemäßen Chipträgeranordnung sowie eine bevorzugte Variante zur Herstellung der erfindungsgemäßen Chipträgeranordnung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine Chipträgeranordnung mit einer Mehrzahl darauf kontak­ tierter Chips in einer Draufsicht;
Fig. 2 eine Schnittdarstellung der in Fig. 1 dargestellten Chipan­ ordnung gemäß Schnittlinienverlauf II-II in Fig. 1 mit Dar­ stellung einer Leiterbahnstruktur der Chipträgeranordnung und damit verbundener Durchkontaktierungen;
Fig. 3 die in Fig. 2 dargestellte Chipträgeranordnung mit erhöhten Kontaktmetallisierungen auf einer Außenkontaktseite;
Fig. 4 die in Fig. 3 dargestellte Chipträgeranordnung nach Kontak­ tierung auf einer Prüfplatine mit Darstellung der Trennlinien zum Heraustrennen von Chipträgerteilstücken aus der Chip­ trägeranordnung zur Ausbildung von Chipmodulen;
Fig. 5 einen nach Heraustrennen der Chipträgerteilstücke auf der Prüfplatine verbleibenden Chipträgerrest;
Fig. 6 die Entfernung des in Fig. 5 dargestellten Chipträgerrests von der Prüfplatine als vorbereitende Maßnahme zur erneuten Kontaktierung einer weiteren Chipträgeranordnung auf der Prüfplatine gemäß Fig. 4.
Fig. 1 zeigt eine Chipträgeranordnung 10 mit einem aus einem vorzugs­ weise flexiblen Folienmaterial gebildeten Chipträger 11, der auf seiner Oberfläche mit einer Mehrzahl von Leiterbahnstrukturen 12 versehen ist. Die Leiterbahnstrukturen 12 sind jeweils aus einer Anzahl von Leiterbah­ nen 13 zusammengesetzt, die an zumindest einem Ende in eine Durch­ kontaktierung 14 (Fig. 2) münden.
Wie ferner aus den Fig. 1 und 2 zu ersehen ist, sind die Durchkontaktie­ rungen 14 der jeweiligen Leiterbahnstrukturen 12 gruppenweise zusam­ mengefaßt und bilden dabei eine Gruppe von Prüfkontakten 15 sowie eine Gruppe von Bauteilkontakten 16, deren Funktion nachfolgend noch näher erläutert wird. Die Bauteilkontakte 16 der Leiterbahnstrukturen 12 sind über die Leiterbahnen 13 mit Chipanschlußflächen 17 einer auf einem Chip 18 peripher angeordneten Chipanschlußflächenanordnung 19 kon­ taktiert. Zur deutlichen Darstellung der durch die Kontaktierung der Chipanschlußflächen 17 mit den Bauteilkontakten 16 des Chipträgers 11 durchgeführten Umverteilung der Kontaktanordnung von der peripheren Chipanschlußflächenanordnung 19 zu einem durch die Bauteilkontakte 16 gebildeten Bauteilkontaktraster 20 des Chipträgers 11 mit hier gleichmä­ ßiger Flächenverteilung sind die auf dem Chipträger 11 kontaktierten Chips 18 transparent dargestellt.
Die in Fig. 1 dargestellte Chipträgeranordnung 10 zeigt deutlich die Anordnung einer Mehrzahl von Chips 18 auf einer entsprechenden Anzahl von Leiterbahnstrukturen 12, die jeweils so angeordnet sind, daß die Bauteilkontakte 16 bzw. die Bauteilkontaktrasteranordnungen 20 spiegel­ symmetrisch zu einer Längssymmetrieachse 21 des Chipträgers 11 ange­ ordnet sind und die Leiterbahnen 13 sich davon ausgehend zu Außenrän­ dern 21, 22 des Chipträgers 11 erstrecken mit einer zu den Außenrändern 21 bzw. 22 parallelen Anordnung der Prüfkontakte 15.
Fig. 2 zeigt eine Querschnittsansicht des in Fig. 1 dargestellten Chipträ­ gers 11, aus der besonders gut die Anordnung der die Prüfkontakte 15 sowie die Bauteilkontakte 16 bildenden Durchkontaktierungen 14, die sich ausgehend von den auf einer Chipkontaktseite 24 angeordneten Leiterbahnen 13 zu einer Außenkontaktseite 25 des Chipträgers 11 hin erstrecken, zu ersehen ist. Bei dem in Fig. 2 dargestellten Ausführungs­ beispiel der Chipträgeranordnung 10 sind die Chips 18 über erhöhte Kontaktmetallisierungen 26 mit den zugeordneten Durchkontaktierungen 14 unmittelbar oder mittelbar über die Leiterbahnen 13 verbunden. Zur Herstellung der in Fig. 2 dargestellten Chipträgeranordnung 10 können entweder die Chips 18 in einem vorhergehenden Arbeitsgang auf ihren Chipanschlußflächen 17 mit den erhöhten Kontaktmetallisierungen 26 versehen werden, um anschließend in Flip-Chip-Technik auf den Chipträger 11 kontaktiert zu werden. Ebenso ist es möglich, die Leiterbahnen 13 bzw. die Durchkontaktierungen 14 an den entsprechenden Stellen mit erhöhten Kontaktmetallisierungen 26 zu versehen, so daß die Verbindung zwischen den Chipanschlußflächen 17 und den Kontaktmetallisierungen 26 erst bei Kontaktierung der Chips 18 mit dem Chipträger 11 erfolgt.
Fig. 3 zeigt, daß in einem nachfolgenden Arbeitsgang sowohl die Prüf­ kontakte 15 als auch die Bauteilkontakte 16 auf der Außenkontaktseite 25 des Chipträgers 11 mit erhöhten Kontaktmetallisierungen 27 versehen werden, die in gleicher Weise wie die Kontaktmetallisierungen 26 auf der Chipkontaktseite 24 des Chipträgers 11 ausgebildet sein und appliziert werden können. Zur Applikation der Kontaktmetallisierungen 27 auf der Außenkontaktseite 25 sowie der Kontaktmetallisierungen 26 auf der Chipkontaktseite 24 bzw. den Chipanschlußflächen 17 des Chips 18 ist die Anwendung eines sogenannten Single-Bond-Verfahrens, etwa mittels "Solder-Ball-Bumping" möglich, bei dem Lotmaterialformstücke, bei­ spielsweise Lotkugeln, auf die Bauteilkontakte 16 und Prüfkontakte 15 der Außenkontaktseite 25 und die Leiterbahnen 13 bzw. die Durchkon­ taktierungen 14 auf der Chipkontaktseite 24 bzw. den Chipanschlußflä­ chen 17 des Chips 18 aufgebracht werden und anschließend zur Ausbil­ dung der Kontaktmetallisierungen 27 umgeschmolzen werden.
Fig. 4 zeigt die nachfolgende Kontaktierung der Chipträgeranordnung 10 bzw. des Chipträgers 11 mit einer Prüfplatinenanordnung 28 mit zwei Prüfplatinen 29 und 30. Hierbei dient die linke Prüfplatine 29 zur Kon­ taktierung mit eine in Fig. 1 links einer Längssymmetrieachse 21 ange­ ordneten Chipreihe 31, wobei zur Kontaktierung der den einzelnen Chips 18 zugeordneten Prüfkontakte 15 jeweils eine Anordnung entsprechend angeordneter Prüfanschlüsse 32 über die auf den Prüfkontakten 15 ange­ ordneten Kontaktmetallisierungen 27 mit den Prüfkontakten 15 elektrisch verbunden wird. Auf dieselbe Art und Weise wird infolge der Kontaktie­ rung der Chipträgeranordnung 10 auf der Prüfplatinenanordnung 28 eine elektrische Verbindung zwischen den Prüfkontakten 15 einer in Fig. 1 rechts der Längssymmetrieachse 21 angeordneten Chipreihe 43 und der zugeordneten Prüfplatine 30 hergestellt.
In der in Fig. 4 dargestellten Konfiguration, in der sich die Chipträgeran­ ordnung 10 in elektrisch leitendem Kontakt mit der Prüfplatinenanord­ nung 28 befindet, kann eine Überprüfung der elektrischen Funktionen der Chips 18 bzw. der Chipanordnung 10 erfolgen. Hierzu erstrecken sich von den Prüfanschlüssen 32 der Prüfplatinen 29, 30 Prüfleiterbahnen 33 zu einem Anschlußrand 34 der Prüfplatine 29 bzw. 30, über den, wie in Fig. 4 schematisch dargestellt, jeweils ein Anschluß, beispielsweise über eine elektrische Steckverbindung 34, mit einer nicht näher dargestellten Prüfeinrichtung herstellbar ist.
Nach erfolgter elektrischer Überprüfung der Chips 18 bzw. der Chipträ­ geranordnung 10 erfolgt längs eines in Fig. 4 durch Trennlinien 36 angedeuteten, jeweils einen Chip 18 umschließenden Trennkantenverlaufs 37 (Fig. 5) ein Heraustrennen der einzelnen Chips 18 zusammen mit den den Chips 18 durch die Kontaktmetallisierungen 26 zugeordneten Chip­ trägerteilstücken 38, 39 und ein Heraustrennen der Chipträgerteilstücke 38, 39 aus dem Chipträger 11. Dabei bilden die herausgetrennten Chip­ trägerteilstücke 38, 39 zusammen mit den zugeordneten Chips 18 Chip­ module 40, 41. Diese Chipmodule 40, 41 sind von einem Chipträgerrest 42, der infolge der Kontaktierung mit der Prüfplatinenanordnung 28 auf dieser verbleibt, unabhängig handhabbar. Die Chipmodule 40, 41 können dann bei Ausbildung einer das Chipmodul umgebenden, hier nicht näher dargestellten Gehäusung zur Herstellung sogenannter Chipsize-Packages dienen.
Wie in Fig. 6 dargestellt, kann nachfolgend der auf der Prüfplatinenan­ ordnung 28 verbliebene Chipträgerrest 42 von der Prüfplatinenanordnung 28 entfernt werden, um die in Fig. 4 dargestellte Kontaktierung der Prüfplatinenanordnung 28 mit einer neuen Chipträgeranordnung 10 zur Wiederholung des vorstehend beschriebenen Verfahrens durchzuführen. Durch die wiederholte Verwendung der Prüfplatine ergeben sich enorme Kostenvorteile.
Für den Fall, daß, wie vorstehend beschrieben, die Kontaktmetallisierun­ gen 27 auf der Außenkontaktseite 25 des Chipträgers 11 einheitlich ausgebildet sind, also sowohl die Kontaktmetallisierungen 27 der Bau­ teilkontakte 16, die zur Kontaktierung des Chipmoduls 40, 41 bzw. des Chip-Package mit weiteren Bauteilen, wie beispielsweise einer Platine, dienen, als auch die Kontaktmetallisierungen 27 der Prüfkontakte 15 übereinstimmend aus einem aufschmelzbaren Lotmaterial gebildet sind, muß vor der in Fig. 6 dargestellten Entfernung des Chipträgerrests 42 von der Prüfplatinenanordnung 28 ein erneutes Aufschmelzen der Kontakt­ metallisierungen 27 zum Lösen der Verbindung zwischen dem Chipträger­ rest 42 und der Prüfplatinenanordnung 28 durchgeführt werden.
Alternativ dazu besteht jedoch auch die Möglichkeit, die Kontaktmetalli­ sierungen 27 der Bauteilkontakte 16 und die Kontaktmetallisierungen 27 der Prüfkontakte 15 unterschiedlich auszubilden, so daß beispielsweise die Kontaktmetallisierungen der Prüfkontakte 15 aus einem leitfähigen, also etwa mit metallischen Zusätzen versehenen Haftkleber, gebildet sein können, um hierdurch elektrisch leitfähige Verbindungen zwischen dem Chipträger 11 und der Prüfplatinenanordnung 28 herzustellen, die durch Aufbringung einer ausreichenden Trennkraft rein mechanisch oder che­ misch, etwa mittels Lösungsmitteln, lösbar sind. Darüber hinaus hat eine derartige Ausbildung der Kontaktmetallisierung für die Prüfkontakte 15 auch den Vorteil, daß auch bereits zur Herstellung der Verbindung zwischen dem Chipträger 11 und der Prüfplatinenanordnung 28 kein Aufschmelzen erforderlich ist, sondern eine zur Sicherung der elektri­ schen Leitfähigkeit ausreichende mechanische Verbindung durch leichten Anpreßdruck zwischen dem Chipträger 11 und der Prüfplatinenanordnung 28 erzielbar ist.
Eine weitere Möglichkeit abweichend von der Ausbildung der Kontakt­ metallisierungen der Bauteilkontakte einen sicheren Kontakt zwischen dem Chipträger und der Prüfplatinenanordnung herzustellen, besteht darin, zwischen den Prüfkontakten des Chipträgers und den Prüfanschlüs­ sen der Prüfplatinenanordnung eine Steckverbindung, eine Klemmverbin­ dung oder eine Rastverbindung vorzusehen.

Claims (13)

1. Chipträgeranordnung zur Herstellung eines Chipmoduls für eine gehäuste Chipanordnung mit einem Chipträger, der auf einer Chip­ kontaktseite eine Leiterbahnstruktur mit zu einer Außenkontakt­ seite des Chipträgers reichenden Durchkontaktierungen aufweist, die Anschlußflächen von zumindest einem Chip zugeordnet sind und zur Ausbildung von Bauteilkontakten auf der Außenkontakt­ seite des Chipträgers dienen, dadurch gekennzeichnet, daß der Chipträger (11) weitere mit der Leiterbahnstruktur (12) verbundene Durchkontaktierungen (14) aufweist, die zur Ausbil­ dung von Prüfkontakten (15) für die Kontaktierung mit Prüfan­ schlüssen (32) einer Prüfplatine (29, 30) auf der Außenkontaktseite (25) des Chipträgers (11) dienen.
2. Chipträgeranordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur elektrischen Kontaktierung des Chips (18) mit dem Chip­ träger (11) die Anschlußflächen (17) des Chips (18) über erhöhte Kontaktmetallisierungen (26) mit der Leiterbahnstruktur (12) bzw. den Durchkontaktierungen (14) des Chipträgers (11) verbunden sind.
3. Chipträgeranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zur elektrischen Kontaktierung des Chipträgers (11) mit der Prüfplatine (29, 30) die die Prüfkontakte (15) bildenden Durch­ kontaktierungen (14) auf der Außenkontaktseite (25) des Chipträ­ gers (11) mit erhöhten Kontaktmetallisierungen (27) versehen sind.
4. Chipträgeranordnung nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Kontaktmetallisierungen (27) der Bauteilkontakte (16) und die Kontaktmetallisierungen (27) der Prüfkontakte (15) gleich aus­ gebildet sind.
5. Chipträgeranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Kontaktmetallisierungen (27) aus Lotmaterialformstücken gebildet sind.
6. Verfahren zur Herstellung einer Chipträgeranordnung für ein Chipmodul mit den Verfahrensschritten:
  • - Kontaktierung eines Chips (18) auf einer Chipkontaktseite (24) eines mit einer Leiterbahnstruktur (12) versehenen Chipträgers (11), derart, daß ein elektrischer Kontakt zwischen Anschlußflä­ chen (17) des Chips (18) und mit der Leiterbahnstruktur (12) verbundenen Durchkontaktierungen (14) des Chipträgers (11) hergestellt wird,
  • - Kontaktierung des Chipträgers (11) auf einer mit Prüfanschlüs­ sen (32) versehenen Prüfplatine (29, 30), derart, daß auf einer Außenkontaktseite (25) des Chipträgers (11) ein elektrischer Kontakt zwischen Durchkontaktierungen (14) des Chipträgers (11) und den Prüfanschlüssen (32) der Prüfplatine (29, 30) her­ gestellt wird, und
  • - Heraustrennen eines mit dem Chip (18) über die Kontaktmetalli­ sierungen (26) verbundenen Chipträgerteilstücks (38, 39) des Chipträgers (11) zur Ausbildung eines von einem auf der Prüf­ platine (29, 30) verbleibenden Chipträgerrest (42) unabhängigen Chipmoduls (41, 42).
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß zuerst die Kontaktierung des Chips (18) auf dem Chipträger (11) und nachfolgend die Kontaktierung des Chipträgers (11) auf der Prüfplatine (29, 30) erfolgt.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß zuerst die Kontaktierung des Chipträgers (11) auf der Prüfpla­ tine (29, 30) und nachfolgend die Kontaktierung des Chips (18) auf dem Chipträger (11) erfolgt.
9. Verfahren nach einem oder mehreren der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß vor Kontaktierung des Chipträgers (11) sowohl durch die Durchkontaktierungen (14) auf der Außenkontaktseite (25) des Chipträgers (11) gebildete Bauteilkontakte (16) als auch durch die Durchkontaktierungen (14) auf der Außenkontaktseite (25) gebil­ dete Prüfkontakte (15) mit Verbindungsmaterialdepots versehen werden.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß sämtliche Durchkontaktierungen (14) in derselben Art und Weise mit Verbindungsmaterialdepots versehen werden.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß zur Ausbildung der Verbindungsmaterialdepots Lotmaterial­ formstücke auf die Durchkontaktierungen (14) appliziert werden, die nachfolgend zur Ausbildung von erhöhten Kontaktmetallisie­ rungen (27) umgeschmolzen werden.
12. Verfahren nach einem oder mehreren der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß die Bauteilkontakte (16) des Chipträgers (11) und die Prüf­ kontakte (15) des Chipträgers (11) in voneinander abweichender Art und Weise mit Verbindungsmaterialdepots versehen werden.
13. Verfahren nach Anspruch 10 oder 12, dadurch gekennzeichnet, daß zumindest die Prüfkontakte (15) des Chipträgers (11) mit ei­ nem leitfähigen Haftkleber als Verbindungsmaterial versehen wer­ den.
DE19831634A 1998-07-15 1998-07-15 Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test Expired - Fee Related DE19831634B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19831634A DE19831634B4 (de) 1998-07-15 1998-07-15 Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test
US09/743,993 US6642727B1 (en) 1998-07-15 1999-07-09 Chip carrier device and method for the production of a chip carrier device with an electrical test
PCT/DE1999/002110 WO2000004585A2 (de) 1998-07-15 1999-07-09 Chipträgeranordnung sowie verfahren zur herstellung einer chipträgeranordnung mit elektrischem test
KR1020017000181A KR20010074675A (ko) 1998-07-15 1999-07-09 칩 캐리어 장치 및 전기 테스트를 가지는 칩 캐리어장치의 제조방법
JP2000560614A JP3693287B2 (ja) 1998-07-15 1999-07-09 チップキャリア配置体を製造する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19831634A DE19831634B4 (de) 1998-07-15 1998-07-15 Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test

Publications (2)

Publication Number Publication Date
DE19831634A1 true DE19831634A1 (de) 2000-01-27
DE19831634B4 DE19831634B4 (de) 2005-02-03

Family

ID=7874064

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19831634A Expired - Fee Related DE19831634B4 (de) 1998-07-15 1998-07-15 Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test

Country Status (5)

Country Link
US (1) US6642727B1 (de)
JP (1) JP3693287B2 (de)
KR (1) KR20010074675A (de)
DE (1) DE19831634B4 (de)
WO (1) WO2000004585A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10014379A1 (de) * 2000-03-23 2001-10-11 Infineon Technologies Ag Verfahren und Vorrichtung zum Verbinden mindestens eines Chips mit einer Umverdrahtungsanordnung
AT524458A3 (de) * 2020-12-04 2023-03-15 First Sensor AG Chipmodul, Verwendung des Chipmoduls, Prüfanordnung sowie Prüfverfahren

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214886B2 (en) * 2003-11-25 2007-05-08 International Business Machines Corporation High performance chip carrier substrate
JP6402962B2 (ja) * 2013-07-17 2018-10-10 パナソニックＩｐマネジメント株式会社 高周波モジュール
CN112904180B (zh) * 2021-01-22 2022-04-19 长鑫存储技术有限公司 芯片测试板及芯片测试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0564865A1 (de) * 1992-04-06 1993-10-13 Motorola, Inc. Halbleiteranordnung mit Kontakten für Testzwecke und Herstellungsmethode für dieselben
US5378981A (en) * 1993-02-02 1995-01-03 Motorola, Inc. Method for testing a semiconductor device on a universal test circuit substrate
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
US5731709A (en) * 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4772936A (en) * 1984-09-24 1988-09-20 United Technologies Corporation Pretestable double-sided tab design
US4806409A (en) * 1987-05-20 1989-02-21 Olin Corporation Process for providing an improved electroplated tape automated bonding tape and the product produced thereby
US5036380A (en) * 1988-03-28 1991-07-30 Digital Equipment Corp. Burn-in pads for tab interconnects
EP0351581A1 (de) * 1988-07-22 1990-01-24 Oerlikon-Contraves AG Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
JP2812627B2 (ja) * 1992-10-30 1998-10-22 三菱電機株式会社 テープキャリア、半導体装置試験方法及び装置
JPH0922929A (ja) * 1995-07-04 1997-01-21 Ricoh Co Ltd Ｂｇａパッケージ半導体素子及びその検査方法
US5763947A (en) 1996-01-31 1998-06-09 International Business Machines Corporation Integrated circuit chip package having configurable contacts and a removable connector
JPH09232368A (ja) 1996-02-20 1997-09-05 Fujitsu Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0564865A1 (de) * 1992-04-06 1993-10-13 Motorola, Inc. Halbleiteranordnung mit Kontakten für Testzwecke und Herstellungsmethode für dieselben
US5378981A (en) * 1993-02-02 1995-01-03 Motorola, Inc. Method for testing a semiconductor device on a universal test circuit substrate
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
US5731709A (en) * 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10014379A1 (de) * 2000-03-23 2001-10-11 Infineon Technologies Ag Verfahren und Vorrichtung zum Verbinden mindestens eines Chips mit einer Umverdrahtungsanordnung
US7036216B2 (en) 2000-03-23 2006-05-02 Infineon Technologies Ag Method and apparatus for connecting at least one chip to an external wiring configuration
AT524458A3 (de) * 2020-12-04 2023-03-15 First Sensor AG Chipmodul, Verwendung des Chipmoduls, Prüfanordnung sowie Prüfverfahren

Also Published As

Publication number Publication date
KR20010074675A (ko) 2001-08-08
JP2002520879A (ja) 2002-07-09
JP3693287B2 (ja) 2005-09-07
WO2000004585A3 (de) 2000-04-20
DE19831634B4 (de) 2005-02-03
US6642727B1 (en) 2003-11-04
WO2000004585A2 (de) 2000-01-27

Similar Documents

Publication Publication Date Title
DE19626126C2 (de) Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE2319011A1 (de) Verfahren zum eektrischen pruefen eines chips untereinander verbindenden leiternetzes auf einem substrat
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE60304749T2 (de) Verbinder mit Kugelmatrixgehäuse
DE10227342B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE4133598C2 (de) Anordnung mit einem auf einem Substrat oberflächenmontierten Chip mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
DE10352671A1 (de) Leistungsmodul
DE19541039A1 (de) Chip-Modul sowie Verfahren und Vorrichtung zu dessen Herstellung
EP1393604B1 (de) Leiterplatte mit einer darauf aufgebrachten kontakthülse
WO2020053160A1 (de) Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung
EP0948813A1 (de) Chipmodul sowie verfahren zur herstellung eines chipmoduls
DE10125905C1 (de) Lösbare Verbindung zwischen einem ungehäusten Chip und einem Träger
EP0867932A2 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
DE19831634B4 (de) Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test
DE10029025A1 (de) IC-Sockel
DE4446471A1 (de) Chipkontaktierungsverfahren und damit hergestellte elektronische Schaltung
EP1940207A2 (de) Elektrische Vorrichtung mit einem Trägerelement mit zumindest einer speziellen Anschlussfläche und einem oberflächenmontierten Bauelement
DE10017746B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit mikroskopisch kleinen Kontaktflächen
DE3545560A1 (de) Elektrischer druckpassungssockel fuer eine direkte verbindung mit einem halbleiterchip
DE2443245A1 (de) Verfahren zum herstellen einer multichip-verdrahtung
DE10318589A1 (de) Leiterplattenanordnung
DE10310536B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102017208759A1 (de) Anordnung umfassend ein Trägersubstrat und ein damit verbundenes elektronisches Bauelement sowie Verfahren zu dessen Herstellung
EP1389407B1 (de) Verfahren zur herstellung eines kontaktsubstrats sowie kontaktsubstrat

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee