DE19849938B4 - Flashspeicher und Verfahren zu seiner Herstellung - Google Patents

Flashspeicher und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE19849938B4
DE19849938B4 DE19849938.8A DE19849938A DE19849938B4 DE 19849938 B4 DE19849938 B4 DE 19849938B4 DE 19849938 A DE19849938 A DE 19849938A DE 19849938 B4 DE19849938 B4 DE 19849938B4
Authority
DE
Germany
Prior art keywords
floating gates
control gate
gate lines
source
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19849938.8A
Other languages
English (en)
Other versions
DE19849938A1 (de
Inventor
Jae Min Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19849938A1 publication Critical patent/DE19849938A1/de
Application granted granted Critical
Publication of DE19849938B4 publication Critical patent/DE19849938B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Abstract

Flashspeicher, mit: – einer Mehrzahl von Floatinggates (33) auf einem Halbleitersubstrat (31), die in einer Richtung im Zick-Zack angeordnet sind, so dass zwischen in einer Richtung quer dazu benachbarten Floatinggates (33) unterschiedliche Abstände erhalten werden; – einer Mehrzahl von Steuergateleitungen (35), die auf den Floatinggates (33) liegen und sich zick-zack-förmig in der Richtung erstrecken, in der die Floatinggates im Zick-Zack angeordnet sind; – Sourcebereichen (39a), die jeweils im Halbleitersubstrat (31) zwischen zwei in der Querrichtung benachbarten Floatinggates (33) liegen, die näher beieinander liegen; – Drainbereichen (39b), die jeweils im Halbleitersubstrat (31) zwischen zwei in der Querrichtung benachbarten Floatinggates (33) liegen, die weiter voneinander entfernt sind; – einer flachen Sourceleitung (42a), die in Kontakt mit den Sourcebereichen (39a) steht, auf der gesamten Oberfläche ausschließlich der Drainbereiche (39b); und – einer Mehrzahl von Bitleitungen (46), die unter rechtem Winkel zu den Steuergateleitungen (35) verlaufen und jeweils in Kontakt mit den Drainbereichen (39b) stehen.

Description

    • Priorität: 31.12.1997 Korea (KR) Nr. 80700/1997
  • Beschreibung
  • Die vorliegende Erfindung bezieht sich auf einen Flashspeicher (flash memory), der zu einem verringerten Widerstand einer Sourceleitung und zu kleinerer Chipgröße führt, sowie auf ein Verfahren zur Herstellung desselben.
  • Ein herkömmlicher Flashspeicher wird nachfolgend unter Bezugnahme auf die Zeichnung beschrieben. Dabei zeigt die 1A eine Draufsicht auf den herkömmlichen Flashspeicher, während die 1B einen Querschnitt entlang der Linie I-I von 1A zeigt.
  • Entsprechend den 1A und 1B weist der herkömmliche Flashspeicher eine Mehrzahl von Tunnelungsoxidfilmen 2 und Floatinggates 3 auf, die der Reihe nach aufeinanderliegend auf einem Halbleitersubstrat 1 angeordnet sind. Auf den Floatinggates 3 befinden sich dann jeweils in der genannten Reihenfolge aufeinanderfolgend ein Gate-Oxidfilm 4, eine Steuerleitung 5 und ein Gatekappen-Isolationsfilm 6. Sourcebereiche 7a liegen innerhalb des Halbleitersubstrats 1 entlang einer Seite der Steuergateleitungen 5, welche sich oberhalb der Floatinggates 3 befinden. Der Sourcebereich 7a ist nach außen durch einen selbstausrichtenden Source-Kontaktbereich 7 geführt. Von Seitenwandstücken 8 an beiden Seiten des Tunnelungsoxidfilms 2, des Floatinggates 3, des Gate-Oxidfilms 4, der Steuergateleitung 5 und des Gatekappen-Isolationsfilms 6 sind diejenigen Seitenwandstücke 8 zwischen den Floatinggates 3 oberhalb des Source-Kontaktbereichs 7 weiter nach unten geätzt bis herab zu Seiten des Gate-Oxidfilms 4. Drainbereiche 9a befinden sich innerhalb des Halbleitersubstrats 1 an der anderen Seite der Steuergateleitungen 5, die oberhalb der Floatinggates 3 liegen, wobei auch Bitleitungs-Kontaktbereiche 9 vorhanden sind, um die Drainbereiche 9a nach außen zu führen. Bitleitungen 10, die in Kontakt mit den Bitleitungs-Kontaktbereichen 9 stehen, verlaufen in einer Richtung senkrecht zu den Steuergateleitungen 5.
  • Beim herkömmlichen Flashspeicher treten jedoch einige Probleme auf. Zunächst besteht die Gefahr, daß bei selbstausrichtender Bildung der Source-Kontaktbereiche das Halbleitersubstrat beschädigt werden kann.
  • Darüber hinaus kann beim anisotropen Ätzen der Seiten der Source-Kontaktbereiche bei der Bildung der Seitenwandstücke auch eine ungewünschte Ätzung der Gate-Oxidfilme erfolgen, so dass diese beschädigt werden. Nicht zuletzt ist es aufgrund der verringerten Zellengröße schwierig, Zwischenräume zwischen benachbarten Metalleitungen sicherzustellen, die in den Bitleitungs-Kontaktbereichen auf den Drainbereichen zu liegen kommen.
  • Aus der US 5 227 326 A ist ein nichtflüchtiger Speicher bekannt, bei dem Floatinggates und die zugeordneten Steuergateleitungen in bezüglich der Zeichnung waagrechter Richtung im Zick-Zack verlaufen. In waagerechter Richtung ergeben sich also zwischen zwei benachbarten Steuergateleitungen abwechselnd weite und enge Bereiche, wobei die weiten Bereiche als Source/Drain-Bereiche genutzt werden, während in den schmalen oder engen Bereichen im Hauptleitersubstrat Isolationsbereiche gebildet werden. Die Source- und Drainbereiche einer Speicherzelle liegen dabei diagonal zueinander. Dementsprechend sind auch die Floatinggates diagonal angeordnet, sodass sie V-förmig zueinander liegen. Die Sourcebereiche sind dabei mit quer zu den Steuergateleitungen verlaufenden Metallleitungen verbunden, während für die Drainbereiche entsprechende Metallleitungen vorgesehen sind. Jeder Source/Drain-Bereich dient als Source/Drain-Bereich für vier Speicherzellen, dass heisst jedem Source- oder Drainbereich sind vier benachbarte Drain- bzw. Sourcebereiche zugeordnet.
  • Die US 5 557 569 A zeigt eine Anordnung einer Speicherzelle und der Source- und Drainbereiche, die mit dem aus der US 5 227 326 A bekannten Aufbau im Wesentlichen identisch ist.
  • Der US 5 303 184 A ist zu entnehmen, dass das Speicherzellenarray X-förmig ist.
  • Die US 4 839 705 A zeigt eine Anordnung der Source- und Drainbereiche einer Speicherzelle, die diagonal zueinander angeordnet sind.
  • Aus der US 5 679 591 A ist es bekannt, zur Ausbildung von Floatinggates und Steuergateleitungen zunächst erste Leistungen in einer Richtung auszubilden, um anschließend die verschiedenen Schichten für die Steuergateleitungen und deren Isolation ganzflächig auszubilden, sodass durch entsprechendes Ätzen die quer dazu verlaufenden Steuergateleitungen auch die Floatinggates gebildet werden. Ferner wird gezeigt, dass zu den Wort- oder Steuergateleitungen parallele Bitleitungen durch großflächiges Abscheiden von Polysilicium und entsprechendes Rückätzen erhalten werden können.
  • Der US 5 656 840 A ist zu entnehmen, dass es bekannt ist, zur Herstellung von Select- oder Auswahlgates Polysilikon großflächig abzuscheiden.
  • Die US 5 416 349 A zeigt, dass es bekannt ist, eine Vielzahl erster Leitungen unter einer Vielzahl zweiter Leitungen anzuordnen.
  • Aus der US 5 702 964 A ist ein Flashspeicher bekannt, mit einer Mehrzahl von auf Tunnelungsisolationsfilmen liegenden Floatinggates auf einem Halbleitersubstrat, die in einer Richtung im Zick-Zack angeordnet sind, so dass zwischen in einer Richtung quer dazu benachbarten Floatinggates unterschiedliche Abstände erhalten werden; einer Mehrzahl von in dieser Reihenfolge aufeinandergestapelten Gate-Isolationsfilmen, Steuergateleitungen und Gatekappen-Isolationsfilmen, die auf den Floatinggates liegen und sich zick-zack-förmig in der Richtung erstrecken, in der die Floatinggates im Zick-Zack angeordnet sind; Sourcebereichen, die jeweils im Halbleitersubstrat zwischen zwei in der Querrichtung benachbarten Floatinggates liegen, die näher beieinander liegen; Drainbereichen, die jeweils im Halbleitersubstrat zwischen zwei in der Querrichtung benachbarten Floatinggates liegen, die weiter voneinander entfernt sind; Source-Kontaktbereichen in einem ersten Zwischenschicht-Isolationsfilm zur Freilegung der Sourcebereiche; Bitleitungs-Kontaktbereichen in einem zweiten Zwischenschicht-Isolationsfilm zur Freilegung der Drainbereiche.
  • Aus der US 5 702 964 A ist weiter ein Verfahren zur Herstellung, eines Flashspeichers bekannt, mit folgenden Schritten: Bildung erster Isolationsfilmleitungen und daraufliegender Halbleiterleitungen auf einem Halbleitersubstrat; Aufbringen eines zweiten Isolationsfilms, einer Halbleiterschicht und eines dritten Isolationsfilms in dieser Reihenfolge auf die gesamte Oberfläche der resultierenden Struktur; Ätzen des dritten Isolationsfilms, der Halbleiterschicht und des zweiten Isolationsfilms, um Gatekappen-Isolationsfilme, Steuergateleitungen und Gate-Isolationsfilme zu erhalten, die sich zick-zack-förmig unter rechtem Winkel zu den Halbleiterleitungen erstrecken; Ätzen der Halbleiterleitungen und der ersten Isolationsfilmleitungen unter Verwendung der Steuergateleitungen als Masken, um Tunnelungsoxidfilme und Floatinggates zu erhalten, die in einer Richtung parallel zu den Steuergateleitungen im Zick-Zack angeordnet sind, so dass zwischen in einer Richtung quer dazu benachbarten Floatinggates unterschiedliche Abstände erhalten werden; Bildung von Seitenwandstücken an beiden Seiten der Floatinggates und der Steuergateleitungen; Bildung von Source- und Drainbereichen im Halbleitersubstrat an beiden Seiten der Floatinggates, der Steuergateleitungen und der Seitenwandstücke; Aufbringen eines ersten Zwischenschicht-Isolationsfilms auf das Halbleitersubstrat.
  • Der Erfindung liegt die Aufgabe zugrunde, einen Flashspeicher und ein Verfahren zu seiner Herstellung anzugeben, um die oben genannten Probleme zu überwinden. Insbesondere soll erreicht werden, dass sich mit Hilfe des erfindungsgemäßen Flash-Speichers der Widerstand des Sourcebereichs verringern lässt und dass verhindert wird, dass sich die Bitleitungs-Layout-Toleranz verkleinert.
  • Eine vorrichtungsseitige Lösung der gestellten Aufgabe ist im Anspruch 1 angegeben. Dagegen findet sich eine verfahrensseitige Lösung der gestellten Aufgabe im Anspruch 6.
  • Vorteilhafte Ausgestaltungen der Erfindung sind in jeweils nachgeordneten Unteransprüchen zu entnehmen.
  • Ein Flashspeicher enthält Tunnelungsisolationsfilme und darauf liegende Floatinggates an einer Mehrzahl von gewünschten Positionen auf einem Halbleitersubstrat, eine Mehrzahl von Gate-Isolationsfilmen, Steuergateleitungen und Gatekappen-Isolationsfilmen jeweils in dieser Reihenfolge aufeinanderliegend und auf den jeweiligen Floatinggates in Zick-Zack-Form, um zwischen den jeweiligen Strukturen einen sich verändernden Abstand zu erhalten, Sourcebereiche im Halbleitersubstrat dort, wo der Abstand zwischen den Steuergateleitungen schmäler ist als der zwischen den auf den Floatinggates liegenden Steuergateleitungen, Drainbereiche in Zick-Zack-Anordnung im Halbleitersubstrat dort, wo der Abstand zwischen den Steuergateleitungen größer ist als der zwischen den auf den Floatinggates liegenden Steuergateleitungen, Source-Kontaktbereiche zur Verbindung mit den Sourcebereichen, eine erste und flach ausgebildete Leitung auf der gesamten Oberfläche des Halbleitersubstrats, die in Kontakt mit den Sourcebereichen steht, Bitleitungs-Kontaktbereiche zur Herstellung einer Verbindung mit den im Zick-Zack angeordneten Drainbereichen, und eine zweite Leitung, die die Steuergateleitung unter rechtem Winkel kreuzt und in Kontakt mit den Bitleitungs-Kontaktbereichen steht.
  • Ein Verfahren zur Herstellung eines Flashspeichers umfaßt folgende Schritte: Bildung eines ersten Isolationsfilms und einer darauf liegenden Halbleiterleitung auf einem Halbleitersubstrat; Bildung eines zweiten Isolationsfilms, einer Halbleiterleitung und eines dritten Isolationsfilms auf der gesamten Oberfläche des Halbleitersubstrats; Ätzen des zweiten Isolationsfilms, der Halbleiterschicht und des dritten Isolationsfilms, um eine zick-zack-förmige Struktur zu erhalten, die sich in einer Richtung unter rechtem Winkel zur Halbleiterleitung erstreckt, um Gate-Isolationsfilme, Steuergateleitungen und Gatekappen-Isolationsfilme zu erzeugen; Ätzen der ersten Isolationsfilmleitungen und der Halbleiterleitungen unter Verwendung der Steuergateleitungen als Masken zwecks Bildung von Tunnelungsisolationsfilmen und Floatinggates; Bildung von Seitenwandstücken an beiden Seiten der Floatinggates und der Steuergateleitungen; Bildung von Sourcebereichen und Drainbereichen im Halbleitersubstrat an beiden Seiten der Floatinggates, der Steuergateleitungen und der Seitenwandstücke; Aufbringen eines ersten Zwischenschicht-Isolationsfilms auf das Halbleitersubstrat; Bildung von Source-Kontaktbereichen zur Freilegung des oberen Teils der Sourcebereiche, die sich an einer Seite der Steuergateleitungen befinden; Aufbringen einer leitenden Schicht auf den ersten Zwischenschicht-Isolationsfilm, die in Kontakt mit den Source-Kontaktbereichen steht; Bildung einer Sourceleitung durch Entfernen von Teilen der leitenden Schicht auf den Drainbereichen; Aufbringen eines zweiten Zwischenschicht-Isolationsfilms auf das Halbleitersubstrat; Bildung von Bitleitungs-Kontaktbereichen in den Drainbereichen auf der anderen Seite der zick-zack-förmig ausgebildeten Steuergateleitungen; und Bildung einer Bitleitung, die die Steuergateleitungen unter rechtem Winkel kreuzt und in Kontakt mit den Bitleitungs-Kontaktbereichen steht.
  • Die Erfindung wird nunmehr unter Bezugnahme auf die Zeichnung im einzelnen erläutert. Es zeigen:
  • 1A eine Draufsicht auf einen herkömmlichen Flashspeicher;
  • 1B einen Querschnitt entlang der Linie I-I von 1A;
  • 2A eine Draufsicht auf einen Flashspeicher in Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 2B einen Querschnitt entlang der Linie II-II von 2A; und
  • 3A bis 3G Querschnittsansichten zur Erläuterung verschiedener Verfahrensstufen bei der Herstellung des erfindungsgemäßen Flashspeichers nach dem bevorzugten Ausführungsbeispiel.
  • Entsprechend den 2A und 2B befinden sich Tunnelungsoxidfilme 32 mit daraufliegenden Floatinggates 33 jeweils im Abstand auf einem Halbleitersubstrat 31. Auf den jeweiligen Floatinggates 33 kommen der Reihe nach aufeinander zu liegen jeweils ein Gate-Oxidfilm 34, eine Steuergateleitung 35 und ein Gatekappen-Isolationsfilm 36. Diese Elemente 34, 35 und 36 liegen also in der angegebenen Reihenfolge jeweils auf einem der Floatinggates 33, die in einer Richtung im Zick-Zack angeordnet sind. Die Floatinggates 33 und die zick-zack-förmig ausgebildete Steuergateleitung 35 überlappen sich an jedem rechteckförmigen Bereich der Steuergateleitung 35, wobei ein Abstand zwischen den Steuergateleitungen 35 im Zick-Zack variiert. Ein Sourcebereich 39a befindet sich in einem jeweiligen Bereich des Halbleitersubstrats 1, wo oberhalb der Floatinggates 33 der Abstand zwischen den Steuergateleitungen 35 schmäler ist. Dagegen befindet sich ein jeweiliger Drainbereich 39b in einem jeweiligen Bereich des Halbleitersubstrats 1, wo der Abstand zwischen den Steuergateleitungen 35 weiter bzw. größer ist. Bitleitungs-Kontaktbereiche 48 sind ebenfalls im Zick-Zack angeordnet und führen die Drainbereiche 39b nach außen. Seitenwandstücke 38 befinden sich an beiden Seiten des Tunnelungsoxidfilms 32, des Floatinggates 33, des Gate-Oxidfilms 34, der Steuergateleitungen 35 und des Gatekappen-Isolationsfilms 36. Ein Source-Kontaktbereich 47 ist jeweils mit einem der Sourcebereiche 39a verbunden, und es liegt ein erster Zwischenschicht-Isolationsfilm 40 in einem Bereich, wo sich keine Source-Kontaktbereiche 47 befinden. Eine flache Sourceleitung 42a steht jeweils in Kontakt mit einem jeweiligen Source-Kontaktbereich 47, und zwar auf der gesamten Oberfläche ausschließlich der Drainbereiche 39b. Eine Bitleitung 46 steht jeweils in Kontakt mit einem jeweiligen Bitleitungs-Kontaktbereich 48 und verläuft in einer Richtung quer bzw. senkrecht zur Steuergateleitung 35.
  • Nachfolgend wird ein Verfahren zur Herstellung des zuvor erwähnten Flashspeichers nach dem bevorzugten Ausführungsbeispiel der Erfindung näher erläutert.
  • Entsprechend der 3A werden zunächst p-Typ-Wannen in vorbestimmten Bereichen eines n-Typ-Halbleitersubstrats 31 gebildet, der nicht dargestellte aktive Bereiche und Feldbereiche aufweist. Sodann werden auf dem Halbleitersubstrat 31 der Reihe nach aufeinanderliegend ein dünner erster Oxidfilm und eine erste Siliziumschicht gebildet, die anschließend anisotrop geätzt werden, und zwar unter Verwendung einer Floatinggate-Strukturierungsmaske, um eine erste Oxidfilmleitung und eine erste Siliziumleitung zu erhalten. Danach werden ein zweiter Oxidfilm, eine zweite Siliziumschicht und ein Kappenisolationsfilm in dieser Reihenfolge auf die gesamte Oberfläche der so erhaltenen Struktur niedergeschlagen, um dann die zweite Siliziumschicht, den zweiten Oxidfilm, die erste Siliziumleitung und die erste Oxidfilmleitung aufeinanderfolgend anisotrop zu ätzen, und zwar unter Verwendung einer zick-zack-förmig verlaufenden Steuergate-Strukturierungsmaske, um auf diese Weise Tunnelungsoxidfilme 32, Gate-Oxidfilme 34, Steuergates 35 und Gatekappen-Isolationsfilme 36 zu erhalten. Die Floatinggates 33 überlappen sich mit den Steuergateleitungen 35 in den jeweiligen rechteckförmig ausgebildeten Bereichen der Steuergate-Leitungen 35. N-Typ-Verunreinigungsionen werden in die Oberfläche des Halbleitersubstrats 31 an beiden Seiten der gestapelten Floatinggates 33 und der Steuergateleitungen 35 im aktiven Bereich injiziert, um darin LDD-Bereiche 37 zu erhalten (LDD = Lightly Doped Drain). Sodann wird ein dritter Oxidfilm oder Nitridfilm auf die gesamte Oberfläche des Halbleitersubstrat 31 aufgebracht und zurückgeätzt, um Seitenwandstücke 38 zu bilden. Diese kommen auf dem Halbleitersubstrat 31 an beiden Seiten der gestapelten Floatinggates zu liegen und reichen bis herauf zum Gatekappen-Isolationsfilm 36. Danach werden N-Typ-Ionen mit hoher Konzentration in das Halbleitersubstrat 31 an beiden Seiten der Floatinggates 33, Steuergates 35 und Seitenwandstücke 38 im aktiven Bereich injiziert, um dort Sourcebereiche 39a und Drainbereiche 39b zu erhalten. Danach wird ein erster Zwischenschicht-Isolationsfilm 40 in Form eines vierten Oxidfilms oder eines vierten Nitridfilms auf die gesamte Oberfläche des Halbleitersubstrats 31 aufgebracht. Die Sourcebereiche 39a liegen im Halbleitersubstrat 31 zwischen den Floatinggates 33 unterhalb von Bereichen der Steuergateleitungen 35, wo diese nur einen geringeren Abstand voneinander aufweisen. Dagegen liegen die Drainbereiche 39b im Halbleitersubstrat 31 zwischen den Floatinggates 33 unter Bereichen der Steuergateleitungen 35, wo diese weiter voneinander entfernt sind.
  • Gemäß 3B wird im Anschluß daran ein erster Fotoresistfilm 41 auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht und anschließend durch Belichtung und Entwicklung strukturiert, um Bereiche zwischen den Floatinggates 33 unterhalb von Teilen der Steuergateleitungen 35 freizulegen, und zwar dort, wo die Steuergateleitungen näher beieinander liegen. Dort ist also der Abstand zwischen den Steuergateleitungen 35 schmäler. Der erste Zwischenschicht-Isolationsfilm 40 wird anisotrop geätzt, und zwar unter Verwendung des strukturierten ersten Fotoresistfilms 41 als Maske, um die Sourcebereiche 39a freizulegen.
  • Entsprechend der 3C wird danach eine elektrisch leitende Schicht 42 aus dotiertem Polysilizium oder Wolfram auf das Halbleitersubstrat 31 niedergeschlagen, um einen Kontakt mit den Sourcebereichen 39a herzustellen.
  • Sodann wird gemäß 3B ein zweiter Fotoresistfilm 43 auf die gesamte Oberfläche der so erhaltenen Struktur bzw. des Halbleitersubstrats 31 aufgebracht und durch Belichtung und Entwicklung selektiv strukturiert, um den ersten Zwischenschicht-Isolationsfilm 40 oberhalb der Drainbereiche 39b freizulegen. Im Anschluß daran wird die leitende Schicht 42 anisotrop geätzt, um nur diejenigen Bereiche des ersten Zwischenschicht-Isolationsfilms 40 oberhalb der Drainbereiche 39b freizulegen, und zwar unter Verwendung des strukturierten zweiten Fotoresistfilms 43 als Ätzmaske, so daß auf diese Weise flache Sourceleitungen 42a auf dem Halbleitersubstrat 31 erhalten werden.
  • Entsprechend 3E wird ein zweiter Zwischenschicht-Isolationsfilm 44 auf die gesamte Oberfläche des Halbleitersubstrats 31 aufgebracht.
  • Wie in 3F gezeigt, wird danach auf den zweiten Zwischenschicht-Isolationsfilm 44 ein dritter Fotoresistfilm 45 aufgebracht und durch Belichtung und Entwicklung selektiv strukturiert, um eine Ätzmaske zu erhalten. Unter Verwendung dieser Maske werden dann der zweite Zwischenschicht-Isolationsfilm 44 und der erste Zwischenschicht-Isolationsfilm 40 anisotrop geätzt, um Bitleitungs-Kontaktbereiche 48 zu erhalten.
  • Schließlich werden gemäß 3G eine Metallschicht und eine Siliziumschicht auf den zweiten Zwischenschicht-Isolationsfilm 44 aufgebracht, die in Kontakt mit den Drainbereichen 39b stehen, um eine Bitleitung 46 zu erhalten.
  • Nach der erfindungsgemäßen Ausführungsform werden folgende Vorteile erhalten. Zunächst führt die flache Leitungsausbildung der Sourcebereiche zu einer Verkleinerung des Widerstands, während andererseits der breitere Abstand zwischen den Leitungen in den Sourcebereichen eine weitere Reduktion der Zellengröße erlaubt. Nicht zuletzt ermöglicht die Reduktion einer LOCOS(lokale Oxidation von Silizium)-Teilung infolge der Zick-Zack-Anordnung der Bitleitungs-Kontaktbereiche eine weitere wirksame Reduktion der Zellengröße.

Claims (12)

  1. Flashspeicher, mit: – einer Mehrzahl von Floatinggates (33) auf einem Halbleitersubstrat (31), die in einer Richtung im Zick-Zack angeordnet sind, so dass zwischen in einer Richtung quer dazu benachbarten Floatinggates (33) unterschiedliche Abstände erhalten werden; – einer Mehrzahl von Steuergateleitungen (35), die auf den Floatinggates (33) liegen und sich zick-zack-förmig in der Richtung erstrecken, in der die Floatinggates im Zick-Zack angeordnet sind; – Sourcebereichen (39a), die jeweils im Halbleitersubstrat (31) zwischen zwei in der Querrichtung benachbarten Floatinggates (33) liegen, die näher beieinander liegen; – Drainbereichen (39b), die jeweils im Halbleitersubstrat (31) zwischen zwei in der Querrichtung benachbarten Floatinggates (33) liegen, die weiter voneinander entfernt sind; – einer flachen Sourceleitung (42a), die in Kontakt mit den Sourcebereichen (39a) steht, auf der gesamten Oberfläche ausschließlich der Drainbereiche (39b); und – einer Mehrzahl von Bitleitungen (46), die unter rechtem Winkel zu den Steuergateleitungen (35) verlaufen und jeweils in Kontakt mit den Drainbereichen (39b) stehen.
  2. Flashspeicher nach Anspruch 1, ferner mit – Source-Kontaktbereichen (47) in einem ersten Zwischenschicht-Isolationsfilm (40) zur Freilegung der Sourcebereiche (39a); und – Bitleitungs-Kontaktbereichen (48) in einem zweiten Zwischenschicht-Isolationsfilm (44) zur Freilegung der Drainbereiche (39b).
  3. Flashspeicher nach Anspruch 1, dadurch gekennzeichnet, dass sich die Floatinggates (33) mit den Steuergateleitungen (35) an jedem rechteck-förmigen Bereich der Steuergateleitungen (35) überlappen.
  4. Flashspeicher nach Anspruch 1, dadurch gekennzeichnet, dass die Drainbereiche (39b) in Zick-Zack-Anordnung in jeweiligen Bereichen liegen, bei denen jeweils ein größerer Abstand zwischen den Steuergateleitungen (35) vorhanden ist.
  5. Flashspeicher nach Anspruch 1, dadurch gekennzeichnet, dass die flache Sourceleitung (42a) so flach ausgebildet ist, dass sie die Sourcebereiche (39a) gemeinsam verbindet.
  6. Verfahren zur Herstellung eines Flashspeichers, mit folgenden Schritten: – Bilden einer Mehrzahl von Floatinggates (33) auf einem Halbleitersubstrat (31), die in einer Richtung im Zick-Zack angeordnet sind, so dass zwischen in einer Richtung quer dazu benachbarten Floatinggates (33) unterschiedliche Abstände erhalten werden; – Bilden einer Mehrzahl von Steuergateleitungen (35), die auf den Floatinggates (33) liegen und sich Zick-Zack förmig in der Richtung erstrecken, in der die Floatinggates (33) im Zick-Zack angeordnet sind; – Bildung von Source- und Drainbereichen (39a, 39b) im Halbleitersubstrat (31) an beiden Seiten der Floatinggates (33) und der Steuergateleitungen (35); – Aufbringen eines ersten Zwischenschicht-Isolationsfilms (40) auf das Halbleitersubstrat (31); – Bildung von Source-Kontaktbereichen (47) zur Freilegung der Sourcebereiche (39a), die sich jeweils zwischen zwei in der Querrichtung benachbarten Floatinggates (33) befinden, die näher beieinander liegen; – Aufbringen einer leitfähigen Schicht (42) auf dem ersten Zwischenschicht-Isolationsfilm (40), die in den Source-Kontaktbereichen (47) mit den Sourcebereichen (39a) in Kontakt steht; – Bildung einer flachen Sourceleitung (42a) durch Entfernen von Teilen der leitenden Schicht (42) oberhalb der Drainbereiche (39b); – Aufbringen eines zweiten Zwischenschicht-Isolationsfilms (44) auf das Halbleitersubstrat (31); – Bildung von Bitleitungs-Kontaktbereichen (48) zur Freilegung der Drainbereiche (39b), die sich jeweils zwischen zwei in der Querrichtung benachbarten Floatinggates (33) befinden, die weiter voneinander entfernt sind; und – Bildung von Bitleitungen (46), die die Steuergateleitungen (35) unter rechtem Winkel kreuzen und in den Bitleitungs-Kontaktbereichen (48) mit den Drainbereichen (39b) in Kontakt stehen.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das Bilden der Floatinggates (33) folgende Schritte umfasst: – Bildung erster Isolationsfilmleitungen und daraufliegender Halbleiterleitungen auf dem Halbleitersubstrat (31); – Aufbringen eines zweiten Isolationsfilms, einer Halbleiterschicht und eines dritten Isolationsfilms in dieser Reihenfolge auf die gesamte Oberfläche der resultierenden Struktur; – Ätzen des dritten Isolationsfilms, der Halbleiterschicht und des zweiten Isolationsfilms, um Gatekappen-Isolationsfilme (36), die Steuergateleitungen (35) und Gate-Isolationsfilme (34) zu erhalten, die sich zick-zack-förmig unter rechtem Winkel zu den Halbleiterleitungen erstrecken; – Ätzen der Halbleiterleitungen und der ersten Isolationsfilmleitungen unter Verwendung der Steuergateleitungen (35) als Masken, um Tunneloxidfilme (32) und die Floatinggates (33) zu erhalten, die parallel zu den Steuergateleitungen (35) angeordnet sind.
  8. Verfahren nach Anspruch 6 oder 7, ferner mit dem Schritt der Bildung von Seitenwandstücken (38) an beiden Seiten der Floatinggates (33) und der Steuergateleitungen (35) vor der Bildung von Source- und Drainbereichen (39a, 39b).
  9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die flache Sourceleitung (32a) auf einer gesamten Oberfläche des Halbleitersubstrats (31) liegt, um die Sourcebereiche (39a) gemeinsam zu verbinden.
  10. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Steuergateleitungen (35) voneinander variierende Leitungsabstände aufweisen.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Sourcebereiche (39a) in solchen Bereichen ausgebildet sind, wo die Abstände zwischen den Steuergateleitungen (35) klein sind.
  12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die in Zick-Zack-Anordnung vorliegenden Drainbereiche (39b) in Bereichen angeordnet sind, wo die Abstände zwischen den Steuergateleitungen (35) groß sind.
DE19849938.8A 1997-12-31 1998-10-29 Flashspeicher und Verfahren zu seiner Herstellung Expired - Fee Related DE19849938B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970080700A KR100277888B1 (ko) 1997-12-31 1997-12-31 플래쉬메모리및그의제조방법
KR80700/97 1997-12-31

Publications (2)

Publication Number Publication Date
DE19849938A1 DE19849938A1 (de) 1999-07-01
DE19849938B4 true DE19849938B4 (de) 2014-09-11

Family

ID=19530413

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19849938.8A Expired - Fee Related DE19849938B4 (de) 1997-12-31 1998-10-29 Flashspeicher und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (2) US6069383A (de)
KR (1) KR100277888B1 (de)
DE (1) DE19849938B4 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844600B2 (en) * 1998-09-03 2005-01-18 Micron Technology, Inc. ESD/EOS protection structure for integrated circuit devices
JP2001044391A (ja) * 1999-07-29 2001-02-16 Fujitsu Ltd 半導体記憶装置とその製造方法
DE10034083C1 (de) 2000-07-13 2002-03-14 Infineon Technologies Ag Halbleiterspeicher mit wahlfreiem Zugeriff mit reduziertem Signalüberkoppeln
KR100401513B1 (ko) * 2001-06-29 2003-10-17 주식회사 하이닉스반도체 반도체 소자의 배선 형성방법
ITMI20011411A1 (it) * 2001-07-04 2003-01-04 Lafabrica S R L Metodo per proteggere un materiale per pavimentazione o rivestimento da sostanze macchianti
JP5179692B2 (ja) * 2002-08-30 2013-04-10 富士通セミコンダクター株式会社 半導体記憶装置及びその製造方法
DE10241990B4 (de) * 2002-09-11 2006-11-09 Infineon Technologies Ag Verfahren zur Strukturierung von Schichten auf Halbleiterbauelementen
KR20040048611A (ko) * 2002-12-04 2004-06-10 삼성전자주식회사 오정렬 마진을 갖는 스플리트 게이트형 플래쉬 메모리 소자
US20040119101A1 (en) * 2002-12-23 2004-06-24 Gerhard Schrom Contact layout for MOSFETs under tensile strain
US20060068546A1 (en) * 2004-09-29 2006-03-30 Yi-Shing Chang Self-aligned non-volatile memory and method of forming the same
KR100632656B1 (ko) * 2005-05-23 2006-10-11 주식회사 하이닉스반도체 플래쉬 메모리소자의 비트라인 형성방법
KR101196462B1 (ko) * 2007-09-18 2012-11-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN102282651A (zh) * 2009-01-29 2011-12-14 国际商业机器公司 具有非平面浮动栅极的存储器晶体管及其制造方法
KR101929785B1 (ko) * 2012-01-04 2019-03-14 삼성전자주식회사 반도체 소자
US9040375B2 (en) * 2013-01-28 2015-05-26 Infineon Technologies Dresden Gmbh Method for processing a carrier, method for fabricating a charge storage memory cell, method for processing a chip, and method for electrically contacting a spacer structure
JP6217458B2 (ja) * 2014-03-03 2017-10-25 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
US10622030B1 (en) * 2018-10-28 2020-04-14 Nanya Technology Corporation Memory structure with non-straight word line

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839705A (en) * 1987-12-16 1989-06-13 Texas Instruments Incorporated X-cell EEPROM array
US5227326A (en) * 1991-12-23 1993-07-13 Texas Instruments Incorporated Method for fabricating non-volatile memory cells, arrays of non-volatile memory cells
US5303184A (en) * 1990-11-30 1994-04-12 Sony Corporation Non-volatile semiconductor memory having commonly used source or drain regions of floating gate type transistors
US5416349A (en) * 1993-12-16 1995-05-16 National Semiconductor Corporation Increased-density flash EPROM that requires less area to form the metal bit line-to-drain contacts
US5557569A (en) * 1993-10-12 1996-09-17 Texas Instruments Incorporated Low voltage flash EEPROM C-cell using fowler-nordheim tunneling
US5656840A (en) * 1994-10-03 1997-08-12 United Microelectronics Corporation Single bit erase flash EEPROM
US5679591A (en) * 1996-12-16 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd Method of making raised-bitline contactless trenched flash memory cell
US5702964A (en) * 1995-10-17 1997-12-30 Lg Semicon, Co., Ltd. Method for forming a semiconductor device having a floating gate

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1467429A (en) 1973-09-05 1977-03-16 Schmermund A Method and apparatus for producing a container
DE2440006C2 (de) 1974-08-21 1984-06-28 Focke & Co, 2810 Verden Verfahren und Vorrichtung zum Herstellen von (quaderförmigen) Klappschachteln
US4392338A (en) 1976-03-15 1983-07-12 Molins Limited Packets and the manufacture thereof
IT1069471B (it) 1976-05-06 1985-03-25 Gd Spa Dispositivo di piegatura di materiale in foglio..particolarmente di sbozzati o fustellati di cartoncino o simili da alimentare ad una macchina condizionatrice di sigarette in pacchetti del tipo con coperchio incernierato hinged lid
IT1069470B (it) 1976-05-06 1985-03-25 Gd Spa Dispositivo trasportatore per l alimentazione di tratti di materiale in foglio..paritcolarmente di sbozzati o fustellati di cartoncino o simili..ad una macchina utilizzatrice..particolarmente ad una macchina condizionatrice di sigarette in pacchetti del tipo con coperchio incernierato hinged lid
GB2091162B (en) 1981-01-16 1985-02-27 Wilkinson Sword Ltd Method of flip-top boxes
WO1982002534A1 (en) 1981-01-16 1982-08-05 Sword Ltd Wilkinson A method of,and apparatus for,manufacturing a flip-top box
DE3218639A1 (de) 1982-05-18 1983-11-24 Martin Brinkmann AG Tabak- und Cigarettenfabriken, 2800 Bremen Zuschnitt fuer eine zigarettenschachtel sowie hieraus gebildete zigarettenschachtel
DE8715474U1 (de) 1987-11-21 1988-02-18 Rotopack Gmbh Verpackungsmittelindustrie, 7000 Stuttgart, De
US4852734A (en) 1988-09-21 1989-08-01 R. J. Reynolds Tobacco Company Cigarette package
US5045489A (en) * 1989-06-30 1991-09-03 Texas Instruments Incorporated Method of making a high-speed 2-transistor cell for programmable/EEPROM devices with separate read and write transistors
JP3032240B2 (ja) * 1990-05-22 2000-04-10 富士通株式会社 半導体記憶装置
US5143282A (en) 1990-08-28 1992-09-01 Philip Morris Incorporated Apparatus and method for maintaining closed hinged lid boxes
JP2603026B2 (ja) * 1992-04-23 1997-04-23 株式会社東芝 半導体装置の製造方法
EP0573728B1 (de) * 1992-06-01 1996-01-03 STMicroelectronics S.r.l. Verfahren zur Herstellung hochintegrierter kontaktloser EPROM's
IT1263425B (it) 1993-06-01 1996-08-05 Gd Spa Dispositivo piegatore.
JP2848211B2 (ja) * 1993-10-08 1999-01-20 日本電気株式会社 不揮発性半導体記憶装置
KR0161399B1 (ko) * 1995-03-13 1998-12-01 김광호 불휘발성 메모리장치 및 그 제조방법
US5552331A (en) * 1995-07-11 1996-09-03 Advanced Micro Devices, Inc. Process for self-aligned source for high density memory
US5966601A (en) * 1997-01-21 1999-10-12 Holtek Microelectronics Inc. Method of making non-volatile semiconductor memory arrays
US6008516A (en) * 1997-07-23 1999-12-28 Texas Instruments Incorporated Non-volatile flash layout

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839705A (en) * 1987-12-16 1989-06-13 Texas Instruments Incorporated X-cell EEPROM array
US5303184A (en) * 1990-11-30 1994-04-12 Sony Corporation Non-volatile semiconductor memory having commonly used source or drain regions of floating gate type transistors
US5227326A (en) * 1991-12-23 1993-07-13 Texas Instruments Incorporated Method for fabricating non-volatile memory cells, arrays of non-volatile memory cells
US5557569A (en) * 1993-10-12 1996-09-17 Texas Instruments Incorporated Low voltage flash EEPROM C-cell using fowler-nordheim tunneling
US5416349A (en) * 1993-12-16 1995-05-16 National Semiconductor Corporation Increased-density flash EPROM that requires less area to form the metal bit line-to-drain contacts
US5656840A (en) * 1994-10-03 1997-08-12 United Microelectronics Corporation Single bit erase flash EEPROM
US5702964A (en) * 1995-10-17 1997-12-30 Lg Semicon, Co., Ltd. Method for forming a semiconductor device having a floating gate
US5679591A (en) * 1996-12-16 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd Method of making raised-bitline contactless trenched flash memory cell

Also Published As

Publication number Publication date
US6255170B1 (en) 2001-07-03
DE19849938A1 (de) 1999-07-01
KR19990060473A (ko) 1999-07-26
KR100277888B1 (ko) 2001-02-01
US6069383A (en) 2000-05-30

Similar Documents

Publication Publication Date Title
DE19849938B4 (de) Flashspeicher und Verfahren zu seiner Herstellung
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE3037431C2 (de)
DE69432568T2 (de) Selbstjustierende flash-eeprom-zelle mit doppelbit-geteiltem gat
DE102005045863B4 (de) Nichtflüchtiges Speicherbauelement und Verfahren zu seiner Herstellung
DE112005000665B4 (de) Ladungseinfangende Speicherzellenanordnung und Herstellungsverfahren
DE4140681C2 (de) Verfahren zur Herstellung eines Masken-Nur-Lesespeichers (Masken-ROM)
EP1179849A2 (de) Speicherzelle und Herstellungsverfahren
DE10228565A1 (de) Nicht-flüchtige Speichervorrichtung und Herstellungsverfahren derselben
DE19708031B4 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE3930016A1 (de) Halbleitereinrichtung mit feldabschirmtrennung
DE2454705A1 (de) Ladungskopplungsanordnung
DE19807010B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE102006058185A1 (de) EEPROM und Herstellungsverfahren
DE4123158C2 (de) Verfahren zur Herstellung von zueinander parallel ausgerichteten Leiterschichtabschnitten
DE19822523B4 (de) Nichtflüchtige Halbleiter-Speicherzelle, nichtflüchtiges Halbleiterspeicher-Bauteil und Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeicher-Bauteils
DE10246682A1 (de) Halbleiter-Vorrichtung
DE102005037029B4 (de) Verfahren zur Herstellung eines Halbleiterprodukts und Halbleiterprodukt
EP1342269B1 (de) Nichtflüchtige halbleiterspeicherzelle und verfahren zu deren herstellung
EP0596975B1 (de) Kompakte halbleiterspeicheranordnung und verfahren zu deren herstellung
DE19747589C2 (de) Nichtflüchtige Speicherzelle und nichtflüchtige Speicherzelleneinrichtung sowie Verfahren zu ihrer Herstellung
DE10260185A1 (de) Halbleiterspeicher mit vertikalen Charge-trapping-Speicherzellen und Herstellungsverfahren
DE19983274B4 (de) Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeicherbauteils
DE102021105358B4 (de) Halbleiterspeichervorrichtungen
DE4311705C2 (de) Masken-ROM-Halbleitervorrichtungen mit Fremdatombereichen zur Steuerung einer Transistor-Schwellspannung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee