DE19852430C2 - Schaltungsanordnung mit temperaturabhängiger Halbleiterbauelement-Test- und Reparaturlogik - Google Patents

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung mit temperaturabhängiger Halbleiterspeicher-Test- und Repa­ raturlogik, bei der in einem Halbleiterchip des Halbleiter­ speichers wenigstens ein Temperatursensor vorgesehen ist.

Halbleiter werden vor ihrer Auslieferung an Kunden daraufhin überprüft, ob sie bei bestimmten Temperaturen noch einwand­ frei arbeiten oder nicht. Bisher wird hierzu ein Halbleiter­ speicher in einen Tester gebracht, in welchem die auf den Halbleiterspeicher einwirkende Temperatur extern eingestellt werden kann. Ist diese Temperatur, beispielsweise 87°C, er­ reicht, so wird in dem Tester der Halbleiterspeicher auf seine Funktionsfähigkeit überprüft, wozu ihm bestimmte Test­ signale zugeführt werden.

Ist die Temperatur im Tester nicht regelbar, so sind die Testergebnisse oft nicht befriedigend, da bestimmte Eigen­ schaften eines Halbleiterspeichers stark von der Temperatur abhängen. Es ist also durchaus möglich, daß bei der Testtem­ peratur, also beispielsweise bei den bereits erwähnten 87°C, nicht alle möglichen Fehler des Halbleiterspeichers zuver­ lässig ermittelt werden können.

Aus IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, Band 5, Nr. 3, September 1997, Seiten 270-276, sind CMOS-Sensoren bekannt, die aus MOS-Schaltungen bestehen und zur Temperaturerfassung in integrierte Schaltkreise einge­ baut werden können. Auf das Testen von Speichern wird in dieser Druckschrift aber nicht eingegangen.

Schließlich ist aus DE 198 28 192 A1 eine Schaltungsanordnung zur Steuerung der Chiptemperatur eines zu testenden Halbleiterspeichers bekannt, bei der im Chip des Halbleiterspeichers wenigstens ein Temperatursensor vor­ gesehen ist. In dem Chip sind der Halbleiterspeicher und der Temperatursensor mit einer Temperatursteuereinheit verbun­ den. Damit ist es möglich, die Chiptemperatur des Halblei­ terspeichers auf verschiedene Werte einzustellen, so daß auch bei starker Temperaturabhängigkeit von bestimmten Ei­ genschaften des Halbleiterspeichers eine gute Testabdeckung erzielt werden kann.

Mit dieser bekannten Schaltungsanordnung ist es aber nicht möglich, einen gerade einem Test unterworfenen Halbleiter­ speicher sofort zu reparieren. Vielmehr kann hier eine Repa­ ratur des Halbleiterspeichers erst nach Abschluß des Tests vorgenommen werden, was beispielsweise durch die Verwendung üblicher Laserfuses bzw. -schmelzbrücken geschehen kann, welche entsprechend beim Test ermittelten Fehlstellen des Halbleiterspeichers geschossen werden.

Eine andere Möglichkeit besteht darin, einen Halbleiterspei­ cher bei jeder Inbetriebnahme des Halbleiterspeichers mit einer auf dessen Chip vorgesehenen Test- und Reparaturlogik zu testen und zu reparieren. Das heißt, die Reparatur wird hier direkt auf dem Chip des Halbleiterspeichers ausgeführt. Ein derartiges Vorgehen kann aber unbefriedigende Ergebnisse liefern, da in diesem Fall der Halbleiterspeicher nicht bei den jeweils erforderlichen Betriebstemperaturen getestet wird.

Es ist daher Aufgabe der vorliegenden Erfindung, eine Schal­ tungsanordnung mit temperaturabhängiger Halbleiterspeicher- Test- und Reparaturlogik zu schaffen, mit der der Chip des Halbleiterspeichers nach einem Test bei verschiedenen Tempe­ raturen ohne weiteres repariert werden kann.

Diese Aufgabe wird bei einer Schaltungsanordnung der ein­ gangs genannten Art erfindungsgemäß dadurch gelöst, daß in dem Halbleiterchip der Halbleiterspeicher mit dem Tempera­ tursensor und eine Selbsttest- und Reparaturlogik miteinan­ der verbunden sind.

Die Schaltungsanordnung enthält also in dem Halbleiterchip zusätzlich zu dem Halbleiterspeicher und einem Temperatur­ sensor noch eine Selbsttest- und Reparaturlogik, so daß nicht nur, wie in der Schaltungsanordnung gemäß DE 198 28 192 A1 die Betriebstemperatur für den Testvorgang einge­ stellt werden kann, sondern auch bei jeder Inbetriebnahme oder zu anderen geeigneten Zeitpunkten ohne weiteres unmit­ telbar im Anschluß an den Testvorgang eine Reparatur vorge­ nommen werden kann. Die Reparatur, also der Ersatz fehler­ hafter Speicherstellen, kann entweder permanent statisch durch Schießen entsprechender Laserfuses oder temporär durch Zuschalten redundanter Speicherelemente in gesonderten Regi­ stern erfolgen.

Die Erfindung ermöglicht so eine vorteilhafte Verbindung ei­ ner Reparatur mittels einer Selbsttest- und Reparaturlogik mit einem temperaturabhängigen Test mittels eines im Halb­ leiterchip des Halbleiterspeichers enthaltenen Temperatur­ sensors.

Im Halbleiterchip des Halbleiterspeichers sind zusätzlich noch ein Temperatursensor, beispielsweise ein temperaturab­ hängiger Oszillator, und eine Selbsttest- und Reparaturlogik (BIST) enthalten. Soll nun mittels dieser Schaltungsanord­ nung eine "Selbstreparatur" des Halbleiterspeichers ausge­ führt werden, so wird zunächst mit Hilfe des Temperatursen­ sors dessen Temperatur überprüft. Ist die dabei ermittelte Temperatur für den Test nicht geeignet, so wird vom BIST ein Temperaturänderungsbetrieb eingeschaltet. Sobald dann von dem Temperatursensor das Erreichen der geeigneten Temperatur gemeldet wird, beginnt der Selbsttest. Sollte während dieses Selbsttests die Temperatur erneut von der geeigneten Tempe­ ratur abweichen, so wird dieser Selbsttest unterbrochen, und der Temperaturänderungsbetrieb wird kurzfristig erneut ein­ geschaltet. Auf diese Weise kann zuverlässig bei der geeig­ neten Temperatur des Halbleiterspeichers getestet werden.

Nach Auffinden aller defekten Speicherzellen wird sodann im BIST eine geeignete Reparaturkonfiguration ausgerechnet, um anschließend die Reparatur, beispielsweise durch Setzen ei­ nes Registers für redundante Speicherzellen oder durch Pro­ grammieren elektrisch setzbarer Fuseblöcke, vorzunehmen. So­ bald die Reparatur des Halbleiterspeichers abgeschlossen ist, wird dieser als fehlerfrei gemeldet. Sollte eine solche Reparatur nicht möglich sein, so kann dies ebenfalls als In­ formation angezeigt werden.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild eines ersten Ausführungsbei­ spiels der erfindungsgemäßen Schaltungsanordnung und

Fig. 2 ein etwas ausführlicheres Blockschaltbild eines zweiten Ausführungsbeispiels der erfindungsgemä­ ßen Schaltungsanordnung.

In den Figuren werden sich einander entsprechende Teile je­ weils mit den gleichen Bezugszeichen versehen.

In Fig. 1 sind in einem Halbleiterchip 1 ein Halbleiterspei­ cher 2, ein in dessen Nähe vorgesehener bzw. unmittelbar an­ grenzender Temperatursensor 3 und eine Selbsttest- und Repa­ raturlogik 4 integriert. Der Temperatursensor, der aus der oben erwähnten bekannten CMOS-Schaltung bestehen kann, mißt die Temperatur des Halbleiterchips 1 im Bereich des Halblei­ terspeichers 2 und übermittelt diese Temperatur an die Selbsttest- und Reparaturlogik 4, wie dies durch einen Pfeil 5 veranschaulicht ist. Liegt die durch den Temperatursensor 3 festgestellte Temperatur des Halbleiterchips 1 im Bereich der Testtemperatur, so leitet die Selbsttest- und Reparatur­ logik 4 einen Testmodus ein, wie dies durch einen Pfeil 6 angedeutet ist. Liegt die durch den Temperatursensor 3 fest­ gestellte Temperatur des Halbleiterchips 1 außerhalb des Be­ reiches der Testtemperatur, so wird von der Selbsttest- und Reparaturlogik 4 entweder die Temperatur des Halbleiterchips 1 hochgefahren oder abgesenkt (vgl. Pfeil 7).

Mittels der Selbsttest- und Reparaturlogik 4 können so ohne weiteres verschiedene Bereiche für die Testtemperatur einge­ stellt werden, so daß der Halbleiterspeicher 2 bei verschie­ denen Testtemperaturen auf seine Zuverlässigkeit überprüft werden kann. Es ist damit also eine große Testabdeckung zu erzielen, so daß auch Eigenschaften eines Halbleiterspei­ chers, die stark temperaturabhängig sind, zuverlässig über­ prüft werden können.

Wird nun bei dem von der Selbsttest- und Reparaturlogik 4 vorgenommenen Test des Halbleiterspeichers 2 ein Fehler festgestellt, welcher beispielsweise im Auffinden einer oder mehrerer defekter Speicherzellen bestehen kann, so rechnet die Selbsttest- und Reparaturlogik 4 eine Reparaturkonfigu­ ration aus und nimmt anschließend die Reparatur vor, indem in üblicher Weise beispielsweise Fuses eines redundanten Speicherzellenfeldes im Halbleiterspeicher 2 geschossen wer­ den. Diese Reparatur ist durch einen Pfeil 8 veranschau­ licht.

Nach Abschluß der Reparatur wird der nunmehr fehlerfreie Halbleiterspeicher 2 freigegeben (Pfeil 14) oder als nicht reparierbar (Pfeil 15) nach außen gemeldet.

Der oben erläuterte Test- und Reparaturvorgang an dem Halb­ leiterspeicher 2 kann über ein in den Halbleiterchip 1 ein­ gespeistes BIST-Startsignal (vgl. Pfeil 13) jederzeit ausge­ löst werden, so daß es ohne weiteres möglich ist, bei jeder Inbetriebnahme des Halbleiterspeichers 2 oder zu anderen ge­ eigneten Zeitpunkten diesen Test- und Reparaturvorgang aus­ zuführen. Wie bereits erwähnt wurde, kann anstelle einer statischen Reparatur gegebenenfalls auch eine temporäre Re­ paratur mittels gesonderten elektrischen Speicherelementen in der Form von Registern vorgenommen werden.

Fig. 2 zeigt ein weiteres Ausführungsbeispiel der erfin­ dungsgemäßen Schaltungsanordnung, bei dem der Temperatursen­ sor 3 in der Nähe des Halbleiterspeichers 2 vorgesehen ist. Hier ist auch eine selbstverständlich beim Ausführungsbei­ spiel der Fig. 1 ebenfalls vorhandene Schnittstelle 16 des Halbleiterspeichers 2 gesondert dargestellt. Der Temperatur­ sensor kann beispielsweise Temperaturbereiche bis 25°C, 25°C bis 75°C, 75°C bis 125°C und über 125°C haben. Diese vier Temperaturbereiche können dann digital beispielsweise mit "00", "01", "10" bzw. "11" dargestellt werden. An die Selbsttest- und Reparaturlogik 4 aus einer Selbsttestlogik 10 und einer Reparaturlogik 11 werden entsprechende Digital­ werte über einen 2-Bit-Bus (vgl. Pfeil 5) geliefert. Die Einleitung eines Testmodus erfolgt sodann über einen Bus (vgl. Pfeil 6), sofern die gemeldete Temperatur in dem von der Selbsttestlogik 10 vorgegebenen Bereich liegt. Trifft dies nicht zu, so wird die Chiptemperatur entsprechend geän­ dert (vgl. Pfeil 7).

Die während eines Tests im Halbleiterspeicher 2 ermittelten Daten werden über einen Bus (vgl. Pfeil 9) an die Selbst­ testlogik 10 gespeist und dort in einem Vergleicher 12 über­ prüft. Werden Fehler festgestellt, so werden entsprechende redundante Speicherzellen im Halbleiterspeicher 2 gesetzt (vgl. Pfeil 8). Dabei ist es möglich, die redundanten Spei­ cherzellen durch Setzen von entsprechenden Registern einzu­ blenden. Eine andere Möglichkeit besteht darin, daß die Selbsttest- und Reparaturlogik 4 redundante Speicherzellen durch Programmierung nicht-flüchtiger Speicherelemente (bei­ spielsweise EPROM, Flash-Speicher, elektrische Fuses) setzt. Die erfindungsgemäße Schaltungsanordnung ist in vorteilhaf­ ter Weise bei DRAMs usw. anwendbar.

Claims (8)

1. Schaltungsanordnung mit temperaturabhängiger Halbleiter­ speicher-Test- und Reparaturlogik, bei der in einem Halb­ leiterchip (1) eines Halbleiterspeichers (2) wenigstens ein Temperatursensor (3) vorgesehen ist, dadurch gekennzeichnet, daß in dem Halbleiterchip (1) der Halbleiterspeicher (2) mit dem Temperatursensor (3) und eine Selbsttest- und Repara­ turlogik (4) miteinander verbunden sind.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Selbsttest- und Reparaturlogik (4) eine Tempera­ tursteuereinheit enthält.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Temperatursteuereinheit in einen Temperaturände­ rungsbetrieb schaltet, wenn der Temperatursensor (3) ei­ nen außerhalb des Testtemperaturbereiches liegenden Tem­ peraturwert für die Temperatur des Halbleiterchips (1) ermittelt.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Selbsttest- und Reparaturlogik (4) einen Mikro­ prozessor als Selbsttestlogik (10) und eine Reparaturlo­ gik (11) umfaßt.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß in der Selbsttestlogik (10) ein Vergleicher (12) ent­ halten ist.

6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Selbsttest- und Reparaturlogik (4) redundante Speicherzellen im Halbleiterspeicher (2) setzt (Pfeil 8).

7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Selbsttest- und Reparaturlogik (4) redundante Speicherzellen durch Setzen von Registern einblendet.

8. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Selbsttest- und Reparaturlogik redundante Spei­ cherzellen durch Programmierung nicht-flüchtiger Spei­ cherelemente setzt.