DE19914207A1 - A/D-Wandlerschaltung - Google Patents
A/D-WandlerschaltungInfo
- Publication number
- DE19914207A1 DE19914207A1 DE19914207A DE19914207A DE19914207A1 DE 19914207 A1 DE19914207 A1 DE 19914207A1 DE 19914207 A DE19914207 A DE 19914207A DE 19914207 A DE19914207 A DE 19914207A DE 19914207 A1 DE19914207 A1 DE 19914207A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- converter
- sample
- signal
- signal paths
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/188—Multi-path, i.e. having a separate analogue/digital converter for each possible range
Abstract
A/D-Wandlerschaltung DOLLAR A - mit einer Vor-Abtast-und-Halte-Schaltung (2) zum Erfassen und Zwischenspeichern eines zugeführten analogen Eingangssignals (e) und zum Ausgeben des zwischengespeicherten Eingangssignals (e), DOLLAR A - mit mindestens zwei der Vor-Abtast-und-Halte-Schaltung (2) nachgeordneten, zueinander parallelgeschalteten Signalwegen (4, 5), in denen das von der Vor-Abtast-und-Halte-Schaltung (2) ausgegebene zwischengespeicherte Eingangssignal (e) festen, voneinander verschiedenen Verstärkungen unterworfen wird, und DOLLAR A - mit einer den Signalwegen (4, 5) nachgeordneten Auswahlschaltung (7) zum Durchschalten genau eines der Signalwege (4, 5) auf einen der Auswahlschaltung (7) nachgeordneten A/D-Wandler (11).
Description
Die vorliegende Erfindung betrifft eine A/D-Wandlerschaltung.
Aus der US-PS 5 546 081 ist eine Analog/Digital-Wandlerschal
tung zum Digitalisieren eines amplitudenmodulierten analogen
Hochfrequenzsignals bekannt. Die A/D-Wandlerschaltung besteht
aus einem A/D-Wandler mit vorgeschaltetem, steuerbarem Ver
stärker und nachgeschaltetem digitalen Dividierer. Die Ver
stärkung des steuerbaren Verstärkers und die Division des Di
vidierers kompensieren einander. Die Steuersignale für den
Verstärker und dem Dividierer werden von einem Pegelerken
nungsglied ermittelt und dem Verstärker und dem Dividierer
vorgegeben.
Die bekannte A/D-Wandlerschaltung ist insofern nachteilig,
als an die Linearität der Digitalisierung hohe Anforderungen
zu stellen sind. Diese können nur dann erfüllt werden, wenn
der Verstärker mit konstanten und genau einstellbaren Ver
stärkungsfaktoren arbeitet und der A/D-Wandler sehr linear
arbeitet. Ein weiteres, schwerwiegendes Problem besteht dar
in, daß bei Änderungen der Verstärkung diese sehr schnell
eingestellt werden muß.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine
A/D-Wandlerschaltung anzugeben, die ohne hochgenau arbeitende
Komponenten auskommt und dennoch in einem großen Dynamikbe
reich eine hohe Linearität von Eingangs- zu Ausgangssignal
liefert.
Die Aufgabe wird gelöst durch eine A/D-Wandlerschaltung
- - mit einer Vor-Abtast-und-Halte-Schaltung (Sample & Hold- Schaltung) zum Erfassen und Zwischenspeichern eines zuge führten analogen Eingangssignals und zum Ausgeben des zwi schengespeicherten Eingangssignals,
- - mit mindestens zwei der Vor-Abtast-und-Halte-Schaltung nachgeordneten, zueinander parallelgeschalteten Signalwe gen, in denen das von der Vor-Abtast-und-Halte-Schaltung ausgegebene zwischengespeicherte Eingangssignal festen, voneinander verschiedenen Verstärkungen unterworfen wird, und
- - mit einer den Signalwegen nachgeordneten Auswahlschaltung zum Durchschalten genau eines der Signalwege auf einen der Auswahlschaltung nachgeordneten A/D-Wandler.
Wenn die Verstärkung in einem der Signalwege gleich eins ist,
ist der Aufbau der A/D-Wandlerschaltung besonders einfach. In
dem anderen der Signalwege kann die Verstärkung wahlweise
größer oder kleiner eins sein.
Wenn die Verstärkung kleiner eins ist, ist sie auf besonders
einfache Weise mit rein passiven Komponenten (z. B. einer Wi
derstands-Teilerschaltung) realisierbar. Gegebenenfalls kann
es aber erforderlich sein, vor oder hinter der Vor-Abtast-
und-Halte-Schaltung eine Vorverstärkung des analogen Ein
gangssignals vorzunehmen.
Wenn zwischen der Auswahlschaltung und dem A/D-Wandler eine
Nach-Abtast-und-Halte-Schaltung angeordnet ist, kann die A/D-
Wandlerschaltung eine höhere Datenrate verarbeiten. Die Ab
tast-und-Halte-Schaltungen können dabei gleich ausgebildet
sein.
Wenn dem A/D-Wandler zur Korrektur von Wandlungsfehlern eine
Korrekturschaltung nachgeordnet ist, ist eine Kompensation
von Linearitätsfehlern des A/D-Wandlers möglich.
Wenn die Auswahlschaltung mit der Korrekturschaltung verbun
den ist, kann zusammen mit der Linearitätskorrektur zugleich
auch der Wertebereich des digitalisierten Signals eingestellt
werden. Zur Kompensation einer durch die A/D-Wandlung bewirk
ten Wandlungszeit ist dabei vorzugsweise zwischen der Aus
wahlschaltung und der Korrekturschaltung ein Verzögerungsele
ment angeordnet.
Die erfindungsgemäße A/D-Wandlerschaltung kann insbesondere
in einer Empfangseinrichtung einer Magnetresonanzeinrichtung
verwendet werden.
Weitere Vorteile und Einzelheiten ergeben sich aus der nach
folgenden Beschreibung eines Ausführungsbeispiels. Dabei zei
gen in Prinzipdarstellung
Fig. 1 eine A/D-Wandlerschaltung,
Fig. 2 eine weitere A/D-Wandlerschaltung,
Fig. 3 ein Ansteuerungsdiagramm und
Fig. 4 eine Magnetresonanzeinrichtung
Gemäß Fig. 1 weist eine allgemein mit 1 bezeichnete A/D-Wand
lerschaltung eine Vor-Abtast-und-Halte-Schaltung 2 (Sample
and-Hold-Speicher) auf. Sie dient dem Erfassen und Zwischen
speichern eines analogen Eingangssignals e, das über den Ein
gang 3 in die Vor-Abtast-und-Halte-Schaltung 2 eingespeichert
werden kann.
Der Vor-Abtast-und-Halte-Schaltung 2 sind zwei Signalwege 4,
5 nachgeordnet, welche zueinander parallelgeschaltet sind.
Die Vor-Abtast-und-Halte-Schaltung 2 gibt das zwischengespei
cherte Eingangssignal e auf beide Signalwege 4, 5 aus. In den
Signalwegen 4, 5 wird das Eingangssignal e festen, voneinan
der verschiedenen Verstärkungen unterworfen. Gemäß Fig. 1 ist
die Verstärkung im Signalweg 4 wegen des Verstärkers 6 größer
eins, im Signalweg 5 gleich eins.
Das Ausgangssignal des Verstärkers 6 wird auch einer Pegeler
fassungsschaltung 9 zugeführt, die der Auswahlschaltung 7 zu
geordnet ist. Wenn die Pegelerfassungsschaltung 9 detektiert,
daß das verstärkte Eingangssignal oberhalb eines Grenzpegels
p0 liegt, wird die Auswahlschaltung 7 derart angesteuert, daß
das unverstärkte Eingangssignal e von der Auswahlschaltung 7
durchgeschaltet wird. Ansonsten wird von der Auswahlschaltung
7 das verstärkte Eingangssignal durchgeschaltet. Es wird also
stets genau einer der Signalwege 4, 5 durchgeschaltet.
Das durchgeschaltete Signal wird einer Nach-Abtast-und-Halte-
Schaltung 10 zugeführt. Die Nach-Abtast-und-Halte-Schaltung
10 kann dabei genauso ausgebildet sein wie die Vor-Abtast-
und-Halte-Schaltung 2. Von der Nach-Abtast-und-Halte-Schal
tung 10 wird das durchgeschaltete Signal einem A/D-Wandler 11
zugeführt. Dieser digitalisiert das ihm zugeführte Analogsi
gnal mit einer Genauigkeit von z. B. 12 Bit.
Das vom A/D-Wandler 11 digitalisierte Signal wird einer Kor
rekturschaltung 12 zugeführt. Dieses korrigiert eine etwaige
Nichtlinearität des A/D-Wandlers 11. Der Korrekturschaltung
12 ist ferner über ein Verzögerungselement 13 mit der Pegel
erfassungsschaltung 9 verbunden. Das Verzögerungselement 13
dient der Kompensation einer Wandlungszeit T, welcher der
A/D-Wandler 11 benötigt, um das ihm zugeführte Analogsignal
in einen Digitalwert umzuwandeln.
Der Korrekturschaltung 12 werden also gemäß Fig. 1 insgesamt
13 Bit zugeführt, nämlich 12 Bit vom A/D-Wandler 11 und ein
Bit vom Verzögerungselement 13. Die Korrekturschaltung 12 hat
eine Ausgangsbreite von 16 Bit. Wenn die Auswahlschaltung 7
das verstärkte Eingangssignal durchgeschaltet hat, gibt die
Korrekturschaltung 12 ein Signal aus, bei dem die vier
höchstwertigen Bit null sind. Die 12 niederwertigen Bit wer
den durch das - gegebenenfalls korrigierte - Ausgangssignal
des A/D-Wandlers 11 bestimmt. Wenn hingegen von der Auswahl
schaltung 7 das unverstärkte Eingangssignal e durchgeschaltet
wird, bestimmt das Ausgangssignal des A/D-Wandlers 11 die 12
höchstwertigen Bit des von der Korrekturschaltung 12 ausgege
benen Signals. Die vier niedrigstwertigen Bit sind dann null.
Aus Fig. 1 ist ferner ersichtlich, daß die A/D-Wandlerschal
tung 1 einen Taktgeber 14 aufweist. Mittels des Taktgebers 14
werden die Abtast-und-Halte-Schaltungen 2, 10, der A/D-Wand
ler 11 und die Korrekturschaltung 12 getaktet. Die Taktung
erfolgt mit einer Abtastrate, welche weit oberhalb 1 MHz
liegt. Vorzugsweise liegt die Abtastrate zwischen 5 MHz und
100 MHz.
In Fig. 3 ist die Taktung der Abtast-und-Halte-Schaltungen 2,
10 dargestellt. Der Buchstabe S steht dabei in Fig. 3 für
Sample, d. h. Einspeichern des Eingangssignals e, H für Hold
bzw. Halten des Eingangssignals e. Mit t ist die Zeitachse
bezeichnet. Ergänzend sind in Fig. 3 auch die Taktsignale dar
gestellt, bei denen der A/D-Wandler 11 ein neues Eingangs
signal e übernimmt. In den Taktpausen erfolgt dann die Digi
talisierung des Eingangssignals e.
Aufgrund der Pipelinestruktur der A/D-Wandlerschaltung 1 mit
zwei Abtast-und-Halte-Schaltungen 2, 10 kann der A/D-Wandler
11 ein bereits abgetastetes Eingangssignal e wandeln, während
das Eingangssignal e neu abgetastet wird und die Signalwege
4, 5 und die Auswahlschaltung 7 durchläuft. Die Einschwing
zeiten des Verstärkers 6 sowie der Auswahlschaltung 7 dürfen
somit fast ebenso lang sein wie die Wandlungszeit T des A/D-
Wandlers 11.
In Fig. 2 ist eine weitere Ausführungsform der erfindungsgemä
ßen A/D-Wandlerschaltung 1 dargestellt. Gleiche Elemente sind
dabei mit den gleichen Bezugszeichen versehen. Die A/D-Wand
lerschaltung 1 gemäß Fig. 2 unterscheidet sich von der A/D-
Wandlerschaltung 1 gemäß Fig. 1 dadurch, daß im einen Signal
weg 4 die Verstärkung gleich eins ist, während im anderen
Signalweg 5 eine Abschwächung des Signals erfolgt, der Ver
stärker 6 also mit einer Verstärkung kleiner eins arbeitet.
Dadurch kann der Verstärker 6 mit rein passiven Elementen
aufgebaut werden, z. B. als Widerstands-Teilerschaltung.
Falls erforderlich, kann das Eingangssignal e vor der Vor
Abtast-und-Halte-Schaltung 2 mittels eines Vorverstärkers 15
verstärkt werden.
Die erfindungsgemäße A/D-Wandlerschaltung 1 kann für ver
schiedene Anwendungszwecke eingesetzt werden. Besonders vor
teilhaft aber ist, wie in Fig. 4 dargestellt, die Verwendung
in einer Empfangseinrichtung 16 einer Magnetresonanzeinrich
tung 17. Die Magnetresonanzeinrichtung 17 weist einen Magnet
feldsender 18 und einen Magnetfeldempfänger 19 auf. Das Si
gnal des Magnetfeldsenders 18 regt ein Objekt 20, das einem
Grundmagnetfeld B ausgesetzt ist, zu Magnetresonanzen an.
Dieses Magnetresonanzsignal wird dann vor einer digitalen
Weiterverarbeitung über die A/D-Wandlerschaltung 1 gemäß Fig.
1 bzw. Fig. 2 geführt.
Claims (10)
1. A/D-Wandlerschaltung
- - mit einer Vor-Abtast-und-Halte-Schaltung (2) zum Erfas sen und Zwischenspeichern eines zugeführten analogen Eingangssignals (e) und zum Ausgeben des zwischenge speicherten Eingangssignals (e),
- - mit mindestens zwei der Vor-Abtast-und-Halte-Schaltung (2) nachgeordneten, zueinander parallelgeschalteten Signalwegen (4, 5), in denen das von der Vor-Abtast- und-Halte-Schaltung (2) ausgegebene zwischengespeicher te Eingangssignal (e) festen, voneinander verschiedenen Verstärkungen unterworfen wird, und
- - mit einer den Signalwegen (4, 5) nachgeordneten Aus wahlschaltung (7) zum Durchschalten genau eines der Signalwege (4, 5) auf einen der Auswahlschaltung (7) nachgeordneten A/D-Wandler (11).
2. A/D-Wandlerschaltung nach Anspruch 1,
dadurch gekennzeichnet,
daß die Verstärkung in einem der Signalwege (4, 5) gleich
eins ist.
3. A/D-Wandlerschaltung nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die Verstärkung in einem der Signalwege (4, 5) klei
ner eins ist.
4. A/D-Wandlerschaltung nach Anspruch 1, 2 oder 3,
dadurch gekennzeichnet,
daß die Verstärkung in einem der Signalwege (4, 5) größer
eins ist.
5. A/D-Wandlerschaltung nach einem der obigen Ansprüche,
dadurch gekennzeichnet,
daß zwischen der Auswahlschaltung (7) und dem A/D-Wandler
(11) eine Nach-Abtast-und-Halte-Schaltung (10) angeordnet
ist.
6. A/D-Wandlerschaltung nach Anspruch 5,
da durch gekennzeichnet,
daß die Abtast-und-Halte-Schaltungen (2, 10) gleich aus
gebildet sind.
7. A/D-Wandlerschaltung nach einem der obigen Ansprüche,
dadurch gekennzeichnet,
daß dem A/D-Wandler (11) zur Korrektur von Wandlungsfeh
lern eine Korrekturschaltung (12) nachgeordnet ist.
8. A/D-Wandlerschaltung nach Anspruch 7,
dadurch gekennzeichnet,
daß die Auswahlschaltung (9) mit der Korrekturschaltung
(12) verbunden ist.
9. A/D-Wandlerschaltung nach Anspruch 8,
dadurch gekennzeichnet,
daß zur Kompensation einer für die A/D-Wandlung benötig
ten Wandlungszeit (T) zwischen der Auswahlschaltung (9)
und der Korrekturschaltung (12) ein Verzögerungselement
(13) angeordnet ist.
10. A/D-Wandlerschaltung nach einem der obigen Ansprüche,
dadurch gekennzeichnet,
daß sie in einer Empfangseinrichtung (16) einer Magnetre
sonanzeinrichtung (17) verwendet wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19914207A DE19914207C2 (de) | 1999-03-29 | 1999-03-29 | A/D-Wandlerschaltung |
US09/538,358 US6285305B1 (en) | 1999-03-29 | 2000-03-29 | Analog-to-digital converter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19914207A DE19914207C2 (de) | 1999-03-29 | 1999-03-29 | A/D-Wandlerschaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19914207A1 true DE19914207A1 (de) | 2000-10-12 |
DE19914207C2 DE19914207C2 (de) | 2003-02-27 |
Family
ID=7902815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19914207A Expired - Fee Related DE19914207C2 (de) | 1999-03-29 | 1999-03-29 | A/D-Wandlerschaltung |
Country Status (2)
Country | Link |
---|---|
US (1) | US6285305B1 (de) |
DE (1) | DE19914207C2 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10005605B4 (de) * | 2000-02-09 | 2004-04-08 | Infineon Technologies Ag | Analoge Vorstufe |
DE102004050088B4 (de) * | 2004-10-14 | 2010-05-06 | Siemens Ag | Verfahren und Vorrichtung zum Übertragen von Signalen |
WO2008078303A2 (en) * | 2006-12-22 | 2008-07-03 | Koninklijke Philips Electronics N.V. | Sample-dependent amplification of magnetic resonance signal |
JP2010193041A (ja) * | 2009-02-17 | 2010-09-02 | Renesas Electronics Corp | A/d変換回路及びサンプルホールドタイミング調整方法 |
CN103135079B (zh) * | 2011-11-30 | 2015-11-25 | 西门子(深圳)磁共振有限公司 | 磁共振信号的接收方法、接收系统及磁共振成像系统 |
US11901909B2 (en) * | 2022-05-20 | 2024-02-13 | Qualcomm Incorporated | Dynamic range adjustment for analog-to-digital converter (ADC) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4739307A (en) * | 1984-01-31 | 1988-04-19 | Analogic Corporation | Multichannel predictive gain amplifier system |
DE4319256A1 (de) * | 1993-06-09 | 1994-12-15 | Siemens Ag | Analog-Digital-Wandlerschaltung mit hoher Dynamik |
US5422643A (en) * | 1993-02-24 | 1995-06-06 | Antel Optronics Inc. | High dynamic range digitizer |
US5844512A (en) * | 1997-07-28 | 1998-12-01 | Hewlett-Packard Company | Autoranging apparatus and method for improved dynamic ranging in analog to digital converters |
EP0911976A1 (de) * | 1997-10-09 | 1999-04-28 | THOMSON multimedia | Anordnung zur Analog/Digital-Wandlung mit Abtast- und Halteschaltung |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2441956A1 (fr) | 1978-11-17 | 1980-06-13 | Inst Francais Du Petrole | Methode d'amplification de signaux multiplexes et dispositif de mise en oeuvre |
JP2533062Y2 (ja) * | 1987-07-03 | 1997-04-16 | ヤマハ株式会社 | アナログディジタル変換回路 |
FR2649212B1 (fr) * | 1989-06-28 | 1991-10-18 | Inst Francais Du Petrole | Methode et dispositif d'acquisition permettant une numerisation precise de signaux analogiques |
US5760727A (en) * | 1996-08-26 | 1998-06-02 | Primax Electronics Ltd. | Method for synchronizing scanning speed and data transmission speed of a scanner |
US6094153A (en) * | 1998-02-25 | 2000-07-25 | Intel Corporation | Analog-to-digital converter circuit |
-
1999
- 1999-03-29 DE DE19914207A patent/DE19914207C2/de not_active Expired - Fee Related
-
2000
- 2000-03-29 US US09/538,358 patent/US6285305B1/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4739307A (en) * | 1984-01-31 | 1988-04-19 | Analogic Corporation | Multichannel predictive gain amplifier system |
US5422643A (en) * | 1993-02-24 | 1995-06-06 | Antel Optronics Inc. | High dynamic range digitizer |
DE4319256A1 (de) * | 1993-06-09 | 1994-12-15 | Siemens Ag | Analog-Digital-Wandlerschaltung mit hoher Dynamik |
US5546081A (en) * | 1993-06-09 | 1996-08-13 | Siemens Aktiengesellschaft | Analog-to-digital converter circuit having high dynamics |
US5844512A (en) * | 1997-07-28 | 1998-12-01 | Hewlett-Packard Company | Autoranging apparatus and method for improved dynamic ranging in analog to digital converters |
EP0911976A1 (de) * | 1997-10-09 | 1999-04-28 | THOMSON multimedia | Anordnung zur Analog/Digital-Wandlung mit Abtast- und Halteschaltung |
Also Published As
Publication number | Publication date |
---|---|
US6285305B1 (en) | 2001-09-04 |
DE19914207C2 (de) | 2003-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3640672C2 (de) | ||
DE102006059421B4 (de) | Verfahren zur Verarbeitung von Offset-behafteten Sensorsignalen sowie für die Durchführung des Verfahrens ausgebildete Sensoranordnung | |
EP2504920B1 (de) | Digitaler ladungsverstärker und verfahren zum wandeln von ladungssignalen in digitale signale | |
DE102006051365B4 (de) | Messverstärkungsvorrichtung und -verfahren | |
DE102017124083A1 (de) | Analog-digital-umsetzer | |
EP1250762B1 (de) | Analog-digital-wandler | |
DE10007408A1 (de) | Analog/Digital-Wandlerschaltungsanordnung | |
DE19914207A1 (de) | A/D-Wandlerschaltung | |
DE3820174A1 (de) | Schaltungsanordnung zur analog-digital-umsetzung | |
DE3337041C1 (de) | Schaltungsvorrichtung zur Logarithmierung und Digitalisierung analoger Signale | |
DE102005026928A1 (de) | Verfahren und Vorrichtung zur Analog-Digital-Wandlung eines Eingangssignals mit hoher Dynamik | |
DE102011079211B3 (de) | Verfahren und Anordnung zur inkrementellen Delta-Sigma-Analog-Digitalwandlung | |
DE19509815C1 (de) | Schaltung zur Speisung einer Wheatstoneschen Brücke mit einer Rechteckwechselspannung | |
DE4321621C1 (de) | Schaltungsanordnung zur Signalverarbeitung | |
DE2939617C2 (de) | Vorrichtung zur schnellen und verzerrungsfreien Umwandlung der von einem Detektor erzeugten analogen Ultraschallprüfsignale in digitale Signale | |
EP2756599B1 (de) | Verfahren zum verstärken eines zur fahrzeugumfelddetektion geeigneten echosignals und vorrichtung zum durchführen des verfahrens | |
EP0446418B1 (de) | Füllstandsgeber | |
DE102014204518A1 (de) | Schaltungsanordnung, Analog-Digital-Wandler, Gradientenverstärker und Verfahren zur Unterdrückung von Offset, Offsetdrift und 1/f-Rauschen einer der Analog-Digital-Konvertierung | |
EP1732309A1 (de) | Vorrichtung zur Ermittlung eines Maßes für eine Signaländerung und Verfahren zur Phasenregelung | |
EP0378777A2 (de) | Anordnung zur Umsetzung analoger Signale in digitale | |
EP0942564A2 (de) | Verfahren zur Detektion eines gepulsten Nutzsignals | |
DE4339784A1 (de) | Verfahren und Vorrichtung zur zeitkorrelierten Einzelphotonenzählung mit hoher Registrierrate | |
DE10005605B4 (de) | Analoge Vorstufe | |
DE102021214608B3 (de) | Optische Sensoreinrichtung und Verfahren zur Ermittlung von Degenerationen eines optischen Sensors einer optischen Sensoreinrichtung | |
DE102018126603B4 (de) | Rauschformungs-Analog/Digital-Umsetzer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |