DE19919955A1 - Halbleitervorrichtung mit hoher Spannungsfestigkeit - Google Patents

Halbleitervorrichtung mit hoher Spannungsfestigkeit

Info

Publication number
DE19919955A1
DE19919955A1 DE19919955A DE19919955A DE19919955A1 DE 19919955 A1 DE19919955 A1 DE 19919955A1 DE 19919955 A DE19919955 A DE 19919955A DE 19919955 A DE19919955 A DE 19919955A DE 19919955 A1 DE19919955 A1 DE 19919955A1
Authority
DE
Germany
Prior art keywords
region
electrode
source
drain
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19919955A
Other languages
English (en)
Inventor
Akihiko Teshigahara
Akiyoshi Asai
Kunihiro Onoda
Hiroyasu Itou
Ryuichirou Abe
Toshio Sakakibara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP12086798A external-priority patent/JP3509552B2/ja
Priority claimed from JP10138322A external-priority patent/JPH11330383A/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE19919955A1 publication Critical patent/DE19919955A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

Gemäß der vorliegenden Erfindung ist ein von einem Graben (25) umgebener Inselbereich in einem SOI-Substrat vorgesehen. Der Inselbereich (25) ist weiterhin von einem Pufferbereich (28) mit einer Pufferbereichskontaktschicht (36) umgeben. In dem Inselbereich ist ein Sourcebereich (32, 33) ringförmig um einen Drainbereich (35) vorgesehen und Source- und Drainelektroden (40, 42) sind auf den Source- bzw. den Drainbereichen (32, 33, 35) vorgesehen. Eine ringförmige Hilfselektrode (41) ist derart mit der Sourceelektrode (40) ausgebildet, daß sie sich über dem Graben (25) ausdehnt. Demgemäß kann eine Spannung, die an die Sourceelektrode (40) angelegt ist, an die Hilfselektrode (41) angelegt werden, so daß eine Konzentration eines elektrischen Felds zwischen dem Pufferbereich (28) und der Sourceelektrode (40) abgeschwächt wird.

Description

Die vorliegende Erfindung betrifft eine Halbleitervor­ richtung, die ein Halbleitersubstrat, einen Inselbereich, der von einem Graben zur Isolation auf dem Halbleiter­ substrat umgeben ist, einen in dem Inselbereich ausgebil­ deten lateralen MOSFET und einen Pufferbereich beinhaltet, der um den Inselbereich zum Verhindern einer elektrischen Interferenz zwischen dem MOSFET und anderen Elementen ange­ ordnet ist.
Ein LDMOS bzw. lateraler doppelt diffundierter MOSFET ist als ein MOSFET mit einer hohen Spannungsfestigkeit be­ kannt. Wenn mehrere LDMOSs mit einer hohen Spannungsfestig­ keit auf dem gleichen Halbleitersubstrat vorgesehen sind oder wenn ein LDMOS und ein logisches Schaltungselement auf dem gleichen Halbleitersubstrat als ein monolithisches IC ausgebildet sind, wird ein Pufferbereich im allgemeinen an einem Umfang des LDMOS ausgebildet, um eine elektrische In­ terferenz von anderen Elementen zu verhindern. Zum Beispiel zeigen die Fig. 1 und 2 eine Halbleitervorrichtung, die einen derartigen Pufferbereich beinhaltet.
Die in den Fig. 1 und 2 gezeigte Halbleitervorrich­ tung ist ein P-Kanal-LDMOS und weist eine SOI-Struktur auf, die aus einer Siliziumschicht 1 besteht, die über einem Si­ liziumoxidfilm 3 als einen Isolationsfilm auf einem Sili­ ziumträgersubstrat 2 ausgebildet ist. Die Siliziumschicht 1 beinhaltet eine Siliziuminselschicht 1a, die durch einen Graben 4 von anderen Elementausbildungsbereichen isoliert ist. Der Graben 4 ist mit einem Siliziumoxidfilm und Poly­ silizium zur Isolation gefüllt. Eine Schicht 5 zum Abschwä­ chen eines elektrischen Felds mit einer niedrigen Störstel­ lenkonzentration ist in einem unteren Teil der Silizium­ inselschicht 1a ausgebildet, der den Siliziumoxidfilm 3 be­ rührt. Die Störstellenkonzentration der Schicht 5 zum Abschwächen eines elektrischen Felds wird derart gesteuert, daß sie äußerst klein ist, so daß die Schicht 5 zum Ab­ schwächen im wesentlichen als ein eigenleitender Halbleiter wirkt.
Eine aus einer P⁻-Schicht bestehende Driftschicht 6 ist in einem oberen Teil der Siliziuminselschicht 1a mit einer niedrigen Störstellenkonzentration ausgebildet, welche hö­ her als diejenige der Schicht 5 zum Abschwächen eines elek­ trischen Felds ist. Eine aus einer P⁺-Schicht bestehende Drainkontaktschicht 7 ist in einem Oberflächenabschnitt der Driftschicht 6 ausgebildet und eine Drainelektrode 7a ist auf der Drainkontaktschicht 7 ausgebildet.
Eine ringförmige N-Mulde 8a, die sich in die Schicht 5 zum Abschwächen eines elektrischen Felds ausdehnt, und eine ringförmige Kanal-N-Mulde 8b sind konzentrisch um die Drainkontaktschicht 7 in der Siliziuminselschicht 1a ausge­ bildet. Die N-Mulde 8b ist bezüglich eines Gatepolysili­ ziums 9 selbstjustiert. Eine ringförmige Sourcediffusions­ schicht 10 (P⁺-Schicht) als ein sourcebereich und eine ringförmige Sourcediffusionsschicht 11 (N⁺-Schicht) zum Festlegen eines elektrischen Potentials sind in der N-Mulde 8b ausgebildet. Weiterhin ist eine Gateelektrode 9a auf dem Gatepolysilizium 9 angeordnet und ist eine Sourceelektrode 10a auf den Sourcediffusionsschichten 10, 11 angeordnet. Die Drainelektrode 7a, die Gateelektrode 9a und die Source­ elektrode 10a bestehen aus einem ersten Aluminiummaterial. Wie es in Fig. 2 gezeigt ist, ist ein Teil der Sourceelek­ trode 10a offen und ist die Gateelektrode 9a durch den of­ fenen Abschnitt elektrisch nach außen geführt.
Weiterhin ist ein LOCOS-Oxidfilm 12 auf bestimmten Ab­ schnitten der einkristallinen Siliziumschicht 1 ausgebil­ det, um ein elektrisches Feld abzuschwächen und ist ein Pufferbereich 13 derart ausgebildet, daß er die Siliziumin­ selschicht 1a über den Graben 4 zum Verhindern einer elek­ trischen Interferenz mit einem anderen lateralen MOSFET oder einem logischen Schaltungselement, die auf der glei­ chen Siliziumschicht 1 vorgesehen sind, umgibt. Der Puffer­ bereich 13 ist durch Einbringen von Störstellen eines N-Typs in die Siliziumschicht 1 bis zu einer bestimmten Tiefe ausgebildet. Eine N⁺-Diffusionsschicht 14 ist in dem Puf­ ferbereich 13 zum Festlegen eines elektrischen Potentials ausgebildet und eine Pufferbereichselektrode 13a ist auf der N⁺-Diffusionsschicht 14 ausgebildet.
In einem normalen Betriebszustand sind zum Beispiel das Trägersubstrat 2 und die Drainelektrode 7a an Masse gelegt, damit sie das gleiche elektrische Potential aufweisen, und ist eine hohe positive Spannung an die Sourceelektrode 10a angelegt. Die Pufferbereichselektrode 13a ist auf einen Massepotentialzustand festgelegt.
Bei dem zuvor beschriebenen Aufbau bilden, da die Schicht 5 zum Abschwächen eines elektrischen Felds aus ei­ ner Halbleiterschicht mit einer äußerst niedrigen Störstel­ lenkonzentration besteht, die Driftschicht 6 und die Drain­ kontaktschicht 7 (Schicht eines P-Typs), die Schicht 5 zum Abschwächen eines elektrischen Felds (im wesentlichen eine Schicht eines I-Typs bzw. eigenleitende Halbleiterschicht) und die N-Mulden 8a, 8b (Schicht eines N-Typs) im wesent­ lichen eine PIN-Struktur. Gemäß der Elementstruktur wird, wenn eine hohe Spannung über die Sourceelektrode 10a und die Drainelektrode 7a des P-Kanal-MOSFET angelegt wird, die angelegte Spannung wirkungsvoll durch eine Verarmungs­ schicht geteilt, die in der Schicht 5 zum Abschwächen eines elektrischen Felds und der Siliziumoxidschicht 3 ausgebil­ det wird, wodurch eine hohe Spannungsfestigkeit erzielt wird.
Als ein Ergebnis von Untersuchungen an dem LDMOS des P-Typs haben die Erfinder der vorliegenden Erfindung jedoch das folgende Problem festgestellt. Und zwar, daß es wahr­ scheinlich ist, daß sich ein elektrisches Feld in einem Oberflächenabschnitt der Siliziuminselschicht 1a zwischen den Sourcediffusionsschichten 10, 11 und dem Graben 4 auf­ grund einer Potentialdifferenz zwischen den Sourcediffu­ sionsschichten 10, 11 und dem Pufferbereich 13 konzen­ triert. Dies kann einen Lawinendurchbruch verursachen und führt zu einer Verschlechterung der Spannungsfestigkeit. Um dieses Problem zu lösen, ist es denkbar, einen Abstand zwi­ schen dem Graben 4 und den Sourcediffusionsschichten 10, 11 zu erhöhen; jedoch verringert dieser Aufbau eine Element­ dichte.
Die vorliegende Erfindung ist im Hinblick auf die vor­ hergehenden Probleme geschaffen worden. Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit einer einfachen Struktur zu schaffen, die dazu geeignet ist, eine Spannungsfestigkeit zu verbessern, ohne eine Ele­ mentdichte zu verringern.
Diese Aufgabe wird erfindungsgemäß mit den in den An­ sprüchen 1, 9 und 19 angegebenen Maßnahmen gelöst.
Gemäß der vorliegenden Erfindung sind bei einer Halb­ leitervorrichtung ein erster Elementausbildungsbereich und ein zweiter Elementausbildungsbereich als ein Inselbereich in einer Halbleiterschichtvorgesehen. Der Inselbereich ist von einem Grabenbereich umgeben und ist weiterhin von einem Pufferbereich zum Verhindern einer elektrischen Interferenz zwischen dem Inselbereich und dem ersten Elementausbil­ dungsbereich umgeben. In dem Inselbereich sind Source- und Drainbereiche derart vorgesehen, daß ein Bereich des Source- und Drainbereichs derart eine Schleife bildet, daß er um den anderen Bereich des Source- und Drainbereichs vorgesehen ist. Eine Source- und Drainelektrode sind auf dem Source- bzw. Drainbereich vorgesehen und eine Gateelek­ trode ist über einem Abschnitt des Inselbereichs zwischen den Source- und Drainbereichen vorgesehen.
In der Halbleitervorrichtung ist, wenn eine erste Span­ nung, die eine bestimmte Polarität aufweist, über eine ent­ sprechende Elektrode der Source- und Drainelektrode an den einen Bereich des Source- und Drainbereichs angelegt ist, eine zweite Spannung, die die gleiche Polarität wie die der ersten Spannung aufweist, an entweder einen bestimmten Ab­ schnitt des Inselbereichs, den Grabenbereich oder das Trä­ gersubstrat angelegt. Der bestimmte Abschnitt des Inselbe­ reichs ist ein Abschnitt zwischen dem Grabenbereich und der entsprechenden Elektrode der Source- und Drainelektrode.
Zum Beispiel ist, wenn die erste Spannung positiv ist, die zweite Spannung ebenso positiv. Wenn die erste Spannung ein Massepegel ist, ist zweite Spannung ebenso ein Massepe­ gel. Demgemäß wird unterdrückt, daß sich ein elektrisches Feld auf einem Abschnitt zwischen dem Grabenbereich und dem einen Bereich des Source- und Drainbereichs konzentriert, was zu einer Verbesserung einer Spannungsfestigkeit führt. Es ist nicht notwendig, einen Abstand zwischen dem Graben­ bereich und dem einen Bereichs des Source- und Drainbe­ reichs zu erhöhen. Das heißt, es ist nicht notwendig, eine Elementdichte zu verringern, um die Spannungsfestigkeit zu verbessern.
Vorzugsweise ist eine Hilfselektrode auf dem bestimmten Abschnitt zum Aufnehmen der zweiten Spannung vorgesehen. Bevorzugter ist die Hilfselektrode elektrisch mit der ent­ sprechenden Elektrode der Source- und Drainelektrode ver­ bunden. Wenn der Grabenbereich mindestens an seinem Ober­ flächenabschnitt mit einer Grabenbereichshalbleiterschicht gefüllt ist, kann die Hilfselektrode elektrisch mit der Grabenbereichshalbleiterschicht verbunden sein. Die Halb­ leitervorrichtung kann eine Trägersubstratverbindungsein­ richtung aufweisen, die zum Anlegen der zweiten Spannung an das Trägersubstrat elektrisch mit dem Trägersubstrat ver­ bunden ist.
Weitere vorteilhafte Ausgestaltungen der vorliegenden Erfindung sind Gegenstand der Unteransprüche.
Die vorliegende Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die beiliegende Zeichnung näher erläutert.
Es zeigen:
Fig. 1 eine Querschnittsansicht eines LDMOS im Stand der Technik;
Fig. 2 eine Draufsicht eines Verdrahtungsmusters in dem in Fig. 1 gezeigten LDMOS;
Fig. 3 eine Querschnittsansicht eines LDMOS bzw. lateral doppelt diffundierten MOSFET ge­ mäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 4 eine Draufsicht eines aus einem ersten Aluminiummaterial bestehenden Verdrah­ tungsmusters in dem in Fig. 3 gezeigten LDMOS;
Fig. 5 eine Draufsicht des aus dem ersten Alu­ miniummaterial bestehenden Verdrahtungs­ musters und eines aus einem zweiten Alu­ miniummaterial bestehenden Verdrahtungs­ musters in dem in Fig. 3 gezeigten LDMOS;
Fig. 6 eine Draufsicht einer Anordnung von LDMOSs auf einem SOI-Substrat gemäß dem ersten Ausführungsbeispiel der vorliegen­ den Erfindung;
Fig. 7A bis 7G Querschnittsansichten eines Herstellungs­ verfahrens des LDMOS auf eine schrittar­ tige Weise gemäß dem ersten Ausführungs­ beispiel der vorliegenden Erfindung;
Fig. 8 eine charakteristische Ansicht einer Äquipotentialverteilung des LDMOS gemäß dem ersten Ausführungsbeispiel der vor­ liegenden Erfindung;
Fig. 9 eine charakteristische Ansicht einer Äquipotentialpotentialverteilung des in Fig. 1 gezeigten LDMOS;
Fig. 10 einen Graph von Spannungsfestigkeitscha­ rakteristiken des LDMOS gemäß dem ersten Ausführungsbeispiel der vorliegenden Er­ findung;
Fig. 11 eine Querschnittsansicht eines LDMOS ge­ mäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 12 eine Querschnittsansicht eines LDMOS ge­ mäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 13 eine Draufsicht eines aus einem ersten Aluminiummaterial bestehenden Verdrah­ tungsmusters in dem in Fig. 12 gezeigten LDMOS;
Fig. 14 eine Querschnittsansicht eines LDMOS ge­ mäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 15 eine charakteristische Ansicht einer Äquipotentialverteilung in dem in Fig. 14 gezeigten LDMOS;
Fig. 16 eine Querschnittsansicht eines LDMOS ge­ mäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 17 eine Querschnittsansicht von LDMOSs gemäß einem sechsten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 18 eine Querschnittsansicht von LDMOSs gemäß einem siebten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 19 eine Querschnittsansicht von LDMOSs gemäß einem achten Ausführungsbeispiel der vor­ liegenden Erfindung; und
Fig. 20 eine Querschnittsansicht von LDMOSs gemäß einem neunten Ausführungsbeispiel der vorliegenden Erfindung.
Nachstehend erfolgt die Beschreibung eines ersten Aus­ führungsbeispiels der vorliegenden Erfindung.
Das erste Ausführungsbeispiel der vorliegenden Erfin­ dung wird unter Bezugnahme auf die Fig. 3 bis 10 be­ schrieben. Es wird auf Fig. 3 verwiesen. Ein LDMOS 45 mit einer hohen Spannungsfestigkeit gemäß dem ersten Ausfüh­ rungsbeispiel der vorliegenden Erfindung beinhaltet ein SOI-Substrat 21, welches aus einem aus einem einkristalli­ nen Siliziumsubstrat bestehenden Trägersubstrat 22 und ei­ ner über einem Siliziumoxidfilm 23 auf dem Trägersubstrat 22 vorgesehenen einkristallinen Siliziumschicht 24 besteht.
Eine Siliziuminselschicht 24a ist derart in der einkri­ stallinen Siliziumschicht 24 ausgebildet, daß sie durch ei­ nen ringförmigen Graben 25 zur Isolation von anderen Ele­ mentausbildungsbereichen isoliert ist. Die Dicke der ein­ kristallinen Siliziumschicht 24 beträgt ungefähr 10 µm. Der Graben ist mit einem Siliziumoxidfilm 26 und Polysilizium 27 zur Isolation gefüllt.
Ein Pufferbereich 28 ist an einem Außenumfangsabschnitt der Siliziuminselschicht 24a in der einkristallinen Sili­ ziumschicht 24, das heißt, an einer Außenseite des Grabens 25, ausgebildet. Eine Schicht 29 zum Abschwächen eines elektrischen Felds ist derart in einem Teil der Silizium­ inselschicht 24a ausgebildet, daß sie den Siliziumoxidfilm 23 berührt. Die Schicht 29 zum Abschwächen eines elektri­ schen Felds ist eine einkristalline Siliziumschicht, in welche Störstellen, wie zum Beispiel Bor, Phosphor, Arsen oder Antimon, mit einer äußerst niedrigen Störstellenkon­ zentration (weniger als ungefähr 1 × 1014/cm3) dotiert sind, und dient daher als eine eigenleitende Halbleiter­ schicht. Die Dicke der Schicht 29 zum Abschwächen eines elektrischen Felds wird derart gesteuert, daß sie ungefähr oder mehr als 1 µm beträgt.
Eine aus einer P⁻-Schicht bestehende Driftschicht 30 ist in einem oberen Abschnitt der Siliziuminselschicht 24a ausgebildet. Die Driftschicht 30 ist als eine Schicht mit einer niedrigen Störstellenkonzentration ausgebildet, damit sie einen verhältnismäßig hohen Widerstand aufweist; jedoch ist die Störstellenkonzentration (z. B. ungefähr 2,5 × 1015/cm3) höher als diejenige der Schicht 29 zum Abschwä­ chen eines elektrischen Felds.
Eine Doppelmulde 31 ist durch derartiges Diffundieren von Störstellen eines N-Typs von der Oberfläche der Drift­ schicht 30, daß sie eine ringförmige (z. B. elliptische) ebene Form aufweist, in der Siliziuminselschicht 24a ausge­ bildet. Die Doppelmulde 31 besteht aus einer N-Mulde 31a, die sich in die Schicht 29 zum Abschwächen eines elektri­ schen Felds ausdehnt, und einer N-Mulde 31b, die derart kontinuierlich mit der N-Mulde 31a ausgebildet ist, daß sie sich in einem Oberflächenabschnitt der N-Mulde 31a befin­ det. In diesem Fall ist die Störstellenkonzentration (Oberflächenkonzentration) der N-Mulde 31a auf zum Beispiel ungefähr 4,0 × 1016/cm3 festgelegt und ist die Störstellen­ konzentration (Oberflächenkonzentration) der N-Mulde 31b auf zum Beispiel ungefähr 4,5 × 1016/cm3 festgelegt. Die N-Mulde 31b ist durch bekannte Doppeldiffusionsverfahren zu­ sammen mit einer aus einer P⁺-Diffusionsschicht bestehenden Sourcediffusionsschicht 32 ausgebildet. Demgemäß kann ein P-Kanalbereich in dem Oberflächenabschnitt der N-Mulde 31b ausgebildet werden.
Eine aus einer N⁺-Diffusionsschicht bestehende Source­ diffusionsschicht 33 ist weiterhin in einem Oberflächenab­ schnitt der N-Mulde 31 zum Festlegen eines elektrischen Po­ tentials ausgebildet. In diesem Fall ist, da die N-Mulden 31a, 31b und die Sourcediffusionsschichten 32, 33 jeweils ringförmige ebene Formen aufweisen, der P-Kanalbereich un­ vermeidbar derart ausgebildet, daß er eine ringförmige ebene Form aufweist. Der ringförmig geformte P-Kanalbereich schwächt eine Konzentration eines elektrischen Felds ab, wodurch es ermöglicht wird, daß ein hoher Strom in der FET-Struktur fließt.
Eine P-Mulde 34 ist derart in der Siliziuminselschicht 24a als ein tiefer Drainbereich ausgebildet, daß sie sich an dem Mittenabschnitt der ringförmigen Sourcediffusions­ schichten 32, 33 befindet. Die P-Mulde 34 dehnt sich bis zu der Tiefe aus, die ungefähr die gleiche wie oder geringfü­ gig tiefer als die Sperrschichtdicke der N-Mulde 31a ist. Eine aus einer P⁺-Diffusionsschicht bestehende Drainkon­ taktschicht 35 ist in einem Oberflächenabschnitt der P-Mulde 34 angeordnet. Die Störstellenkonzentration der P-Mulde 34 ist auf einen Zwischenwert zwischen der Störstel­ lenkonzentration der Driftschicht 30 und der Störstellen­ konzentration der Drainkontaktschicht 35 festgelegt. Zum Beispiel beträgt die Störstellenkonzentration (Oberflächenkonzentration) der Driftschicht 30 ungefähr 2,5 × 1016/cm3, beträgt die Störstellenkonzentration (Oberflächenkonzentration) der Drainkontaktschicht 35 mehr als ungefähr 1,0 × 1019/cm3 und beträgt die Störstellenkon­ zentration (Oberflächenkonzentration) der P-Mulde 34 unge­ fähr 1,1 × 1017/cm3.
In dem Pufferbereich 28 ist eine Störstellendiffusions­ schicht 28a derart ausgebildet, daß sie eine Sperrschicht­ dicke aufweist, die ungefähr die gleiche wie die der N-Mulde 31a ist und eine aus einer N⁺-Diffusionsschicht be­ stehende Pufferbereichskontaktschicht 36 ist in einem Ober­ flächenabschnitt der Störstellendiffusionsschicht 28a vor­ gesehen.
Ein LOCOS-Oxidfilm 37 ist auf der einkristallinen Sili­ ziumschicht 24 an Abschnitten zwischen der N-Mulde 31b und der Drainkontaktschicht 35, zwischen der N-Mulde 31b und dem Pufferbereich 28 und dergleichen angeordnet, um ein elektrisches Feld abzuschwächen. Ein Gatepolysiliziumfilm 38 ist auf dem zuvor beschriebenen P-Kanalbereich über ei­ nem nicht gezeigten Gateoxidfilm (Siliziumoxidfilm) ausge­ bildet. Der Gatepolysiliziumfilm 38 ist ebenso ringförmig geformt, um dem P-Kanalbereich zu entsprechen. Ein Isola­ tionsfilm 39 ist weiterhin auf der einkristallinen Sili­ ziumschicht 24 ausgebildet, um die Sourcediffusionsschich­ ten 32, 33, die Drainkontaktschicht 35, die Pufferbereichs­ kontaktschicht 36, den LOCOS-Oxidfilm 37, den Gatepolysili­ ziumfilm 38 und dergleichen zu bedecken.
Elektrodenfilme sind aus einem ersten Aluminiummaterial auf dem Isolationsfilm 39 ausgebildet. Es wird auf die Fig. 4 und 5 verwiesen. Genauer gesagt ist ein Sourceelek­ trodenfilm 40 ringförmig an einer Position ausgebildet, die den Sourcediffusionsschichten 32, 33 entspricht, um über Kontaktlöcher elektrisch mit den Sourcediffusionsschichten 32, 33 verbunden zu sein. Ein Hilfselektrodenfilm 41 ist derart ringförmig ausgebildet, daß er sich einstückig von dem Sourceelektrodenfilm 40 ausdehnt und sich über dem Gra­ ben 25 ausdehnt. Ein stabartiger Drainelektrodenfilm 42 ist an einer Position ausgebildet, die der Drainkontaktschicht 35 entspricht, um über ein Kontaktloch elektrisch mit der Drainkontaktschicht 35 verbunden zu sein. Weiterhin ist ein Gateelektrodenfilm 43 ringförmig an einer Position ausge­ bildet, die dem Gatepolysiliziumfilm 38 entspricht, um über ein Kontaktloch elektrisch mit dem Gatepolysiliziumfilm 38 verbunden zu sein. Wie es in Fig. 6 gezeigt ist, ist ein Pufferbereichselektrodenfilm 44 mit einem rechteckigen Rah­ menmuster ausgebildet, das der Pufferbereichskontaktschicht 36 entspricht, um über ein Kontaktloch elektrisch mit der Pufferbereichskontaktschicht 36 verbunden zu sein.
Da der Sourceelektrodenfilm 40, der Hilfselektrodenfilm 41 und der Gateelektrodenfilm 43 ringförmig aus dem ersten Aluminiummaterial ausgebildet sind, wie es in Fig. 5 ge­ zeigt ist, werden der Gateelektrodenfilm 43 und der Drain­ elektrodenfilm 42 unter Verwendung eines zweiten Aluminium­ materials nach außen geführt. Genauer gesagt sind aus dem zweiten Aluminiummaterial bestehende Gateverdrahtungsseg­ mente 43a über Durchgangslöcher 43b mit dem Gateelektroden­ film 43 verbunden und sind Drainverdrahtungssegmente 42a über ein Durchgangsloch 42b mit dem Drainelektrodenfilm 42 verbunden.
Gemäß dem zuvor beschriebenen Aufbau wird der P-Kanal-LDMOS 45 mit einem mittigen Drain mit der Drainkontakt­ schicht 35 und den Sourcediffusionsschichten 32, 33, welche konzentrisch und ringförmig um die Drainkontaktschicht 35 angeordnet sind, versehen. Bei dem LDMOS 45 besteht eine PIN-Struktur im wesentlichen aus der Driftschicht 30, der P-Mulde 34, der Drainkontaktschicht (Schicht eines P-Typs) 35, der Doppelmulde (Schicht eines N-Typs) 31 und der Schicht 29 zum Abschwächen eines elektrischen Felds (im we­ sentlichen eine Schicht eines I-Typs).
Weiterhin sind, wie es in Fig. 6 gezeigt ist, mehrere Siliziuminselschichten 24a und ein Bereich (nicht gezeigt) zum Ausbilden eines logischen Elements auf dem SOI-Substrat 21 vorgesehen. Der LDMOS 45 ist in jeder der Siliziuminsel­ schichten 24a ausgebildet und die logischen Schaltungsele­ mente (nicht gezeigt), die ein Betriebssteuer-IC für den LDMOS 45 bilden, sind in dem Bereich zum Ausbilden eines logischen Elements ausgebildet. In Fig. 6 sind die Berei­ che, an denen die LDMOSs 45 und die Isolationsgräben 25 ausgebildet sind, mit schrägen Linien schraffiert.
Als nächstes wird ein Verfahren zum Herstellen des zu­ vor beschriebenen LDMOS 45 unter Bezugnahme auf die Fig. 7A bis 7G erklärt. Zuerst wird, wie es Fig. 7A gezeigt ist, ein einkristallines Siliziumsubstrat 200, das eine (100)-Ebenenausrichtung aufweist, vorbereitet. Das einkristalline Siliziumsubstrat 200 besteht aus entweder einem FZ-Substrat mit einem hohen Widerstand oder einem CZ-Substrat, in wel­ ches Störstellen, wie zum Beispiel Bor, Phosphor, Arsen, Antimon oder dergleichen, mit einer äußerst niedrigen Kon­ zentration (niedriger als ungefähr 1 × 1014/cm3) dotiert sind. Der Siliziumoxidfilm 23 wird durch thermische Oxida­ tion derart auf dem Substrat 200 ausgebildet, daß er eine Dicke von ungefähr 0,5 µm oder mehr aufweist.
Als nächstes wird, wie es in Fig. 7B gezeigt ist, das SOI-Substrat 21 durch Durchführen eines Verbindungsschritts und eines Polierschritts ausgebildet. Genauer gesagt wird in dem Verbindungsschritt zuerst das hochglanzpolierte Trä­ gersubstrat 22 eines P-Typs oder N-Typs vorbereitet. Dann wird eine wasseranziehende bzw. hydrophile Behandlung an der Oberfläche des Trägersubstrats 22 und an der Oberfläche des Siliziumoxidfilms 23 auf dem einkristallinen Silizium­ substrat 200 durchgeführt. Die wasseranziehende Behandlung beinhaltet ein Reinigen unter Verwendung eines Gemischs aus Schwefelsäure und Wasserstoffperoxid (H2SO4 : H2O2 = 4 : 1), das in einem Bereich von ungefähr 90°C bis 120°C gehalten wird, eine Reinwasserreinigung und ein Schleudertrocknen, welche aufeinanderfolgend in dieser Reihenfolge durchge­ führt werden. Wassermengen, die auf den Oberflächen der Substrate 22, 200 adsorbiert werden, werden durch Schleu­ dertrocknen gesteuert. Danach werden die wasseranziehenden Oberflächen des Trägersubstrats 22 und des einkristallinen Siliziumsubstrats 200 in engen Kontakt zueinander gebracht und einer Wärmebehandlung unterzogen, um miteinander inte­ griert bzw. verbunden zu werden.
Bei dem zuvor beschriebenen Polierschritt wird das ein­ kristalline Siliziumsubstrat 200 von der der Verbindungs­ grenzfläche gegenüberliegenden Oberfläche derart geschlif­ fen und poliert, daß seine Dicke ungefähr 10 µm wird, wo­ durch die einkristalline Siliziumschicht 24 vorgesehen wird. Als Ergebnis wird das SOI-Substrat 21 vorgesehen. In dem vorliegenden Ausführungsbeispiel wird der Siliziumoxid­ film 23 auf dem einkristallinen Siliziumsubstrat 200 ausge­ bildet; jedoch kann er auf dem Trägersubstrat 22 oder auf beiden Substraten 22, 200 ausgebildet werden.
Es wird auf Fig. 7C verwiesen. Nachdem ein Silizium­ oxidfilm (nicht gezeigt) durch zum Beispiel ein CVD-Verfah­ ren auf der einkristallinen Siliziumschicht 24 ausgebildet worden ist, wird nachfolgend der Graben 25 zur Isolation unter Verwendung eines Photolithographieverfahrens und ei­ nes Trockenätzverfahrens ausgebildet. Als nächstes wird, nachdem der Siliziumoxidfilm 26 durch thermische Oxidation oder dergleichen derart auf der Innenwand des Grabens aus­ gebildet worden ist, daß er eine Dicke von mehr als unge­ fähr 0,5 µm aufweist, der Graben mit dem Polysilizium 27 gefüllt. Dann wird der zuvor beschriebene Siliziumoxidfilm (nicht gezeigt) entfernt und wird die Oberfläche durch eine Schleif- und Polierverarbeitung oder ein Rückätzverfahren abgeflacht. Folglich wird die durch den Graben 25 isolierte Siliziuminselschicht 24a vorgesehen und wird die Puffer­ schicht 28 um die Siliziuminselschicht 24a über dem Graben 25 vorgesehen.
Es wird auf Fig. 7D verwiesen. Danach wird in einem Zu­ stand, in dem eine Maskenöffnung an Positionen, die der N-Mulde 31a und dem Pufferbereich 28 entsprechen, angeordnet ist, eine Ionenimplantation von Störstellen eines N-Typs durchgeführt. Danach wird die zuvor beschriebene Maske ent­ fernt. Demgemäß werden die N-Mulde 31a und die Störstellen­ diffusionsschicht 28a mit einer gleichen Sperrschichtdicke ausgebildet. Danach wird eine thermische Diffusion durchge­ führt.
Es wird auf Fig. 7E verwiesen. Nachfolgend wird in ei­ nem Zustand, in dem eine Maskenöffnung an einer Position, die der P-Mulde 34 entspricht, angeordnet ist, eine Ionen­ implantation von Störstellen eines P-Typs durchgeführt. Dann wird die Maske entfernt. Danach wird eine thermische Diffusion durchgeführt, wodurch die P-Mulde 34 ausgebildet wird. Eine Ionenimplantation von Störstellen eines P-Typs und die thermische Diffusion werden weiterhin durchgeführt, wodurch die Driftschicht 30 ausgebildet wird. Ein anderer Teil der Siliziuminselschicht 24a als die Driftschicht 30 verbleibt als die Schicht 29 zum Abschwächen eines elektri­ schen Felds.
Danach werden, wie es in Fig. 7F gezeigt ist, der LOCOS-Oxidfilm 37, der Siliziumoxidfilm als der Gateoxid­ film, der nicht gezeigt ist, und der Gatepolysiliziumfilm 38 durch bekannte Verfahren ausgebildet. Weiterhin werden, wie es in Fig. 7G gezeigt ist, die N-Mulde 31b, die Source­ diffusionsschichten 32, 33, die Drainkontaktschicht 35 und die Pufferbereichskontaktschicht 36 durch bekannte Verfah­ ren, die ein Doppeldiffusionsverfahren beinhalten, ausge­ bildet. Nach einem Ausbilden des Isolationsfilms 39 werden der Sourceelektrodenfilm 40, der Drainelektrodenfilm 42, der Gateelektrodenfilm 43, der Pufferbereichselektrodenfilm 44 und die Verdrahtungssegmente 42a, 43a ausgebildet. Folg­ lich wird der in Fig. 3 gezeigte LDMOS 45 vorgesehen.
Als nächstes wird eine Funktionsweise des LDMOS 45 ge­ mäß dem erste Ausführungsbeispiel der vorliegenden Erfin­ dung erklärt. In einem praktischen Betriebszustand ist eine positive Spannung an den Sourceelektrodenfilm 40 und den Hilfselektrodenfilm 41 angelegt und ist eine Spannung eines Massepotentialpegels an den Drainelektrodenfilm 42 und den Pufferbereichselektrodenfilm 44 angelegt. Weiterhin ist eine bestimmte Gatevorspannung an den Gateelektrodenfilm 43 angelegt. An das Trägersubstrat 22 ist der Massepotential­ pegel angelegt. Demgemäß fließt ein Strom, der eine Höhe aufweist, die der Gatevorspannung entspricht, zwischen den Sourcediffusionsschichten 32, 33 und der Drainkontakt­ schicht 35.
In dem zuvor beschriebenen Zustand eines Anlegens einer hohen Spannung ist es wahrscheinlich, daß aufgrund einer Potentialdifferenz zwischen den Sourcediffusionsschichten 32, 33 und dem Pufferbereich 28 eine Erscheinung einer Kon­ zentration eines elektrischen Felds zwischen den Source­ diffusionsschichten 32, 33 und dem Isolationsgraben 25 auf­ tritt. Jedoch bewegt sich gemäß dem Aufbau in dem ersten Ausführungsbeispiel der vorliegenden Erfindung, da die hohe Spannung nicht nur an den Sourceelektrodenfilm 40 sondern ebenso an den über dem Isolationsgraben 25 angeordneten Hilfselektrodenfilm 41 angelegt ist, ein Teil einer Konzen­ tration eines elektrischen Felds durch einen Feldplatten­ effekt des Hilfselektrodenfilms 41 zu der Seite des Isola­ tionsgrabens 25.
Diese Erscheinung wird detaillierter unter Bezugnahme auf die Fig. 8 und 9 erklärt, die Äquipotentialvertei­ lungskurven darstellen, welche durch eine Simulation unter Verwendung von Modellen des in Fig. 3 gezeigten P-Kanal-LDMOS 45 gemäß dem ersten Ausführungsbeispiel der vorlie­ genden Erfindung bzw. dem in Fig. 1 gezeigten P-Kanal-LDMOS im Stand der Technik erzielt wurden. Genauer gesagt zeigen die Fig. 8 und 9 die Zustände der LDMOSs, als eine posi­ tive hohe Spannung (210 V) an den Sourceelektrodenfilm 40 (10a) angelegt wurde, während das Trägersubstrat 22 (2), der Pufferbereich 28 (13) und der Drainelektrodenfilm 42 (7a) auf das Massepotential festgelegt wurden.
Durch Vergleich von Fig. 8 gemäß dem ersten Ausfüh­ rungsbeispiel mit Fig. 9 wird es bestätigt, daß sich der Teil einer Konzentration eines elektrischen Felds, der in dem Oberflächenabschnitt der einkristallinen Silizium­ substratschicht 24 erzeugt wird, zu der Seite des Isola­ tionsgrabens bewegt 25. Genauer gesagt gehen in Fig. 8 sie­ ben Äquipotentialkurven durch die Substratoberfläche und verbleiben im Gegensatz dazu in Fig. 9 zehn Äquipotential­ kurven.
Daher wird gemäß dem Aufbau in dem ersten Ausführungs­ beispiel der vorliegenden Erfindung die derartige Erschei­ nung abgeschwächt, daß sich das elektrische Feld in dem Oberflächenabschnitt zwischen den Sourcediffusionsschichten 32, 33 und dem Isolationsgraben 25 in der einkristallinen Siliziumschicht 24 konzentriert. Als Ergebnis wird es auch dann, wenn eine hohe Spannung über die Sourcediffusions­ schichten 32, 33 und die Drainkontaktschicht 35 angelegt wird, schwierig, einen Lawinendurchbruch in dem Ober­ flächenabschnitt zu verursachen, was zu einer Verbesserung einer Spannungsfestigkeit führt. Das heißt, die Verbesse­ rung der Spannungsfestigkeit wird einfach durch Ausbilden des Hilfselektrodenfilms 41 verwirklicht.
Außerdem kann, da der Hilfselektrodenfilm 41 ringförmig über dem Isolationsgraben 25 ausgebildet ist, der Hilfs­ elektrodenfilm 41 den Feldplatteneffekt als ganzes hervor­ bringen. Dies trägt ebenso zu der Verbesserung der Span­ nungsfestigkeit bei. Da ein Raum, in welchem sich eine Ver­ armungsschicht ausdehnt, zwischen dem Isolationsgraben 25 und den Sourcediffusionsschichten 32, 33 nicht erhöht wer­ den muß, wird eine Elementdichte nicht verringert. Weiter­ hin erfordert, da der Hilfselektrodenfilm 41 einstückig mit dem Sourceelektrodenfilm 40 ausgebildet ist, der Hilfselek­ trodenfilm 41 kein ausschließlich dafür vorgesehenes Teil zum Anlegen einer Spannung an ihn, was zu einer Einfachheit des Aufbaus führt.
Als nächstes wird der Effekt, der durch Ausbilden des Hilfselektrodenfilms 41 erzielt wird, detaillierter unter Bezugnahme auf Fig. 10 erklärt, welche Ergebnisse einer Messung zeigt, die in der Praxis an dem LDMOS 45 durchge­ führt wurde, der eine bestimmte Abmessung aufwies. Eine ho­ rizontale Achse in Fig. 10 bezeichnet Ausdehnungswerte des Hilfselektrodenfilms 41 von dem Sourceelektrodenfilm 40 und vertikale Achsen in Fig. 10 bezeichnen Spannungsfestigkei­ ten des LDMOS 45 und Potentialdifferenzen innerhalb des Grabens 25 zur Isolation. Ein schraffierter Bereich ent­ spricht einem Bereich, in dem der Graben 25 ausgebildet ist. Gemäß Fig. 10 wird es bestätigt, daß, je größer der Ausdehnungswert des Hilfselektrodenfilms 41 wird, desto größer die Spannungsfestigkeit wird. Wenn der Hilfselektro­ denfilm 41 wie in dem ersten Ausführungsbeispiel der vor­ liegenden Erfindung über dem Isolationsgraben 25 angeordnet ist, wird erwartet, daß die Spannungsfestigkeit ausreichend verbessert wird.
In dem zuvor beschriebenen ersten Ausführungsbeispiel der vorliegenden Erfindung ist der Hilfselektrodenfilm 41 über dem Graben 25 zur Isolation angeordnet; jedoch ist es zum Verbessern der Spannungsfestigkeit ausreichend, daß der Hilfselektrodenfilm 41 in enger Nähe zu dem Graben 25 ange­ ordnet ist. Es ist nicht immer notwendig, den Hilfselektro­ denfilm 41 direkt über dem Graben 25 anzuordnen.
Ebenso wird das zuvor beschriebene erste Ausführungs­ beispiel der vorliegenden Erfindung an dem P-Kanal-LDMOS 45 mit einem mittigen Drain angewendet, welcher einen Zustand aufweisen kann, in dem eine Potentialdifferenz zwischen den Sourcediffusionsschichten 32, 33 und dem Pufferbereich 28 erzeugt wird. Jedoch kann der Aufbau des ersten Ausfüh­ rungsbeispiels der vorliegenden Erfindung an einem N-Kanal-LDMOS mit einem mittigen Drain mit einem Hilfselektroden­ film 41, der ähnlich zu dem in dem ersten Ausführungsbei­ spiel der vorliegenden Erfindung ist, angewendet werden. Bei dem N-Kanal-LDMOS ist, da eine große Potentialdifferenz zwischen Sourcediffusionsschichten und einem Pufferbereich erzeugt werden kann, wenn eine Spannung eines Massepoten­ tialpegels über eine Drainkontaktschicht und einen Puffer­ bereich angelegt wird und eine negative hohe Spannung an einen Sourcediffusionsbereich angelegt wird, der Hilfselek­ trodenfilm 41 wirkungsvoll, um eine Konzentration eines elektrischen Felds abzuschwächen.
Nachstehend erfolgt die Beschreibung eines zweiten Aus­ führungsbeispiels der vorliegenden Erfindung.
In dem zweiten Ausführungsbeispiel der vorliegenden Er­ findung wird die vorliegende Erfindung an einem in Fig. 11 gezeigten N-Kanal-LDMOS 58 mit einer mittigen Source ange­ wendet. Hier im weiteren Verlauf werden lediglich Punkte erklärt, die zu denjenigen in dem ersten Ausführungsbei­ spiel der vorliegenden Erfindung unterschiedlich sind. Die gleichen Teile wie in Fig. 3 sind mit den gleichen Bezugs­ zeichen bezeichnet.
In Fig. 11 ist eine P-Mulde 48 an dem mittigen Ab­ schnitt einer Siliziuminselschicht 24a ausgebildet, die eine Schicht 29 zum Abschwächen eines elektrischen Felds und eine aus einer N⁻-Diffusionsschicht bestehende Drift­ schicht 47 beinhaltet. Eine P-Mulde 48b zum Ausbilden eines Kanals ist kontinuierlich mit der P-Mulde 48a ausgebildet, wodurch eine Doppelmulde 48 vorgesehen ist. Die zuvor be­ schriebene P-Mulde 48b ist durch ein bekanntes Doppeldiffu­ sionsverfahren zusammen mit einer aus einer N⁺-Diffusions­ schicht bestehenden ringförmigen Sourcediffusionsschicht 49 ausgebildet. Demgemäß weist der LDMOS 58 einen Aufbau auf, der dazu geeignet ist, einen ringförmigen N-Kanalbereich in einem Oberflächenabschnitt der P-Mulde 48b auszubilden. Eine aus einer P⁺-Diffusionsschicht bestehende Sourcediffu­ sionsschicht 50 zum Festlegen eines elektrischen Potentials der P-Mulde 48b ist in einem Teil des Oberflächenabschnitts der P-Mulde 48b derart ausgebildet, daß sie von der Source­ diffusionsschicht 49 umgeben ist.
Eine N-Mulde 51 ist in der Siliziuminselschicht 24a als ein tiefer Drainbereich, in welchen Störstellen eines N-Typs diffundiert sind, derart ausgebildet, daß er die Sourcediffusionsschichten 49, 50 umgibt. Die Position, an der die N-Mulde 51 ausgebildet ist, befindet sich in der Nähe des Grabens 25 zur Isolation. Weiterhin ist eine aus einer N⁺-Diffusionsschicht bestehende ringförmige Drainkon­ taktschicht 52 in einem Oberflächenabschnitt der N-Mulde 51 angeordnet. Ein Gatepolysiliziumfilm 53 ist über einem nicht gezeigten Gateoxidfilm (Siliziumoxidfilm) an einer Position ausgebildet, an der der N-Kanalbereich in der P-Mulde 48b auszubilden ist. Der Gatepolysiliziumfilm 53 ist ebenso derart in einer ringförmigen Form ausgebildet, daß derjenigen des N-Kanalbereichs entspricht.
Elektrodenfilme sind aus einem ersten Aluminiummaterial auf einem Isolationsfilm 39 wie folgt ausgebildet. Das heißt, ein Drainelektrodenfilm 54 ist ringförmig an einer Position ausgebildet, die der Drainkontaktschicht 52 ent­ spricht, um über ein Kontaktloch elektrisch mit der Drain­ kontaktschicht 52 verbunden zu sein. Ein Hilfselektroden­ film 55 ist derart ringförmig und einstückig mit dem Drain­ elektrodenfilm 54 ausgebildet, daß er sich über dem Graben 25 ausdehnt. Ein Sourceelektrodenfilm 56 ist zum Beispiel in einer stabartigen Form an einer Position ausgebildet, die den Sourcediffusionsschichten 49, 50 entspricht, um über Kontaktlöcher elektrisch mit den Sourcediffusions­ schichten 49, 50 verbunden zu sein. Ein Gateelektrodenfilm 57 ist ringförmig an einer Position ausgebildet, die dem Gatepolysiliziumfilm 53 entspricht, um über ein Kontaktloch elektrisch mit dem Gatepolysiliziumfilm 53 verbunden zu sein. Ein Pufferbereichselektrodenfilm 44 ist weiterhin an einer Position ausgebildet, die der Pufferbereichskontakt­ schicht 36 entspricht.
Demgemäß ist der N-Kanal-LDMOS 58 mit einer mittigen Source mit den Sourcediffusionsschichten 49, 50 und der ringförmigen Drainkontaktschicht 52 versehen, die konzen­ trisch um die Sourcediffusionsschichten 49, 50 angeordnet ist.
In dem zweiten Ausführungsbeispiel der vorliegenden Er­ findung ist in einem praktischen Betriebszustand eine po­ sitive Spannung an den Drainelektrodenfilm 54 und den Hilfselektrodenfilm 55 angelegt und ist eine Spannung eines Massepotentialpegels an den Sourceelektrodenfilm 56 und an den Pufferbereichselektrodenfilm 44 angelegt. Weiterhin ist eine bestimmte Gatevorspannung an den Gateelektrodenfilm 57 angelegt. An das Trägersubstrat 22 ist der Massepotential­ pegel angelegt. Demgemäß fließt ein Strom, der der Gatevor­ spannung entspricht, zwischen der Drainkontaktschicht 52 und den Sourcediffusionsschichten 49, 50.
In diesem Fall wird, da eine Spannung des gleichen Pe­ gels wie derjenige an dem Drainelektrodenfilm 54 an den Hilfselektrodenfilm 55 angelegt ist, der sich über dem Iso­ lationsgraben 25 ausdehnt, ein Teil einer Konzentration ei­ nes elektrischen Felds in dem Oberflächenabschnitt der ein­ kristallinen Siliziumschicht 24 durch einen Feldplatten­ effekt des Hilfselektrodenfilms 55 ähnlich wie in dem er­ sten Ausführungsbeispiel der vorliegenden Erfindung zu der Seite des Isolationsfilms hin verschoben. Als Ergebnis wird wie in dem ersten Ausführungsbeispiel der vorliegenden Er­ findung die Konzentration eines elektrischen Felds in dem Oberflächenabschnitt der einkristallinen Siliziumschicht 24 zwischen der Drainkontaktschicht 52 und dem Isolationsgra­ ben 25 abgeschwächt. Auch dann, wenn eine hohe Spannung über die Drainkontaktschicht 52 und die Sourcediffusions­ schichten 49, 50 angelegt wird, wird es schwierig, einen Lawinendurchbruch in dem zuvor beschriebenen Oberflächenab­ schnitt zu verursachen, was zu einer Verbesserung der Span­ nungsfestigkeit führt. Das heißt, die Spannungsfestigkeit wird durch einen einfachen Aufbau, der lediglich zusätzlich den Hilfselektrodenfilm 55 vorsieht, verbessert.
Im übrigen ist in dem zweiten Ausführungsbeispiel der vorliegenden Erfindung der Hilfselektrodenfilm 55 über dem Isolationsgraben 25 angeordnet; jedoch ist es aus den glei­ chen Gründen, wie sie bei dem ersten Ausführungsbeispiel der vorliegenden Erfindung beschrieben worden sind, nicht immer notwendig, den Hilfselektrodenfilm 55 über dem Isola­ tionsgraben 25 anzuordnen. Es ist ausreichend, den Hilfs­ elektrodenfilm 55 in enger Nähe zu dem Isolationsgraben 25 anzuordnen, um die Spannungsfestigkeit zu verbessern.
In dem zweiten Ausführungsbeispiel der vorliegenden Er­ findung wird die vorliegende Erfindung ebenso an einem N-Kanal-LDMOS 58 mit einer mittigen Source angewendet, der dazu geeignet ist, einen Zustand zu erzeugen, in dem eine Potentialdifferenz zwischen der Drainkontaktschicht 52 und dem Pufferbereich 28 erzeugt wird; jedoch kann sie wir­ kungsvoll an einem P-Kanal-LDMOS mit einer mittigen Source mit dem Hilfselektrodenfilm 55 angewendet werden. Dies ist so, da bei dem P-Kanal-LDMOS eine große Potentialdifferenz zwischen der Drainkontaktschicht und dem Pufferbereich in einem Zustand erzeugt werden kann, in dem eine negative hohe Spannung an die Drainkontaktschicht angelegt wird und die Massepegelspannung an die Sourcediffusionsschichten und den Pufferbereich angelegt wird.
Nachstehend erfolgt die Beschreibung eines dritten Aus­ führungsbeispiels der vorliegenden Erfindung.
Die Fig. 12 und 13 zeigen das dritte Ausführungsbei­ spiel der vorliegenden Erfindung, das die gleichen Wirkun­ gen wie bei dem ersten Ausführungsbeispiel der vorliegenden Erfindung hervorbringt. Im weiteren Verlauf werden ledig­ lich Punkte erklärt, die zu denjenigen des ersten Ausfüh­ rungsbeispiels der vorliegenden Erfindung unterschiedlich sind.
In dem dritten Ausführungsbeispiel der vorliegenden Er­ findung wird ein P-Kanal-LDMOS 450 mit einem mittigen Drain mit einer Struktur angewendet, die grundsätzlich die glei­ che wie diejenige in dem ersten Ausführungsbeispiel der vorliegenden Erfindung ist. Ein unterschiedlicher Punkt ist, daß ein aus dem ersten Aluminiummaterial bestehender Hilfselektrodenfilm 59 getrennt von dem Sourceelektroden­ film 40 vorgesehen ist. Der Hilfselektrodenfilm 59 ist ringförmig über dem Isolationsgraben 25 angeordnet. Eine Spannung, die einen Pegel aufweist, der im wesentlichen der gleiche wie derjenige an dem Sourceelektrodenfilm 40 ist, wird über ein nicht gezeigtes Verdrahtungsmuster an den Hilfselektrodenfilm 59 angelegt.
In dem dritten Ausführungsbeispiel der vorliegenden Er­ findung sind, da der ringförmige Hilfselektrodenfilm 59 den Sourceelektrodenfilm 40 und dergleichen umgibt, der Source­ elektrodenfilm 40, der Drainelektrodenfilm 42 und der Gate­ elektrodenfilm 43 unter Verwendung des zweiten Aluminium­ materials elektrisch und jeweils nach geführt, wie es in Fig. 13 gezeigt ist. Genauer gesagt ist der Sourceelektro­ denfilm 40 über Durchgangslöcher 40b elektrisch mit aus dem zweiten Aluminiummaterial bestehenden Sourceverdrahtungs­ segmenten 40a verbunden. Wie in dem ersten Ausführungsbei­ spiel der vorliegenden Erfindung ist der Drainelektroden­ film 42 über das Durchgangsloch 42b mit dem aus dem zweiten Aluminiummaterial bestehenden Drainverdrahtungssegment 42a verbunden und ist der Gateelektrodenfilm 43 über die Durch­ gangslöcher 43b mit den aus dem zweiten Aluminiummaterial bestehenden Gateverdrahtungssegmenten 43a verbunden. Die anderen Merkmale und Wirkungen sind die gleichen wie dieje­ nigen in dem ersten Ausführungsbeispiel der vorliegenden Erfindung.
In dem dritten Ausführungsbeispiel der vorliegenden Er­ findung weist der LDMOS 450 mit einem mittigen Drain den Hilfselektrodenfilm 59 auf, der getrennt von dem Source­ elektrodenfilm 40 ausgebildet ist; jedoch kann der LDMOS 58 mit einer mittigen Source wie in dem zweiten Ausführungs­ beispiel der vorliegenden Erfindung den Hilfselektrodenfilm 56 aufweisen, der getrennt von dem Drainelektrodenfilm 54 ausgebildet ist. In diesem Fall wird eine Spannung, die ei­ nen Pegel aufweist, der ungefähr gleich zu demjenigen ist, der an die Drainelektrode angelegt ist, unabhängig an den Hilfselektrodenfilm 56 angelegt.
Die ersten bis dritten Ausführungsbeispiele der vorlie­ genden Erfindung wenden jeweils tiefe Drainstrukturen (P-Mulde 34, N-Mulde 51) an. Jedoch ist es nicht immer notwen­ dig, diese tiefen Drainstrukturen anzuwenden. In dem ersten und dritten Ausführungsbeispiel der vorliegenden Erfindung sind der Sourceelektrodenfilm 40 und der Hilfselektroden­ film 41 ringförmig geformt und sind in dem zweiten Ausfüh­ rungsbeispiel der vorliegenden Erfindung der Drainelektro­ denfilm 54 und der Hilfselektrodenfilm 56 ringförmig ge­ formt; jedoch sind diese Formen auch dann veränderbar, wenn die entsprechenden Sourcediffusionsschichten 32, 33 und die Drainkontaktschicht 52 ringförmig sind. Jeder des Sour­ ceelektrodenfilms 40, des Drainelektrodenfilms 42, der Sourcediffusionsschichten 32, 33 und der Drainkontakt­ schicht 52 muß nicht immer ringförmig geformt sein und es würde ausreichen, wenn sie eine Schleife bilden.
Nachstehend erfolgt die Beschreibung eines vierten Aus­ führungsbeispiels der vorliegenden Erfindung.
Die Fig. 14 und 15 zeigen einen P-Kanal-LDMOS 451 mit einem mittigen Drain gemäß dem vierten Ausführungsbei­ spiel der vorliegenden Erfindung. In Fig. 14 sind die glei­ chen Teile wie diejenigen in Fig. 3 mit den gleichen Be­ zugszeichen bezeichnet und es werden lediglich Punkte er­ klärt, die zu denjenigen in dieser Figur unterschiedlich sind.
In dem ersten Ausführungsbeispiel der vorliegenden Er­ findung ist der Hilfselektrodenfilm 41, der sich von dem Sourceelektrodenfilm 40 ausdehnt, über dem Graben 25 vorge­ sehen. Im Gegensatz dazu ist in dem vierten Ausführungsbei­ spiel der vorliegenden Erfindung das Trägersubstrat 22 an­ stelle eines Vorsehens des Hilfselektrodenfilms 41 über ei­ nen Verbindungsdraht 60 elektrisch mit einem Energieversor­ gungsanschluß +Vp verbunden.
Gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung wird eine positive Spannung, die einen Pegel auf­ weist, der im wesentlichen der gleiche wie der an den Sourcediffusionsschichten 32, 33 ist, über den Verbindungs­ draht 60 an das Trägersubstrat 22 angelegt. Die an das Trä­ gersubstrat 22 angelegte Spannung muß nicht immer gleich zu derjenigen sein, die an die Sourcediffusionsschichten 32, 33 angelegt ist, und es ist ausreichend, daß sie einen Pe­ gel aufweist, der dazu geeignet ist, einen Potentialgra­ dienten zwischen dem Trägersubstrat 22 und den Sourcediffu­ sionsschichten 32, 33 zu verringern.
Der Aufbau in dem vierten Ausführungsbeispiel der vor­ liegenden Erfindung kann die folgenden Wirkungen und Eigen­ schaften vorsehen. Fig. 15 zeigt Äquipotentialverteilungs­ kurven, die durch eine Simulation in einem Zustand erzielt wurden, in dem eine positive hohe Spannung (210 V) an den Sourceelektrodenfilm 40 und das Trägersubstrat 23 angelegt wurde und der Pufferbereich 28 und der Drainelektrodenfilm 42 auf das Massepotential festgelegt wurden. Wie es sich aus Fig. 15 versteht, ist die angelegte Spannung in eine Komponente, die an einen Bereich zwischen den Sourcediffu­ sionsschichten 32, 33 und der Drainkontaktschicht 35 (Bereich, der die Schicht 29 zum Abschwächen eines elektri­ schen Felds, die Driftschicht 30, die Siliziumoxidschicht 23 und dergleichen beinhaltet) angelegt ist und eine Kompo­ nente geteilt, die an den Graben 25 zur Isolation angelegt ist.
Als Ergebnis wird verhindert, daß sich das elektrische Feld auf dem Oberflächenabschnitt der einkristallinen Sili­ ziumschicht 24 zwischen den Sourcediffusionsschichten 32, 33 und dem Graben 25 konzentriert. Auch dann, wenn eine hohe Spannung über den Sourceelektrodenfilm 40 und den Drainelektrodenfilm 42 angelegt wird, wird es schwierig, einen Lawinendurchbruch in dem zuvor beschriebenen Oberflä­ chenabschnitt der einkristallinen Siliziumschicht 24 zu verursachen, was zu einer Verbesserung einer Spannungs­ festigkeit führt. Das heißt, gemäß dem vierten Ausführungs­ beispiel der vorliegenden Erfindung wird die Spannungs­ festigkeit ausreichend mit einer einfachen Struktur verbes­ sert, die lediglich zusätzlich den Verbindungsdraht 60 zum Anlegen einer Spannung an das Trägersubstrat 22 vorsieht.
Nachstehend erfolgt die Beschreibung eines fünften Aus­ führungsbeispiels der vorliegenden Erfindung.
Fig. 16 zeigt einen P-Kanal-LDMOS 452 mit einem mitti­ gen Drain gemäß dem fünften Ausführungsbeispiel der vorlie­ genden Erfindung. Lediglich Punkte, die zu denjenigen in dem ersten Ausführungsbeispiel der vorliegenden Erfindung unterschiedlich sind, werden erklärt.
In dem fünften Ausführungsbeispiel der vorliegenden Er­ findung ist der Graben 25 zur Isolation mit einer erhöhten Breite ausgebildet und ist eine Grabendiffusionsschicht 61 in einem Oberflächenabschnitt des Polysiliziums 27, das den Graben 25 füllt, durch Implantieren von Störstellen eines N-Typs mit einer hohen Konzentration (mehr als ungefähr 1,0 × 1019/cm3) derart ausgebildet, daß sie von dem Silizium­ oxidfilm 26 umgeben ist. Ein Grabenelektrodenfilm 62 ist auf der Grabendiffusionsschicht 61 ausgebildet. Weiterhin ist der Grabenelektrodenfilm 62 über ein Verbindungsver­ drahtungsteil 63, das aus einem Material besteht, das das gleiche wie das des Grabenelektrodenfilms 62 und des Sourceelektrodenfilms 40 ist, mit dem Sourceelektrodenfilm 40 verbunden. Demgemäß wird in einem praktischen Betriebs­ zustand eine Spannung nicht nur an die Sourcediffusions­ schichten 32, 33 sondern ebenso über das Verbindungsver­ drahtungsteil 63 und den Grabenelektrodenfilm 62 an die Grabendiffusionsschicht 61 angelegt.
Demgemäß wird ein Potentialgradient zwischen der Gra­ bendiffusionsschicht 61 und den Sourcediffusionsschichten 32, 33 klein, so daß eine Konzentration eines elektrischen Felds in dem Oberflächenabschnitt der einkristallinen Sili­ ziumschicht 24 zwischen den Sourcediffusionsschichten 32, 33 und dem Graben 25 ähnlich zu dem ersten Ausführungsbei­ spiel der vorliegenden Erfindung abgeschwächt wird, was zu einer Verbesserung der Spannungsfestigkeit führt.
Im übrigen können Störstellen in das Polysilizium 27 dotiert werden, um seinen Widerstandswert zu verringern. Weiterhin wird eine Spannung des gleichen Pegels über den Sourceelektrodenfilm 40, das Verbindungsverdrahtungsteil 63 und den Grabenelektrodenfilm 62 sowohl an die Grabendiffu­ sionsschicht 61 als auch die Sourcediffusionsschichten 32, 33 angelegt; jedoch können der Grabenelektrodenfilm 62 und der Sourceelektrodenfilm 40 einzelne Verbindungsteile zum derartigen unabhängigen Anlegen von Spannungen an die Gra­ bendiffusionsschicht 63 und die Sourcediffusionsschichten 32, 33 aufweisen, daß der Potentialgradient zwischen diesen klein wird. Die anderen Eigenschaften und Wirkungen sind die gleichen wie diejenigen in dem ersten Ausführungsbei­ spiel der vorliegenden Erfindung.
Nachstehend erfolgt die Beschreibung eines sechsten Ausführungsbeispiels der vorliegenden Erfindung.
Fig. 17 zeigt P-Kanal-LDMOSs 453, 451 mit einem mitti­ gen Drain gemäß dem sechsten Ausführungsbeispiel der vor­ liegenden Erfindung und lediglich Punkte, die zu denjenigen in den ersten und vierten Ausführungsbeispielen unter­ schiedlich sind, werden hauptsächlich erklärt.
In dem sechsten Ausführungsbeispiel der vorliegenden Erfindung sind die LDMOSs 453, 451 auf dem gleichen SOI-Substrat 21 vorgesehen. Die gleichen Teile wie diejenigen in den Fig. 3 und 14 sind mit den gleichen Bezugszeichen bezeichnet. Der LDMOS 451 weist eine Struktur auf, die im wesentlichen die gleiche wie diejenige ist, die in Fig. 14 in dem vierten Ausführungsbeispiel der vorliegenden Erfin­ dung gezeigt ist. Die LDMOSs 453, 451 können verwendet wer­ den, um einer Last Elektrizität zuzuführen. Zum Beispiel kann der Last Elektrizität von einem positiven Energiever­ sorgungsanschluß über den LDMOS 453 zugeführt werden und kann zu dem gleichen Zeitpunkt der Last Elektrizität von einem negativen Energieversorgungsanschluß über den LDMOS 451 zugeführt werden.
In dem LDMOS 453 sind der Sourceelektrodenfilm 40 und der Pufferbereichselektrodenfilm 44 über ein Verbindungs­ verdrahtungsteil 64 miteinander verbunden. Demgemäß ist eine positive Spannung, die an die Sourcediffusionsschich­ ten 32, 33 angelegt ist, gleichzeitig an den Pufferbereich 28 angelegt. In dem LDMOS 451 ist ein Verbindungsdraht 60 mit dem Trägersubstrat 22 verbunden, um eine Spannung, die den gleichen Pegel wie denjenigen aufweist, der an die Sourcediffusionsschichten 32, 33 angelegt ist, wie in dem vierten Ausführungsbeispiel der vorliegenden Erfindung an­ zulegen.
Gemäß dem zuvor beschriebenen Ausführungsbeispiel ist bei dem LDMOS 453 in einem Zustand, in dem eine positive Spannung über den Sourceelektrodenfilm 40 an die Source­ diffusionsschichten 32, 33 angelegt ist und eine Spannung eines Massepotentialpegels über den Drainelektrodenfilm 42 an die Drainkontaktschicht 35 angelegt ist, eine Gatevor­ spannung an den Gateelektrodenfilm 43 angelegt. Demgemäß fließt ein Strom, der eine Höhe aufweist, die der Gatevor­ spannung entspricht, zwischen den Sourcediffusionsschichten 32, 33 und der Drainkontaktschicht 35. In diesem Fall wird, da die Spannung, die an die Sourcediffusionsschichten 32, 33 angelegt ist, über das Verbindungsverdrahtungsteil 64 und den Pufferbereichselektrodenfilm 44 an den Pufferbe­ reich 28 angelegt ist, ein Potentialgradient zwischen dem Pufferbereich 28 und den Sourcediffusionsschichten 32, 33 verringert, was zu einer Verbesserung einer Spannungsfe­ stigkeit wie in dem ersten Ausführungsbeispiel der vorlie­ genden Erfindung führt.
Andererseits ist bei dem LDMOS 451 in einem Zustand, in dem die Spannung eines Massepotentialpegels über den Sourceelektrodenfilm 40 an die Sourcediffusionsschichten 32, 33 angelegt ist und eine negative Spannung über den Drainelektrodenfilm 42 an die Drainkontaktschicht 35 ange­ legt ist, eine Gatevorspannung an den Gateelektrodenfilm 43 angelegt. Demgemäß fließt ein Strom, der eine Höhe auf­ weist, die der Gatevorspannung entspricht, zwischen den Sourcediffusionsschichten 32, 33 und der Drainkontakt­ schicht 35. In diesem Fall ist, da eine Spannung, die einen Pegel aufweist, der gleich zu dem (Massepotentialpegel) der Spannung ist, die über den Verbindungsdraht 60 an das Trä­ gersubstrat 22 angelegt ist, der Potentialgradient zwischen dem Trägersubstrat 22 und den Sourcediffusionsschichten 32, 33 verringert, was zu einer Verbesserung einer Spannungs­ festigkeit wie in dem vierten Ausführungsbeispiel der vor­ liegenden Erfindung führt.
Im übrigen sollte, wenn die positiven und negativen Energieversorgungsanschlüsse wie zuvor beschrieben verwen­ det werden, eine Potentialdifferenz zwischen den Drainelek­ trodenfilm 42 und dem Trägersubstrat 22 derart gesteuert werden, daß sie nicht zweimal größer als eine Energiever­ sorgungsspannung ist. Deshalb wird die Spannung, die an das Trägersubstrat 22 angelegt wird, unter Berücksichtigung dieses Punkts bestimmt.
Nachstehend erfolgt die Beschreibung eines siebten Aus­ führungsbeispiels der vorliegenden Erfindung.
Fig. 18 zeigt N-Kanal-LDMOSs 451a, 453a gemäß dem sieb­ ten Ausführungsbeispiel der vorliegenden Erfindung und le­ diglich Punkte, die zu den zuvor beschriebenen Ausführungs­ beispielen unterschiedlich sind, werden hauptsächlich er­ klärt.
In dem siebten Ausführungsbeispiel der vorliegenden Er­ findung sind N-Kanal-LDMOSs 451a, 453a auf dem gleichen SOI-Substrat 21 vorgesehen. Demgemäß kann einer Last Elek­ trizität von einem positiven Energieversorgungsanschluß über den LDMOS 451a zugeführt werden und kann zu dem glei­ chen Zeitpunkt einer Last von einem negativen Energiever­ sorgungsanschluß über den LDMOS 453a Elektrizität zugeführt werden.
In den LDMOSs 451a, 453a weisen Teile, die den Drain, die Source und dergleichen bilden, umgekehrte Leitfähig­ keitstypen bezüglich denjenigen in den Fig. 14 und 17 auf. Die Anordnungen der LDMOSs 451a, 453a sind im wesent­ lichen die gleichen wie diejenigen der LDMOSs 451 bzw. 453, ausgenommen der Leitfähigkeitstypen. Genauer gesagt besteht in den LDMOSs 451a, 453a die Driftschicht 30a aus einer N⁻-Diffusionsschicht und ist die Doppelmulde 31c ein P-Typ. Die Sourcediffusionsschicht 33a besteht aus einer N⁺-Diffu­ sionsschicht, die Sourcediffusionsschicht 33a besteht aus einer P⁺-Diffusionsschicht, der tiefe Drainbereich 34a be­ steht aus einer N-Mulde und die Drainkontaktschicht 35a be­ steht aus einer N⁺-Diffusionsschicht. Die anderen Eigen­ schaften sind die gleichen wie diejenigen der LDMOSs 451, 453.
Bei dem LDMOS 451a ist der Verbindungsdraht 60 mit dem Trägersubstrat 22 verbunden, um eine Spannung anzulegen, die einen Pegel aufweist, der im wesentlichen der gleiche wie derjenige an den Sourcediffusionsschichten 32, 33 ist. Bei dem LDMOS 453a verbindet das Verbindungsverdrahtungs­ teil 64 den Sourceelektrodenfilm 40 und den Pufferbereichs­ elektrodenfilm 44 wie in dem sechsten Ausführungsbeispiel der vorliegenden Erfindung.
Gemäß dem siebten Ausführungsbeispiel der vorliegenden Erfindung ist bei dem LDMOS 451a in einem Zustand, in dem eine Spannung eines Massepotentialpegels über den Source­ elektrodenfilm 40 an die Sourcediffusionsschichten 32a, 33a angelegt ist und eine positive Spannung über den Drainelek­ trodenfilm 42 an die Drainkontaktschicht 35a angelegt ist, eine Gatevorspannung an den Gateelektrodenfilm 43 angelegt. In diesem Fall ist, da die Spannung, die den gleichen Pegel (Massepotentialpegel) wie denjenigen aufweist, der an die Sourcediffusionsschichten 32a, 33a angelegt ist, über den Verbindungsdraht 30 an das Trägersubstrat angelegt ist, der Potentialgradient zwischen dem Trägersubstrat 22 und den Sourcediffusionsschichten 32a, 33a verringert, was zu einer Verbesserung der Spannungsfestigkeit führt.
Andererseits ist bei dem LDMOS 453a in einem Zustand, in dem eine negative Spannung über den Sourceelektrodenfilm 40 an die Sourcediffusionsschichten 32a, 33a angelegt ist und die Spannung eines Massepotentialpegels über den Drain­ elektrodenfilm 42 an die Drainkontaktschicht 35a angelegt ist, eine Gatevorspannung an den Gateelektrodenfilm 43 an­ gelegt. In diesem Fall ist, da die Spannung, die an die Sourcediffusionsschichten 32a, 33a angelegt ist, über das Verbindungsverdrahtungsteil 64 und den Pufferbereichselek­ trodenfilm 44 gleichzeitig an den Pufferbereich 28 angelegt ist, der Potentialgradient zwischen dem Pufferbereich 28 und den Sourcediffusionsschichten 32a, 33a verringert, was zu einer Verbesserung der Spannungsfestigkeit führt.
Nachstehend erfolgt die Beschreibung eines achten Aus­ führungsbeispiels der vorliegenden Erfindung.
Fig. 19 zeigt LDMOSs 453, 451a gemäß dem achten Ausfüh­ rungsbeispiel der vorliegenden Erfindung, welche auf dem gleichen SOI-Substrat vorgesehen sind. Die Struktur des LDMOS 453 ist im wesentlichen die gleiche wie diejenige des LDMOS 453, der in Fig. 17 gezeigt ist, und die Struktur des LDMOS 451a ist im wesentlichen die gleiche wie diejenige des LDMOS 451a, der in Fig. 18 gezeigt ist.
Bei dem LDMOS 453 ist in einem Zustand, in dem eine po­ sitive Spannung über den Sourceelektrodenfilm 40 an die Sourcediffusionsschichten 32, 33 angelegt ist und eine Spannung eines Massepotentialpegels über den Drainelektro­ denfilm 42 an die Drainkontaktschicht 35 angelegt ist, eine Gatevorspannung an den Gateelektrodenfilm 43 angelegt. In diesem Fall wird die Spannung, die an die Sourcediffusions­ schichten 32, 33 angelegt ist, über das Verbindungsverdrah­ tungsteil 64 an den Pufferbereich 28 angelegt, was zu einem verringerten Potentialgradienten zwischen dem Pufferbereich 28 und den Sourcediffusionsschichten 32, 33 führt.
Andererseits ist bei dem LDMOS 451a eine Gatevorspan­ nung in einem Zustand, in dem eine Spannung eines Massepo­ tentialpegels über den Sourceelektrodenfilm 40 an die Sourcediffusionsschichten 32a, 33a angelegt ist und eine positive Spannung über den Drainelektrodenfilm 42 an die Drainkontaktschicht 35a angelegt ist, eine Gatevorspannung an den Gateelektrodenfilm 43 angelegt. Gleichzeitig ist eine Spannung, die einen Pegel aufweist, der im wesent­ lichen der gleiche wie derjenige (Massepotentialpegel) ist, der an die Sourcediffusionsschichten 32a, 33a angelegt ist, über den Verbindungsdraht 60 an das Trägersubstrat 22 ange­ legt. Als Ergebnis wird ein Potentialgradient zwischen dem Trägersubstrat 22 und den Sourcediffusionsschichten 32a, 33a verringert. Folglich wird die Spannungsfestigkeit ver­ bessert.
Nachstehend erfolgt die Beschreibung eines neunten Aus­ führungsbeispiels der vorliegenden Erfindung.
Fig. 20 zeigt LDMOSs 451, 453a gemäß dem neunten Aus­ führungsbeispiel der vorliegenden Erfindung, welche auf dem gleichen SOI-Substrat 21 vorgesehen sind. Die Struktur des LDMOS 451 ist im wesentlichen die gleiche wie diejenige des LDMOS 451, der in Fig. 14 gezeigt ist, und die Struktur des LDMOS 453a ist im wesentlichen die gleiche wie diejenige des LDMOS 453a, der in Fig. 18 gezeigt ist.
In einem Betriebszustand ist zum Beispiel bei dem LDMOS 451 eine positive Spannung an den Sourceelektrodenfilm 40 angelegt, ist eine Spannung eines Massepotentialpegels an den Drainelektrodenfilm 42 angelegt und ist eine positive Spannung über den Verbindungsdraht 60 an das Trägersubstrat 22 angelegt. Andererseits ist bei dem LDMOS 453a die Span­ nung eines Massepotentialpegels nicht nur an den Source­ elektrodenfilm 40 sondern ebenso an den Pufferbereich 28 angelegt und ist eine positive Spannung an den Drainelek­ trodenfilm 42 angelegt. In diesem Ausführungsbeispiel der vorliegenden Erfindung wird ebenso die Spannungsfestigkeit verbessert.
Gemäß der vorliegenden Erfindung ist ein von einem Gra­ ben umgebener Inselbereich in einem SOI-Substrat vorgese­ hen. Der Inselbereich ist weiterhin von einem Pufferbereich mit einer Pufferbereichskontaktschicht umgeben. In dem In­ selbereich ist ein Sourcebereich ringförmig um einen Drain­ bereich vorgesehen und Source- und Drainelektroden sind auf den Source- bzw. den Drainbereichen vorgesehen. Eine ring­ förmige Hilfselektrode ist derart mit der Sourceelektrode ausgebildet, daß sie sich über dem Graben ausdehnt. Demge­ mäß kann eine Spannung, die an die Sourceelektrode angelegt ist, an die Hilfselektrode angelegt werden, so daß eine Konzentration eines elektrischen Felds zwischen dem Puffer­ bereich und der Sourceelektrode abgeschwächt wird.

Claims (21)

1. Halbleitervorrichtung, die aufweist:
ein Trägersubstrat (22);
eine Isolationsschicht (23), die auf dem Trägersubstrat (22) vorgesehen ist;
eine Halbleiterschicht (24), die auf der Isolations­ schicht (23) vorgesehen ist und einen ersten Element­ ausbildungsbereich und einen zweiten Elementausbil­ dungsbereich als einen Inselbereich aufweist, der von einem Grabenbereich (25) derart umgeben ist, daß er von dem ersten Elementausbildungsbereich elektrisch iso­ liert ist;
einen Pufferbereich (28), der den Inselbereich zum Ver­ hindern einer elektrischen Interferenz zwischen dem In­ selbereich und dem ersten Elementausbildungsbereich um­ gibt;
einen Sourcebereich (32, 33; 32a, 33a; 49, 50) und ei­ nen Drainbereich (35; 35a; 52), die in dem Inselbereich vorgesehen sind, wobei ein Bereich des Sourcebereichs (32, 33; 32a, 33a; 49, 50) und des Drainbereichs (35; 35a; 52) um den anderen Bereich des Sourcebereichs (32, 33; 32a, 33a; 49, 50) und des Drainbereichs (35; 35a; 52) eine Schleife bildet;
eine Sourceelektrode (40; 56) und eine Drainelektrode (42; 54), die auf dem Sourcebereich (32, 33; 32a, 33a; 49, 50) bzw. dem Drainbereich (35; 35a; 52) vorgesehen sind, wobei eine Elektrode der Sourceelektrode (40; 56) und der Drainelektrode (42; 54) mit dem einen Bereich des Sourcebereichs (32, 33; 32a, 33a; 49, 50) und des Drainbereichs (35; 35a; 52) verbunden ist und sich zwi­ schen dem Grabenbereich (25) und der anderen Elektrode der Sourceelektrode (40; 56) und der Drainelektrode (42; 54) ausdehnt; und
eine Gateelektrode (43; 57), die über einem Abschnitt des Inselbereichs zwischen dem Sourcebereich (32, 33; 32a, 33a; 49, 50) und dem Drainbereich (35; 35a; 52) vorgesehen ist,
wobei, wenn eine erste Spannung, die eine bestimmte Po­ larität aufweist, an die eine Elektrode der Sourceelek­ trode (40; 56) und der Drainelektrode (42; 54) angelegt ist, eine zweite Spannung, die die bestimmte Polarität aufweist, an entweder einen bestimmten Abschnitt des Inselbereichs, den Grabenbereich (25) oder das Träger­ substrat (22) angelegt ist, wobei sich der bestimmte Abschnitt des Inselbereichs zwischen dem Grabenbereich (25) und der einen Elektrode der Sourceelektrode (40; 56) und der Drainelektrode (42; 54) ausdehnt.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß sie weiterhin eine Hilfselektrode (41; 55), die auf dem bestimmten Abschnitt zwischen dem Gra­ benbereich (25) und der einen Elektrode der Sourceelek­ trode (40; 56) und der Drainelektrode (42; 54) vorgese­ hen ist, zum Aufnehmen der zweiten Spannung aufweist.
3. Halbleitervorrichtung nach Anspruch 2, dadurch gekenn­ zeichnet, daß die Hilfselektrode (41; 55) elektrisch mit der einen Elektrode der Sourceelektrode (40; 56) und der Drainelektrode (42; 54) verbunden ist.
4. Halbleitervorrichtung nach Anspruch 2, dadurch gekenn­ zeichnet, daß sich die Hilfselektrode (41; 55) über dem Grabenbereich (25) ausdehnt.
5. Halbleitervorrichtung nach Anspruch 2, dadurch gekenn­ zeichnet, daß:
der Grabenbereich (25) mindestens an seinem Oberflä­ chenabschnitt mit einer Grabenbereichshalbleiterschicht (61) gefüllt ist, und
die Hilfselektrode (41; 55) elektrisch mit der Graben­ bereichshalbleiterschicht (61) verbunden ist.
6. Halbleitervorrichtung nach Anspruch 2, dadurch gekenn­ zeichnet, daß die Hilfselektrode (41; 55) derart eine Schleife bildet, daß sie einer Form des Grabenbereichs (25) entspricht.
7. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die bestimmte Polarität der ersten Span­ nung und der zweiten Spannung positiv ist.
8. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die erste Spannung und die zweite Span­ nung ein Massepegel sind.
9. Halbleitervorrichtung, die aufweist:
ein Halbleitersubstrat, das einen ersten Elementausbil­ dungsbereich und einen zweiten Elementausbildungsbe­ reich als einen Inselbereich beinhaltet, der von einem Grabenbereich (25) umgeben ist, wobei der Grabenbereich (25) den Inselbereich elektrisch von dem ersten Ele­ mentausbildungsbereich isoliert;
einen Pufferbereich (28), der den Grabenbereich (25) zum Verhindern einer elektrischen Interferenz zwischen dem Inselbereich und dem ersten Elementausbildungsbe­ reich umgibt;
einen Sourcebereich (32, 33; 32a, 33a; 49, 50) und ei­ nen Drainbereich (35; 35a; 52), die in dem inselbereich vorgesehen sind, wobei ein Bereich des Sourcebereichs (32, 33; 32a, 33a; 49, 50) und des Drainbereichs (35; 35a; 52) derart eine Schleife bildet, daß er konzen­ trisch um den anderen Bereich des Sourcebereichs (32, 33; 32a, 33a; 49, 50) und des Drainbereichs (35; 35a; 52) vorgesehen ist;
eine Sourceelektrode (40; 56) und eine Drainelektrode (42; 54), die auf dem Sourcebereich (32, 33; 32a, 33a; 49, 50) bzw. dem Drainbereich (35, 35a, 52) vorgesehen sind, wobei eine Elektrode der Sourceelektrode (40; 56) und der Drainelektrode (42; 54) mit dem ersten Bereich des Sourcebereichs (32, 33; 32a, 33a; 49, 50) und des Drainbereichs (35; 35a; 52) verbunden ist und sich nä­ her an dem Grabenbereich (25) als die andere Elektrode der Sourceelektrode (40; 56) und der Drainelektrode (42; 54) ausdehnt;
eine Gateelektrode (43; 57), die über einem Abschnitt des Inselbereichs zwischen dem sourcebereich (32, 33; 32a, 33a; 49, 50) und dem Drainbereich (35; 35a; 52) vorgesehen ist; und
eine Hilfselektrode (41; 55), die zwischen dem Graben­ bereich (25) und der einen Elektrode der Sourceelek­ trode (40; 56) und der Drainelektrode (42; 54) vorgese­ hen ist,
wobei, wenn eine erste Spannung, die eine bestimmte Po­ larität aufweist, an die eine Elektrode der Sourceelek­ trode (40; 56) und der Drainelektrode (42; 54) angelegt ist, eine zweite Spannung, die die bestimmte Polarität aufweist, an die Hilfselektrode (41, 55) angelegt ist.
10. Halbleitervorrichtung nach Anspruch 9, dadurch gekenn­ zeichnet, daß die Hilfselektrode (41; 55) derart eine Schleife bildet, daß sie einer Form des Grabenbereichs (25) entspricht.
11. Halbleitervorrichtung nach Anspruch 9, dadurch gekenn­ zeichnet, daß die Hilfselektrode (41, 55) elektrisch mit der einen Elektrode der Sourceelektrode (40; 56) und der Drainelektrode (42; 54) verbunden ist.
12. Halbleitervorrichtung nach Anspruch 9, dadurch gekenn­ zeichnet, daß die eine Elektrode der Sourceelektrode (40; 56) und der Drainelektrode (42; 54) derart eine Schleife bildet, daß sie einer Form des einen Bereichs des Sourcebereichs (32, 33; 32a, 33a; 49, 50) und des Drainbereichs (35; 35a; 52) entspricht.
13. Halbleitervorrichtung nach Anspruch 9, dadurch gekenn­ zeichnet, daß die Hilfselektrode (41; 55) über dem Gra­ benbereich (25) angeordnet ist.
14. Halbleitervorrichtung nach Anspruch 9, dadurch gekenn­ zeichnet, daß die Hilfselektrode (41; 55) von der einen Elektrode der Sourceelektrode (40; 56) und der Drain­ elektrode (42; 54) unabhängig ist.
15. Halbleitervorrichtung nach Anspruch 9, dadurch gekenn­ zeichnet, daß:
der Grabenbereich (25) mindestens an seinem Oberflä­ chenabschnitt mit einer Grabenbereichshalbleiterschicht (61) gefüllt ist, und
die Sourceelektrode (40; 56) elektrisch mit der Graben­ bereichshalbleiterschicht (61) verbunden ist.
16. Halbleitervorrichtung nach Anspruch 15, dadurch gekenn­ zeichnet, daß die Hilfselektrode (41; 55) elektrisch mit der einen Elektrode der Sourceelektrode (40; 56) und der Drainelektrode (42; 54) verbunden ist.
17. Halbleitervorrichtung nach Anspruch 9, dadurch gekenn­ zeichnet, daß die ersten und zweiten Spannungen positiv sind und der Pufferbereich (28) an Masse gelegt ist.
18. Halbleitervorrichtung nach Anspruch 9, dadurch gekenn­ zeichnet, daß:
das Halbleitersubstrat beinhaltet:
ein Trägersubstrat (22);
eine Isolationsschicht (23), die auf dem Trägersubstrat (22) vorgesehen ist; und
eine Halbleiterschicht (24), die auf der Isolations­ schicht (23) vorgesehen ist und den ersten Elementaus­ bildungsbereich und den zweiten Elementausbildungsbe­ reich aufweist, und
eine dritte Spannung derart an das Trägersubstrat (22) angelegt ist, daß eine Potentialdifferenz zwischen dem Trägersubstrat (22) und dem einen Bereich des Sourcebe­ reichs (32, 33; 32a, 33a; 49, 50) und des Drainbereichs (35; 35a; 52) verringert ist.
19. Halbleitervorrichtung, die aufweist:
ein Trägersubstrat (22);
eine Isolationsschicht (23), die auf dem Trägersubstrat (22) vorgesehen ist;
eine Halbleiterschicht (24), die auf der Isolations­ schicht (23) vorgesehen ist und einen ersten Inselbe­ reich und einen zweiten Inselbereich beinhaltet, die derart von einem ersten Grabenbereich (25) bzw. einem zweiten Grabenbereich (25) umgeben sind, daß sie elek­ trisch voneinander isoliert sind;
ein erstes Halbleiterelement, das in dem ersten Insel­ bereich vorgesehen ist und beinhaltet:
einen ersten Sourcebereich (32, 33; 32a, 33a; 49, 50) und einen ersten Drainbereich (35; 35a; 52), die in dem ersten Inselbereich vorgesehen sind, wobei ein Bereich des ersten Sourcebereichs (32, 33; 32a, 33a; 49, 50) und des ersten Drainbereichs (35; 35a; 52) um den ande­ ren Bereich des ersten Sourcebereichs (32, 33; 32a, 33a; 49, 50) und des ersten Drainbereichs (35; 35a; 52) eine Schleife bildet;
eine erste Sourceelektrode (40; 56) und eine erste Drainelektrode (42; 54), die auf dem ersten Sourcebe­ reich (32, 33; 32a, 33a; 49, 50) bzw. dem ersten Drain­ bereich (35; 35a; 52) vorgesehen sind; und
eine erste Gateelektrode (43; 57), die über einem Ab­ schnitt des ersten Inselbereichs zwischen dem ersten Sourcebereich (32, 33; 32a, 33a; 49, 50) und dem ersten Drainbereich (35; 35a; 52) vorgesehen ist; und
eine Trägersubstratverbindungseinrichtung (60), die elektrisch mit dem Trägersubstrat (22) verbunden ist, zum derartigen Anlegen einer Spannung an das Träger­ substrat (22), daß eine Potentialdifferenz zwischen dem Trägersubstrat (22) und dem einen Bereich des ersten Sourcebereichs (32, 33; 32a, 33a; 49, 50) und des er­ sten Drainbereichs (35; 35a; 52) klein wird.
20. Halbleitervorrichtung nach Anspruch 19, dadurch gekenn­ zeichnet, daß sie weiterhin aufweist:
ein zweites Halbleiterelement, das in dem zweiten In­ selbereich vorgesehen ist und beinhaltet:
einen zweiten Sourcebereich (32, 33; 32a, 33a; 49, 50) und einen zweiten Drainbereich (35; 35a; 52), die in dem zweiten Inselbereich vorgesehen sind, wobei ein Be­ reich des zweiten Sourcebereichs (32, 33; 32a, 33a; 49, 50) und des zweiten Drainbereichs (35; 35a; 52) um den anderen Bereich des zweiten Sourcebereichs (32, 33; 32a, 33a; 49, 50) und des zweiten Drainbereichs (35, 35a, 52) Schleife bildet;
eine zweite Sourceelektrode (40; 56) und eine zweite Drainelektrode (42, 54), die auf dem zweiten Sourcebe­ reich (32, 33; 32a, 33a; 49, 50) bzw. dem zweiten Drainbereich (35; 35a; 52) vorgesehen sind; und
eine zweite Gateelektrode (43; 57), die über einem Ab­ schnitt des zweiten Inselbereichs zwischen dem zweiten Sourcebereich (32, 33; 32a, 33a; 49, 50) und dem zwei­ ten Drainbereich (35; 35a; 52) vorgesehen ist;
einen Pufferbereich (28), der den zweiten Inselbereich zum Verhindern einer elektrischen Interferenz zwischen dem in dem ersten Inselbereich vorgesehenen ersten Halbleiterelement und dem in dem zweiten Inselbereich vorgesehenen zweiten Halbleiterelement umgibt; und
eine Pufferbereichsverbindungseinrichtung (44), die elektrisch mit dem Pufferbereich (28) verbunden ist, zum derartigen Anlegen einer Spannung an den Pufferbe­ reich (28), daß eine Potentialdifferenz zwischen dem Pufferbereich (28) und dem einen Bereich des zweiten Sourcebereichs (32, 33; 32a, 33a; 49, 50) und des zwei­ ten Drainbereichs (35; 35a; 52) klein wird.
21. Halbleitervorrichtung nach Anspruch 20, dadurch gekenn­ zeichnet, daß ein Element des ersten Halbleiterelements und des zweiten Halbleiterelements ein P-Kanal-MOSFET ist und das andere Element des ersten Halbleiterele­ ments und des zweiten Halbleiterelements ein N-Kanal- MOSFET ist.
DE19919955A 1998-04-30 1999-04-30 Halbleitervorrichtung mit hoher Spannungsfestigkeit Ceased DE19919955A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP12086798A JP3509552B2 (ja) 1998-04-30 1998-04-30 半導体装置
JP10138322A JPH11330383A (ja) 1998-05-20 1998-05-20 半導体装置

Publications (1)

Publication Number Publication Date
DE19919955A1 true DE19919955A1 (de) 1999-11-04

Family

ID=26458368

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19919955A Ceased DE19919955A1 (de) 1998-04-30 1999-04-30 Halbleitervorrichtung mit hoher Spannungsfestigkeit

Country Status (2)

Country Link
US (1) US6150697A (de)
DE (1) DE19919955A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10301496A1 (de) * 2003-01-16 2004-08-05 Infineon Technologies Ag Halbleiteranordnung mit p- und n-Kanal-Transistoren sowie Verfahren zu deren Herstellung und Maske hierfür
DE10343132A1 (de) * 2003-09-18 2005-04-28 X Fab Semiconductor Foundries Isolierte MOS-Transistoren mit ausgedehntem Drain-Gebiet für erhöhte Spannungen
EP2105962A3 (de) * 2008-03-27 2011-05-11 Hitachi Ltd. Halbleiterbauelement und Herstellungsverfahren dafür

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332247A (ja) * 1999-03-15 2000-11-30 Toshiba Corp 半導体装置
EP1083607A3 (de) * 1999-08-31 2005-09-21 Matsushita Electric Industrial Co., Ltd. SOI-Hochspannungshalbleiteranordnung
JP3748744B2 (ja) * 1999-10-18 2006-02-22 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2003518751A (ja) * 1999-12-20 2003-06-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 空乏型ｍｏｓトランジスタ
JP4231612B2 (ja) * 2000-04-26 2009-03-04 株式会社ルネサステクノロジ 半導体集積回路
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
JP4471480B2 (ja) * 2000-10-18 2010-06-02 三菱電機株式会社 半導体装置
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6677641B2 (en) * 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US7825488B2 (en) * 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
DE10300577B4 (de) * 2003-01-10 2012-01-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement mit vertikalem Leistungsbauelement aufweisend einen Trenngraben und Verfahren zu dessen Herstellung
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
CN101882583A (zh) 2005-04-06 2010-11-10 飞兆半导体公司 沟栅场效应晶体管及其形成方法
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US20080042221A1 (en) * 2006-08-15 2008-02-21 Liming Tsau High voltage transistor
JP4616856B2 (ja) * 2007-03-27 2011-01-19 株式会社日立製作所 半導体装置、及び半導体装置の製造方法
JP4458112B2 (ja) * 2007-04-18 2010-04-28 株式会社日立製作所 半導体装置の製造方法、それを用いた半導体装置及びプラズマパネルディスプレイ
CN101868856B (zh) 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
US7772668B2 (en) * 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
JP5515248B2 (ja) * 2008-03-26 2014-06-11 富士電機株式会社 半導体装置
JP2010010615A (ja) * 2008-06-30 2010-01-14 Sumco Corp 固体撮像素子用シリコン基板およびその製造方法
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
JP2012028451A (ja) * 2010-07-21 2012-02-09 Hitachi Ltd 半導体集積回路装置
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US10529866B2 (en) * 2012-05-30 2020-01-07 X-Fab Semiconductor Foundries Gmbh Semiconductor device
KR20140011137A (ko) * 2012-07-17 2014-01-28 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
CN104241354B (zh) * 2013-06-09 2018-03-06 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其形成方法
CN104882470B (zh) * 2014-02-27 2018-10-23 中芯国际集成电路制造(上海)有限公司 电子元器件及电子元器件的制备方法
RU2608359C2 (ru) * 2015-04-21 2017-01-18 Открытое акционерное общество "Корпорация стратегические пункты управления" Герметичный ввод и способ его изготовления
JP6740831B2 (ja) * 2016-09-14 2020-08-19 富士電機株式会社 半導体装置
JP6789177B2 (ja) * 2017-06-02 2020-11-25 株式会社東芝 半導体装置
WO2020172834A1 (en) * 2019-02-28 2020-09-03 Yangtze Memory Technologies Co., Ltd. High-voltage semiconductor device with increased breakdown voltage and manufacturing method thereof
CN114695551A (zh) * 2020-12-31 2022-07-01 无锡华润上华科技有限公司 一种半导体器件

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438220A (en) * 1987-02-26 1995-08-01 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5241210A (en) * 1987-02-26 1993-08-31 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5294825A (en) * 1987-02-26 1994-03-15 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5343067A (en) * 1987-02-26 1994-08-30 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5592014A (en) * 1987-02-26 1997-01-07 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
JPH02148855A (ja) * 1988-11-30 1990-06-07 Fujitsu Ltd 半導体装置及びその製造方法
JPH0418674A (ja) * 1990-05-11 1992-01-22 Ricoh Co Ltd 回路図入力方式
JP2654268B2 (ja) * 1991-05-13 1997-09-17 株式会社東芝 半導体装置の使用方法
JP3189456B2 (ja) * 1992-03-09 2001-07-16 富士電機株式会社 Ｓｏｉ半導体装置
US5644157A (en) * 1992-12-25 1997-07-01 Nippondenso Co., Ltd. High withstand voltage type semiconductor device having an isolation region
JPH06268054A (ja) * 1993-03-10 1994-09-22 Nippondenso Co Ltd 半導体装置
US5602551A (en) * 1993-10-06 1997-02-11 Nippondenso Co., Ltd. Analog-to-digital converter with silicon-on-insulator structure
US5378912A (en) * 1993-11-10 1995-01-03 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region
JP2773611B2 (ja) * 1993-11-17 1998-07-09 株式会社デンソー 絶縁物分離半導体装置
JP3198761B2 (ja) * 1993-11-25 2001-08-13 富士電機株式会社 半導体装置
JP3250419B2 (ja) * 1994-06-15 2002-01-28 株式会社デンソー 半導体装置およびその製造方法
US5874768A (en) * 1994-06-15 1999-02-23 Nippondenso Co., Ltd. Semiconductor device having a high breakdown voltage
JP3959125B2 (ja) * 1994-09-14 2007-08-15 株式会社東芝 半導体装置
JP3864430B2 (ja) * 1995-04-28 2006-12-27 株式会社デンソー 半導体装置の製造方法
JPH0923017A (ja) * 1995-07-06 1997-01-21 Mitsubishi Electric Corp Ｓｏｉ入力保護回路
JPH0945909A (ja) * 1995-07-31 1997-02-14 Matsushita Electric Works Ltd 高耐圧ｄｍｏｓｆｅｔ
JPH1041406A (ja) * 1996-07-18 1998-02-13 Mitsubishi Electric Corp 半導体装置
US5981983A (en) * 1996-09-18 1999-11-09 Kabushiki Kaisha Toshiba High voltage semiconductor device
JP3198959B2 (ja) * 1996-12-25 2001-08-13 富士電機株式会社 高耐圧集積回路
US6060748A (en) * 1996-12-26 2000-05-09 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device using a silicon-on-insulator substrate
JPH11195712A (ja) * 1997-11-05 1999-07-21 Denso Corp 半導体装置およびその製造方法
US6060749A (en) * 1998-04-23 2000-05-09 Texas Instruments - Acer Incorporated Ultra-short channel elevated S/D MOSFETS formed on an ultra-thin SOI substrate
KR100282523B1 (ko) * 1998-11-04 2001-02-15 김영환 정전방전 보호 특성을 개선한 에스오아이 반도체 소자 및 그 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10301496A1 (de) * 2003-01-16 2004-08-05 Infineon Technologies Ag Halbleiteranordnung mit p- und n-Kanal-Transistoren sowie Verfahren zu deren Herstellung und Maske hierfür
DE10301496B4 (de) * 2003-01-16 2006-08-17 Infineon Technologies Ag Halbleiteranordnung mit p- und n-Kanal-Transistoren sowie Verfahren zu deren Herstellung
DE10343132A1 (de) * 2003-09-18 2005-04-28 X Fab Semiconductor Foundries Isolierte MOS-Transistoren mit ausgedehntem Drain-Gebiet für erhöhte Spannungen
DE10343132B4 (de) * 2003-09-18 2009-07-09 X-Fab Semiconductor Foundries Ag Isolierte MOS-Transistoren mit ausgedehntem Drain-Gebiet für erhöhte Spannungen
EP2105962A3 (de) * 2008-03-27 2011-05-11 Hitachi Ltd. Halbleiterbauelement und Herstellungsverfahren dafür
EP2317555A3 (de) * 2008-03-27 2013-03-13 Hitachi, Ltd. Halbleiterbauelement und Herstellungsverfahren dafür

Also Published As

Publication number Publication date
US6150697A (en) 2000-11-21

Similar Documents

Publication Publication Date Title
DE19919955A1 (de) Halbleitervorrichtung mit hoher Spannungsfestigkeit
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE2214935C2 (de) Integrierte MOS-Schaltung
DE19701189B4 (de) Halbleiterbauteil
DE3122768C2 (de)
DE4107909C2 (de) Feldeffekt-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE2654482C2 (de)
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE2455730B2 (de) Feldeffekt-Transistor
DE102011080351A1 (de) Halbleitereinrichtung mit einer lateralen Diode
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE19733974C2 (de) MOSFET-Einrichtung und Verfahren zur Herstellung
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2500047A1 (de) Verfahren zur herstellung von metalloxid-halbleitereinrichtungen
DE2262943A1 (de) Verfahren zur verhinderung einer unerwuenschten inversion
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE2926334A1 (de) Verfahren zur herstellung von halbleiterbauelementen, insbesondere von ladungsgekoppelten bauelementen
DE2059072A1 (de) Halbleiter-Einrichtung
DE19818518C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection