DE19954351A1 - Halbleiterbauelement und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu seiner Herstellung

Info

Publication number
DE19954351A1
DE19954351A1 DE19954351A DE19954351A DE19954351A1 DE 19954351 A1 DE19954351 A1 DE 19954351A1 DE 19954351 A DE19954351 A DE 19954351A DE 19954351 A DE19954351 A DE 19954351A DE 19954351 A1 DE19954351 A1 DE 19954351A1
Authority
DE
Germany
Prior art keywords
zones
drift
state
dopant
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19954351A
Other languages
English (en)
Other versions
DE19954351B4 (de
Inventor
Yasushi Miyasaka
Tatsuhiko Fujihira
Yasuhiko Ohnishi
Katsunori Ueno
Susumu Iwamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE19954351A1 publication Critical patent/DE19954351A1/de
Application granted granted Critical
Publication of DE19954351B4 publication Critical patent/DE19954351B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Abstract

Die Erfindung verdeutlicht die Effekte von Parametern und ermöglicht die Massenproduktion eines Halbleiterbauelements mit Super-Zonenübergang, der eine Driftschicht besitzt, die aus einer pn-Parallelschicht besteht, welche im EIN-Zustand Elektrizität leitet und im AUS-Zustand verarmt ist. Die Dotierstoffmenge in den n-Driftzonen liegt im Bereich zwischen 100% und 150% oder zwischen 110% und 150% der Menge an Dotierstoff in den p-Trennzonen. Die Dotierstoffdichte einer der beiden Zonenarten, d. h. der Driftzonen oder der Trennzonen, liegt im Bereich zwischen 92% und 108% der Dotierstoffdichte der anderen Zonenart. Außerdem liegt die Breite einer der beiden Zonenarten innerhalb des Bereichs zwischen 94% und 106% der Breite der anderen Zonenart.

Description

Die vorliegende Erfindung betrifft ein Halbleiterbauelement, etwa einen MOS-Feldeffekttransistor, einen Bipolartransistor mit isoliertem Gate (IGBT), einen Bipolartransistor oder eine Diode, das eine sogenannte pn-Parallelschicht aufweist, die im Einschaltzustand elektrisch leitend ist und im Ausschaltzustand verarmt ist.
Bei einem Longitudinal-Halbleiterbauelement mit jeweils einer Elektrode auf zwei gegenüberlie­ genden Hauptflächen, bei dem elektrischer Strom zwischen den beiden Elektroden fließt muß eine zwischen den beiden Elektroden angeordnete Schicht hohen Widerstands dick sein, damit eine hohe Spannungsfestigkeit, d. h. eine hohe Stehspannung erzielt wird. Ein Bauelement mit einer dicken Schicht hohen Widerstands führt zu einem hohen Durchlaßwiderstand zwischen den beiden Elektroden und damit zu unvermeidbar hohen Verlusten. Es besteht ein Widerspruch zwischen der Forderung nach einem geringen Durchlaßwiderstand (Stromleitvermögen) einerseits und einer hohen Stehspannung andererseits. Es ist bekannt, daß dieser Widerspruch für eine Vielfalt von Halbleiterbauelementen wie einen IGBT, einen Bipolartransistor und eine Diode gilt. Das Problem gilt auch für laterale Halbleiterbauelemente, bei denen die Richtung, in der ein Driftstrom im Einschaltzustand fließt, anders ist als die Richtung, in der sich eine Verarmungs­ schicht im Ausschaltzustand infolge der Sperrvorspannung ausbreitet.
Zur Lösung dieses Problems ist ein in den Patentschriften EP 0 053 854 A, US 5,216,275, US 5,438,215 und, von den Erfindern der vorliegenden Erfindung, in der JP 9-266311 A offenbartes Halbleiterbauelement entwickelt worden, das eine als "pn-Parallelschicht" bezeichnete Drift­ schicht aufweist, die sich aus zueinander parallelen, abwechselnd aneinandergereihten bzw. aufeinandergestapelten n-Zonen und p-Zonen mit hoher Dotierstoffdichte zusammensetzt. Bei diesem Halbleiterbauelement ist die pn-Parallelschicht im Ausschaltzustand verarmt, um die Stehspannung zu belasten.
In der folgenden Beschreibung wird ein Halbleiterbauelement mit einer Driftschicht in Form einer pn-Parallelschicht, welche im Einschaltzustand elektrisch leitend ist und im Ausschaltzustand verarmt ist, als SJ-Halbleiterbauelement bezeichnet. Das Akronym SJ steht dabei für Super-Junction bzw. Super-Zonenübergang.
Das obenerwähnte herkömmliche Halbleiterbauelement befindet sich in einem Experimentiersta­ dium und kann noch nicht in großen Stückzahlen hergestellt werden. Beispielsweise müssen die Dotierstoffdichte und die Breite der pn-Parallelschicht gleichförmig sein, während sie jedoch durch den Herstellungsprozeß immer ungleichförmig werden.
Darüber hinaus sind keine spezifischen numerischen Werte bezüglich eines Lawinendurchbruch­ stroms bei induktiver Last bekannt, bei dem es sich um einen wichtigen Faktor bei der Herstel­ lung der Bauelemente handelt. Der Lawinendurchbruchstrom bei induktiver Last ist vorzugsweise größer als der Nennstrom zur Herstellung der Bauelemente.
Es ist eine Aufgabe der vorliegenden Erfindung, ein SJ-Halbleiterbauelement zu schaffen, das ein deutlich besseres Abwägungsverhältnis bzw. einen besseren Kompromiß zwischen Durchlaßwi­ derstand und Stehspannung bietet, mit dem eine hohe Sperrspannung leicht erreichbar ist und das sich für eine Massenproduktion eignet.
Diese Aufgabe wird erfindungsgemäß durch ein SJ-Halbleiterbauelement gemäß einem der Ansprüche 1, 2, 5, 6, 7 und 8 bzw. ein Herstellungsverfahren gemäß einem der Ansprüche 15 und 16 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
In einer Ausführungsform schafft die vorliegende Erfindung ein SJ-Halbleiterbauelement mit einer ersten und einer zweiten Hauptfläche, zwei auf den Hauptflächen vorgesehenen Hauptelektroden und einer pn-Parallelschicht, bei der Driftzonen eines ersten Leitfähigkeitstyps und Trennzonen eines zweiten Leitfähigkeitstyps abwechselnd angeordnet sind, wobei die pn-Parallelschicht zwischen den beiden Hauptelektroden vorgesehen ist und in einem EIN-Zustand Elektrizität leitet und in einem AUS-Zustand verarmt ist, wobei die Dotierstoffmenge in den Driftzonen innerhalb eines Bereichs zwischen 100% und 150% der Dotierstoffmenge in den Trennzonen liegt. Vorzugsweise liegt die Dotierstoffmenge in den Driftzonen zwischen 110% und 150% der Dotierstoffmenge in den Trennzonen.
Die Driftzonen des ersten Leitfähigkeitstyps und die Trennzonen des zweiten Leitfähigkeitstyps sind vorzugsweise in Streifen gleicher Breite angeordnet.
Gemäß einer anderen Ausführungsform schafft die Erfindung ein SJ-Halbleiterbauelement, das eine erste und eine zweite Hauptfläche, zwei auf den Hauptflächen angeordnete Hauptelektroden und eine pn-Parallelschicht aufweist, bei der Driftzonen eines ersten Leitfähigkeitstyps und Trennzonen eines zweiten Leitfähigkeitstyps abwechselnd angeordnet sind und die pn-Parallel­ schicht zwischen den beiden Hauptelektroden vorgesehen ist und in einem EIN-Zustand Elektrizi­ tät leitet und in einem AUS-Zustand verarmt ist, wobei die Driftzonen und die Trennzonen in Streifen bei gleicher Breite angeordnet sind und die Dotierstoffmenge entweder in den Driftzonen oder in den Trennzonen im Bereich zwischen 92% und 108% der Dotierstoffmenge der jeweiligen anderen Zonen liegt.
Insbesondere kann die mittlere Dotierstoffdichte entweder in den Driftzonen oder in den Trennzo­ nen im Bereich zwischen 92% und 108% der durchschnittlichen Dotierstoffdichte der jeweiligen anderen Zonen liegen. Die Dotierstoffdichte in den Driftzonen oder in den Trennzonen kann innerhalb des Bereichs zwischen 92% und 108% der Dotierstoffdichte in den jeweiligen anderen Zonen liegen.
Die Breite der Driftzonen oder diejenige der Trennzonen liegt im Bereich zwischen 94% und 106% der Breite der jeweiligen anderen Zonen.
Die Driftzonen des ersten Leitfähigkeitstyps und die Trennzonen des zweiten Leitfähigkeitstyps weisen im wesentlichen die gleiche Dotierstoffmenge auf, um die pn-Parallelschicht, bei der die Driftzonen und die Trennzonen abwechselnd angeordnet sind, im AUS-Zustand zu verarmen. Wenn die Dotierstoffdichte der Driftzonen oder diejenige der Trennzonen die Hälfte der Dotier­ stoffdichte der jeweiligen anderen Zonen beträgt müssen die ersterben Zonen doppelt so breit wie die letzteren sein. Wenn daher die Driftzonen und die Trennzonen die gleiche Dotierstoff­ dichte aufweisen, können sie mit gleicher Breite ausgebildet werden. Dies ist zur effizienten Nutzung der Oberfläche des Halbleiters vorzuziehen.
Die Driftzonen und die Trennzonen mit gleicher Dotierstoffdichte und Breite können nahezu gleichförmig verarmt werden. Dies hält den Abfall der Stehspannung, der von einer unvollständi­ gen Verarmung herrührt, bei etwa 10%.
Zur Herstellung des SJ-Halbleiterbauelements können entweder die Driftzonen oder die Trennzo­ nen mit einer Dotierstoffmenge im Bereich zwischen 92% und 108% der Dotierstoffmenge der jeweiligen anderen Zonen durch Epitaxialwachstum ausgebildet werden. Alternativ werden die Dotierstoffe in einer Menge im Bereich zwischen 92% und 108% der Dotierstoffmenge, die zur Ausbildung entweder der Driftzonen des ersten Leitfähigkeitstyps oder der Trennzonen des zweiten Leitfähigkeitstyps erforderlich sind, implantiert, während die jeweiligen anderen Zonen dann durch thermische Diffusion ausgebildet werden.
Ausführungsbeispiele der Erfindung sowie weitere Aufgaben und Vorteile der Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen erläutert, in denen in allen Figuren gleiche Bezugszahlen gleiche oder ähnliche Teile bezeichnen. Es zeigen:
Fig. 1 Eine Kennlinie der Abhängigkeit der Stehspannung VDSS von der Breite Lp in einem SJ-MOSFET gemäß der vorliegenden Erfindung,
Fig. 2 eine Kennlinie der Abhängigkeit der Stehspannung VDSS von der Dotierstoffdichte Cp,
Fig. 3 eine Teilschnittansicht, die wesentliche Teile eines SJ-MOSFETS gemäß einem ersten Ausführungsbeispiel zeigt,
Fig. 4 eine Teilschnittansicht, die wesentliche Teile eines SJ-MOSFETS gemäß einem zweiten Ausführungsbeispiel zeigt,
Fig. 5 eine Kennlinie der Abhängigkeit des Durchlaßwiderstands Ron.A und der sich einstel­ lenden Stehspannung VDSS von der Dotierstoffmenge in einem SJ-MOSFET gemäß der vorliegenden Erfindung, und
Fig. 6 eine Kennlinie der Abhängigkeit des Lawinendurchbruchstroms bei induktiver Last von der Dotierstoffmenge.
Nachfolgend werden Experimente und deren Ergebnisse beschrieben, die zur Entwicklung der vorliegenden Erfindung geführt haben.
Fig. 3 ist eine Teilschnittansicht, die den grundlegenden Aufbau eines Longitudinal-n-Ka­ nal-SJ-MOSFETS gemäß einem ersten Ausführungsbeispiel der Erfindung zeigt, der bei den Experimen­ ten verwendet wurde. Zusätzlich ist an der Umfangskante des MOSFETs ein Teil zur Aufrechter­ haltung einer Stehspannung ausgebildet, und dieser Teil ist beispielsweise mit einer üblichen Struktur, etwa einer Schutzringstruktur, versehen. Bei der folgenden Beschreibung bezeichnet der Vorsatz n oder p Zonen oder Schichten, bei denen die Hauptladungsträger Elektronen bzw. Löcher sind. Der Zusatz ⁺ verweist auf eine relativ hohe Dotierstoffdichte, während der Zusatz ⁻ auf eine relativ niedrige Dotierstoffdichte verweist.
In Fig. 3 bezeichnet die Bezugszahl 11 eine n⁺-Drainschicht niedrigen Widerstands, während 12 eine Driftschicht in Form einer pn-Parallelschicht ist, die sich aus n-Driftzonen 12a und p-Trennzonen 12b zusammensetzt. Ein elektrischer Strom fließt nur durch die Driftzonen 12a der Driftschicht 12. Dennoch wird hier die gesamte pn-Parallelschicht einschließlich der Trennzonen 12b als die Driftschicht 12 bezeichnet. In einer Oberflächenschicht sind n-Kanalzonen 12e mit den n-Driftzonen 12a und p-Wannenzonen 13a mit den p-Trennzonen 12b verbunden. Außerdem sind innerhalb der Wannenzonen 13a n⁺-Sourcezonen 14 sowie Kontaktzonen 13b hoher Dichte ausgebildet. Gateelektrodenschichten 16 aus polykristallinem Silicium sind auf der Oberfläche der Wannenzone 13a zwischen den Sourcezonen 14 und den Driftzonen 12a unter Zwischenlage jeweils eines Gateisolierfilms ausgebildet. Eine Sourceelektrode 17 ist ebenfalls auf den Oberflä­ chen der Wannenzonen 13a vorgesehen und steht mit den Oberflächen sowohl der Sourcezonen 14 als auch der Kontaktzonen 13b in Kontakt. Eine Drainelektrode 18 ist an der Rückseite der Drainschicht 11 vorgesehen. Die Bezugszahl 19 bezeichnet einen Isolierfilm zum Schutz und zur Stabilisierung der Oberfläche. Der Isolierfilm 19 besteht beispielsweise aus einem thermischen Oxidationsfilm und Phosphorsilikatglas (PSG). In vielen Fällen erstreckt sich die Sourceelektrode 17 unter Zwischenlage des Zwischenschichtisolierfilms 19 zur bzw. über die Gateelektroden­ schicht 16, wie dies in Fig. 1 gezeigt ist. Eine Gateelektrode aus einem Metallfilm ist an einem (nicht gezeigten) Teil jeder Gateelektrodenschicht 16 vorgesehen. Ein elektrischer Driftstrom wird durch die Driftzonen 12a geleitet, dennoch wird die gesamte pn Parallelschicht einschließlich der p-Trennzonen 12b hier als die Driftschicht 12 bezeichnet. In einer Horizontalschnittebene in Fig. 1 betrachtet, können die Driftzonen 12a und die Trennzonen 12b abwechselnd entweder in Streifen oder in anderer Form angeordnet sein, etwa so, daß entweder die Driftzonen 12a oder die Trennzonen 12b in Kreuz- oder Querstreifen angeordnet sind und die jeweiligen anderen Zonen umgeben oder daß eine der Zonenarten als z. B. rechteckförmige Inseln in der anderen Zonenart angeordnet sind.
Die n-Driftzonen 12a werden beispielsweise durch Epitaxialwachstum gebildet. Das Epitaxial­ wachstum bewirkt, daß die p-Trennzonen 12b die Hohlräume füllen, die in den n-Driftzonen 12a gebildet sind. Dies ist im einzelnen in der japanischen Patentanmeldung Nr. 10-209267 beschrie­ ben.
Die Standardgröße und die Dotierstoffdichte der einzelnen Teile eines MOSFETs der 400 V-Klasse weisen beispielsweise folgende Werte auf. Der spezifische Widerstand der n⁺-Drainschicht 11 beträgt 0,01 Ωcm und ihre Dicke beträgt 350 µm; die Dicke der Driftschicht 12 beträgt 32 µm; die Breite der n-Driftzonen 12a und der p-Trennzonen 12b beträgt 8 µm (d. h. der Abstand zwischen den Mitten der gleichen Zonen beträgt 16 µm); die Dotierstoffdichte in den Zonen 12a und 12b beträgt 3,0×1015cm-3; die Diffusionstiefe der p-Wannenzone 13a beträgt 3 µm; die Oberflächendo­ tierstoffdichte der Wannenzone 13a beträgt 2×1017cm-3; die Diffusionstiefe der n⁺-Sourcezone 14 beträgt 0,3 µm; und die Oberflächendotierstoffdichte Sourcezone 14 beträgt 3×10cm-3.
Die Standardgröße und die Dotierstoffdichte der einzelnen Teile bei einem MOSFET der 800 V Klasse sind beispielsweise wie folgt. Der spezifische Widerstand der n⁺-Drainschicht 11 beträgt 0,01 Ωcm und die Dicke 350 µm; die Dicke der Driftschicht 12 beträgt 48 µm, die Breite einer n-Driftzone 12a und die einer p-Trennzone 12b beträgt 5 µm (d. h. der Abstand zwischen den Mitten zweier gleicher Zonen beträgt 10 µm); die Dotierstoffdichte in den Zonen 12a und 12b beträgt 3,5×1015cm-3; die Diffusionstiefe der p-Wannenzone 13a beträgt 1 µm; die Oberflä­ chendotierstoffdichte der Wannenzone 13a beträgt 1×1018cm-3; die Diffusionstiefe der n⁺-Zone 14 beträgt 0,3 µm; und die Oberflächendotierstoffdichte Sourcezone 14 beträgt 1×1020cm-3.
Es soll nun die Betriebsweise des SJ-MOSFETs von Fig. 3 beschrieben werden. Wenn eine vorbestimmte positive Spannung an die Gateelektrodenschicht 16 angelegt wird, wird in der Oberflächenschicht der Wannenzonen 13a unmittelbar unter der jeweiligen Gateelektrodenschicht 16 eine Inversionsschicht induziert, und Elektronen werden von der Sourcezone 14 durch diese Inversionsschicht in eine jeweilige n-Kanalzone 13d injiziert. Die injizierten Elektronen erreichen die Drainschicht 11 über die entsprechende Driftzone 12a, so daß Elektrizität zwischen der Drainelektrode 18 und der Sourceelektrode 17 transportiert wird.
Wenn die positive Spannung von der Gateelektrodenschicht 16 abgenommen wird, verschwindet die Inversionsschicht von den Oberflächen der Wannenzonen 13a und der Stromfluß zwischen der Drainelektrode 18 und der Sourceelektrode 17 wird unterbrochen. Wenn die Sperrvorspan­ nung erhöht wird, dehnen sich Verarmungsschichten von pn-Übergängen Ja zwischen den Wannenzonen 14a und den Kanalzonen 12e sowie von pn-Übergängen Jb zwischen den Driftzonen 12a und den Trennzonen 12b in die Driftzonen 12a und die Trennzonen 12b aus, wodurch die Driftzonen 12a und die Trennzonen 12b verarmt werden.
Die Verarmungsenden von den pn-Übergängen Jb dehnen sich entlang der Breite der Driftzonen 12a aus, und die Verarmungsschichten dehnen sich von den Trennzonen 12b auf beiden Seiten einer Driftzone 12a aus. Demzufolge werden die Driftzonen 12a sehr rasch verarmt, was zu einer Zunahme der Dotierstoffdichte in den Driftzonen 12a führt.
Zur gleichen Zeit werden auch die Trennzonen 12b verarmt. Die Verarmungsschichten dehnen sich von den pn-Übergängen auf deren beiden Seiten in die Trennzonen 12b aus, so daß die Trennzonen 12b rasch verarmt werden können. Da die Trennzonen 12b und die Driftzonen 12a abwechselnd angeordnet sind, breitet sich die Verarmung von den Trennzonen 12b in die benachbarten Driftzonen 12a aus. Dies reduziert die Gesamtbreite der Trennzonen 12b, die zur Hälfte die Verarmungsschicht bilden, und resultiert in der Zunahme der Querschnittsfläche der Driftzonen 12a.
Bei einem zweiten Ausführungsbeispiel wurde ein n-Kanal-MOSFET simuliert und unter den folgenden Bedingungen experimentell hergestellt: Die Menge (Dosis) von Bor als Dotierstoff in den p-Trennzonen 12b war auf 1×1013cm-2 festgesetzt und demgemäß war die Menge (Dosis) von Phosphor als Dotierstoff in den n-Driftzonen 12a innerhalb eines Bereichs zwischen 80% und 150% variabel.
Fig. 5 zeigt eine Kennlinie der Abhängigkeit des Durchlaßwiderstands Ron.A und der Stehspannung VDSS von der Dotierstoffmenge. Auf der Abszisse ist die Stehspannung und auf der Ordinate der Durchlaßwiderstand aufgetragen. Die Menge (Dosis) an Dotierstoff in den p-Trennzonen 12b ist auf 1×1013cm-2 fixiert, und die Breite der Trennzonen beträgt 8 µm. Die Tiefe der Driftschicht beträgt 32 µm.
Wenn beispielsweise die Dotierstoffmenge in den Driftzonen 12a 1,0×1013cm-2 (100%) beträgt ergeben sich eine Stehspannung von 445 V und ein Durchlaßwiderstand von 38 mΩcm2. Wenn die Dotierstoffmenge in den Driftzonen 12a 1,3×1013cm-2 (130%) beträgt1 ergibt sich die Stehspan­ nung zu 365 V bei einem Durchlaßwiderstand von 24 mΩcm2. Wenn die Dotierstoffmenge in den Driftzonen 12a 1,5×1013cm-2 (150%) beträgt, ergeben sich eine Stehspannung von 280 V und ein Durchlaßwiderstand von 20 mΩcm2.
Wie aus Fig. 5 hervorgeht, sinken mit zunehmender Dotierstoffmenge in den Driftzonen 12a von 100% auf 150% der Dotierstoffmenge in den Trennzonen 12b die erzeugte Stehspannung VDSS und der Durchlaßwiderstand Ron.A. Innerhalb des Bereichs zwischen 100% und 150% ergeben sich nur geringe Unterschiede beim Durchlaßwiderstand zwischen verschiedenen Produkten, so daß im Falle einer Massenproduktion nur mit Schwankungen bei der Stehspannung zu rechnen ist. Es ist daher einfach, die MOSFETs herzustellen und den Herstellungsprozeß in Griff zu kriegen. Dies gilt für jede Stehspannung, obwohl ein MOSFET der 400 V-Klasse Grundlage dieses Ausführungsbeispiels ist.
Fig. 6 zeigt eine Kennlinie der Abhängigkeit des Lawinendurchbruchstroms bei induktiver Last von der Dotierstoffmenge bezüglich eines dritten Ausführungsbeispiels. Auf der Abszisse ist die Menge (Dosis) von Bor in den n-Driftzonen 12a aufgetragen, während die Ordinate den Lawinen­ durchbruchstrom wiedergibt. Die Menge (Dosis) von Dotierstoff in den p-Trennzonen 12b ist auf 1×1013cm-2 fixiert, so daß folglich die Menge (Dosis) von Phosphor in den n-Driftzonen 12a innerhalb eines Bereichs zwischen 80% und 150% variabel ist. Es gelten dieselben Bedingungen wie beim ersten Ausführungsbeispiel.
Wenn beispielsweise die Dotierstoffmenge in den Driftzonen 12a 1,0×1013cm-2 (100%) ist, ergibt sich ein Lawinendurchbruchstrom von etwa 7 A. Wenn die Dotierstoffmenge in den Driftzonen 12a 1,3×1013cm-2 (130%) beträgt, liegt der Lawinendurchbruchstrom bei etwa 63 A. Wenn die Dotierstoffmenge in den Driftzonen 12a 1,5×1013cm-2 (150%) beträgt, wird der Lawinendurch­ bruchstrom etwa 72 A.
Aus Fig. 6 ist klar, wenn mehr als ein Nennstrom, vorzugsweise mehr als der doppelte Nenn­ strom als Lawinendurchbruchstrom bei induktiver Last erforderlich ist, dann muß die Menge (Dosis) an Dotierstoff in den Driftzonen 12a mehr als 110% betragen. Wenn die Dotierstoff­ menge mehr als 140% beträgt, gerät der Lawinendurchbruchstrom in die Sättigung, weshalb die Dotierstoffmenge in den Driftzonen 12a mit Blick auf die Stehspannung in Fig. 1 unter 150% liegt.
Die oben beschriebenen Experimente machen den zulässigen Bereich der Dotierstoffmenge in den n-Driftzonen 12a und den p-Trennzonen 12b der pn-Parallelschicht klar. Wenn das SJ-Halbleiter­ bauelement nach diesen Maßgaben ausgelegt wird, lassen sich SJ-Halbleiterbauelemente mit hoher Stehspannung in großen Mengen herstellen, bei denen das Abwägungsverhältnis zwischen dem Durchlaßwiderstand und der Stehspannung deutlich verbessert ist und ein ausreichender Lawinendurchbruchstrom bei induktiver Last garantiert ist.
Bei einem vierten Ausführungsbeispiel wurde ein n-Kanal-MOSFET simuliert und experimentell unter der Voraussetzung hergestellt, daß die Dotierstoffdichte Cp der p-Trennzonen 12b variabel war.
Fig. 1 zeigt eine Kennlinie der Abhängigkeit der Stehspannung VDSS von der Dotierstoffdichte Cp. Auf der Abszisse ist die Dotierstoffdichte Cp der Trennzonen 12b aufgetragen, während auf der Ordinate die Stehspannung aufgetragen ist. Die Dotierstoffdichte Cn der n-Driftzonen 12a ist auf 3,5×1015cm-3 fixiert, und die Breite der Trennzonen 12b und der Driftzonen 12a beträgt 5 µm. Die Tiefe der Driftschicht 12 beträgt 48 µm.
Wenn beispielsweise Cn = Cp = 3,5×1015cm-3 ist, ist die Stehspannung 960 V. Wenn Cp = 3×1015cm-3, ist die Stehspannung etwa 750 V. Wenn Cp = 2×1015cm-3, ist die Stehspannung etwa 380 V.
Die Stehspannung sinkt in oben angegebener Weise, weil die n-Driftzonen 12a nicht vollständig verarmt werden. Wenn die Dotierstoffdichte der Trennzonen 12b höher als die der Driftzonen 12a ist, werden die Trennzonen 12b nicht vollständig verarmt. Daher sinkt die Stehspannung.
Aus Fig. 1 ist klar, daß die Stehspannung nur um etwa 10% sinkt, wenn die Dotierstoffdichte Cp der Trennzonen 12b um etwa 8% über oder unter der Dotierstoffdichte Cn der Driftzonen 12a liegt.
Dies gilt auch für den Fall, wo die Dotierstoffdichte Cn der Driftzonen 12a variabel ist, obwohl bei diesem Ausführungsbeispiel die Dotierstoffdichte Cp der Trennzonen 12b variabel ist. Dies gilt gleichermaßen für alle anderen vorbestimmter Stehspannungs-Klassen.
Bei einem fünften Ausführungsbeispiel wurde ein n-Kanal-MOSFET simuliert und experimentell unter den folgenden Voraussetzungen hergestellt: Die Breite Ln der n-Driftzonen 12a ist auf 5 µm fixiert, während die Breite Lp der p-Trennzonen 12b variabel ist.
Fig. 2 zeigt eine Kennlinie der Abhängigkeit der Stehspannung VDSS von der Breite Lp. Auf der Abszisse ist die Breite Lp der Trennzonen 12b aufgetragen, während auf der Ordinate die Stehspannung aufgetragen ist. Die Dotierstoffdichte ist auf 3,5×1015cm-3 fixiert, und die Tiefe der Driftschicht 12 beträgt 48 µm.
Wenn beispielsweise Ln = Lp = 5 µm, beträgt die Stehspannung 960 V, was der Maximalwert ist. Wenn Lp = 4 µm, sinkt die Stehspannung auf etwa 550 V.
Dies resultiert von der unvollständigen Verarmung der Driftzonen 12a. Wenn die Trennzonen 12b dicker sind als die Driftzonen 12a, werden die Trennzonen 12b nicht vollständig verarmt. Deshalb sinkt die Stehspannung.
Aus Fig. 2 ist klar, wenn die Breite Lp der Trennzonen 12b etwa 6% über oder unter der Breite Ln der Driftzonen 12a liegt, dann sinkt die Stehspannung um nur etwa 10%.
Dies gilt auch für den Fall, daß die Breite Ln der Driftzonen 12a variabel ist, obwohl beim obigen Ausführungsbeispiel die Breite Lp der Trennzonen 12b variabel gemacht wurde. Dies gilt außerdem für alle anderen vorbestimmter Stehspannungs-Klassen.
Die oben beschriebenen Experimente machen den zulässigen Bereich von Dotierstoffdichte, Größe etc. der n-Driftzonen 12a und der p-Trennzonen 12b der pn-Parallelschicht klar. Wenn das SJ-Halbleiterbauelement nach diesen Vorgaben ausgelegt wird, können SJ-Halbleiterbauelemente mit hoher Sperrspannung in großen Stückzahlen mit einer deutlichen Verbesserung des Abwä­ gungsverhältnisses zwischen dem Durchlaßwiderstand und der Stehspannung hergestellt werden.
Bei einem sechsten Ausführungsbeispiel wird gemäß einem anderen Herstellungsverfahren ein Hohlraum für die Dotierstoffe teilweise vor dem Epitaxialwachstum gebildet, und das Epitaxial­ wachstum der Schicht hohen Widerstands wird dann wiederholt ausgeführt, wobei jeweils Dotierstoffe mittels Masken implantiert werden. Danach wird die pn-Parallelschicht durch thermische Diffusion der Dotierstoffe gebildet.
Fig. 4 ist eine Teilschnittansicht, die die wesentlichen Teile eines Longitudinal-n-Kanal-SJ-MOS­ FETS zeigt der mit diesem Verfahren hergestellt wurde.
Fig. 4 unterscheidet sich von Fig. 3 nur darin, daß die Dotierstoffdichte in den n-Driftzonen 22a und den p-Trennzonen 22b ungleichmäßig ist. Zur Vereinfachung der Beschreibung zeigt eine gepunktete Linie eine Linie gleicher Dotierstoffdichte. Die Linie gleicher Dotierstoffdichte ist eine Kurve (eine dreidimensional gekrümmte Fläche), und zwar aus folgenden Gründen: Der Hohlraum für die Dotierstoffe wird vor dem Epitaxialwachstum gebildet, das Epitaxialwachstum der Schicht hohen Widerstands wird mehrfach wiederholt, und dann diffundiert die Wärmebehandlung die Schicht hohen Widerstands von der Dotierstoffquelle.
Wenn die Diffusion ausreichend lange durchgeführt wird, wird die Grenze zwischen den n-Driftzonen 22a und p-Trennzonen 22b zu einer geraden Linie (bzw. dreidimensional zu einer Ebene), wie in Fig. 3 gezeigt.
Um die unvollständige Verarmung in den Driftzonen 22a und den Trennzonen 22b zu verhindern, sollte die in beide Arten von Zonen eingesetzte Dotierstoffmenge nahezu gleich sein.
Insbesondere ist, wie zuvor angegeben, der Ausnutzungsfaktor der Kristallebene des Halbleiters am besten, wenn die Breiten der Driftzonen 22a und der Trennzonen 22b gleich sind. Aus diesem Grund sollte die mittlere Dotierstoffdichte der Driftzonen 22a und der Trennzonen 22b nahezu gleich sein.
Wie im Fall des dritten Ausführungsbeispiels sinkt die Stehspannung nur um etwa 10%, wenn die Dotierstoffdichte in den Driftzonen des ersten Leitfähigkeitstyps oder in den Trennzonen des zweiten Leitfähigkeitstyps im Bereich zwischen 92% und 108% der Dotierstoffmenge der jeweils anderen Zonen ist.
Wenn die Breite gleich ist, sollte die mittlere Dotierstoffdichte entweder der Driftzonen des ersten Leitfähigkeitstyps oder der Trennzonen des zweiten Leitfähigkeitstyps innerhalb des Bereichs zwischen 92% und 108% der mittleren Dotierstoffdichte der jeweils anderen Zonen sein.
Der zulässige Bereich der Breite der Driftzonen 22a oder derjenigen der Trennzonen 22b sollte innerhalb des Bereichs zwischen 94% und 106% der Breite der jeweiligen anderen Zonen liegen.
Die Verringerung der Breite der Driftzonen 12a und der Trennzonen 12b und die Erhöhung ihrer Dotierstoffdichte würde zu einer Abnahme des Durchlaßwiderstands und zur Verbesserung des Abwägungsverhältnisses zwischen dem Durchlaßwiderstand und der Stehspannung führen.
Während die obigen Ausführungsbeispiele von einem Longitudinal-MOSFET ausgehen, kann im Rahmen der vorliegenden Erfindung auch ein Lateral-Halbleiterbauelement eingesetzt werden, bei dem der elektrische Driftstrom in einer anderen Richtung fließt als derjenigen, in die sich eine Verarmungsschicht aufgrund der Sperrvorspannung im AUS-Zustand ausdehnt. Die gleichen Effekte können auch bei einem IGBT, einer pn-Diode, einer Schottkydiode und einem Bipolartran­ sistor erreicht werden.
Wie voranstehend ausgeführt, werden bei dem SJ-Halbleiterbauelement mit der pn Parallel­ schicht, bei der die Driftzonen des ersten Leitfähigkeitstyps und die Trennzonen des zweiten Leitfähigkeitstyps abwechselnd angeordnet sind und die im EIN-Zustand Elektrizität leitet und im AUS-Zustand verarmt ist, die zulässigen Bereiche der Dotierstoffdichte, der Größe oder ähnlicher Parameter der Driftzonen des ersten Leitfähigkeitstyps und der Trennzonen des zweiten Leitfä­ higkeitstyps spezifiziert, damit das Abwägungsverhältnis zwischen dem Durchlaßwiderstand und der Stehspannung deutlich verbessert wird, eine hohe Stehspannung erzielt wird, ein maximaler Lawinendurchbruchsstrom bei induktiver Last garantiert wird und eine Massenproduktion von SJ-Halbleiterbauelementen mit hoher Stehspannung ermöglicht wird.

Claims (10)

1. Halbleiterbauelement mit Super-Zonenübergang, umfassend:
eine erste und eine zweite Hauptfläche,
eine erste und eine zweite Hauptelektrode (17, 18), die auf wenigstens einer der beiden Hauptflächen angeordnet sind, und
eine pn-Parallelschicht (12; 22), bei der Driftzonen (12a; 22a) eines ersten Leitfähig­ keitstyps und Trennzonen (12b; 22b) eines zweiten Leitfähigkeitstyps abwechselnd angeordnet sind, wobei die pn-Parallelschicht zwischen den beiden Hauptelektroden angeordnet ist und im EIN-Zustand Elektrizität leitet und im AUS-Zustand verarmt ist, dadurch gekennzeichnet, daß die Dotierstoffmenge in den Driftzonen (12a; 22a) inner­ halb des Bereichs zwischen 100% und 150% der Dotierstoffmenge in den Trennzonen (12b, 22b) liegt.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Dotier­ stoffmenge in den Driftzonen (12a; 22a) innerhalb des Bereichs zwischen 110% und 150% der Dotierstoffmenge in den Trennzonen (12b, 22b) liegt.
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß sowohl die Driftzonen (12a; 22a) als auch die Trennzonen (12b; 22b) in Streifen angeordnet sind.
4. Halbleiterbauelement mit Super-Zonenübergang, umfassend:
eine erste und eine zweite Hauptfläche,
eine erste und eine zweite Hauptelektrode (17, 18), die auf wenigstens einer der beiden Hauptflächen angeordnet sind, und
eine pn-Parallelschicht (12; 22), bei der Driftzonen (12a; 22a) eines ersten Leitfähig­ keitstyps und Trennzonen (12b; 22b) eines zweiten Leitfähigkeitstyps abwechselnd angeordnet sind, wobei die pn-Parallelschicht zwischen den beiden Hauptelektroden angeordnet ist und im EIN-Zustand Elektrizität leitet und im AUS-Zustand verarmt ist, dadurch gekennzeichnet, daß die Driftzonen (12a; 22a) und die Trennzonen (12b; 22b) in Streifen von im wesentlichen gleicher Breite angeordnet sind und die Dotierstoffmenge einer der beiden Zonenarten, d. h. der Driftzonen oder der Trennzonen, in dem Bereich zwischen 92% und 108% der Dotierstoffmenge der anderen der beiden Zonenarten liegt.
5. Halbleiterbauelement mit Super-Zonenübergang, umfassend:
eine erste und eine zweite Hauptfläche,
eine erste und eine zweite Hauptelektrode (17, 18), die auf wenigstens einer der beiden Hauptflächen angeordnet sind, und
eine pn-Parallelschicht (12; 22), bei der Driftzonen (12a; 22a) eines ersten Leitfähig­ keitstyps und Trennzonen (12b; 22b) eines zweiten Leitfähigkeitstyps abwechselnd angeordnet sind, wobei die pn-Parallelschicht zwischen den beiden Hauptelektroden angeordnet ist und im EIN-Zustand Elektrizität leitet und im AUS-Zustand verarmt ist, dadurch gekennzeichnet, daß die Driftzonen (12a; 22a) und die Trennzonen (12b; 22b) in Streifen von im wesentlichen gleicher Breite angeordnet sind und die mittlere Dotierstoffdichte einer der beiden Zonenarten, d. h. der Driftzonen oder der Trennzonen, in dem Bereich zwischen 92% und 108% der mittleren Dotierstoffdichte der anderen der beiden Zonenarten liegt.
6. Halbleiterbauelement mit Super-Zonenübergang, umfassend:
eine erste und eine zweite Hauptfläche,
eine erste und eine zweite Hauptelektrode (17, 18), die auf wenigstens einer der beiden Hauptflächen angeordnet sind, und
eine pn-Parallelschicht (12; 22), bei der Driftzonen (12a; 22a) eines ersten Leitfähig­ keitstyps und Trennzonen (12b; 22b) eines zweiten Leitfähigkeitstyps abwechselnd angeordnet sind, wobei die pn-Parallelschicht zwischen den beiden Hauptelektroden angeordnet ist und im EIN-Zustand Elektrizität leitet und im AUS-Zustand verarmt ist, dadurch gekennzeichnet, daß die Driftzonen (12a; 22a) und die Trennzonen (12b; 22b) in Streifen von im wesentlichen gleicher Breite angeordnet sind und die Dotierstoffdichte einer der beiden Zonenarten, d. h. der Driftzonen oder der Trennzonen, in dem Bereich zwischen 92% und 108% der Dotierstoffdichte der anderen der beiden Zonenarten liegt.
7. Halbleiterbauelement mit Super-Zonenübergang, umfassend:
eine erste und eine zweite Hauptfläche,
eine erste und eine zweite Hauptelektrode (17, 18), die auf wenigstens einer der beiden Hauptflächen angeordnet sind, und
eine pn-Parallelschicht (12; 22), bei der Driftzonen (12a; 22a) eines ersten Leitfähig­ keitstyps und Trennzonen (12b; 22b) eines zweiten Leitfähigkeitstyps abwechselnd angeordnet sind, wobei die pn-Parallelschicht zwischen den beiden Hauptelektroden angeordnet ist und im EIN-Zustand Elektrizität leitet und im AUS-Zustand verarmt ist, dadurch gekennzeichnet, daß die Driftzonen (12a; 22a) und die Trennzonen (12b; 22b) in Streifen angeordnet sind und die Breite einer der beiden Zonenarten, d. h. der Driftzonen oder der Trennzonen, im Bereich zwischen 94% und 106% der Breite der anderen der beiden Zonenarten liegt.
8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekenn­ zeichnet, daß die erste und die zweite Hauptelektrode (17, 18) auf der ersten bzw. der zweiten Hauptfläche angeordnet sind.
9. Verfahren zur Herstellung eines Halbleiterbauelements mit Super-Zonenübergang, das eine erste und eine zweite Hauptfläche aufweist, umfassend
Ausbilden zweier Hauptelektroden (17, 18) auf der ersten und der zweiten Hauptfläche, und
Ausbilden einer pn-Parallelschicht (12; 22), bei der Driftzonen (12a; 22a) eines ersten Leitfähigkeitstyps und Trennzonen (12b; 22b) eines zweiten Leitfähigkeitstyps abwechselnd in Streifen im wesentlichen gleicher Breite angeordnet sind, wobei die pn-Parallelschicht zwischen den beiden Hauptelektroden angeordnet wird und im EIN-Zustand Elektrizität leitet und im AUS-Zustand verarmt ist, dadurch gekennzeichnet, daß eine der beiden Zonenarten, d. h. die Driftzonen oder die Trennzonen, durch Epitaxialwachstum mit einer Dotierstoffmenge in dem Bereich zwischen 92% und 108% der Dotierstoffmenge der anderen der beiden Zonenarten ausgebildet wird.
10. Verfahren zur Herstellung eines Halbleiterbauelements mit Super-Zonenübergang, das eine erste und eine zweite Hauptfläche aufweist, umfassend
Ausbilden zweier Hauptelektroden (17, 18) auf der ersten und der zweiten Hauptfläche, und
Ausbilden einer pn-Parallelschicht (12; 22), bei der Driftzonen (12a; 22a) eines ersten Leitfähigkeitstyps und Trennzonen (12b; 22b) eines zweiten Leitfähigkeitstyps abwechselnd in Streifen nahezu gleicher Breite angeordnet sind, wobei die pn-Parallelschicht zwischen den beiden Hauptelektroden angeordnet wird und im EIN-Zustand Elektrizität leitet und im AUS-Zustand verarmt ist, dadurch gekennzeichnet, daß Dotierstoffe eines Leitfähigkeitstyps in einer Menge in dem Bereich zwischen 92% und 108% der Menge an Dotierstoffen des anderen Leitfähigkeits­ typs implantiert werden, die zur Ausbildung einer der beiden Zonenarten, d. h. der Driftzonen (12a; 22a) oder der Trennzonen (12b; 22b) erforderlich sind, und daß dann die Zonen der anderen Zonenart durch thermische Diffusion der Dotierstoffe des einen Leitfähigkeitstyps ausgebildet werden.
DE19954351A 1998-11-12 1999-11-11 Halbleiterbauelement Expired - Lifetime DE19954351B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP32156798 1998-11-12
JP22186199 1999-08-05
JP11-221861 1999-08-05
JP10-321567 1999-08-05

Publications (2)

Publication Number Publication Date
DE19954351A1 true DE19954351A1 (de) 2000-05-18
DE19954351B4 DE19954351B4 (de) 2009-06-25

Family

ID=26524543

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19954351A Expired - Lifetime DE19954351B4 (de) 1998-11-12 1999-11-11 Halbleiterbauelement

Country Status (2)

Country Link
US (2) US6291856B1 (de)
DE (1) DE19954351B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10117801B4 (de) * 2001-04-10 2005-12-22 Robert Bosch Gmbh Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
DE10000754B4 (de) * 1999-01-11 2009-04-16 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement und Verfahren zu seiner Herstellung

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
US6291856B1 (en) 1998-11-12 2001-09-18 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP2001119022A (ja) * 1999-10-20 2001-04-27 Fuji Electric Co Ltd 半導体装置及びその製造方法
US6475864B1 (en) * 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
GB0003185D0 (en) * 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv An insulated gate field effect device
DE10024480B4 (de) * 2000-05-18 2006-02-16 Infineon Technologies Ag Kompensationsbauelement mit verbesserter Robustheit
EP1160873A1 (de) * 2000-05-19 2001-12-05 STMicroelectronics S.r.l. MOS-Technologie-Leistungsanordnung
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
DE10052170C2 (de) * 2000-10-20 2002-10-31 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement
JP4088033B2 (ja) * 2000-11-27 2008-05-21 株式会社東芝 半導体装置
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6512267B2 (en) * 2001-04-12 2003-01-28 International Rectifier Corporation Superjunction device with self compensated trench walls
DE10132136C1 (de) * 2001-07-03 2003-02-13 Infineon Technologies Ag Halbleiterbauelement mit Ladungskompensationsstruktur sowie zugehöriges Herstellungsverfahren
US6825514B2 (en) * 2001-11-09 2004-11-30 Infineon Technologies Ag High-voltage semiconductor component
DE10161125C1 (de) * 2001-12-12 2003-07-31 Infineon Technologies Ag Halbleiterbauelement mit optimierter Stromdichte
WO2003065459A1 (fr) * 2002-01-28 2003-08-07 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur
US6686244B2 (en) * 2002-03-21 2004-02-03 General Semiconductor, Inc. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
JP3634830B2 (ja) 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
DE10346838A1 (de) * 2002-10-08 2004-05-13 International Rectifier Corp., El Segundo Superjunction-Bauteil
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
JP3634848B2 (ja) * 2003-01-07 2005-03-30 株式会社東芝 電力用半導体素子
US6979862B2 (en) * 2003-01-23 2005-12-27 International Rectifier Corporation Trench MOSFET superjunction structure and method to manufacture
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7015104B1 (en) * 2003-05-29 2006-03-21 Third Dimension Semiconductor, Inc. Technique for forming the deep doped columns in superjunction
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
WO2005065179A2 (en) 2003-12-19 2005-07-21 Third Dimension (3D) Semiconductor, Inc. Method of manufacturing a superjunction device
JP4417962B2 (ja) * 2003-12-19 2010-02-17 サード ディメンジョン （スリーディ） セミコンダクタ インコーポレイテッド 超接合デバイスの製造での平坦化方法
US7052982B2 (en) * 2003-12-19 2006-05-30 Third Dimension (3D) Semiconductor, Inc. Method for manufacturing a superjunction device with wide mesas
US7023069B2 (en) * 2003-12-19 2006-04-04 Third Dimension (3D) Semiconductor, Inc. Method for forming thick dielectric regions using etched trenches
KR20070032624A (ko) * 2003-12-19 2007-03-22 써드 디멘존 세미컨덕터, 인코포레이티드 종래의 종단을 갖는 수퍼 접합 장치를 제조하는 방법
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
JP2005243716A (ja) * 2004-02-24 2005-09-08 Sanyo Electric Co Ltd 半導体装置
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7439583B2 (en) * 2004-12-27 2008-10-21 Third Dimension (3D) Semiconductor, Inc. Tungsten plug drain extension
TWI401749B (zh) * 2004-12-27 2013-07-11 Third Dimension 3D Sc Inc 用於高電壓超接面終止之方法
JP2006269720A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体素子及びその製造方法
KR101236030B1 (ko) 2005-04-06 2013-02-21 페어차일드 세미컨덕터 코포레이션 트랜치-게이트 전계효과 트랜지스터 및 그 형성 방법
EP1872396A4 (de) * 2005-04-22 2009-09-23 Icemos Technology Corp Superübergangsbauelement mit oxidausgekleideten gräben und verfahren zur herstellung eines superübergangsbauelements mit oxidausgekleideten gräben
JP2007012858A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
US7446018B2 (en) * 2005-08-22 2008-11-04 Icemos Technology Corporation Bonded-wafer superjunction semiconductor device
US7378317B2 (en) * 2005-12-14 2008-05-27 Freescale Semiconductor, Inc. Superjunction power MOSFET
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US7510938B2 (en) * 2006-08-25 2009-03-31 Freescale Semiconductor, Inc. Semiconductor superjunction structure
US7598517B2 (en) * 2006-08-25 2009-10-06 Freescale Semiconductor, Inc. Superjunction trench device and method
US7651918B2 (en) * 2006-08-25 2010-01-26 Freescale Semiconductor, Inc. Strained semiconductor power device and method
JP5135759B2 (ja) * 2006-10-19 2013-02-06 富士電機株式会社 超接合半導体装置の製造方法
US7777257B2 (en) * 2007-02-14 2010-08-17 Freescale Semiconductor, Inc. Bipolar Schottky diode and method
JP4286877B2 (ja) * 2007-03-13 2009-07-01 Ｏｋｉセミコンダクタ株式会社 炭化珪素半導体装置およびその製造方法
US7723172B2 (en) 2007-04-23 2010-05-25 Icemos Technology Ltd. Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material
US8580651B2 (en) * 2007-04-23 2013-11-12 Icemos Technology Ltd. Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material
CN103762243B (zh) 2007-09-21 2017-07-28 飞兆半导体公司 功率器件
US8012806B2 (en) 2007-09-28 2011-09-06 Icemos Technology Ltd. Multi-directional trenching of a die in manufacturing superjunction devices
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US8159039B2 (en) 2008-01-11 2012-04-17 Icemos Technology Ltd. Superjunction device having a dielectric termination and methods for manufacturing the device
US7846821B2 (en) * 2008-02-13 2010-12-07 Icemos Technology Ltd. Multi-angle rotation for ion implantation of trenches in superjunction devices
US7795045B2 (en) * 2008-02-13 2010-09-14 Icemos Technology Ltd. Trench depth monitor for semiconductor manufacturing
US8030133B2 (en) 2008-03-28 2011-10-04 Icemos Technology Ltd. Method of fabricating a bonded wafer substrate for use in MEMS structures
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
CN102439727B (zh) * 2009-07-15 2015-05-20 富士电机株式会社 超结半导体器件
US9230810B2 (en) 2009-09-03 2016-01-05 Vishay-Siliconix System and method for substrate wafer back side and edge cross section seals
US8421196B2 (en) * 2009-11-25 2013-04-16 Infineon Technologies Austria Ag Semiconductor device and manufacturing method
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
JP2012074441A (ja) 2010-09-28 2012-04-12 Toshiba Corp 電力用半導体装置
KR101106535B1 (ko) * 2011-04-15 2012-01-20 페어차일드코리아반도체 주식회사 전력용 반도체 소자 및 그 제조방법
US8673700B2 (en) * 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
CN102867842B (zh) * 2011-07-05 2015-04-08 上海华虹宏力半导体制造有限公司 超级结器件及制造方法
CN103000665B (zh) * 2011-09-08 2015-08-19 上海华虹宏力半导体制造有限公司 超级结器件及制造方法
JP2013093560A (ja) 2011-10-06 2013-05-16 Denso Corp 縦型半導体素子を備えた半導体装置
JP5920970B2 (ja) 2011-11-30 2016-05-24 ローム株式会社 半導体装置
US8946814B2 (en) 2012-04-05 2015-02-03 Icemos Technology Ltd. Superjunction devices having narrow surface layout of terminal structures, buried contact regions and trench gates
US9318549B2 (en) * 2013-02-18 2016-04-19 Infineon Technologies Austria Ag Semiconductor device with a super junction structure having a vertical impurity distribution
US9349725B2 (en) * 2013-03-13 2016-05-24 Michael W. Shore Stripe orientation for trenches and contact windows
US9112022B2 (en) 2013-07-31 2015-08-18 Infineon Technologies Austria Ag Super junction structure having a thickness of first and second semiconductor regions which gradually changes from a transistor area into a termination area
DE102015116576B4 (de) * 2015-09-30 2021-11-25 Infineon Technologies Austria Ag Superjunction-Halbleitervorrichtung mit entgegengesetzt dotierten Halbleiterbereichen, die in Gräben ausgebildet sind, und Verfahren zur Herstellung
CN106024910B (zh) * 2016-05-26 2019-03-29 东南大学 鳍式快恢复超结功率半导体晶体管及其制备方法
US11075264B2 (en) 2016-05-31 2021-07-27 Cree, Inc. Super junction power semiconductor devices formed via ion implantation channeling techniques and related methods
US10580884B2 (en) * 2017-03-08 2020-03-03 D3 Semiconductor LLC Super junction MOS bipolar transistor having drain gaps

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5940303B2 (ja) 1977-07-20 1984-09-29 株式会社日立製作所 半導体スイツチング素子
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
JP2632322B2 (ja) 1987-10-02 1997-07-23 財団法人 半導体研究振興会 電力用半導体素子
JPH01272158A (ja) 1988-04-23 1989-10-31 Matsushita Electric Works Ltd 半導体装置およびその製法
US5182626A (en) 1989-09-20 1993-01-26 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor and method of manufacturing the same
JPH0750791B2 (ja) 1989-09-20 1995-05-31 株式会社日立製作所 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機
US5141889A (en) 1990-11-30 1992-08-25 Motorola, Inc. Method of making enhanced insulated gate bipolar transistor
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5183769A (en) 1991-05-06 1993-02-02 Motorola, Inc. Vertical current flow semiconductor device utilizing wafer bonding
JPH05347413A (ja) 1992-06-12 1993-12-27 Toshiba Corp 半導体装置の製造方法
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US5798554A (en) 1995-02-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno MOS-technology power device integrated structure and manufacturing process thereof
US6097063A (en) * 1996-01-22 2000-08-01 Fuji Electric Co., Ltd. Semiconductor device having a plurality of parallel drift regions
JPH09266311A (ja) * 1996-01-22 1997-10-07 Fuji Electric Co Ltd 半導体装置及びその製造方法
DE59711481D1 (de) * 1996-02-05 2004-05-06 Infineon Technologies Ag Durch Feldeffekt steuerbares Halbleiterbauelement
JP4014676B2 (ja) * 1996-08-13 2007-11-28 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
JP3938964B2 (ja) 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
US6081009A (en) * 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure
EP1026749B1 (de) 1998-07-23 2003-09-17 Mitsubishi Denki Kabushiki Kaisha Verfahren zur Herstellung einer Halbleiteranordnung und dadurch erzeugbare Halbleiteranordnung
JP3988262B2 (ja) * 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
DE19839970C2 (de) * 1998-09-02 2000-11-02 Siemens Ag Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung
US6291856B1 (en) 1998-11-12 2001-09-18 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
US6475864B1 (en) 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10000754B4 (de) * 1999-01-11 2009-04-16 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10066412B4 (de) * 1999-01-11 2012-12-06 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10117801B4 (de) * 2001-04-10 2005-12-22 Robert Bosch Gmbh Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren

Also Published As

Publication number Publication date
US6787420B2 (en) 2004-09-07
US20010046739A1 (en) 2001-11-29
US6291856B1 (en) 2001-09-18
DE19954351B4 (de) 2009-06-25

Similar Documents

Publication Publication Date Title
DE19954351B4 (de) Halbleiterbauelement
DE19954352B4 (de) Halbleiterbauelement sowie Verfahren zur Herstellung desselben
DE69034157T2 (de) Bipolartransistor mit isolierter Gate-Elektrode und Verfahren zur Herstellung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE19701189B4 (de) Halbleiterbauteil
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE112013004362B4 (de) Halbleitervorrichtung
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19702102B4 (de) Halbleitervorrichtung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102012204420B4 (de) Halbleitervorrichtung
DE10041344B4 (de) SJ-Halbleitervorrichtung
DE2940699C2 (de) MOSFET-Anordnung, insbesondere Leistungs-MOSFET-Anordnung
DE4111046C2 (de) MOS-Einrichtung mit einer als Kanal arbeitenden Anreicherungsschicht
DE112012004043B4 (de) Halbleitereinrichtung
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE10120030A1 (de) Lateralhalbleiterbauelement
WO2000033385A1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE3131727A1 (de) "mos-feldeffekttransistor und verfahren zu seiner hestellung"
DE4114174A1 (de) Leistungstransistorbauteil sowie verfahren zu seiner herstellung
DE3816002A1 (de) Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
DE3537004A1 (de) Vdmos-baustein
DE112014006296T5 (de) Leistungshalbleitervorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

R082 Change of representative

Representative=s name: HOFFMANN, ECKART, DIPL.-ING., DE

Effective date: 20110826

R071 Expiry of right