DE19962768A1 - Verfahren zum Übertragen von Daten über einen Datenbus mit minimierter digitaler Intersymbolstörung - Google Patents
Verfahren zum Übertragen von Daten über einen Datenbus mit minimierter digitaler IntersymbolstörungInfo
- Publication number
- DE19962768A1 DE19962768A1 DE19962768A DE19962768A DE19962768A1 DE 19962768 A1 DE19962768 A1 DE 19962768A1 DE 19962768 A DE19962768 A DE 19962768A DE 19962768 A DE19962768 A DE 19962768A DE 19962768 A1 DE19962768 A1 DE 19962768A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- bus
- steps
- data bus
- req
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
Abstract
Verfahren zum Übertragen von Daten über einen Datenbus mit minimierten digitalen Steuerungs- und Daten-Intersymbolstörungen. Dem Spannungspegel auf dem Bus wird es nicht gestattet, den negierten Busruhespannungspegel zu erreichen, der durch die Busterminatorspannung gegeben ist. Der Datendetektionsschaltung wird zusätzlich Zeit zur Verfügung gestellt, um ein erstes Segment von Daten zu erfassen, das über den Bus übertragen wird. Eine Pausenzeit wird möglich, nachdem der Bus für eine längere Zeit im Ruhe-/Pausenzustand war. Nachdem das erste Datensegment übertragen worden ist, kehrt das Verfahren zum normalen Betrieb zurück, in welchem für einen normalen Zeitraum pausiert wird, während dessen die Datendetektionsschaltung nachfolgende Datensegmente, die über den Bus übertragen werden, detektieren kann. Zusätzlich wird der Datenbus während längerer synchroner Datentransfers mit unveränderten Datenbits invertiert und für eine weitere Regulierung der Datenbusspannung angesteuert.
Description
Die Erfindung betrifft im allgemeinen die Übertragung binärer Daten über eine
Datenübertragungsleitung und insbesondere die Übertragung binärer Daten über eine
Datenübertragungsleitung mit minimierter digitaler Intersymbolstörung.
Wie in Fig. 1 dargestellt ist, werden Daten üblicherweise zwischen einem Host-
Computersystem 10 und Peripheriegeräten, wie zum Beispiel Plattenlaufwerken,
Bandlaufwerken 6 oder Druckern 7, über einen Datenkommunikationsbus 15 übertragen.
Der Datenkommunikationsbus 15 verbindet das Host-Computersystem 10 und die
Peripheriegeräte 5, 6 und 7 miteinander und ermöglicht den Austausch von Daten
zwischen dem System und den Geräten. Ein Typ von Datenkommunikationsbussen ist
ein "Small Computer System Interconnect"-(SCSI)-Datenbus. Ein SCSI-Datenbus kann
auf unterschiedliche Weise konfiguriert werden und hat verschiedene Betriebszustände.
Eine Konfiguration und Betriebszustand ist als SCSI-Wide-Bus bekannt, der einen
16 Bit-Datenbus mit zugehörigen Steuersignalen umfaßt, wie etwa Busy (BSY),
Select (SEL), Control/Data (CID), Input/Output (I/O), Message (MSG), Request (REQ),
Acknowledge (ACK), Attention (ATN) und Reset (RST). Der SCSI-Datenbus ist mit dem
Host-Computersystem 10 über einen Host Adapter 12 verbunden und mit den
Peripheriegeräten 5, 6 und 7 über Geräte-Controller 8, 9 und 11. Der Geräte-Controller
ist an den spezifischen Gerätetyp angepaßt, der mit dem SCSI-Bus wie in Fig. 1
dargestellt verbunden ist. Der SCSI-Datenbus 15 kann so konfiguriert werden, daß er
eine Vielzahl von miteinander verketteten (daisy chained) Peripheriegeräten umfaßt,
wobei sowohl der Host-Computer als auch das letzte Gerät, das mit dem Bus verbunden
ist (am weitesten vom Host entfernt), mit einem Busterminator 16 abgeschlossen ist. Der
Busterminator 16 umfaßt eine Schaltung zur Regulierung der maximalen und minimalen
Spannungspegel auf dem SCSI-Datenbus 15.
Nach den Fig. 2A und 2B werden die maximalen und minimalen Spannungs
schwellenwerte zur Datendetektion (V-eins und V-null) von einer Datendetekti
onsschaltung 13 erfaßt. Jeder Schwellenwert ist ein fester Gleichstromspannungspegel,
der einer Signalleitung des Busses 15 zugeordnet ist, die von einem Treiber 14 getrieben
wird. Dieser feste Gleichstromschwellenpegel ist üblicherweise zwischen den
Terminatorspannungsgrenzen (+V-term und -V-term) definiert. Sowohl der Hostadapter
als auch die Gerätekontroller enthalten Treiberschaltungen 14 zur Ausgabe und
Empfängerschaltungen 13 zum Empfang von Daten und logische Schaltungen (in
Fig. 2A nicht dargestellt) zum Leiten des Datenflusses und für
Verarbeitungsoperationen.
Wenn Information zwischen dem Host-Computersystem und irgendeinem der Vielzahl
von Peripheriegeräten übertragen wird, wird ein Handshaking-Protokoll benutzt, um
Datenanfragen zu initialisieren (REQ) und zu bestätigen (ACK), daß solche Anfragen
erledigt worden sind. Ein REQ-Steuersignal kann durch ein initialisierendes Gerät
ausgesandt werden, um anzufordern, daß das Zielgerät entweder Daten an das
initialisierende Gerät schreibt oder Daten von ihm liest. Ein ACK-Steuersignal kann durch
ein Zielgerät ausgesandt werden, um zu bestätigen, daß das Zielgerät erfolgreich Daten
gesandt oder empfangen hat.
Ein Problem kann entstehen, wenn der SCSI Datenbus ohne Datentransfers für einen
längeren Zeitraum unbeschäftigt ist. In diesem Fall steigt der Spannungspegel auf dem
Bus auf den maximalen, durch die Busterminatoren definierten Spannungswert, der hier
als negierter Ruhespannungspegel bezeichnet wird. Wenn ein REQ-Signal ausgesandt
wird stellt die REQ-Steuerschaltung ein vorbestimmtes festes Zeitfenster zur Verfügung,
in dem das REQ-Signal durch die Datendetektionsschaltung erfaßt werden muß, bevor
weitere REQ-Signale ausgesandt werden. Da sich die Busspannung während
ausgedehnter negierter Ruhezeiten auf dem Ruhespannungspegel befindet, muß das
REQ-Signal eine größere Signalpegelveränderung vollziehen, als während des
Synchronbetriebs, um einen Pegel zu erreichen, der von der Detektionsschaltung als
REQ-Signal erfaßt werden kann. Bei einem ersten Fehlermodus steht nicht ausreichend
Zeit zur Verfügung, damit das REQ-Signal durch die Datendetektionsschaltung während
eines ersten Aussendens des REQ-Signals erfaßt werden kann, bevor ein nachfolgendes
REQ-Signal ausgesandt wird. Infolge dessen können REQ-Daten, die auf anderen
Leitungen des Busses während des ersten REQ-Pulses übertragen werden, nicht korrekt
von der Detektionsschaltung erfaßt werden und können verloren gehen. Ein zweiter
Fehlermodus tritt auf, wenn das REQ-Signal überhaupt nicht von der
REQ-Detektionsschaltung innerhalb der vorbestimmten Zeitschranken erfaßt wird. Diese
Fehlermodi werden hierdurch als digitale Steuersignal-Intersymbolstörungen, das heißt
als "Steuerungs-ISI" definiert.
Die oben beschriebenen Probleme, die während des ersten Aussendens eines REQ-
Signals auftreten können, sind für folgende REQ-Signale nicht relevant, weil der Bus-
Spannungspegel nicht länger auf dem negierten Ruhepegel ist und deshalb im folgenden
übertragene REQ-Signale keine so hohe Spannungsveränderung erfordern, bevor sie
von der REQ-Datendetektionsschaltung erfaßt werden.
Nach Fig. 3 entsteht ein ähnliches Problem, wenn das Benutzerdatensignal für eine
ausgedehnte Zeitspanne unverändert bleibt (alles Nullen oder Einsen). Ein ausgedehntes
unverändertes Benutzerdatensignal gestattet es dem Benutzerdatenspannungspegel,
sich dem negierten Ruhespannungspegel anzunähern. Hierauf in dem
Benµtzerdatensignal folgende Übergänge aus dem negierten Ruhespannungspegel
heraus erfordern eine große Spannungsveränderung im Datensignal, um durch die
Datendetektionsschaltung erfaßt zu werden. Wiederum gibt es eine feste Zeitspanne für
diese Datensignalübergänge, um von der Datendetektionsschaltung erfaßt zu werden,
bevor ein weiterer Signalübergang ausgesandt wird. Jedoch ist dieser Zeitraum oft nicht
ausreichend für das Erfassen des ersten Datensignalübergangs durch die
Datendetektionsschaltung, wodurch verursacht wird, daß die Daten, die in diesem ersten
großen Datensignalübergang definiert sind, verloren gehen. Dieser Verlust von
Benutzerdaten, der innerhalb des ersten Benutzerdatenübergangs auftritt, wird hierdurch
als digitale Daten-Intersymbolstörung definiert ("Daten-ISI").
Beim Übertragen von Daten über einen Datenbus geht der Trend dahin, die Frequenz zu
steigern, bei der Informationen über den Bus übertragen werden können. Jedoch
verursacht ein Anstieg der Datenfrequenz eine proportionale Verminderung des
Zeitraumes, der zugelassen werden kann, um Steuer- und Datenimpulse durch die
Datendetektionsschaltung zu erfassen. Deshalb gibt es, wenn die
Datenübertragungsfrequenzen erhöht werden, einen entsprechenden Anstieg sowohl bei
Steurungs-ISI als auch bei Daten-ISI, wie sie oben definiert sind. Die Minimierung sowohl
von Steuerungs- als auch von Daten-ISI ist deshalb höchst wünschenswert.
Ein Ziel der vorliegenden Erfindung ist die Übertragung von Daten über einen Datenbus
mit minimierten digitalen Steuerungs-Intersymbolstörungen.
Ein weiteres Ziel der vorliegenden Erfindung ist es, Daten über einen Datenbus mit
minimierten digitalen Daten-Intersymbolstörungen zu übertragen.
Eine erste Ausführungsform der vorliegenden Erfindung umfaßt ein Verfahren zur
Übertragung von Daten von einem Sendegerät (Sender) zu einem Empfangsgerät
(Empfänger) über einen Datenbus in einer Weise, um die Steuer- und Daten-In
tersymbolstörungen zu minimieren. Das Verfahren umfaßt die folgenden Schritte:
Ausführen eines Datentransferstartbefehls, Warten bis ein FIFO-Register Daten enthält,
wobei das FIFO-Register an ein Peripheriegerät gekoppelt ist, Bestimmen, wann das
FIFO Daten enthält, Ausgeben der in dem FIFO enthaltenen Daten auf den Datenbus,
Invertieren der zuvor auf den Bus ausgegebenen Daten, um den negierten
Ruhespannungspegel des Datenbusses zu reduzieren, Ausgeben der invertierten Daten,
Pausieren für einen vorbestimmten Zeitraum (t3), Ausgeben echter Daten, Pausieren für
einen vorbestimmten Zeitraum (t1), Aussenden eines REQ-Steuersignals und Pausieren
für einen vorbestimmten Zeitraum (t2) damit die Daten von der Datendetektionsschaltung
erfaßt werden können. Der Schritt des Pausierens für einen vorbestimmten Zeitraum (t2)
stellt der REQ-Detektionsschaltung zusätzliche Zeit zur Verfügung, um Daten zu
erfassen, die auf dem Datenbus übertragen werden, wodurch die digitalen Steuerungs-
Intersymbolstörungen während der Datenübertragung vom Sender zum Empfänger
minimiert werden.
Dieses Verfahren überträgt Daten über den Datenbus mit minimierten digitalen
Steuerungs- und Daten-Intersymbolstörungen, weil es dem Spannungspegel auf dem
Bus nicht gestattet ist, den negierten Busruhespannungspegel (den Buster
minatorspannungspegel) zu erreichen, bevor ein Übergang auftritt. Sogar nach einem
ausgedehnten Zeitraum, in dem die Daten, die über den Datenbus übertragen worden
sind, konstant geblieben sind, ist ein abrupter Übergang nicht dem Erfordernis eines
langen Übergangszeitraums unterworfen, wie es besteht, wenn sich der Bus auf den
Busruhespannungspegel eingestellt hat. Darüber hinaus wird zusätzliche Zeit zur
Verfügung gestellt, damit der erste REQ-Puls erfaßt wird, bevor die folgenden REQ-Pulse
ausgesandt werden. Entsprechend wird der erste Pegelübergang, der nach einem
ausgedehnten unveränderten Datenübertragungspegel auftritt, durch die
Datendetektionsschaltung innerhalb vordefinierter Zeitschranken für die
Datendetektionsschaltung detektiert.
Diese und weitere Ziele, Vorteile, Aspekte und Merkmale der vorliegenden Erfindung
werden vollständiger unter Betrachtung der folgenden detaillierten Beschreibung von
bevorzugten Ausführungsbeispielen verstanden und gewürdigt, die in Verbindung mit der
begleitenden Zeichnung erläutert werden.
In der Zeichnung zeigen
Fig. 1 ein Blockdiagramm eines Host-Computersystems, das eine bevorzugte
Ausführungsform der vorliegenden Erfindung realisiert,
Fig. 2A ein Schaltungsdiagramm eines einzelnen Datensignalpfades zwischen
einem sendenden Gerät und einem empfangenden Gerät auf dem Bus
nach Fig. 1,
Fig. 2B ein Signalflußdiagramm, das einen REQ-Datensignalfehler illustriert, der
konventionell über einen Datenbus übertragen wird,
Fig. 3 ein Signalflußdiagramm, das einen Benutzerdatensignalfehler illustriert,
der konventionell über einen Datenbus übertragen wird,
Fig. 4 ein Prozeßflußdiagramm, das die Verfahrensschritte zum Übertragen von
Daten von einem Sender zu einem Empfänger entsprechend den
Prinzipien der vorliegenden Erfindung illustriert,
Fig. 5 ein Signalflußdiagramm, das ein REQ-Datensignal illustriert, das über
einen Datenbus gemäß den Prinzipien der vorliegenden Erfindung
übertragen wird,
Fig. 6 ein erweitertes Prozeßflußdiagramm, das die Verfahrensschritte zum
Übertragen von Daten von einem Sender zu einem Empfänger gemäß
einer weiteren Ausführungsform der vorliegenden Erfindung illustriert, und
Fig. 7 ein Signalflußdiagramm, das ein Benutzerdatensignal illustriert, das über
einen Datenbus gemäß den Prinzipien der vorliegenden Erfindung
übertragen wird.
Gemäß Fig. 1 umfaßt die vorliegende Erfindung im allgemeinen ein Verfahren zum
bidirektionalen Übertragen von Daten von einem Sender zu einem Empfänger über einen
Datenbus 15. In einem Fall ist der Sender als ein Host-Computersystem 10 und der
Empfänger als ein Peripheriegerät 5 definiert, wobei Daten vom Host-Computersystem 10
zum Peripheriegerät 5 übertragen werden. Alternativ ist der Sender als Peripheriegerät 5
und der Empfänger als Host-Computersystem 10 definiert, wobei Daten vom
Perihperiegerät 5 zum Host-Computersystem 10 übertragen werden.
Eine bevorzugte Ausführungsform der vorliegenden Erfindung, wie sie hier dargelegt
wird, ist ein Verfahren zum Übertragen von Daten von einem Plattenlaufwerk 5 zu einem
Host-Computersystem 10 über einen Datenbus 15, wie etwa einen SCSI-Datenbus, mit
minimierten digitalen Intersymbolstörungen. Gemäß Fig. 4 umfaßt das Verfahren die
folgenden Schritte: Ausführen eines Startbefehls bei Schritt 20 für einen Datentransfer
vom Peripheriegerät 5 zum anfordernden Host-Computersystem 10. Das
Peripheriegerät 5 wartet bei Schritt 30 darauf, daß ein FIFO-Register (nicht dargestellt)
Daten enthält. Das FIFO-Register ist physisch mit dem Laufwerk 5 zugeordnet oder bei
ihm positioniert. Sobald bei Schritt 40 Daten als vom FIFO gehalten detektiert werden,
werden die Daten, die von dem FIFO gehalten werden, bei Schritt 50 auf den Bus
ausgegeben. Bei Schritt 60 pausiert der Ablauf für einen ersten vorbestimmten
Zeitraum t1, damit sich die Daten auf dem Datenbus stabilisieren können, wobei ein
nachfolgendes Aussenden eines REQ-Befehls bei Schritt 70 Daten vom Sender zum
Empfänger überträgt. Der erste vorbestimmte Zeitraum liegt typischerweise in einem
Bereich von etwa 12,5 Nanosekunden bis 25 Nanosekunden.
Da der REQ-Befehl nach einem Zeitraum ohne Datenübertragung ausgegeben worden
ist, besteht der nächste Schritt darin, für einen zweiten vorbestimmten Zeitraum, t2, bei
Schritt 80 zu pausieren, so daß der REQ-Pulsübergang durch die Detektionsschaltung
erfaßt werden kann und damit verbundene Daten zuverlässig erfaßt werden können. Der
zweite vorbestimmte Zeitraum liegt typischerweise in einem Bereich von
25 Nanosekunden bis 50 Nanosekunden. Wie in Fig. 5 dargestellt ist, ist dieser
Zeitraum, t2, in der Dauer wesentlich länger als typische Pausen, die zwischen folgenden
synchronen Datenübertragungen gelassen werden, zum Beispiel t1. Der Zeitraum t2 ist
wesentlich länger, um der REQ-Datendetektionsschaltung zusätzliche Zeit zum Erfassen
des ersten REQ-Datensignalübergangs zur Verfügung zu stellen und die REQ-Daten, die
über den Datenbus 15 übertragen wurden, genau zu erfassen. Auf diese Weise wird eine
Datenübertragung über den Datenbus 15 mit einer minimierten digitalen Steuerungs-
Intersymbolstörung erzielt. Nachdem der erste REQ-Datensignalübergang erfaßt worden
ist, wird der Spannungspegel des REQ-Datensignals geringer sein als der negierte
Ruhespannungspegel, und deshalb ist keine zusätzliche Zeit zum Erfassen
nachfolgender REQ-Daten notwendig.
Gemäß den Fig. 6 und 7 fügt eine weitere bevorzugte Ausführungsform der
vorliegenden Erfindung zusätzliche Schritte zu dem Flußdiagramm nach Fig. 4 hinzu
und umfaßt weiterhin das Laden eines Daten-ISI-Zählers bei Schritt 72 nach dem
Aussenden eines REQ-Signals in Schritt 70. Der Daten-ISI-Zähler zählt die Anzahl der
Datensegmente, die über den Datenbus übertragen worden sind. Nach einer
vorherbestimmten Anzahl von Zählzyklen des Daten-ISI-Zählers und wenn es noch zu
übertragende Daten gibt, starten die Verfahrensschritte bei Schritt 30 erneut.
Die Verfahrensschritte dieser Ausführungsform umfassen weiterhin die folgenden
Schritte: Invertieren und Ausgeben der Daten bei Schritt 52, die zuvor bei Schritt 50 auf
den Datenbus ausgegeben worden waren. Dann pausiert das Verfahren bei Schritt 54 für
einen dritten vorbestimmten Zeitraum t3, um sicherzustellen, daß der Spannungspegel
des Datenbusses 15 während der folgenden Schritte des Ausgebens von echten Daten
bei Schritt 56 nicht den negierten Ruhespannungspegel erreicht. Der dritte vorbestimmte
Zeitraum liegt typischerweise in einem Bereich von etwa 12,5 Nanosekunden bis 25 Nano
sekunden. Weiterhin erreicht die Datenbusspannung während der nachfolgenden
Schritte der Ausgabe echter Daten bei Schritt 56 für einen vorbestimmten Zeitraum den
negierten Ruhespannungspegel nicht, wie durch den Daten-ISI-Zähler in Schritt 72
definiert. Diese Reduzierung im negierten Ruhespannungspegel des Datenbusses 15,
die bei den Schritten 52 bis 56 erzielt wird, gestattet es den folgenden Datensegmenten,
die über den Datenbus 15 übertragen werden, schneller durch die Da
tendetektionsschaltung 13 erfaßt zu werden. Die folgenden Datensegmente werden
schneller detektiert, weil der Spannungspegel auf dem Datenbus 15 niedriger als der
negierte Busruhespannungspegel ist, wie in Fig. 7 dargestellt. Deshalb enthalten die
folgenden Datensegmentübergänge kleinere Spannungsveränderungen, bevor sie durch
die Datendetektionsschaltung detektiert werden. Diese kleineren
Spannungsveränderungen, die von Datenübergängen gemacht werden, werden
innerhalb der Zeitgrenzen der Datendetektionsschaltung wahrscheinlicher detektiert, als
Datenübergänge, die größere Spannungsveränderungen vollziehen.
Die folgenden Datensegmente, die über den Datenbus übertragen werden, folgen den
folgenden Verfahrensschritten: Zurücknehmen des REQ-Ausgabebefehls bei Schritt 100
und dann bei Schritt 110 Ermitteln, ob das FIFO Daten enthält. Wenn das FIFO noch
Daten enthält, Ausgeben der im FIFO enthaltenen Daten auf den Datenbus bei
Schritt 105 und dann Pausieren für einen vorbestimmten Zeitraum t1 bei Schritt 61 für die
Daten, die auf den Datenbus auszugeben sind, das heißt für deren Stabilisierungszeit
(set up time).
Danach wird der REQ-Puls bei Schritt 130 durch das Peripheriegerät 5 ausgegeben, um
ein Datensegment in Antwort auf eine durch das Host-Computersystem 10 erfolgende
Datenanfrage für das nächste Datensegment zu übertragen. Entsprechend werden die
Daten von dem Plattenlaufwerk 5 zum Host-Computer 10 über den Bus 15 übertragen.
Dann wird der Schritt des Pausierens für einen Zeitraum t1, das heißt eine Haltezeit, bei
Schritt 62 ausgeführt, so daß die Daten, die auf dem Datenbus gehalten werden, von der
Datendetektionsschaltung erfaßt werden können. In einer bevorzugten Ausführungsform
ist die Stabilisierungszeit gleich der Haltezeit, jedoch ist diese Gleichheit nicht
erforderlich. Als nächstes wird der REQ-Ausgabebefehl bei Schritt 140 zurückgenommen.
Dann wird der Daten-ISI-Zähler bei Schritt 150 herabgesetzt und der Daten-ISI-Zähler
wird bei Schritt 160 überprüft, um zu bestimmen, ob der Zähler Null erreicht hat. Das
FIFO wird bei Schritt 110 erneut überprüft, um zu bestimmen, ob das FIFO Daten enthält.
Wenn weiterhin bei Schritt 110 wieder festgestellt wird, daß das FIFO Daten enthält,
dann werden die Verfahrensschritte 105, 61, 130, 62, 140, 150 und 160 wie oben
beschrieben wiederholt. Wenn der Daten-ISI-Zähler bei Schritt 160 nicht Null ist und das
FIFO bei Schritt 110 noch Daten enthält, dann werden diese Schritte 105, 61, 130, 62,
140, 150 und 160 wie oben beschrieben zyklisch wiederholt bis bei Schritt 110
festgestellt wird, daß das FIFO keine Daten enthält, oder bei Schritt 160, daß der
Daten-ISI-Zähler gleich Null ist.
Wenn umgekehrt bei Schritt 110 ermittelt wird, daß das FIFO keine Daten enthält, dann
wird bei Schritt 170 ermittelt, ob das letzte Datensegment übertragen worden ist. Wenn
das letzte Datensegment übertragen worden ist, dann endet das
Datenübertragungsverfahren bei Schritt 180. Wenn jedoch das letzte Datensegment nicht
übertragen worden ist, wartet das Datenübertragungsverfahren bei Schritt 30 wieder
darauf, daß das FIFO Daten enthält, und wiederholt die Schritte nach Fig. 6 zur
Übertragung von Daten über den Datenbus 15.
Wenn weiterhin der Daten-ISI-Zähler, wie bei Schritt 160 ermittelt, gleich Null ist, dann
wird bei Schritt 170 erneut ermittelt, ob das letzte Datensegment übertragen worden ist.
Wenn das letzte Datensegment übertragen worden ist, dann endet das
Datenübertragungsverfahren bei Schritt 180. Wenn jedoch das letzte Datensegment nicht
übertragen worden ist, dann wartet das Datenübertragungsverfahren wieder bei
Schritt 30 darauf, daß das FIFO Daten enthält, und wiederholt die Schritte nach Fig. 6
zum Übertragen von Daten über den Datenbus 15, bis alle Daten übertragen worden
sind.
Es ist wichtig festzustellen, daß das Pausieren für einen Zeitraum t2 bei Schritt 80 in der
Dauer länger ist als das Pausieren für einen Zeitraum t1 bei Schritt 60. Der
Pausenzeitraum t2 bei Schritt 80 wird für ein Anfangsdatensegment ausgegeben, das
über den Datenbus 15 übertragen wird, wie in Fig. 5 illustriert. Zusätzlich wird der
Pausenzeitraum t2 bei Schritt 80 auch ausgegeben, wenn Datenübertragungen über den
Datenbus 15 aus irgendeinem Grund pausieren oder wenn der Daten-ISI-Zähler bei
Schritt 160 gleich Null ist. Insgesamt wird der Pausenzeitraum t2 bei Schritt 80 während
der Anfangsstartdatenübertragung bei Schritt 20 ausgegeben, wenn die
Datenübertragungen aus irgendeinem Grund pausieren oder wenn der Daten-ISI-Zähler
bei Schritt 160 gleich Null ist. Der Pausenzeitraum t1 bei Schritt 60 wird während
synchroner Datensegmentübertragungen ausgegeben.
Der Daten-ISI-Zähler (nicht dargestellt) ist ein programmierbares Register, das
programmiert werden kann, um Datensegmente über einen Bereich von etwa 1
bis 31 Zählerzählzyklen zu zählen. Jeder Zählzyklus repräsentiert ein Datensegment, das
über den Datenbus 15 übertragen worden ist. Sobald der ISI-Zähler auf Null verringert
worden ist, werden deshalb die oben beschriebenen Verfahrensschritte wieder bei
folgenden Schritten gestartet: Ermitteln bei Schritt 170, ob das letzte Datensegment
übertragen worden ist, und, wenn dem so ist, Beenden des Verfahrens bei Schritt 180,
und, wenn dem nicht so ist, Warten bei Schritt 30 darauf, bis das FIFO Daten enthält, und
hierauf erneutes Starten des Datenübertragungsprozesses.
Dieses erneute Starten des Datenübertragungsprozesses verursacht, daß die
Datenleitungen des Datenbusses 15 von digitalen Steuerungs- und/oder Daten-
Intersymbolstörungen nach einer vorbestimmten Anzahl von Zählerzählzyklen in
Übereinstimmung mit dem vorprogrammierten Daten-ISI-Zählermrert befreit werden.
Entsprechend findet ein erneuter Start statt, wenn in Schritt 110 ermittelt wird, daß der
FIFO nicht länger Daten enthält, und wenn in Schritt 170 ermittelt wird, daß das letzte
Datensegment nicht gesendet worden ist. Deshalb startet das Verfahren zum Übertragen
von Daten über einen Datenbus 15 beim Schritt des Wartens bei Schritt 30 darauf, daß
der FIFO Daten enthält, erneut, wenn entweder der Daten-ISI-Zähler in Schritt 160 Null
erreicht hat oder wenn das letzte Datensegment bei Schritt 170 nicht gesendet worden
ist.
Gemäß Fig. 1 umfaßt ein weiterer Aspekt der Erfindung den Schritt des individuellen
Überwachens jeder Datenleitung des Datenbusses mit einem 16-Bit-Daten
aktivitätsdetektor 17. Der Datenaktivitätsdetektor 17 ist mit jeder der Datenleitungen
verbunden, die innerhalb des Datenbusses 15 definiert sind. Wenn eine überwachte
Leitung für einen Zeitraum inaktiv ist, dann werden die Verfahrensschritte nach Fig. 6
für jede einzelne Datenleitung des Datenbusses 15 wiederholt.
Gemäß den Fig. 1 bis 7 umfaßt ein Verfahren zum Übertragen von Daten von einem
Host-Computersystem 10 zu einem Peripheriegerät über einen Datenbus 15 die
Verfahrensschritte des Ersetzens eines REQ-Befehls durch einen ACK-Befehl und des
Wiederholens der oben beschriebenen Verfahrensschritte.
Das oben beschriebene Verfahren der Übertragung von Daten über einen Datenbus
weist viele Vorteile gegenüber dem Stand der Technik auf, wie etwa das Starten von
Datenübertragungen auf einem Datenbus mit minimierten Intersymbolstörungen,
nachdem der Datenbus für einen längeren Zeitraum im Ruhezustand war.
Ein weiterer Vorteil des oben beschriebenen Verfahrens zur Übertragung von Daten über
einen mehrere Leitungen umfassenden Datenbus betrifft die synchrone Übertragung von
Daten über den Datenbus mit minimierten digitalen Daten-Intersymbolstörungen, auch
dann, wenn irgendeine der Datenleitungen für einen längeren Zeitraum in einem
unveränderten Zustand geblieben ist.
Die Datentransferrate kann entsprechend dem Leitgedanken der vorliegenden Erfindung
erhöht werden, weil der Datenbus .keine digitalen Steuerungs-lntersymbolstörungen
kompensieren muß, die nach dem erneuten Start des Datenbusses nach einem längeren
Zeitraum im Ruhezustand auftreten. Weiterhin kann die Datentransferrate des Busses
erhöht werden, weil der Datenbus keine digitalen Daten-Intersymbolstörungen
kompensieren muß, die nach einer längeren synchronen Datenübertragung von
unveränderten Datenwerten auftreten.
Nachdem so eine Ausführungsform der Erfindung beschrieben worden ist, sieht man,
daß die Ziele der Erfindung vollständig erreicht worden sind und daß der Fachmann
versteht, daß sich viele Veränderungen der Konstruktion und sehr unterschiedliche
Ausführungsformen und Anwendungen der Erfindung von selbst anbieten, ohne den
Grundgedanken und den Bereich der Erfindung zu verlassen. Die hier gegebene
Offenbarung und Beschreibung sind rein illustrativ und nicht darauf gerichtet, in
irgendeinem Sinn einschränkend zu sein.
Claims (12)
1. Verfahren zum Steuern der Übertragung von Daten von einem Sender zu einem
Empfänger über einen Datenbus zum Minimieren der digitalen Intersymbolstörun
gen mit folgenden Schritten:
- A) Ausführen eines Datenübertragungs-Startbefehls;
- B) Warten darauf, daß ein FIFO-Register beim Sender Daten enthält, und Er mitteln, wann das FIFO Daten enthält;
- C) Ausgeben der im FIFO enthaltenen Daten auf den Datenbus;
- D) Pausieren für einen ersten vorbestimmten Zeitraum, bis die Daten auf dem Datenbus stabil sind; und
- E) Ausgeben eines REQ-Befehls;
- F) Pausieren für einen zweiten vorbestimmten Zeitraum, der länger ist als der erste vorbestimmte Zeitraum, damit die Daten von einer Datendetektions schaltung erfaßt werden können, wobei das Pausieren für einen zweiten vor bestimmten Zeitraum der REQ-Detektionsschaltung zusätzliche Zeit zum Er fassen von Daten zur Verfügung stellt, die auf dem Datenbus übertragen werden, wodurch digitale Intersymbolstörungen während der Datenübertra gung vom Sender zum Empfänger minimiert werden.
2. Verfahren nach Anspruch 1, bei dem das Verfahren nach Schritt (C) weiterhin fol
gende Schritte umfaßt:
- A) Invertieren der auf den Bus in Schritt (C) ausgegebenen Daten;
- B) Pausieren für einen dritten vorbestimmten Zeitraum, so daß ein Ruhespan nungspegel auf dem Datenbus während der folgenden Schritte der Ausgabe von Daten nicht erreicht wird; und
- C) Ausgeben von Daten auf den Datenbus.
3. Verfahren nach Anspruch 2, bei dem nach Schritt (E) das Verfahren weiterhin fol
gende Schritte umfaßt:
- A) Laden eines Daten-ISI-Zählers mit einem vorbestimmten Zählwert; und nach Schritt (F) umfaßt das Verfahren weiterhin folgende Schritte:
- B) Rücknahme des REQ-Befehls;
- C) Ermitteln, ob das FIFO Daten enthält,
- a) wenn das FIFO Daten enthält, dann Fortfahren mit Schritt (M),
- b) wenn das FIFO keine Daten enthält, dann Ermitteln, ob das letzte Da tensegment übertragen worden ist,
- c) wenn ermittelt wurde, daß das letzte Datensegment übertragen worden ist, dann Beenden, und
- d) wenn ermittelt wurde, daß das letzte Datensegment nicht übertragen worden ist, dann Wiederholen von Schritt (B).
- D) Ausgeben eines Datensegments, das im FIFO gehalten wird, auf den Daten bus;
- E) Pausieren für den ersten vorbestimmten Zeitraum damit die Daten von der Datendetektionsschaltung erfaßt werden können;
- F) Ausgeben eines REQ-Befehls zum Übertragen eines Datensegments;
- G) Wiederholen von Schritt (N);
- H) Zurücknahme des REQ-Befehls;
- I) Vermindern des Daten-ISI-Zählers; und
- J) Ermitteln, ob der Daten-ISI-Zähler Null ist,
- a) wenn ermittelt ist, daß der Daten-ISI-Zähler Null ist, dann Ermitteln, ob das letzte Datensegment übertragen worden ist,
- b) Wiederholen der Schritte (iii) und (iv).
4. Verfahren nach Anspruch 3, bei dem die Schritte (L) bis (S) zyklisch wiederholt
werden, bis ermittelt worden ist, daß das letzte Datensegment übertragen worden
ist.
5. Verfahren nach Anspruch 3, bei dem die Schritte (L) bis (S) zyklisch wiederholt
werden, bis ermittelt worden ist, daß der Daten-ISI-Zähler gleich Null ist.
6. Verfahren nach Anspruch 3, bei dem der ISI-Zähler über einen Bereich von
etwa 1 bis 31 Zählschritten programmiert werden kann.
7. Verfahren nach Anspruch 3, bei dem der Datenbus ein SCSI-Datenbus ist.
8. Verfahren nach Anspruch 3, bei dem der Datenbus eine Vielzahl einzelner Da
tenleitungen enthält und weiterhin einen Datenaktivitätsdetektor, der mit dem Da
tenbus verbunden ist, um Datensegmentübertragungen auf jeder einzelnen Da
tenleitung des Datenbusses zu überwachen.
9. Verfahren nach Anspruch 8, bei dem die Schritte (A) bis (S) für jede einzelne Da
tenleitung wiederholt werden, die mit dem Datenaktivitätsdetektor verbunden ist.
10. Verfahren nach Anspruch 9, bei dem der Datenaktivitätsdetektor ein 16-Bit-Da
tenaktivitätsdetektor ist.
11. Verfahren nach Anspruch 3, bei dem der Sender als Peripheriegerät und der
Empfänger als Host-Computersystem definiert ist.
12. Verfahren nach Anspruch 3, bei dem der REQ-Befehl durch einen ACK-Befehl er
setzt ist und der Sender als Host-Computersystem und der Empfänger als Peri
pheriegerät definiert ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US220089 | 1998-12-23 | ||
US09/220,089 US6577687B2 (en) | 1998-12-23 | 1998-12-23 | Method for transmitting data over a data bus with minimized digital inter-symbol interference |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19962768A1 true DE19962768A1 (de) | 2000-10-19 |
DE19962768B4 DE19962768B4 (de) | 2007-02-15 |
Family
ID=22822017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19962768A Expired - Fee Related DE19962768B4 (de) | 1998-12-23 | 1999-12-23 | Verfahren zum Übertragen von Daten über einen Datenbus mit minimierter digitaler Intersymbolstörung |
Country Status (4)
Country | Link |
---|---|
US (2) | US6577687B2 (de) |
JP (1) | JP2000228686A (de) |
DE (1) | DE19962768B4 (de) |
GB (1) | GB2347597B (de) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6577687B2 (en) * | 1998-12-23 | 2003-06-10 | Maxtor Corporation | Method for transmitting data over a data bus with minimized digital inter-symbol interference |
JP4419067B2 (ja) | 2004-07-26 | 2010-02-24 | 株式会社日立製作所 | ディジタルインターフェースを有する半導体装置、メモリ素子及びメモリモジュール |
US7996174B2 (en) | 2007-12-18 | 2011-08-09 | Teradyne, Inc. | Disk drive testing |
US8549912B2 (en) | 2007-12-18 | 2013-10-08 | Teradyne, Inc. | Disk drive transport, clamping and testing |
US8041449B2 (en) | 2008-04-17 | 2011-10-18 | Teradyne, Inc. | Bulk feeding disk drives to disk drive testing systems |
US8117480B2 (en) | 2008-04-17 | 2012-02-14 | Teradyne, Inc. | Dependent temperature control within disk drive testing systems |
US7945424B2 (en) | 2008-04-17 | 2011-05-17 | Teradyne, Inc. | Disk drive emulator and method of use thereof |
US8160739B2 (en) | 2008-04-17 | 2012-04-17 | Teradyne, Inc. | Transferring storage devices within storage device testing systems |
US8102173B2 (en) | 2008-04-17 | 2012-01-24 | Teradyne, Inc. | Thermal control system for test slot of test rack for disk drive testing system with thermoelectric device and a cooling conduit |
US20090262455A1 (en) | 2008-04-17 | 2009-10-22 | Teradyne, Inc. | Temperature Control Within Disk Drive Testing Systems |
US7848106B2 (en) | 2008-04-17 | 2010-12-07 | Teradyne, Inc. | Temperature control within disk drive testing systems |
US8095234B2 (en) | 2008-04-17 | 2012-01-10 | Teradyne, Inc. | Transferring disk drives within disk drive testing systems |
US8305751B2 (en) | 2008-04-17 | 2012-11-06 | Teradyne, Inc. | Vibration isolation within disk drive testing systems |
US8238099B2 (en) | 2008-04-17 | 2012-08-07 | Teradyne, Inc. | Enclosed operating area for disk drive testing systems |
US8086343B2 (en) | 2008-06-03 | 2011-12-27 | Teradyne, Inc. | Processing storage devices |
US8069403B2 (en) * | 2008-07-01 | 2011-11-29 | Sandisk Technologies Inc. | Majority voting logic circuit for dual bus width |
US7995349B2 (en) | 2009-07-15 | 2011-08-09 | Teradyne, Inc. | Storage device temperature sensing |
US8547123B2 (en) | 2009-07-15 | 2013-10-01 | Teradyne, Inc. | Storage device testing system with a conductive heating assembly |
US8687356B2 (en) | 2010-02-02 | 2014-04-01 | Teradyne, Inc. | Storage device testing system cooling |
US8466699B2 (en) | 2009-07-15 | 2013-06-18 | Teradyne, Inc. | Heating storage devices in a testing system |
US8628239B2 (en) | 2009-07-15 | 2014-01-14 | Teradyne, Inc. | Storage device temperature sensing |
US7920380B2 (en) | 2009-07-15 | 2011-04-05 | Teradyne, Inc. | Test slot cooling system for a storage device testing system |
US8116079B2 (en) | 2009-07-15 | 2012-02-14 | Teradyne, Inc. | Storage device testing system cooling |
JP4945616B2 (ja) * | 2009-09-18 | 2012-06-06 | 株式会社日立製作所 | ディジタルインターフェースを有する半導体装置 |
US9779780B2 (en) | 2010-06-17 | 2017-10-03 | Teradyne, Inc. | Damping vibrations within storage device testing systems |
US8687349B2 (en) | 2010-07-21 | 2014-04-01 | Teradyne, Inc. | Bulk transfer of storage devices using manual loading |
US9001456B2 (en) | 2010-08-31 | 2015-04-07 | Teradyne, Inc. | Engaging test slots |
US9459312B2 (en) | 2013-04-10 | 2016-10-04 | Teradyne, Inc. | Electronic assembly test system |
US10289600B2 (en) | 2013-08-08 | 2019-05-14 | Qualcomm Incorporated | Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols |
US9276731B2 (en) | 2013-08-08 | 2016-03-01 | Qualcomm Incorporated | N-phase signal transition alignment |
US20160173134A1 (en) * | 2014-12-15 | 2016-06-16 | Intel Corporation | Enhanced Data Bus Invert Encoding for OR Chained Buses |
US10742390B2 (en) * | 2016-07-13 | 2020-08-11 | Novatek Microelectronics Corp. | Method of improving clock recovery and related device |
US10290289B2 (en) | 2017-04-01 | 2019-05-14 | Intel Corporation | Adaptive multibit bus for energy optimization |
US10725091B2 (en) | 2017-08-28 | 2020-07-28 | Teradyne, Inc. | Automated test system having multiple stages |
US10845410B2 (en) | 2017-08-28 | 2020-11-24 | Teradyne, Inc. | Automated test system having orthogonal robots |
US10948534B2 (en) | 2017-08-28 | 2021-03-16 | Teradyne, Inc. | Automated test system employing robotics |
US11226390B2 (en) | 2017-08-28 | 2022-01-18 | Teradyne, Inc. | Calibration process for an automated test system |
US10983145B2 (en) | 2018-04-24 | 2021-04-20 | Teradyne, Inc. | System for testing devices inside of carriers |
US10775408B2 (en) | 2018-08-20 | 2020-09-15 | Teradyne, Inc. | System for testing devices inside of carriers |
US11899042B2 (en) | 2020-10-22 | 2024-02-13 | Teradyne, Inc. | Automated test system |
US11754622B2 (en) | 2020-10-22 | 2023-09-12 | Teradyne, Inc. | Thermal control system for an automated test system |
US11867749B2 (en) | 2020-10-22 | 2024-01-09 | Teradyne, Inc. | Vision system for an automated test system |
US11953519B2 (en) | 2020-10-22 | 2024-04-09 | Teradyne, Inc. | Modular automated test system |
US11754596B2 (en) | 2020-10-22 | 2023-09-12 | Teradyne, Inc. | Test site configuration in an automated test system |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US953521A (en) * | 1909-09-28 | 1910-03-29 | Westinghouse Machine Co | Elastic-fluid turbine. |
US4320452A (en) * | 1978-06-29 | 1982-03-16 | Standard Oil Company (Indiana) | Digital bus and control circuitry for data routing and transmission |
JPS6228104A (ja) | 1985-07-31 | 1987-02-06 | Mitsubishi Electric Corp | 産業用ロボツト装置 |
JPH063832B2 (ja) | 1985-10-04 | 1994-01-12 | 株式会社日立製作所 | 半導体装置 |
JPS62281047A (ja) * | 1986-05-30 | 1987-12-05 | Meisei Electric Co Ltd | デ−タの出力制御方式 |
US5036408A (en) | 1988-05-12 | 1991-07-30 | Digital Equipment Corporation | High efficiency disk format and synchronization system |
CH684860A5 (de) | 1992-04-23 | 1995-01-13 | Haeni Prolectron Ag | Verfahren und Schaltungsanordnung zur Uebertragung von binären Datenfolgen. |
US5644787A (en) * | 1993-08-03 | 1997-07-01 | Seiko Epson Corporation | Apparatus for controlling data transfer between external interfaces through buffer memory using table data having transfer start address transfer count and unit selection parameter |
US5758188A (en) * | 1995-11-21 | 1998-05-26 | Quantum Corporation | Synchronous DMA burst transfer protocol having the peripheral device toggle the strobe signal such that data is latched using both edges of the strobe signal |
JP3727721B2 (ja) | 1996-06-18 | 2005-12-14 | 富士写真フイルム株式会社 | 画像読み取り装置 |
US6243779B1 (en) * | 1996-11-21 | 2001-06-05 | Integrated Device Technology, Inc. | Noise reduction system and method for reducing switching noise in an interface to a large width bus |
US5949253A (en) | 1997-04-18 | 1999-09-07 | Adaptec, Inc. | Low voltage differential driver with multiple drive strengths |
JP3321028B2 (ja) | 1997-06-10 | 2002-09-03 | 旭光学工業株式会社 | 内視鏡用光源装置の送気ポンプ支持構造 |
JPH113135A (ja) * | 1997-06-11 | 1999-01-06 | Hitachi Ltd | クロック遅延量制御方法 |
US6243366B1 (en) * | 1997-06-20 | 2001-06-05 | At&T Corp. | Method and apparatus for providing interactive two-way communications using a single one-way channel in satellite systems |
US5953521A (en) * | 1997-11-03 | 1999-09-14 | Intel Corporation | Data-pattern induced skew reducer |
US6577687B2 (en) * | 1998-12-23 | 2003-06-10 | Maxtor Corporation | Method for transmitting data over a data bus with minimized digital inter-symbol interference |
US6483879B1 (en) * | 1999-08-27 | 2002-11-19 | Lsi Logic Corporation | Compensating for initial signal interference exhibited by differential transmission lines |
JP3566630B2 (ja) * | 2000-07-28 | 2004-09-15 | Necマイクロシステム株式会社 | カードシステム、それに用いるicカード及びカードリーダライタ |
-
1998
- 1998-12-23 US US09/220,089 patent/US6577687B2/en not_active Expired - Fee Related
-
1999
- 1999-12-22 JP JP11364996A patent/JP2000228686A/ja not_active Withdrawn
- 1999-12-23 GB GB9930316A patent/GB2347597B/en not_active Expired - Fee Related
- 1999-12-23 DE DE19962768A patent/DE19962768B4/de not_active Expired - Fee Related
-
2003
- 2003-05-19 US US10/440,953 patent/US6904479B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6577687B2 (en) | 2003-06-10 |
GB2347597A (en) | 2000-09-06 |
JP2000228686A (ja) | 2000-08-15 |
US20040017869A1 (en) | 2004-01-29 |
GB9930316D0 (en) | 2000-02-09 |
US6904479B2 (en) | 2005-06-07 |
DE19962768B4 (de) | 2007-02-15 |
GB2347597B (en) | 2003-12-03 |
US20030039326A1 (en) | 2003-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19962768B4 (de) | Verfahren zum Übertragen von Daten über einen Datenbus mit minimierter digitaler Intersymbolstörung | |
DE60219790T2 (de) | Generalisierter i2c-slave sender-/empfängerautomat | |
DE19900245B4 (de) | Vorrichtung und Verfahren zum Senden von Daten von einem USB-Endpunkt an einen USB-Host | |
DE69433882T2 (de) | Vorrichtung zur Übertragung von Daten | |
DE60309391T2 (de) | Datenübertragungssteuerungssystem, Programm und Datenübertragungssteuerungsverfahren | |
DE69825915T2 (de) | Verfahren und vorrichtung zur umschaltung zwischen quellen-synchron-takt/- und gemeinsam-takt-datenübertragungs-modi in einem mehragent-übertragungs-system | |
DE69928603T2 (de) | Medienzugriffssteuerung | |
DE19900369A9 (de) | Vorrichtung und Verfahren zur Ausführung einer Steuerübertragung auf einem Universal Serial Bus | |
DE69917624T2 (de) | Automatische ratenerkennung für asynchrone serielle kommunikation | |
DE19900331A9 (de) | Vorrichtung und Verfahren zur Implementierung eines USB-Endpunktkanals mit doppelter Pufferunterstützung | |
DE112006001643T5 (de) | Verfahren und Vorrichtung zum Aushandeln von Punkt-zu-Punkt-Verbindungen | |
WO1996003695A1 (de) | Datenreduktion für buskoppler | |
DE3204905A1 (de) | Zentraleinheit fuer eine datenverarbeitungsanlage | |
WO1983003178A1 (en) | Improved multipoint data communication system with local arbitration | |
DE69726302T2 (de) | Busschnittstellensteuerungsschaltung | |
DE69834220T2 (de) | Serielle Datenübertragung zwischen einem Datenverarbeitungsgerät und einer externen Speicheranordnung | |
DE60106929T2 (de) | Methode und vorrichtung zur ankopplung von single master geräten an eine multimaster wired-and busumgebung | |
DE3136355C2 (de) | Einrichtung zum Betrieb eines Mikrocomputersystems | |
DE102007032845B4 (de) | Feldbus-Stecker mit integriertem bidirektionalen Bus-Repeater zur Kopplung von Bus-Teilnehmern und Verfahren hierzu | |
DE19900251B4 (de) | Vorrichtung und Verfahren zum Steuern eines vielseitigen USB-Endpunktkanals | |
DE10061770B4 (de) | Zugriffsregelung für Steuerchipsätzen bei Bustransaktion | |
DE19962723B4 (de) | Vorrichtung zum Erkennen von Handshaking-Protokollfehlern auf einem asynchronen Datenbus | |
EP0076401B1 (de) | Verfahren zum selbstanpassenden Zugriff mit verteilter Steuerung für einen Multiplexed-Einfachsignal-Daten-Bus | |
DE69817539T2 (de) | Pc-chipanordnungverbindungsbus | |
EP0258350B1 (de) | Verfaren zum datenaustausch zwischen einem ersten und einem zweiten prozessor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |