DE20221748U1

DE20221748U1 - Sendevorrichtung und Empfangsvorrichtung

Info

Publication number: DE20221748U1
Application number: DE20221748U
Authority: DE
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp
Priority date: 2001-11-16
Filing date: 2002-11-15
Publication date: 2007-05-24
Anticipated expiration: 2012-11-16
Also published as: ATE497657T1; EP1313248A1; JP2008193729A; CN101242249B; JP4451909B2; JP2009284544A; EP1571775A3; DE60214317D1; EP1571775A2; JP4451920B2; US6769085B2; DE60222186D1; KR20040053323A; HK1056060A1; DE60214317T2; ATE372005T1; DE60222186T2; JP2003333111A; WO2003043261A1; EP1313251B1

Abstract

Sendevorrichtung, die umfasst:
einen Umordnungsabschnitt, der eine Bit-Sequenz (i₁q₁i₂g₂) von Daten umordnet, indem er Bit-Positionen von i₁ und q₁ gegen Bit-Positionen von i₂ und q₂ der Bit-Sequenz (i₁q₁i₂g₂) austauscht und i₁ und q₁ der Bit-Sequenz (i₁q₁i₂g₁) logisch invertiert,
einen Modulierabschnitt, der die Bit-Sequenz (i₁q₁i₂g₂) und die umgeordnete Bit-Sequenz zu einem 16-QAM-Symbol moduliert, und
einen Sendeabschnitt, der die Bit-Sequenz (i₁q₁i₂g₂) und die umgeordnete Bit-Sequenz sendet.

Description

Die vorliegende Erfindung bezieht sich auf einen Sender und Empfänger zur Modifizierung einer Bit-Sequenz in einem wiederholten ARQ-Sendevorgang in einem Nachrichtenübertragungssystem.
Ein übliches Verfahren in Nachrichtenübertragungssystemen mit unzuverlässigen und zeitvarianten Kanalbedingungen stellt die Fehlerkorrektur auf der Basis von Automatic Repeat Request (ARQ)-Schemas zusammen mit einer vorwärts gerichteten Fehlerkorrektur-Technik (FEC, Forward Error Correction), die hybrides ARQ-Verfahren (HARQ) genannt wird, dar. Wird durch eine der üblichen verwendeten zyklisches Redundanzprüfungen (CRC, Cyclic Redundancy Check) ein Fehler entdeckt, fordert der Empfänger des Nachrichtenübertragungssystems den Sender auf, die fehlerhaft empfangenen Datenpakete wiederholt zu senden.
S. Kallel, Analysis of a type II hybrid ARQ scheme with code combining, IEEE Transactions on Communications, Vol.38, Nr. 8, August 1990 und S. Kallel, R. Link, S. Bakhtiyari, Throughput Peformance of Memory ARQ schemes, IEEE Transactions on Vehicular Technology, Vol.48, Nr. 3, Mai 1999 definieren drei verschieden Typen von ARQ-Schemas:
Typ I: Die fehlerhaft empfangenen Pakete werden verworfen und eine neue Kopie desselben Pakets wird wiederholt gesendet und separat decodiert. Die früher und später empfangenen Versionen dieses Pakets werden nicht kombiniert.
Typ II: Die fehlerhaft erhaltenen Pakete werden nicht verworfen, sondern werden mit den weiteren wiederholten Sendevorgängen für ein darauffolgendes Decodieren kombiniert. Die wiederholt gesendeten Pakete weisen manchmal höhere Codierraten (Codiergewinn) auf und werden beim Empfänger mit den gespeicherten Soft-Informationen aus den vorherigen Sendevorgängen kombiniert.
Typ III: Entspricht Typ II mit der Einschränkung, dass jedes wiederholt gesendete Paket nun selbst decodierbar ist. Dies setzt voraus, dass das gesendete Paket ohne die Kombination der vorherigen Pakete decodierbar ist. Dies ist nützlich, wenn einige der Pakete derart beschädigt sind, dass nahezu alle Informationen nicht mehr wiederverwendbar sind. Wenn alle Sendevorgänge identifizierte Daten enthalten, kann dies als Sonderfall namens HARQ-Typ III mit einer Einzelredundanzversion bezeichnet werden.
Die Typ II- und Typ III-Schemas sind offensichtlich intelligenter und weisen gegenüber Typ I einen Leistungsgewinn auf, da sie die Möglichkeit der Wiederverwendung von zuvor fehlerhaft erhaltenen Paketen beinhalten. Im Wesentlichen gibt es drei Schemas für die Wiedervewendung der Redundanz in den zuvor gesendeten Paketen:
Soft-Kombinieren
Code-Kombinieren
Kombination aus Soft- und Code-Kombinieren
Soft-Kombinieren
Bei der Verwendung von Soft-Kombinieren wird davon ausgegangen, dass die wiederholt gesendeten Pakete dieselben Informationen wie die zuvor empfangenen Informationen enthalten. In diesem Fall werden mehrere empfangene Pakete entweder auf der Basis Symbol-für-Symbol oder Bit-für-Bit kombiniert, wie beispielsweise in D. Chase, Code combining: A maximum-likelihood decoding approach for combining an arbitrary number of noisy packets, IEEE Trans. Commun, Vol COM-33, S. 385-393, Mai 1985 oder in B.A. Harvey und S. Wicker, Packet Combining Systems based on the Viterbi Decoder, IEEE Transactions on Communications, Vol. 42, Nr. 2/3/4, April 1994 offen gelegt. Durch das Kombinieren von Soft-Entscheidungswerten aus allen empfangenen Paketen steigt die Zuverlässigkeit der gesendeten Bits linear mit der Anzahl und Leistung der empfangenen Pakete. Vom Decodierer aus betrachtet wird dasselbe FEC-Schema (mit konstanter Code-Rate) in allen Sendevorgängen angewendet. Daher muss der Decodierer nicht wissen, wie viele wiederholte Sendevorgänge durchgeführt wurden, da er nur die kombinierten Soft- Entscheidungswerte sieht. In diesem Schema müssen alle gesendeten Pakete dieselbe Anzahl an Symbolen aufweisen.
Code-Kombinieren
Beim Code-Kombinieren werden die empfangenen Pakete verkettet, um ein neues Code-Wort zu generieren (abnehmende Code-Rate mit steigender Sendevorgangsnummer). Daher muss der Decodierer das FEC-Schema kennen, um jeden wiederholten Sendevorgang sofort anzuwenden. Das Code-Kombinieren bietet eine höhere Flexibilität als das Soft-Kombinieren, da die Länge der wiederholt gesendeten Pakete für die Anpassung an die Kanalbedingungen geändert werden können. Dies erfordert aber, dass mehr Signalisierungsdaten, verglichen mit dem Soft-Kombinieren, gesendet werden.
Kombination aus Soft- und Code-Kombinieren
Wenn die wiederholt gesendeten Pakete einige Symbole enthalten, die mit bereits gesendeten Symbolen identisch sind, sowie einige sich davon unterscheidende Code-Symbole, so werden die identischen Code-Symbole mit dem im Abschnitt "Soft-Kombinieren" beschriebenen Soft-Kombinationsverfahren kombiniert, während die restlichen Code-Symbole mit dem Code-Kombinieren kombiniert werden. Die Signalisierungsanforderungen entsprechen hier denen bei Code-Kombinieren.
Wie in M. P. Schmitt, Hybrid ARQ Scheme employing TCM and Packet Combining, Electronics Letters Vol. 34, Nr. 18, September 1998 gezeigt, kann die HARQ-Leistung für die trelliscodierte Modulation (TCM) verbessert werden, indem die Symbolkonstellation für wiederholte Sendevorgänge neu angeordnet wird. Der Leistungsgewinn rührt von der Maximierung der euklidischen Entfernungen zwischen den zugeordneten Symbolen über die wiederholten Sendevorgänge her, da die erneute Anordnung auf den Symbolen basierend durchgeführt wurde.
Betrachtet man Modulationsschemas höherer Ordnung (wobei die Modulationssymbole mehr als zwei Bits aufweisen), so haben die Kombinationsmethoden, welche Soft-Kombinieren verwenden, einen wesentlichen Nachteil: Die Bit-Zuverlässigkeiten in den soft-kombinierten Symbolen weisen über alle wiederholten Sendevorgänge ein konstantes Verhältnis auf, d. h. Bits, die in den vorherigen empfangenen wiederholten Sendevorgängen weniger zuverlässig waren, werden auch nach Empfang weiterer Sendevorgänge genauso wenig zuverlässig sein. Analog dazu sind Bits, die in den vorherigen empfangenen wiederholten Sendevorgängen zuverlässiger waren, auch nach Empfang weiterer Sendevorgänge weiterhin zuverlässiger.
Die variierenden Bit-Zuverlässigkeiten entstehen aus der Bedingung eines zweidimensionalen Signalkonstellations-Mappings, in dem Modulationsschemas mit mehr als 2 Bit pro Symbol nicht dieselben mittleren Zuverlässigkeiten für alle Bits aufweisen können – unter der Annahme, dass alle Symbole mit gleicher Wahrscheinlichkeit gesendet werden. Der Begriff mittlere Zuverlässigkeiten bezeichnet somit die Zuverlässigkeit eines bestimmten Bits über alle Symbole einer Signalkonstellation.
Bei einer Signalkonstellation für ein 16-QAM-Modulationsschema nach 1, das eine Gray-codierte Signalkonstellation mit einer gegebenen Bit-Mapping-Reihenfolge i₁q₁i₂g₂ darstellt, unterscheiden sich die Bits, die den Symbolen zugeordnet wurden, voneinander in der mittleren Zuverlässigkeit im ersten Sendevorgang des Pakets. Noch weiter ausgeführt heißt dies, dass die Bits i₁ und q₁ eine hohe mittlere Zuverlässigkeit aufweisen, da diese Bits den Halbräumen des Signalkonstellationsdiagramms zugeordnet werden, mit der Folge, dass die Zuverlässigkeit unabhängig von der Tatsache ist, ob das Bit eine Eins oder eine Null sendet.
Im Gegensatz dazu weisen die Bits i₂ und q₂ eine geringe mittlere Zuverlässigkeit auf, da ihre Zuverlässigkeit davon abhängt, ob sie eine Eins oder eine Null senden. So werden z. B. bei Bit i₂ die Einsen den äußeren Spalten zugeordnet, wohingegen die Nullen den inneren Spalten zugeordnet werden. Ebenso werden bei Bit q₂ die Einsen den äußeren Zeilen zugeordnet, wohingegen die Nullen den inneren Zeilen zugeordnet werden.
Für den zweiten und weitere wiederholte Sendevorgänge bleiben die Bit-Zuverlässigkeiten in einem konstanten Verhältnis, das durch die Signalkonstellation definiert ist, die im ersten Sendevorgang verwendet wird. Das heißt, die Bits i₁ und q₁ werden immer ein höhere mittlere Zuverlässigkeit aufweisen als die Bits i₂ und q₂ nach einer beliebigen Anzahl von wiederholten Sendevorgängen.
In der Patentanmeldung PCT/EP01/01982 wird ein Verfahren vorgeschlagen, bei dem es zur Verbesserung der Leistung des Decodierers vorteilhaft wäre, gleiche oder nahezu gleiche mittlere Bit-Zuverlässigkeiten nach jedem empfangenen Sendevorgangs eines Pakets zu haben. Somit werden die Bit-Zuverlässigkeiten über die wiederholten Sendevorgänge so abgestimmt, dass die mittleren Bit-Zuverlässigkeiten ausgemittelt werden. Hierzu wird eine vorab festgelegte erste und mindestens eine zweite Signalkonstellation für die Sendevorgänge gewählt. Dies geschieht in einer Weise, dass die kombinierten mittleren Bit-Zuverlässigkeiten für die betreffenden Bits aller Sendevorgänge nahezu gleich sind.
Dies führt dazu, dass die Umordnung der Signalkonstellation zu einem veränderten Bit-Mapping führt, wobei die euklidische Entfernung zwischen den Modulationssymbolen von wiederholtem Sendevorgang zu wiederholtem Sendevorgang auf Grund der Veränderung der Konstellationspunkte geändert werden kann. In der Folge können die mittlere Bit-Zuverlässigkeiten in der gewünschten Weise manipuliert und ausgemittelt werden, um die Leistung des FEC-Decodierers des Empfängers zu erhöhen.
In der oben vorgeschlagenen Lösung werden die Vorteile der Konstellations-Umordnung über eine parametrisierte Bit-zu-Symbol-Mapping-Entity realisiert. Aus Gründen der Komplexität oder der effizienten Implementierung kann es für ein Nachrichtenübertragungssystem vorteilhaft sein, eine nicht parametrisierte Standard-Mapping-Entity zu verwenden.
Folglich besteht die Aufgabe der vorliegenden Erfindung darin, einen Sender und einen Empfänger mit einem verbesserten Fehlerkorrekturverhalten ohne eine parametrisierte Bit-zu-Symbol-Mapping-Entity zur Verfügung zu stellen.
Diese Aufgabe wird mit einem Sender und einem Empfänger erreicht, wie in den unabhängigen Ansprüchen beschrieben.
Die Idee, die der vorliegenden Erfindung zu Grunde liegt, ist die Veränderung der Eingangs-Bit-Sequenz vor Eingabe derselben in die Mapping-Entity. Diese Modifizierung der Signalkonstellation kann mit einem Interleaver und einer logischen Bit-Invertierungseinrichtung erzielt werden, unter Verwendung von Mustern, die verschieden sind für die erste Übertragung und die erneute Übertragung. Daher können die vorteilhaften Effekte einer Umordnung der Konstellation erzielt werden, ohne dass hierzu eine parametrisierte Bit-zu-Symbol-Mapping-Entity erforderlich ist. In der Folge ist die nach der Verarbeitung durch den Interleaver, der logischen Bit-Invertierungseinrichtung und einer nicht parametrisierten Standard-Mapping-Entity ausgegebene Sequenz nicht von der Ausgabe einer parametrisierten Bit-zu-Symbol-Mapping-Entity mit verschiedenen Schemas zur Umordnung der Konstellation unterscheidbar.
Für ein besseres Verständnis der Erfindung werden im Folgenden mit Bezug auf die begleitenden Zeichnungen die bevorzugten Ausführungsformen beschrieben.
1 ist eine beispielhafte Signalkonstellation zur Illustration eines 16-QAM-Modulationsschemas mit Gray-codierten Bit-Symbolen.
2 enthält vier Beispiele von Signalkonstellationen für ein 16-QAM-Modulationsschema mit Gray-codierten Bit-Symbolen, und
3 ist ein Beispiel einer Ausführungsform eines Nachrichtenübertragungssystems.
Im Folgenden wird das Konzept der Log-Likelihood-Ratio (LLR) als Maß für die Bit-Zuverlässigkeiten beschrieben. Zuerst wird die direkte Kalkulation der LLRs in den zugeordneten Symbolen für einen einzelnen Sendevorgang aufgezeigt. Dann wird die Berechnung von LLR auf den Fall mehrerer Sendevorgänge ausgeweitet.
Einzelner Sendevorgang
Die mittlere LLR des i-ten Bits b i / n unter der Bedingung, dass das Symbol s_n für einen Sendevorgang über einen Kanal mit additivem weißen Gaußschen Rauschen (Additive White Gaussian Noise, AWGN) und mit gleichermaßen wahrscheinlichen Symbolen gesendet wurde, lautet:
wobei r_n = s_n das mittlere empfangene Symbol unter der Bedingung, dass das Symbol s_n, gesendet wurde (AWGN-Fall) angibt; d_n,m ² gibt das Quadrat der euklidischen Entfernung zwischen dem empfangenen Symbol r_n und dem Symbol s_m an, und E_S/N₀ gibt das beobachtete Signal-zu-Rauschen-Verhältnis an.
Aus Gleichung (1) kann abgeleitet werden, dass das LLR von dem Signal-zu-Rauschen-Verhältnis und den euklidischen Entfernungen d_n,m zwischen den Signalkonstellationspunkten abhängt.
Mehrere Sendevorgänge
Betrachtet man mehrere Sendevorgänge, so ergibt die mittlere LLR nach dem k-ten Sendevorgang des i-ten Bit b_n ⁱ unter der Bedingung, dass die Symbol s_n ⁽ⁱ⁾ über unabhängige AWGN-Kanäle und mit gleichermaßen wahrscheinlichen Symbol gesendet wurden, Folgendes:
wobei j den j-ten Sendevorgang ((j – 1)-ter Sendevorgang) angibt. Analog zu den einzelnen Sendevorgängen hängen die mittleren LLRs von den Signal-zu-Rauschen-Verhältnissen und den euklidischen Entfernungen zur jeweiligen Sendezeit ab.
Wenn keine Umordnung der Konstellation durchgeführt wird, sind die euklidischen Entfernungen d_n,m ^(j) = d_n,m ⁽¹⁾ für alle Sendevorgänge konstant und somit werden die Bit-Zuverlässigkeiten (LLRs) nach k Sendevorgängen durch das beobachtete Signal-zu-Rauschen-Verhältnis zur jeweiligen Sendezeit und den Signalkonstellationspunkten aus dem ersten Sendevorgang definiert. Für Modulationsschema höherer Ordnung (mehr als 2 Bit pro Symbol) führt dies zu variierenden mittleren LLRs für die Bits, was wiederum zu verschiedenen mittleren Bit-Zuverlässigkeiten führt. Die Unterschiede in den mittleren Zuverlässigkeiten bleiben über alle wiederholten Sendevorgänge gleich und führen zu einer Minderung der Leistung des Decodierers.
Im Folgenden wird der Fall eines 16-QAM-Systems beispielhaft dargestellt, der zu 2 sehr zuverlässigen und 2 in geringem Maße zuverlässigen Bits führt, wobei für die Bits mit geringer Zuverlässigkeit die Zuverlässigkeit vom Senden einer Eins oder einer Null abhängt (siehe 1). Somit bestehen insgesamt zwei Niveaus mittlerer Zuverlässigkeiten, wobei das zweite weiter unterteilt wird.
Niveau 1 (Hohe Zuverlässigkeit, 2 Bit): Bit-Mapping für Einsen (Nullen) ist aufgeteilt in den positiven (negativen) reellen Halbraum für die i-Bits und den imaginären Halbraum für die q-Bits. Hierbei spielt es hier keine Rolle, ob die Einsen dem positiven oder negativen Halbraum zugeordnet werden.
Niveau 2 (Geringe Zuverlässigkeit, 2 Bit): Einsen (Nullen) werden den inneren (äußeren) Spalten bei den i-Bits oder den inneren (äußeren) Zeilen für die q-Bits zugeordnet. Da für die LLR ein Unterschied in Abhängigkeit von dem Mapping zu den inneren (äußeren) Spalten und Zeilen besteht, wird für Niveau 2 eine weitere Klassifizierung vorgenommen:

Niveau 2a: Mapping von i_n zu inneren Spalten und von q_n zu inneren Zeilen.
Niveau 2b: Invertiertes Mapping von Niveau 2a: Mapping von i_n zu äußeren Spalten und von q_n zu äußeren Zeilen.

Um einen optimalen Durchschnittsbildungsprozess über die Sendevorgänge für alle Bits sicherzustellen, müssen die Zuverlässigkeitsniveaus geändert werden.
Es muss in Betracht gezogen werden, dass die Bit-Mapping-Reihenfolge vor dem ersten Sendevorgang offen ist, aber bei den wiederholten Sendevorgängen beibehalten werden muss, beispielsweise Bit-Mapping für den ersten Sendevorgang: i₁q₁i₂g₂ ⇨Bit-Mapping für alle wiederholten Sendevorgänge i₁q₁i₂g₂.
Einige Beispiele möglicher Konstellation werden in 2 gezeigt. Die daraus resultierenden Bit-Zuverlässigkeiten nach 2 werden in Tabelle 1 aufgeführt.
Tabelle 1
Im Folgenden wird davon ausgegangen, dass m der Parameter für die Nummer des wiederholten Sendevorgangs ist, wobei m = 0 den ersten Sendevorgang eines Pakets im ARQ-Kontext angibt. Weiterhin soll b die Anzahl der Bits angeben, die ein Symbol in der Mapping Entity bilden. In der Regel kann b jede ganzzahlige Zahl sein, wobei die am meisten verwendeten Werte für Nachrichtenübertragungssysteme eine ganzzahlige Potenz von 2 sind.
Ohne Einbusse der allgemeinen Gültigkeit kann weiterhin angenommen werden, dass die Anzahl der Bits n, die als Eingabe in den Interleavingprozess verwendet werden, durch b teilbar ist. Das heißt, n ist ein ganzzahliges Vielfaches von b. Fachleute werden verstehen, dass wenn dies nicht der Fall ist, die Sequenz der Eingabe-Bits einfach durch Anhängen von Füllbits ergänzt werden kann, bis die obige Bedingung erfüllt ist.
Wie oben beschrieben, können für eine gegebene Modulation verschiedene Zuverlässigkeitsniveaus bestimmt werden. Der Interleavingprozess sollte daher die Zuverlässigkeiten der b Bits über die wiederholten Sendevorgänge ausmitteln, so dass alle b Bits im Durchschnitt gleichermaßen zuverlässig sind. Dies bedeutet, dass der Interleaver die Positionen der b Bits in einem Symbol verändert (in der Technik auch als "Wrappen" bezeichnet), so dass jedes der ursprünglichen Bits so oft allen Zuverlässigkeitsniveaus zugeordnet wird wie jedes andere der b Bits. Dies bedeutet, dass das Interleaving ein Intra-Symbol-Bit Interleavingprozess ist.
Darüber hinaus gibt es verschiedene Bit-Positionen, für die die Zuverlässigkeiten vom logischen Bit-Wert abhängen (hoch oder niedrig). Wird ein Bit einer solchen Position nicht das erste Mal zugeordnet, sollte dieses Bit auch logisch invertiert werden.
Mit Hilfe dieser Regeln können Muster erstellt werden, die den Interleaver- und Invertierungsprozess für einen wiederholten Sendevorgang mit der Nummer m bestimmen.
Theoretisch ist die perfekte Ausmittlung der Zuverlässigkeiten nur nach einer unendlichen oder sehr hohen Anzahl von Sendevorgängen möglich. In diesen Fällen gibt es verschiedene Alternativen, die sich in der Sequenz der Interleaver oder Invertierermuster unterscheiden. Welche dieser Alternativen gewählt wird, ist der Entscheidung des Systemdesigners überlassen, da es keinen Unterschied in der Leistung nach sich zieht.
Wenn die Signalkonstellation wie in 1 beibehalten wird, um aus der Konstellation in 2 die Konstellation 1 abzuleiten, müssen die folgenden Prozesse ausgeführt werden, wobei die Reihenfolge keine Rolle spielt:

– Austausch der Positionen der ursprünglichen Bits i₁ und i₂
– Austausch der Positionen der ursprünglichen Bits q₁ und q₂
– Logische Bit-Invertierung der ursprünglichen Bits i₁ und q₁

Alternativ können diejenigen Bits, die in den Positionen 1 und 2 enden, auch invertiert werden.
Ein Beispiel abhängig von der Nummer des Sendevorgangs wird in der folgenden Tabelle aufgeführt, wobei sich die Bits immer auf den ersten Sendevorgang beziehen und ein Strich über dem Symbol die logische Bit-Invertierung dieses Bits angibt:
Tabelle 2
Die ersten Beispiele in den Zeilen von Tabelle 2 entsprechen den Konstellationen in 2. Wie einfach aus Tabelle 2 ersichtlich, wird die Signalkonstellation 2 aus der Konstellation 1 erhalten, indem man die Positionen der Bits i₁ und i₂ wie auch die der Bits q₁ und q₂ vertauscht und entweder das Bit-Paar i₁, q₁ oder alle Bits invertiert. Ebenso wird die Signalkonstellation 3 aus der Konstellation 1 erhalten, indem man in einer Alternative die Positionen der Bits i₁ und i₂ wie auch die der Bits q₁ und q₂ miteinander vertauscht und das Bit-Paar i₂, q₂ invertiert. In der anderen Alternative werden nur Bit-Positionen getauscht, Invertierungen sind nicht erforderlich. Schließlich wird die Signalkonstellation 4 aus Konstellation 1 erhalten, indem entweder das Bit-Paar i₂, q₂ oder alle Bits des Symbols ohne Austausch der Bit-Position invertiert werden.
Daraus können verschiedene Strategien für die Sendevorgangsnummern gewählt werden (nicht vollständig):
Tabelle 3
3 zeigt eine beispielhafte Ausführungsform eines Nachrichtenübertragungs-Systems.
Der Sender 100 empfängt eine Bit-Sequenz von einem FEC-Codierer (nicht dargestellt) und gibt diese dananch in den Interleaver 110 und in die logische Bit-Invertierungseinrichtung 120 ein. Der Interleaver 110 und die logische Bit-Invertierungseinrichtung hängen jeweils von dem Parameter m der Nummer des wiederholten Sendevorgangs ab und verändern die Eingangs-Bit-Sequenz. In der Folge wird die Bit-Sequenz in den Mapper/Modulator 130 eingegeben, der eine nicht parametrisierte Standard-Mapping-Entity darstellt. Der Mapper verwendet in der Regel eine der Signalkonstellationen aus 2 und ordnet die b Bits einem Symbol zu, das über den Nachrichtenübertragungskanal 200 gesendet wird. Der Nachrichtenübertragungskanal ist in der Regel ein Funknachrichtenübertragungskanal, der unzuverlässigen und zeitvarianten Bedingungen unterliegt.
Die interleaving/invertierenden Muster werden entweder im Sender wie auch im Empfänger gespeichert, oder sie werden im Sender gespeichert und dann dem Empfänger signalisiert.
Beim Empfänger 300 werden die komplexen Symbole zuerst in einen De-Mapper/De-Modulator 330 eingegeben, der die empfangenen Symbole zuerst in eine entsprechende Sequenz, in der Bit-Domain demoduliert (z. B. Sequenz von LLRs). Diese Sequenz wird dann in eine logische Invertiereinrichtung 320 eingegeben und dann in einen De-Interleaver 310, aus dem die erhaltene Sequenz in der Bit-Domain ausgegeben wird.
Der Interleaver und der De-Interleaver arbeiten nach dem wohlbekannten Verfahren des Interleaving/De-Interleaving, indem eine festgelegte, Pseudo-zufällige oder zufällige Permutation der Eingabe-Bit- oder -Symbolsequenzen angewendet wird, d. h. die Positionen der Bits oder Symbole in einer Sequenz werden vertauscht. In der oben beschriebenen Ausführungsform ist der Interleaver ein Intra-Symbol-Bit-Interleaver, der die Position der Bits ändert, die ein Symbol in der eine Mapping-Entity bilden.
Der logische Bit-Inverter arbeitet gemäß wohlbekannter Verfahren der Invertierung des logischen Werts eines Bits. d. h., er verwandelt einen logisch niedrigen in einen logisch hohen Wert und umgekehrt. In einer praktischen Umsetzung für einen Empfänger, der mit Log Likelihood Ratios arbeitet, ist diese Invertierungsoperation äquivalent zu einer Vorzeicheninvertierung der Log Likelihood Ratio.
Wenn ein wiederholter Sendevorgang durch eine automatische Wiederholungsanforderung gestartet wird, die von einem Fehlerdetektor (nicht dargestellt) veranlasst wird, mit dem Ergebnis, dass ein identisches Datenpaket vom Sender 100 gesendet wird, so werden die zuvor fehlerhaft empfangenen Datenpakete im De-Mapper/De-Modulator 330 mit den wiederholt gesendeten Datenpaketen soft-kombiniert. Auf Grund der Veränderung der Bit-Sequenz durch den Interleaver und der logischen Bit-Invertierungseinrichtung werden die mittleren Bit-Zuverlässigkeiten ausgemittelt. Dies führt zu einer besseren Leistung des Empfängers.
Obwohl die oben beschriebene Methode für die Verwendung mit Gray-codierten Signalen und einem QAM-Modulationsschema beschrieben wurde, ist es für Fachleute einsichtig, dass andere geeignete Codier- und Modulationsschemas gleichermaßen verwendet werden können, um die Vorteile dieser Erfindung zu erhalten.

Claims

Sendevorrichtung, die umfasst: einen Umordnungsabschnitt, der eine Bit-Sequenz (i₁q₁i₂g₂) von Daten umordnet, indem er Bit-Positionen von i₁ und q₁ gegen Bit-Positionen von i₂ und q₂ der Bit-Sequenz (i₁q₁i₂g₂) austauscht und i₁ und q₁ der Bit-Sequenz (i₁q₁i₂g₁) logisch invertiert, einen Modulierabschnitt, der die Bit-Sequenz (i₁q₁i₂g₂) und die umgeordnete Bit-Sequenz zu einem 16-QAM-Symbol moduliert, und einen Sendeabschnitt, der die Bit-Sequenz (i₁q₁i₂g₂) und die umgeordnete Bit-Sequenz sendet.
Sendevorrichtung nach Anspruch 1, wobei der Sendeabschnitt des Weiteren Information über die Umordnung sendet.
Empfangsvorrichtung, die umfasst: einen Empfangsabschnitt, der Daten als eine umgeordnete Bit-Sequenz empfängt, die erzeugt wird, indem Bit-Positionen von i₁ und q₁ gegen Bit-Positionen von i₂ und q₂ einer Bit-Sequenz (i₁q₁i₂g₂) ausgetauscht werden und i₁ und q₁ der Bit-Sequenz (i₁q₁i₂g₂) logisch invertiert werden, einen Austauschabschnitt, der Bit-Positionen von i₁ und q₁ gegen Bit-Positionen von i₂ und q₂ der umgeordneten Bit-Sequenz austauscht, und einen Abschnitt zum logischen Invertieren, der i₁ und der q₁ der umgeordneten Bit-Sequenz logisch invertiert.
Empfangsvorrichtung nach Anspruch 3, wobei der Empfangsabschnitt des Weiteren Information über die Umordnung empfängt, der Austauschabschnitt Bit-Positionen von i₁ und q₁ gegen Bit-Positionen von i₂ und q₂ der umgeordneten Bit-Sequenz gemäß der Information austauscht, und der Abschnitt zum logischen Invertieren i₁ und q₁ der umgeordneten Bit-Sequenz gemäß der Information logisch invertiert.