DE2060375C3

DE2060375C3 - Empfänger für frequenzumgetastete Signale

Info

Publication number: DE2060375C3
Application number: DE2060375A
Authority: DE
Inventors: Clair Alan Eatontown Buzzard; Burton R. Middletown Saltzberg
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1969-12-11
Filing date: 1970-12-08
Publication date: 1980-03-13
Also published as: DE2060375A1; FR2074997A5; ES386680A1; NL172717C; DE2060375B2; BE760136A; US3689844A; SE380154B; NL7018050A; GB1276418A

Description

Die Erfindung betrifft einen Empfänger für frequenzumgetastete Signale mit einem Abtaster zur Erzeugung von Abtastwerten des frequenzumgetasteten Signals, mit einem Wortgenerator zur Erzeugung von zahlendarstellenden, digitalen Vielbitsignalen in Abhängigkeit von den Abtastwerten, und mit einem Digitalfilter zur Verarbeitung der Vielbitsignale.

Bei der Datenverarbeitungs- und Datenvermittlungstechnik wird an die zentrale Verarbeitungseinheit oder Vermittlungseinheit eine große Anzahl von ankommenden Datensignalkanälen herangeführt. Die Datenkanäle können aus Fernsprechleitungen bestehen, über die frequenzumgetastete Signale übertragen werden. Die Wiedergewinnung der Gleichstrom-Datenbasisbandsignale aus den frequenzumgetasteten Signalen erfolgt in einem Datensatzempfänger, der gewöhnlich Filterschaltungen benutzt (wie beispielsweise Bandpässe, Tiefpässe und Reonatoren). Unter Datensatz ist hier eine aus mehreren Schaltungen zusammengesetzte Dateneinrichtung zu verstehen.

Da eine ganze Reihe von Kanälen angeschlossen ist, sind die Datensatzempfänger zusammen mit den Sendern und der Steuereinrichtung manchmal zu Gruppen zusammengefaßt, um eine Anordnung zu bilden, die als Mehrfach-Datensatz bezeichnet wird. Zur Herabsetzung der Größe, Kosten und Komplexität des Mehrfach-Datensatzes ist es vorteilhaft, eine Einrichtung zu verwenden, die von allen Datensatzempfängern gemeinsam verwendet werden kann. Eine solche, in der Vergangenheit schon verwendete Ein-

richtung ist eine gemeinsame Stromversorgung für die Datensätze.

Die aufwendigsten und komplexesten Bauteile sind jedoch die Digitalfilter. Die digitale Filterung ist ein Rechenprozeß, in dem sequentielle Zahlen, die Abtastwerte eines Analogsignal definieren, digital verarbeitet werden, um die Funktionen kontinuierlicher Filter zu simulieren. Ein Digitalfilter ist daher eine digitale Schaltung, die den Rechenprozeß durchführt. Das Ausgangssignal des Digitalfilters besteht aus einer Zahlenfolge, welche die Signalabtastwerte des gefilterten Analogsignals darstellen. Es ist offensichtlich, daß eine Reihe von Signalquellen verarbeitet werden können, indem die Abtastwerte verschiedener Signale

- wobei die Zahlen üie verschiedenen Abtastwerte darstellen - mit Hilfe der Multiplextechnik auf Zeitteilerbasis verarbeitet werden. Die Digitalfilter sind daher in der Lage, auf einer Zeitteilerbasis eine Reihe von Kanälen zu bedienen.

Aus der DE-OS 1 512 173 ist ein Empfänger für frequenzumgetastete Signale zur Erzeugung von zahlendarstellenden, digitalen Vielbitsignalen mit einem Digitalfilter zur Verarbeitung der Vielbitsignale bekannt. Dabei werden die Vielbitsignale in Abhängigkeit von Abtastwerten erzeugt. Diese Signalmuster, welche, die momentanen Amplituden der Rechteckwellensignale in einem Zeitintervall definieren, werden von einem Abtaster abgeleitet. Wegen der Vielzahl der Harmonischen, welche die Rechteckwelle enthält, ergeben sich jedoch große Schwierigkeiten bei der digitalen Filterung, die insbesondere in den hohen Kosten und der Komplexität der Schaltungen zu sehen sind.

Der Erfindung liegt die Aufgabe zugrunde, die Komplexität und den Aufwand des eingangs definierten Empfängers für frequenzumgetastete Signale zu reduzieren.

- Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß der Wortgenerator so ausgelegt ist, daß er aufgrund von Abtastwerten der Halbperioden einer Polarität ein eine erste Zahl darstellendes Vielbitsignal und aufgrund von Signalabtastwerten der Halbperioden der anderen Polarität ein eine zweite Zahl darstellendes Vielbitsignal zum Digitalfilter führt, und daß das Digitalfilter aufgrund der beiden Zahlen das Grundbandsignal erzeugt.

Vorteilhafte Ausgestaltungen und Weiterbildungen des Gegenstands der Erfindung sind den Unteransprüchen zu entnehmen.

Die Vorteile bezüglich einer Verminderung des Aufwandes und der Komplexität werden u. a. dadurch erzielt, daß die Vorzeichen der Empfängerausgangszahlen zum Aufbau der Signalabtastwerte verwendet werden. Hierzu werden die Abtastwerte zu einer geeigneten Anordnung, wie z. B. einer Datenverarbeitungsanlage, übertragen, welche die Gleichstrom-Basisbandsignale zurückgewinnt. Zur Lösung der erfindungsgemäßen Aufgabe ist es auch von Bedeutung, daß der Analog-Digitalwandler, der im Signalpfad vor den digitalen Filtern liegt und auf frequenzumgetastete Signale anspricht, einen derartigen Aufbau besitzt, daß er Vielbitzahlen auf einen oder zwei Werte begrenzt. Dem digitalen Filter werden dann zwei Digitalzahlen (z. B. Binärzahlen mit mehreren Bits) zugeführt, und zwar die eine Zahl immer dann, wenn das Abtastergebnis 1 ist (beispielsweise positive Halbwelle des frequenzumgetasteten Signals und die andere Zahi immer dann, wenn das Abtastsignal 0 ist

(beispielsweise negative Halbwelle des frequenzumgetasteten Signals). Vorzugsweise ist dabei die eine Zahl das Komplement der andeien Zahl.

Die Ausgangszahlen des Worlgenerators werden also auf zwei Zahlen begrenzt, die gleich groß, jedoch unterschiedlich in ihrem Vorzeichen sind. Insbesondere erzeugt der Wortgenerator wiederholt identische GruppeD von Bits, um Zahlen identischer Größe zu bilden und erzeugt ferner Vorzeichenbits, die dem Pegel des ankommenden Signals entsprechen.

Das Vorzeichenbit wird in eine ihm entsprechende Position in der Bitgruppe eingefügt, um positive oder negative Zahlen zu bilden, welche die gleiche Größe haben.

Es ist bekannt, daß die Antworten digitaler Filter Antworten zweiter, dritter usw. Ordnung mit enthalten und höhere Frequenzanteile darstellen. Die Nichtlinearität analoger Filter, die sie besitzen, wenn sie starke Begrenzungen vornehmen, erzeugen Signalharmonische, die in die Bänder dieser Filterschwingungen höherer Ordnung fallen. Es ist für die Erfindung daher weiterhin wesentlich, daß die Abtastfrequenz mit den anderen Systemparametern betrachtet wird und sie so festgelegt wird, daß sie in einer Lücke des Frequenzspektrums liegt, das von den digitalen Filtern infolge der Antworten höherer Ordnung und den Signalharmonischen gebildet wird.

Im folgenden wird die Erfindung eines durch Zeichnungen erläuterten Ausführungsbeispiels näher beschrieben. Es zeigt

Fig. 1 ein Blockschaltbild der verschiedenen Einrichtungen und deren Zusammenschaltung zu einem Mehrfach-Datensatzempfänger gemäß der Erfindung,

Fig. 2 ein Blockschaltbild von Einzelheiten des Abtasters und Analog-Digitalwandlers,

Fig. 3 und 4, die nebeneinander anzuordnen sind, ein Blockschaltbild von Einzelheiten der Schaltung, wie beispielsweise des Digitalfilters und des Diskriminators, die so zusammengeschaltet sind, daß sie einen gemeinsamen Digitalempfänger darstellen,

Fig. 5 das Blockschaltbild einer gemeinsamen Taktschaltung, und

Fig. 6 das Blockschaltbild einer Verteilerschaltung und eines numerischen Ausgangssignalbegrenzers, und

Fig. 7 und 8 Diagramme der Wellenformen, die jeweils die Bänder der Filterschwingungen höherer Ordnung und der Signalharmonischen darstellen, die von dem Analog-Digitalwandler erzeugt werden.

Der Digitalempfänger wird mit Vorteil in einem System verwendet, das als Mehrfach-Datensatzempfänger beschrieben werden kann, welches eine Anzahl von ankommenden Fernsprechleitungen, die frequenzumgetastete Signale führen und eine entsprechende Anzahl von Datenverbrauchern oder datenverarbeitenden Maschinen verbindet, die geeignet sind, Basisband-Binärdatensignale zu empfangen. Insbesondere wird das ankommende frequenzumgetastete Signal auf jeder Ca Fernsprechleitungen demoduliert und die hieraus gewonnenen Gleichstrom-Basisbanddatenüignale zu einer entsprechenden Datenverarbeitungsmaschine übertragen. Im allgemeinen werden diese Funktionen von einem Abtaster und einem Analog-Digitalwandler wahrgenommen. Diese sind in Fig. 1 als Block 101 dargestellt. Hierzu gehören ferner der Digitalempfänger 102, der Verteiler und numerische Begrenzer 103 und schließlich der Taktzähler 104, der die Synchronisation des Systems aufrechterhält.

An dem Abtaster und Analog-Digitalwandler 101 sind eine Reihe von Fernsprechleitungen angeschlossen, die als Gruppe identifiziert sind und als Leitungen

100 bezeichnet sind. Fig. 1 zeigt η Leitungen, von denen jede symbolisch die a- und b- \der einer Fernsprechleitung darstellt und die von 1 bis η durchnumeriert sind. Der Verteiler und numerische Begrenzer 103 besitzt eine Anzahl von Ausgangsleitungen, die zu Datenverarbeitungsmaschinen führen, die als eine Gruppe von Maschinen 105 bezeichnet sind. Die Fig. 1 zeigt η Maschinen, von denen jede mit einer Zahl von 1 bis η numeriert ist und den Zusammenhang zwischen einer der Maschinen 105 und einer entsprechend numerierten Fernsprechleitung aus der Gruppe 100.

Zuerst sei der Abtaster und Analog-Digitalwandler

101 betrachtet. Diese Schaltung besteht aus drei Untersystemen, die die folgenden Funktionen durchführen:

(1) Überwachung der ankommenden frequenzumgetasteten Signale auf jeder der Fernsprechleitungen 100 und Erzeugung eines Einzelbit-Signals für jede Leitung, das der Polarität des frequenzumgetasteten Signals entspricht;

(2) Abtastung des erzeugten Einzelbits, gesteuert vom Taktzähler 104 und Erzeugung aufeinanderfolgender Bitzüge, wobei jeder Zug aus einer Folge von Bits besteht, die aufeinanderfolgend die numerische Folge der Leitungen 100 bilden und den Einzelbit-Signalen entsprechen, die in Abhängigkeit von den frequenzumgetasteten Signalen erzeugt werden; und

(3) Erzeugung einer Mehrfachbit-Zahl während jedes Zeitabschnittes oder Intervalls, der jedem der abgetasteten Bits in dem Bitzug zugeteilt ist, wobei die Zahl einen Wert besitzt, der von dem Einzelbit gesteuert ist und der die Polarität des Frequenzumtastungssignals bestimmt.

Das Ausgangssignal des Abtasters und Analog-Digitalwandlers 101 besteht daher aus einer Folge von Mehrfachbit-Zahlen in einem Zug, wobei jede Zahl eine Reihe von Bits ist, die die Nummer definiert, die einer ankommenden Fernsprechleitung entspricht und die einen Wert hat, der die augenblickliche Polarität des frequenzumgetasteten Signals auf der Leitung angibt.

Der Zug von Mehrfachbit-Zahlen wird zu dem Digitalempfänger 102 übertragen. Die Funktion des Digitalempf ängers 102 besteht darin, jede seriale Bitzahl zu empfangen und diese Zahl mit Hilfe der Digitalfiltertechnik zu verarbeiten, um auf diese Weise Ausgangszahlen zu errechnen, die die Basisband-Datensignale bezeichnen, die von jedem frequenzumgetasteten Signal abgeleitet werden. Insbesondere ist das Ausgangssignal, wie im folgenden ausführlich erläutert werden wird, eine positive Zahl, wenn die Eingangsfrequenz des frequenzumgetasteten Signals über der Trägerbandmittenfrequenz liegt (die beispielsweise ein ankommendes Zeichensignal anzeigen könnte) und die Ausgangszahl ist negativ, wenn die Frequenz des ankommenden frequenzumgetasteten Signals unter der Bandmitte der Trägerfrequenz liegt (wodurch ein ankommendes Pausensignal angegeben würde).

Der Verteiler und numerische Begrenzer 103 empfängt die Ausgangszahlen des Digitalempfängers und führt, gesteuert vom Taktzähler, drei Funktionen

durch. Diese sind:

(1) Begrenzung des Signals durch Bestimmung, ob das Signal positiv oder negativ ist,

(2) verteilt das begrenzte Signal zu einer Anzahl von Flipflop-Pufferspeichern, die jeder der Maschinen 105 zugeordnet sind,

(3) speichert das Signal in den Flipflop-Pufferspeichern, um eine Anzahl von Ausgangssignalen auf den Leitungen bereitzustellen, die zu den Maschinen 105 das spezielle Zeichen- oder Pausendatensignal übertragen.

Der Taktzähler erzeugt, wie vorher schon beschrieben wurde, eine Bitzählung für die Mehrbit-Zahl (die in einem Ausführungsbeispiel eine Zehn-Bit-Zahl ist) und erzeugt die Kanalzählungen für die sequentielle Abtastung der Kanäle und die Verteilung der begrenzten Signale. Der Taktzähler besteht im allgemeinen aus einer Taktquelle, beispielsweise einem Oszillator 401 in Fig. 5, einem Bitring 402 und einem Kanalring 403. Das Ausgangssignal des Oszillatois 401 wird zur Steuerung des Bitringes 402 zu diesem übertragen. Der Bitring 402 besteht in vorteilhafter Weise aus einem zehnteiligen Ringzähler, bei dem jede Stufe ein Ausgangssignal auf eine der zehn Bit-Zähl-Leitungen 107 überträgt. Daher, beginnend mit dei Leitung 0 der Bit-Zähl-Leitungen 107, werden die Leitungen sequentiell mit Impulsen beaufschlagt, um Zeitabschnitte zu definieren, die den serialen Bits in der Mehrbit-Zahl zugeordnet sind.

Das Ausgangssignal des Bitringes 402, das entsteht, wenn die letzte Leitung 9 der Bit-Zähl-Leitungen 107 mit einem Impuls beaufschlagt wird, wird zu dem Kanalring 403 übertragen. Der Kanalring 403 besteht ebenfalls in vorteilhafter Weise aus einem mehrstufigen Ringzähler, dessen Stufenzahl der Zahl der ankommenden Fernsprechleitungen oder Kanäle und der entsprechenden Anzahl von Maschinen entspricht, die bedient werden sollen. Jede Stufe erzeugt ein Ausgangssignal auf einer von η Leitungen der Kanal-Zähl-Leitungen 108. Daher werden die η Leitungen der Kanal-Zähl-Leitungen 108 sequentiell mit Impulsen beaufschlagt, wobei jedes sequentielle Impulsintervall einem vollständigen Umlauf des Bitringes 402 entspricht, d. h., daß in einem solchen Intervall alle Leitungen der Bit-Zähl-Leitungen 107 sequentiell mit Impulsen beaufschlagt werden.

Die sequentiellen Impulse auf den Kanal-Zähl-Leitungen 108 dienen zur Abtastung der Einzelbits, die von den Fernsprechleitungen 100 abgeleitet werden. Die sequentiellen Impulse und daher die Umlaufgeschwindigkeit des Kanalringes 403 definieren die Abtastfrequenz. Die untere Grenze dieser Abtastfrequenz wird von der Frequenz der frequenzumgetasteten Signale auf den Fernsprechleitungen gesteuert. Im vorliegenden Ausführungsbeispiel beträgt die Zeichenfrequenz des Frequenzumtastungssignals 1270 Hz und die Pausenfrequenz 1070 Hz. Für jeden Zyklus der höchsten kennzeichnenden Signalfrequenzkomponente müssen mindestens zwei Abtastwerte erzeugt werden. Hierdurch ist im allgemeinen die untere Grenze der Abtastfrequenz festgelegt. Eine zweite Betrachtung jedoch betrifft die Verzerrung, die von dem Abtaster und Analog-Digitalwandler 101 verursacht wird, eine Betrachtung, die, wie später noch erläutert wird, dazu führt, eine höhere Abtastfrequenz festzulegen. In jedem Falle steuert die Frequenz des Oszillators 401 die Umlaufgeschwindipkeit des Bitringes 402 und dieser seinerseits die Umlaulgt

schwindigkeit des Kanalringes 403, die die vorgegebene Abtastfrequenz definiert.

Jede ankommende Fernsprechleitung aus dem Bündel 100 ist an dem Abtaster und Analog-Digitalwandler 101 angeschlossen. Die ankommenden frequenzumgetasteten Signale werden hier in Einzelbitsignale umgewandelt in ein Zeitvielfach eingeordnet und zu einem Wortzahlengenerator übertragen. Wie Fig. 2 zeigt, ist die a- und fe-Ader jeder ankommenden Fernsprechleitung, wie beispielsweise der Leitung 1, über die Primärseite eines Transformators, beispielsweise des Transformators 71, miteinander verbunden. Die Sekundärseite des Transformators isl ihrerseits mit dem Analog-Bitwandler 110 im Abtaster und dem Analog-Digitalwandler 101 verbunden. Insbesondere ist die Sckundärseitc des Transformators 71 zu der Analog-Bitschaltung 1 des Analog-Bitwandlers 110 geführt. Die Sekundärseite aller anderen Transformatoren führt zu einer Analog -Bitschaltung, die der jeweiligen Fernsprechleitunj zugeordnet ist.

Jede Analog-Bitschaltung besitzt im wesentlichen den gleichen Aufbau. Bei der Analog-Bitschaltung 1 ist die Sekundärseite des Transformators 71 zu einem Eingang des Operationsverstärkers 201 geführt. Dei andere Eingang dieses Operationsverstärkers 201 liegt an Erdpotential, so daß sein Ausgangssignal daher ein positives oder negatives Signal ist, abhängig von der Relation des ankommenden frequenzumgetasteten Signals zu dem Erdpotential. Dieses Ausgangssignal steuert eine Transistorstufe 202 in Emitterschaltung, die eingeschaltet wird, wenn das an ihre Basis angelegte Signal positiv gegenüber Erde ist, unc diese Schaltung wird ausgeschaltet, wenn das an ihre Basis angelegte Eingangssignal negativ bezüglich Erde ist.

Der Kollektorder Transistorstufe 202 ist direkt mii einem Toreingang des Einstelleingangs des Flip-Flop; 203 verbunden und über einen Inverter 204 mit derr Toreingang des Rückstelleingangs des Flip-Flops verbinden. Die Torsteuerung wird mit Hilfe der Leitung 0 der Bit-Zähl-Leitungen 107 durchgeführt, wodurch die Eingangstore von einem Taktimpuls in leitenden Teil von jedem abtastenden Kanal-Zähl-In tervall geöffnet werden. Wenn daher die Transistorstufe 202 ausgeschaltet ist und ein Taktimpuls erscheint, wird der Flip-Flop 203 eingestellt, und wenr andererseits die Transistorstufe 202 eingeschalte wird und ein Bit-Taktimpuls erscheint, wird der Flip-Flop 203 zurückgestellt. Alle diese Operationen tre ten zu Beginn des Abtastintervalls auf.

Das Ausgangssignal des Flip-Flops 203 ist dahei ein Rechteckwellensignal, dessen An- und Abstiegs punkte nahezu gleichzeitig mit den An- und Abstiegs punkten des frequenzumgetasteten Signals liegen unc dessen Pegel der Polarität des ankommenden fre quenzumgetasteten Signals entspricht. Das Rechteckwellensignal ist daher analog einem frequenzumge tasteten Signal, das stark begrenzt wurde. Diese: bringt nichtlineare Verzerrungen dieses Signals mi sich, und zwar in der Form von Harmonischen, di< ernste Schwierigkeiten für die digitale Filterung dar stellen. Die Art und Weise, in der diese Schwierigkei ten überwunden werden, wird im folgenden beschrie ben.

Das Rechteckwellensignal wird dann zu dem Ab tasterteil 111 des Abtasters und Analog-Digitalwand '. - 101 übertrag .i.

Der Abtaster 111 besteht im allgemeinen aus den Toren 205(1) bis 205(n), wobei jeder der Fernsprechleitungen 100 ein Tor und ein gemeinsames ODER-Tor 206 zugeordnet ist. Ein Eingang jedes dieser Tore empfängt das Rechteckwellensignal der entsprechenden Analog-Bitschaltung 203. Der andere Eingang der Tore 205(1) bis 205(n) ist zu den Leitungen der Kanal-Zähl-Leitungen 108 geführt, die die entsprechende Leitung oder den entsprechenden Kanal, der dem Tor zugeordnet ist, identifiziert. Wie zuvor schon erläutert wurde, werden die Kanal-Zähl-Leitungen 108 sequentiell mit Impulsen gefüttert. Die Übertragung eines Impulses auf die Leitung 1 der Kanal-Zähl-Leitungen 108 öffnet ihrerseits das Tor 205(1), das deshalb das Rechteckwellen-Ausgangssigna! des Flip-Flops 203 abtastet.

In ähnlicher Weise werden die Ausgänge der Flip-Flops, die dem Flip-Flop 203 entsprechen, aber den anderen Leitungskanälen zugeteilt sind, in Aufeinanderfolge von den Toren 205(2) bis 205(n) abgetastet und die abgetasteten Ausgangswerte ebenso über das ODER-Tor 206 zu dem Wort-Zahlengenerator 112 übertragen. Das Ausgangssignal des ODER-Tores 206 besteht daher aus einem Zug von verschachtelten Bits, wobei jedes Bit in einem Zeitabschnitt ausgerichtet ist, der einer ankommenden Leitung oder einem ankommenden Kanal zugeteilt ist und die augenblickliche Polarität des frequenzumgetasteten Signals dieses betreffenden Kanals definiert. Der Impulszug wird zu dem Wortzahlengenerator 112 übertragen.

Der Wortzahlengenerator 112 des Abtasters und Analog-Digitaiwandlers 101 besteht aus einer Anzahl von UND-Toren und ODER-Toren, die die zehn Bits eines Zehn-Bit-Datenwortes erzeugen und aus einem mit Steuertoren versehenen Komplementbilder für die Übertragung des Wortes, wenn eine positive Zahl gewünscht wird und für die Bildung des Zweier-Komplements, wenn eine negative Zahl gewünscht wird.

Die zehn Leitungen der Bit-Zähl-Leitungen 107 führen zu den UND-Toren 210(0) bis 210(9) und öffnen sequentiell die Torschaltungen während jedes Abtastintervalls. Die UND-Tore erzeugen ihrerseits ein »1«-Bit oder ein »O«-Bit, abhängig davon, ob die andere Eingangsleitung über die manuellen Schalter 211(0) bis 211(9) an Erdpotential gelegt sind oder nicht. Dieses Bit wird dann zu dem ODER-Tor 209 übertragen, wodurch wiederholt eine Zehn-Bit-Zahl oder -Wort erzeugt wird. Jedes Bit dieses Zehn-Bit-Wortes wird serial erzeugt. Diese serialen Bitzahlen werden dann zu dem über Torschaltungen gesteuerten Koniⁿlcnientbil{ler 20S übertraⁿen

Die Eingangssignale des mit Torschaltungen versehenen Komplementbilders 208 bestehen aus den serialen Bitwortausgangssignalen des ODER-Tores 209, den abgetasteten Bit-Zügen von dem ODER-Tor 206 und einer Quelle von (nicht dargestellten) Taktimpulsen, die von den Bit-Zähl-Leitungen 107 abgeleitet werden, um die Torsteuerung für jedes Bit in dem Mehrbit-Wort und die Rückstellung der Schaltung nach dem Abschluß eines serialen Wortes durchzuführen. Der mit Torschaltungen versehene Komplementbüder 208 besteht aus einer konventionellen Torschaltung (die nicht dargestellt ist), die von den Bits 1 oder 0 des ODER-Tores 206 gesteuert wird. Der Komplementbilder 208 überträgt entweder die Mehrbit-Zahl zu dem Ausgang der Schaltung oder zu einem Zweier-Komplementbilder (nicht gezeigt), der in der Schaltung 208 enthalten ist. Wenn das abgetastete Bit des ODER-Tores 206 ein 1-Bit ist, (die Polarität des frequenzumgetasteten Signals ist positiv) dann wird die seriale Zahl unverändert zu dem Ausgang des mit Toren versehenen Komplementbilders

. > 208 übertragen. Wenn dagegen das abgetastete Bit ein O-Bit ist, dann wird die seriale Zahl zu dem Zweier-Komplementbilder übertragen, dessen Ausgangssignal das Zweier-Komplement des Mehrbit-Wortes darstellt. Der Zweier-Komplementbilder bein sitzt in vorteilhafter Weise einen Aufbau, wie er in den IEEE Transactions on Audo and Electroacoustics, Band AU-16, Nr. 3, »An Approach to the Implementation of Digital Filters« von L. B. Jackson, J. F. Kaiser und H. S. McDonald, Seite 413 beschrie-

i^r; ben ist.

Daher besteht das Ausgangssignal des Komplementbilders 208 aus einer Folge von Zehn-Bit-Zahlen von invariabler Größe mit positivem oder negativem Vorzeichen, abhängig von der Polarität des ankom-

-'» menden frequenzumgetasteten Signals. Dieses Ausgangssignal wird dann zu dem Eingang des Digitalempfängers 102 übertragen.

Die Signale, die in den Eingang des Digitalempfängers 102 eingespeist werden, werden direkt zu dem

r> Empfänger-Bandpaßfilter 301, in Fig. 2 dargestellt, übertragen. Das Empfänger-Bandpaßfilter 301 besteht in vorteilhafter Weise aus einem Butterworth-Bandpaßfilter vierter Ordnung, dessen Ubertragungsbereich sich von 1020 Hz bis 1320 Hz erstreckt.

in Das Ausgangssignal dieses Bandpaßfilters 301 wird zu einem Diskriminator 302 übertragen, der aus zwei Resonatoren besteht, von denen der eine auf 1020 Hz und der andere auf 1320 Hz abgestimmt ist. Die Ausgänge des Diskriminators 302 werden in einem

r> Gleichrichter 303, dargestellt in Fig. 4, vollwellengleichgerichtet (im numerischen Sinne) und die beiden auf diese Weise erzielten Ausgangssignale im Subtrahierer 304 voneinander abgezogen. Das Ausgangssignal des Subtrahierers 304 wird zu einem Tiefpaßfilter 305 übertragen, dessen obere Grenzfrequenz bei 300 Hz liegt. Die Zahlen, die von dem Tiefpaßfilter ausgehen, stellen Amplitudenwerte des wiedergewonnenen Basisband-Signals dar und der Verteiler und numerische Begrenzer 103 benutzt, wie später 5 noch ausführlich erläutert werden wird, das Vorzeichen dieser Zahlen, um das Basisband-Datensignal zu erzeugen.

Das Empfänger-Bandpaßfilter 301 besteht aus den in Kaskade geschalteten Abschnitten 306 und 307

5(i zweiter Ordnung. Jeder der Abschnitte zweiter Ordnung besitzt im wesentlichen den gleichen Aufbau. Der Abschnitt 306 beispielsweise enthält die Addierer 308, 309 und 310, die Verzögerungsschaltungen 311 und 312, die eine Verzögerungszeit von einer Einheit besitzen, und den Rückkopplungsmultiplizierern 313 und 314.

Es ist im folgenden zu verstehen, daß, wenn nichts anderes angegeben wird, die verschiedenen Schaltungen in dem Digitalempfänger Digitalschaltungen dar-

bo stellen, deren Eingänge von einer Takujuelle, die nicht dargestellt ist, aber von den Bit-Zähl-Leitungen 107 abgeleitet wird, getaktet werden. Insbesondere sind die Bit-Zähl-Leitungen in vorteilhafter Weise über ein ODER-Tor zusammengefaßt, um eine Taktimpulsquelle abzugeben, deren Impulsfolgefrequenz von den Impulsen auf allen Bit-Zähl-Leitungen bestimmt ist. Jedes Bit der serialen Zahl wird daher serial zu verschiedenen Schaltungen übertragen, die die venchie-

denen Zahlen auf Zeitteilerbasis serial verarbeiten.

Ein Multiplizierer, der für die Verwendung in der vorliegenden Anordnung geeignet ist, ist ebenfalls in dem vorher erwähnten Aufsatz von L. B. Jackson et. al. beschrieben. Die Multiplikationskonstante dieser Multiplizierer wird durch die Nennerkoeffizienten der Filter bestimmt, die dadurch berechnet werden, daß eine Teilbrucherweiterung produziert wird, die für Parallelfilter geeignet ist. Die Zähler werden ohne zusätzliche Multiplizierer verwirklicht, da im vorliegenden Beispiel die Koeffizienten entweder »1« oder »0« sind. Die Verzögerungsschaltungen mit einer Verzögerungszeit von einer Einheit werden durch Schieberegister verwirklicht, die eine genügend große Anzahl von Stufen besitzen, um die Zehn-Bit-Worte aller Kanäle (dieses sind 1On Stufen) zu speichern. Das Ausgangssignal des Abschnitts 306 zweiter Ordnung wird dann von dem Multiplizierer 315 skaliert, bevor es zu dem Abschnitt 307 zweiter Ordnung übertragen wird. Diese Skalierung wird überall im System verwendet, um die Amplitude des Ausgangssignals bezüglich der Verstärkung der Filterabschnitte zu steuern.

Fig. 7 zeigt die Antworten des Empfänger-Bandpaßfilters 301 und enthält eine Antwort erster Ordnung 601 und eine Antwort zweiter Ordnung 602. Die Antwort zweiter Ordnung 602 ist die gleiche, wie die Antwort erster Ordnung 601, gespiegelt an der Abtastfrequenz, die mit 8000 Hz gewählt wurde. Das Muster wird daher in 8000-Hz-Intervallen wiederholt, Es ist ferner das Spektrum eines 300-Bit-pro-Sekunde-(Morse-)PunktsignaIs (Zeichensignal + Pausensignal), das die 1070-Hz- und 1270-Hz-Frequenzanordnungen verwendet, einschließlich der ersten, dritten, fünften und siebenten Harmonischen dargestellt. Deren signifikante Darstellungen sind allgemein in Fig. 8 als Linien 604, 605, 606 und 607 eines Linienspektrums dargestellt. Diese Harmonischen sind wegen der von den Analog-Digitalwandlern vorgenommenen Begrenzung vorherrschend. Es muß daher eine Vorsorge gegen die unerwünschten Effekte dieser Nichtlinearitäten getroffen werden. Es ist zu erkennen, daß keine größere Harmonische in den Durchlaßbereich des Empfängerfilters fällt. Dieses wird durch eine Verschachtelung der Filterantworten und der Signalharmonischen erreicht. Der primäre Parameter, der wirksam ist, um eine derartige Verschachtelung zu gestatten, ist die Abtastfrequenz. Insbesondere ist bei der Wahl der in einem System zu betrachtenden Parameter eine Betrachtung der AbiasifrequciLZcnihaiicn, so daß die spezielle Abiäsifrequenz zusammen mit den Filterkoeffizienten in der Weise ausgewählt werden soll, daß die Filterantworten höherer Ordnung und die Signalharmonischen verschachtelt sind, um die Wirkung der Nichtlinearitäten, die durch die Analog-Digitalwandler verursacht werden, möglichst gering gehalten werden.

Die Ausgangssignale des Filterabschnittes 307 zweiter Ordnung werden von dem Multiplizierer 316 skaliert und dann zu dem Diskriminator 302 übertragen. Insbesondere werden diese Signale parallel zu beiden Resonatoren 318 und 319 übertragen, die null-freie Abschnitte zweiter Ordnung sind. Jeder Resonator besteht aus einem Paar von Addierern, zwei Schieberegistern für die Einheitenverzögerung und zwei Rückkoppelmultiplizierern, deren Multiplikationskonstante von den Filterkoeffizienten bestimmt sind, wie bereits früher im Zusammenhang mit den

Filterabschnitten im Empfänger-Bandpaßfilter 301 beschrieben wurde. Der Resonator 318 ist auf 1320 Hz und der Resonator 319 auf 1020 Hz abgestimmt. Die Ausgangssignale der Resonatoren werden dann über die Leitungen 320 und 321 zu der Gleichrichterschaltung 303 übertragen.

Der Vollwellen-Gleichrichtungsprozeß in einer Zweier-Komplementarithmetik erfordert, daß das Eingangswort unverändert bleibt, wenn das Vorzeichenbit positiv ist, daß aber die Komplementbildung vorgenommen wird, wenn das Vorzeichen negativ ist. Das letzte kennzeichnende Bit eines Datenwortes kommt zuerst in das seriale System hinein, wo hingegen das Vorzeichenbit als letztes eintrifft. Zur Gleichrichtung des Datenwoftes wird dieses zu einer Einheitsverzögerungsschaltung übertragen, beispielsweise zu dem Schieberegister 324, und steht deshalb am Ausgang desselben während des nächsten Abtastzyklus zur Verfügung. Das Vorzeichenbit des Wortes wird gleichzeitig zu einer parallelen Verzögerungseinheit übertragen, beispielsweise dem Schieberegister 325, und in das Register mittels der Bit-Zähl-Leitung 9, die wie zuvor erläutert wurde, den Abtastimpuls für das letzte Bit eines Wortes erzeugt, getaktet.

Das Schieberegister 325 besitzt η Stufen (entsprechen den η Fernsprechkanälen). Das Vorzeichenbit steht daher am Ausgang des Schieberegisters 325 während des nächsten Abtastzyklus und gleichzeitig mit der Verfügbarkeit des Mehrbit-Datenwortes am Ausgang des Schieberegisters 324 bereit. Das Datenwort wird daher zu dem mit Torschaltungen versehenen Komplementbilder 326 gleichzeitig mit dem Vorzeichenbit übertragen. Das Ausgangssignal des Komplementbilders 326 auf der Leitung 327 enthält daher das vollwellen-gleichgerichtete Signal des Datenwortes auf der Leitung 320. In ähnlicher Weise werden die Datenwörter auf der Leitung 321 gleichgerichtet und die vollwellen-gleichgerichteten Signale zu der Leitung 328 übertragen. Die beiden gleichgerichteten Signale auf den Leitungen 327 und 328 werden dann zu dem Subtrahierer 304 übertragen, der in vorteilhafter Weise ebenfalls den in dem genannten Aufsatz beschriebenen Aufbau besitzt.

Das Ausgangssignal des Subtrahierers wird zu dem Tiefpaßfilter 305 übertragen, das die Konfiguration eines Butterworth-Filters zweiter Ordnung und eine obere Grenzfrequenz von 300 Hz besitzt. Das Filtereingangssignal wird zuerst jedoch über den Multiplizierer 330 übertragen, der das Signal skaliert, um die Λ mniitiisfo H«>c AiicmniKcinnole Kw^Tiinli/^Vi Hpr \/*»»-_

Stärkung der Filterabschnitte zu steuern. Das Filter besteht aus Addierern, Einheitsverzögerungsschaltungen und Multiplrrierern, deren Aufbau der in den anderen digitalen Filterabschnitten verwendeten Konfiguration ähnlich ist Die Ausgangssignale des Tiefpaßfilters 305 stellen dann die Basisband-Signale dar, die zu dem Verteiler und numerischen Begrenzer 103 übertragen werden.

_b0 Die serialen Datenwörter werden vom Digitalempfänger 102 zu dem Vorzeichenauswähler 113 des Verteilers und numerischen Begrenzers 103, wie zuvor erläutert wurde, übertragen. Insbesondere wird, wie Fig. 6 zeigt, das Digitalwort direkt zu dem ersten Tor

_b5 502 im Vorzeichenauswähler 113 und über den Inverter 501 zu einem zweiten Tor 503 übertragen. Die Funktion der genannten Tore besteht darin, das Vorzeichenbit abzutasten und den Abtastwert zu dem

Flip-Flop 504 zu übertragen. Die anderen Eingangsleitungen der Tore 502 und 503 sind zusammengefaßt und mit der Leitung 9 der Bit-Zähl-Leitungen 107 verbunden. Die Leitung 9 definiert den Zeitabschnitt, der dem Vorzeichenbit zugeteilt ist. Wenn daher ein ankommendes Datenwort positiv ist, bildet das Vorzeichenbit ein »1«-Bit, das über die Torschaltung 502 zur Einstellung des Flip-Flops 504 übertragen wird. Ein »O»-Bit wird invertiert und über das Tor 503 zur Rückstellung des Flip-Flop 504 übertragen. Der Flip-Flops wird daher von einem positiven Vorzeichenbit eingestellt und bleibt es so lange, bis ein negatives Vorzeichenbit von dem Ausgang des Digitalempfängers 102 das Flip-Flop zurückstellt. Das Flip-Flop 504 bleibt dann so lange zurückgestellt, bis ein positives Vorzeichenbit von dem Digitalempfänger 102 angelegt wird. Das Ausgangssignal des Flip-Flops 504 wird dann zwei-adrig zu dem Verteiler 114 übertragen.

Der Verteiler 114 besteht aus einer Anzahl von UND-Torpaaren, von denen bestimmte Tore der Gruppe 506(a) bis 506(n) mit bestimmten der Gruppe 507(a) bis 507(n) zu Paaren zusammengeschaltet sind, wobei jdes Paar einem Kanal zugeordnet ist. In Übereinstimmung hiermit werden die Kanal-Zähl-Leitungen 108 zu einem entsprechenden Paar von Toren geführt, wodurch jedes Torpaar gleichzeitig mit der Abtastung des entsprechenden Kanals geöffnet wird.

Der »1 «-Ausgang des Flip-Flops 504 ist mit einem Tor von jedem Paar, beispielsweise Tor 506(a) verbunden, wo hingegen der »0«-Ausgang mit dem anderen Tor von jedem Paar, beispielsweise Tor 506(b) verbunden ist. Da der Flip-Flop 504 das Vorzeichenbit des Wortes in dem gerade abgetasteten Kanal speichert, verursacht die öffnung des Torpaares, das dem Kanal zugeordnet ist, die Übertragung des Vorzeichenbits des Kanalwortes über das Torpaar zu dem Puffer-Flip-Flop 115. Speziell wenn ein »positives« Vorzeichenbit im Flip-Flop 504 gespeichert ist und das Torpaar, das die Tore 506(a) und 506(b) enthält, geöffnet wird, dann wird ein »1«-Bit über das Tor 506(a) zur Einstellung des Puffer-Flip-Flops 508(a) übertragen, das auf den gleichen Kanal anspricht wie das Torpaar. Wenn andererseits ein »negatives« Vorzeichenbit im Flip-Flop 504 gespeichert ist, dann wird über das Tor 507(a) zur Rückstellung des Puffer-Flip-Flops 508(a) übertragen. Der Flip-Flop 508(a) wird daher in der Einstell- oder Rückstellage gehalten, bis eine Änderung der Signalpolarität auftritt. Das Ausgangssignal des Flip-Flops 508(a) stellt daher ein wiedergewonnenes Datensignal dar, das dem ankommenden frequenzumgetasteten Signal entspricht. Dieses Datensignal wird dann zu der entsprechenden Maschine der Gruppe 105 übertragen, um, wie vorher angedeutet wurde, gespeichert zu werden.

Hierzu 6 Blatt Zeichnungen

Claims

Patentansprüche:

1. Empfänger für frequenzumgetastete Signale mit einem Abtaster zur Erzeugung von Abtastwerten des frequenzumgetasteten Signals, mit einem Wortgenerator zur Erzeugung von zahlendarstellenden, digitalen Vielbitsignalen in Abhängigkeit von den Abtastwerten, und mit einem Digitalfilter zur Verarbeitung der Vielbitsignale, dadurch gekennzeichnet, daß der Wortgenerator (112) so ausgelegt ist, daß er aufgrund von Abtastwerten der Halbperioden einer Polarität ein eine erste Zahl darstellendes Vielbitsignal und aufgrund von Signalabtastwerten der HaSöperioden der anderen Polarität ein eine zweite Zahl darstellendes Vielbitsignal zum Digitalfilter (301) führt, und daß das Digitalfilter aufgrund der beiden Zahlen das Grundbandsignal erzeugt.

2. Empfänger nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Zahl das Komplement der ersten Zahl ist.

3. Empfänger nach Anspruch 2, dadurch gekennzeichnet, daß die erste Zahl und ihr Komplement gleiche Größe und entgegengesetztes Vorzeichen haben.

4. Empfänger nach Anspruch 1, dadurch gekennzeichnet, daß die Vielbitsignale mit einer Rate wiederholt erzeugt werden, die die unerwünschten Durchlaßbereiche des Digitalfilters im Frequenzspektrum zwischen die durch die Nichtlinearitäten des Empfängers erzeugten Signalharmonischen schiebt.