DE2151765A1 - Verfahren zum Erzielen von Richtleitungsanschluessen fuer integrierte Schaltungen - Google Patents

Verfahren zum Erzielen von Richtleitungsanschluessen fuer integrierte Schaltungen

Info

Publication number
DE2151765A1
DE2151765A1 DE19712151765 DE2151765A DE2151765A1 DE 2151765 A1 DE2151765 A1 DE 2151765A1 DE 19712151765 DE19712151765 DE 19712151765 DE 2151765 A DE2151765 A DE 2151765A DE 2151765 A1 DE2151765 A1 DE 2151765A1
Authority
DE
Germany
Prior art keywords
line connections
tape
plastic film
exposed
directional line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712151765
Other languages
English (en)
Other versions
DE2151765C2 (de
Inventor
Franco Forlani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull HN Information Systems Italia SpA
Original Assignee
Honeywell Information Systems Italia SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Information Systems Italia SpA filed Critical Honeywell Information Systems Italia SpA
Publication of DE2151765A1 publication Critical patent/DE2151765A1/de
Application granted granted Critical
Publication of DE2151765C2 publication Critical patent/DE2151765C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

HONEYWELL INFORMATION SYSTEMS ITALIA S.p.A. Caluso (Torino) / Italien
Verfahren zum Erzielen von Richtleitungsanschlüssen für integrierte Schaltungen
Die vorliegende Erfindung bezieht sich auf die Technik zur Herstellung von integrierten Halbleiterschaltungen und betrifft insbesondere die Technik der Zwischenverbindung dieser Schaltungen.
Die Art der für integrierte Schaltungen vorzugsweise verwendeten und als Riehtleitungsanschlüsse ("beam leads11) bekannten Verbindungsleitungen ist dem Fachmann wohlbekannt.
Gemäss dieser Technik wird das Halbleiterchip, an welchem die integrierte Schaltung durch Niederschlag und Diffusion hergestellt ist, mit Hilfe verhältnismässig dicker, aus der Chipkante teilweise herausragender Leitungen, an die externe Schaltung angeschlossen, die beispielsweise aus einem Keramikträger besteht, der die
-2-
209820/0909
ORIGINAL INSPECTED
Stromwege für den Anschluss an die Kontaktstifte der Pa ckung t rag t·
Diese Leitungen haben auf Grund ihrer verhaltnismassig grossen Dicke von beispielsweise IO bis 20 ja. eine ausreichende Festigkeit, um das Chip gegenüber dem Keramikträger starr anzubringen und in seiner richtigen Lage zu halten, wobei sie ausserdem stärkere und zuverlässigere Anschlusseinrichtungen bilden,als die in anderen Systemen verwendeten äusserst dünnen Drähte,
Bei der Herstellung dieser RiehtIeitungsanschlusse mit Hilfe der bekannten Verfahren treten eine Anzahl von Schwierigkeiten und Mängeln auf.
Beispielsweise werden zum Erzielen der benötigten, verhaltnismassig grossen Dicke im allgemeinen Verfahren zum elektrolytischen Aufbringen verwendet, da es zu schwierig und zu kostspielig sein würde, eine solche Dicke mit Hilfe von Ablagerungs- oder Zerstäubungsverfahren z.B. mittels Ionenbeschuss zu erzielen.
Diese Tatsache begrenzt die Auswahl des Materials für diese Riehtleitungen auf Metalle, die elektrolytisch aufgebracht werden können wie beispielsweise Gold, und schliesst Aluminium aus, das aber allgemein für die internen Anschlüsse und Verbindungen an der Chipoberfläche benutzt wird. Aluminium zeigt gegenüber Silizium und Siliziumdioxid eine hervorragende Haftfähigkeit, ändert ihre physikalischen Eigenschaften
-3-
209320/09G3
nicht, bildet keine intermetallischen Verbindungen und gestaltet den elektrischen Kontakt mit Silizium optimal. Andererseits gewährleistet Gold gegenüber Siliziumdioxid kein ausreichendes mechanisches Haftvermögen, Deshalb wird Aluminium als leitendes Metall für die internen Verbindungen und Anschlüsse an der Chipoberfläche bevorzugt und Gold zum Anschliessen an die externen Stromwege, d.h. an die an den Chipkanten angeordneten Aluminiumleitungsergänzungen ("pads") benutzt.
Jedoch bilden Gold und Aluminium in Gegenwart von Silizium eine als Purpurpest ("purple plague") bekannte intermetallische Verbindung, die die physikalische, elektrische und mechanische Kontinuität der Leitungsverbindung beeinträchtigt. Zum Beheben dieser Mängel müssen geeignete Hilfsmittel benutzt werden.
Die Verfahren und Kunstgriffe, die benötigt werden, um das Festhaften der Goldleiter an der in der Regel über dem Halbleiterchip liegenden Siliziumdioxidschicht zu gewährleisten und das Verschweissen von Gold mit Aluminium zu ermöglichen, begrenzen merklich die Möglichkeit und die Angemessenheit der Anwendung dieses Verfahrens und erhöhen seine Kosten.
Ein Beispiel dieser Vorrichtungen und Kunstgriffe bei der Herstellung von Richtleitungen mit einer geschichteten Struktur aus unterschiedlichen Werkstoffen ist in dem
209820/0903
USA-Patent 3 555 365 beschrieben.
Ferner ist es erforderlich, daß die Chips beim Aufbringen solche Abmessungen haben, daß sie die Richtleitungsleiter gänzlich enthalten, wobei erst nach ihrer Herstellung der Umfangsteil des Chips chemisch weggeätzt wird um zu ermöglichen, daß die Richtleitung aus dem Chip effektiv herausragt. Dies machtweitere Arbeitsgänge erforderlich W und verursacht eine Verschwendung von kostspieligen Werkstoffen, was die Wirtschaftlichkeit des Verfahrens merklich beeinträchtigt.
Die der Erfindung zugrundeliegende Aufgabe ist darin zu sehen, ein Verfahren zum Erzielen von Aluminiumrichtleitungsanschlüssen zu schaffen, die mit den Alurainiumleitungsergänzungen unmittelbar und zugleich verschweisst werden können, die zu diesem Zweck an dem Chip vorgesehen sind, wobei sie die genau richtige Anordnung des betreffenden Chips und während der zur Herstellung der Leiter notwendigen Verfahrensschritte, bei ihrem Verschweissen mit den | Leitungsergänzungen und nötigenfalls während der Vorgänge zur elektrischen Prüfung die Dauerhaftigkeit der Lage sowie der Form der Anschlüsse gewährleisten.
Das Verfahren nach der Erfindung besteht im wesentlichen darin, daß die Riehtleitungen durch Lichtätzen aus einer Aluminiumfolie von passender Dicke erzielt werden, während sie durch einen unter ihnen liegenden Träger aus lichtempfindlichem, einen Film von passender mechanischer Festigkeit bildenden Kunststoff gehalten, bzw„ gestützt werden. Später wird in dem Film eine Öffnung ausgeschnitten,
—5—
0 9 8 2 0 /0903
um das Halbleiterchip in genau richtiger Lage präzise anzuordnen, in welcher seine Leitungsergänzungen mit den freien Enden der Anschlussrichtleitungen übereinstimmen, mit welchen sie beispielsweise mittels Ultraschweissung gleichzeitig auf einmal verschweisst werden können· Die Richtleitungsleiter können gegeneinander isoliert und durch den unter ihnen liegenden Kunststoffilm bei den gegebenenfalls verlangten elektrischen Vorgängen zum Prüfen des Chips in ihrer richtigen Lage gehalten werden. Der Film wird erst dann entfernt, wenn die äusseren Enden der RiehtIeitungsanschlüsse mit den von dem umgebenden Keramikträger getragenen äusseren Leitern verschweisst sind.
Es wird daher erfindungsgemäss ein Verfahren zum Erzielen von RichtleitungsanschlUssen vorgeschlagen, das sich dadurch auszeichnet, daß auf eine erste Fläche einer Metallfolie ein lichtempfindlicher Kunststoffilm, auf die gegenüberliegende Fläche der Metallfolie eine Schicht aus Abdeckmittel aufgebracht, daß das Abdeckmittel durch eine geeignete Maske hindurch einer Strahlungsquelle ausgesetzt und zum Erzielen von geschützten Bereichen der Metallfolie, die das Schema der Riehtleitungsanschlüsse wiedergeben, entwickelt, daß die Metallfolie zum Entfernen ihrer ungeschützten Bereiche chemisch geätzt, und daß der lichtempfindliche Kunststoffilm durch eine geeignete Maske hindurch einer Strahlungsquelle ausgesetzt und dann entwickelt wird, um in ihm eine mit den RichtleitungsanschlUssen übereinstimmende Öffnung zu erhalten.
-6-
209820/0903
Weitere Merkmale sowie Vorteile der Erfindung sind nachstehend anhand eines in den Zeichnungen dargestellten bevorzugten OurchfUhrungsbeispiels des Verfahrens nach der Erfindung näher erläutert. Es zeigen:
Fig, 1 eine perspektivische Teilansicht einer integrierten Schaltung, die mit Hilfe von Riehtleitungsanschlüssen an einen sie umgebenden Keramikträger angeschlossen ist,
Fig. 2 einen Schnitt, der in seinem linken bzw. rechten Teil den Aufbau eines unter der Handelsbezeichnung "Riston" bekannten lichtempfindlichen Kunststoffilms und den geschichteten Aufbau einer Metallfolie zeigt, auf die das "Rlstonn-Material bei einem ersten Schritt des Verfahrens aufgebracht wird,
Fig. 3 einen Schnitt, der den geschichteten Aufbau des
Materials veranschaulicht, aus dem die Riehtleitungsleiter bei einem zweiten Schritt des Verfahrens erzielt werden,
Fig. k einen dritten Schritt des Verfahrens, der im Abdecken und Belichten des Materials besteht,
Fig. 5 eine perspektivische Teilansicht des in einem vierten Schritt des Verfahrens erzielten Produkts,
Fig. 6 eine perspektivische Teilansicht des in einem fünften Schritt des Verfahrens erzielten Produkts,
—7—
209820/0903
_ ·η
Fig. 7 ein Ablaufdiagramm das schematisch veranschaulicht, wie ein kontinuierliches Produktionsverfahren aufgebaut werden kann,
Fig. 8 eine perspektivische Teilansicht, die das Produkt dieses kontinuierlichen Produktionsverfahrens ve rans chaulicht.
Fig. i zeigt ein Siliziumchip 1, das teilweise mit einer isolierenden Schicht 2 aus Siliziumdioxid überzogen ist. Mit Hilfe bekannter Verfahren ist auf dem Chip eine nicht dargestellte und in dem durch die gestrichelte Linie begrenzten Bereich 3 enthaltene integrierte Schaltung hergestellt. Die Ein- und Ausgangsleiter der integrierten Schaltung enden an Leitungsergänzungen h und 5 aus Aluminium, die entlang der Kanten des Chips angeordnet sind« Die Darstellung nach Fig. 1 zeigt fünf Riehtleitungsanschlüsse 6, die mit den Leitungsergänzungen 5 an der oberen horizontalen Kante des Chips verschweisst sind. Es sei angenommen, daß der Deutlichkeit halber nicht dargestellte weitere Richtleitungen mit den Leitungsergänzungen k ebenfalls verschweisst sind. Mit dem Bezugszeichen 7 ist ein Teil einer in der Regel aus Keramikmaterial gefertigten Platte bezeichnet, die das Chip 1 umgibt. Auf diese Platte sind Leitungen 8 aufgebracht worden, mit welchen die breiteren Aussenenden der Richtleitungen 6 verschweisst sind, was den Anschluss der Richtleitungen beispielsweise an die Kontaktstifte der die integrierte Schaltung enthaltenden Packung oder an weitere Richtleitungen bewirkt, die zu an derselben Platte 7 angebrachten weiteren Chips gehören.
-8-
209820/0903
Das Verfahren nach der Erfindung, die darauf gerichtet ist, das Siliziumchip so zu erzielen, daß die Richtleitungen mit entsprechenden Leitungsergänzungen zugleich verschwelest und gegebenenfalls bereits elektrisch geprüft sind, um für den Anschluss an die Aussenplatte bereit zu sein, beruht auf der Verwendung eines lichtempfindlichen Films von verhältnistnässig hoher mechanischer Festigkeit, der geeignet ist, für die Richtleitungen eine Halte- bzw. Stützeinrichtung zu bilden.
Ein Kunststoffilm dieser Art wird durch die Firma Dupont de Nemours unter der Handelsbezeichnung "Riston" auf den Markt gebracht und ist, wie auf der linken Seite von Fig· veranschaulicht, aus einem dünnen Film 10 aus massivem lichtempfindlichen Kunststoff gebildet, der sandwichartig zwischen zwei transparenten Filmen angeordnet ist, von welchen einer, 12, aus Polyäthylen und der andere, 13, aus Polyester (beispielsweise dem unter der Handelsbezeichnung "Mylar" bekannten Produkt) besteht. Der "Riston"- Film hat eine bemerkenswerte mechanische Festigkeit, besitzt eine zum Festhaften an ebenen oder leicht gekrümmten Flächen ausreichende Elastizität und lässt sich durch Belichten "photopolymerisieren", wodurch sich seine Eigenschaften ändern.
Eine dem Bedarf entsprechende Belichtung bei Verwendung von Abdeckmasken ändert dem Bedarf entsprechend die lichtempfindlichen Werkstoffe, die an den nicht polymerisieren, d.h.
-9-
209820/0903
nicht belichteten Stellen mit Hilfe geeigneter Ätzmittel weggeätzt werden können, jedoch unter Beibehaltung der vorerwähnten mechanischen Eigenschaften an den belichteten, d.h. den photopolymerisierten Stellen verbleiben. In Übereinstimmung mit bei Lichtätzverfahren verwendeten und als Abdeckmittel ("photoresists") bezeichneten anderen lichtempfindlichen Substanzen kann das verbleibende Material später durch Verwendung geeigneter, als Ablöser ("strippers") bezeichneter Lösungsmittel entfernt werden.
Hier sei unterstrichen, daß lichtempfindliche Kunststoffe wie "Riston" von den üblichen Abdeckmitteln darin abweichen, daß sie in fester Form vorliegen und deshalb einen richtigen mechanischen Träger für ein an diesem Träger festhaftendes dünnes und schwaches mechanisches Teil wie beispielsweise Riehtleitungen bilden.
Erfindungsgemäß werden die Richtleitungen mit Hilfe des nachstehend beschriebenen Verfahrens hergestellt und auf Halbleiterchips aufgebracht.
Nach dem Entfernen des Polyäthylenfilms 12 wird der mit den "Mylar"-FiIm 13 bedeckte lichtempfindliche Film 10 auf die Unterseite eines Aluminiumbogens oder -Streifens ■it einer Dicke von beispielsweise 2Ou aufgebracht« Auf diese Veise erhält man den auf der rechten Seite von Fig. dargestellten Aufbau·
Auf die Oberseite der Aluminiumfolie wird mit Hilfe bekannter Einrichtungen ein lichtempfindlicher Anstrich 14, d.h. ein Abdeckmittel aufgebracht, so daß man den Aufbau nach Fig. 3 erhält. Dieses Abdeckmittel kann beispielsweise
-10-209820/0903
vom positiven Typ sein. Dann wird auf die zubereitete Folie eine photographische Maske 15» auf der durch lichtundurchlässige Bereiche das Schema 17 der Richtleitungen reproduziert ist, aufgelegt, worauf das Abdeckmittel 14 durch die Maske hindurch einer geeigneten Strahlungsquelle 16 (Fig. k) ausgesetzt wird. Danach wird das Abdeckmittel entwickelt und geätzt, so daß auf der Aluminiumfolie 11 eine Schutzschicht von gleicher Gestalt wie der der benötigten Richtleitungen zurückbleibt und das übrige Abdeckmittel entfernt wirda Bei einem nachfolgenden Verfahrensschritt wird die Aluminiumfolie chemisch geätzt, so daß das Aluminium aus dem durch das Abdeckmittel nicht geschützten Bereich entfernt wird. Auf diese Weise werden die Richtleitungen in ihrer genau richtigen Gestalt und in der erforderlichen wechselseitigen Lage aus der Aluminiumfolie geformt, wobei sie mit ihrer Unterseite an der "Riston&Schicht festhaften, die durch die vorerwähnten Arbeitsgänge nicht beeinträchtigt worden ist, da sie während der Belichtung durch die Aluminiumfolie vor der Strahlung geschützt ist. Beim Entwickeln und Ätzen des Abdeckmittels an der Oberseite ist sie sowohl auf der einen Seite durch die Aluminiumfolie als auch auf der anderen Seite durch den nMylarw-Film geschützt. Hier ist zu betonen, daß die zum Entwickeln des sich an der Oberseite befindenden Abdeckmittels benutzten Substanzen so ausgewählt werden können, daß sie auf das "Riston" keine Auswirkung haben, was auch für das zum Entfernen des Aluminiums in den nicht geschützten Bereichen benutzte Ätzmittel gilt. Der bei diesem Schritt des Verfahrens erzielte Aufbau ist in Fig. 5 dargestellt.
-11-
209820/0903
- li -
An dieser Stelle wird ein Bad aus einem "Ablöser"-Lösungsmittel benutzt, um die an der Oberseite der Riehtleitungen verbliebene Abdeckmittelsohicht zu entfernen. Das Bad muß ein "Riston11 nicht beeinträchtigendes selektives Bad beispielsweise Aceton sein, welches ein gewöhnlich zum Auflösen der brauchbaren Abdeckmittel benutzter Ablöser ist, der "Riston" nicht beeinträchtigt.
Danach wird nach zweckdienlichem aber nicht notwendigem Entfernen der wMylar!l-Schutzschicht von der Unterseite des "Ristons" diese Unterseite durch eine geeignete Maske hindurch einer Belichtung durch eine Strahlungsquelle und danach einem Entwicklungs- und Ätzverfahren unterworfen, um schliesslich eine Öffnung von zur Aufnahme des Chips passender Grosse und Gestalt zu erhalten, über der die Richtleitungen herausragen. Der bei diesem Verfahrensschritt erzielte Aufbau ist in Fig. 6 dargestellt. Die Richtleitungen sind gegeneinander elektrisch isoliert und werden durch einen "Riston"-Rahmen in ihrer richtigen wechselseitigen Lage gehalten, der dem Ganzen eine angemessene mechanische Starrheit verleiht.
Nunmehr kann in der Öffnung ein eine integrierte Schaltung tragendes Chip unter den Richtleitungen oder den Bedingungen entsprechend in einigen Fällen auch über ihnen angeordnet und so zentriert werden, daß die Innenenden der Richtleitungen genau über den an dem Chip vorhandenen entsprechenden Leitungsergänzungen zu liegen kommen.
•12-
209820/0903
Dann können sämtliche RiehtIeitungen mittels Ultraschalleinrichtungen mit den entsprechenden Leitungsergänzungen auf einmal verschwelest werden.
Da die miteinander zu verschweissenden Werkstücke beide aus Aluminium bestehen, ist das Ergebnis wie dem Fachmann bekannt,sowohl vom Gesichtspunkt der elektrischen Leitfähigkeit als von dem der mechanischen Festigkeit her gesehen, völlig zufriedenstellend.
Nach dem Verschweissen wird das Chip mit den an ihm befestigten Richtleitungen entweder durch Benutzung eines chemischen Lösungsmittels oder vorzugsweise durch mechanisches Stanzen mittels Verwendung einer Stanze, die die RiehtIeitungen auf die erforderliche Länge schneidet und sie den Erfordernissen entsprechend in eine senkrechte Ebene umbiegt, von dem "Riston"-Rahmen getrennt, um das Chip in geeigneten Behältern zu verpacken oder es mit einer mit elektrischen Strom wegen versehenen Keramikplatte zu verschweissen.
fc Demgemäss ist das beschriebene Verfahren sehr einfach und wirtschaftlich zweckdienlich zum Erhalten von Chips mit integrierter Schaltung, die AluminiumrichtIeitungen aufweisen. Ausserdem lassen sich weitere Vorteile herausstellen: Beispielsweise ermöglicht die Tatsache, daß die Richtleitungen elektrisch isoliert und durch das "Riston" trotzdem zueinander starr gehalten werden, die Durchführung von elektrischen Messungen, statischen und dynamischen Tests an dem Chip zum Überprüfen der Betriebscharakteristika der Schaltung und der Güte des Chips sowie der Schweißstellen ohne die Gefahr einer
-13-
209820/0903
215176S
Beschädigung der aus dem Chip und den Richtleitungen gebildeten mechanisch ziemlich robusten Einheit. Zum Verbessern ihrer Starrheit und Festigkeit kann, wie in Fig. 8 gezeigt, ein äusserer Aluminiumrahmen vorgesehen werden·
Nach dem Testvorgang können die verschiedenen Chips ausgewählt und der Verpackungseinrichtung unmittelbar zugeführt oder zur künftigen Verwendung auf Lager gelegt werden.
Das Verfahren eignet sich ausserdem zu einem kontinuierlichen Betrieb mit sämtlichen ihm naturgemass eigenen Vorteilen von Wirtschaftlichkeit, Wiederholbarkeit und Zuverlässigkeit.
Fig. 7 zeigt als Beispiel in schematischer Darstellung ein Verfahren zur Durchführung des beschriebenen Herstellungsvorgangs in kontinuierlicher Weise, das beweist, daß die Reihenfolge, in welcher die verschiedenen Verfahrenssobritte aufeinander folgen, von der Reihenfolge der Verfahrensschritte nach dem beschriebenen Herstellungsvorgang abweichen kann, ohne dadurch den Bereich der Erfindung zu verlassen«
Wie in Fig. 7 gezeigt, werden das Aluminiumband 51 und das nRistonn-Band 52 von den Zuführrollen 53 bzw. 5^ abgewickelt. Der Polyäthylenfilm 55 wird mit Hilfe der Rolle 56 von dem "Riston" entfernt, welches darauf mit Hilfe der Heizeinrichtung 57 erhitzt und mittels Druck über die Rollen 58 und 59 au* die Unterseite des
-Ik-
209820/0903
Aluminiumbandes aufgebracht wird.
Die Oberseite des Aluminiutnbandes wird bei seinem Durchgang zwischen den Rollen 60 und 61 gleichmässig mit Abdeckmittel bestrichen.
Das so zubereitete Aluminiumband wird schrittweise, d.h. in mit Ruhepausen abwechselnden raschen Vorlaufschritten durch die Belichtungsstation 63 hindurchbewegt. Die Belichtungsstation umfasst die in wechselseitiger Lage zueinander genau angeordnete obere Maske 6k und untere Maske 65 sowie die intermittierend betätigten Strahlungsquellen 66 und 67, Nach seinem Belichten läuft das Band in einen Entwicklungstank 68 für das Abdeckmittel, einen Ätztank 69 für Aluminium und in einen Ablösetank 70 hinein.
Nachdem später der "Mylar"-Pilm 71 entfernt worden ist, laufen das bereits geätzte Aluminiuraband und der belichtete "Riston"-FiIm in einen Entwicklungstank 72 für "Riston" hinein. Bei diesem Verfahrensschritt zeigt das Band den in Fig. 8 dargestellten Aufbau:Das durchgehende Aluminiuraband weist Hauptöffnungen 80 auf, in deren Inneren die von dem "Riston"-Film gehalten-en Richtleitungen angeordnet sind. Der "Ristonn-Film weist erheblich kleinere Öffnungen 82 als die Öffnungen 80 des Alurainiumbandes auf, wobei ein passender Teil der Richtleitungen freitragend über diese Öffnungen ragt. Erforderlichenfalls können sowohl in dem Aluminum als auch in dem "Riston"-Film Bezugs- bzw. EinsteHoffnungen 83 vorgesehen werden. Darm bewegt sich das Band in eine Einste11- und Schweißetation 73 hinein, in welcher die Chips rait integrierter Sehaltung in ihrer richtigen Lage mit den Richtleitungen (Fig. 7) verschweisst werden,*
-15-
208320/0903
Im Anschluss an die Schweißstation 73 kann das Band in eine Prüfstation lh hineinlaufen, in welcher die Chips und die Richtleitungen einer Prüfung unterzogen werden.
Als Ergebnis der Prüfungen können die Chips entweder abgenommen oder als Ausschuß verworfen werden. Die verworfenen Chips können in einer Auslesestation 75 durch Ausstanzen ausgeschieden werden.
Das die abgenommen Chips tragende durchgehende Band kann dann den Erfordernissen entsprechend zu einer Verpackungsstation, einer Lagerungseinrichtung oder einem Montageband weiterlaufen.
Patentansprüche
MB/MM - 22 775
-16-
209820/0903

Claims (1)

  1. Patentansprüche
    erfahren zum Erzielen von Richtleitungsanschlüssen für integrierte Schaltungen, dadurch gekennzeichnet, daß auf eine erste Fläche einer Metallfolie (11) ein lichtempfindlicher Kunststoffilm (iO), auf die gegenüber- ^ liegende Fläche der Metallfolie eine Schicht aus Abdeck
    mittel (14) aufgebracht, daß das Abdeckmittel durch eine geeignete Maske (15) hindurch einer Strahlungsquelle (16) ausgesetzt und zum Erzielen von geschützten Bereichen (17) der Metallfolie (ll), die das Schema der Riehtleitungsanschlüsse (6) wiedergeben, entwickelt, daß die Metallfolie, zum Entfernen ihrer ungeschützten Bereiche chemisch geätzt, und daß der lichtempfindliche Kunststoffilm (lO) durch eine geeignete Maske hindurch einer Strahlungsquelle ausgesetzt und dann entwickelt wird, um in ihm eine mit den Richtleitungsanschlüssen übereinstimmende Öffnung (82) zu erhalten.
    Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das mit einer integrierten Schaltung versehene Halbleiterchip (i) in der in dem lichtempfindlichen Kunststoffilm (lO) in Übereinstimmung mit den Richtleitungsanschlüssen (6) vorhandenen Öffnung (82) angeordnet wird,und daß die Richtleitungsanschlüsse mit passenden Stellen (5 bzw. 4) der an dem Halbleiterchip vorgesehenen integrierten Schaltung gleichzeitig verschweisst werden.
    -17-
    209820/0903
    3· Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Unversehr&eit der Schweißstellen und die Betriebsgüte der integrierten Schaltung elektrisch geprüft werden.
    k. Kontinuierliches Verfahren zum Erzielen von Iiichtleitungsanschlüssen für eine Vielzahl von integrierten Schaltungen, dadurch gekennzeichnet, daß auf eine erste Fläche eines Metallbandes (51) ein lichtempfindlicher Kunststoffilm (52) aufgebracht, auf die gegenüberliegende Fläche des Metallbandes eine Schicht aus Deckmittel (62) aufgebracht, das so zubereitete Band einer Belichtungsstation (63) zugeführt,das Deckmittel (62) an dieser Station durch eine passende Maske (64) hindurch einer geeigneten Strahlungsquelle (66) ausgesetzt,der lichtempfindliche Kunststoffilm (52) durch eine passende Maske (65) hindurch einer geeigneten Strahlungsquelle (67) ausgesetzt, das belichtete Band einem Entwicklungstank (68) für das Deckmittel (62) zugeführt und das Deckmittel zum Erzielen von das Schema der Richtleitungsanschlusse (6) wiedergebenden geschützten Bereichen entwickelt, das Band zum Beseitigen der ungeschützten Teile von dem Metallband geätzt, das Band einem Entwicklungstank (72) für den lichtempfindlichen Kunststoffilm (52) zugeführt und der Kunststoifilm zum Erzielen von mit den Richtleitungsanschlüssen übereinstimmenden passenden Öffnungen (82) entwickelt, das Band einer Schweißstation (73) für Halbleiterchips mit integrierter Schaltung zugeführt und die Richtleitungsanschlusse mit den Halbleiterchips mit integrierter Schaltung verschweisst werden, worauf
    -18-
    209820/0903
    das Band einer Prüfstation (74) zum Prüfen der integrierten Schaltungen zugeführt und diese geprüft werden und schliesslich das Band einer Auslesestation (75) für integrierte Schaltungen zugeführt und die Schaltungen ausgelesen werden.
    MB/MM - 22 775
    209820/0903
DE2151765A 1970-11-05 1971-10-14 Verfahren zum Kontaktieren von integrierten Schaltungen mit Beam-Lead-Anschlüssen Expired DE2151765C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT3133370 1970-11-05
IT3182870 1970-11-17

Publications (2)

Publication Number Publication Date
DE2151765A1 true DE2151765A1 (de) 1972-05-10
DE2151765C2 DE2151765C2 (de) 1983-06-16

Family

ID=26328921

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2151765A Expired DE2151765C2 (de) 1970-11-05 1971-10-14 Verfahren zum Kontaktieren von integrierten Schaltungen mit Beam-Lead-Anschlüssen
DE2152081A Expired DE2152081C2 (de) 1970-11-05 1971-10-15 Verfahren zum Anbringen von Chips mit integrierter Schaltung auf einem isolierenden Träger

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE2152081A Expired DE2152081C2 (de) 1970-11-05 1971-10-15 Verfahren zum Anbringen von Chips mit integrierter Schaltung auf einem isolierenden Träger

Country Status (5)

Country Link
US (2) US3785044A (de)
DE (2) DE2151765C2 (de)
FR (2) FR2112466B1 (de)
GB (2) GB1372592A (de)
NL (1) NL7114747A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2853328A1 (de) * 1977-12-13 1979-06-21 Philips Nv Halbleiteranordnung
DE3234744A1 (de) * 1982-09-20 1984-03-22 Siemens AG, 1000 Berlin und 8000 München Verfahren und vorrichtung zum verarbeiten von einzelnen integrierten schaltkreisen zu filmmontierten integrierten schaltkreisen (mikropacks)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4048438A (en) * 1974-10-23 1977-09-13 Amp Incorporated Conductor patterned substrate providing stress release during direct attachment of integrated circuit chips
US3960561A (en) * 1975-04-10 1976-06-01 International Business Machines Corporation Method for making electrical lead frame devices
US3984620A (en) * 1975-06-04 1976-10-05 Raytheon Company Integrated circuit chip test and assembly package
US4189825A (en) * 1975-06-04 1980-02-26 Raytheon Company Integrated test and assembly device
US4064552A (en) * 1976-02-03 1977-12-20 Angelucci Thomas L Multilayer flexible printed circuit tape
US4312117A (en) * 1977-09-01 1982-01-26 Raytheon Company Integrated test and assembly device
US4209355A (en) * 1978-07-26 1980-06-24 National Semiconductor Corporation Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices
US4247623A (en) * 1979-06-18 1981-01-27 Eastman Kodak Company Blank beam leads for IC chip bonding
US4342151A (en) * 1979-06-18 1982-08-03 Eastman Kodak Company Blank and process for the formation of beam leads for IC chip bonding
DE3019207A1 (de) * 1980-05-20 1981-11-26 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-chip
EP0078606A3 (de) * 1981-11-02 1985-04-24 Texas Instruments Incorporated Halbleiterzusammenbau mit Drahtträger
FR2548857B1 (fr) * 1983-07-04 1987-11-27 Cortaillod Cables Sa Procede de fabrication en continu d'une carte imprimee
US4627151A (en) * 1984-03-22 1986-12-09 Thomson Components-Mostek Corporation Automatic assembly of integrated circuits
FR2601502B1 (fr) * 1986-07-09 1989-04-28 Em Microelectronic Marin Sa Dispositif electronique semi-conducteur comportant un element metallique de refroidissement
EP0260490A1 (de) * 1986-08-27 1988-03-23 Kabushiki Kaisha Toshiba Verbindungsschicht für ein elektronisches Bauelement und Verfahren zum Verbinden eines elektronischen Bauelementes mit einer solchen Schicht
FR2614134B1 (fr) * 1987-04-17 1990-01-26 Cimsa Sintra Procede de connexion d'un composant electronique pour son test et son montage, et dispositif de mise en oeuvre de ce procede
US5156996A (en) * 1991-04-12 1992-10-20 Itt Corporation Method for forming gold ribbon connectors for microwave integrated circuits
SE470501B (sv) * 1992-10-07 1994-06-06 Ericsson Telefon Ab L M Förfarande vid montering på ett substrat av en TAB-krets, varvid TAB-strukturens anslutningar utgörs av ett elektriskt ledande anslutningsmönster som framställts på en filmremsa och vilket är anslutet till TAB-strukturens halvledarkretsbricka
US6581278B2 (en) * 2001-01-16 2003-06-24 St Assembly Test Service Ltd. Process and support carrier for flexible substrates
KR100654338B1 (ko) * 2003-10-04 2006-12-07 삼성전자주식회사 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP4160069B2 (ja) * 2005-09-28 2008-10-01 富士通株式会社 反射器を備えた光通信デバイスおよび光通信デバイスへの反射器の形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2981877A (en) * 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure
US3390308A (en) * 1966-03-31 1968-06-25 Itt Multiple chip integrated circuit assembly
GB1162184A (en) * 1966-03-09 1969-08-20 Ibm Improvements in and relating to Connections to Solid State Devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271625A (en) * 1962-08-01 1966-09-06 Signetics Corp Electronic package assembly
US3195026A (en) * 1962-09-21 1965-07-13 Westinghouse Electric Corp Hermetically enclosed semiconductor device
US3374537A (en) * 1965-03-22 1968-03-26 Philco Ford Corp Method of connecting leads to a semiconductive device
US3440027A (en) * 1966-06-22 1969-04-22 Frances Hugle Automated packaging of semiconductors
US3544857A (en) * 1966-08-16 1970-12-01 Signetics Corp Integrated circuit assembly with lead structure and method
DE1614575A1 (de) * 1966-08-16 1970-05-27 Signetics Corp Aufbau einer integrierten Schaltung und Verfahren zum Herstellen dieses Aufbaues
US3641661A (en) * 1968-06-25 1972-02-15 Texas Instruments Inc Method of fabricating integrated circuit arrays

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2981877A (en) * 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure
GB1162184A (en) * 1966-03-09 1969-08-20 Ibm Improvements in and relating to Connections to Solid State Devices
US3390308A (en) * 1966-03-31 1968-06-25 Itt Multiple chip integrated circuit assembly

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Solid State Technology, Bd. 13, Nr. 8 (August 1970), S. 62-66 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2853328A1 (de) * 1977-12-13 1979-06-21 Philips Nv Halbleiteranordnung
DE3234744A1 (de) * 1982-09-20 1984-03-22 Siemens AG, 1000 Berlin und 8000 München Verfahren und vorrichtung zum verarbeiten von einzelnen integrierten schaltkreisen zu filmmontierten integrierten schaltkreisen (mikropacks)

Also Published As

Publication number Publication date
NL7114747A (de) 1972-05-09
GB1373008A (en) 1974-11-06
FR2112466A1 (de) 1972-06-16
GB1372592A (en) 1974-10-30
US3795043A (en) 1974-03-05
FR2112466B1 (de) 1975-07-18
DE2152081C2 (de) 1982-04-29
US3785044A (en) 1974-01-15
DE2151765C2 (de) 1983-06-16
FR2114810A5 (de) 1972-06-30
DE2152081A1 (de) 1972-05-18

Similar Documents

Publication Publication Date Title
DE2151765A1 (de) Verfahren zum Erzielen von Richtleitungsanschluessen fuer integrierte Schaltungen
DE2926200C2 (de)
DE2414297C3 (de) Verfahren zur teilautomatischen Herstellung von Zwischenträgern für Halbleiterbauelemente
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE3336606A1 (de) Verfahren zur mikropackherstellung
DE3125518A1 (de) "duenne verdrahtungsanordnung"
DE102006062855B4 (de) Halbleitervorrichtung mit dielektrischer Trennung und Herstellungsverfahren derselben
DE1564491B2 (de) Integriertes halbleiterbauelement und verfahren zu seiner herstellung
DE19957111A1 (de) Halbleitervorrichtung mit flacher Schutzklebstoffolie und Herstellungsverfahren dafür
DE4019848A1 (de) Halbleitereinrichtung mit einer eine pufferschicht aufweisenden anschlussflaeche
DE102005036996A1 (de) Halbleitervorrichtung
DE1258940B (de) Verfahren zur Herstellung gedruckter Schaltungen
DE112006001506T5 (de) Platinenstruktur und Verfahren zu ihrer Herstellung
DE4403916A1 (de) Verfahren zur Herstellung einer Halbleiterchip-Kontaktstelle
EP0999583B1 (de) Stabilisierung eines Substrats mittels Trägerelement
DE2333449A1 (de) Verfahren zur herstellung eines halbleitermoduls
DE4203114A1 (de) Bandtraeger fuer halbleitergeraete und verfahren zur herstellung desselben
DE2363833A1 (de) Verfahren und vorrichtung fuer den zusammenbau von halbleiterelementen
DE2926336A1 (de) Schaltungstraegerplatte und verfahren zu ihrer herstellung
DE2719902A1 (de) Verfahren zum entfernen isolierter materialbereiche von einer unterlage
DE2554968A1 (de) Verfahren zur herstellung elektrischer leiterrahmen
DE10064629B4 (de) Verfahren zum Verbinden von Leiterplatten
EP0298200A2 (de) Vorrichtung und Verfahren zum Trennen von aneinander haftendem oder anliegendem Folienmaterial
DE19628264A1 (de) Verfahren zum Bilden eines Leitermusters und Verfahren zum Herstellen einer Leiterplatte
DE2727641A1 (de) Verbindungskabel sowie verfahren zu seiner herstellung

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee