DE2154106A1

DE2154106A1 - Arbeitsspeicherwerk

Info

Publication number: DE2154106A1
Application number: DE19712154106
Authority: DE
Inventors: Gregory Michael Princeton N.J. Hunter (V.StA.)
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1970-10-29
Filing date: 1971-10-29
Publication date: 1972-05-04
Also published as: US3699533A; NL7114857A; GB1360401A; CA948787A; JPS5040970B1; DE2154106B2; FR2131247A5; DE2154106C3

Description

Arbeitsspeicherwerk

Die vorliegende Erfindung betrifft ein Arbeitsspeicherwerk zum Verkehr mit einem Adressenregister für Gruppenbits und Markierungsbits, sowie einem Hauptspeicher, der Informationsblockspeicherplätze enthält, die durch die Gruppenbits in Kombi-

j nation mit den Markierungsbits adressierbar sind, mit mindestens !einem Pufferspeicher, dessen Speicherplätze jeweils durch die Gruppenbits adressierbar sind und einen Informationsblock, dem ,die Markierungsbits zugeordnet sind, zu speichern vermögen, und mit einer Anordnung, die unter Verwendung der Inhalte des Adressenregisters einen adressierten Informationsblock vom Hauptspeicher und die entsprechenden Markierungsbits vom Adressenregister in einen Pufferspeicherplatz zu übertragen gestattet, der durch die Gruppenbits im Adressenregister bestimmt ist.

Bei Datenverarbeitungsanlagen (DVA) oder Computern arbeitet die Verarbeitungseinheit mit einer wesentlich höheren Geschwindigkeit als sie mit einem Speicherwerk der für die DVA erforderlichen Größe erreicht werden kann. Der Verarbeitungseinheit ist daher im allgemeinen eine Hierarchi^ron Speichern zugeordnet, die einen kleinen schnellen Puffer- oder Arbeitsspeicher, einen verhältnismäßig langsam arbeitenden, großen Hauptspeicher und eine Anordnung zum übertragen von Information zwischen dem langsamen großen Speicher und dem schnellen Speicher enthält. Für die Arbeltsgeschwindigkeit der DVA als Ganzes ist es sehr wesentlich, daß die Wahrscheinlichkeit des Vorhandenseins der jeweils benötigten Information im kleinen, schnellen Speicher groß ist.

209819/1008

Um dies zu erreichen sind bereits viele Informations-übertragungsschemata in Betracht gezogen worden.

Bei einer bekannten DVA kann z.B. die Verarbeitungseinheit ι sowohl einen großen, langsamen Speicher als auch mindestens einen kleinen, schnellen Pufferspeicher direkt adressieren. Bei der bekannten DVA sind zwei solcher Pufferspeicher oder Speicherbänke vorhanden. Die Adressen des großen Speichers sind in Gruppen unterteilt und jede Pufferspeicherbank hat ebenso viele ! Speicherplätze wie Gruppen vorhanden sind. Die beiden Pufferspeicherbänke können daher also zwei verschiedene Informationsblöcke, die zur gleichen Gruppe gehören, enthalten. Ein solches System ist einem System mit einem einzigen Hauptspeicher und einem System mit einem einzigen Hauptspeicher und einem einzigen Pufferspeicher, der doppelt so groß ist wie jeder der erwähnten Speicherbänke, überlegen, da die Wahrscheinlichkeit, daß sich ein benötigter Informationsblock in einer der beiden Pufferspeicherbänke befindet, wegen der so hastigen Natur des Speicherzugriffs bei der Durchführung eines Programmes größer ist als die Wahrscheinlichkeit, daß sich der benötigte Informationsblock in dem einzigen Pufferspeicher befindet, trotzdem dessen ■Blockkapazität gleich der der beiden Pufferspeicherbänke ist.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die Wahrscheinlichkeit weiter zu erhöhen, daß sich ein benötigter Informationsblock, oder ein benötigtes Informationswort in einem Pufferspeicher des Arbeitsspeicherwerks befindet.

Gemäß der Erfindung wird diese Aufgabe durch ein Arbeitsspeicherwerk der eingangs genannten Art gelöst, das gekennzeichnet ist durch einen weiteren Speicher, der Plätze zum Speichern von Informationsblöcken sowie der zugeordneten Gruppen- und Markierungsbits enthält, und durch eine Anordnung zum übertragen eines Informationsblocks und der zugehörigen Markierungsbits von einem Pufferspeicherplatz zusammen mit den Gruppenbits vom Adressenregister in einen Platz in dem weiteren Speicher.

Die Erfindung kann bei einer DVA Anwendung finden, die einen Hauptspeicher, mindestens einen Pufferspeicher, ein Adressen-

209819/1008

register und eine Vorrichtung enthält, die es unter Verwendung der Inhalte des Adressenregisters gestattet, einen adressierten Informationsblock vom Hauptspeicher und Markierungsbits vom Adressenregister in einen Pufferspeicherplatz zu übertragen, der durch die Gruppenbits vom Adressenregister bestimmt ist. Gemäß einer bevorzugten Ausführungsform der Erfindung ist ein Hilfsspeicher vorgesehen, der ein inhaltsadressierter Speicher sein und eine im Vergleich zum Pufferspeicher relativ kleine Speicherkapazität haben kann. Dieser Hiüfespeicher hat Speicherplätze, die jeweils Informationsblöcke sowie die diesen zugeordneten Gruppenbits und Markierungsbits zu speichern vermögen; außerdem ist eine Anordnung vorgesehen, um einen Informationsblock mit den zugeordneten Markierungsbits von einem Pufferspeicherplatz und die Gruppenbits vom Adressenregister in einen Platz des Hilfsspeichers zu übertragen.

Bei dem Arbeitsspeicherwerk gemäß der Erfindung ist die Wahrscheinlichkeit, daß ein benötigtes Informationswort dem Pufferspeicher oder dem inhaltsadressierten HilfsSpeicher sofort zur Verfügung steht, wesentlich größer als bei den oben erwähnten ■ bekannten Speicherwerken. !

Der Erfindungsgedanke wird im folgenden anhand von Ausführungsbeispielen in Verbindung mit der Zeichnung näher erläutert, es zeigen:

Fig. l ein Blockschaltbild eines Teiles einer DVA mit einem Arbeitsspeicherwerk gemäß einem Ausführungsbeispiel der Erfindung, und ,

Fig. 2 eine Speicheradressentabelle, auf die bei der Erläuterung der Arbeitsweise der DVA gemäß Fig. 1 Bezug genommen wird. _;

Der in Fig. 1 dargestellte Teil der DVA enthält ein Adressen-* register AR mit Speicherplätzen für Adressenbits, die Gruppenbits SET mit den niedrigen Stellenwerten 2 und 2 sowie Markierungs-

2 5 bits TAG mit den höheren Stellenwerten 2 bis 2 enthalten. Die Inhalte der SET- und TAG-Teile des Adressenregisters dienen zur Adressierung eines gewünschten Speicherplatzes in einem Hauptspeicher M. Jeder Speicherplatz des Hauptspeichers M enthält

209819/1008

S41

einen Block Information. Jeder Informationsblock enthält mehrere Informationswörter und jedes Wort enthält mehrere Informationsbytes. Bei dem zu beschreibenden System werden die Inhalte der SET- und TAG-Teile des Adressenregisters AR verwendet. In der Praxis sind bei einer DVA noch zusätzliche, nicht dargestellte Einrichtungen vorhanden, die es gestatten, Wörter und Bytes des durch die Inhalte der SET- und TAG-Teile des Adressenregisters mit Hilfe der Inhalte der Wort- und Byte-Teile dieses Registers zuzugreifen.

Der Hauptspeicher M enthält einen Adressendecodierer D , dem '■ die Inhalte der SET- und TAG-Teile des Adressenregisters zugeführt 'werden um einen Zugriff zu einem der Informationsblockspeicheriplatze im Hauptspeicher oder ein Lesen des betreffenden Platzes j zu bewirken.

j Bei dem zur Erläuterung vereinfachten Ausführungsbei.spiel I der Erfindung soll der Hauptspeicher M Speicherplätze für 64

!Informationsblöcke enthalten. In der Praxis kann der Hauptspeicher M beispielsweise Speicherplätze für 32 000 Informationsblöcke enthalten.

Das System enthält ferner zwei Pufferspeicherbänke B und B mit jeweils Speicherplätzen I für vier Informationsblöcke. In Wirklichkeit kann jede Bank bei einer DVA zum Beispiel Speicherplätze für 128 Informationsblöcke enthalten. Jeder Speicherplatz in einer Pufferspeicherbank enthält außerdem Speicherplätze T für die Markierungsbits, die dem betreffenden Informationsblock zugeordnet sind. Der Inhalt des SET-Teiles des Adressenregisters AR wird einem Decodierer D zugeführt, der zur Wahl des entsprechenden Speicherplatzes der vier Speicherplätze in der Pufferspeicherbank B dient. Gleichzeitig wird einer der vier Speicherplätze in der Pufferspeicherbank B durch einen entsprechenden Adressendecodierer D gewählt.

Die Pufferspeicherbänke B und B sind mit entsprechenden

χ y

Vergleichseinrichtungen C„ und C versehen. Die Vergleichsein-

i y

ι richtungen erhalten den Inhalt des TAG-Teiles des Adressenregisters und alle in der zugehörigen Pufferspeicherbank gespei-

209819/1008

215410§

cherten Markierungsbits. Die Vergleichseinrichtung liefert jeweils ein "Vorhanden"-Ausgangssignal ρ_χ bzw. ρ wenn die Markierungsbits TAG vom Adressenregister AR mit den Markierungs-I bits in einer der zugehörigen Speicherbänke übereinstimmen. Das Vorhanden-Signal p„ dient zum Auftasten einer Torschaltung 10,

Ji

die die Inhalte des adressierten Informationsblockplatzes in der Pufferspeicherbank B durch ein Oder-Glied 12 an eine nicht

Ji

dargestellte Verarbeitungseinheit der DVA überträgt. In ent-' sprechender Weise tastet das Vorhanden-Signal ρ eine Torschaltung 14 auf um die Inhalte des adressierten Informationsblockspeicherplatzes von der Pufferspeicherbank B über das Oder-Glied 12 zur Verarbeitungseinheit zu übertragen. Wenn keine Übereinstimmung festgestellt wird, liefern die Vergleichseinrichtungen C und C Nichtvorhanden-Ausgangssignale ic bzw. y. χ y

Alle hier erwähnten Torschaltungen und Verknüpfungsglieder (mit Ausnahme des Verknüpfungsgliedes 20) sind Vielfacheinheiten, so daß die erforderliche Anzahl von Bits parallel übertragen ! werden kann.

Das Speicherwerk enthält ferner einen inhaltsadressierbaren Hilfsspeicher Z, der mit drei Speicherplätzen I für drei Informationsblöcke sowie mit Plätzen S und T für die Gruppen- und Markierungsbits, die die Adressen der entsprechenden Informationsblöcke bilden, dargestellt ist. Bei einer praktischen DVA kann der inhaltsadressierbare Speicher z.B. Speicherplätze für 16 Informationswörter enthalten. Der inhaltsadressierbare Speicher Z enthält bei dem dargestellten Beispiel eine Vergleichseinrichtung C„, der die Inhalte der SET- und TAG-Teile des Adressenregisters AR und alle Gruppen- und Markierungsbits SET bzw. TAG, die im Hilfsspeicher Z gespeichert sind, züge- j führt werden. Die Vergleichseinrichtung C₂ liefert ein Vorhandene Signal p_z, wenn die Gruppen- und Markierungsbits vom Adressen- ', register mit den Gruppen- und Markierungsbits in einem der Speicherplätze im Hilfsspeicher Z übereinstimmen, während sie ein Nichtvorhanden-Signal ζ erzeugt, wenn keine Übereinstimmung festgestellt wird. Das Vorhanden-Signal p„ bewirkt die übertragung des identifizierten Informationsblockes vom Hilfsspeicher Z '

209819/1008

durch ein Und-Glied 16 sowie ein Oder-Glied 12 zur nicht dargestellten Verarbeitungseinheit.

, Die bisher erwähnten Elemente der DVA gemäß Fig. 1 dienen

!zur Feststellung ob sich in der Pufferspeicherbank B , der iPufferspeicherbank B oder den inhaltsadressierbaren Hilfsspei-

eher Z ein Informationsblock mit einer durch den Inhalt des Adressenregisters AR spezifizierten Adresse befindet. Die beschriebenen Elemente umfassen außerdem eine Anordnung zum über- ;tragen eines ermittelten Informationsblockes zur Verarbeitungs-I einheit der DVA. Im folgenden wird nun die Anordnung zum überi tragen von Informationsblöcken vom Hauptspeicher M in die !Pufferspeicher Β_χ, B uid Z beschrieben:

Die Nichtvorhanden-Signale x, y und ζ von den Vergleichsleinrichtungen C_x, C bzw. C₂ werden einem Und-Glied 20 zugeführt, Das Und-Glied 20 liefert dementsprechend ein Ausgangssignal x*yz, wenn die Gruppen- und Markierungsbits im Adressenregister !ar einen Informationsblock bezeichnen, der in keinem der Pufferspeicher B , B und Z vorhanden ist. Das Ausgangssignal des Undx y

Gliedes 20 wird einer Wählschaltungsbank 22 zugeführt, die eines von zwei Ausgangssignalen χ oder y für die Pufferspeicherbank B bzw. B liefert (die Signale χ und y sind keine Komplemente der Signale χ und y).

Das Signal χ dient zum Auftasten von Torschaltungen 24 und 26, die zur übertragung der Markierungsbits TAG vom Adressenregister AR und eines Informationsblockes vom Hauptspeicher M in die Pufferspeicherbank B dienen. Das Signal χ dient ferner !zum Auf tasten von Torschaltungen 28 und 30, die zum übertragen ider Markierungsbits TAG sowie des entsprechenden Informationsblockes von der Pufferspeicherbank B in den inhaltsadressierten '■ Hilfsspeicher Z dienen. Bei dieser Übertragung ist es außerdem notwendig, daß die Torschaltungen 28 und 30 durch das Signal x*y»z vom Und-Glied 20 freigegeben werden. Das Signal x«yz tastet außerdem eine Torschaltung 32 auf, die zur übertragung von Gruppenbits SET vom Register AR in den inhaltsadressierten Hilfsspeicher Z dient. Für die Pufferspeicherbank B werden

209819/1008

Torschaltungen 34 und 36 durch das Signal y aufgetastet, um die Markierungsbits TAG vom Adressenregister AR und einen entsprechenden Informationsblock vom Hauptspeicher M zur Pufferspeicher-I bank B_y zu tibertragen. Zur übertragung der Markierungsbits TAG und eines entsprechenden Informationsblockes von der Pufferspeicherbank B in den Hilfsspeicher Z dienen Torschaltungen und 40, die durch das Signal y und das Signal x«y»z aufgetastet werden. Die übertragung der Markierungsbits in den Hilfsspeicher Z geht über ein Oder-Glied 42 während die übertragung der Informationsblöcke in den Hilfsspeicher Z über ein Oder-Glied 44 verläuft.

Die Adresse im Register AR kann in den Adressendecodierer D des Hauptspeichers M über eine Torschaltung 50 übertragen
werden, die durch das Signal x»yz auf getastet wird.

Die Pufferspeicherbänke B und B„ sind in bekannter Weise

χ y

so aufgebaut, daß beim Einspeichern von Markierungsbits und
einem Informationsblock in einen Bereich besetzten Speicherplatz, die alte Information herausgelesen und in den inhaltsadressierbaren Hilfsspeicher Z übertragen wird. Die Markierungsbits und der Informationsblock werden aus demjenigen der beiden Speicherplätze verdrängt, der zuerst gefüllt worden war, man
arbeitet also nach dem Schema "zuerst hinein - zuerst heraus". Selbstverständlich kann man die Markierungsbits und den Informationsblock auch aus dempnigen der beiden Speicherplätze verdrängen, der von der Verarbeitungseinheit zuletzt oder während der unmittelbar vorausgehenden Zeitspanne seltener zugegriffen worden war.

Der inhaltsadressierbare Hilfsspeicher Z ist in bekannter Weise so aufgebaut, daß, wenn er voll ist und ihm Gruppenbits, Markierungsbits und ein Informationsblock zugeführt werden,
diese in einem vorher besetzten Speicherplatz gespeichert werden, während die dadurch verdrängte Information in einen durch die Gruppen- und Markierungsbits bezeichneten Speicherplatz
des Hauptspeichers M rückgespeichert werden. Die Gruppenbits,
Markierungsbits und der Informationsblock werden von demjenigen der drei Speicherplätze verdrängt, der von der Verarbeitungs-

209819/1008

— β —

;einheit am längsten nicht mehr zugegriffen worden war. Es ist 'selbstverständlich aber auch möglich, die Gruppenbits, Markierungsbits und den Informationsblock von dem am frühesten besetzten Speicherplatz zu verdrängen oder aus demjenigen Speicherplatz, !zu dem während einer unmittelbar vorangehenden Zeitspanne am seltensten ein Zugriff erfolgte.

Die Wählschaltungsbank 22 bestimmt, welche der beiden Pufferspeicherbänke B„ und B in einem vorgegebenen Zeitpunkt

i y

ι für die Speicherung eines Informationsblockes verwendet wird.

i Die Wählschaltungsbank 22 kann z.B. einfach mit der Verwendung lder Pufferspeicherbänke B und B abwechseln. Bessere Ergebnisse

^x y

fe ,werden jedoch erhalten, wenn das Schaltwerk etwas raffinierter i aufgebaut ist und ihre Entscheidungen von den gespeicherten vorangegangenen Entscheidungen abhängig macht. Insbesondere sollte die Wählschaltungsbank 22 die Pufferspeicherbank B wählen, wenn die letzte Verwendung desselben Speicherplatzes in der Bank B ierfolgt war und umgekehrt. Auf diese Weise wird gewährleistet, daß nacheinander zugegriffene Informationsblöcke, die zur gleichen Gruppe gehören,(»as durch die Gruppenbits im Adressenregister AR bestimmt wird) beide in einer entsprechenden Pufferregisterbankjder Pufferregisterbänke Β_χ und B gespeichert werden. Ein solcher Betrieb der Wählschaltungsbank 22 kann als "zuerst hinein, zuerst heraus" bezeichnet werden, da, wenn ein dritter Informationsblock, der zur selben Gruppe gehört, einer der

P Pufferepeicherbänke zugeführt wird, der erste Informationsblock,' der den Pufferspeicherbänken zugeführt worden war, verdrängt wird. Man kann selbstverständlich auch eine Wählschaltungsbank anderer Organisation verwenden.

Bei dem dargestellten Ausführungsbeispiel haben die Pufferspeicherbänke B und B„getrennte Decodierer D und D , selbstx y xy

verständlich kann man auch einen einzigen Decodierer für beide Pufferspeicherbänke verwenden. Die Markierungsbits TAG brauchen nicht wie bei dem dargestellten Ausführungsbeispiel in den gleichen Speichern gespeichert zu werden wie die Informationsblöcke, die Speicherung kann vielmehr auch in getrennten Speichern mit eigenem Decodierer erfolgen.

209819/1008

Das beschriebene Speicherwerk enthält eine Anordnung, die auf eine dem Adressenregister AR zugeführte Adresse anspricht und ein Informationswort oder einen Informationsblock durch das !Oder-Glied zur Verarbeitungseinheit der DVA überträgt. Selbstverständlich wird das Speicherwerk in der Praxis auch eine entsprechende Einrichtung zur übertragung eines Informationswortes oder -blockes von der Verarbeitungseinheit zum Speicherwerk enthalten.

i Es soll nun die Arbeitsweise des anhand von Fig. 1 beschriebenen Speicherwerkes erläutert werden. Dabei sei angenommen, daß anfangs der Hauptspeicher M Informationsblöcke in seinen 64 ■ Speicherplätzen enthält während die Pufferspeicher B , B,. und Z

χ y

leer sind. Wenn in das Adressenregister AR die erste Adresse von der Verarbeitungseinheit der DVA zugeführt wird, gelangen die Markierungsbits im Teil TAG des Registers über Leitungen 55 und

56 zu den Vergleichseinrichtungen C und C der Pufferspeicheret y

bänke B und B . Da diese Pufferspeicherbänke keine Markierungsx y

bits enthalten, liefern die Vergleichseinrichtungen die Nicht- _: vorhanden-Signale χ und y. Gleichzeitig werden sowohl die Gruppen-bits SET als auch die Markierungsbits TAG, die im Register AR gespeichert sind, über eine Leitung 57 der Vergleichseinrichtung C₂ des inhaltsadressierbaren Speichers Z zugeführt. Da auch der Speicher Z keine Markierungsbits enthält, liefert die Vergleichseinrichtung C das Nichtvorhanden-Signal z.

Die drei Nichtvorhanden-Signale bewirken, daß das Und-Glied 20 das Ausgangssignal x*y«z erzeugt, das die Torschaltung 50 auftastet, durch die die Gruppen- und Markierungsbits auf der Leitung 57 zum Adressendecodierer D_m des Hauptspeichers M gelangen. Der auf diese Weise im Hauptspeicher M adressierte Informationsblock wird über eine Leitung 60 und das Oder-Glied 12 der Verarbeitungseinrichtung zugeführt. Gleichzeitig gelangt der Informationsblock über die Leitungen 61 zu den Torschaltungen 26 und 36 der Pufferspeicherbänke B und B_v. Es sei angenommen, daß

χ y

die Wählschaltungsbank 22 als Antwort auf die Nichtvorhanden-Signale ein Signal χ erzeugt hat, das die Torschaltung 26 öffnet

209819/1008

um den Informationsblock vom Speicher M durchzulassen und die Torschaltung 24 öffnet um die Markierungsbits vom Adressenregister AR durchzulassen. Die Gruppenbits vom Adressenregister AR werden vom Decodierer D decodiert um ein der vier Speicherplatze in der Pufferspeicherbank B für die Einspeicherung des Informationsblockes und der zugehörigen Markierungsbits zu adressieren. Dabei sei angenommen, daß die Gruppenbits den zweiten Speicherplatz mit der Adresse 01 angeben.

Die nächste Adresse, die dem Adressenregister AR zugeführt wird, kann die Adresse irgendeines der 64 Plätze im Hauptspeicher M sein. Es ist wahrscheinlich, daß die nächste Adresse die eines j Platzes ist, der zu einer der anderen drei Gruppen 00, 10 oder gehört. Wenn dies der Fall ist, wiederholt sich der oben beschrie-Ibene Vorgang und ein Informationsblock wird vom Hauptspeicher M ι
in die Verarbeitungseinheit übertragen sowie zusammen mit den zugehörigen Markierungsbits an einem durch die Gruppenbits der Adresse bestimmten Platz in der Pufferspeicherbank B gespeichert.

Es sei nun angenommen, daß die dritte Adresse, die dem Adressenregister AR zugeführt wird, der ersten Adresse darin ähnelt, daß sie zur selben Gruppe gehört und die Gruppenbits 01 hat. Diese dritte Adresse soll jedoch eine bestimmte andere Kombination von Markierungsbits haben. Da festgestellt wird, daß sich der benötigte Informationsblock nicht in den Pufferspeichern befindet, wird er vom Hauptspeicher M in die Verarbeitungseinrichtung übertragen und über die Leitung 61 den Pufferspeicherbänken zugeführt. In diesem Falle stellt die Wählschaltungsbank 22 nun fest, daß die erste Adresse zu der gleichen Gruppe 01 gehört hatte und daß der erste Informationsblock mit den Markierungsbits in der Pufferspeicherbank Β_χ gespeichert worden war. Die Wähl schal tungsbank liefert daher das Ausgangssignal y, das die Torschaltungen 34 und 36 auftastet und bewirkt, daß die neuen Markierungsbits mit dem zugehörigen Informationsblock im zweiten Platz 01 der Pufferspeicherbank B gespeichert werden. In den zweiten Speicherplätzen 01 der Pufferspeicherbänke Β_χ und B sind nun zwei Informationsblöcke gespeichert, die zur gleichen Gruppe gehören.

209819/1008

- li -

Es sei nun angenommen, daß eine neue, vierte Adresse, die im Adressenregister AR gespeichert worden ist, einen Speicherplatz im Hauptspeicher M bezeichnet, der zur selben Gruppe Ol wie die in den zweiten Speicherplätzen der Pufferspeicherbänke

B„ und B gespeicherten Informationsblöcke gehört. Da sich der χ y

benötigte Informationsblock nicht in den Pufferspeichern befindet, wird er vom Hauptspeicher in die Verarbeitungseinrichtung und unter Steuerung durch die Wählschaltungsbank 22 in die Pufferspeicherbank B übertragen. Die vorher im Speicherplatz Ol der Pufferspeieherbank B gespeicherte Information wird dabei verdrängt und über die Torschaltungen 30 und 44 in den ersten Speicherplatz des inhaltsadressierbaren Hilfsspeichers Z übertragen. Gleichzeitig werden die dem verdrängten Informationsblock entsprechenden Markierungsbits TAG über die Torschaltung 28 und das Oder-Glied 42 in den Markierungsbitteil T des gleichen ersten Speicherplatzes im Hilfsspeicher Z übertragen. Gleichzeitig werden auch die Gruppenbits der Adresse des verdrängten Informationsblockes (die mit den Gruppenbits der Adresse des neuen Informationsblockes übereinstimmen) über die Torschaltung 32 in den Gruppenbitteil S des gleichen ersten Speicherplatzes im Hilfs- \ speicher Z übertragen. In den drei Pufferspeichern B . B„ und Z

χ y

sind nun drei verschiedene Informationsblöcke gespeichert, die alle zur gleichen Gruppe 01 gehören. Es ist daher wahrscheinlich, daß sich ein später benötigter Informationsblock in einem der drei Pufferspeicher befindet und dann sofort zur Verfügung steht. Wenn die beiden als nächstes benötigten Informationsblöcke ebenfalls zur Gruppe 01 gehören, wird der Hilfsspeicher Z gänzlich gefüllt und in den Pufferspeichern des Arbeitsspeicherwerkes stehen dann insgesamt fünf Blöcke der gleichen Gruppe für einen schnellen Zugriff zur Verfügung. ;

Der Operationsablauf geht in der beschriebenen Weise weiter und in den drei Pufferspeichern werden jeweils die zuletzt adressierten Informationsblöcke gespeichert. Dabei kann dann im Adressenregister AR eine Adresse erscheinen, die einen Informationsblock betrifft, der sich bereits in einem der Pufferspeicher befindet. Wenn sich der gewünschte Informationsblock in einer

209819/1008

der Pufferspeicherbänke B„ oder B„ befindet, wird diese durch

^χ y

die Vergleichseinrichtung C oder C„ festgestellt, die die Markie-

x y

rungsbits der Adresse mit den Markierungsbits in den durch die Gruppenbits der Adresse bezeichneten Blockspeicherplätze vergleicht. Die betreffende Vergleicheeinrichtung erzeugt dann das

Signal ρ oder p_v, durch das die Torschaltung 10 oder 14 aufgex y

tastet wird um den durch die Gruppenbits bezeichneten Informationsblock von der betreffenden Pufferspeicherbank zur Verarbeitungseinrichtung zu übertragen. Der benötigte Informationsblock wird der Verarbeitungseinrichtung daher sofort zugeführt, ohne daß eine Verzögerung durch übertragung vom großen, langsamen ψ Hauptspeicher M auftritt. Wenn sich der gesuchte Block im inhaltsadressierbaren Hilfsspelcher Z befindet, wird dies durch die Vergleichseinrichtung C_ festgestellt, die die Gruppen- und Marklerungsbits im Register AR mit den Gruppen- und Markierungsbits in allen Plätzen des HilfsSpeichers Z vergleicht. Die Torschaltung 16 wird dann durch das von der Vergleichseinrichtung C. erzeugte ; Vorhanden-Signal p_ geöffnet und läßt den Informationsblock vom identifizierten Speicherplatz im HilfsSpeicher Z zur Verarbeitungeeinrichtung durch.

In Fig. 2 ist ein Beispiel der Inhalte der Pufferspeicher

zu einem vorgegebenen Zeitpunkt dargestellt. Die Pufferspeicherbänke B und B enthalten jeweils vier verschiedene Informations-

fe. ^x y

■ blöcke, die zu den Gruppen 00, 01, 10 und 11 gehören. Der inhaltsjadressierbare Speicher Z enthält zwei verschiedene Informationsblöcke, die zur Gruppe Ol gehören, und einen Block, der zur Gruppe, 11 gehört. Die Linien zeigen, wo die elf Blöcke im Hauptspeicher !4 willkürlich gespeichert sind.

Bei der Durchführung eines Computerprogrammes werden die nacheinander benötigten Befehls- und Datenwörter oft in entsprechenden aufeinanderfolgenden Plätzen des Speicherwerkes, z.B. (dem erwähnten Hauptspeicher M gespeichert. Viele nacheinander !benötigte Befehlswörter sind oft in einem vorgegebenen Informajtioneblock vorhanden, während die nacheinander benötigten Datenjwörter oft in einem anderen Informationsblock enthalten sind. Wenn die Informationsblöcke einmal in einen kleinen schnellen

209819/1008

Pufferspeicher umgespeichert worden sind, stehen die. nacheinander benötigten Wörter der Verarbeitungseinrichtung der DVA schnell zur Verfügung. Der Arbeitsspeicher soll also die zuletzt verwendeten Informationsblöcke enthalten.

. Zu einem gegebenen Zeitpunkt kann sich der für die Durchführung des Programmes benötigte Informationsblock Irgendwo im !Hauptspeicher M befinden. Die drei zuletzt verwendeten Informa- :tionsblöcke können bei irgendwelchen drei Speicherplätzen im Hauptspeicher gespeichert sein. Die Anzahl der verschiedenen Kombinationen von Informationsblöcken im Hauptspeicher, die !gleichzeitig im Arbeitsspeicherwerk gespeichert werden können, stellt also ein Maß für die Güte des Arbeitsspeicherwerkes dar.

Zum Vergleich soll nun ein Arbeitsspeicherwerk, das lediglich die beiden Pufferspeicherbänke B und B enthält, einem vergleichbaren Arbeitsspeicherwerk gegenübergestellt werden, das vier Speicherbänke mit der gleichen Gesamtspeicherkapazität wie die beiden Pufferspeicherbänke B„ und B„ enthält. Es ergibt

χ y

sich, daß das Arbeitsspeicherwerk mit zwei Pufferspeicherbänken etwa 5 % der möglichen Kombinationen der im Hauptspeicher M gespeicherten Speicherblöcke aufzunehmen vermag. Im Gegensatz dazu ist das Arbeitsspeicherwerk mit den vier Speicherbänken in der Lage, etwa 30 % der möglichen Kombinationen von Blöcken im Hauptspeicher zu speichern. Das Arbeitsspeicherwerk gemäß dem bevorzugten Ausführungsbeispiel der Erfindung (das die beiden Pufferspeicherbänke B und B in Kombination mit dem kleinen, inhaltsadressierbaren Hilfsspeicher Z (Assoziativspeicher) für •den Überfluß (d.h. die verdrängten Informationsblöcke) von den

Pufferspeicherbänken enthält) ist dagegen in der Lage, etwa 95 % der möglichen Kombinationen der im Hauptspeicher M vorhandenen !Informationsblöcke zu speichern, wenn die Anzahl der Pufferspeicherplätze diesselbe ist wie die bei den anderen Arbeitsspeicherwerken.

Das wesentlich höhere Speichervermögen des Arbeitsspeicherwerkes gemäß der Erfindung beruht auf der Tatsache, daß der inhaltsadressierbare Hilfsspeicher Z in Zusammenarbeit mit den Pufferspeicherbänken B und B erforderlichen Falles Speicher-

209819/1008

platze für eine relativ große Anzahl von kürzlich verwendeten Informationsblöcken zur Verfügung stellt, die zur gleichen ι Gruppe gehören, was durch die Gruppenbits der Adresse festgestellt wird. Da^s beschriebene Arbeitsspeicherwerk vermag z.B. bis zu fünf Informationsblöcke, die zur gleichen Gruppe gehören, zu speichern. In diesem Extremfalle befinden sich jeweils ein Block der gleichen Gruppen in jedem Pufferspeicher B und B

χ y

und drei Blöcke im inhaltsadressierbaren Speicher Z. Fig. 2 zeigt den Fall, daß vier verschiedene Informationswörter, die zur Gruppe Ol gehören, in den Pufferspeichern B_v, B„ und Z ge-

x y

speichert sind. Im allgemeinen ist das einen kleinen inhaltsadressierbaren Hilfsspeicher enthaltende Arbeitsspeicherwerk j in der Lage, fast alle Kombinationen einer vorgegebenen Anzahl

Ivon Informationsblöcken zu speichern, unabhängig davon, wie die !Adressen der Informationsblöcke im Hauptspeicher M verstreut sind.

209819/1008

Claims

Patentansprüche

l/l) Arbeitsspeicherwerk zum Verkehr mit einem Adreseenregister für Gruppenbits und Markierungsbits, sowie einem Hauptspeicher, der Informationsblockspeicherplätze enthält, die durch die Gruppenbits in Kombination mit den Markierungsbits adressierbar sind, mit mindestens einem Pufferspeicher, dessen Speicherplätze jeweils durch die Gruppenbits adressierbar sind, und einen Informationsblock, dem die Markierungebits zugeordnet sind, zu speichern vermögen, und mit einer Anordnung, die unter Verwendung der Inhalte des Adressenregisters einen adressierten Informationsblock vom Hauptspeicher und die entsprechenden Markierungsbits vom Adressenregister in einen durch die Gruppenbits im Adressenregister bestimmten Pufferspeicherplatz zu übertragen gestattet, gekennzeichnet durch einen HilfsSpeicher (CAM Z) mit Speicherplätzen zur Speicherung von Informationsblöcken und den zugeordneten Gruppen- und Markierungsbits (SET, TAG), und durch eine Anordnung (30, 32, 42) zur Übertragung eines Informationsblockes sowie der zugeordneten Markierungsbits von einem Pufferspeicherplatz zusammen mit den Gruppenbits vom Adressenregister(AR) in einen Platz des HilfsSpeichers.
2.) Arbeitsspeicherwerk nach Anspruch 1, dadurch gekennzeichnet , daß der HilfsSpeicher ein inhaltsadressierbarer Speicher oder Assoziativspeicher ist.
3.) Arbeitsspeicherwerk nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Pufferspeicher (B_v) so ausgebildet ist, daß bei Speicherung eines Informationsblockes mit Gruppen- und Markierungsbits die Markierungsbits und der Informationsblock, die vorher in dem betreffenden Speicherplatz •gespeichert worden waren, verdrängt werden, und daß die Ubertragungsanordnung den Informationsblock und die Markierungsbits, die aus dem Pufferspeicher verdrängt worden sind, sowie die zugehörigen Gruppenbis vom Register in den HilfsSpeicherplatz über- ; trägt.

209819/1008
4.) Arbeitsspeicherwerk nach Anspruch 3, dadurch gekennzeichnet , daß bei vollständig besetztem Hilfsspeicher, die Markierungsbits, Gruppenbits und der Informationsblock, die als nächstes eintreffen, in dem Platz des Hilfsspeichers gespeichert werden, indem schon am längsten Markierungsbits, Gruppenbits und ein Informationsblock gespeichert

! sind.
5.) Arbeitsspeicherwerk nach Anspruch 3, dadurch gekennzeichnet , daß bei vollständig besetztem Hilfsspeicher die Markierungsbits, Gruppenbits und der Informationsblock, die als nächstes eintreffen, in dem Platz des Hilfsspeichers, zudem am längsten kein Zugriff mehr erfolgt ist, gespeichert werden.
6.) Arbeitsspeicherwerk nach Anspruch 3 oder 4, gekennzeichnet durch eine Ermittlungsschaltung (C. C),

die unter Steuerung durch die Inhalte des Adressenregisters (AR) eine Anzeige (p„, p_) liefert, ob sich ein Informations-

'X Z

block, dessen Adresse im Hauptspeicher (M) durch die Inhalte des Adressenregisters bezeichnet wird, in irgendeinen Platz des Pufferspeichers (B ) oder des Hilfsspeichers (Z) befindet, und j durch eine Anordnung (10, 16) die den Informationsblock unter ' Steuerung durch die Anzeige (p_v, p_) aus dem letzterwähnten

X Z

j Speicherplatz herausliest.
7.) Arbeitsspeicherwerk nach Anspruch 6, dadurch gekennzeichnet , daß die Ermittlungsschaltung außerdem eine andere Anzeige (x, z) liefert, wenn sich der Informationsblock, der dem im Hauptspeicher an dem durch die Inhalte des Adressenregisters (AR) bezeichneten Platz gespeicherten Informationsblock entspricht, nicht in einem Platz des Pufferspeichers (Β_χ) oder des Hilfsspeichers (Z) befindet, und daß eine Anordnung (20) vorgesehen ist, die unter Steuerung durch diese andere Anzeige (x, z) bewirkt, daß ein Informationsblock vom Hauptspeicher (M) in den Pufferspeicherplatz übertragen wird.

209819/1008
8.) Arbeitsspeicherwerk nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Hauptspeicher (M) Speicherplätze für alle verfügbaren Informationsiblöcke enthält; daß der Pufferspeicher weniger Speicherplätze !als verfügbare Informationsblöcke enthält und daß der Hllfsspeicher weniger Plätze als der Pufferspeicher enthält.
9.) Arbeitsspeicherwerk nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß außer dem jHilfsspeicher (Z) zwei Pufferspeicher (Β_χ, B) vorhanden sind.

209819/1008