DE2154106B2 - Arbeitsspeicherwerk mit zwei Pufferspeichern und zusätzlichem inhaltsadressierten Hilfsspeicher - Google Patents
Arbeitsspeicherwerk mit zwei Pufferspeichern und zusätzlichem inhaltsadressierten HilfsspeicherInfo
- Publication number
- DE2154106B2 DE2154106B2 DE2154106A DE2154106A DE2154106B2 DE 2154106 B2 DE2154106 B2 DE 2154106B2 DE 2154106 A DE2154106 A DE 2154106A DE 2154106 A DE2154106 A DE 2154106A DE 2154106 B2 DE2154106 B2 DE 2154106B2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- information
- bits
- buffer
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
Description
3 4
Spdeherplätze, wie Gruppen vorhanden sind. Bei dem Block-Information. Jeder Informationsblock enthält
Speichersystem mit zwei Pufferspeichern können diese mehrere Infonnaüonswörter, und jedes Wort enthalt
verschiedene Informationsblöcke enthalten, die zur mehrere Informationsbytes. Bei dem zu beschreibengleichen
Gruppe gehören. Ein solches System ist so- den System werden die Inhalte der SET- und TAG-wohl
einem System, das nur einen Hauptspeicher 5 Teile des Adressenregisters AR verwendet In der
(ohne Pufferspeicher) hat, als auch einem System, das Praxis sind bei einer DVA noch zusätzliche, nicht
einen Hauptspeicher und einen einzigen Puffer- dargestellte Einrichtungen vorhanden, die es gespeicher
hat, überlegen, auch wem» dieser Puffer- statten, Wörter und Bytes des durch die Inhalte der
speicher dieselbe Speicherkapazität hat wie die beiden SET- und TAG-Teile des Adressenregisters mit Hilfe
Pufferspeicherbänke zusammen. Die Überlegenheit io der Inhalte der Wort- und Byte-Teile dieses Reeines
Speichersystems mit zwei getrennten Puffer- gisters lesen.
speicherbänken gegenüber einem Speichersystem Der Hauptspeicher M enthält einen Adressendemit
einem einzigen Pufferspeicher, der die gleiche codierer Dm, dem die Inhalte der SET- und TAG-Kapazität
hat wie die beiden Pufferspeicherbänke Teile des Adressenregisters zugeführt werden, um
zusammen, rührt daher, daß wegen der statistischen 15 einen Zugriff zu einem der Informationsblockspei-Natur
der Speicherzugriffe im Verlaufe der Durch- cherplätze im Hauptspeicher oder ein Lesen des berührung
eines Programms die Wahrscheinlichkeit, treffenden Platzes zu bewirken,
daß sich ein benötigter Informationsblock in einem Bei dem zur Erläuterung vereinfachten Ausfühder
beiden Pufferspeicherplätze des erwähnten Spei- rungsbeispiel der Erfindung soll der Hauptspeicher Af
chersystems (Fig. 7 der DT-OS 2002 369) befindet, ao Speicherplätze für 64 Informationsblöcke enthalten,
größer ist als die Wahrscheinlichkeit, daß sich der In der Praxis kann der Hauptspeicher M beispielsbenötigte
Informationsblock in dem einzigen großen weise Speicherplätze für 32 000 Informationsblöcke
Pufferspeicher (Fig. 2 der DT-OS 2002369) be- enthalten.
findet, da die Anzahl der Informationsblöcke für eine Das System enthält ferner zwei Pufferspeicherbetrachtete
Gruppe von Speicherplätzen, die in dem 25 bänke Bx und By mit jeweils Speicherplätzen / für
Speichersystem mit den beiden Pufferspeicherbanken vier Informationsblöcke. In Wirklichkeit kann jede
speicherbar ist, das Doppelte der Anzahl der In- Bank bei einer DVA zum Beispiel Speicherplätze für
formationsblöcke für die gleiche Gruppe von Spei- 128 Informationsblöcke enthalten. Jeder Speichercherplätzen,
die in dem einzigen großen Pufferspei- platz in einer Pufferspeicherbank enthält außerdem
eher (Fig. 2) speicherbar ist, beträgt. Im bekannten 30 Speicherplätze Γ für die Markierungsbits, die dem be-Falle
steht der Hauptzweck der Aufteilung des Puffer- treffenden Informationsblock zugeordnet sind. Der
Speichers in zwei Pufferspeicherbänke jedoch darin, Inhalt des SET-Teiles des Adressenregisters AR wird
die Arbeitsgeschwindigkeit der Pufferspeicheranord- einem Decodierer Dx zugeführt, der zur Wahl des
dung durch Verringerung der Ausgangswortlänge entsprechenden Speicherplatzes der vier Speicherzu
erhöhen. 35 platze in der Pufferspeicherbank Bx dient. Gleich-
Der vorliegenden Erfindung liegt die Aufgabe zu- zeitig wird einer der vier Speicherplätze in der Puf-
grunde, die Arbeitsgeschwindigkeit eines Arbeite- fespeicherbank By durch einen entsprechenden
Speicherwerkes der eingangs genannten Art weiter zu Adressendecodierer Dy gewählt,
erhöhen. Die Pufferspeicherbänke B, und B„ sind mit ent-
Gemäß der Erfindung wird diese Aufgabe durch +o sprechenden Vergleichseinrichtungen Cx und Cy verdie
im Patentanspruch 1 angegebenen Merkmale sehen. Die Vergleichseinrichtungen erhalten den Ingelöst,
halt des T AG-Teiles des Adressenregisters und alle
Weiterbildungen der Erfindung sind in den Unter- in der zugehörigen Pufferspeicherbank gespeicherten
ansprächen näher gekennzeichnet. Markierungsbits. Die Vergleichseinrichtung liefert
Bei dem Arbeitsspeicherwerk gemäß der Erfin- 45 jeweils ein »Vorhandene-Ausgangssignal px bzw. py,
dung ist die Wahrscheinlichkeit, daß ein benötigtes wenn die Markierungsbits TAG vom Adressenregister
Informationswort in einem Pufferspeicher oder dem AR mit den Markierungsbits in einer der zugehö-
inhaltsadressierten Hüfsspeicher sofort zur Ver- rigen Speicherbänke übereinstimmen. Das Vorhan-
fügung steht, wesentlich größer als bei den oben er- den-Signal Px dient zum Auftasten einer Torschal-
■wähnten bekannten Speicherwerken. 50 tunglO, die die Inhalte des adressierten Informa-
Ausführungsbeispiele der Erfindung werden im fol- tionsblockplatzes in der Pufferspeicherbank Bx durch
genden an Hand der Zeichnung näher erläutert. Es ein Oder-Glied 12 an eine nicht dargestellte Verarbei-
zeigt tungseinheit der DVA überträgt. In entsprechende!
F i g. 1 ein Blockschaltbild eines Teiles einer DVA Weise tastet das Vorhandensein-Signal py eine Tor
mit einem Arbeitsspeicherwerk gemäß einem Ausfüh- 55 schaltung 14 auf, um die Inhalte des adressierten In
rungsbeispiel der Erfindung und formationsblockspeicherplatzes von der Pufferspei
Fig. 2 eine Speicheradressentabelle, auf die bei cherbank By über das Oder-Glied 12 zur Verarbei
der Erläuterung der Arbeitsweise der DVA gemäß tungseinheit zu übertragen. Wenn keine Übereinstim
Fig. 1 Bezug genommen wird. mung festgestellt wird, liefern die Vergleichseinrich
Der in Fig. 1 dargestellte Teil der DVA enthält 60 tungen Cx und Cy Nichtvorhanden-Ausgangssignale;
ein Adressenregister AR mit Speicherplätzen für bzw. y. Alle hier erwähnten Torschaltungen und Vei
Adressenbits, die Gruppenbits SET mit den niedrigen knüpfungsglieder (mit Ausnahme des Verknüpfungs
Stellenwerten 2° und 2l sowie Markierungsbits TAG gliedes 20) sind Vielfacheinheiten, so daß die erfoi
mit den höheren Stellenwerten 2* bis 2« enthalten. Die derliche Anzahl von Bits parallel übertragen werde
Inhalte der SET- und TAG-Teile des Adressen- 65 kann.
registers dienen zur Adressierung eines gewünschten Das Speicherwerk enthält ferner einen inhalt!
Speicherplatzes in einem Hauptspeicher M. Jeder adressierbaren Hüfsspeicher Z, der mit drei Speiche
Speicherplatz des Hauptspeichers M enthäJi eine platzen / für drei Informationsblöcke sowie m
5 6
Plätzen 5 und T für die Gruppen- und Markierungs- eines entsprechenden Informationsblockes von der
bits, die die Adressen der entsprechenden Informa- Pufferspeicherbank B, in den Hilfsspeicher Z dienen
tionsblöcke bilden, dargestellt ist. Bei einer prak- Torschaltungen 38 und 40, die durch das Signal y
tischen DVA kann der inhaltsadressierbare Speicher und das Signal x-y-z aufgetastet werden. Die Überz. B. Speicherplätze für 16 Informationswörter ent- 5 tragung der Markierungsbits in den Hilfsspeicher Z
halten. Der inhaltsadressierbare Speicher Z enthält geht über ein Oder-Glied 42, während die Übertrabei dem dargestellten Beispiel eine Vergleichsein- gung der Informationsblöcke in den Hilfsspeicher Z
richtung Cx, der die Inhalte der SET- und TAG- über ein Oder-Glied 44 verläuft.
Teile des Adressenregisters AR und alle Gruppen- Die Adresse im Register AR kann in den Adres-
und Markierungsbits SET bzw. TAG, die im Hilfs- to sendecodierer Dn, des Hauptspeichers Af über eine
speicher Z gespeichert sind, zugeführt werden. Die Torschaltung 50 übertragen werden, die durch das
Vergleichseinrichtung C2 liefert ein Vorhanden-Si- Signal χ · y ■ z" aufgetastet wird.
gnalpz, wenn die Gruppen- und Markierungsbits Die Pufferspeicherbänke Bx und B, sind in bevom Adressenregister mit den Gruppen- und Mar- kannter Weise so aufgebaut, daß beim Einspeichern
kierungsbits in einem der Speicherplätze im HiUs- 15 von Markierungsbits und einem Informationsblock
speicher Z übereinstimmen, während sie ein Nicht- in einen bereits besetzten Speicherplatz die alte Invorhanden-Signall erzeugt, wenn keine Überein- formation herausgelesen (verdrängt) wird. Die Verstimmung festgestellt wird. Das Vorhanden-Signal pz drängte Information wird bei dem vorliegenden
bewirkt die Übertragung des identifizierten Informa- Speicherwerk in den inhaltsadressierbaren Hilfsspeitionsblockes vom Hilfsspeicher Z durch ein UND- ao eher Z übertragen. Die Markierungsbits und der InGlied 16 sowie ein Oder-Glied 12 zur nicht darge- formationsblock werden aus demjenigen der beiden
stellten Verarbeitungseinheit. ^ Speicherplätze verdrängt, der zuerst gefüllt worden
Die bisher erwähnten Elemente de'r DVA gemäß war, man arbeitet also nach dem Schema »zuerst
F i g. 1 dienen zur Feststellung, ob sich in der Puffer- hinein — zuerst heraus«. Selbstverständlich kann
speicherbank Bx, der Pufferspeicherbank By oder 35 man die Markierungsbits und den Informationsblock
dem inhaltsadressierbaren Hilfsspeicher Z ein Infor- auch aus demjenigen der beiden Speicherplätze vermationsblock mit einer durch den Inhalt des Adres- drängen, der von der Verarbeitungseinheit zuletzt
senregisters AR spezifizierten Adresse befindet. Die oder während der unmittelbar vorausgehenden Zeitbeschriebenen Elemente umfassen außerdem eine An- spanne seltener zugegriffen worden war.
Ordnung zum Übertragen eines ermittelten Informa- 30 Der inhaltsadressierbare Hilfsspeicher Z ist in betionsblockes zur Verarbeitungseinheit der DVA. Im kannter Weise so aufgebaut, daß, wenn er voll ist
folgenden wird nun die Anordnung zum Übertragen und ihm Gruppenbits, Markierungsbits und ein Invon Informationsblöcken vom Hauptspeicher M in formationsblock zugeführt werden, diese in einem
die Pufferspeicher Bx, By und Z beschrieben: vorher besetzten Speicherplatz gespeichert werden,
Die Nichtvorhanden-Signale x, y und ζ von den 35 während die dadurch verdrängte Information in einen
Vergleichseinrichtungen Cx, Cy bzw. Cr werden durch die Gruppen- und Markierungsbits bezeichneeinem Und-Glied 20 zugeführt. Das Und-Glied 20 ten Speicherplatz des Hauptspeichers Af riickgespeiliefert dementsprechend ein Ausgangssignal x-y-z,
chert werden. Die Gruppenbits, Markierungsbits und wenn die Gruppen- und Markierungsbits im Adres- 4üs,Jnformationsblock werden von demjenigen der
senregister AR einen Informationsblock bezeichnen, 40 drei Speicherplätze verdrängt, der von der Verarbeider in keinem der Pufferspeicher B1, B, und Z vor- tungseinheit am längsten nicht mehr zugegriffen worhanden ist Das Ausgangssignal des Und-Gliedes 20 den war. Es ist selbstverständlich aber auch möglich,
wird einer Wählschaltungsbank 22 zugeführt, die eines die Gruppenbits, Markierungsbits und den Informavon zwei Ausgangssignalen χ oder y für die Puffer- tionsblock von dem am frühesten besetzten Speicherspeicherbank Bx bzw. By liefert (die Signale χ und y 45 platz zu verdrängen oder aus demjenigen Speichersind keine Komplemente der Signale χ und y).
platz, zu dem während einer unmittelbar vorangehen-
Das Signal χ dient zum Auftasten von Torschal- den Zeitspanne am seltensten ein Zugriff erfolgte,
hingen 24 und 26, die zur Übertragung der Mar- Die "Wählschaltungsbank 22 bestimmt, welche der
kierungsbits TAG vom Adressenregister AR und beiden Pufferspeicherbänke Bx und By in einem voreines Informationsblockes vom Hauptspeicher M in 50 gegebenen Zeitpunkt für die Speicherung ernes Indie Pufferspeicherbank 3* dienen. Das Signal χ dient formationsblockes verwendet wird. Die Wählschalferner zum Auftasten von Torschaltungen 28 und tungsbank 22 kann z. B. einfach mit der Verwendung
30, die zum Übertragen der Markierungsbits TAG der Puff erspeicherbänke Bx und Br abwechseln,
sowie des entsprechenden Informationsblockes von Bessere Ergebnisse werden jedoch erhalten, wenn
der Pufferspeicherbank Bx in den inhaltsadressierten 55 das Schaltwerk etwas raffinierter aufgebaut ist und
Hillsspeicher Z dienen. Bei dieser Übertragung ist es ihre Entscheidungen von den gespeicherten voranaußerdem notwendig, daß die Torschaltungen 28 gegangenen Entscheidungen abhängig macht Insbexmd 30 durch das Signal H-y-I vom Und-Glied 20 sondere sollte die Wählschaltungsbank 22 die Pufferfreigegeben werden. Das Signal x-y-I tastet außer- speicherbank B3, wählen, wenn die letzte Verwendung
dem eine Torschaltung 32 auf, die zur Übertragung 63 desselben Speicherplatzes in der Bank Bx erfolgt
von Gruppenbits SET vom Register AR in den war und umgekehrt Auf diese Weise wird gewährinhaltsadressierten Hilfsspeicher Z dient Für die leistet, daß nacheinander zugegriffene Informations-Pufferspeicherbank By werden Torschaltungen 34 und biöcke, die zur gleichen Gruppe gehören (was durch
36 durch das Signal y aufgetastet, um die Mar- die Gruppenbits im Adressenregister AR bestimmt
kierungsbits TAG vom Adressenregister AR und 65 wird), beide in einer entsprechenden Pufferregistereinen entsprechenden Informationsblock vom Haupt- bank der Pufferregisterbänke Bx und By gespeichert
speicher Af zur Pufferspeicherbank By zu übertragen. werden. Ein solcher Betreb der "Wählschaltungsbank
Zur Übertragung der Markierungsbits TAG und 22 kann als »zuerst hinein, zuerst heraus« bezeichnet
7 8
werden, da, wenn ein dritter Informationsblock, der hörigen Markierungsbits zu adressieren. Dabei sei
zur selben Gruppe gehört, einer der PuSerspeicher- angenommen, daß die Gruppenbits den zweiten Speibänke zugeführt wird, der erste Informationsblock, cherplatz mit der Adresse 01 angeben,
der den Pufferspeicherbänken zugeführt worden war, Die nächste Adresse, die dem Adressenregister A R
verdrängt wird. Man kann selbstverständlich auch 5 zugeführt wird, kann die Adresse irgendeines der
eine Wählschaltungsbank anderer Organisation ver- 64 Plätze im Hauptspeicher M sein. Es ist wahrwenden. scheinlich, daß die nächste Adresse die eines Platzes
Bei dem dargestellten Ausführungsbeispiel haben ist, der zu einer der anderen drei Gruppen 00, 10
die Pufferspeicherbänke Bx und By getrennte De- oder 11 gehört. Wenn dies der Fall ist, wiederholt
codierer Dx und Dy, selbstverständlich kann man i0 sich der oben beschriebene Vorgang, und ein Inforauch einen einzigen Decodierer für beide Puffer- mationsblock wird vom Hauptspeicher M in die Verspeicherbänke verwenden. Die Markierungsbits TAG arbeitungseinheit übertragen sowie zusammen mit den
brauchen nicht wie bei dem dargestellten Ausfüh- zugehörigen Markierungsbits an einem durch die
rungsbeispiel in den gleichen Speichern gespeichert Gruppenbits der Adresse bestimmten Platz in der
zu werden wie die Informationsblöcke, die Spei- l5 Pufferspeicherbank Bx gespeichert,
cherung kann vielmehr auch in getrennten Speichern Es sei nun angenommen, daß die dritte Adresse,
mit eigenem Decodierer erfolgen. die dem Adressenregister AR zugeführt wird, der
Das beschriebene Speicherwerk enthält eine An- ersten Adresse darin ähnelt, daß sie zur selben
Ordnung, die auf eine dem Adressenregister AR züge- Gruppe gehört und die Gruppenbits 01 hat. Diese
führte Adresse anspricht und ein Informationswort 30 dritte Adresse soll jedoch eine bestimmte andere
oder einen Informationsblock durch das Oder-Glied Kombination von Markierungsbits haben. Da festzur Verarbeitungseinheit der DVA überträgt. Selbst- gestellt wird, daß sich der benötigte Informationsverständlich wird das Speicherwerk in der Praxis auch block nicht in den Pufferspeichern befindet, wird er
eine entspechende Einrichtung zur Übertragung eines vom Hauptspeicher M in die Verarbeitungseinrich-Informationswortes oder -blockes von der Verarbei- a5 tung übertragen und über die Leitung 61 den Pufiertungseinheit zum Speicherwerk enthalten. speicherbänken zugeführt. In diesem Falle stellt die
Es soll nun die Arbeitsweise des an Hand von Wählschaltungsbank 22 nun fest, daß die erste
Fig. 1 beschriebenen Speicherwerkes erläutert wer- Adresse zu der gleichen Gruppe01 gehört hatte und
den. Dabei sei angenommen, daß anfangs der Haupt- daß der erste Informationsblock mit den Markiespeicher M Informationsblöcke in seinen 64 Speicher- ,„ rungsbits in der Pufferspeicherbank Bx gespeichert
platzen enthält, während die Pufferspeicher Bx, By
" worden war. Die Wählschaltungsbank liefert daher
und Z leer sind. Wenn in das Adressenregister AR
das Ausgangssignal y, das die Torschaltungen 34 und
die erste Adresse von der Verarbeitungseinheit der 36 auftastet und bewirkt, daß die neuen Markierungs-DVA zugeführt wird, gelangen die Markierungsbits bits mit dem zugehörigen Informationsblock im zweiim Teü TAG des Registers über Leitungen 55 und 35 ten Platz 01 der Pufferspeicherbank By gespeichert
56 zu den Vergleichseinrichtungen Cx und Cx der werden. In den zweiten Speicherplätzen 01 der Puf-Pufferspeicherbänke Bx und By. Da diese Puffer- ferspeicherbänke Bx und By sind nun zwei Informaspeicherbänke keine Markierungsbits enthalten, lie- tionsblöcke gespeichert, die zur gleichen Gruppe gefern die Vergleichseinrichtungen die Nichtvorhanden- hören.
Signale X und J. Gleichzeitig werden sowohl die 40 Es sei nun angenommen, daß eine neue, vierte
Gruppenbits SET als auch die Markierungsbits TAG, Adresse, die im Adressenregister A R gespeichert wordie im Register A R gespeichert sind, über eine Lei- den ist, einen Speicherplatz im Hauptspeicher M betung 57 der Vergleichseinrichtung C1 des inhalts- zeichnet, der zur selben Gruppe 01 wie die in den
adressierbaren Speichers Z zugeführt. Da auch der zweiten Speicherplätzen der Pufferspeicherbänke Bx
Speicher Z keine Markierungsbits enthält, liefert die 45 und B3, gespeicherten Infonnationsblöcke gehört. Da
Vergleichseinrichtung C2 das Nichtvorhanden-Si- sich der benötigte Informationsblock nicht in den
gnal z. Pufferspeichern befindet, wird er vom Hauptspeicher
das Und-Glied 20 das Ausgangssignal x-y-ζ erzeugt, durch die Wählschaltungsbank 22 in die Pufferspei-
das die Torschaltung 50 auftastet, durch die die Grup- 5O cherbank Bx übertragen. Die vorher im Speicherplatz
pen- und Markierungsbits auf der Leitung 57 zum 01 der Pufferspeicherbank Bx gespeicherte Informa
langen. Der auf diese Weise im Hauptspeicher M gen 30 und 44 in den ersten Speicherplatz des inhalts
adressierte Informationsblock wird über eine Leitung adressierbaren Hilfsspeichers Z übertragen. Gleich
60 und äss Oder-Glied 12 der Verarbeitungseinrich- 55 zeitig werden die dem verdrängten Infonnationsbloc
tang zugeführt Gleichzeitig gelangt der Informations- entsprechenden Markierungsbits TAG über die Toi
block über die Leitungen 61 zu den Torschaltungen schaltung 28 und das Oder-Glied 42 in den Markie
26 und 36 der Pufferspeicherbänke Bx und By. Es rungsbitteil T des gleichen ersten Speicherplatzes ii
sei angenommen, daß die Wählschaltungsbank 22 als HilfsSpeicher Z übertragen. Gleichzeitig werden auc
Antwort auf die Nichtvorhanden-Signale ein Signal χ
βο die Gruppenbits der Adresse des verdrängten Info:
erzeugt hat, das die Torschaltung 26 öffnet, um den mationsblockes (die not den Gruppenbits tier Adres
und die Torschaltung 24 öffnet, um die MarMerungs- die Torschaltung 32 in den Gruppenbitteü S des gk
bits vom Adressenregister AR durchzulassen. Die eben ersten Speicherplatzes im HUfsspeicher Z übe
platze in der Pufferspeicherbank Bx für die Ein- chert, die alle zur gleichen Gruppe 01 gehören. Es
speicherung des Informationsblockes und der züge- daher wahrscheinlich, daß sich ein später benötig
9 10
befindet and dann sofort zur Verfügung steht. Wenn Arbeitsspeicher soll also die zuletzt verwendeten In-
die beiden ab nächstes benötigten Inf ormationsblöcke formationsblöcke enthalten.
ebenfalls zur Gruppe Ol gehören, wird der Hilfsspei- Zu einem gegebenen Zeitpunkt kann sich der für
eher Z gänzlich gefüllt, und in den Pufferspeichern S die Durchführung des Programmes benötigte Infor-
de» Arbeitsspeicherwerkes stehen dann insgesamt raationsblock irgendwo im Hauptspeicher M befrn-
fünf Blöcke der gleichen Gruppe für einen schnellen den. Die drei zuletzt verwendeten Infonnatkmsblöcke
Der Operatkmsabianf gebt in der beschriebenen Hauptspeicher gispeichert sein. Die Anzahl der ver-Wetse weiter, trad in den drei Pufferspeichern werden *» schiedenen Kombinationen von Informationsbiöcken
jeweils die zuletzt adressierten Infonnationsblöcfce im Hauptspeicher, die gleichzriüg im Arbeitsspeichergespeichert. Dabei kann dann im Adressenregister werk gespeichert werden können, stellt also ein MaB
AR one Adresse erscheinen, die einen Informations- für die Güte des Arbeitsspeicherwerkes dar.
block betrifft, der skh bereits in einem der Puffer- Zum Vergleich soll nun ein Arbeitsspeieherwerk,
speicher befindet Wenn sich der gewünschte Infor- 15 das lediglich die: beiden Pufferspeicherbänke Bx und
matkmsblock in einer der Pufferspeicherbänke B1
B, enthält, einem vergleichbaren Arbehsspekher-
oder By befindet, wird dieses durch die Vergleichs- werk gegenübergestellt werden, das vier Speichereinrichtung Cx oder C, festgestellt, die die Markie- bänke mit der gleichen Gesamtspeicherkapazität wie
rungsbhs der Adresse mit den Markierungsbits in die beiden Puflerspejcherbänke Bx und B9 enthält,
den durch die Gruppenbits der Adresse bezeichneten *o Es ergibt sich, daß das Arbeitsspeicherwerk mit zwei
BSockspekherpiätze vergleicht. Die betreffende Ver- Pufferspeicherbiinken etwa 5·/· der möglichen Komgkichseinrichtmig erzeugt dann das Signal P1 oder P7,
binationen der im Hauptspeicher M gespeicherten
durch das die Torschaltung 1· oder 14 aufgetastet Speicherblöcke aufzunehmen vermag. Im Gegensatz
wird, um den durch die Gruppenbits bezeichneten dazu ist das Aibeitsspekherwerk mit den vier Spei-Informationsblock von der betreffenden Pufferspei- 35 cherbänken in der Lage, etwa 30*/· der möglichen
cherbank zur Verarbettangsemnchtung zu übertra- Kombinationen von Blöcken im Hauptspeicher zn
gen. Der benötigte Informationsblock wird der Ver- speichern. Das Arbeitsspeicherwerk gemäß dem bearbeitungsetmicntung daher sofort zugeführt, ohne vorragten Ausf iihrangsbeispiel der Erfindung (das die
daß eine Verzögenmg durch Übertragung vom gro- beiden Pufferst, leicherbänke B1 und B, in Kombinaßen, langsamen Hptcher M auftritt Wenn sich 30 tion mit dem kleinen, inhaltsadresskrbaren Hilfsder gesuchte Block im inhahsadressierbaren Hufs- speicher Z (Assoziativspeieber) für den Überfluß
speicher Z befindet, wird dies durch die Vergleichs- (d. h. die verdrängten Informationsblöcke) von den
einrichtung C1 festgestellt, die die Gruppen- und Pufferspeicherbänken enthält), ist dagegen in der
Markierungsbäj im Register AR mit den Gruppen- Lage, etwa 95·»/· der möglichen Kombinationen der
und Markierungsbits in allen Plätzen des Hilfsspei- 35 im Hauptspeicher M vorhandenen Informationschcrs Z vergtekfeL Die Torschaltung 16 wird dann blöcke zu speichern, wenn die Anzahl der Pufferdurch das von der Vergleichseinrichtung C1 erzeugte Speicherplätze diesseibe ist wie die bei des actderes
Vorhanden-Signal P1 geöffnet und läßt den Informa- Arbeitsspeicherwerken.
tionsWock vom identifizierten Speicherplatz im HUfs- Das wesentlich höhere Spekhervermögen des Ar-
speicber Z zur Verarbeitungseinrichtung durch. 40 beitsspeicherwerkes gemäß der Erfindung beruht auf
In Fi g. 2 ist ein Betspiel der Inhalte der Puffer- der Tatsache, daß der mhaltsadressierbare Hüfsspeispeicher zu einem vorgegebenen Zeitpunkt darge- eher Z in Zusammenarbeit mit den Pufferspetcherstellt Dk Pufferspeicherbänke B1 und Br enthalten bänken Bx und By erforderlichen Falles Speicher
jeweils vier verschiedene ioformationsblöcke, die zu platze für eine relativ große Anzahl von kürzlich verden Gruppen 00,01, tO und 11 gehören. Der inhalts- 45 wendeten Informationsblöcken rar Verfügung stellt,
adressierbare Speicher Z enthält zwei verschiedene die zur gleichen Gruppe gehören, was durch die
InfoimatkmsUöcke, die zur Gruppe 01 gehören, und Gruppenbits der Adresse festgestellt wird Das beeinen Block, der zur Gruppe 11 gehört Die Linien schriebene Arbeitsspeicherwerk vermag ι. B, bis iu
zeigen, wo die elf Blöcke im Hauptspeicher M will- fünf Informationsblöcke, die zur gleichen Gruppe gekürlich gespeichert sind. 50 hören, zu speichern. In diesem Extremfalle befinden
werden die nacheinander benötigten Befehls- und Pufferspeicher Bx und Bx und drei Blöcke im inhalts-
genden Plätzen des Speicherwerkes, z. B. dem er- vier verschiedene Informationswörter, die zur Gruppe
wähnten Hauptspeicher M, gespeichert Viele nach- 55 01 gehören, in den Pufferspeichern Bx, By und Z ge·
einander benötigte Befehlswörter sind oft in einem speichert sind. Im allgemeinen ist das einen kleiner
vorgegebenen Informationsblock vorhanden, während inhaltsadresskrbaren Hilfsspeicher enthaltende Ar-
dJe nacheinander benötigten Dalenwörter oft in einem beitsspekherwerk in der Lage, fast alle Kombmatio-
andeien Informationsblock enthalten sind. Wenn die nen einer vorgegebenen Anzahl von Informations
Informationsblöcke einmal in einen kleinen schnellen S0 blöcken zu speichern, unabhängig davon, wie di<
Pufferspejeher umgespeichert worden sind, stehen die Adressen dei Informationsblöcke im Hauptspeicher A<
nacheinander benötigten Wörter der Verarbeitungs- verstreut sind
Claims (3)
1. Arbeitsspeicherwerk für eine Datenver- durch gekeiinjieichnet, daß der HUfsspeicher we-
arbeitungsanlage mit einem relativ langsam arbei- 5 niger Speicherplätze als jeder Pufferspeicher erntenden
Hauptspeicher zum Speichern von Infor- hält,
mationsblöcken in Informationsblockspeicherplätzen, die durch eine in einem Adressenregister
speicherbare Kombination aus Gruppen- und
mationsblöcken in Informationsblockspeicherplätzen, die durch eine in einem Adressenregister
speicherbare Kombination aus Gruppen- und
Markierungsbits adressierbar sind und Gruppen lo . .
bilden, deren Adressen jeweOs die gleichen Grup- Die vorliegende Erfindung betrifft ein Arbeitsspeipenbits
enthalten, femer mit zwei gleichgeord- cherwerk für eine Datenverarbeitungsanlage mit
neten, relativ schnell arbeitenden Pufferspeichern, einem relativ langsam arbeitenden Hauptspeicher
deren Speicherplätze durch die Gruppenbits zum Speichern von Informationsblöcken in Inforadressierbar
sind und jeweils einen Informations- ^s mationsblockspeicherplätzen, die durch eine in einem
block der betreffenden Gruppe mit den ihm zu- Adressenregister speicherbare Kombination aus
geordneten Markierungsbits zu speichern ver- Gruppen- und Markierungsbits adressierbar sind und
mögen, und mit einer durch den Inhalt des Gruppen bilden, deren Adressen jeweils die gleichen
Adressenregisters gesteuerten Suchanordnung, die Gruppenbits enthalten, ferner mit zwei gleichgeordden
Informationsblock des durch den Inhalt des ao neten, relativ schnell arbeitenden Pufferspeichern,
Adressenregisters bezeichneten Speicherplatzes deren Speicherplätze durch die Gruppenbits adresdes
Hauptspeichers (a) wenn er sich in keinem sierbar sind und jeweils einen Informationsblock der
der Pufferspeicher befindet, vom Hauptspeicher betreffenden Gruppe mit den ihm zugeordneten Marin
einen ausgewählten Pufferspeicher und dort in kierungsbits zu speichern vermögen, und mit einer
einen durch die Gruppenbits im Adressenregister a5 durch üen Inhalt des Adressenregisters gesteuerten
bestimmten Speicherplatz überträgt, in den außer- Suchanordnung, die den Informationsblock des durch
dem die entsprechenden Markierungsbits vom den Inhalt des Adressenregisters bezeichneten Spei-Adressenregister
übertragen werden, und den In- cherplatzes des Hauptspeichers (α) wenn er sich in
formationsblock gleichzeitig zu einer ihn benö- keinem der Pufferspeicher befindet, vom Hauptspeitigenden
Einheit (z. B. Verarbeitungseinheit) 3o eher in einen ausgewählten Pufferspeicher und dort
überträgt und (b) wenn er sich in einem der Puf- in einen durch die Gruppenbits im Adressenregister
ferspeicher befindet, von dem Pufferspeicherplatz, bestimmten Speicherplatz überträgt, in den außerder
durch die im Adressenregister gespeicherten dem die entsprechenden Markierungsbits vom Adres-Gruppenbits
bezeichnet wird, zu der ihn be- senregister übertragen werden, und den Informanötigenden
Einheit überträgt, dadurch ge-35 tionsblock gleiclizeitig zu einer ihn benötigenden
kennzeichnet, daß zusätzlich noch ein Einheit (z. B. Verarbeitungseinheit) überträgt und (b)
inhaltsadressierbarer Hilfsspeicher (Z) mit Spei- wenn er sich in einem der Pufferspeicher befindet,
cherplätzen zur Speicherung von Informations- von dem Pufferspeicherplatz, der durch die im Adresblöcken
sowie den zugehörigen Gruppen- und senregister gespeicherten Gruppenbits bezeichnet
Markierungsbits {SET, TAG) und ferner eine Um- 40 wird, zu der ihn benötigenden Einheit überträgt,
speicheranoidnung (30 oder 40, 32, 28 oder 38) Bei programmgesteuerten Datenverarbejtungsanlavorgesehen
sind, die bei Übertragung eines In- gen (DVA) arbeitet die Verarbeitungseinheit mit
formationsblockes aus dem Hauptspeicher (M) einer wesentlich höheren Geschwindigkeit, als sie mit
in einen bereits besetzten Speicherplatz eines einem Speicherwerk der für die DVA erforderlichen
Pufferspeichers (Bx, BY) den in diesem Puffer- +5 Größe erreicht werden kann. Der Verarbeitungseinspeicherplatz
enthaltenen Informationsblock mit heit ist daher im allgemeinen eine Hierarchie von
den zugehörigen Markierungsbits und Gruppen- Speichern zugeordnet, die mindestens einen kleinen
bits, entsprechend den Markierungs- und Grup- schnellen Puffer- oder Arbeitsspeicher, einen verpenbits
im Adressenregister (AR) in den Hilfs- hältnismäßig langsam arbeitenden großen Hauptspeicher
umspeichert, in dem mehrere Informa- 50 speicher und eine Anordnung zum Übertragen von
tionsblöcke derselben Gruppe oder verschiedener Information zwischen den langsamen und schnellen
Gruppen speicherbar sind, und daß die Suchan- Speichern enthält.
Ordnung(22, 24, 26, 50, D^, Dx...) einen im Für die Arbeitsgeschwindigkeit der DVA als Gan-
Hilfsspeicher befindlichen Informationsblock, zes ist es sehr wesentlich, daß die Wahrscheinlichkeit
der dem durch den Inhalt des Adressenregisters 55 des Vorhandenseins der jeweils benötigten Informa-
(AR) bezeichneten Hauptspeicherplatz zugeordnet tion in einem schnellen Speicher groß ist. Es gibt
ist, zu der diesen Informationsblock benötigenden bereits die verschiedensten Speichersysteme, die im
Einheit überträgt. Hinblick auf dieses Ziel entwickelt worden sind. So
2. Speicherwerk nach Anspruch 1, dadurch ge- ist aus der DT-OS 20 02 369 ein Speichersystem mit
kennzeichnet, daß die Umspeicheranordnung bei 6o einem großen, langsamen Speicher als auch einem
vollständig besetztem Hilfsspeicher den neu zu kleinen, schnellen Pufferspeicher, die beide durch die
speichernden Informationsblock mit den Mar- Verarbeitungseinheit der zugehörigen Datenverarbeikierungs-
und Gruppenbits in dem am längsten tungsanlage direkt adressierbar sind, bekanntgeworbesetzten
Speicherplatz speichert. den. Das bekannte Speichersystem kann auch zwei
3. Speicherwerk nach Anspruch 1, dadurch ge- 65 schnelle Pufferspeicher oder »Speicherbänke« entkennzeichnet,
daß die Umspeicheranordnung bei halten (F i g. 7 der DT-OS 20 02 369). In beiden Fälvollständig
besetztem Hilfsspeicher den zu spei- len sind die Adressen im großen Speicher in Grupchernden
Informationsblock mit den Markierungs- pen unterteilt, und jeder Pufferspeicher hat so viele
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US8519070A | 1970-10-29 | 1970-10-29 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2154106A1 DE2154106A1 (de) | 1972-05-04 |
DE2154106B2 true DE2154106B2 (de) | 1975-05-22 |
DE2154106C3 DE2154106C3 (de) | 1976-01-08 |
Family
ID=22190037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2154106A Expired DE2154106C3 (de) | 1970-10-29 | 1971-10-29 | Arbeitsspeicherwerk mit zwei Pufferspeichern und zusätzlichem inhaltsadressierten Hilfsspeicher |
Country Status (7)
Country | Link |
---|---|
US (1) | US3699533A (de) |
JP (1) | JPS5040970B1 (de) |
CA (1) | CA948787A (de) |
DE (1) | DE2154106C3 (de) |
FR (1) | FR2131247A5 (de) |
GB (1) | GB1360401A (de) |
NL (1) | NL7114857A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2543589A1 (de) * | 1975-09-30 | 1977-03-31 | Siemens Ag | Hierarchisch aufgebautes, mehrstufiges speichersystem und verfahren zu dessen betrieb |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3806705A (en) * | 1972-06-19 | 1974-04-23 | R Reilly | Data logging and organizing machine |
US3800286A (en) * | 1972-08-24 | 1974-03-26 | Honeywell Inf Systems | Address development technique utilizing a content addressable memory |
US3781808A (en) * | 1972-10-17 | 1973-12-25 | Ibm | Virtual memory system |
US3806888A (en) * | 1972-12-04 | 1974-04-23 | Ibm | Hierarchial memory system |
US3848234A (en) * | 1973-04-04 | 1974-11-12 | Sperry Rand Corp | Multi-processor system with multiple cache memories |
US3840863A (en) * | 1973-10-23 | 1974-10-08 | Ibm | Dynamic storage hierarchy system |
FR122199A (de) * | 1973-12-17 | |||
US3896419A (en) * | 1974-01-17 | 1975-07-22 | Honeywell Inf Systems | Cache memory store in a processor of a data processing system |
US3984812A (en) * | 1974-04-15 | 1976-10-05 | Burroughs Corporation | Computer memory read delay |
NL7510904A (nl) * | 1975-09-17 | 1977-03-21 | Philips Nv | Woordgroepsprioriteitsinrichting. |
US4035778A (en) * | 1975-11-17 | 1977-07-12 | International Business Machines Corporation | Apparatus for assigning space in a working memory as a function of the history of usage |
US4008460A (en) * | 1975-12-24 | 1977-02-15 | International Business Machines Corporation | Circuit for implementing a modified LRU replacement algorithm for a cache |
US4050094A (en) * | 1976-04-30 | 1977-09-20 | International Business Machines Corporation | Translator lookahead controls |
US4149242A (en) * | 1977-05-06 | 1979-04-10 | Bell Telephone Laboratories, Incorporated | Data interface apparatus for multiple sequential processors |
US4156906A (en) * | 1977-11-22 | 1979-05-29 | Honeywell Information Systems Inc. | Buffer store including control apparatus which facilitates the concurrent processing of a plurality of commands |
US4312036A (en) * | 1978-12-11 | 1982-01-19 | Honeywell Information Systems Inc. | Instruction buffer apparatus of a cache unit |
US4257097A (en) * | 1978-12-11 | 1981-03-17 | Bell Telephone Laboratories, Incorporated | Multiprocessor system with demand assignable program paging stores |
US4276609A (en) * | 1979-01-04 | 1981-06-30 | Ncr Corporation | CCD memory retrieval system |
JPS55157181A (en) * | 1979-05-25 | 1980-12-06 | Nec Corp | Buffer memory control system |
USRE36989E (en) * | 1979-10-18 | 2000-12-12 | Storage Technology Corporation | Virtual storage system and method |
JPS5687282A (en) * | 1979-12-14 | 1981-07-15 | Nec Corp | Data processor |
JPS61210477A (ja) * | 1984-05-25 | 1986-09-18 | Hitachi Ltd | ベクトル型連想メモリシステム |
JPS619676U (ja) * | 1984-06-25 | 1986-01-21 | 三菱電機株式会社 | 軸貫通部の密封装置 |
EP0174556B1 (de) * | 1984-09-12 | 1990-05-23 | BBC Brown Boveri AG | Suchverfahren für Speicheradressen und Adressvergleichsschaltung |
US4805093A (en) * | 1986-10-14 | 1989-02-14 | Ward Calvin B | Content addressable memory |
GB8728494D0 (en) * | 1987-12-05 | 1988-01-13 | Int Computers Ltd | Multi-cache data storage system |
JPH0348951A (ja) * | 1989-07-18 | 1991-03-01 | Fujitsu Ltd | アドレスモニタ装置 |
GB2260628A (en) * | 1991-10-11 | 1993-04-21 | Intel Corp | Line buffer for cache memory |
WO1994003856A1 (en) * | 1992-08-07 | 1994-02-17 | Massachusetts Institute Of Technology | Column-associative cache |
US5623627A (en) * | 1993-12-09 | 1997-04-22 | Advanced Micro Devices, Inc. | Computer memory architecture including a replacement cache |
US5778427A (en) * | 1995-07-07 | 1998-07-07 | Sun Microsystems, Inc. | Method and apparatus for selecting a way of a multi-way associative cache by storing waylets in a translation structure |
US5761713A (en) * | 1996-03-01 | 1998-06-02 | Hewlett-Packard Co. | Address aggregation system and method for increasing throughput to a multi-banked data cache from a processor by concurrently forwarding an address to each bank |
WO1998040810A2 (en) | 1997-03-12 | 1998-09-17 | Storage Technology Corporation | Network attached virtual tape data storage subsystem |
US6658526B2 (en) | 1997-03-12 | 2003-12-02 | Storage Technology Corporation | Network attached virtual data storage subsystem |
US6094605A (en) * | 1998-07-06 | 2000-07-25 | Storage Technology Corporation | Virtual automated cartridge system |
US6330621B1 (en) | 1999-01-15 | 2001-12-11 | Storage Technology Corporation | Intelligent data storage manager |
US6834324B1 (en) | 2000-04-10 | 2004-12-21 | Storage Technology Corporation | System and method for virtual tape volumes |
US20030126132A1 (en) * | 2001-12-27 | 2003-07-03 | Kavuri Ravi K. | Virtual volume management system and method |
US7010649B2 (en) * | 2003-10-14 | 2006-03-07 | International Business Machines Corporation | Performance of a cache by including a tag that stores an indication of a previously requested address by the processor not stored in the cache |
US7952489B1 (en) | 2008-01-31 | 2011-05-31 | Rising Phoenix Industries Incorporated | Vehicle communication system and method of use |
JP4650552B2 (ja) * | 2008-10-14 | 2011-03-16 | ソニー株式会社 | 電子機器、コンテンツ推薦方法及びプログラム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3339183A (en) * | 1964-11-16 | 1967-08-29 | Burroughs Corp | Copy memory for a digital processor |
US3387283A (en) * | 1966-02-07 | 1968-06-04 | Ibm | Addressing system |
US3462744A (en) * | 1966-09-28 | 1969-08-19 | Ibm | Execution unit with a common operand and resulting bussing system |
GB1218406A (en) * | 1968-07-04 | 1971-01-06 | Ibm | An electronic data processing system |
-
1970
- 1970-10-29 US US85190A patent/US3699533A/en not_active Expired - Lifetime
-
1971
- 1971-09-17 CA CA123,154A patent/CA948787A/en not_active Expired
- 1971-10-26 GB GB4963871A patent/GB1360401A/en not_active Expired
- 1971-10-28 NL NL7114857A patent/NL7114857A/xx not_active Application Discontinuation
- 1971-10-28 JP JP46085888A patent/JPS5040970B1/ja active Pending
- 1971-10-29 DE DE2154106A patent/DE2154106C3/de not_active Expired
- 1971-10-29 FR FR7139094A patent/FR2131247A5/fr not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2543589A1 (de) * | 1975-09-30 | 1977-03-31 | Siemens Ag | Hierarchisch aufgebautes, mehrstufiges speichersystem und verfahren zu dessen betrieb |
Also Published As
Publication number | Publication date |
---|---|
JPS5040970B1 (de) | 1975-12-27 |
DE2154106C3 (de) | 1976-01-08 |
DE2154106A1 (de) | 1972-05-04 |
CA948787A (en) | 1974-06-04 |
US3699533A (en) | 1972-10-17 |
NL7114857A (de) | 1972-05-03 |
GB1360401A (en) | 1974-07-17 |
FR2131247A5 (de) | 1972-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2154106B2 (de) | Arbeitsspeicherwerk mit zwei Pufferspeichern und zusätzlichem inhaltsadressierten Hilfsspeicher | |
DE2415900C3 (de) | Rechenautomat mit mehreren mit je einem Vorratsspeicher versehenen Rechenanlagen | |
DE2515696C2 (de) | Datenverarbeitungssystem | |
DE1966633C3 (de) | Datenverarbeitungsanlage mit überlappter Arbeitsweise bei Verwendung eines Haupt- und Pufferspeichers | |
DE3011552C2 (de) | ||
EP0013737B1 (de) | Mehrstufige Speicherhierarchie für ein Datenverarbeitungssystem | |
DE2226382C3 (de) | Datenverarbeitungsanlage mit mehreren Prozessoren und diesen zugeordneten Pufferspeichern | |
DE2163342C3 (de) | Hierarchische binäre Speichervorrichtung | |
DE2331589A1 (de) | Datenverarbeitungsanordnung | |
DE2758829C2 (de) | Datenverarbeitungsanlage mit mehreren Prozessoren | |
DE1499182B2 (de) | Datenspeichersystem | |
DE1774052B1 (de) | Rechner | |
DE3046912C2 (de) | Schaltungsanordnung zum selektiven Löschen von Cachespeichern in einer Multiprozessor-Datenverarbeitungsanlage | |
DE1286789B (de) | Einrichtung an einem elektronischen Ziffernrechner zum schnellen Datenaustausch zwischen der Verarbeitungseinheit und dem zentralen Speicher | |
DE2422732C2 (de) | Hierarchische Speicheranordnung | |
DE2221442A1 (de) | Assoziativspeicher | |
DE3343348A1 (de) | Anordnung zur datenuebertragung zwischen mehreren prozessoren und einem speicher | |
DE2610428C3 (de) | Anordnung zur Steuerung der Zwischenspeicherung von zwischen zwei Funktionseinheiten zu übertragenden Daten in einem Pufferspeicher | |
DE2404887C2 (de) | Schaltungsanordnung für den Informationsaustausch mit einem Rechner | |
DE2343501B2 (de) | Steuerschaltung für zumindest eine Rechenanlage mit mehreren für die Durchführung von EuWAusgabe-Programmen bestimmten Registern | |
DE1115483B (de) | Vorrichtung zum Abfragen eines Ziffernspeichers | |
DE1449816C3 (de) | Schaltungsanordnung zur Steuerung des Zugriffs zu einem Magnettrommelspeicher | |
DE2351523C3 (de) | Kapazitive Speichereinrichtung für binär codierte Daten | |
DE3036034C2 (de) | Schaltungsanordnung zum vorübergehenden Speichern von binärcodierten Nachrichten- oder Datensignalen in Vermittlungsanlagen | |
DE2417840C3 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |