DE2165730A1 - Rechensystem - Google Patents

Rechensystem

Info

Publication number
DE2165730A1
DE2165730A1 DE19712165730 DE2165730A DE2165730A1 DE 2165730 A1 DE2165730 A1 DE 2165730A1 DE 19712165730 DE19712165730 DE 19712165730 DE 2165730 A DE2165730 A DE 2165730A DE 2165730 A1 DE2165730 A1 DE 2165730A1
Authority
DE
Germany
Prior art keywords
vector
elements
devices
receiving
stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712165730
Other languages
English (en)
Inventor
William Daniel Austin Tex. Kastner (V .St.A.). P
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE2165730A1 publication Critical patent/DE2165730A1/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/16Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/22Arrangements for sorting or merging computer data on continuous record carriers, e.g. tape, drum, disc
    • G06F7/36Combined merging and sorting

Description

DR-INa. DIPI—IMQ. M. SC. DIPL.-PHYS. DR. DIPL.-PHYS.
KÖGER - STELLRECHT- GRIESSBACH - HAECKER
PATENTANWÄLTE IN STUTTGART
A 39 239 b
k-146
3o.12.71
Texas Instruments Incorporated 135oo North Central Expressway Dallas, Texas, U. S. A.
Rechensystem
Die Erfindung betrifft ein Rechensystem zur Verarbeitung von mehreren Funktionen mit jeweils mehreren Elementen. Insbesondere befasst sich die Erfindung mit Rechensystemen zur Verarbeitung mindestens zweier Vektorströme.
Der Erfindung lag die Aufgabe zugrunde, ein verbessertes Rechensystem dieser Art vorzuschlagen, welches speziell für die Durchführung von Vektoroperationen geeignet ist.
Diese Aufgabe wird gemäss der Erfindung durch ein Rechensy-
209830/0696
A 39 239 b - Ji. -
k-146
3o.12.71
stem der eingangs beschriebenen Art gelöst, welches dadurch gekennzeichnet ist, dass Empfangseinrichtungen für die Funktionen vorgesehen sind, dass Vergleichseinrichtungen für die Elemente der Funktionen vorgesehen sind und dass in Abhängigkeit von den Vergleichsergebnissen arbeitende Einrichtungen zum Ordnen der Elemente der Funktionen zu mindestens einer neuen Funktion mit mehreren, in vorgegebener Weise geordneten Elementen vorgesehen s ind.
In Weiterbildung der Erfindung hat sich ein Rechensystem zum Ordnen zweier Vektorströme, von denen jeder ein geordnetes Feld von Elementen umfasst, als günstig erwiesen, welches dadurch gekennzeichnet ist, dass erste Empfangseinrichtungen zum Empfangen des ersten Vektorstromes vorgesehen sind, dass zweite Empfangseinrichtungen zum Empfangen des zweiten Vektorstromes vorgesehen sind, dass Vergleichseinrichtungen zum Vergleichen der Elemente des ersten Vektorstromes mit den Elementen des zweiten Vektorstromes vorgesehen sind und dass in Abhängigkeit von den Ergebnissen des Vergleichs der Elemente des ersten Vektorstromes mit den Elementen des zweiten Vektorstromes arbeitende Einrichtungen vorgesehen sind, welche den ersten und zweiten Vektorstrom in einen dritten Vektorstrom umordnen.
Der Vorteil eines solchen neuen und verbesserten Rechensystems besteht darin, dass es geeignet ist, die Vektorelemente zweier Vektorströme zu vergleichen und in Abhängigkeit von den Ver-. gleichsergebnissen zu einem einzigen, neuen, geordneten Vektorstrom zu vereinigen.
209830/0696
SAD ORlQJNAt
A 39 239 b
k-146
3o.12.71
Es sollen nunmehr zunächst die Grundlagen der Vektorrechnung insoweit erläutert werden, wie dies im Zusammenhang mit der vorliegenden Erfindung von Bedeutung ist.
Ein Vektor X ist ein geordnetes Feld von Elementen (χ , χ ,
x„, ..., χ , ν). Die Veränderliche x. wird das i. Element des 3' v(x) ^ χ
Vektors X genannt, und die Anzahl der Elemente, welche als v(x) angegeben ist (oder einfach als v, nämlich dann, wenn der zugehörige Vektor aus dem Begleittext klar ist), wird die Dimension des Vektors.X genannt. Ein numerischer Vektor X kann mit einer numerischen Grosse k multipliziert werden, um das Produkt aus dem Skalar und dem Vektor, nämlich k * X (oder kX), zu erhalten, wobei dieses Produkt ein Vektor Z ist, für dessen Element-e die folgende Beziehung gilt:
z. = k · x.
χ χ
Alle elementaren Operationen, die für individuelle Variable definiert sind, werden für die Vektorrechnung folgerichtig derart erweitert, dass diese Operationen auf die einzelnen Elemente angewandt v/erden. So gilt beispielsweise:
Z = X + Y +? Z1 = X1 + Y1,
Z = X X Y -M- z± = x± X
Z = X * Y *·*■ Z1 = X1 *
ζ =.|x| ~ Z1 - Jx1I,
W=UAV
209 830/0 696 BAD ORIGINAL 7
A 39 239 b
k-lH6
3o.12.71
W «= (X < Y) <-*- -W1 = (X1 < V1).
Wenn also X = (1,0,1,1) und Y = (0,1,1,0), dann ist X + Y = (1,1,2,1) und XAY= (0,0,1,0) und (X ^ Y) = (0,1,0,0).
Eine Matrix M ist das geordnete, zweidimensionale Feld von Variablen.
M =
' Mv(M) ' Mv(M)
(M) V (M)
··> M (M)) wird der Vektor der i. Reihe
Der Vektor (M1 ,M2 9 > (M)
der Matrix M genannt und als Mx geschrieben. Die Dimension ψ v(M) dieses Vektors wird die Reihendimension der Matrix genannt. Der Vektor (M.1, M.2, ..., m/1^) wird der Vektor der j. Spalte der Matrix M genannt und als M. geschrieben. Die Dimension dieses Vektors μ(Μ) wird die Spaltendimension der Matrix genannt.
Die Veränderliche M. wird das (i, j )te Element bzw. die* (i, j)te Komponente der Matrix genannt. Operationen, die für alle Elemente einer Matrix gelten sollen, werden Komponente für Komponente für die ganze Matrix durchgeführt. Wenn also
209830/0696
BAD ORIGINAL
A 39 239.b --ff -
k-146 5
28.12.71
O irgendein binärer Operator ist, dann gilt: P=MO N-e-^P.1 = M.1 0 N.1.
Weitere Vorteile und Einzelheiten der Erfindung werden nachstehend anhand einer Zeichnung erläutert und/oder sind Gegenstand der Schutzansprüche.
Die einzige Figur der Zeichnung zeigt eine schematische Darstellung eines erfindungsgemässen Rechensystems zum Ordnen der Elemente zweier Vektorströme oder -spuren zu einem einzigen, neuen Vektorstrom.
Im übrigen erläutern von den am Schluss der Beschreibung angefügten Tabellen die Tabellen 1 und 3 die Umordnung der Elemente zweier Vektorströme zu einem neuen Vektor in Hexadezimalkodierung bzw. Dezimalkodierung, während die Tabelle 2 den zeitlichen Ablauf des Umordnungsvorganges in einem erfindungsgemässen Rechensystem näher erläutert.
Die anhand der Zeichnung erläuterten und in dieser.gezeigten Vorrichtungen (hardware) und logischen Verknüpfungen (logic) sind in der Recheneinheit des programmgesteuerten Rechners enthalten. Eingangssignale werden dem System über eine Pufferspeichereinheit zugeführt, und Ausgangssignale verlassen das System ebenfalls über die Pufferspeichereinheit. Die Taktimpulse und die Steuersignale stammen aus der Befehlssteuereinheit des Rechners. Der Aufbau eines solchen Rechners ist in einer'früheren Anmeldung der Anmelderin (Aktenzeichen ...; Serial No. 19o) beschrieben, die am 11.7.68 in den USA eingereicht wurde,
209830/0696
A 39 239 b •
k-146 °
3o.12.71
Fig. 1 zeigt ein erfindungsgemässes System zum Ordnen der Vektoren A und B, welche in Tabelle 2 dargestellt sind. Der Vektorstrom A wird in diesem System einem MAB-Pufferspeicherregister 11 zugeführt, und zwar über ein Gatter 7. Aus dem MAB-Pufferspeicherregister 11 gelangt der Vektorstrom A zu einem AB-Empfangsregister 15. Gleichzeitig wird der Vektor B im Takt über ein Gatter 9 an ein MCD-Pufferspeicherregister 13 und von diesem an ein CD-Empfangsregister 17 gegeben. Der Inhalt des
™ AB-Empfangsregisters 15 wird über eine UND-Schaltung Io an eine A-Auswahllogik 19 (OPX) gegeben. Lediglich während des ersten und zweiten Taktimpulses ist die A-Auswahllogik 19 über einen Schalter 18 direkt mit dem AB-Empfangsregister 15 verbunden. Während der übrigen Taktimpulse erfolgt dagegen die Verbindung, wie bereits erwähnt, über die UND-Schaltung Io. Die A-Auswahllogik 19 kann ihrerseits entweder über ein Gatter 2o mit einem LOR-Register 2 3 für grosse Operanden oder über ein Gatter 22 mit einem SOR-Register 2 5 für kleine Operanden verbunden sein. DAs LOR-Register 23 kann entweder über ein Gatter 24 mit der A-Auswahllogik 19 oder über ein Gatter 2 6 mit einer B-Auswahleinheit (OPY) 21 verbunden sein. Das CD-Empfangsregi-. ster 17 ist über ein Gatter 2 8 mit der B-Auswahleinheit 21 verbunden, die ihrerseits entweder über ein Gatter 3o mit dem LOR-Register 2 3 oder über ein Gatter 32 mit demSOR-Register 2 5 verbunden sein kann. Das SOR-Register 25 ist mit einem EF-Ausgangsregister 27 verbunden. Die Auswahleinheiten 19 und 21 für A bzw. B sind mit einer Vergleichsschaltung (COMP) 29 verbunden, welche den Inhalt der beiden Auswahleinheiten vergleicht und entsprechend dem Ergebnis dieses Vergleiches ein Flip-Flop 31 setzt. Signale am Eingang und am Ausgang des
209830/0698
BAD ORIGINAL
A 39 239 b
k-146
3o.12.71
Flip-Flops 31 steuern die Gatter zwischen den verschiedenen Baugruppen des Systems. Die spezielle Steuerfunktion ist in Fig.1 jeweils an den Gattern in Form einer logischen Gleichung vermerkt .
Die direkte Ausgangsleitung 33 der Vergleichsschaltung 29 steuert die XY-Gatter 2o, 22, 3o und 32, während das Ausgangssignal des Flip-Flops 31 auf der Ausgangsleitung 35 in Abhängigkeit von dem Ergebnis des Vergleichs zwischen A und B die Gatter 7, 9, lo, 24, 26 und 28 steuert. Das Flip-Flop 31 ist mit einem Flip-Flop (MQAGTC) 37 im Pufferspeicher (MBU) verbunden. Ein Ausgang 41 des'Flip-Flops 3 7 führt zu dem UND-Gatter 9. Der andere Ausgang des Flip-Flops 37 wird durch eine Inverterschaltung Uo invertiert, von derenAusgang eine Setzleitung 39 zu dem UND-Gatter 7 führt, welches die Übertragung des Vektors A in das Pufferspeicherregister (MAB) 11 steuert. Über die Ausgangsleitung 41 wird ferner die Übertragung des Vektors B in das Pufferspeicherregister (MCD) 13 gesteuert.
Die Arbeitsweise des Systems soll nunmehr anhand eines speziellen Ausführungsbeispxels unter Bezugnahme auf die Tabellen 1 und 2, die am Schluss der Beschreibung angefügt sind, sowie unter Bezugnahme auf die Fig. 1 näher erläutert werden. Bei dem betrachteten Beispiel ist ein Vektorstrom A, ein Vektorstrom B und ein Ausgangsstrom C dargestellt. Die Kodierung in den Tabellen 1 und 2 ist hexadezimal und in Tabelle 3 in die Dezimalkodierung umgewandelt. Die Tabelle 2 beginnt mit dem Taktimpuls O und geht bis zum Taktimpuls 35.
209830/0696
A 39 239 b
k-146 8
3o.12.71
Die Taktimpulse sind als oberste Zeile der Tabelle 2 angegeben, während die Baugruppen des Systems am linken Rand der Tabelle 2 angegeben sind. Die spezielle Position bzw. Lage der Elemente der Vektorspuren in den Baugruppen des Systems ist für jeden Taktimpuls angegeben.
In Tabelle 2 sind die Signale "1" und "0" in der Zeile QAGTC die Ausgangssignale des Flip-Flops 31.auf den Ausgangsleitungen 33 und 35. Die Ziffern "1" und "0", die von einem Kreis umgeben sind, kennzeichnen ein Ausgangssignal, welches sich bei einem XY-Vergleich auf der Ausgangsleitung 33 ergibt, und die Ziffern 11I" und "0", die nicht von einem Kreis umgeben sind, kennzeichnen den Zustand des Flip-Flops 31, wie er sich von der Ausgangsklemme 35 her gesehen ergibt. Während des Taktimpulses ist X grosser als Y.
Während des Taktimpulses 0 ist das erste Element des Vektorstromes A (0929) in dem Pufferspeicherregister(MAB) 11 gespeichert, und das erste Element des Vektorstroms B (03 55) ist in dem Pufferspeicherregister (MCD) 13 gespeichert. Während des Taktimpulses 1 wird das Element 09 29 in das AB-Empfangsregister 15 und das Element 0355 in das CD-Empfangsregister 17 übertragen. Somit ist das erste Element (09 29) des Vektorstromes A in dem AB-Register 15 und das erste Element (0355) des Vektorstromes B in dem CD-Register 17 gespeichert. Während des Taktimpulses 1 ist das erste Element (09 29) des Vektorstromes A ferner in der Auswahleinheit 19 und das erste Element (0355) des Vektorstromes B in der Auswahleinheit 21. Aus diesem Grunde ist 0929 so-'wohl im AB-Empfangsregister 15 als auch in der OPX-Auswahlein-
— 9 —
209830/0696
A 39 239 b - »- -
3o.12.71
heit 19 und das Element 0355 ist in dem CD-Empfangsregister 17 und in der OPY-Auswahleinheit 21, und zwar während des Taktimpulses 1.
Der XY-Vergleich ist ein Vergleich der Inhalte der Auswahleinheiten 19 und 21, wobei für den Zweck des Vergleiches X der Inhalt der Auswahleinheit 19 und Yder Inhalt der Auswahleinheit 21 sein soll. Der XY-Vergleich wird während eines Taktimpulses ausgeführt, wobei das Flip-Flop 31 das Ergebnis des XY-Vergleiches während des darauffolgenden Taktimpulses festhält. Der AB-Vergleich an der Ausgangsklemme 3 5 ist lediglich so bezeichnet, um zwischen den XY-Vergleichen während verschiedener Taktimpulse zu unterscheiden.
Während des Taktimpulses 1 ist X grosser als Y, so dass sich während des Taktimpulses 1 eine "1" als Ausgangssignal ergibt.
Während des Taktimpulses 2 war A grosser als B, so dass sich auf der Ausgangsleitung 35 eine "1" als Ausgangssignal ergibt. Während des Taktimpulses 2 ist das Element 0929 des Vektorstromes A in dem LOR-Register 23 und das Element 035 5 der Vektorspur B in dem SOR-Register 25 gespeichert. Ebenfalls während des Taktimpulses 2 empfängt das MAB-Pufferspeicherregister 11 ein zweites Element (0000) der Vektorspur A und das MCD-Pufferspeicherregister 13 empfängt das zweite Element (FFOB) der Vektorspur B. Dies ist das zweite und letzte Mal, dass beide Pufferspeicherregister 11 und 13 ihren Inhalt gleichzeitig wechseln. Während der folgenden Taktimpulse ändert sich gleichzeitig jeweils nur der Inhalt eines Pufferspeicherregisters.
- Io -
20983070696
A 39 239 b
k-146
3o.12.7l
Während des Taktimpulses 3 nimmt das Flip-Flop 3 7 der Pufferspeichereinheit (MBU) das Ausgangssignal des AB-Vergleiches über die Leitung 35 auf. Dieser Vorgang ist in Tabelle 2 in der MQAGTC-Zeile angedeutet. Während des Taktimpulses 3 wird ferner das zweite Element 0000 des Vektorstromes A in das AB-Empfangsregister 15 übertragen, und das zweite Element (FFOB) des Vektorstromes B wird in das CD-Empfangsregister 17 übertragen. Die OPX-Auswahleinheit 19 enthält das erste Element (0929) \ des Vektors A,und die OPY-Auswahleinheit 21 enthält das zweite Element (FFOB) des Vektors B. Das Ausgangssignal für den XY-Vergleich auf der Ausgangsleitung 33 ist somit "1". Das Ausgangsregister (EF) 27 empfängt das Element niedrigster Ordnung während des Taktimpulses 3, wobei dieses Element das erste Element 0355 des Vsktors B ist. Das Ausgangsregister (EF) 27 empfängt seine Daten stets aus dem SOR-Register 25. Dieses Element ist das erste, geordnete Element des Vektorstromes C, welcher sich aus dem Ordnen der Vektorströme A und B ergibt.
Während des Taktimpulses U liefert nur einer der Vektorströme ein Element an das Pufferspeicherregister (MAB) 11 oder das Pufferspeicherregister (MCD) 13. Bei dem hier betrachteten Bei- w spiel bleibt das Element 0000, welches das zweite Element des Vektorstromes A ist, in dem MAB-Pufferspeicherregister 11, und das MCD-Pufferspeicherregister 13 empfängt das dritte Element (0008) des Vektorstromes B. Die Bewegung des dritten Elementes in das MCD-Pufferspeicherregister 13 erfolgt aufgrund der Tatsache, dass das Flip-Flop (MQAGTC) 37 während des Taktimpulses 3 auf "1" steht, was wiederum auf das Ergebnis des Vergleiches zwischen den ersten Elementen der Vektorströme A und B zurück-
- 11 -
209830/0890
Λ 39 239 b · Ai -IA-
k-146
3o.12.71
zuführen ist. Der AB-Vergleich führt zu einer "1" von dem Flip-Flop 31 während des Taktimpulses 4. Während des Taktirnpulses H enthält ferner das LOR-Register 23 das erste Element 09 2 9 des Vektors A, und das SOR-Register 25 enthält das zweite Element FFOB des Vektorstromes B.
Während des Taktimpulses 5 wird das XY-Ausgangssignal des Flip-Flops 31 auf der Ausgangsleitung 35 an das Flip-Flop 37 angelegt, welches seinerseits die Gatter 7 und 9 vor den Pufferspeicherregistern 11 und 13 beeinflusst. DAs AB-Empfangsregister 15 enthält somit das zweite Element OOÖO des Vektorstromes A, und das CD-Empfangsregister 17 enthält das dritte Element 0008 des Vektorstromes B. Die OPX-Auswahleinheit 19 enthält immer noch das erste Element 09 29 des Vektorstromes A, und die OPY-Auswahleinheit 21 enthält das dritte Element 0008 des Vektorstromes B. Das Ergebnis des AB-Vergleichs auf der Ausgangsleitung 33, welches an die Gatter angelegt wird, ist "1" und zeigt an, dass das Element 0929 des Vektorstromes A in der OPX-Auswahleinheit 19 grosser ist als das Element 0008 des Vektorstromes B in der OPY-Auswahleinheit 21. Das EF-Ausgangsregister 27 enthält zu diesem Zeitpunkt das zweite Element FFOB des Vektorstromes B. Dieses Element (FFOB) wird somit das zweite Element des Vektorstromes C, der durch Ordnen der Vektorströme A und B erzeugt wird. Diese Operationen werden in der beschriebenen Weise für die gesamten Vektorströme fortgesetzt, um die Vektorströme A und B zu demVektorstrom C zu ordnen, wie dies in Tabelle 1 gezeigt ist, wobei sich der zeitliche Ablauf aus Tabelle 2 ergibt. ·
- 12 -
209830/0696
A 39 239 b 4* -W-
Jc-146 t4
3o.12.71
Diese Beispiele resultieren in der Vergleichsschaltung 29 , welche auf der XY-Ausgangsleitung 33 eine "1" liefert, die anzeigt, dass X grosser ist als Y. Beginnend mit Taktimpuls 7 wird Y grosser als X,was eine "0" auf der Ausgangsleitung 33 zur Folge hat, die zu den XY-Entscheidungsgattern führt. Dies hat ein Ordnen der Vektorelemente zur Folge, dessen Ergebnis in Tabelle 1 dargestellt ist. Es wird veranlassen, dass eine "0" an die Pufferspeicherregister gelegt wird, welche veranlasst, dass P anstelle des nächsten Elementes des Vektorstromes B das nächste Element des Vektorstromes A ausgewählt wird, wie dies für die spezifische Ordnung der spezifischen Vektorelemente der Tabelle 1 beschrieben ist.
Das Ordnen der Elemente des Vektorstromes A und des Vektorstromes B in die neuo Reihenfolge, die für den resultierenden Vektorstrom C angegeben ist, wird mit Hilfe des in Fig. 1 dargestellten Systems fortgeführt, wobei der zeitliche Ablauf in Tabelle 2 dargestellt ist. Dies führt zu einem geordneten Vektorstrom C, wie er in Tabelle 1 in hexadezimaler Kodierung dargestellt ist. Zur Erleichterung des Verständnisses dieser Beschreibung zeigt die Tabelle 3 die Vektorströme A, B und C ™ nach ihrer Umwandlung in eine Dezimalform.
- 13 -
209830/0696
TABELLE--: 1 .
HEX
> i
A = 0929,OOOO,FF29,32C4,0014,FDC8,FFFF,02F0,7FFF
> ■
B = 0355,FFOB,0008,1856,FFOB,0060,0000,FFFF,7FB1F
> ■
C = 0355,PF0B,0008,0929,0000,FP29i1856,PFOB,0060,0000,FFFF, 0014,PDC8,PFPP,02F0,7FFF
' TABELLE:: 3 ' -
DECIMAL
A = 2345,0,-215,12996,20,-568,-1,752,32767
B = 853,-245,8,6230,-2*15,96,0,-1,23767
c = 853,-245,8,2345,0,-215,6230,-245,96,0,-1,12996,20,-568,-1,
752,32767 ,
A 39 239 b · - 13 -
k-146
3o.12.71
209830/0696
- O 0929 2 TABELLE 2 -4 5 6 7
MAB 11 0929 0355 0000 N 3 0000 0000
MCD 13 0355 0929 FFOB 0008 1856
MQAGTC 0355 1 1
AB 15 © 1 0000 0000
CD 17 0000 0008 1856
0PX 19 FFOB 0929 0929
0PY 21 . 0929 0008 . 1856
QAGTC 35 1 FFOB 1 ® 1 Θ
L0R 23 0929 ® 0929 0929
S0R 25 0355 FFOB OOO8
EF 27 FFOB 0008
0355
10
12
13
MAB 11 0000 0 0 FF29 0 32C4 0 0014 1
MCD 13 FFOB I856 0000 FFOB FF29 FFOB 32C4 FFOB 0014
MQAGTC Ο929 FFOB FFOB FFOB FFOB
AB 15 0000 FF29 32C4 32C4
CD 17 1856 I856 1856 FFOB
0PX 19 ® © © ©
0PY 21
QAGTC 35 0 0 1
L0R 23 Ο929 1856 0000 . I856 FF29 32C4 1856
S0R 25 0000 FF29 I856
EF 27
A 39 239 b
k-lU6
3o.12.71
209830/0696
4$
TABELLE 2 - (Fortsetzung)
16 17 18 19 20 21 22 23
MAB 11 0014 0014 0014 0014
MCD 13 0060 0000 FFFF 7FFF
MQAGTC 1 1 1 1
AB 15 1 0014 '. 1 0014 1 0014 1 0014
CD 17 32C4 0060 32C4 0000 32 C 4 FFFF 32C4 7FFF
0PX 19 FFOB 32C4 0060 32C4 0000 32C4 FFFF 32C4
0PY 21 0060 0000 FFFF 7FFF
QAGTC 35 © (T) (T) ©
L0R 23
S0R 25
EF 27 FFOB 0060 0000 FFFF
26
28
29
30
AB 15
CD 17
0PX 19
0PY 21
QAGTC 35
L0R 23
S0R 25
EF 27
0014 7FFF 0014 7FFF
FDC8 7FFF FDC 8 7FFF
FFFF
7FFF
FFFF
7FFF
7FFF 32C4
7FFF
0014
7FFF
FDC8
7FFF
FFFF
32C4
0014
FDC8
MAB 11 0014 0 FDC8 0 FFFF 0 02F0 0
MCD 13 GARBAGE G G G
MQAGTC
02F0 7FFF 02F0 7FFF
FFFF
A 39 239 b k-146
3o.12.71
·" 15 "™
209830/0696
TABELLE 2 . (Fortsetzung)
32 33 3 4 35 36 37 38 39
MAB 11 7FFF
MCD 13 · G
MQAGTC
AB 15 0 7FFF 0
CD 17 7FFF 7FFF 7FFF
0PX 19 02F0 7FFF 7FFF
0PY 21 7FFF '
QAGTC 35 ®
L0R 23
S0R 25
EF 27 02F0
7FFF
A 39 239 b k-146 3o.12.71
- 16 -
209Ö30/0696

Claims (2)

  1. A 39 239 b -„ - ff -
    k-14& ■ ~T
    29.12.71
    Patentansprüche
    Rechensystem zur Verarbeitung von mehreren Funktionen mit jeweils mehreren Elementen, dadurch gekennzeichnet, dass Empfangseinrichtungen für die Funktionen vorgesehen sind, dass Vergleichseinrichtungen für die Elemente der Funktionen vorgesehen sind und dass in Abhängigkeit von den Vergleichsergebnissen arbeitende Einrichtungen zum Ordnen der Elemente der Funktionen zu mindestens einer neuen Funktion mit mehreren, in vorgegebener Weise geordneten Elementen vorgesehen sind.
  2. 2. Rechensystem nach Anspruch 1 zum Ordnen zweier Vektorströme, von denen jeder ein geordnetes Feld von Elementen umfasst, dadurch gekennzeichnet, dass erste Empfangseinrichtungen zum Empfangen des ersten Vektorstromes vorgesehen sind, dass zweite Empfangseinrichtungen zum Empfangen des zweiten Vektorstromes vorgesehen sind, dass Vergleichseinrichtungen zum Vergleichen der Elemente des ersten Vektorstromes mit den Elementen des zweiten Vektorstromes vorgesehen sind und dass in Abhängigkeit vori den Ergebnissen des Vergleichs der Elemente des ersten Vektorstromes mit"" den Elementen des zweiten Vektorstromes arbeitende Einrichtungen vorgesehen sind, welche den ersten und zweiten Vektorstrom in einen dritten Vektorstrom umordnen.
    - 18 -
    209830/0696
    A 39 239 b - l·» -
    k-lH6
    29.12.71
    3. Rechensystem nach Anspruch 1 zum Ordnen zweier Vektorströme, von denen jeder ein geordnetes Feld von Elementen umfasst, dadurch gekennzeichnet, dass erste Empfangseinrichtungen zum Empfangen des ersten Vektorstromes vorgesehen sind, dass, zweite Empfangseinrichtungen zum Empfangen des zweiten Vektorstromes vorgesehen sind, dass Auswahleinrichtungen vorgesehen sind, um zeitweilig ein Element des ersten Vektorstromes zu speichern, dass Einrichtungen vorge-P sehen sind, um zeitweilig ein Element des zweiten Vektorstromes zu speichern, dass Vergleichseinrichtungen vorgesehen sind, um die in den Auswahleinrichtungen bzw. den zweiten Zwischenspeichereinrichtungen gespeicherten Elemente zu vergleichen, und dass Einrichtungen zum Übertragen des kleinsten der miteinander verglichenen Elemente in einen dritten Vektorstrom vorgesehen sind.
    U. Rechensystem nach Anspruch 3, dadurch gekennzeichnet, dass Einrichtungen vorgesehen sind, um das grössere Element in einer der Zwxschenspeicherexnrxchtungen zu speichern.
    5. Rechensystem nach Anspruch 1 zum Ordnen zweier Vektorströ-" me, von denen jeder ein geordnetes Feld von Elementen umfasst, dadurch gekennzeichnet, dass erste Empfangseinrichtungen zum Empfangen des ersten Vektorstromes vorgesehen sind, dass zweite Empfangseinrichtungen zum Empfangen des zweiten Vektorstromes vorgesehen sind, dass ein erstes Operandenregister vorgesehen ist, um die Elemente des ersten Vektorstromes zeitweilig zu speichern, dass ein zweites Operanden-register vorgesehen ist, um die Elemente des
    - 19 -
    209830/0696
    A 39 239 b ■ . - iff -
    k-116 Λ<\
    29.12.71
    zweiten Vektorstroin.es zeitweilig zu speichern, dass Einrichtungen zum Vergleichen der Elemente in dem ersten und in dem zweiten Operandenregister vorgesehen sind und dass Einrichtungen vorgesehen sind, um in Abhängigkeit von dem Vergleich das kleinere der miteinander verglichenen Elemente in ein viertes Operandenregister zu übertragen und um das grössere der Elemente in ein viertes Operandenregister zu übertragen.
    2 0 9830/0696
    Leerseite
DE19712165730 1971-01-04 1971-12-30 Rechensystem Pending DE2165730A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10362971A 1971-01-04 1971-01-04

Publications (1)

Publication Number Publication Date
DE2165730A1 true DE2165730A1 (de) 1972-07-20

Family

ID=22296181

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712165730 Pending DE2165730A1 (de) 1971-01-04 1971-12-30 Rechensystem

Country Status (5)

Country Link
US (1) US3775753A (de)
DE (1) DE2165730A1 (de)
FR (1) FR2121225A5 (de)
GB (1) GB1375029A (de)
NL (1) NL7118041A (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001787A (en) * 1972-07-17 1977-01-04 International Business Machines Corporation Data processor for pattern recognition and the like
US4030077A (en) * 1975-10-16 1977-06-14 The Singer Company Multistage sorter having pushdown stacks for arranging an input list into numerical order
US4286330A (en) * 1976-04-07 1981-08-25 Isaacson Joel D Autonomic string-manipulation system
US4293920A (en) * 1979-09-04 1981-10-06 Merola Pasquale A Two-dimensional transform processor
US4288858A (en) * 1979-10-01 1981-09-08 General Electric Company Inverse two-dimensional transform processor
NL8201057A (nl) * 1982-03-15 1983-10-03 Philips Nv Inrichting voor het serieel fuseren van twee geordende lijsten tot een enkele geordende lijst.
US4890220A (en) * 1984-12-12 1989-12-26 Hitachi, Ltd. Vector processing apparatus for incrementing indices of vector operands of different length according to arithmetic operation results
JP3070744B2 (ja) * 1987-04-10 2000-07-31 株式会社日立製作所 ベクトル処理装置
US6424969B1 (en) 1999-07-20 2002-07-23 Inmentia, Inc. System and method for organizing data
MXPA02000660A (es) * 1999-07-20 2003-07-21 Primentia Inc Metodo y sistema para organizar datos.
US6944619B2 (en) 2001-04-12 2005-09-13 Primentia, Inc. System and method for organizing data
US20040158561A1 (en) * 2003-02-04 2004-08-12 Gruenwald Bjorn J. System and method for translating languages using an intermediate content space

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB747811A (en) * 1950-09-29 1956-04-18 Standard Telephones Cables Ltd Improvements in or relating to electrical information storage circuits
US2901732A (en) * 1954-06-28 1959-08-25 Univ California Electronic sorter
US3248528A (en) * 1958-07-25 1966-04-26 Litton Ind Of California Simple general purpose digital computer
US3311892A (en) * 1963-09-30 1967-03-28 Gen Precision Inc Sorting system with two-line sorting switch
US3343140A (en) * 1964-10-27 1967-09-19 Hughes Aircraft Co Banked memory system
US3380029A (en) * 1965-04-09 1968-04-23 Applied Data Res Inc Sorting system
US3541516A (en) * 1965-06-30 1970-11-17 Ibm Vector arithmetic multiprocessor computing system
US3399383A (en) * 1965-07-26 1968-08-27 Philip N. Armstrong Sorting system for multiple bit binary records
US3428946A (en) * 1965-08-26 1969-02-18 Goodyear Aerospace Corp Means for merging data
US3440611A (en) * 1966-01-14 1969-04-22 Ibm Parallel operations in a vector arithmetic computing system
US3508204A (en) * 1966-10-31 1970-04-21 Ibm Recirculating data storage system
US3509542A (en) * 1967-08-15 1970-04-28 Sperry Rand Corp Digital vector generator
US3573851A (en) * 1968-07-11 1971-04-06 Texas Instruments Inc Memory buffer for vector streaming

Also Published As

Publication number Publication date
NL7118041A (de) 1972-07-06
GB1375029A (de) 1974-11-27
US3775753A (en) 1973-11-27
FR2121225A5 (de) 1972-08-18

Similar Documents

Publication Publication Date Title
DE2846117C2 (de) Datenprozessor
DE2934971C2 (de) Nach dem Fließbandprinzip arbeitender Zentralprozessor
DE1499722C2 (de) Einrichtung zur Modifizierung von Informationswörtern
DE1933685C3 (de) Mehrere Programme simultan verarbeitende Datenverarbeitungsanlage
DE1549523B2 (de) Datenverarbeitungsanlage
DE2165730A1 (de) Rechensystem
DE4334294C1 (de) Prozessor für Zeichenketten variabler Länge
DE1197650B (de) Parallel-Addierer
DE2758151A1 (de) Einrichtung zum sortieren von datensaetzen
DE3400723A1 (de) Vektorprozessor
DE2758130C2 (de) Binärer und dezimaler Hochgeschwindigkeitsaddierer
DE2617485C3 (de) Schaltungsanordnung für Datenverarbeitungsanlagen zur Abarbeitung von Mikrobefehlsfolgen
DE3543471C1 (de) In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen
DE2245284A1 (de) Datenverarbeitungsanlage
DE2038123C3 (de) Schaltungsanordnung zur logischen Verknüpfung
DE1524181B2 (de) Auswahlvorrichtung fuer ein und ausgabegeraete einer daten verarbeitungsanlage
DE3018509C2 (de) Schieberegister
DE2321200A1 (de) Einrichtung zur durchfuehrung boolescher verknuepfungen
DE2725614A1 (de) Datenverarbeitungsanlage mit einer anordnung fuer einen schnellen und normalen befehlsaufruf
DE2633155A1 (de) Einrichtung zur erzeugung zeitdefinierter steuersignale
DE2210541A1 (de) Polantatshalteverriegelungsanordnung mit einem gemeinsamen Anschluß fur die Daten Eingabe Ausgabe, insbesondere für datenverarbeitende Systeine
DE1774771A1 (de) Anordnung,um wechselweise eine Addition oder eine aus einer Anzahl logischer Funktionen zwischen den Inhalten einer Stelle zweier Binaerworte durchzufuehren
DE3426902A1 (de) Schaltungsanordnung zum konfigurieren von peripherieeinheiten in einer datenverarbeitungsanlage
DE2003832A1 (de) Binaeres Universalregister,insbesondere Zaehl- und Komplementierregister
DE3246212A1 (de) Steuereinrichtung mit gespeichertem programm