DE2200456A1 - Datenverarbeitungsanlage - Google Patents

Datenverarbeitungsanlage

Info

Publication number
DE2200456A1
DE2200456A1 DE19722200456 DE2200456A DE2200456A1 DE 2200456 A1 DE2200456 A1 DE 2200456A1 DE 19722200456 DE19722200456 DE 19722200456 DE 2200456 A DE2200456 A DE 2200456A DE 2200456 A1 DE2200456 A1 DE 2200456A1
Authority
DE
Germany
Prior art keywords
computer
control
control circuit
output
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722200456
Other languages
English (en)
Other versions
DE2200456B2 (de
DE2200456C3 (de
Inventor
Tretter Larry Leeroy
Beyers Billy Wesley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2200456A1 publication Critical patent/DE2200456A1/de
Publication of DE2200456B2 publication Critical patent/DE2200456B2/de
Application granted granted Critical
Publication of DE2200456C3 publication Critical patent/DE2200456C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/37Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing

Description

73"?5 -71/Kö/S
RCA JocVet Va.: 63,514
Convention Date:
January 7,· 1971
nc/ Corporation, New York, N.Y., V.
Datenverarbeitungsanlage
Die Erfindung?" betrifft eine Datenverarbeitungsanlage mit η Datenversrbeitungseinheiten und einem sämtlichen Einheiten gemeinsamen Übertragungskanal zum Verkehr zwischen ihnen.
Die Datenverarbeitungseinheiten xverden nachstehend allgemein als "Computer" bezeichnet, obwohl sie nicht unbedingt Rechenoperationen mit den Daten, die sie verarbeiten, vornehmen müssen» Beispielsweise kann ein solcher Computer lediglich Daten speichern, die er von anderen Computern empfängt oder an andere Computer weiterleitet, die ihrerseits Datenrechnungen durchführen und/oder Datenanzeigen liefern können.
Bei einem computergesteuerten herstellungsverfahren können mehrere Computer dazu verwendet, werden, ,-jeweils einen anderen Verf ahrensschritt zu steuern. "/enn die Verfahrensschritte voneinander abhängig sind oder aufeinander abgestimmt werden müssen, ist es häufig notwendig, daß ein Computer mit einem anderen in Verbindung tritt oder verkehrt, um beispielsweise Einstellungen anzuzeigen, die im Zuge des Herste! lii-.psverf ahrens vorgenommen werden müssen. i:ei einer derartigen /ilLage '-rann ein gemeinsamer Kanal für die Handhabung allen solchen Verkehrs vorhanden sein, und dabei darf nicht mehr als ,jeweils immer nur ein Computer Informationen über don Kanal übertragen. Folglich muil eine Einrichtung vorgesehen
209830/1028
ζ - 22Ü0A56
sein, die jedem Computer anzeigt, wenn der Übertragungskanal be legt ist und wenn ein Computer, der Zugang zum Kanal haben will, Informationen über den Kanal übertragen kann.
Manchmal ist es bei einer solchen Anlage notwendig, zusätzliche Computer in das System einzuschalten oder in manchen Fällen Computer aus dem Festem auszuschalten. Es müssen daher Maßnahmen getroffen werden, damit dies schnell und· wirtschaftlich geschehen kann, während die Computer nach wie vor erkennen können, wann der Übertragungskanal belegt und wann er frei ist. Ferner sollte die für jeden Computer erforderliche Programmierung '-eine umfangreichen Änderungen erfordern, wenn Computer in das System eingeschaltet oder aus dem System ausgeschaltet werden.
Der Erfindung liegt die /ufgabe zugrunde, eine I'atenverar ■ beitungsnnlage mit mehreren Computern zu schaffen, die den obigen Forderungen in verhältnismäßig einfacher und wirksamer V/eise genügt .
Zur Lösung dieser Aufgabe ist eine Oatenverarbeitungsanlage der eingangs genannten Art erfindungsgemäß dadurch gekennzeichnet, daß an jede Datenverarbeitungseinheit je eine Steuerschaltung mit einem Steuersignaleingang angeschlossen ist; daß mindestens in der ersten, zweiten ... (n-l)ten Steuerschaltung jeweils eine Einrichtung vorgesehen ist, die bei Empfang eines Steuersignals ein entsprechendes Steuersignal an einem Ausgang erzeugt, der an den Eingang der nächsten Steuerschaltung, in einer vorbestimmten Reihenfolge 1, 2...n, angeschlossen ist; und daß in jeder Steuerschaltung eine Einrichtung vorgesehen ist, die als Antwort auf ein Zugang zum Übertragungskanal verlangendes Anforderungss i.gnal von der dazugehörigen Datenverarbeitungseinheit dieser bei Empfang eines Steuersignals anzeigt, daß der Zugang für sie frei ist, und die in mindestens der ersten, zweiten ... (n-l)ten Steuereinheit außerdem verhindert, daß das entsprechende Steuersignal am Ausgang erzeugt wird, ehe das Intervall, wo die Fetreffende Datenverar bed tunjEtseinhe.it Zugang zum Ühert ragungsfanal hat, beendet ist.
Es sind also η SteuerschnLtungen vorgesehen, deren jede je weils an einen anderen Computer angeschlossen ist. Die j te
209830/ 1028
Steuerschaltung ist mit einem Eingang an den Ausgang der (j-l)ten Steuerschaltung und mit einem Ausfanp an den Eingang der (j+l)ten Steuerschaltung angeschlossen, wobei 3 = 2, 3··.(η-1). Die in mindestens jeder mit Ausnahme der η-ten Steuerschaltung vorgesehene Einrichtung liefert bei Empfang eines Steuersignals an ihrem Eingang ein entsprechendes Steuersignal an ihren Ausgang und von dort zum nächsten Computer, wenn der eigene Computer keinen Zugang oder nicht mehr Zugang zum Übertraguneskanal braucht. Die erste (j=l) Steuerschaltung empfängt, ebenfalls an einem Eingang ein Steuersignal und ist mit einem Ausgang an den Eingang der nächsten (j=2) Steuerschaltung angeschlossen, um diese unter den gleichen Voraussetzungen wie bei den anderen Steuerschaltungen mit einem entsprechenden Steuersignal zu beliefern. Für den zyklischen oder Schleifenbetrieb ist der Eingang der ersten (3=1) Steuerschaltung an einen Ausgang der letzten (3=n) Steuerschaltung angeschlossen, so daß die erste Steuerschaltung von der letzten Steuerschaltung das Steuersignal empfängt, wobei für 3=1,2...η jede 3-te Steuerschaltung mit ihrem /usgahg an den Eingang der j$l-ten Steuerschaltung angeschlossen ist, wobei $ Modulo-η-Addition bedeutet.
Die Erfindung wird nachstehend an Hand der Zeichnungen im einzelnen erläutert. Es zeigen:
Figur 1 ein Blockschaltschema einer erfindungsgemäßen Datenverarbeitungsanlage ;
Figur 2 ein Blockscheltschema einer Ausführungsform einer Steuerschaltung der Anlage;
Figur 3 ein Diagramm, das in der Steuerschaltung nach Figur auftretende Signalverlaufe wiedergibt;
Figur 4 ein Blockschaltschema einer anderen Ausführungsform der erfindungsgemäßen Datenverarbeitungsanlage; und
Figur 5 ein Blocl'scbaltschema einer anderen, für die Anlage nach Figur /? bestimmten Ausführungsform der Steuerschaltung.
Die in Figur 1 gezeigte Datenverarbeitungsanlage hat beispielsweise fünf Datenverarbeitungseinheiten oder Computer, bezeichnet mit Computer 1Cr. 1...Computer T1r. 5· Die verwendeten
209830/1028
H - 22ÜÜ456
Computer können ζ.3. Einheiten vom Typ PDP -8 und/oder vom Typ RCA Model I'o. 1(00 sein. Sie sind sämtlich an einen gemeinsamen 'Jbertragungskanal (Sammelleitung) 10 angeschlossen, und es ist nicht möglich, daß zwei oder mehr Computer gleichzeitig· über den Ibertragungskanal übertrafen .
Erfindungsgemäß sind eine der /ηzahl der Computer entsprechende /nzahl von Lop.i!;-Steuerschaltunpen 1? -1, 12 2... 1/5 vorgesehen, deren jede jeweils über ein Mehrleiterkabel an einen anderen der Computer angeschlossen ist. Jede Steuerschaltung hat einen Eingang 14 (Hl, Id-2 usw.), an dem sie einen Eingangsimpuls PT emptängt, und einen Ausgang \( (lC-l, 16-2 usw.), an dem sie einen Ausgangsimpuls PO erzeugt. Der Ausgang IC ist jeweils an den Eingang 14 der nächsten Steuerschaltung axigeschlossen. Mnthemat isch ausgedrückt, ist der Ausgang jeder j-ten Steuerschr.lt.unf an den Eingang der jfrl-ten Steuerschaltung angeschlossen, wobei β "odulo-Addition bedeutet und j = l, 2, .?, 4, 5· nie einzelnen Steuerschaltungen sind identisch aufgebaut, so daß nur eine von ihnen be schrieben zu werden braucht. Sie ist in rigur 2 gezeigt.
Die Steuerschaltung nach Figur 2 enthält einen Impulsgenera tor 17 mit einer 50-Mi!<:rosekunden-Verzögerungseinrichtuiig 18, beispielsweise einer Verzögerungsleitung, und einem xO^/0^C'v Glied 20. Dieser Impulsgenerator erzeugt einen Ausgangsimpuls ..'· (und dessen Komplement A) nur dann, wenn der Eingangsimpuls am Eingang 14 länger als ein gegebenes Intervall, im vorliegenden Fall 50 Mikrosekunden, ist. Impulse, die kürzer sind, werden als Störimpulse oder -zacken angesehen.
Das Ausgangssignal Λ des NOR-Gliedes gelangt zu einem Impuls generator 22. Dieser spricht auf die Iünterflanke des Impulses Λ an und erzeugt einen Ausgangsimpuls P, mit einer Dauer von ^O Mikrosekunden. Der Ausgangsimpuls E gelangt zum einen Eingang eines UND-Gliedes 24, das an seinem zweiten Eingang das Ausgangs signal D eines JK-Flipflops ?,(> empfängt. Das Ausganpssignal F des UND-Gliedes 24 wird, falls anwesend, einem ODLii-Glied 2 8 zügel ei tet. Dieses liefert seinen Ausgangsimpiis G an einen Impulspenera tor 30.
209830/1021
- s 22ÜÜ456
Das ODEIl-Ausgangssignal J. des NOR/ODEil-Gliedes 20 gelangt zu einem Impulsgenerator 32. Dieser erzeugt bei Empfang der Vorderflanke des Signals Λ einen negativ gerichteten Impuls B mit einer Dauer von 50 '"anosekunden. Dieser kurze Impuls Π gelangt zum einen Eingang eines NOR-Gliedes 34, dessen zweitem Eingang RU eine Gleichspannung zugeführt ist, die negative Polarität hat, wenn der an die betreffende Steuerschaltung angeschlossene Computer arbeitet. Das Ausgangssignal C des ^OR-Gliedes 34 ist dem C-Eingang (Takteingang) des Flipflops 26 zugeführt.
Das JK-Flipflop 26 arbeitet nach der folgenden Funktionstabelle, worin der "nächste Zustand" derjenige Zustand ist, den das Flipflop bei Empfang des nächsten Impulses C=I annimmt, und worin φ "nichtbeachten" bedeutet.
Anfangszustand nächster Zustand
I) D SJ SK D D
(1) 1 0 0 0 1 0
(2) 0 1 0 0 0 1
(3) 4 φ 0 1 0 1
(4) φ 1 0 1 0
(5) 0 1 1 1 1 0
1 0 1 1 0 1
Zusätzlich hat das JK-Flipflop 26 einen Rücksetzeingang. Bei Empfang eines negativen Impulses an diesem Eingang wird das Fli'jflop, wenn kein Tmpuls C=I anwesend ist, rückgesetzt (D=O, D=- 1).
Es sei angenommen, daß im Betrieb der Steuerschaltung nach Figur 2 der an sie angeschlossene Computer Zugang zum gemeinsamen obertragungskanal 10 in Figur 1 wünscht. In diesem Fall ist RU
2 09830/1028
- C
220Ü456
negativ, was anzeigt, daß der Computer läuft oder arbeitet. Durch diese negative Spannung wird das UMD-Glied 34 voraktiviert (ansprechbereit gemacht) . Das JK-Flipflop ist am Ende des letzten Übertragungsintervalls dieses Computers rücJrgesetzt worden, so daß D=O und D=I. Der Computer beliefert außerdem das JK-Flipflop mit den Signalen SJ=I, SK=O und hält SJ=I sowie SK=O aufrecht. Der Zustand des Flipflops 26 entspricht daher der Zeile (4) der Funktionstabelle, jedoch mit D anfänglich l,so daß das UND-Glied 24 voraktiviert ist.
Es sei jetzt angenommen, daß am Eingang 14 ein negativ gerichtetes· Signal PI von 200 Mikrosekunden erscheint. (Für die nachstehende Erläuterung sind sowohl Figur 2 als auch Figur 3 heranzuziehen.) Nach der durch die Verzögerungsleitung 18 bewirkten Verzögerung von 50 Mikrosekunden wird das Verknüpfungsglied 20 aktiviert, so daß A positiv und A negativ werden, wie in Figur 3 gezeigt. Bei Empfang der Vorderflanke des Impulses A erzeugt der Impulsgenerator 32 einen negativen Impuls B, wie in Figur 3 gezeigt. Das NOR-Glied 34 ist durch die negative Spannung RU voraktiviert, so daß es durch die negative Impulszacke bei B aufgetastet wird und einen positiv gerichteten Ausgangsimpuls C erzeugt. Dieser positive Ausgangsimpuls setzt das Flipflop 26, so daß D=I und D=O werden. Das Signal D=O sperrt das UND-Glied 24. Das Signal D=I wird zum Computer zurückgeleitet und signalisiert diesem, daß der Zugang zum Übertragungskanal für ihn frei ist.
Der vom Verknüpfungsglied 20 (oberer Teil von Figur 2) erzeugte Impuls A gelangt zum Impulsgenerator 22. Jedoch erzeugt dieser erst dann einen Ausgangsimpuls, wenn die Hinterflanke (die negativ gerichtete Flanke) des Impulses A auftritt. Zum Zeitpunkt tj (Figur 3) ist D negativ und dadurch das UND-Glied 24 gesperrt worden. Der negative Impuls E tritt zum Zeitpunkt to, d.h. 1 50 Mikrosekunden später auf. Der Impuls E trifft daher beim UM) -Glied 24 ein, nachdem dieses gesperrt, worden ist, so daß das UND Glied 24 keinen Ausgangsimpuls erzeugt.
Wie bereits erwähnt, zeigt das dem Computer zugeleitete Sip nal D=I dem Computer an, daß der ÜbertragungsK-anal 10 für Ihn
209830/1021
frei ist. Der Computer Überträgrfc seine Informationen, indem er über den ilbertragungskanal einen Code sendet, der von demjenigen Computer, mit dem er in Verkehr zu treten wünscht, erkannt wird. Handelt es sich bei der Steuerschaltung nach Figur 2 beispielsweise um die Steuerschaltung 12-1 des Computers 1, sojkann der Computer 1 über den Übertragungskanal den Kennunpscode für den Computer 4 senden. Dieser Code viird vom Computer Δ er'rannt, der daraufhin während eines passenden Tluteri-rechungsintervalls dem Computer 1 rückmelden kann, daß er für den Verkehr mit ihm bereit ist.
Anschließend führen die beiden Computer ihren Verkehr miteinander durch, was im allgemeinen in einem kurzen Zeitintervall, beispielsweise in einer Sekunde oder weniger geschieht, und nach beendetem Verkehr meldet der Computer 1 seiner Steuerschaltung, daß er den Übertragungskanal nicht mehr benötigt. Zu diesem Zweck schickt er ein Signal ST=I an das ODER-Glied 28. Der Impuls ST kann, obwohl dies nicht kritisch ist, eine Datier von z.B. 10 Kikrc> Sekunden haben. Bei Empfang dieses Impulses erzeugt das ODER-Glied 28 einen .Ausgangsimpuls von gleicher Dauer, Der Impulsgenerator 30 spricht auf die Hinterflanke dieses Impulses an und erzeugt einen negativ gerichteten /usgangsimpuls PO, der ungefähr die gleiche Dauer und Amplitude wie der Impuls PI hat. Dieser Impuls PO gelangt über die Steuerverbindung zum Eingang 14 der Steuerschaltung des nächsten Computers.
Wenn der Computer den Übertragungskanal freizugeben wünscht, schickt er außerdem an das JK-Flipflop 26 ein Rucksetzsignal, das zeitlich ungefähr mit dem Signal ST zusammenfällt. Durch dieses Signal wird das Flipflop 26 rückgesetzt (D wird 0 und D wird 1). Vachdem das Flipflop rückgesetzt ist, wird es vom Computer mit den Signalen SJ=O, SK=I beschickt. Rei Signalen dieser Werte und bei D=O, D=I befindet sich das Flipflop 26 in einem Zustand, in dem eine etwaige Änderung des Wertes von C keinen Einfluß auf den Zustand des Flipflops hat (Zeile 3 der obigen Funktionstabelle).
Es sei .jetzt angenommen, daß die Steuerschaltung sich in dem soeben erläuterten Zustand befindet und der Impuls PI an ihrem
209830/102·
B 22ÜÜA56
Eingang 14 eintrifft. Jetzt v/erden, wie mvor, die Signale P, n und C erzeugt. Jedoch wird durch das Signal C das Flipflop 2( nicht gesetzt, und T) bleibt J, s-> dr.fi das U> D-Glied ?.t\ vora':tiviert ist. J'as Signal / wird erzeugt, wie ii1 Figur 3 gezeigt, und bei Empfang· der Hinterflanbie dieses Impulse? erzeugt der Irapulfgenerator 2 2 einen positiven Impuls *^ mit ei'^r Dauer von 3O rJiVrose künden. Dadurch wird das ü'·" 1^-Glied 0S auf getastet, so daß es einc:i Impuls F erzeugt. ~*e3 Empfang dieses Impulses erzeugt das ODEi-Glied 28 einen Impuls G, der die eleiche Dauer hat wie der Impuls Γ: und zeitlich ungefähr mit diesem zusammenfällt, -"»ei ^mpfrnf: der Hirn erflan're des Impulses E erzeugt der Trnpiilspeiierator ,70 einen /uis/r?.nftsimpuls PO. In diesem Fall ist die Vorderflan'-e des ;'us franjirsimpulses PO p;erenüber der Vorderflrn'-:e des Einpanpsimpul fps PI um 2 30 Hi'irosehunden verzöfert.
p.ei der oben beschriebenen Ausführunfsform der Dai: e^vorarbei tunpsanlafre können sogenannte nr>ytes", d.h. Informrtionseinlieiten, von Computer zu Computer parallel über einen Mehrleiterkanal über tragen werden, oder der Übertra/icunirs'.zrnrl 10 bann nur einen ei:; zigen Leiter (mit i^rd - oder l'asserüc'.leitunf) für die serielle ,bertrapunfr von pits haben. Eine dritte ' '-ορΊ ichbei t ist in ''i.nur veranschaulicht. Hier werden sowohl die ?teuerinformat i men als auch die "aten, die eiri Computer an den ■ ichsten .-u schic'aMi wünscht, filter die pleiche Steuerleitunr (vdoderum mdt Tasserüc' leitung) übertrafen. Tei dieser /nlafc empfängt dei" ;j te Computer seine Daten vom jQl -ten Computer und überträgt an den jib ten Computer. Sowohl bei den Steuerdaten als auch bei der Information laufen sämtliche Signale über die Logik-Steuerschaltungen 12 la, 12-2a usw.
Eine typische .Steuerschaltung ist in Figur 5 gezeigt. Vie bei der zuvor beschriebenen Anlage sind die verschiedenen I ojvi k Steuerschaltungen 12-la, 1? 2a usw. identisch, so daß nur eine von ihnen im einzelnen erläutert wird. Außerdem sind die.jenigen LIe mente in der Steuerschaltung nach Figur 5» die in ihrer Arbeit s weise und ihrem Aufbau den entsprechenden Elementen in Figur . gleichartig oder sehr ähnlich sind, mit den gleichen oder ähnlichen Hezugszeichen bezeichnet.
209830/1021
9 22ÜÜ456
Bei der Steuerschaltung nach Figur 5 ist an den Signaleingang 14 ein Signrlübersetzer 50 angeschlossen. (Eine ähnliche Anordnung wie hier und bei 68 in Figur 5 kann auch in der Steuerschaltung: nach Figur 2 vorgesehen sein, ist dort wegen der besseren Jbersichtlichl-eit ,-jedoch nicht gezeigt.) Der Signalübersetzer kann eine handelsübliche Einheit wie ein Modem (Modulator-Demodulator) oder dereleichen sein und hat den Zitfeck, beispielsweise ein niederfrequentes Tonsignal in eine Gleichspannung zu übersetzen.
Der Ausgang 14a des Signal Übersetzers ist an ein Eingangsschieberegister 52 sowie an einen Taktimpulsgeber 54 angeschlossen, Dieser Ausgang 14a führt normalerweise während der Intervalle zwischen der übertragung von Bytes einen einer "1" entsprechenden Spannungswert. Bei Eintreffen des stets den V/ert "0" habenden ersten ?'its eines seriell empfangenen Bytes xtfird der Taktimpuls geber 54 aktiviert. Danach erzeugt er diejenige Anzahl von Schiebe impulsen, die zum Einschieben der seriell empfangenen M+l Bits des Tytes in das Schieheregister 52 benötigt wird, und schaltet dann al;. Fs gibt auch verschiedene andere Möglichkeiten für die /'usb i.ldung des Taktimpulsgeber.s. Ho kann er in der »Veise freilaufend oder .selbstkippend ausgeführt sein, daß er durch die erste "0" eingeschaltet wird und abschaltet, nachdem er die für die AuffüLlung des Schieberegisters 52 mit den M+l Bits eines Bytes erforderliche; Anzahl von Taktimpulsen erzeugt hat. Oder der Taktimpulspeber 54 kann die für das Einschieben der Pits in das Schieberegister benötigten Taktimpulse von den aufeinanderfolgenden 1JiLs selbst ableiten (Selbsttaktgabe). Als dritte Möglichkeit kann der Taktimpulsgeber durch ein Signal abgeschaltet werden, das vom Schieberegister 52 erzeugt wird, wenn dieses voll ist. Dies kann in der Weise geschehen, daß das Schieberegister 52, nachdem ,sein I ilialt an das i'egister 58 übertragen ist, stets auf eine "1" in sämtlichen Stufen rüc'cgestellt wird und daß die erste "0", weiche die letzte .Stufe erreicht, erfaßt wird. Diese letztere Möjg lichkeit ist in Figur 5 schematisch durch die Rückkopplungsleitung 5 5 angedeutet,,
M kann irgendeine passende Zahl, beispielsweise 6 oder 8
209830/ 1028
22ÜÜA56
oder dergl. sein. Das zusätzliche ^it (wegen dessen ,jedes Register eine Kapazität M+l statt M hat) ist stets eine "0", entsprechend dem Wert des ersten Bits, und diese "0" wird dazu verwendet, den Taktimpulsgeher 54 einzuschalten.
Die Steuerstufe 5^ nimmt wahr, wenn das Register 52 voll ist. Dies kann am einfachsten in der oben erwähnten Weise geschehen, d.h, indem das Register 52 jedesmal, wenn ein Wort von 52 nach 58 übertragen ist, auf eine "1" in sämtlichen Stufen rückgestellt und dann die erste "0", die die letzte Registerstufe erreicht, erfaßt wird. Als Antwort darauf oder auf irgendeine andere Anzeige, daß das Register 52 voll ist, liefert die Steuerstufe 5<3 einen Übertragungsimpuls A von z. Fj. 150 MikroSekunden an die Eingangsschleusen des Ausgangsschieberegisters SS, woraufhin die im Eingangsschieberegister 52 gespeicherten M+l Pits zum Ausgangsschieberegister übertragen werden.
Das Ausgangsschieberegister ist an einen M+l-Bit-Decodierer 60 angeschlossen, dessen Ausgang 6?. an einen Impulsgenerator 3-angeschlossen ist. Der Decodierer 60 erzeugt eine Ausgangsgröße "0", wenn in ihm ein Steuerbyte aus M+l Bits gespeichert ist und wenn er durch den Impuls A von der Steuerstufe aktiviert wird. Das Steuerbyte zeigt der Steuerschaltung an, daß der dazugehörige Computer über den gemeinsamen Übertragungskanal verkehren kann, d.h. es erfüllt in der Anordnung nach Figur 5 die gleiche Funktion wie das Signal PI bei der Zuordnung nach Figur 2.
Die Stufen 32, .34, 2o, 24 und 22 sind den gleichbezifferten Stufen der Anordnung nach Figur 2 analog. Schließlich enthält die Steuerschaltung nach Figur 5 einen Taktimpulsgeber frC zum Verschiß ben der im Register 58 gespeicherten Bits zum Ausgang 16 über einen Signalübersetzer 68, der dem Signalübersetzer 50 analog ist.
Im Betrieb der Steuerschaltung nach Figur 5 sei angenommen, daß der an diese Steuerschaltung angeschaltete Computer Zugang zu dem aus einer Einzelleitung bestehenden Übertragungskanal wünscht·. In diesem Fall ist iltJ negativ, was anzeigt, daß fler Computer arbeitet, und durch diese negative Spannung wird das Verknüpfungs-
209830/1028
- lx - 220U456
glied 34 voraktiviert. Das JK-rlipflop 2 υ ist vom betreffenden Computer am Ende des letzten ubertragungsintervalls rückgesetzt worden, so daß D=O und D=I. Der Computer beliefert außerdem das JK-Flipflöp mit den Signalen SJ=I, SK=O und hält diese Signale auf diesen Vierten. Der Zustand des Flipflops 26 ist daher wie in Zeile (4) der Funktionstabelle, iedoch mit anfänglich D=I, so daß das U*rD-Glied 24 voraktiviert ist.
Es sei angenommen, daß ;jetzt der Steuercode, der anzeigt, daß der Übertragungskanal verfügbar ist, am Eingang 14 einzutreffen beginnt. Der Signalübersetzer 50 übersetzt diesen seriellen Code in seriell auftretende Impulse am Ausgange 14s. Der erste Impuls dieses Codes entspricht einer "0", und die übrigen Impulse können irgendeinem beliebigen, im voraus festgesetzten Code entsprechen. Der M+1-Bit-Becodierer 60 spricht auf diesen Code an.
Das erste Bit dieses M+l-Bit-Bytes schaltet den Taktimpuls geber 54 ein, woraufhin die aufeinanderfolgenden Bits in das Eingengsschieberegister 52 eingeschoben werden. Das erste Pit wird, wenn es in der letzten Stufe des Schieberegisters eintrifft, dem Taktimpulsgeber 54 zugeleitet, so daß dieser abschaltet, und es gelangt außerdem zur Steuerstufe 5(} so daß diese einen Ubertragungsimpuls erzeugt. Dieser Impuls bewirkt, daß die im Eingangsschieberegister 52 gespeicherten Pits zum Ausgangsschieberegister 53 sowie über die Leitungen 69 zum Computer übertragen werden.
Der Decodierer 60 nimmt die Anwesenheit des Steuercodes im Ausgangsschieberegister 58 wahr. Bei Auftreten des Aktivierungs-, signals A und des Steuercodes wird das Signal A in der Leitung negativ, entsprechend der negativ gerichteten Flanke des Signals L in Figur 3. Daraufhin erzeugt der Impulsgenerator 32 eine negative Impulszacke B, während das Verknüpfungsglied 34 eine positiv gerichtete Impulszacke C erzeugt, wie in Figur 3 gezeigt.
Wie oben erwähnt, befindet sich das Flipflop 26 anfänglich im rückgesetzten Zustand (D=O, D~=l) und SJ=I, SK=O. Der positive Impuls C bewirkt daher eine Umschaltung des Flipflops, d.h. D wird "1" und T) wird 11O". All dies geschieht zum Zeitpunkt t1 in
209830/1028
22ÜÜA56
Figur 3. Das UND-Glied 24 wird daher gesperrt. 150 Mikrosekunden später erzeugt der Impulsgenerator 22 den positiven Impuls E, der sich jedoch nicht auswirkt, da das Verknüpfungsglied 24 durch D=O gesperrt ist.
Das Signal D=I zeigt dem Computer an, daß er den Steuercode "eingefangen" hat und über den Jbertragimgskanal verkehren kann. Der Computer löscht daraufhin als erstes das Ausgangsschieberegister und übergibt dann das erste Byte, das er zu übertragen wünscht, über die Leitungen tO direkt an das Ausgangsschieberegister 58. Gleichzeitig schickt der Computer ein Signal über die Leitung 70 zum Taktimpulsgeber 66, der daraufhin das erste P-yte der Information bitweise seriell vom Ausgangsschieberegister über den Signal übersetzer zum Ausgang If, der an den IJbertragungskanal angeschlossen ist, schiebt. Der Taktimpulsgeber 66 kann so beschaffen sein, daß er jedesmal, wenn ein Byte übertragen werden soll, eingeschaltet wird und, nachdem er eingeschaltet ist, nur diejenige Anzahl von Impulsen, die für das Herausschieben eines Bytes aus dem Register gebraucht werden, erzeugt und dann abschaltet. (Auch andere Möglichkeiten sind gegeben.)
Der Computer sperrt außerdem die Übertragungssteuerung, indem er für die Dauer der Nachrichtenübertragung die Leitung 71 mit einer "0" beaufschlagt. Dies verhindert, daß übertragene Information nach Durchlaufen der Schleife wieder in das Ausgangsschieberegister 58 einläuft (siehe Figur A4).
Der obige Vorgang dauert, Byte für Byte, solange an, bis die Übertragung beendet ist. Sodann übergibt der Computer das Steuer code-Byte über die Leitungen 69 an das Ausgangsschieberegister. Gleichzeitig nimmt er die Rücksetzung des JK-Flipflops 26 vor und beliefert das Flipflop mit den Signalen SJ=O, SK=I. Dies lint r*.ur Folge, daß das Flipflop 26 im rüclgesetzten Zustand bleibt, d.h. D unabhängig davon, was mit C geschieht, gleich "1" bleibt. Wenn das letzte Bit des Steuercodes aus dem Ausgangsschieberegister 5^ herausgeschoben ist, aktiviert der Computer die Steuerstufe durch Beaufschlagen mit einer "1" über die Leitung 71.
Wenn der zur Steuerschaltung nach Figur 5 gehörige Computer
209830/ 1028
bei Empfang eines Steuercodes nicht über den Übertragungskanal zu verkehren wünscht, schickt er diesen Steuercode nach einem kurzen Verzögerungsintervall zurück. Der Steuercode wird in der bereits beschriebenen Weise vom Register 52 empfangen und zum Ausgangsschieberegister 58 übertragen. Das JK-Flipflop ist am Ende des letzten Übertragungsintervalls rückgesetzt worden, und wenn der Computer nicht zu verkehren wünscht, sind SK=I und SJ=O. Somit ist und bleibt D=I, so daß das Verknüpfungsglied 24 voraktiviert ist, obwohl der Decodierer CO bei Empfang des Steuercodes ein negatives Ausgangssignal A erzeugt und der Impulsgenerator 32 zum Zeitpunkt t1 den negativen Impuls B erzeugt. Der Impulsgenerator 22 erzeugt anschließend den Ausgangsimpuls E, wie in Figur 3 gezeigt, und das UND-Glied 24 erzeugt den Impuls F, der den Taktimpulsgeber einschaltet. Dieser schiebt die im Schieberegister 58 gespeicherten Pits aus dem Schieberegister heraus und zum Ausgang 16. Wenn die Taktimpulse gleichzeitig mit der Vorderflanke des Impulses E einsetzen, wird das erste Bit des Steuerwortes 15O MikroSekunden, nachdem es vom Eingangsschieberegister zum Ausgangsschieberegister übertragen worden ist, aus dem Ausgangsschieberegister zum Ausgang herausgeschoben. Wenn der Computer nicht zu verkehren wünscht und wenn das empfangene Byte nicht der Steuercode ist, erzeugt der Decodierer kein Ausgangssignal A, tritt kein Impuls beiß oder C auf und bleibt D=I, während aber der Impuls A die Erzeugung eines Impulses E bewirkt und, da D das UND-Glied 24 auftastet, dieses einen Impuls F erzeugt. Dieser sc-haltet den Taktimpulsgeber ein, und das Byte wird aus dem Schieberegister 58 zum Signalübersetzer 68 geschoben. So können Informationen ohne weiteres von irgendeinem Computer an einen anderen Computer übergeben werden, selbst wenn im Übertragungskanal oder -weg eine oder mehrere Logik-Steuerschaltungen vorhanden sind.
Die Arbeitsweise der Anlage im Empfangsbetrieb ergibt sich verhältnismäßig einfach aus den vorstehenden Erläuterungen. Dabei werden die Bits jedes am Eingang 14 eintreffenden Bytes vom Signalübersetzer 50 übersetzt und vom Taktimpulsgeber 54 in das Schieberegister 52 eingeschoben. Sobald sich ein Byte angesammelt hat, wird es automatisch vom Eingangsschieberegister zum Ausgangs schieberegister 58 übertragen, von wo aus es über die Leitungen
209 8 30/10 28
- U
69 parallel zum Computer übertragen werden kann. Der Decodierer 60 wird durch diese Informationsbytes nicht beeinflußt, da er lediglich auf das Byte des Steuercodes "abgestimmt" ist. Nachdem jeweils ein Byte vom Eingangs- zum Ausgangsschieberegister übertragen ist, kann das Eingangsschieberegister 52 auf eine "1" in sämtlichen Stufen rückgestellt werden, so daß es für den Empfang des nächsten Bytes bereit ist.
Wenn der Verkehr beendet ist, zeigt das letzte empfangene Byte dies dem Computer an, der daraufhin das Eingangsschieberegister 52 auf eine "1" in sämtlichen Stufen zurückstellt und seine Verfahrenssteuerung wieder aufnimmt. Zu diesem Zeitpunkt befindet sind das JK-Flipflop 26 im rückgesetzten Zustand, und der Computer beschickt das Flipflop mit entsprechenden Werten der Signale SJ und SK, um anzuzeigen, ob er beim nächstmaligen Empfang des Steuercodes zu verkehren wünscht oder nicht.
Bei beiden oben erläuterten Ausführungsformen der Datenverarbeitungsanlage enthalten die Steuerschaltungen für jeden Computer zusätzliche Logikstufen, die hier nicht von Interesse und daher weder gezeigt noch beschrieben sind. Außerdem können diese Steuerschaltungen Verstärker zum Verstärken der verschiedenen Signale enthalten, die, da sie für das Verständnis der Erfindung nicht wesentlich sind, ebenfalls weggelassen sind. Die spezielle Ausbildung der Logikschaltungen ist hier nur beispielsweise angegeben und läßt sich in vieler Hinsicht abwandeln. Beispielsweise kann an Stelle des JK-Flipflops ein Flipflop vom Setz-Rücksetztyp mit seinem Setzeingang vorgeschaltetem UND-Glied verwendet werden. In diesem Fall bilden das Signal C die eine und ein Signal vom Computer die zweite Eingangsgröße des UND-Gliedes. Im Betrieb einer solchen Ausführungeform beschickt der Computer anfänglich den Rückset zeingang des Flipflops mit einem Signal, durch welches das Flipflop rückgesetzt wird. Sodann voraktiviert oder sperrt er das UND-Glied, jenachdem ob er Zugang zum Übertragungskanal wünscht oder nicht. Auch andere ebenso offensichtliche Abwandlungen sind möglich.
Ein wichtiges Merkmal der erfindungsgemäßen Datenverarbei-
209830/1028
tungsanlage besteht darin, daß sie verhältnismäßig leicht erweitert werden kann und daß verhältnismäßig leicht ein oder mehrere Computer aus dem System entfernt werden können. Um das System zu erweitern, trennt man die Leitung zwischen dem Ausgang einer Steuerschaltung und dem Eingang der nächsten Steuerschaltung und fügt einfach die St euer schaltun fr für den lieuen Computer ein. Außerdem schließt man den neuen Computer in der erforderlichen Weise an die Steuerschaltung sowie (im Falle der Ausführungsform nach Figur l) an den Mehrleiter-Übertragungskanal an. Die Arbeitsweise des Systems bleibt unverändert, außer daß der Steuerimpuls PI, PO (oder das Steuerbyte im Falle der Steuerschaltung nach Figur 4) längere Zeit braucht, um die Steuerschleife zu durchlaufen. Um einen Computer aus dem System zu entfernen, trennt man ihn und seine Steuerschaltung einfach heraus und verbindet die freien Enden der unterbrochenen Steuerleitung. Auch in diesem Fall bleibt die Arbeitsweise des Systems im wesentlichen unverändert, außer daß der Steuerimpuls jetzt kürzere Zeit braucht, um die Schleife zu durchlaufen. In beiden Fällen braucht die sogenannte "Software" (Programmierung usw.) für die einzelnen Computer nicht verändert zu werden, was ein ganz erheblicher Vorteil ist.
Ein weiterer Vorteil besteht darin, daß die Übertragungslaufzeit oder -verzögerung von einem Computer zum nächsten die Arbeite weise des Systems nicht nachteilig beeinflußt. So kann sich ein Computer unmittelbar bei einem zweiten Computer, dagegen ein dritter Computer am anderen Ende eines langen Gebäudes oder sogar in einem anderen Gebäude befinden, so daß die Übertragungszeiten zwischen der; verschiedenen Computern u.U. sehr unterschiedlich sind, ohne daß die /rbeitsweise des Systems dadurch beeinträchtigt wird.
Im Empfangsbetrieb der Anordnung nach Figur 5 empfängt und speichert der an das Register 53 angekoppelte Computer über die Leitungen (Q die aufeinanderfolgenden Bytes einer für ihn bestimmten Nachricht, indem er einen Kermungscode im ersten Byte der Nachricht erkennt und auf ihn anspricht. Jedes Byte einer solchen Nachricht, möglicherweise mit Modifizierung bestimmter Steuerbits durch den Computer zwo-c1'.« Anzeige des richtigen Empfangs des Bytes,
209830/ 1 02β
wird vom. /'e pi st. er 5 3 u^ter StRuernnp durch den Takti nrpulspeber (8 in der zuvor beschriebenem '/eise rückübertrap.en, nämlich aufprund. eines Impulses Γ vom V'Ij Tlied 94, rtre durch J=I aktiviert vird.
i)ie einzelnen rüc'iil ertritpenen rytcs ':"5nj e ι, T>;eur, sie schlieülicii (über etwa einpeschpltete teucrschrltur^er) wieder zu dem.ie"ipen Computer pelang-en, der die Nrchricht fiuspeschicVt hat, dr>rt durch Yerpleich mit der urpprunpTichen ? nchricbt ruf Fehlerfreiheit
überprüft werden.
209830/1028
BAD ORIGINAL

Claims (1)

17 - . 220U456
Patentansprüche
f1J Datenverarbeitungsanlage mit π üatenverarbeitungseinheiten und einem sämtlichen Einheiten gemeinsamen Übertragungskanal zum :'er!.ehr zwischen ihnen, dadurch gekennzeichnet, daß an jede Datenverarheitungseinheit .je eine Steuerschaltung (12 -1. . . ', 12~la. . .) mit einem Steuersignaleingang (I4j 141^ pvigeschlossen ist; dpß mindestens in der ersten, zweiten... (r.--l)ten Steuerschaltung jeweils ei:)e Einrichtung vorgesehen ist, die bei Empfang eines Steuersignals ein entsprechendes Steuersignal an einem Ausgang (l6) erzeugt, der an den Eingang, der nächsten Steuerschaltung, in einer vorbestimmten Reihenfolge 1, 2...n, angeschlossen ist; und daß in jeder Steuerschaltung eine Einrichtung vorgesehen ist, die als .Antwort auf ein Zugang zum ÜbertraguagsVanal (lO) verlangendes P.nforderungssignal von der dazuge-Ivirigeη Datenverarbeitungseinheit (Computer Nr. 1...) dieser bei Empfang eines Steuersignals anzeigt, daß der Zugang für sie frei ist, und die in mindestens der ersten, zweiten...(n-l)ten Steuereinheit außerdem verhindert, daß das entsprechende Steuersignal am Ausgang erzeugt wird, ehe das Intervall, wo die betreffende Daten verarbeitur.gseinheit Zugang zum Übertragungpkanal hat, beendet ist.
2. Datenverarbeitungsanlage nach Anspruch 1, d a d u r ch gekennzeichnet, daß in der η-ten Steuerschaltung ebenfalls eine Einrichtung, die bei Empfang eines Steuersignals am Eingang ein entsprechendes Steuersignal an einem Ausgang, der an den Eingang der ersten Steuerschaltung angeschlossen ist, erzeugt, und eine Einrichtung, welche die Erzeugung eines solchen Steuersignrls während des Intervalls, wo der η te Computer Zugang zum Übertragungskanal hat, verhindert, vorgesehen sind.
.3. Datenverarbeitungsanlage nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die auf den Empfang eines Steuersignals ansprechende Einrichtung der Steuerschaltungeii eine Verzögerungseinrichtung (18) und einen daran angekoppelten
Impulsgenerator C22) zum Erzeugen des entsprechenden Steuersignals enthält.
209830/ 1 028
4. Datenverarbeitungsanlage nach .Anspruch 3, dadurch gekennzeichnet, daß zwischen die Verzögerungseinrichtung· (l8) und den Impulsgenerator (22) ein Verknüpfungsglied (20) eingeschaltet ist, das bei Empfang eines Anforderungssignals gesperrt wird.
5. Datenverarbeitungsanlage nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Übertragungskanal (10) eine von den Steuerschaltungen unabhängige Mehrfach-Sammelleitung enthalt.
b. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 4-, dadurch gekennzeichnet, daß der Jbertragungskanal auch das Steuersignal vom Ausgang der einzelnen Steue£ schaltungen zum Eingang der jeweils folgenden Steuerschaltung überträgt.
209830/1028
DE19722200456 1971-01-07 1972-01-05 Datenverarbeitungsanlage Expired DE2200456C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10462671A 1971-01-07 1971-01-07
US10462671 1971-01-07

Publications (3)

Publication Number Publication Date
DE2200456A1 true DE2200456A1 (de) 1972-07-20
DE2200456B2 DE2200456B2 (de) 1976-10-28
DE2200456C3 DE2200456C3 (de) 1977-06-08

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2628363A1 (de) * 1975-06-30 1977-01-20 Ibm Datenverarbeitungs-netzwerk

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2628363A1 (de) * 1975-06-30 1977-01-20 Ibm Datenverarbeitungs-netzwerk

Also Published As

Publication number Publication date
US3699529A (en) 1972-10-17
AU3766672A (en) 1973-07-12
NL7200181A (de) 1972-07-11
IT944332B (it) 1973-04-20
DE2200456B2 (de) 1976-10-28
AU462222B2 (en) 1975-06-19
SE369452B (de) 1974-08-26
FR2121291A5 (de) 1972-08-18
GB1372228A (en) 1974-10-30
CA951830A (en) 1974-07-23

Similar Documents

Publication Publication Date Title
DE4104601A1 (de) Empfangsdatenverarbeitungsanlage
DE3009308A1 (de) Verfahren und anordnung zum uebertragen von datensignalen
DE2736967C3 (de) Fernwirkanordnung
DE3027579A1 (de) Verfahren zum detektieren eines digitalen kodewortes und kodedetektor zum durchfuehren des verfahrens
DE1274179B (de) Verfahren und Anordnung zum Umsetzen bipolarer elektrischer Analogwerte in entsprechende Digitalwerte nach der Iterationsmethode
DE2210426B1 (de) Verfahren zur vorranggesteuerten Auswahl einer von mehreren Funktionseinheiten zur Anschaltung an eine ihnen gemeinsam zugeordnete Einrichtung in Datenverarbeitungsanlagen und Schaltung zur Durchführung des Verfahrens
DE2321200A1 (de) Einrichtung zur durchfuehrung boolescher verknuepfungen
EP0509114A1 (de) Verfahren zum Übertragen von Daten an mehrere Datenstationen
DE2554025C3 (de) Einsen-Einfugung in Impulsübertragungsanlagen
EP1307989B1 (de) Kommunikationsverfahren
EP4057596A1 (de) Adressierbares master-slave-system sowie verfahren zum adressieren von slave-einheiten
DE2200456A1 (de) Datenverarbeitungsanlage
CH627599A5 (de) Verfahren zur regenerierung von asynchronen datensignalen.
DE2142948A1 (de) Verfahren und Konverter zur Konvertierung von Daten
DE2160567A1 (de) Datenübertragungs-Anschlussgerät
DE2365957B2 (de) Übertragungsverfahren für umkodierte Nachrichten
WO2005107173A1 (de) Einrichtung zur adressvergabe in einem normierten feldbus-system
DE2902540C2 (de) Schaltungsanordnung zum seriellen Übertragen von digitalen Signalblöcken
DE2200456C3 (de) Datenverarbeitungsanlage
DE1437360B2 (de) Einrichtung zur uebertragung digitaler informationen
DE2410035A1 (de) Alarmanlage
DE2436326C2 (de) Zentralstation einer Fernsteueranlage
DE2746299C3 (de) Steuerschaltung zur Zündung von Thyristoren und deren Rückmeldung
DE19514831B4 (de) Verfahren zum Übertragen von Informationsbits mit redundanter Codierung, die Anwendung dieses Verfahrens umfassendes lokales Netz und in einem derartigen lokalen Netz einzusetzendes Peripheriegerät
DE3047259C2 (de) Schaltungsanordnung zur bidirektionalen Übermittlung von Informationen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)