DE2313219A1 - Verfahren zur herstellung von halbleitereinrichtungen mit einer auf mehreren niveaus liegenden metallisierung - Google Patents

Verfahren zur herstellung von halbleitereinrichtungen mit einer auf mehreren niveaus liegenden metallisierung

Info

Publication number
DE2313219A1
DE2313219A1 DE2313219A DE2313219A DE2313219A1 DE 2313219 A1 DE2313219 A1 DE 2313219A1 DE 2313219 A DE2313219 A DE 2313219A DE 2313219 A DE2313219 A DE 2313219A DE 2313219 A1 DE2313219 A1 DE 2313219A1
Authority
DE
Germany
Prior art keywords
layer
conductive
openings
recesses
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2313219A
Other languages
English (en)
Other versions
DE2313219B2 (de
Inventor
Carl Neil Berglund
Edward Haig Nicollian
Michael Francis Tompsett
Herbert Atkin Waggener
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2313219A1 publication Critical patent/DE2313219A1/de
Publication of DE2313219B2 publication Critical patent/DE2313219B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H01L23/4855—Overhang structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946—Charge transfer devices
    • H01L29/66954—Charge transfer devices with an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/944—Shadow

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

j Patentanwalt
DJpI.-Ing.WalterJcckisch iß ux
7 Stutteart N. Menzeiitraßa 40 ^
A 33 507
(WESTERN ELECTEIC COMPANY INCORPORATED
ii95 Broadway
New York, Vereinigte Staaten von Amerika
!Verfahren zur Herstellung von Halbleitereinrichtungen mit einer auf mehreren Niveaus liegenden Metallisierung
Die Erfindung betrifft die Herstellung von Halbleitereinrichtungen, und insbesondere ein Verfahren zur Herstellung einer auf mehreren Niveaus liegenden Metallisierung über den Halbleitereinrichtungen, so dass nebeneinander liegende Metallabschnitte im wesentlichen einen seitlichen Abstand gleich null haben, während sie elektrisch isoliert bleiben.
Mehrere Gesichtspunkte, einschliesslich Größe, Kosten und Hochgeschwindigkeitsbetrieb, haben dazu geführt, dass integrierte Schaltungen mit immer kleineren Abmessungen und insbesondere mit immer dichter beieinander liegenden Metallisierungsmustern für Elektroden und Zwischenverbindungen entworfen werden. Ferner sind bei einigen Halbleitereinrichtungen, beispielsweise bei gewissen Ladungsübertragungseinrichtungen, dicht beieinander liegende Elektroden und auf mehreren Niveaus liegende Elektroden für den wirkungsvollen Betrieb und auch im Zusammenhang mit den oben erwähnten Faktoren wichtig.
309840/0866
Zu diesem und anderen Zwecken soll gemäss der Erfindung ein Verfahren zur Herstellung von auf mehreren Niveaus liegenden ;
werden Metallisierungen für Festkorpereinrichtungen angegeben?, bei dem | seitlich nebeneinander liegende Metallisierungsabschnitte mit einem effektiven Seitenahstand gleich null gebildet werden, während sie dennoch elektrisch voneinander isoliert bleiben. I
Gemäss dem erfindungsgemässen Verfahren werden Ausnehmungen wenigstens teilweise durch eine erste dielektrische Schicht I ausgebildet, die über der Oberfläche eines Festkörperssubstates 1 angeordnet ist, und eine zweite, andere, dielektrische Schicht ■ j mit Öffnungen, die auf die Ausnehmungen ausgerichtet sind, je- i 1 doch kleiner als die Ausnehmungen sind, wird über der Ober- ;
fläche der ersten dielektrischen Schicht so ausgebildet, dass I Abschnitte der zweiten Schicht über die Ausnehmungen an deren I Ränder überhängen. In einem ersten Ausführungsbeispiel wird dann i eine dünne leitfähige Schicht auf der Oberfläche dieser Anordnung bis auf eine D.icke aufgebracht, die kleiner als die zui sammengenommene Tiefe einer Ausnehmung und der darüber auge- ' ordneten Öffnung ist. Wegen dieses Dickenverhältnisses und, j weil Abschnitte der zweiten Schicht über die Ausnehmungen an ' deren Bänder überhängen, ist das abgeschiedene, leitfähige
Material an den Bändern der Öffnungen in der zweiten Schicht ; unterbrochen, d.h. die Abschnitte des leitfähigen Materials * l ; in den AusnehmungenAiicht körperlich oder elektrisch mit den
i I
! Abschnitten des leitfähigen Materials über der zweiten Schicht j
j verbunden. Wie noch aus der folgenden Beschreibung hervor- j
I geht, ist der effektive seitliche Abstand zwischen dem äußeren
I Umfang eines leitfähigen Abschnittes in einer Ausnehmung und
l dem seitlich angrenzenden Abschnitt des leitfähigen Materials
j welches über der zweiten Schicht nahe dem Innendurchmesser der
i darüberliegenden Öffnung ist, im wesentlich gleich null.
Eine elektrische und körperliche Verbindung der nebeneinander liegenden, isolierten Abschnitte kann wahlweise auf verschiedene Wei sen hergestellt, werden,_. ζ... _B, _ iUmjh .wahlweiseε ELektro-
309840/08 6 8
platieren und/oder stromloses Piatieren von leitfähigem Material durch eine lotolackmaske. '
■ Nach einem ersten Ausführungsbeispiel der Erfindung wird insbe-
i sondere eine erste dielektrische Schicht über der Oberfläche
j eines Pestkörpersubstrates ausgebildet. Eine zweite Schicht
i eines zweiten und unterschiedlichen Materials wi^rd über der
j Oberfläche der ersten Schicht ausgebildet.
; Eine Lochmaske wird über der zweiten Schicht ausgebildet, und ! die Einrichtung wird in ein Mittel eingebracht, welches das ! zweite Material, jedoch vorteilhafterweise nicht das Dielektri- \ kum der ersten Schicht angreift. Auf diese V/eise wird eine
öffnung durch die zweite Schicht unter der öffnung der Maske ! ; -ausgebildet. Die Maske wird dann entfernt, und die Einrichtung
i wird in ein Mittel eingebracht, das das Dielektrikum der ersten
\ Schicht jedoch nicht das Dielektrikum der zweiten Schicht ani greift. Auf diese Weise wird ein Loch oder eine Ausnehmung in
der ersten Schicht unter der öffnung der zweiten Schicht ausge- : ί bildet, wobei die Ausnehmung gegenüber der öffnung in der zwei- ; : ten Schicht hinterschnitten ist, so dass Abschnitte der zweiten · Schicht neben dem Rand der darin befindlichen öffnungen den
Rand der Ausnehmung in der ersten Schicht überhängen.
: Ein leitfähiges Material, beispielsweise Metall, wird dann über
: die Fläche der Einrichtung während einer genügend langen Zeit
aufgedampft, um leitfähige Teile mit einer Dicke zu bilden, die
; kleiner als die Tiefe der tiefsten Ausnehmung plus der Tiefe der 1 öffnung in der zweiten Schicht ist. Weil die Abscheidung des
leitfähigen Materials die genannte Dicke hat und weil die zweite Schicht über die Ausnehmungen hinaus hängt, ist das abgeschie-I dene, leitfähige Material körperlich und elektrisch von dem Rand ! jeder öffnung in der zweiten Schicht getrennt, und der seitliche Abstand zwischen dem Außenrand eines Abschnittes aus leitfähigem Material in einer Ausnehmung und dem Abschnitt sdp leitfähigem
3 09840/0866
_ 4· —
Material, der über der zweiten Schicht neben dem Innendurchmesser der darüberliegenden öffnung liegt, effektiv gleich null. Wahlweise können elektrische und körperliche Verbindungen zwischen nebeneinander liegenden, isolierten Abschnitten des leitfähigen Materials beispielsweise durch Aufdampfen, Elektroplatieren oder stromloses Piatieren von leitfähigem Material, beispielsweise Gold, durch eine geeignete Maske, beispielsweise eine Fotolackmaske, hergestellt werden.
Alternativ können diese wahlweisen Verbindungen während der ersten Abscheidung oder Aufdampfung des dünnen leitfähigen Materials dadurch hergestellt werden, dass der Überhang von einem Teil des Randes an einer Ausnehmung vor der Abscheidung
oder Aufdampf ung entfernt wird. \
Eine andere Möglichkeit zur Herstellung wahlweiser Verbindungen zwischen nebeneinander liegenden, isolierten Abschnitten be- I steht darin, das leitfähige Material bis zu einer Dicke aufzu- : bringen, die größer als die zusammengenommene Tiefe der Aus- ! buchtungen und der öffnungen ist, so dass eine Überbrückung aus : leitfähigem Material über die Überhänge automatisch stattfindet, d.h., dass das leitfähige Material an den Rändern der Öffnungen j nicht mehr unterbrochen ist. Dann wird das dick aufgetragene, ■ I leitfähige Material wenigstens teilweise von allen Abschnitten | der Einrichtung mit Ausnahme von den Abschnitten entfernt, auf denen es erwünscht ist, um eine Brücke zwischen den Ausnehmungen und der Oberseite der zweiten Schicht zu bilden. Die nachfolgende Abscheidungvon einem Material, das dünner als die zusammengenommene Tiefe der Ausnehmungen und der öffnungen ist, liefert ein leitfähiges Material in den Ausnehmungen und über die restlichen Teile der zweiten Schicht, wobei Unterbrechungen an den Sandern an allen Punkten auftreten mit Ausnahme , wo vorher das dicke, leitfähige Material aufgebracht worden ist. «
309840/0 8 66
Da das erfindungsgemässe Verfahren sich besonders zur Herstellung von unter engem Raum untergebrachten, auf mehreren Niveaus liegenden Elektroden geeignet ist, die für den wirkungsvollen Betrieb vieler Ladungsübertragungseinrichtungen wichtig ! sind, wird die folgende Beschreibung hauptsächlich im Zusammenhang mit solchen Einrichtungen durchgeführt, obwohl die allgemeinere Anwendbarkeit der Erfindung offensichtlich ist.
Ausführungsbeispiele der Erfindung werden nun anhand der beiliegenden Zeichnungen beschrieben. Es zeigen:
Fig. 1 bis 5 einen Teil einer Pestkörpereinrichtung im Schnitt bei den aufeinander folgenden Herstellungstufen nach einem ersten Ausführungsbeispiel der Erfindung; 1,2 sowie 6 bis 8 einen Teil der Festkörpereinrichtung im Schnitt, in den aufeinander-folgenden Herstellungsstufen nach einem anderen Ausführungsbeispiel der Erfindung; und
! Fig. 1, 9 iind 10 einen Teil der Halbleitereinrichtung im j Schnitt bei aufeinander folgenden Herstellungsstufen
nach einem weiteren Ausführungsbeispiel der Erfindung.
Es ist zu beachten, dass zum Zwecke der besseren Darstellung die Fig. nicht maßstabgerecht gezeichnet sind. Fig. 1 zeigt im Schnitt einen Teil einer Einrichtung, wie sie im wesentlichen nach den anfänglichen, wichtigen Vorbereitungsschritten nach einem ersten Ausführungsbeispiel der Erfindung aussieht. Der Teil 21 der Einrichtung weist einen Grundkörper 22 auf, der ein beliebiges festes Material sein kann, jedoch für die Zwecke der Erfindung in typischen Fällen ein Halbleiter, gewöhnlich Silizium,ist. Über den Grundkörper 22 ist eine isolierende Schicht 23 ausgebildet, die in vorteilhafter Weise eine genügend hohe Qualität zur Verwendung unter der Torelektrode eines Feldeffekttransistors mit isolierter Torelektrode (IGFET-iTransistor; insulated gate field-effect transistor) hat. Es. ist
309840/086Θ
zu beachten, dass die Schicht 23 durch thermische Oxydation des Grundkörpers 22 oder durch eine der vielen verschiedenen Abscheidung oder Aufdampftechniken hergestellt werden kann, beispielsweise durch chemische Dampfabscheidung.
Über der Schicht 23 ist 'eine zweite Schicht 24- aus einem isolierenden Material ausgebildet, das sich von dem -Material der Schicht 23 in dem Sinne untersdi eidet, dass eine selekti-
unten
ve Atzung in der / beschriebenen Weise durchgeführt werden kann. Dann wurde aus praktischen Gründen, die noch beschrieben werden, über der Schicht 24 eine dritte dielektrische Schicht 25 ausgebildet, die vorteilhafterweise aus dem selben Material besteht, das in der Schicht 23 verwendet wird. Die Schicht 25 kann jedoch auch aus einem anderen Material bestehen, wobei das einzige wichtige Kriterium darin besteht, dass sie genügend stark an der Schicht 24- in solchen Lösungen haftet, die die Schicht 24- ätzen, um eine selektive Ätzung von Abschnitten der Schicht 24- zu gestatten. Beispielsweise kann die Dicke der Schicht 23 etwa 3500 Angström aus Siliziumoxid, die Schicht 24- etwa 1000 Angström Aluminiumoxid oder Siliziumnitrid und die Schicht 25 etwa 2000 Angström aus Siliziumoxid aufweisen.
Nach der Herstellung der Schichten 23? 24- und 25 wurde über der Schicht 25 in an sich bekannter Weise einelFotolackmaske (nicht gezeigt) ausgebildet, und die Einrichtung wurde dann einem Mittel, beispielsweise Fluorwasserstoff, wenn die Schicht 25 aus Siliziumoxid besteht, ausgesetzt, welches die freiliegenden Abschnitte der Abschnitte 25 ätzen, um die durchfgehenden öffnungen 25A und 25B zu bilden. Dann wurde die iOtolackmaske entfernt und die Einrichtung in ein anderes Mittel, beispielsweise heiße Phosphorsäure mit etwa 170° C, eingeführt, die durch die Schicht 24-, d.h. das Aluminiumoxid, durchälzt·, .um die durchgehenden öffnungen zu bilden, die unter den öffnungen 25A und 25B. gezeigt sind.
09 840/0 86
Die Öffnungen 25A und 25B können in typischen Fällen eine lineare Abmessung von etwa 10 /a m haben und können durch 10 yu breite Abschnitte der Schicht 24 voneinander getrennt sein.
! Als nächstes wird die Schicht 25 von der Einrichtung von Fig. 1 beispielsweise durch Ätzen in einer Lösung entfernt, die die Schicht 25 auflöst jedoch das Material der Schicht 24 nicht '< ι wesentlich angreift.. Die resultierende Einrichtung wird dann i 1 in ein Mittel, beispielsweise Fluorwasserstoff, eingetaucht, welches das Material der Schicht 23 ätzt, jedoch das Material ; der Schicht 24 nicht erheblich angreift. Auf diese V/eise werden , die Teile der Schicht 23 > die durch die Öffnungen in der Schicht : 24 freiliegen, entweder nur teilweise bis zu der Fläche des Grundkörpers 23·> wobei beispielsweise eine Dicke von 1000 15OO Angström stehen bleibt, oder gegebenenfalls vollständig durch bis zu der Fläche des Grundkörpers 22 geätzt. In letzterem Fall kann eine dünne, frische Schicht aus isolierenden Material, beispielsweise mit einer Dicke von etwa 1000 - 15OO Angström in allen oder in ausgewählten, geätzten Teilen der Schicht 23 aus- : gebildet werden $e nach dem,ob eine direkte elektrische Ver-I bindung mit der Oberfläche des Grundkörpers 22 erwünscht ist.
Die in Fig. 2 gezeigte Einrichtung zeigt den Teil 21 nach dem j Ätzen (und Neuherstellen, wenn nötig ) der Schicht 23 und '
; ι
nach einem weiteren Verfahrensschritt, bei dem entweder mehr von dem Material der Schicht 24 oder einem bestimmten Isolier- ;
ι material aufgebracht worden ist. Wegen dieser Abscheidung oder j Aufdampfung wurde das Bezugszeichen der Schicht 24 in Fig. 2 in 24' geändert. Diese Aufbringung von zusätzlichem Isoliermaterial\ ,beispielsweise von etwa 5OO Angström Aluminiumoxid oder j Siliziumnitrid, was im Prinzip durch die Merkmale 26A und 26B !F3zeigt ist, ist vollkommen üblich. Die Aufbringung wird bei |aem beschriebenen Ausführungsbeispiel vorgenommen, da die Aus-Inehmungsbereiche 26A und 26B für eine elektrische Funktion, beispielsweise das Tor eines IGFET-Transistors verwendet werden,
309840/0866
wo ein pasives, dielektrisches Material hoher Qualität wichtig . ist und wo es bisher üblich war, ein doppelschichtiges Dielektrip
kum zu verwenden, das eine dünne Schicht aus Siliziumoxid auf- !
weist, die von einer dünnen Schicht Aluminiumoxid oder I Siliziumnitrid überdeckt ist.
Ein wichtiges Merkmal, das aus Pig. 2 ersichtlich ist, be- j
steht darin, dass- aufgrund der Hinterschneidung während der I
Ätzung des einen Dielektrikums unter Verwendung eines anderen j
als Maske Teile der Schicht -24-', die die gesamten Ränder der i ! Ausnehmungen 26A und 26B umgeben, über diese Ausnehmungen überhängen. Dies ist im Zusammenhang mit der Erfindung wichtig, weil, wie in ITig. 3 gezeigt ist, eine nachfolgende Aufbringung von -■!
leitfähigem Material, beispielsweise durch Aufdampfen, bis zu :
einer Dicke, die kleiner als die Höhe der Ausnehmungen ist, · lokalisierte Abschnitte 27 - 29 aus leitfähigem Material über
der Schicht 24-' und lokalisierte Abschnitte 30 und 31 aus leitwerden - ■
fähigem Material in den Ausnehmungen erzeugt/ wobei die letzten , j körperlich und elektrisch von den Abschnitten 2? - 29 getrennt
sind. Die körperliche und elektrische Trennung, d.h. die : Isolierung, ergibt sich, weil das abgeschiedene, leitfähige
Material nicht in der Lage ist, die überhängenden Abschnitte ;
zu überbrücken. · !
Wie in Fig. 3 gezeigt ist, ergibt sich daraus eine Einrichtung
mit leitfähigen Abschnitten 27 - 29, die-durch einen verhältnismässig großen Abstand von der Oberfläche der Schicht
22 getrennt sind, und eine weitere Vielzahl leitfähiger Abschnitte 30 und 31 > d.ie einen relativ kurzen Abstand von der
IOberfläche des Grundkörpers 22 haben. Es ist zu beachten, dass
die äußere Kante jedes der Abschnitte 30 und 31 im wesentlichen
mit den inneren Teilen der darüberliegenden Öffnungen fluchten,
so dass der effektive, seitliche Abstand'zwischen beispielsweise den Abschnitten 27 und 315. den Abschnitten 28 und 31 usw. im
wesentlichen gleich null ist.
309840/0866
_ 9 - ■
Unter einem effektiven seitlichen Abstand gleich null j soll verständen werden, dass die unteren Elektroden, zum Bei- ·; spiel der Abschnitt 30, sich unter die oberen Elektroden, zum ι Beispiel" die Abschnitte 28 und/oder 29, erstrecken können, statt j
genau mit ihen ausgerichtet zu sein. In beiden Fällen ist der Effekt für die elektrischen Eigenschaften der Gleiche. Der Be- j griff "im wesentlichen gleich nullwird verwendet, um der Tat- j sache Rechnung zu tragen, dass der Außendurchmesser der unteren j Elektroden nicht genau mit dem Innendurchmesser der darüber- ' liegenden öffnungen fluchten kann. Wie dem Fachmann bekannt ist, kann dies aufgrund der Streuung von verdampften Atomen und möglichen schrägen Verdampfungswinkeln auftreten. In diesen Fällen ; soll der Begriff "im wesentlichen gleich null" weniger als ! einige 1000 Angström bedeuten. i
Nach Fertigstellung der Einrichtung von Fig. 3> die offenbar für gewisse Anwendungsfälle als solche brauchbar ist, besteht oft noch die Aufgabe, wahlweise eine elektrische Verbindung zwischen nebeneinander liegenden, leitfähigen Abschnitten, beispielsweise zwischen dem leitfähigen Abschnitt 28 und dem leit- , fähigen Abschnitt 29 und zwischen dem leitfähigen Abschnitt 27 '. ' und dem leitfähigen Abschnitt 31» herzustellen. Wie in den : folgenden Ausführungsbeispielen beschrieben wird, gibt es mehrere Wege, solch eine selektive, elektrische Verbindung herzustellen. Ein Verfahren, das gegenwärtig als sehr brauchbar betrachtet ' wird, wird zuerst beschrieben.
zu
;Wie aus Fig. 4/ersehen ist, wird zuerst über der Einrichtung von Fig. 3 eine Maske 32, beispielsweise eine Fotolackmaske, ausgebildet, die, wo eine Verbindung hergestellt werden soll, Teile j der nebeneinander liegenden Abschnitte frei lässt, an denen der jEontakt hergestellt werden soll. Dann wird in an sich bekannter *Weise leitfähiges Material wahlweise durch die öffnungen der jMaske 32 bis zu einer Dicke aufgebracht, die ausreicht, den (Spalt zwischen den nebeneinander liegenden, leitfähigen Ab-
309840/0 066
- ίο -
schnitten zu überbrücken. Das in Fig. 5 gezeigte Ergebnis weist abgeschiedene oder aufgedampfte, leitfähige Abschnitte 33 und 34 auf, die den Spalt zwischen den leitfähigen Abschnitten 28 und 30 bzw. den Spalt zwischen den leitfähigen Abschnitten 27 und 31 überbrücken.
Das Verfahren, nachdem diese letztere Abscheidung oder Aufdampfung durchgeführt wird, ist im Rahmen der Erfindung nicht kritisch. Jedoch wird das Piatieren, besonders das stromlose Piatieren von Gold, als geeignete Technik betrachtet und im folgenden kurz beschrieben.
; Bei bestimmten Ausführung,· die nach der Erfindung hergestellt ; wurden, waren die leitfähigen Abschnitte 27 - 31 eine Kombination aus Titan und Palladium, wobei das Titan etwa 500 Angström ■ dick und anschliessend an die Oberfläche des Dielektrikums 24' , ι 26A und 26B angeordnet war und das Palladium etwa 1000 Angström ! dick und über dem Titan angeordnet war. Bei dieser Einrichtung I wurden die Überbrückungskontakte 33 und 34· durch stromloses I Piatieren von Gold bis zu einer Dicke von etwa 1 μ m (10 000 ! Angström ) hergestellt. Das/Sri? er ium für das Gold ist selbstverständlich, dass·-es so dick oder dicker als die zusammenge- ; nommene Höhe der Metallabschnitte 27 - 29 plus der Tiefe der !Ausnehmungen 26A und 26B ist, d.h. genügend dick, dass eine ; Überbrückung erreicht wird.
I Das selektive, stromlose Piatieren wird durch Eintauchen der
j maskierten Einrichtung (Fig. 4) in eine Lösung erreicht, die i eine stromlose Platierung auf den verwendeten Materialien !liefert. Die gegenwärtig bevorzugte Lösung ist ein Borhydrid- S 1 Bad mit der folgenden Zusammensetzung: 0,003 Mol% K Au (CN)2 , ! ' 0,1 Mol# KCN, 0,2 Mol% KOH und 0,2 Mol% KBH4, wie sie beispiels- i weise von Y. Okinaka in Platin , Band 57, Seite 914 (1970) ge- j lehrt wird. Wie an sich bekannt ist, ist eine Durchmischung des Bades vorteilhaft, um eine Verarmung vonGold-ionen nahe bei dem
309 840/08 6 6
- 11 zu platierenden Gegenstand zu verhindern.
Nach Abschluss der Platierung wird die Maske 32 durch Auflösen in einer bekannten Lösung entfernt.Wenn die Maske 32 beispielsweise KMER-Fotolack von Eastman Kodak Company ist, der gewöhnlich verwendet wird, wird ein Lösungsmittel bevorzugt, das von Kodak für diesen Zweck geliefert wird.
Bei der Einrichtung von Fig. 5 sind offenbar die leitfähigen Abschnitte 27, 31 und 34- körperlich.und elektrisch miteinander \ !verbunden, so dass sie als einzige Elektrode betrachtet werden ;
j ι
ikönnen, die einen ungleichen Abstand von der Oberfläche des !
! ι
!Substrates hat. Auf ähnliche Weise können die Abschnitte 28, 30 J
,und 33 als einzige Elektrode betrachtet werden. Ferner ist, wie j
aus Fig. 5 ersehen ist, der seitliche Abstand zwischen den bei-
iden Elektroden im wesentlichen gleich null. Wie aus der US- ;
Patentschrift 3 651 34-9 hervorgeht, ist solch eine Einrichtung j
vorteilhafterweise für Ladungskopplungseinrichtungen mit '
'Zweiphasigem Betrieb geeignet. I
IVon den drei dielektrischen Schichten, die im Zusammenhang mit j 'Fig. 1 beschrieben wurden, sind nur zwei Schichten für das be-■schriebene Verfahren wesentlich. Bei dem oben beschriebenen
IAusführungsbeispiel, bei dem Siliziumoxid als erste Schicht 23 ■ und Aluminiumoxid oder Siliziumnitrid und als zweite Schicht 24· !verwendet wird, wird jedoch die dritte Schicht 25» die vorteil- ;hafterweise Siliziumoxid ist, verwendet, weil bekannte Fotojlackmasken in den heißen Phosphorsäuerenlösungen nicht bejfriedigend arbeiten, die gewöhnlich zum Ätzen von Aluminium- !oxid und Siliziumnitrid verwendet werden. Folglich wird eine !befriedigendere Maske 25 aus Siliziumoxid zu-erst unter Ver-'wendung einer oben beschriebenen Fotolackmaske hergestellt.
I Es gibt noch alternative Verfahren gemäss der Erfindung zur Heri stellung einer selektiven Verbindung zwischen nebeneinander
309840/0866
JLiegenden, leitfälligen Abschnitten. Solch eine Alternative jitfird nun anhand der Fig. 1, 2 sowie 7 bis 9 beschrieben, die im {schnitt einen Teil einer Halbleitereinrichtung zeigen, wie sie nach gewissen, aufeinanderfolgenden Herstellungsschritten nach ■einem anderen Ausfünrungsbeispiel der Erfindung vorliegt. Da die Herstellung bis zu dem Stadium von Fig. 2 oben im einzelnen beschrieben wurde, werden nur die nachfolgenden Verfahrensischritte anhand der Fig. 6 bis 8 noch beschrieben.
Wie in Fig. 6 gezeigt ,ist, wird über die Einrichtung von Fig. eine verhältnismässig dünne leitfähige Schicht 4-2 ausgebildet, die dennoch dicker als die kombinierte Tiefe der Dicke der Schicht 24' und der Ausnehmungen in der Schicht 23 ist. Auf diese Weise überbrückt die Schicht 4-2, die beispielsweise eine kombinier· te Schicht aus 1000 Angström Titan und 2000 Angström. Palladium sein kann, die überhängenden Bereiche, so. dass die Schicht kontinuierlich ist. Über der Schicht 42 wird eine verhältnismässig dicke Schicht 43 aus leitfähigem Material, beispielsweise Gold, ausgebildet, um einen genügend geringen Widerstsnd in den Elektroden
|zu verwirklichen. Selbstverständlich kann die Schicht 4-3 als ßolche gegebenenfalls vollständig weggelassen werden.
Dann wird, wie in Fig. 7 gezeigt.ist, der größte Teil der kombinierten Schichten 4-2 und 4-3 in einer Fotolackmasken- und ätzbearbeitung entfernt, wobei nur ausgewählte Abschnitte 4-2A, 4-3A, 4-2B und 4-3B stehen gelassen werden, um wahlweise die körperliche und die elektrische Verbindungen zwischen nebenein-
iander liegenden Plateaus und Ausnehmungen nach Wunsch zu er-Jzeugen.
Schliesslich wird, wie in Fig.8 gezeigt ist, eine dünne leit-Jfähige Schicht nicht-selektiv über der gesamten Fläche von Fig. aufgebracht. Die abschliessende Schicht ist genügend dünn, dass eine Überbrückung an den überhängenden Bereichen nicht erreicht wird. Daher werden leitfähige Abschnitte 4-5 und 46, die an den.
3 09840 /0866
j vorher gebildeten, leitfähigen Abschnitt 4-2A angrenzen und elektrisch damit verbunden sind, leitfähige Abschnitte 4-7 und 4-8, die an den vorher gebildeten, leitfähigen Abschnitt 4-2B angrenzen und mit diesem elektrisch verbunden sind, und ein dünner leitfähiger Abschnitt 44- gebildet, der an einen anderen, j dicken, leitfähigen Abschnitt angrenzt, der in der Zeichnung nicht gezeigt ist. Selbstverständlich führt diese nichtselektive Abscheidung zu zusätzlichen, leitfähigen Abschnitten über den Goldabschnitten 4-3A und 4-3B. Diese Abscheidungen sind jedoch nicht genügend dick, um die Eigenschaften der Goldabschnitte zu ändern, und werden daher zur Vereinfachung nicht gezeigt.
Alternativ kann die Einrichtung von Fig. 6 mit einer Maske versehen und so "geätzt werden, dass nur Teile der Schicht 4-3 entfernt werden, wobei Abschnitte 4-3A und 4-3B über der Schicht 4-2 stehen bleiben, die im wesentlichen unbeeinflusst bleibt. Da die Teile der Schicht 4-2, die die Überhänge überbrücken, dünner ί als die anderen Teile der Schicht sind, kann ein kontrolliertes ! Dünnermachen der Schicht 4-2 unter Verwendung der Abschnitte 4-3A
und 4-3B als Maske angewendet werden, um die Unterbrechungen an den tiberhängen herzustellen und dadurch eine Einrichtung wie in , Fig. 4- zu erzeugen. Auf diese Weise wird der abschliessende Ab-■ scheidungs-Verfahrensschritt zur Erzeugung der Abschnitte 4-4- ' 4-8 umgangen. Es ist jedoch zu beachten, dass Titan-Palladium ; gegenwärtig nicht bevorzugt ist, wenn, ein kontrolliertes Dünner-'; machen verwendet wird, da deren jH'tzrate gegenwärtig nicht, wie j erwünscht, steuerbar ist. Andere Materialien, beispielsweise , Aluminium oder Wolfram haben eine besser kontrollierte Ätzrate ίund sind daher für diese Anwendung bei der Schicht 4-2 bevorzugt.
An diesem Punkt zeigt ein Vergleich der Einrichtungen der Fig. 5 und 8, dass sie die gleiche Funktion haben, während sie oberflächlich betrachtet etwas unterschiedlich sind.
309840/0866
- 14 - . ■■ ; j
Ein anderes, alternatives Verfahren zur Herstellung einer wahlweisen Verbindung zwischen nebeneinander liegenden, leitfähigen ' Abschnitten ist in der Folge der Fig. 1, 2, 9 und 10 gezeigt. Da die Fig. 1 und 2 bereits beschrieben wurden, werden sie hier nicht mehr beschreiben.
Beginnend mit der Einrichtung von Fig. 2 wird ein Maskierungs- j Arbeitsgang durchgeführt, um selektiv nur gewisse Teile der Schicht 24' zu entfernen, die über die Ausnehmungen 26A und 26B überhängen. Das in Fig. 9 gezeigte Ergebnis ist beispielsweise, j dass Seile der Schicht 24-' über die Ausnehmungen 26A und 26B an j der linken Seite jedoch nicht an der rechten Seite überhängen. · Auf der rechten Seite der Ausnehmungen wurde der Überhang ent- ί fernt und die Kante etwas abgerundet, wie durch die Bezugszeichen
52 und 53 angedeutet ist. Bei dieser Einrichtung erzeugt eine ; dünne Abscheidungs- oder Aufdampfungsschicht aus leitfähigem Material mit einer Dicke, die der kombinierten Tiefe der zweiten' Schicht und der Ausnehmungen entspricht, die Einrichtung von Fig. 10. Das abgeschiedene Material hat an den Überhängen eine | Unterbrechung und ist dennoch an den abgerundeten Teilen 52 und
53 kontinuierlich, so dass sich Elektroden 54- - 56 ergeben, die , einen gleichmässigen Abstand von der Oberfläche des Grundkörpers
j 22 und untereinander einen seitlichen Abstand im wesentlichen ! j gleich null haben. Die Elektroden 54- - 56 können gegebenen- j '; falls auf eine größere Dicke maskiert werden, wobei eine Foto- j lack-Ma&ierungstechnik verwendet wird, um die Trennungszonen während der Platierung zu schützen.
Obwohl es gewöhnlich bei der Durchführung der Erfindung nicht kritisch ist, ist es oft bevorzugt, einen leichte Ätzung der fertigen Einrichtung (Fig. 5» 8 und/oder 10) vorzunehmen, um gelegentliche Leitungsbrücken zu entfernen, beispielswiese zwischen den Abschnitten 44 und 46 der Fig.8 , die beispielsweise dadurch erzeugt werden können, dass Teilchenverunreinigungen während des Aufbringens der dünnen Metallschicht vorhandea-eindr. ;
309 840/08 6 6
Selbstverständlich sollte diese Ätzung nicht lange genug dauern, um die Abschnitte, beispielsweise 44 und 46, zu weit ' dünner zu machen, die stehen bleiben sollen.
; Obwohl die Erfindung im Zusammenhang mit einer Ladungs- ! kopplungseinrichtung mit zweiphasigem Betrieb beschrieben wurde, I ist ersichtlich, dass das Verfahren auch allgemein zur Herj stellung von Metallisierungen auf mehreren Niveaus in integrierten Schaltungen verwendbar ist, wo ein effektiver, seitlicher Abstand gleich null zwischen nebeneinander liegenden I Metallabschnitten. erwünscht ist.
4 309840/0 86

Claims (4)

  1. Patentansprüche j
    Verfahren zur Herstellung einer Festkörpereinrichtung mit einer auf mehreren Niveaus liegenden Metallisierung, bei dem zunächst eine Einrichtung mit einem Stubstirat, einer ersten, über dem Substrat angeordneten Schicht und einer zweiten, unterschiedlichen,' über der ersten Schicht angeordneten, dielektrischen Schicht hergestellt wird, bei dem ferner eine Vielzahl von Öffnungen durch die zweite Schicht hergestellt wird, um eine Maske zur selektiven Ätzung von Teilen der ersten Schicht zu bilden, und bei dem schliesslich Teile der ersten Schicht, die durch die Öffnungen in der zweiten Schicht freiliegen, selektiv geätzt werden, um Ausnehmungen wenigstens teilweise durch die erste Schicht auszubilden, die mit den Ausnehmungen in der zweiten Schicht fluchten, jedoch größer als diese sind, so dass Teile der zweiten Schicht an dem Rand jeder darin befindlichen Öffnung über einen Teil der Ausnehmungen in der ersten Schicht überhängt, | dadurch gekennzeichnet, dass über der zweiten Schicht und ι in den Ausnehmungen leitfähige Abschnitte gebildet werden, die an den Bändern der Öffnungen diskontinuierlich sind, und dass selektiv eine elektrische Verbindung zwischen einem leitfähigen Abschnitt in einer Ausnehmung und einem leitfähigen Abschnitt über der zweiten Schicht neben dem Eand der Ausnehmung gebildet wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die diskuntinuierlichen, leitfähigen Abschnitte dadurch gebildet werden, dass auf der mit den Öffnungen versehenen Fläche und auf der Oberfläche der Ausnehmungen ein leitfähiges Material mit einer Dicke aufgebracht wird, die kleiner als die kombinierte Dicke der zweiten Schicht und der~ Tiefe der Ausnehmung ist.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet,
    309 840/086 6
    dass die wahlweise elektrische Verbindung dadurch hergestellt wird, dass über der Fläche der Einrichtung eine Maske mit Öffnungen ausgebildet wird, die mit den Öffnungen der zweiten Schicht ausgerichtet sind, wobei die Maskenöffnungen eine solche seitliche Ausdehnung und Form haben, dass ein Teil des Umfanges wenigstens einer Öffnung in der zweiten Schicht durch die Maske freiliegt, und dass danach ein leitfähiges Material auf den durch die Maske freiliegenden Bereichen bis zu einer Dicke aufgebracht wird, die aus-
    j reicht, um eine elektrische Verbindung mit geringem Wider-
    i stand zwischen dem leitfähigen Abschnitt in der unter der Öffnung liegenden Ausnehmung und dem leitfähigen Abschnitt
    : über dem Schichtabschnitt neben dem Rand der Öffnung zu I schaffen.
    i
  4. 4. Verfahren nach Anspruch J, dadurch gekennzeichnet, dass die ; Aufbringung durch Piatieren erfolgt.
    : 5- Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die : Platierung durch stromloses Piatieren erfolgt.
    ■6. Verfahren nach einem der Ansprüche 2 bis 5, dadurch gekenn- : zeichnet, dass zusätzlich nicht ganz durch das leitfähige ': Material geätzt wird, um gelegentlich auf tretende, fehlerhafte, elektrische Verbindungen zwischen nebeneinander ■ ' liegenden, leitfähigen Abschnitten zu entfernen.
    . Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekenn- ; zeichnet, dass die selektive, elektrische Verbindung da-, durch hergestellt wird, dass vor dem ersten Aufbringungs- ! schritt eine leitfähige Schicht aufgebracht wird, die ge- ; nügend dick ist, um kontinuierlich über die überhängenden i Bereiche zu gehen, und dass sodann selektivTeile der dicken
    Schicht von dem Abschnitt des überhängenden Randes entfernt werden.
    8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die selektive, elektrische Verbindung dadurch gebildet wird, dass vor dem ersten Aufbringungsschritt ein Teil des überhängenden Randes entfernt wird.
    309840/0866
    Leerseite
DE2313219A 1972-03-22 1973-03-16 Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung Ceased DE2313219B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00236886A US3837907A (en) 1972-03-22 1972-03-22 Multiple-level metallization for integrated circuits

Publications (2)

Publication Number Publication Date
DE2313219A1 true DE2313219A1 (de) 1973-10-04
DE2313219B2 DE2313219B2 (de) 1979-07-05

Family

ID=22891400

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2313219A Ceased DE2313219B2 (de) 1972-03-22 1973-03-16 Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung

Country Status (5)

Country Link
US (1) US3837907A (de)
JP (1) JPS498189A (de)
DE (1) DE2313219B2 (de)
FR (1) FR2176996B1 (de)
GB (1) GB1401560A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2916732A1 (de) * 1978-04-28 1979-11-08 Ates Componenti Elettron Verfahren zur herstellung eines fadenfoermigen widerstandselementes fuer eine integrierte schaltung

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3994758A (en) * 1973-03-19 1976-11-30 Nippon Electric Company, Ltd. Method of manufacturing a semiconductor device having closely spaced electrodes by perpendicular projection
US3967306A (en) * 1973-08-01 1976-06-29 Trw Inc. Asymmetrical well charge coupled device
US3924319A (en) * 1974-08-12 1975-12-09 Bell Telephone Labor Inc Method of fabricating stepped electrodes
US3898353A (en) * 1974-10-03 1975-08-05 Us Army Self aligned drain and gate field effect transistor
US3957552A (en) * 1975-03-05 1976-05-18 International Business Machines Corporation Method for making multilayer devices using only a single critical masking step
US4076575A (en) * 1976-06-30 1978-02-28 International Business Machines Corporation Integrated fabrication method of forming connectors through insulative layers
US4101731A (en) * 1976-08-20 1978-07-18 Airco, Inc. Composite multifilament superconductors
JPS5370688A (en) * 1976-12-06 1978-06-23 Toshiba Corp Production of semoconductor device
US4098638A (en) * 1977-06-14 1978-07-04 Westinghouse Electric Corp. Methods for making a sloped insulator for solid state devices
US4149307A (en) * 1977-12-28 1979-04-17 Hughes Aircraft Company Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
US4176029A (en) * 1978-03-02 1979-11-27 Sperry Rand Corporation Subminiature bore and conductor formation
US4262399A (en) * 1978-11-08 1981-04-21 General Electric Co. Ultrasonic transducer fabricated as an integral park of a monolithic integrated circuit
US4307179A (en) * 1980-07-03 1981-12-22 International Business Machines Corporation Planar metal interconnection system and process
NL8202777A (nl) * 1982-07-09 1984-02-01 Philips Nv Halfgeleiderinrichting en werkwijze voor het vervaardigen daarvan.
JPH0759441B2 (ja) * 1990-11-21 1995-06-28 東和工業株式会社 粗糸ボビンの貯留装置
JP2642523B2 (ja) * 1991-03-19 1997-08-20 株式会社東芝 電荷結合素子を持つ半導体集積回路装置の製造方法
US5688474A (en) * 1993-06-01 1997-11-18 Eduardo E. Wolf Device for treating gases using microfabricated matrix of catalyst
US5976970A (en) * 1996-03-29 1999-11-02 International Business Machines Corporation Method of making and laterally filling key hole structure for ultra fine pitch conductor lines
US5981374A (en) * 1997-04-29 1999-11-09 International Business Machines Corporation Sub-half-micron multi-level interconnection structure and process thereof
US6133139A (en) 1997-10-08 2000-10-17 International Business Machines Corporation Self-aligned composite insulator with sub-half-micron multilevel high density electrical interconnections and process thereof
US6365489B1 (en) * 1999-06-15 2002-04-02 Micron Technology, Inc. Creation of subresolution features via flow characteristics
ES2585058T3 (es) * 2012-05-21 2016-10-03 Danmarks Tekniske Universitet Método para producir sustratos para capas superconductoras
CN115104043B (zh) * 2020-03-11 2023-12-29 莱博创新公司 无线通信信号可穿透的节能窗镀膜及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614829C3 (de) * 1967-06-22 1974-04-04 Telefunken Patentverwertungs Gmbh, 7900 Ulm Verfahren zum Herstellen eines Halbleiterbauelementes
US3681134A (en) * 1968-05-31 1972-08-01 Westinghouse Electric Corp Microelectronic conductor configurations and methods of making the same
NL6906939A (de) * 1969-05-06 1970-11-10
US3651349A (en) * 1970-02-16 1972-03-21 Bell Telephone Labor Inc Monolithic semiconductor apparatus adapted for sequential charge transfer
US3678573A (en) * 1970-03-10 1972-07-25 Westinghouse Electric Corp Self-aligned gate field effect transistor and method of preparing
US3716429A (en) * 1970-06-18 1973-02-13 Rca Corp Method of making semiconductor devices
US3675313A (en) * 1970-10-01 1972-07-11 Westinghouse Electric Corp Process for producing self aligned gate field effect transistor
US3676230A (en) * 1971-02-16 1972-07-11 Trw Inc Method for fabricating semiconductor junctions
US3700469A (en) * 1971-03-08 1972-10-24 Bell Telephone Labor Inc Electroless gold plating baths

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2916732A1 (de) * 1978-04-28 1979-11-08 Ates Componenti Elettron Verfahren zur herstellung eines fadenfoermigen widerstandselementes fuer eine integrierte schaltung

Also Published As

Publication number Publication date
JPS498189A (de) 1974-01-24
DE2313219B2 (de) 1979-07-05
US3837907A (en) 1974-09-24
GB1401560A (en) 1975-07-16
FR2176996B1 (de) 1977-07-29
FR2176996A1 (de) 1973-11-02

Similar Documents

Publication Publication Date Title
DE2313219A1 (de) Verfahren zur herstellung von halbleitereinrichtungen mit einer auf mehreren niveaus liegenden metallisierung
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE3314100A1 (de) Verfahren zum herstellen eines integrierten kondensators und eine auf diese weise erhaltene anordnung
DE2720893B2 (de)
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE3247197A1 (de) Elektrisch programmierbare und loeschbare speicherzelle
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE2227344C3 (de)
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE2123595A1 (de) Halbleiteranordnung
DE102017107648A1 (de) Elektrische Durchkontaktierung(en) in einem Halbleitersubstrat und ein zugehöriges Herstellverfahren
DE3544539A1 (de) Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung
DE10246682A1 (de) Halbleiter-Vorrichtung
DE102014210899A1 (de) Halbleiter-Bauelement mit mindestens einem Durchkontakt im Trägersubstrat und Verfahren zum Erzeugen eines solchen Durchkontakts
DE2504500A1 (de) Verfahren zur herstellung eines musters aus einer oder mehreren schichten auf einer unterlage durch oertliche entfernung dieser schicht oder schichten durch sputteraetzen und gegenstaende, insbesondere halbleiteranordnungen, die unter verwendung dieses verfahrens hergestellt sind
DE10048420A1 (de) Verfahren zum Herstellen von integrierten Schaltungsanordnungen sowie zugehörige Schaltungsanordnungen, insbesondere Tunnelkontaktelemente
DE112013001383T5 (de) Verfahren zur Herstellung von Halbleiterwafern
DE102018111220B3 (de) Verfahren zum Herstellen einer Atomfalle sowie Atomfalle
DE102022100366A1 (de) Vorrichtungen mit siliziumdurchführungen, schutzringe und deren herstellungsverfahren
DE2132099A1 (de) Verfahren zur Zwischenverbindung elektrischer Baueinheiten
DE1929084A1 (de) Verfahren zum Herstellen eines Halbleiter-Bauelementes
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE102015012766B4 (de) Elektrische Kontaktstruktur mit Diffusionsbarriere für eine elektronische Vorrichtung und Verfahren zum Herstellen der elektrischen Kontaktstruktur
DE10027932C2 (de) Verfahren zur Bildung eines Kontaktlochs in einer Isolierschicht eines elektronischen oder mikroelektronischen Bauelements

Legal Events

Date Code Title Description
8235 Patent refused