DE2315402C2 - - Google Patents
Info
- Publication number
- DE2315402C2 DE2315402C2 DE2315402A DE2315402A DE2315402C2 DE 2315402 C2 DE2315402 C2 DE 2315402C2 DE 2315402 A DE2315402 A DE 2315402A DE 2315402 A DE2315402 A DE 2315402A DE 2315402 C2 DE2315402 C2 DE 2315402C2
- Authority
- DE
- Germany
- Prior art keywords
- chips
- chip
- holding device
- semiconductor
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T225/00—Severing by tearing or breaking
- Y10T225/30—Breaking or tearing apparatus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T225/00—Severing by tearing or breaking
- Y10T225/30—Breaking or tearing apparatus
- Y10T225/371—Movable breaking tool
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/51—Plural diverse manufacturing apparatus including means for metal shaping or assembling
- Y10T29/5176—Plural diverse manufacturing apparatus including means for metal shaping or assembling including machining means
- Y10T29/5177—Plural diverse manufacturing apparatus including means for metal shaping or assembling including machining means and work-holder for assembly
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/53039—Means to assemble or disassemble with control means energized in response to activator stimulated by condition sensor
- Y10T29/53043—Means to assemble or disassemble with control means energized in response to activator stimulated by condition sensor including means to divert defective work part
Description
Die Erfindung betrifft eine Vorrichtung nach dem Oberbegriff des Anspruchs 1.
Eine solche Vorrichtung ist aus der US-PS 35 83 561 bekannt.
Nach der Fertigstellung der integrierten Schaltkreise durch
laufen die Chips eine Reihe von Verfahrensschritten, wie
z. B. Zerschneiden der Halbleiterplättchen in Chips, elektri
sche und visuelle Prüfung und Aufsetzen der Chips auf Modul
substrate, bei denen die Chips in einer bestimmten Orientie
rung zu einem Werkzeug und/oder zueinander ausgerichtet
sein müssen.
Das Ausrichten ist apparativ und zeitlich aufwendig, insbe
sondere wenn dabei Drehbewegungen und nicht nur Verschiebun
gen in der X- und Y-Richtung durchzuführen sind. Wenn mög
lich sollte deshalb die Zahl der Justiervorgänge auf ein
Minimum beschränkt werden und, wenn eine Justierung unver
meidlich ist, sollte sie auf Verschiebungen in der X- und
Y-Richtung beschränkt werden.
Bei einer in der DE-AS 12 37 942 beschriebenen Vorrichtung
werden die Halbleiterplättchen und nach dem Zerschneiden die
Chips auf einer Auflage durch Ansaugen festgehalten, so daß
die einzelnen Chips während des Zerschneidens und Testens
dieselbe Orientierung wie im nicht zerschnittenen Halblei
terplättchen haben.
Es ist ein Verfahren bekannt, die Halbleiterplättchen vor
dem Zerschneiden orientiert auf eine Halterung aufzukleben.
Auf diese Weise behalten die Chips während des Zerschneidens
und bei evtl. nachfolgenden Prüfschritten ihre Orientierung
zueinander bei. Die eigentliche Justierarbeit ist bei die
sem Verfahren gegenüber älteren Verfahren beträchtlich redu
ziert. Sie ist aber dadurch aufwendig, daß nicht nur die
Halbleiterplättchen aufgeklebt, sondern die Chips nach dem
Prüfen abgelöst und gereinigt werden müssen. Hinzu kommt,
daß bei nachfolgenden Verfahrensschritten die Chips jeweils
einzeln neu justiert werden müssen.
Eine Vorrichtung, mit deren Hilfe die Ausrichtung der Chips,
welche sie im unzerschnittenen Halbleiterplättchen haben,
auch während und nach dem Ablösen und Reinigen beibehalten
werden kann, ist aus der DE-OS 20 28 910 bekannt. Bei dieser
Vorrichtung sind zur Aufnahme der Chips Vakuumsonden vorge
sehen, die in ihren Abmessungen auf die Größe der Chips ab
gestimmt sind. Da aber beim Zerschneiden der Chips unver
meidliche Schwankungen in den Chipgrößen auftreten, müssen
die Vakuumsonden eine Toleranz zum Ausgleich der unter
schiedlichen Chipgrößen aufweisen, was eine der Toleranz
proportionale Ungenauigkeit bei der Ausrichtung der Chips
zur Folge hat. Diese Ungenauigkeit beeinträchtigt nicht die
Brauchbarkeit des Verfahrens bei der Bearbeitung von Chips
mit konventionellen integrierten Schaltkreisen. Es werden
aber heute zunehmend integrierte Schaltkreise mit so kleinen
Abmessungen hergestellt, daß die Toleranz der Vakuumsonden
nicht mehr tragbar ist. Bei integrierten Schaltungen mit so
kleinen Abmessungen ist es aber nicht nur wichtig, genau
auszurichten, sondern auch die Orientierung bei dem folgen
den Arbeitsgang genau beizubehalten, insbesondere dann, wenn
das Chip bei diesem Arbeitsgang verschoben wird. Mit den be
kannten Verfahren kann dabei die Ausrichtung nicht mit der
notwendigen Genauigkeit, jedenfalls nicht mit dem in einer
Fabrikation vertretbaren Aufwand, beibehalten werden. Bei
der bekannten Vorrichtung kommt hinzu, daß es mit ihr nicht
möglich ist, in einem Arbeitsgang die Chips vom Ort, an
dem sie abschließend getestet worden sind, zu den Modulsub
straten, auf die sie aufgesetzt werden sollen, so zu trans
portieren, daß die integrierte Schaltungen aufweisende Ober
fläche der Moduloberfläche zugewandt ist, vielmehr müssen
die Chips zunächst in einem Chip-Behälter abgelegt und dann
umgedreht werden und können erst dann auf die Modulsubstrate
aufgesetzt werden.
Vorrichtungen, welche sowohl beim Prüfen und Zerschneiden in
Chips, als auch beim Transportieren der Chips zu der Stelle,
wo sie mit einem anderen Bauteil verbunden werden sollen,
eingesetzt werden können, sind z. B. aus den US-Patentschrif
ten 35 03 500 und 35 83 561 bekannt. Beiden Vorrichtungen
ist gemeinsam, daß die Chips, bis sie wegtransportiert wer
den, die ursprüngliche Position und Orientierung (Vorrich
tung gemäß US-Patent 35 83 561) bzw. nur die ursprüngliche
Position (Vorrichtung gemäß US-Patent 35 03 500) beibehal
ten, daß die Chips dann an ihrer Schaltungen aufweisenden
Oberfläche mit einer Vakuumsonde ergriffen und dann zu der
genannten Stelle transportiert werden, wobei die ursprüngli
che Orientierung nicht beibehalten wird, und daß es dabei
unmöglich ist, Lötpunkte des Chips, welches sich auf der
Schaltungen aufweisenden Oberfläche befinden, mit Lötpunk
ten auf dem anderen Bauteil zu verlöten, eine Kontaktierung
vielmehr nur über Drähte möglich ist, weshalb auch die Not
wendigkeit einer festgelegten Ausrichtung der Chips zu den
anderen Bauteilen entfällt.
Es wurde auch festgestellt, daß viele Chips, die bei einer
ersten Prüfung als fehlerhaft eingestuft worden waren, bei
einer erneuten Prüfung nach dem Sortieren gut befunden wer
den. Bei den bekannten Verfahren müssen vor dieser erneuten
Prüfung die Chips einzeln neu ausgerichtet werden.
Es ist deshalb die Aufgabe der Erfindung, eine Vorrichtung
zum Bearbeiten von Halbleiterchips mit hochintegrierten,
kleindimensionierten Schaltkreisen anzugeben, bei der
die Zahl der Justiervorgänge möglichst klein ge
halten wird, bei unvermeidlichen Justiervorgängen die Chips
nur in der X- und Y-Richtung verschoben werden, ein Chip,
auch wenn es verschoben wird, seine Orientierung zu einem
Bezugsgegenstand exakt beibehält, das Prüfen ohne wesentli
chen, zusätzlichen Justieraufwand wiederholt werden kann
und fehlerhafte Chips nicht mehr nachfolgenden Bearbeitungs
schritten unterworfen werden und mit der Chips mit den Kon
taktpunkten auf ihrer integrierte Schaltungen aufweisenden
Oberfläche auf die diesen Kontaktpunkten entsprechenden Kon
taktfinger auf den Modulsubstraten gelegt werden.
Diese Aufgabe wird erfindungsgemäß mit einer Vorrichtung der
eingangs genannten Art mit den Merkmalen des kennzeichnenden
Teils des Patentanspruchs 1 gelöst.
Nur beim Justieren des Halbleiterplättchens auf die Vorrich
tung ist eine Drehbewegung notwendig. Beim nachfolgenden
Prüfen und Zerschneiden des Halbleiterplättchens und vor dem
Aufsetzen auf das Modulsubstrat muß jeweils nur die Halte
vorrichtung
in X- und/oder Y-Richtung verschoben werden. Durch diese
Vorkehrungen werden Justierschritte eingespart und die unum
gänglichen vereinfacht. Beim Aufsetzen wird das Chip unter
Erhaltung der Ausrichtung der Chipkanten festgehalten und
direkt zum festgelegten Platz auf dem Modulsubstrat trans
portiert, bevorzugt indem es eine kurze, geradlinige Strecke
zurücklegt. Da von jedem Chip außer dem Prüfergebnis auch
seine genaue Lage registriert wird, können fehlerhafte Chips
von nachfolgenden Bearbeitungsschritten ausgeschlossen wer
den. Schließlich lassen sich die als fehlerhaft eingestuften
Chips, die nach dem Abnehmen der guten Chips noch orientiert
auf der Haltevorrichtung festgehalten werden, ohne erneute
Justierung noch einmal prüfen.
In vorteilhafter Weise läßt sich die Arbeit mit der Vorrich
tung beschleunigen und genauer überwachen, wenn die Prüfein
richtungen, die Plättchenschneidestation und die Chipan
setzstation durch einen Prozeßrechner gesteuert werden.
Die Justierschritte lassen sich in vorteilhafter Weise da
durch weiter vereinfachen, daß die Haltevorrichtung mit dem
ausgerichteten Halbleiterplättchen auf einem Koordinaten
tisch von Station zu Station verschoben wird.
Es ist vorteilhaft, wenn die Halbleiterplättchen in der
Plättchenschneidestation - wie es bereits aus dem Artikel
"Applications of Laser Systems to Microelektronics and
Silicon Wafer Dicing" bekannt ist, der in Solid State Tech
nology, Bd. 13, 1970, Nr. 4, Seiten 63 bis 67 veröffentlicht ist - mit
einem Laserstrahl zerschnitten werden, da auf diese Weise
die Chips beim Zerschneiden keinen Schubkräften ausgesetzt
werden. Außerdem läßt sich in vorteilhafter Weise ein von
einem Prozeßrechner gesteuerter Laserstrahl dazu benutzen,
aus einem Halbleiterplättchen mit geringer Ausbeute an guten
Chips nur fehlerfreie Chips herauszuschneiden.
Die Erfindung wird anhand von durch Zeichnungen erläuterten
Ausführungsbeispielen beschrieben.
Es zeigt
Fig. 1 in perspektivischer Darstellung eine kombinierte
Halte- und Bewegungsvorrichtung gemäß einer Ausführungsform der Erfin
dung mit einer abgeschnittenen Ecke, um Details
in ihrem Innern zu zeigen,
Fig. 2 eine vergrößerte Ansicht des Ausschnitts 2 in der
Fig. 1 in Draufsicht,
Fig. 3 eine Querschnittsdarstellung des Ausschnitts in
Fig. 2 entlang der Linie 3-3,
Fig. 4 in perspektivischer Darstellung die Benutzung der
in den Fig. 1 bis 3 dargestellten Halte- und Be
wegungsvorrichtung zum Aufsetzen von Chips,
Fig. 5 ein Flußdiagramm, das die Bearbeitungsschritte
zeigt, bei denen die in den Fig. 1 bis 4 gezeig
te Halte- und Bewegungsvorrichtung benutzt werden
kann, und
Fig. 6 ein Blockdiagramm eines Systems, in dem die in den
Fig. 1 bis 4 gezeigte Halte- und Bewegungsvorrich
tung benutzt werden kann, und mit dem die in Fig. 5
gezeigten Bearbeitungsschritte ausgeführt werden
können.
In den Fig. 1 bis 3 ist eine kombinierte Halte- und Bewegungsvor
richtung 10, im folgenden Haltevorrichtung genannt, für Chips mit
integrierten Schaltungen gezeigt. Die Haltevorrichtung hat ein Ge
häuse 12, das einen Hohlraum 14 einschließt. Die Oberfläche 16
des Gehäuses 12 kann ein Halbleiterplättchen 18 aufnehmen; das
von einer Vielzahl von Chips 20 mit integrierten Schaltungen ge
bildet wird. Die Oberfläche 16 der Haltevorrichtung 10 hat, wie
in den Fig. 2 und 3 gezeigt wird, eine Vielzahl von bis zum Hohl
raum 14 durchgehenden Bohrungen 22. Für jedes Chip 20 ist außer
dem je ein Loch 24 in der Oberfläche 16 vorgesehen. Ein zum Ge
häuse 12 gehörendes Chipaufsetzrohr 26 kann senkrecht zur Oberfläche
16 durch die Löcher 24 bewegt werden. Es ist sowohl möglich, jedem
Chip ein eigenes Chipaufsetzrohr 26 zuzuordnen, als auch nur ein
Chipaufsetzrohr 26 vorzusehen, das in einer festgelegten Reihenfol
ge zu jedem Chip 20 durch das zugehörige Loch 24 hingeführt wird.
Die Vakuumleitung 28 ist mit einer nicht gezeigten Vakuumpumpe
verbunden. Die Registriernut 30 an der Unterseite des Gehäuses
12 kann auf einer Justierschiene 32, die ein Bestandteil eines
Chip-Bearbeitungsystems ist, in welchem die Haltevorrichtung 10
benutzt wird, sitzen. Fig. 4 zeigt die Benutzung der Haltevorrich
tung 10 beim Aufsetzen von Chips. Vor dem Aufsetzen der Chips
wird das Halbleiterplättchen 18 in die einzelnen, mittels der
Bohrungen 22 an der Oberfläche 16 festgesaugten Chips 20 zerschnit
ten, ohne daß deren Orientierung und Lage verändert wird. Ein
Laserstrahl ist das geeignetste Schneidinstrument. Zum Chipauf
setzen wird die Haltevorrichtung 10 auf den Kopf gestellt und mit
einer geeigneten Chipaufsetzvorrichtung, die eine X-Y-Positionier
mechanik 34 besitzt, verbunden. Die X-Y-Positioniermechanik 34
dient dazu, ein bestimmtes Chip, wie z. B. Chip 36, über dem
nicht gezeigten Kontaktgebiet auf dem Modulsubstrat 38 in die
richtige Lage zu bringen, indem die Haltevorrichtung 10, das
Modulsubstrat 38 oder beide entlang den in Fig. 4 gezeigten X-
und Y-Achsen bewegt werden. Im Gebrauch sind Einrichtungen 39
vorhanden, mit denen andere Modulsubstrate 40 zu der Position des
Modulsubstrats 38 bewegt werden können. Ist ein Modulsubstrat in
der Position des Modulsubstrats 38, so ist es notwendig, die Kon
aktfinger auf seiner Oberfläche sehr genau zu den entsprechenden
Kontaktpunkten 42 auf dem Chip 36 auszurichten. Dies kann mittels
nicht gezeigter Justierspiegel und einem Mikroskop mit aufgeteil
tem Gesichtsfeld erreicht werden.
Wenn die Kontaktfinger auf dem Modulsubstrat 38 genau zu den Kon
taktpunkten 42 auf dem Chip 36 justiert sind, wird das Chipauf
setzrohr 26 durch das Loch 24 hindurch abgesenkt, wobei das Auf
setzrohr an das Vakuumsystem angeschlossen ist, damit das Chip 36
an dem Rohr festgesaugt werden kann. Das sich abwärts bewegende
Aufsetzrohr ergreift das Chip 36 und bewegt es gegen die durch die
Bohrungen 22 ausgeübte Ansaugkraft, wie in der Fig. 4 gezeigt
ist, in Richtung des Modulsubstrats 38. Wenn das Chip 36 ganz
auf das Modulsubstrat 38 abgesenkt ist, wird die Absaugung in dem
Aufsetzrohr 26 abgeschaltet, wodurch das Chip 36 losgelassen wird,
und das Chipaufsetzrohr 26 wird durch das Loch 24 wieder zurück
gezogen. Anschließend wird ein anderes einwandfreies Chip zur
Plazierung auf einem Modulsubstrat 38 ausgerichtet.
Die Fig. 4 zeigt noch andere Kombinationen von Bohrungen 22 und
Löchern 24, deren zugehörige Chips schon auf Modulsubstraten
plaziert worden sind. Mit einer starken Absaugung ist es möglich,
alle zum Halbleiterplättchen 18 gehörenden Chips auf Modulsub
straten zu plazieren und trotzdem noch eine so hohe Ansaugkraft
durch die Bohrungen 22 aufrechtzuerhalten, daß auch das letzte
Chip, welches plaziert werden soll, an der Haltevorrichtung 10
festgehalten wird. Im Normalfall werden allerdings nicht alle
integrierten Schaltkreise auf den Chips den festgelegten
Testparametern entsprechen, und deshalb werden auch nicht alle
Chips 20 des Halbleiterplättchens 18 auf Modulsubstraten pla
ziert werden.
Das in Fig. 5 gezeigte Flußdiagramm zeigt einen Ausschnitt aus
der Herstellung integrierter Schaltkreise einschließlich des
Chipaufsetzens, bei dem die in den Fig. 1 bis 4 beschrie
bene Haltevorrichtung benutzt werden kann. Zunächst wird ein
Halbleiterplättchen, das aus einer Vielzahl von fertiggestellten
Chips mit integrierten Schaltkreisen besteht, zu einer Haltevor
richtung, wie sie in den Fig. 1 bis 4 gezeigt wird, ausgerich
tet. Das ausgerichtete Halbleiterplättchen wird mittels der
Bohrungen 22 durch Vakuumanwendung an der Haltevorrichtung festge
saugt. Dann werden die Chips zuerst gleichstrommäßig, wechsel
strommäßig oder sowohl gleich- als auch wechselstrommäßig elektrisch
getestet und anschließend visuell inspiziert. Chips auf dem
Halbleiterplättchen, die den elektrischen Test oder die visuelle
Inspektion nicht bestehen, werden registriert. Nun wird das Halb
leiterplättchen mittels eines Laserstrahls in die einzelnen Chips
zerschnitten und daraufhin werden die Schnittabfälle entfernt.
Das Zerschneiden des Halbleiterplättchens und das Entfernen der
Abfälle kann vorgenommen werden, ohne daß die Ausrichtung und Lage
der Chips gegenüber ihrer Ausrichtung und Lage vor dem Zerschnei
den verändert werden.
Nach dem Zerschneiden können die Chips, die bei den elektrischen
Tests und bei der visuellen Inspektion bestanden haben, wie Fig. 4
zeigt, auf die Modulsubstrate aufgesetzt werden. Dann wird Fluß
mittel auf die Chips aufgebracht, anschließend werden die Chips
in einem geeigneten Lötofen auf die Modulsubstrate aufgelötet, und
schließlich folgt ein konventioneller Reinigungsschritt, um über
flüssiges Flußmittel und irgendwelche andere Verunreinigungen,
die während des Lötprozesses eingeschleppt wurden, zu entfernen.
Nun werden die Chips auf den Modulsubstraten noch einmal elektrisch
getestet, um sicherzustellen, daß nur Chips mit integrierten
Schaltkreisen, die der Spezifikation entsprechen, auf den Modul
substraten vorhanden sind. Wenn alle Chips auf einem Modulsubstrat
den Spezifikationen entsprechen, wird das Modulsubstrat weiterbear
beitet, bis das verkapselte Modul mit integrierten Schaltkreisen
vorliegt. Wenn eines oder mehrere der Chips auf dem Modulsubstrat
den elektrischen Substrattest nicht bestehen, müssen die defekten
Chips entfernt werden und durch solche ersetzt werden, die den
Spezifikationen entsprechen. Die defekten Chips lassen sich mit
einem Gerät ablöten, dessen wesentlichsten Teil ein Mikrogasbren
ner bildet, mit dem es möglich ist, defekte Chips abzulöten, ohne
benachbarte Chips zu beeinflussen. Modulsubstrate, von denen Chips
entfernt worden sind, werden zu der Chipaufsetzstation zurücktrans
portiert.
Chips, die beim elektrischen Test oder der visuellen Inspektion
vor dem Zerschneiden der Halbleiterplättchen nicht bestanden haben,
werden aussortiert und noch einmal getestet, weil sich herausge
stellt hat, daß ein Nichtbestehen des elektrischen Tests oft
andere Gründe hat als ein wirklicher Fehler in den Chips. Besonders
im Fall der visuellen Inspektion kann sich herausstellen, daß ein
Chip, das bei dieser Inspektion als fehlerhaft festgestellt worden
ist, in Wirklichkeit für den Gebrauch geeignet ist. Nach dem
Wiederholen des Tests werden diejenigen Chips, die den Spezifi
kationen entsprechen, wieder in den normalen Fertigungsfluß einge
schleust.
Fig. 6 zeigt schematisch ein günstiges System, mit dem die in dem
Flußdiagramm in Fig. 5 gezeigten Verfahrensschritte ausgeführt
werden können. Ein Teil dieses Systems kann die in den Fig. 1
bis 4 gezeigte Haltevorrichtung sein. Fig. 6 zeigt einen Prozeß
rechner 44, mit dem eine elektrische Testvorrichtung 46, eine
Station 48 zur visuellen Inspektion, eine Plättchenschneidstation
49, eine Chipaufsetzstation 50 und eine elektrische Test
vorrichtung 52 mittels der Übertragungsleitungen 54, 56, 57,
58 bzw. 60 verbunden sind. Die
elektrischen Testvorrichtungen 46 und 52, die Station 48 für die
visuelle Inspektion und die Chipaufsetzstation 50 können schon
bekannte Vorrichtungen sein: es ist nur darauf zu achten, daß
die Vorrichtungen in der Lage sind, eine Haltevorrichtung des
Typs, wie er in den Fig. 1 bis 4 gezeigt worden ist, aufzunehmen.
Eine Plättchenjustierstation 62 ist vorgesehen, um das Plättchen
18 sehr genau auf die Haltevorrichtung 10 zu justieren. Das
justierte Plättchen auf der Haltevorrichtung wird dann zu der
elektrischen Testvorrichtung 46 weitergereicht. Von der elektri
schen Testvorrichtung 46 wandert die Haltevorrichtung 10 mit dem
Plättchen 18 zu der Station 48 für die visuelle Inspektion und
dann zu der Plättchenschneidstation 49. Die Plättchenschneidsta
tion 49 benutzt zum Schneiden bevorzugt einen Laserstrahl.
Nach dem Zerschneiden wird die Haltevorrich
tung 10, die nun die einzelnen Chips, die ihre Ausrichtung und
Lage wie im Halbleiterplättchen 18 beibehalten haben, zu der
Chipaufsetzstation 50 transportiert. Modulsubstrate 40, auf denen
Chips 20 plaziert werden sollen, werden von dem Substratzulieferer
66 zu der Chipaufsetzstation 50 überführt und das Chipaufsetzen
wird so ausgeführt, wie weiter oben im Zusammenhang mit Fig. 4
erklärt worden ist. Nach dem Chipaufsetzen wandern die mit Chips
20 bestückten Modulsubstrate 40 zu der elektrischen Testvorrich
tung 52, wo die Chips 20 einem weiteren elektrischen Test unter
worfen werden.
Wenn die elektrische Testvorrichtung 52 feststellt, daß alle Chips
20 auf dem Modulsubstrat 40 den Spezifikationen entsprechen, wird
das Substrat zur weiteren Bearbeitung zur Modullinie weiterge
schickt. Wenn ein oder mehrere der Chips 20 fehlerhaft sind,
wird das Modulsubstrat 40 zu der Chip-Ablötstation 68 gebracht,
die bevorzugt dem oben beschriebenen Typ entspricht. Nach dem
Entfernen der fehlerhaften Chips wird das Modulsubstrat 40
zu der Chipaufsetzstation zurückgeschickt, damit die abgelöte
ten Chips ersetzt werden können.
Fehlerhafte Chips werden zu einer Chipjustierstation 70 gebracht,
wo sie auf eine Haltevorrichtung 10 zum nochmaligen Testen pla
ziert werden, und wandern dann zurück zu der elektrischen Test
vorrichtung 46. Es ist auch möglich, die fehlerhaften Chips gar
nicht erst von der bis dahin benutzten Haltevorrichtung 10 abzu
nehmen, sondern sie direkt zum Testen zurückzuschicken. Aus ver
schiedenen Gründen besteht eine beachtliche Anzahl von Chips,
die man ursprünglich für fehlerhaft gehalten hatte, diese Tests,
wenn sie zum zweiten Mal getestet werden.
Da die elektrische Testvorrichtung 46, die Station 48 für die
visuelle Inspektion, die Plättchenschneidstation 49, die Chip
aufsetzstation 50 und die elektrische Testvorrichtung 52 mit dem
Prozeßrechner 44 verbunden sind, kann eine überflüssige Bearbei
tung von fehlerhaften Chips vermieden werden. So kann die Station
48 für die visuelle Inspektion unter Berücksichtigung der von
der elektrischen Testvorrichtung 46 erhaltenen Ergebnisse durch
den Prozeßrechner derart gesteuert werden, daß nur solche Chips
der visuellen Inspektion unterworfen werden, die in der elektrischen
Testvorrichtung 46 die Tests bestanden haben. Ist die Ausbeute
an guten Chips in den Plättchen 18 relativ niedrig, so kann der
Prozeßrechner die Schneidoperation so steuern, daß nur die
guten Chips aus dem Halbleiterplättchen 18 herausgeschnitten wer
den und nicht das ganze Halbleiterplättchen 18 zerschnitten wird.
In der gleichen Weise werden nur Chips, die im elektrischen Test
und in der visuellen Inspektion bestanden haben, in der Chipauf
setzstation auf Modulsubstrat aufgesetzt. Da die elektrische
Testvorrichtung 52 die Chips auf dem Modulsubstrat 40 identifi
ziert, die ersetzt werden müssen, müssen bei der Nacharbeit in
der Chipaufsetzstation 50 nur die Positionen auf dem Modulsub
strat angefahren werden, an denen sich vorher die fehlerhaften
Chips befanden.
Die Haltevorrichtung erlaubt es, eine einmal sehr genau vorgenom
mene Ausrichtung von Gegenständen über eine Reihe von Bearbei
tungsschritten aufrechtzuerhalten. Das benutzte System eliminiert
die unnötige Bearbeitung von fehlerhaften Gegenständen. Insbe
sondere lassen sich mit dem beschriebenen System Chips mit sehr
komplizierten integrierten Schaltungen, wie sie jetzt gerade in
der Entwicklung sind, bearbeiten und automatisch und mit großer
Genauigkeit auf Modulsubstraten plazieren.
Claims (8)
1. Vorrichtung zum Bearbeiten von Halbleiterplättchen (18) bzw.
von in Chips (20, 36) zerschnittenen Halbleiterplättchen (18) mit:
- a) einer Haltevorrichtung (10), welche die Auflagefläche, mit welcher die Halbleiterplättchen (18) auf der Haltevor richtung (10) aufliegen, lösbar festzuhalten vermag,
- b) einer in der Haltevorrichtung enthaltenen Bewegungsvorrichtung, mittels welcher gegen die Auflagefläche einzelner Chips gedrückt werden kann, wodurch diese Chips aus der Ebene der übrigen Chips herausbewegt werden,
- c) Anordnungen, zu denen eine Plättchenschneidstation gehört, zum Bearbeiten der Halbleiterplättchen bzw. Chips und zum Übertragen der Chips von der Haltevorrichtung auf Modulsubstrate,
gekennzeichnet durch folgende Merkmale:
- d) die Haltevorrichtung weist ein Gehäuse (12) auf, welches einen mit einer Vakuumleitung verbundenen Hohlraum (14) um schließt und eine flache Oberfläche (16) hat, in welche so viele zum Festhalten des Halbleiterplättchens (18) bzw. der Chips (20, 36) dienende durchgehende Bohrungen (22) eingebracht sind, daß auf jedes Chip (20, 36) min destens eine entfällt,
- e) die Oberfläche (16) weist Löcher (24) auf, von denen jedem Chip (20, 36) eines zugeordnet ist,
- f) die Bewegungsvorrichtung ist in Form mindestens eines an eine Vakuumleitung ange schlossenen und senkrecht zur Oberfläche (16) in den Löchern (24) verschiebbaren Aufsetzrohres (26) zum Festhalten einzelner Chips (36) unter Beibehaltung der Ausrichtung ihrer Kanten, zum Abtrennen der Chips (36) von der Oberfläche (16) und zum Aufsetzen der Chips (36) auf die Modulsubstrate ausgebildet.
2. Vorrichtung nach Anspruch 1,
dadurch gekennzeichnet,
daß sie als Bearbeitungsvorrichtungen Einrichtungen zum
elektrischen und visuellen Prüfen der Chips und Mittel
zum Ausrichten der Haltevorrichtung (10) zu den Bear
beitungsvorrichtungen und zu den Modulsubstraten (38)
enthält.
3. Vorrichtung nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß sie Einrichtungen zum Prüfen der Chips (20, 36)
vor dem Bearbeiten der Chips (20) in der Plättchen
schneidstation (49), zum Prüfen der beim ersten Prüfen
als defekt eingestuften Chips (20, 36) nach dem Zer
schneiden und zum Prüfen der auf die Modulsubstrate
(38) gelöteten Chips (36) enthält.
4. Vorrichtung nach einem oder mehreren der Ansprüche 1
bis 3,
dadurch gekennzeichnet,
daß ein Prozeßrechner (44) die Bearbeitung und den
Transport der Halbleiterplättchen (18) bzw. Chips
(20, 36) steuert.
5. Vorrichtung nach einem oder mehreren der Ansprüche 1
bis 4,
dadurch gekennzeichnet,
daß die Plättchenschneidstation (49) zum Zerschneiden
der Halbleiterplättchen (18) einen Laser enthält.
6. Vorrichtung nach Anspruch 4 oder 5,
dadurch gekennzeichnet,
daß der Prozeßrechner (44) das Zerschneiden so steuert,
daß nur die beim ersten Prüfen akzeptierten Chips (20,
36) aus dem Halbleiterplättchen (18) herausgeschnitten
werden.
7. Vorrichtung nach einem oder mehreren der Ansprüche 1
bis 6,
dadurch gekennzeichnet,
daß sie Mittel enthält, um defekte Chips von Modulsub
straten (38) abzulöten und um diese Modulsubstrate (38)
zum Ersatz der defekten Chips zu einem einwandfreien
Chip (20, 36) auf der Haltevorrichtung (10) auszurich
ten.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US00240018A US3811182A (en) | 1972-03-31 | 1972-03-31 | Object handling fixture, system, and process |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2315402C2 true DE2315402C2 (de) | 1989-06-08 |
Family
ID=22904758
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2315402A Expired DE2315402C2 (de) | 1972-03-31 | 1973-03-28 | |
DE2315402A Granted DE2315402A1 (de) | 1972-03-31 | 1973-03-28 | Verfahren zum automatischen zerschneiden von halbleiterplaettchen in chips und zum orientierten aufloeten von chips auf modulsubstrate |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2315402A Granted DE2315402A1 (de) | 1972-03-31 | 1973-03-28 | Verfahren zum automatischen zerschneiden von halbleiterplaettchen in chips und zum orientierten aufloeten von chips auf modulsubstrate |
Country Status (5)
Country | Link |
---|---|
US (1) | US3811182A (de) |
CA (1) | CA980920A (de) |
DE (2) | DE2315402C2 (de) |
FR (1) | FR2178865B1 (de) |
GB (1) | GB1420863A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011115834A1 (de) * | 2011-10-13 | 2013-04-18 | Thyssenkrupp System Engineering Gmbh | Verfahren zum Justieren einer Haltevorrichtung und System zum Bearbeiten von Werkstücken |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3879839A (en) * | 1973-06-04 | 1975-04-29 | Ibm | Method of manufacturing multi-function LSI wafers |
US3918146A (en) * | 1974-08-30 | 1975-11-11 | Gen Motors Corp | Magnetic semiconductor device bonding apparatus with vacuum-biased probes |
US3896541A (en) * | 1974-09-16 | 1975-07-29 | Western Electric Co | Method and apparatus for supporting substrates during bonding |
US4046985A (en) * | 1974-11-25 | 1977-09-06 | International Business Machines Corporation | Semiconductor wafer alignment apparatus |
US4181249A (en) * | 1977-08-26 | 1980-01-01 | Hughes Aircraft Company | Eutectic die attachment method for integrated circuits |
DE3137301A1 (de) * | 1981-09-18 | 1983-04-14 | Presco Inc., Beverly Hills, Calif. | "verfahren und vorrichtung zur handhabung kleiner teile in der fertigung" |
US4646009A (en) * | 1982-05-18 | 1987-02-24 | Ade Corporation | Contacts for conductivity-type sensors |
JPS60100450A (ja) * | 1983-11-07 | 1985-06-04 | Disco Abrasive Sys Ltd | 半導体ウエーハ装着及び切断装置 |
US4787143A (en) * | 1985-12-04 | 1988-11-29 | Tdk Corporation | Method for detecting and correcting failure in mounting of electronic parts on substrate and apparatus therefor |
DE3920035A1 (de) * | 1988-07-04 | 1990-01-11 | Kuttler Hans Juergen | Vorrichtung zum vereinzeln und transportieren von werkstuecken |
US5115545A (en) * | 1989-03-28 | 1992-05-26 | Matsushita Electric Industrial Co., Ltd. | Apparatus for connecting semiconductor devices to wiring boards |
JPH02303100A (ja) * | 1989-05-17 | 1990-12-17 | Matsushita Electric Ind Co Ltd | 部品装着方法 |
JPH0770824B2 (ja) * | 1991-03-04 | 1995-07-31 | 松下電器産業株式会社 | 電子部品接続方法 |
US5323013A (en) * | 1992-03-31 | 1994-06-21 | The United States Of America As Represented By The Secretary Of The Navy | Method of rapid sample handling for laser processing |
US5445559A (en) * | 1993-06-24 | 1995-08-29 | Texas Instruments Incorporated | Wafer-like processing after sawing DMDs |
US5840592A (en) * | 1993-12-21 | 1998-11-24 | The United States Of America As Represented By The Secretary Of The Navy | Method of improving the spectral response and dark current characteristics of an image gathering detector |
US5915370A (en) * | 1996-03-13 | 1999-06-29 | Micron Technology, Inc. | Saw for segmenting a semiconductor wafer |
US5874319A (en) * | 1996-05-21 | 1999-02-23 | Honeywell Inc. | Vacuum die bond for known good die assembly |
US5809987A (en) | 1996-11-26 | 1998-09-22 | Micron Technology,Inc. | Apparatus for reducing damage to wafer cutting blades during wafer dicing |
US5803797A (en) * | 1996-11-26 | 1998-09-08 | Micron Technology, Inc. | Method and apparatus to hold intergrated circuit chips onto a chuck and to simultaneously remove multiple intergrated circuit chips from a cutting chuck |
KR100236487B1 (ko) | 1997-10-22 | 2000-01-15 | 윤종용 | 정전기 방전 불량을 방지하기 위한 분할형 칩 흡착수단을구비하는 칩 접착 장치 |
US6187654B1 (en) | 1998-03-13 | 2001-02-13 | Intercon Tools, Inc. | Techniques for maintaining alignment of cut dies during substrate dicing |
US6325059B1 (en) * | 1998-09-18 | 2001-12-04 | Intercon Tools, Inc. | Techniques for dicing substrates during integrated circuit fabrication |
JP4388640B2 (ja) * | 1999-09-10 | 2009-12-24 | 株式会社ディスコ | Csp基板保持部材及び該csp基板保持部材が載置されるcsp基板用テーブル |
US6787382B1 (en) * | 2001-08-30 | 2004-09-07 | Micron Technology, Inc. | Method and system for singulating semiconductor components |
GB2399311B (en) * | 2003-03-04 | 2005-06-15 | Xsil Technology Ltd | Laser machining using an active assist gas |
GB2404280B (en) * | 2003-07-03 | 2006-09-27 | Xsil Technology Ltd | Die bonding |
US7220175B2 (en) * | 2005-04-28 | 2007-05-22 | Win Semiconductors Corp. | Device for carrying thin wafers and method of carrying the thin wafers |
FR2897503B1 (fr) * | 2006-02-16 | 2014-06-06 | Valeo Sys Controle Moteur Sas | Procede de fabrication d'un module electronique par fixation sequentielle des composants et ligne de production correspondante |
US8580615B2 (en) * | 2011-02-18 | 2013-11-12 | Applied Materials, Inc. | Method and system for wafer level singulation |
US9842782B2 (en) | 2016-03-25 | 2017-12-12 | Mikro Mesa Technology Co., Ltd. | Intermediate structure for transfer, method for preparing micro-device for transfer, and method for processing array of semiconductor device |
JP2019012773A (ja) * | 2017-06-30 | 2019-01-24 | 株式会社ディスコ | ウェーハの加工方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1237942B (de) * | 1962-07-19 | 1967-03-30 | Siemens Ag | Vorrichtung zum Haltern scheibenfoermiger Werkstuecke aus Halbleitermaterial durch Ansaugen |
US3131476A (en) * | 1963-03-21 | 1964-05-05 | Philco Corp | Production of semiconductor blanks |
GB1153008A (en) * | 1965-09-18 | 1969-05-21 | Telefunken Patent | Method of and apparatus for Measuring and Sorting the Individual Elements in a Semiconductor Wafer |
US3448510A (en) * | 1966-05-20 | 1969-06-10 | Western Electric Co | Methods and apparatus for separating articles initially in a compact array,and composite assemblies so formed |
FR1064185A (fr) * | 1967-05-23 | 1954-05-11 | Philips Nv | Procédé de fabrication d'un système d'électrodes |
US3583561A (en) * | 1968-12-19 | 1971-06-08 | Transistor Automation Corp | Die sorting system |
US3584741A (en) * | 1969-06-30 | 1971-06-15 | Ibm | Batch sorting apparatus |
US3720309A (en) * | 1971-12-07 | 1973-03-13 | Teledyne Inc | Method and apparatus for sorting semiconductor dice |
-
1972
- 1972-03-31 US US00240018A patent/US3811182A/en not_active Expired - Lifetime
-
1973
- 1973-02-19 CA CA164,187A patent/CA980920A/en not_active Expired
- 1973-02-20 FR FR7306804A patent/FR2178865B1/fr not_active Expired
- 1973-03-19 GB GB1301173A patent/GB1420863A/en not_active Expired
- 1973-03-28 DE DE2315402A patent/DE2315402C2/de not_active Expired
- 1973-03-28 DE DE2315402A patent/DE2315402A1/de active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011115834A1 (de) * | 2011-10-13 | 2013-04-18 | Thyssenkrupp System Engineering Gmbh | Verfahren zum Justieren einer Haltevorrichtung und System zum Bearbeiten von Werkstücken |
Also Published As
Publication number | Publication date |
---|---|
GB1420863A (en) | 1976-01-14 |
US3811182A (en) | 1974-05-21 |
FR2178865A1 (de) | 1973-11-16 |
FR2178865B1 (de) | 1976-05-21 |
DE2315402A1 (de) | 1973-10-04 |
CA980920A (en) | 1975-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2315402C2 (de) | ||
DE69534124T2 (de) | Verfahren und Vorrichtung zum automatischen Positionieren elektronischer Würfel in Bauteilverpackungen | |
DE2858098C2 (de) | Vorrichtung zum Aufbringen von rechteckigen oder länglichen Chips auf eine Leiterplatte | |
DE69805325T3 (de) | Mehrköpfiges verteilungssystem und verfahren | |
DE2625383C2 (de) | Verbindungsträger zur Bildung der elektrischen Verbindungen zwischen Anschlußleitern eines Packungsrahmens und Kontaktierungsstellen mindestens einer innerhalb des Packungsrahmens gelegenen integrierten Schaltung und Verfahren zur Herstellung eines solchen Verbindungsträgers | |
DE2319011C2 (de) | Verfahren zum Prüfen eines Leiternetzes auf einem isolierenden Substrat und Anordnung zur Durchführung des Verfahrens | |
DE2704266A1 (de) | Verfahren und anlage zum montieren von ic-chips auf einem substrat | |
DE10349847B3 (de) | Positionierungsvorrichtung und -Verfahren für die Übertragung elektronischer Bauteile | |
EP2115767B1 (de) | Vorrichtung für die montage eines flipchips auf einem substrat | |
DE2028910C3 (de) | Einrichtung zum Sortieren von elektrischen Schaltungselementen | |
DE19654172A1 (de) | Verfahren und Vorrichtung zum Montieren von Bauteilen | |
EP2612156B1 (de) | Modularer prober und verfahren zu dessen betrieb | |
DE102007052011A1 (de) | Waferbearbeitungsverfahren | |
DE4411973A1 (de) | KGD-Anordnung | |
DE102020204746A1 (de) | Überprüfvorrichtung und bearbeitungsvorrichtung mit derselben | |
CH695199A5 (de) | Verfahren und Einrichtung fur die Montage von Halbleiterchips. | |
EP0430864A2 (de) | Verfahren zur Herstellung von elektrischen Verbindungen auf einem Universalsubstrat und Vorrichtung dazu | |
DE102020200724B4 (de) | Trägerplattenentfernungsverfahren | |
DE10101090B4 (de) | Verfahren des Schneidens von CSP-Substraten | |
DE102019203699A1 (de) | Schneidvorrichtung | |
DE4105874C1 (de) | ||
WO1993026040A1 (de) | Verfahren und vorrichtung zum stapeln von substraten, die durch bonden miteinander zu verbinden sind | |
DE10121578C2 (de) | Verfahren und Bestückungssystem zum Bestücken eines Substrats mit elektronischen Bauteilen | |
DE102012200734B4 (de) | System und verfahren zum erzeugen von bauelementen umfassend ein halbleiterteil und ein nichthalbleiterteil | |
DE10212742A1 (de) | Verfahren zum Löten von Kontaktstiften und Kontaktstifte dazu |