DE2325351C3 - Verfahren zur Herstellung von Siliziumgleichrichtersäulen mit hoher Durchbruchsspannung - Google Patents
Verfahren zur Herstellung von Siliziumgleichrichtersäulen mit hoher DurchbruchsspannungInfo
- Publication number
- DE2325351C3 DE2325351C3 DE2325351A DE2325351A DE2325351C3 DE 2325351 C3 DE2325351 C3 DE 2325351C3 DE 2325351 A DE2325351 A DE 2325351A DE 2325351 A DE2325351 A DE 2325351A DE 2325351 C3 DE2325351 C3 DE 2325351C3
- Authority
- DE
- Germany
- Prior art keywords
- silicon
- columns
- rectifier
- breakdown voltage
- silicon wafers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 43
- 229910052710 silicon Inorganic materials 0.000 title claims description 43
- 239000010703 silicon Substances 0.000 title claims description 43
- 238000000034 method Methods 0.000 title claims description 14
- 230000015556 catabolic process Effects 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000005530 etching Methods 0.000 claims description 31
- 235000012431 wafers Nutrition 0.000 claims description 26
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 16
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 11
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 6
- 229960000583 acetic acid Drugs 0.000 claims description 6
- 229910017604 nitric acid Inorganic materials 0.000 claims description 6
- 239000012362 glacial acetic acid Substances 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 239000004615 ingredient Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/054—Flat sheets-substrates
Description
Die Erfindung betrifft ein Verfahren zur Herstellung von Siliziumgleichrichtersäulen mit hoher Durchbruchsspannung, bei dem ein Block ?us einer Anzahl
aufeinander geschichteter und miteinander verbundener Siliziumscheiben, die jeweils einen in ihnen ausgebildeten PN-Übergang aufweisen, längs Ebenen senkrecht
zur Hauptfläche der Siliziumscheiben in Säulen geschnitten wird ipd die Säulen mit einer Ätzlösung
geätzt werden.
Ein solches Verfahren ist aus der DE-OS 15 64 800 bekannt und ermöglicht eine einfache Herstellung von
Siliziumgleichrichtersäulen. Die Ätzbehandlung dient hierbei zur Beseitigung der beim Schneiden der
Gleichrichtersäulen auftretenden Oberflächenfehler, Materialspannungen und Verunreinigungen.
Aus der DE-OS 20 39 676 ist weiterhin ein Verfahren dieser Art bekannt, bei dem wie im Falle des aus der
DE-OS 15 64 800 bekannten Verfahrens Siliziumscheiben in übereinander liegender Schichtung durch ein
Lötmittel miteinander verbunden und dieser Block in Siliziumgleichrichtersäulen geschnitten werden, die
anschließend einer Ätzbehandlung unterzogen werden, wobei jedoch die verwendete Ätzlösung derart gewählt
ist, daß lediglich das Siliziummatertal und nicht das Lötmaterial angegriffen wird. Hierdurch werden Hohlkehlen an den Rändern der einzelnen Siliziumscheiben
zwischen den Verbindungsstellen ausgebildet, die nicht nur zur Beseitigung von Oberflächenspannungen,
sondern auch zur Verringerung der entstehenden Oberflächenfeldstärken dienen sollen. Eine solche,
relativ Undefinierte Ätzbehandlung führt jedoch nicht zu sehr hohen Durchbruchsspannungskennwerten, da die
an den einzelnen Siliziumscheiben erzielbaren Durchbruchsspannungen, d. h., die Einzelspannungen in
Sperrichtung bis zum Auftreten des Lawineneffektes, nicht voll ausgenutzt werden. Erst wenn die einzelnen
Siliziumscheiben zwischen den Verbindungsstellen jeweils kleine Kegelstümpfe bilden, ergibt sich eine
wesentliche Steigerung der Durchbruchsspannung der einzelnen Siliziumscheiben und damit auch der Gleichrichtersäule. Eine solche erwünschte Formgebung ist bei
einem Gleichrichter mit einer einzigen Siliziumscheibe durchaus möglich, wirft jedoch bei einer Gleichrichtersäule aus vielen miteinander verbundenen Siliziumscheiben erhebliche Herstellungsschwierigkeilen auf.
Aus der DE-AS 12 12 215 ist es zwar bekannt, zur
Erhöhung der Durchbruchsspannung eines eine Siliziumscheibe aus einer N-Ieitenden und einer darauf
befindlichen P+-|ejtenden Schicht enthaltenden Siliziumgleichrichters zunächst mittig auf der P+-Ieitenden
Schicht eine kreisscheibenförmige Wachsschicht anzuordnen, so daß eine Kreisringfläche am Außenrand
der P+-leitenden Schicht unbedeckt bleibt, und anschließend die Siliziumscheibe für 5 bis 9 Minuten in eine
langsam wirkende Ätzlösung zu tauchen, die aus Salpetersäure, Flußsäure, Eisessig und Orthophosphorsäure mit einem Volumenverhältnis von 33 :2,5 :2 :2
besteht und die P+-leitende Schicht niedrigen Widerstandes wesentlich stärker als die N-Ieitende Schicht
honen Widerstandes angreift, wodurch ein Teil der freiliegenden P+-Ieitenden Schicht abgeätzt und eine
um den Umfang herumgreifende Schulter ausgebildet wird, an der die Oberfläche der P+-Ieitenden Schicht mit
der Ebene des P+N-Überganges einen Winkel von etwa
5° bildet. Dieses Verfahren eignet sich jedoch wegen
der erforderlichen Maskierung ausschließlich zur Herstellung einzelner Gleichrichterbauelemente, nicht
jedoch für Gleichrichtersäulen, bei denen nach Schichtung der einzelnen Siliziumscheiben der gesamte Block
zur Bildung von Siliziumgleichrichtersäulen senkrecht zur Hauptfläche des Blocks geschnitten wird und erst
die Ätzbehandlung der geschnittenen Flächen erfolgt. Würden nämlich zunächst die Siliziumscheiben jeweils
einzeln der Ätzung unterworfen und sodann eine
Anzahl der bereits geätzten Siliziumscheiben zur
Bildung einer Gleichrichtersäule uufeinandergeschichtet und elektrisch miteinander verbunden, so wäre dies
äußerst unwirtschaftlich und würde darüber hinaus aufgrund der alleinigen starken Abtragung der P+-Iei-
J5 tenden Schicht auch nicht zu der erstrebenswerten
Kegelstumpfform der einzelnen Siliziumscheiben führen.
Ferner ist aus der Literatursteüe »Journal of the
Electrochemical Society«, Band 119,^72, Nr. 3, Sei
te 93C, Abstract Nr. 25, ein bei der Herstellung
dielektrisch isolierter integrierter Schaltkreise angewendetes Ätzverfahren bekannt, bei dem eine aus
Flußsäure, Salpetersäure und Essigsäure in einem nicht mitgeteilten Volumenverhältnis bestehende Ätzlösung
verwendet wird, die hochdotierte Halbleiterschichten
stark angreift und z. B. eine N+-Ieitende Siliziumschicht
von 0,008 Ω-cm mit einer Geschwindigkeit von 2 μπΊ/min auflöst, während die Auflösungsgeschwindigkeit für eine N-Ieitende Siliziumschicht von 03 Ω · cm
annähernd 0 ist. Bei Verwendung dieser Ätzlösung zum Ätzen von Gleichrichter-Siliziumscheiben mit einem
P+PN+-Schichtenaufbau werden somit sowohl die
P+-Ieitende Schicht als auch die N+-Ieitende Schicht
gleichermaßen stark abgeätzt, so daß sich hierdurch
keine von der P+-Ieitenden Schicht über die P-Ieitende
verjüngende Form der einzelnen Siliziumscheiben
erzielen läßt.
Herstellung von Siliziumgleichrichtersäulen mit hoher
Durchbruchsspannung der eingangs genannten Art derart auszugestalten, daß durch eine einfache Ätzbehandlung eine vorteilhafte Kegelstumpfform der einzelnen Siliziumscheiben der Gleichrichtersäulen erhalten
br> wird.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß eine Ätzlösung aus einem Gemisch aus Flußsäure
mit einer Konzentration von 48 Gew.-%, Salpetersäure
mit einer Dichtezahl von 1,420 und Eisessig verwendet wird, bei dem das Volumenverhältnic dieser Bestandteile
2 :4 :1 beträgt
Durch diese Ätzlösung erfolgt innerhalb der äußerst kurzen Zeit von vorzugsweise 80 bis 120 s eine derai tige
Abätzung der die Gleichrichtersäulen bildenden, jeweils
einen P+PN+-Schichtenaufbau aufweisenden Siliziumscheiben, daß die N+-leitenden Schichten am stärksten
abgeätzt werden und die Ätzwirkung entlang der Gleichrichtersäule jeweils von einer N+-leitenden
Schicht zur nächsten P+-Ieitenden Schicht abnimmt. Hierdurch wird die gewünschte Form der einzelnen
Siliziumscheiben von kleinen Kegelstümpfen zur Erzielung hoher Durchbruchsspannungen ermöglicht und
gleichzeitig die Massenfertigung derartiger Gleichrichtersäulen durch kurze Ätzzeiten und wenige
einfache Verfahrensschritte wesentlich vereinfacht
Das Verfahren gemäß der Erfindung wird nachstehend anhand eines Ausführungsbeispieles unter Bezugnahme
auf die Zeichnung näher erläutert Es zeigt
Fig. I eineSchnittansichteinerSiiiziumgieichnchtersäule
vor der Ätzbehandlung und
F i g. 2 die Siliziumgleichrichtersäule gemäß F i g. 1
nach der Ätzbehandlung nach dem erfindungsgemäßen Verfahren.
Fig.! zeigt eine Schnittansicht einer Siliziumgleichrichtersäule
vor der Ätzbehandlung, die aus einer Anzahl von jeweils Dioden mit sogenannten P+NN+-
Schichtenaufbau bildenden Siliziumscheiben mit einer P+-Ieitenden Schicht 1, einer N-leitenden Schicht 2 und
einer N+-leitenden Schicht 3 besteht, die durch Lotschichten 4, 5, 6, 7 und 8 in Reihe geschaltet
miteinander verbunden sind.
Bei der Ätzbehandlung wird die in F i g. 1 dargestellte
Gleichrichtersäule in bezug auf die einzelnen Siliziümscheiben aufeinanderfolgend in eine Ätzlösung getaucht,
die aus einem Gemisch aus Flußsäure (HF) mit einer Konzentration von 48 Gew.-%, Salpetersäure
(HNO3) mit einer Dichtezahl von 1,420 und Eisessig (reiner Essigsäure CH3COOH) in einem Volumenverhältnis
von 2:4:1 besteht Unter der Dichtezahl wird hierbei das Verhältnis der Masse eines Körpers zur
Masse einer volumengleichen Wassermenge bei 4°C verstanden (siehe Brockhaus ABC »CHEMIE«, Leipzig
1965). Diese Ätzlösung wirkt am stärksten auf die N+ -leitende Schicht ein, während sie am schwächsten
auf die P+-Ieitende Schicht wirkt Die Gleichrichtersäulen wurden jeweils für eine Zeitdauer von 80 bis 120 s in
in die auf Normaltemperatur gehaltene Ätzlösung eingetaucht
Durch die Ätzbehandlung wurde die Oberfläche der Siliziumscheiben jeweils bis auf eine von der
ursprünglichen Oberfläche zur Grenze zwischen der N-leitenden Schicht und der N + -leitenden Schicht
'■■> gemessene Tiefe von 70 bis 100 μηι abgeätzt Das
Ausmaß der Ätzung reichte nicht nur zur Beseitigung der bei der vorherigen mechanischen Bearbeitung
aufgetretenen mechanischen Spannnungen. Oberflächenfehler uhd Verschmutzungen aus, wie sie bei
Verwendung von bekannten Ätzlösunj;*:! erzielt wird,
sondern jede Siliziumscheibe hatte auch eine sich kegelförmig verjüngende Oberfläche, bei der die
zwischen der Grenze der P+-leitenden Schicht mit der N-leitenden Schicht und der Grenze zwischen der
N-Ieitende'· Schicht mit der N+-leitenden Schicht
gemessene Tiefendifferenz des Ätzabtrags 10 bis 60 μπι
betrug.
Somit verjüngt sich nach dem Ätzen der Querschnitt jeder Siliziumscheibe in der in Fig.2 dargestellten
Weise von der P+-Ieitenden Schicht 1 zu der N+-leitenden Schicht 3, bei der die sich ergebende
Oberfläche 10 Kegelstumpfform aufweist Die Siliziumschciben der nach diesem Verfahren hergestellten
Gleichrichtersäulen weisen somit sämtlich abgeschrägte
ιί Oberflächen in Kegelstumpfform auf, so daß die
Gleichrichtersäule einen hohen Durchbruchsspannungskennwert und damit eine hohe Festigkeit in bezug
auf kurzzeitig überhöhte Sperrspannungen aufweist
Hierzu 1 Blatt Zeichnungen
Claims (2)
1. Verfahren zur Herstellung von Siliziumgleichrichtersäulen mit hoher Durchbruchsspannung, bei
dem ein Block aus einer Anzahl aufeinander geschichteter und miteinander verbundener Siliziumscheiben, die jeweils einen in ihnen ausgebildeten
PN-Übergang aufweisen, längs Ebenen senkrecht zur Hauptfläche der Siliziumscheiben in Säulen
geschnitten wird und die Säulen mit einer Ätzlösung geätzt werden, dadurch gekennzeichnet,
daß eine Ätzlösung aus einen Gemisch aus Flußsäure mit einer Konzentration von 48 Gew.-%, Salpetersäure mit einer Dichtezahl von 1,420 und Eisessig
verwendet wird, bei dem das Volumenverhältnis dieser Bestandteile 2:4:1 beträgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Siliziumgleichrichtersäulen während einer Zeit zwischen 80 und 120 s geätzt werden.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP47051435A JPS519269B2 (de) | 1972-05-19 | 1972-05-19 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2325351A1 DE2325351A1 (de) | 1973-11-29 |
| DE2325351B2 DE2325351B2 (de) | 1980-05-22 |
| DE2325351C3 true DE2325351C3 (de) | 1981-01-29 |
Family
ID=12886837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2325351A Expired DE2325351C3 (de) | 1972-05-19 | 1973-05-18 | Verfahren zur Herstellung von Siliziumgleichrichtersäulen mit hoher Durchbruchsspannung |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US3929531A (de) |
| JP (1) | JPS519269B2 (de) |
| CA (1) | CA980916A (de) |
| DE (1) | DE2325351C3 (de) |
| FR (1) | FR2185859B1 (de) |
| GB (1) | GB1367030A (de) |
| IT (1) | IT985188B (de) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2359511A1 (de) * | 1973-11-29 | 1975-06-05 | Siemens Ag | Verfahren zum lokalisierten aetzen von siliciumkristallen |
| FR2294549A1 (fr) * | 1974-12-09 | 1976-07-09 | Radiotechnique Compelec | Procede de realisation de dispositifs optoelectroniques |
| JPS594405Y2 (ja) * | 1978-07-14 | 1984-02-08 | 株式会社東海理化電機製作所 | スイツチ装置 |
| US4319265A (en) * | 1979-12-06 | 1982-03-09 | The United States Of America As Represented By The Secretary Of The Army | Monolithically interconnected series-parallel avalanche diodes |
| JPS59146114A (ja) * | 1984-02-06 | 1984-08-21 | 松下電器産業株式会社 | スイツチ |
| JPS63192632U (de) * | 1987-05-29 | 1988-12-12 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1193766B (de) * | 1961-01-27 | 1965-05-26 | Siemens Ag | Verfahren zur Stabilisierung der durch AEtzen erzielten Sperreigenschaften von Halbleiteranordnungen |
| DE1287404B (de) * | 1961-07-06 | 1969-01-16 | Licentia Gmbh | Verfahren zum Vorbereiten von Siliziumkoerpern fuer das Dotieren durch AEtzen |
| DE1258235B (de) * | 1965-01-04 | 1968-01-04 | Licentia Gmbh | Verfahren zur Herstellung einer, die Sperrspannungsfestigkeit erhoehenden Randzonenprofilierung von Siliziumscheiben |
| US3597289A (en) * | 1967-01-19 | 1971-08-03 | Licentia Gmbh | Method of etching a semiconductor body |
| GB1139154A (en) * | 1967-01-30 | 1969-01-08 | Westinghouse Brake & Signal | Semi-conductor devices and the manufacture thereof |
| US3666548A (en) * | 1970-01-06 | 1972-05-30 | Ibm | Monocrystalline semiconductor body having dielectrically isolated regions and method of forming |
| US3627598A (en) * | 1970-02-05 | 1971-12-14 | Fairchild Camera Instr Co | Nitride passivation of mesa transistors by phosphovapox lifting |
| US3699402A (en) * | 1970-07-27 | 1972-10-17 | Gen Electric | Hybrid circuit power module |
| NL167277C (nl) * | 1970-08-29 | 1981-11-16 | Philips Nv | Halfgeleiderinrichting met een plaatvorming half- geleiderlichaam met over althans een deel van de dikte van het halfgeleiderlichaam afgeschuinde randen, dat is voorzien van een metalen elektrode die een gelijkrichtende overgang vormt met het halfgeleider- lichaam en werkwijze ter vervaardiging van de halfgeleiderinrichting. |
| US3689993A (en) * | 1971-07-26 | 1972-09-12 | Texas Instruments Inc | Fabrication of semiconductor devices having low thermal inpedance bonds to heat sinks |
| US3791948A (en) * | 1971-11-01 | 1974-02-12 | Bell Telephone Labor Inc | Preferential etching in g a p |
| US3859127A (en) * | 1972-01-24 | 1975-01-07 | Motorola Inc | Method and material for passivating the junctions of mesa type semiconductor devices |
-
1972
- 1972-05-19 JP JP47051435A patent/JPS519269B2/ja not_active Expired
-
1973
- 1973-05-14 US US360080A patent/US3929531A/en not_active Expired - Lifetime
- 1973-05-15 GB GB2307873A patent/GB1367030A/en not_active Expired
- 1973-05-17 FR FR7317900A patent/FR2185859B1/fr not_active Expired
- 1973-05-18 CA CA171,820A patent/CA980916A/en not_active Expired
- 1973-05-18 DE DE2325351A patent/DE2325351C3/de not_active Expired
- 1973-05-18 IT IT50063/73A patent/IT985188B/it active
Also Published As
| Publication number | Publication date |
|---|---|
| GB1367030A (en) | 1974-09-18 |
| JPS519269B2 (de) | 1976-03-25 |
| IT985188B (it) | 1974-11-30 |
| JPS499977A (de) | 1974-01-29 |
| US3929531A (en) | 1975-12-30 |
| FR2185859B1 (de) | 1977-11-10 |
| DE2325351A1 (de) | 1973-11-29 |
| DE2325351B2 (de) | 1980-05-22 |
| FR2185859A1 (de) | 1974-01-04 |
| CA980916A (en) | 1975-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2109874C3 (de) | Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen | |
| DE1696092C2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE1246890B (de) | Diffusionsverfahren zum Herstellen eines Halbleiterbauelements | |
| DE2439300C2 (de) | "Verfahren zum Abätzen eines vorbestimmten Teils einer Siliziumoxidschicht" | |
| DE2644939A1 (de) | Aetzverfahren zum abflachen eines siliciumsubstrats | |
| DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE2115455A1 (de) | Halbleiterbauteil | |
| DE2401380A1 (de) | Verfahren zur herstellung einer duennen einkristallinen siliciumschicht hoher qualitaet auf einer isolierenden substratschicht sowie halbleiteranordnung mit einer duennen hochqualitativen monokristallinen siliciumschicht | |
| DE2325351C3 (de) | Verfahren zur Herstellung von Siliziumgleichrichtersäulen mit hoher Durchbruchsspannung | |
| DE2541275C3 (de) | Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zu seiner Herstellung | |
| DE2500775A1 (de) | Hochspannungsfestes halbleiterbauelement | |
| DE2930460C2 (de) | Verfahren zum Herstellen hochspannungsfester Mesadioden | |
| EP0164645A2 (de) | Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelementes | |
| DE1965408C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
| EP1050076B1 (de) | Verfahren zur herstellung von dioden | |
| DE2947291A1 (de) | Verbindungshalbleiter-hall-effekt-element | |
| DE2536108A1 (de) | Kantenbegrenzung bei halbleiterscheibchen | |
| DE3301479A1 (de) | Verfahren zum herstellen eines halbleiterelementes | |
| DE2209534A1 (de) | Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung | |
| DE2727487A1 (de) | Halbleiteranordnung mit hoher durchbruchsspannung und verfahren zur herstellung der anordnung | |
| DE2460653C2 (de) | Verfahren zur Erzeugung dünner, Halbleitervorrichtungen enthaltender Siliciumschichten auf einem dielektrischen Substrat | |
| DE1090330B (de) | Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen | |
| DE2363269A1 (de) | Verfahren zum herstellen einer mehrzahl von p-n uebergaengen in einem einzigen diffusionszyklus | |
| DE1914563C3 (de) | Verfahren zum Herstellen eines elektrolumineszenten Bauteils | |
| DE2627307C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) |