DE2341951A1 - Verfahren und einrichtung zum pruefen logischer schaltungen - Google Patents
Verfahren und einrichtung zum pruefen logischer schaltungenInfo
- Publication number
- DE2341951A1 DE2341951A1 DE19732341951 DE2341951A DE2341951A1 DE 2341951 A1 DE2341951 A1 DE 2341951A1 DE 19732341951 DE19732341951 DE 19732341951 DE 2341951 A DE2341951 A DE 2341951A DE 2341951 A1 DE2341951 A1 DE 2341951A1
- Authority
- DE
- Germany
- Prior art keywords
- output
- logic
- circuit board
- circuit
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31915—In-circuit Testers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
Description
Böblingen, 15. August 1973
heb-oh
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtl. Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: AT 972 002
Die Erfindung betrifft ein Verfahren und eine Einrichtung zum
Prüfen logischer Schaltungen in planarer integrierter Schaltungstechnik, die auf einer Schaltungskarte befestigt sind. Insbesondere
handelt es sich dabei um ein Verfahren zum Prüfen logischer Schaltungen aus Metalloxyd-Silicium-Feldeffekttransistoren
(MOSFET), die in integrierten Schaltungsplättchen auf einer Schaltungskarte aufgebracht und dort befestigt sind, und
zwar in der Weise, daß die einzelnen Schaltungsplättchen elektronisch voneinander isoliert und dann mit üblichen Prüfverfahrai
geprüft werden, ohne daß eine mechanische Trennung oder Isolierung der miteinander verbundenen Schaltungsplättchen erforderlich
ist.
Mit dem Aufkommen der Metalloxyd-Silicium-Feldeffekttransistor-Technologie
war es möglich, eine große Anzahl von logischen Schaltkreisen auf einem einzigen Halbleiterplättchen unterzubringen.
Nimmt man beispielsweise an, daß ein solches Halbleiterplättchen 48 Anschlußstifte aufweist, von denen fünf zur Stromzufuhr
benutzt werden, dann ist es heutzutage nichts Ungewöhnliches, wenn auf einem einzigen MOSFET-Halbleiterplättchen bis
zu 600 logische Schaltkreise untergebracht sind. Diese logischen Schaltkreise sind außerordentlich schwierig zu prüfen, und zwar
409815/0261
_ ο —
deswegen, weil die einzelnen logischen Schaltkreise miteinander verbunden sind, so daß es unmöglich ist, jeden logischen Schaltkreis
unabhängig für sich zu prüfen.
Das Prüfen dieser Arten von Halbleiterschaltungsplättchen umfaßt daher das Anlegen von Prüfimpulsmustern an die Eingangsstifie des
Plättchens, während man gleichzeitig die Signalmuster beobachtet, die an den Ausgangsstiften des Plättchens auftreten. Auf diese
Weise wird selbstverständlich nur das gesamte Halbleiterplättchen geprüft und nicht etwa bestimmte einzelne Elemente auf dem Plättchen.
Bei einer solchen Prüfung kann es erforderlich sein, bis zu 3OOO verschiedener Impulsmuster an die Eingangsstifte des
Plättchens anzulegen, worauf dann die entsprechenden Ausgangsimpulsmuster überwacht werden müssen. Es ist nicht nur sehr schwierig,
solche Programme für diese Prüfmuster zu erstellen, sondern es ist auch die Anzahl der für eine genaue Prüfung erforderlichen
Prüfimpulsmuster außerordentlich hoch. Wenn man beispielsweise 3OOO Prüfimpulsmuster an ein Halbleiterplättchen anlegt, beträgt
die Prüfbarkeit diesss Plättchens 95%.
Eine zweite Art der Prüfung besteht darin, daß man eine vollständige
planare Schaltungskarte prüft, auf der eine Anzahl von Halbleiterplättchen, beispielsweise 20, befestigt sind, wobei diese
Halbleiterplättchen untereinander zur Bildung einer logischen Schaltung verbunden sind. Offensichtlich kann natürlich die Eingabe
eines Prüfimpulsmusters an den Eingangsklemmen einer planaren
Schaltungskarte mit überwachung der Ausgangssignale nicht eine Isolierung der einzelnen Halbleiterplättchen ergeben für den Fall,
daß ein Fehler in der Arbeitsweise der Schaltungskarte festgestellt wurde. Es wird natürlich Fälle geben, bei denen man dasjenige
Halbleiterplättchen, das fehlerhafte Bauelemente enthält, durch typische Prüfverfahren für Schaltungskarten leicht feststellen
kann, doch sind solche Fälle ziemlich selten. Wenn man also normalerweise eine defekte Schaltungskarte prüft, dann muf
man die einzelnen Halbleiterplättchen elektrisch voneinander dadurch isolieren, daß man die Anschlußstellen von Plättchen zu
at 972 002 4 09 3 15/0261
Plättchen unterbricht und dann die PrüfimpuIsmuster an jedes der
Plättchen anlegt. Auf diese Weise läßt sich ein defektes Plättchen feststellen.
Da aber die Unterbrechung der Verbindungsleitungen zwischen den einzelnen Halbleiterplättchen zur Zerstörung der Schaltungskarte
führen kann und außerdem ziemlich zeitaufwendig ist, ist es erwünscht, ein Prüfverfahren für die einzelnen Halbleiterplättchen
zu finden, bei dem eine mechanische Trennung zwischen den einzelnen Halbleiterplättchen nicht mehr erforderlich ist.
Gemäß der Erfindung wird daher ein Verfahren und seine Anwendung zum Prüfen einzelner auf einer planaren Schaltungskarte befestigten
Halbleiterplättchen angegeben, die genau wie neue geprüft werden können. Jedes der einzelnen auf der Schaltungskarte befestigten
Halbleiterplättchen weist in jeder seiner Ausgangslextungen eine NOR-Schaltung und eine Inverterstufe auf. Diese NOR-Schaltung
kann man in einfachster Weise dadurch herstellen, daß man bei einer bereits vorhandenen Kippinverterstufe eine weitere
Eingangssteuerleitung anbringt, Die Ausgangsleitungen aller einzelner
Halbleiterplättchen werden mit einer üblichen Prüfeinrichtung mit Überwachungsgeräten verbunden } die die Ausgangssignale
überwachen und feststellen, ob das entsprechende Halbleiterplättchen bei dem durch die Prüfeinrichtung sugeführten Impulsmuster
in der erwarteten Weise anspricht. Die am Ausgang des zu prüfenden
Plättchens angeschlossenen NOR-Schaltungen erhalten kein externes Eingangssignal, während alle übrigen Halbleiterplättchen
durch Anlegen einer 1 an der Steuerleitung ihrer zugeordneten
NOR-Schaltungen ausgangsseitig auf eine logische 1 gesteuert werden. Das bewirkt aber am Ausgang der NOR-Schaltungen eine logische
Null, die durch die ausgangsseitige Inverterstufe des Plättchens invertiert wird und das Auftreten eines 1-Impulses
auf den Ausgangsleitungen aller Plättchen zur Folge hat, die gerade nicht geprüft werden. Die Prüfeinrichtung legt dann Prüfmuster
an die Eingangsleitungen des zu prüfenden Plättchens in der Weise an, daß selektiv diejenigen Leitungen, die eine lo~
at 972 002 4 0 9 8 15/0261
-A-
gische Null erfordern, geerdet werden. Gleichzeitig werden die
Ausgangsleitungen des Plättchens überwacht, um festzustellen, ob die Schaltungen auf dem Plättchen richtig arbeiten. Auf diese
Weise kann jedes der Plättchen selektiv elektronisch isoliert und durch Anlegen all der Prüfmuster geprüft werden, die man ursprünglich
vor der Befestigung und Zusammenschaltung der einzelnen Halbleiterplättchen auf der Schaltungskarte benutzt hat. Damit
kann jedes Halbleiterplättchen genauso wie im neuen Zustand geprüft werden, ohne daß eine physische Trennung von den übrigen
Halbleiterplättchen auf der planaren Schaltungskarte erforderlich ist. Das defekte Halbleiterplättchen kann damit leicht aufgefunden
werden.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen näher
beschrieben. Dabei zeigt
Fig. 1 eine Anordnung einer planaren Schaltungskarte
mit miteinander verbundenen Halbleiterplättchen und Außenanschlüssen an eine Magnetkarteneinheit
zum Lesen und Beschreiben von Magnetkarten, mit einer Tastatur mit Drucker und mit einer Anzeigevorrichtung
,
Fig. 2 eine Anordnung logischer Schaltkreise auf einem
Halbleiterplättchen mit angeschlossener Prüfeinrichtung zum Anlegen möglicher Prüfimpulsmuster
an den Eingangsstiften des Plättchens,
Fig. 3 eine KOR-Schaltung, in MOSFET-Technik ausgeführt,
zur Darstellung der Arbeitsweise der NOR-Schaltungen,
die an jeder der Ausgangsleitungen jedes Halbleiterplattchens auf einer planaren Schaltungskarte
angeschlossen sind und
Fig. 4 eine besondere Ausführungsform der Erfindung,
bei der die NOR-Schaltungen und Inverterstufen
at 972 OO2 4 0 9 8 15/0261
in solcher Weise angeschlossen sind und gesteuert werden, daß die einzelnen auf einer planaren
Schaltungskarte befestigten und miteinander verbundenen Halbleiterplättchen wie neue Plättchen
geprüft werden können, ohne daß sie physisch voneinander getrennt und isoliert werden müssen.
In Figur 1 ist eine planare Schaltungskarte 1 gezeigt, auf der elektrisch miteinander verbundene Schaltungsplättchen 2 bis 16
dargestellt sind. Während tatsächlich eine größere Anzahl von Leitungen zwischen den einzelnen Halbleiterplättchen existieren,
wird hier nur jeweils eine Leitung gezeigt. Dem Fachmann ist es ohne weiteres klar, daß eine große Anzahl von Verbindungsleitungen
und Rückkopplungsleitungen zwischen den verschiedenen Schaltungsplättchen auf der Schaltungskarte bestehen. Die optimale
Anordnung der Schaltungsplättchen auf einer Schaltungskarte ist eine der schwierigsten Ingenieuraufgaben in der Halbleitertechnik,
da beispielsweise jedes Halbleiterplättchen der augenblicklich verwendeten Technik 48 Anschlußstifte aufweist. Man
sieht also, daß bei einer Anordnung von so vielen Anschlußstiften eine große Anzahl von Ausgangsleitungen von einem einzigen Halbleiterplättchen
nach anderen Halbleiterplättchen führen kann. Es sollte ferner klar sein, daß, während fünf Stifte von 48 Stiften
für die Stromzufuhr zu dem Halbleiterplättchen benutzt werden, die Anzahl der Anschlußstifte eines Plättchens nicht gleichmäßig
zwischen Eingang und Ausgang aufgeteilt sein muß.
Weiterhin ist ein Drucker 23 dargestellt, der mit Leitungen 20 und
19 als Eingangs- und Ausgangsleitung für die Schaltungskarte an dieser angeschlossen ist. Die Leitung 20 ist mit der internen Leitung
17 verbunden, während die Leitung 19 mit der internen Leitung
18 verbunden ist. Die Leitungen 17 und 18 sind an dem Halbleiterplättchen
Nr. 12 angeschlossen. Für Zwecke der Beschreibung ist außerdem eine Magnetkarteneinheit 24 gezeigt, mit deren Hilfe
Magnetkarten gelesen und beschrieben werden können und die über Leitung 21 mit der internen Eingangsleitung des logischen Schal-
972 002 409815/0261
tungsblocks 14 verbunden ist. Ferner ist eine Anzeigevorrichtung 25 vorgesehen, die über Leitung 22 mit der internen Eingangslextung
des Logigblocks 16 verbunden ist. Obgleich hier wiederum nur zwei Eingabe/Ausgabeleitungen für den Drucker, eine einzige Eingangs/Ausgangs
leitung für die Magnetkarteneinheit 24 und für die Anzeigevorrichtung 22 gezeigt sind, wird für Verwendung dieser
Vorrichtungen stets eine große Anzahl von Eingangs- und Ausgangsleitungen vorhanden sein.
Figur 2 zeigt die Anordnung der logischen Schaltkreise auf einem Halbleiterplättchen (Chip) in einer Teilansicht. Das Halbleiterplättchen
12 möge 43 benutzbare Anschlußstifte haben. Die nach den Eingangsstiften führenden Eingangsleitungen seien die Leitungen
26 bis η und die Ausgangsleitungen seien 27 bis n. Jede der Eingangsleitungen sei mit einer Prüfeinrichtung 48 verbunden.
Wie gezeigt, wird ein logisches Impulsmuster aus 0 und .1 an den Eingangsleitungen angelegt und, obgleich nicht gezeigt, werden
die Ausgangsleitungen ebenfalls durch die Prüfeinrichtung überwacht, um sicherzustellen, daß die gewünschten logischen Ausgangssignale
tatsächlich ausgangsseitig an dem Halbleiterplättchen auftreten.
In Figur 2 kann man ferner sehen, daß die logischen Blocks 28 bis 42, wie dies auch bei der planaren Schaltungskarte der Fall war,
logisch miteinander verbunden sind. Obgleich oft nur einzelne Leitungen dargestellt sind, werden, abhängig von der ausgeführten
oder dargestellten logischen Funktion, die logischen Schaltkreise durch mehr als eine Leitung miteinander verbunden sein. Mit logischen
Schaltkreisen sind hier beispielsweise die Schaltungen UND, ODER, NOR, NAND und dergleichen gemeint. Diese logischen
Schaltkreise sind zur Erfüllung der erforderlichen logischen Funktion des Schaltungsplättchens miteinander verbunden und jedes
Schaltungsplättchen wird vor seiner Befestigung auf der planarm Schaltungskarte in der in Figur 2 gezeigten Weise geprüft. Es
wäre natürlich sehr erwünscht, jeden der einzelnen logischen Schaltkreise für sich zu prüfen, um seine ordnungsgemäße Arbeits-
AT 972 OO2 4 0 9 8 15/0261
weise festzustellen, doch ist es wegen der außerordentlich geringen
Abmessungen dieser logischen Schaltkreise, wenn sie in einer Technik wie der für Metalloxyd-Silicium-Feldeffekttransistoren
ausgeführt sind, und ihrer bei der Herstellung bereits gebildeten Schaltverbindungen praktisch unmöglich, sie einzeln
durchzuprüfen. Man wird daher an die Eingangsstifte eines HaIbleiterplättchens
eine Anzahl von Prüfimpulsmustern und Prüfsignalmustern
anlegen und die für jedes Eingangsprüfmuster auftretenden Ausgangssignale überwachen. Auf diese Weise läßt sich eine
Prüfbarkeit eines Plättchens bis zu 95% erreichen. Es wurde festgestellt, daß eine Prüfbarkeit von 95%, obgleich sie nicht vollständig
zufriedenstellend ist, für die meisten Anwendungsfälle annehmbar ist. Das trifft insbesondere im Hinblick auf die Tatsache
zu, daß es mehr Zeit und Aufwand erfordert, zusätzliche Prüfmuster aufzustellen, um die Prüfbarkeit eines Halbleiterplättchens
auf 98 oder 99% zu bringen und es ist allgemein anerkannt, daß es unmöglich oder mindestens unpraktisch ist, eine
100%ige Zuverlässigkeit bei der Prüfung von Halbleiterplättchen erreichen zu wollen.
Zum besseren Verständnis der in der vorliegenden Erfindung verwendeten
NOR-Schaltung sei auf Figur 3 verwiesen, in der eine solche NOR-Schaltung dargestellt ist, die in Metalloxyd-Silicium-Feldeffekttransistortechnik
ausgeführt ist. Der Feldeffekttransistor 43 arbeitet als Lastwiderstand, während die übrigen drei
Feldeffekttransistoren 45, 46 und 47 die Eingangstransistoren der NOR-Schaltung darstellen. Jeder der Transistoren 45, 46 und
kann die Leitung 44 auf Erdpotential oder das logische Signal Null bringen, wenn der Transistor durch Anlegen des logischen
Signals 1 oder eines positiven Signals am Eingang A, B oder C
eingeschaltet wird. Der Feldeffekttransistor 43 (die Last) bewirkt, daß auf der Ausgangsleitung 44 dann eine logische 1 auftritt,
wenn an keinem der Eingänge A, B oder C der Transistoren 45, 46 oder 47 eine logische 1 liegt.
In Figur 4 ist eine planare Schaltungskarte 1 gezeigt, die an 972 OO2 A09815/0261
einer Prüfeinrichtung 48 angeschlossen ist. Die planare. Schaltungskarte
1 weist die Schaltungsplättchen 50, 67 und 68 auf, die auf der Schaltungskarte angebracht und untereinander elektrisch
leitend verbunden sind. Der Einfachheit halber sind nur drei Schaltungsplättchen auf der Schaltungskarte 1 dargestellt. Selbstverständlich
können wesentlich mehr Schaltungsplättchen auf der Schaltungskarte angebracht sein. Es ist nicht ungewöhnlich, daß
ein logisches Schaltungsplättchen bis zu 600 logische Schaltkreise enthält und daß auf einer Schaltungskarte bis zu 20 logische Schaltungsplättchen
angebracht sind. Der Eingang nach der Schaltungskarte 1 erfolgt über die Leitungen 49 bis η und der Ausgang erfolgt
über die Leitungen 74 bis n.
Wenn das logische Schaltungsplättchen 67 geprüft werden soll, nimmt es Eingangssignale von dem logischen Schaltungsplättchen
auf, könnte aber an sich auch Eingangssignale von vielen anderen Schaltungsplättchen auf der Schaltungskarte aufnehmen. Jede der
Ausgangsleitungen 54 und 54a des logischen Schaltungsplättchens 50 ist aingangsseitig an NOR-Schaltungen 52 bzw. 53 angeschlossen,
die ihre Ausgangssignale über Leitungen 56 bzw. 56a an die Inverterstufen
57 bzw. 58 abgeben. Das Ausgangssignal des Inverters wird über Leitung 61 dem Eingang des logischen Schaltungsplättehens
67 zugeführt und die Leitung 61 ist außerdem über Leitung 62 mit der Prüfeinrichtung 48 verbunden. Das Ausgangssignal der Inverterstufe
5 8 wird über die Leitung 59 dem Eingang des logischen Schaltungsplättchens 67 zugeführt und ist außerdem über die Leitung
60 mit der Prüfeinrichtung 48 verbunden. Zur Darstellung der gegenseitigen elektrischen Verbindung der einzelnen Schaltungsplättchen
ist ein Anschluß für das Schaltungsplättchen 68 von der Leitung 59 über die Leitung 63 und durch gestrichelte Linien 71,
72 und 73 dargestellt. Da an jedem der logischen Schaltungsplättchen
identische NOR-Schaltungen und Inverterstufen angeschlossen sind, sollen die ausgangsseitig vorgesehenen NOR-Schaltungen und
Inverterstufen der logischen Schaltungsplättchen 67 und 68, die als Blocks 69 und 70 dargestellt sind, nicht näher beschrieben
werden. Ihre Arbeitsweise ist absolut identisch mit der Arbeits-
AT 972 002 4 0 9 8 15/0261
weise des Schaltungsblocks 51, der mit dem logischen Schaltungsplättchen
50 verbunden ist, und anschließend beschrieben wird.
Wie bereits angedeutet, gibt es beim Prüfen des logischen Schaltungsplättchens
67 kein Eingangssignal auf der Leitung 75, die eine Steuerleitung für die NOR-Schaltung im Ausgangsblock 69 des
logischen Schaltungsplättchens 67 bildet, so daß das Ausgangssignal des logischen Schaltungsplättchens 67 durch die NOR-Schaltungen
nicht beeinflußt ist. Das heißt, der Schalter 65, der mit einer Klemme an einem positiven Potential von +8 Volt liegt, ist
geöffnet. Die Schalter 64 und 66 sind jedoch geschlossen, so daß ein positives logisches Potential über die Leitungen 76 und 77
an den NOR-Schaltungen in dem Ausgangsblock 70 des logischen Schaltungsplättchens 68 und Ausgangsblock 51 des logischen Schaltungsplättchens
50 liegt. Wenn weitere Schaltungsplättchen vorhanden
wären, würden alle Leitungen, die den zweiten Eingang der NOR-Schaltungen im Ausgangsblock aller nichtgeprüften Chips
bilden, ebenso ein Eingangssignal mit einem positiven logischen Potential erhalten. Betrachtet man den dem.logischen Block 50
zugeordneten Ausgangsblock 51, so sieht man, daß in Übereinstimmung mit der Beschreibung der MOSFET-NOR-Schaltung in Figur 3 das
Anlegen eines positiven logischen Potentials bewirkt, daß die Ausgangsleitung Erdpotential oder das logische Potential Null
annimmt, unabhängig vom Ausgangssignal des zugehörigen logischen
Schaltungsplättchens. Das heißt aber, daß es unbeachtlich ist, ob ein Signal 0 oder 1 auf einer der Leitungen 54 oder 54a liegt.
Die einzige für die Prüfung wichtige Steuerung liegt in dem Anlegen der logischen Potentiale an den Leitungen 75, 76 und 77.
Wenn die Ausgangssignale der NOR-Schaltungen 52 und 53 den Wert
Null annehmen, dann liegt eine logische Null über die Leitungen 56 und 50a am Eingang der Inverterstufen 57 bzw. 58. Damit liegen
aber positive logische Potentiale an allen mit diesen Leitungen verbundenen Schaltungsplättchen. Man sieht also, daß alle Ausgangsklemmen
aller nichtgeprüfter Schaltungsplättchen durch Anlegen positiver logischer Potentiale an die NOR-Schaltungen an
ihren Ausgängen ein Signal für eine logische 1 annehmen. Das
at 972 002 4 0 9 8 15/0261
einzige Schaltungsplättchen, das nicht zwangsweise eine logische 1 auf den Ausgangsleitungen aufweist, ist das Schaltungsplättchen
67, das geprüft werden soll. Stattdessen werden die Ausgangssi— gnale der NOR-Schaltungen und Inverterstufen, die mit dem logischen
Schaltungsplättchen 67 verbunden sind, ausschließlich durch das Arbeiten des logischen Schaltungsplättchens selbst gesteuert,
da die zugehörigen NOR-Schaltungen kein steuerndes Potential von außen aufnehmen.
Das logische Schaltungsplättchen wird dann in der üblichen Weise geprüft. Das heißt, an den Eingangsklemmen des logischen Schaltungsplättchens
67 werden gemäß dem anzulegenden Prüfmuster ein •Muster von logischen Nullen und Einsen angelegt. Die Prüfeinrichtung
bestimmt also, ob über die Leitung 62 bzw. über die Leitung 6O eine logische O oder eine logische 1 am Eingang des logischen
Schaltungsplättchens 67 angelegt werden soll. Auf diese Weise können alle ursprünglichen Prüfmuster an das logische Schaltungsplättchen
67 angelegt werden, die seinerzeit beim Zusammenbau der Schaltung angelegt worden waren und das Schaltungsplättchen
kann wie im Neuzustand geprüft werden, indem man mit der Prüfeinrichtung die auf den am Ausgang des NOR-Ausgangsblocks 69 angeschlossenen
Ausgangsleitungen 71 und 72 auftretenden Signale überwacht. Diese Überwachung ist genau die gleiche wie bei der
ursprünglichen Prüfung der Schaltungsplättchen vor dem Zusammenbau, so daß sich hier eine Prüfung wie beim Neuzustand erreichen
läßt. Jedes der übrigen Schaltungsplättchen kann ebenso selektiv durch Betätigung der Schalter 64, 65 oder 66 elektrisch isoliert
werden, so daß alle Schaltungsplättchen, die gerade nicht geprüft werden, kein Eingangssignal erhalten, während alle auf der Schaltungsplatte
verbleibenden Schaltungsplättchen durch Anlegen eines positiven logischen Potentials an ihren NOR-Schaltungen
gezwungen werden, ausgangsseitig an ihren Ausgangsblocks positive logische Potentiale abzugeben.
Auf diese Weise ist aber eine Prüfung der einzelnen auf einer planaren Schaltungskarte befestigten Schaltungsplättchen wie im
at 972 OO2 409815/0261
Neuzustand möglich. Jedes der einzelnen auf der Schaltungskarte
befestigten Schaltungsplättchen hat an jeder seiner Ausgangsleitungen eine NOR-Schaltung und eine Inverterstufe. Die Ausgangsleitungen
der einzelnen Schaltungsplättchen sind mit einer Prüfeinrichtung für Schaltungsplättchen verbunden, die in üblicher
Weise die Ausgangssignale überwacht, um festzustellen, ob das eingangsseitige Prüfsignalmuster die gewünschte Arbeitsweise des
Schaltungsplättchens anzeigt. Die mit dem Ausgang des zu prüfenden Schaltungsplättchens verbundenen NOR-Schaltungen nehmen kein
externes Eingangssignal auf, während alle übrigen Schaltungsplättchen durch Anlegen eines positiven logischen Potentials an
ihren zugeordneten NOR-Schaltungen zwangsweise ausgangsseitig auf
eine logische Eins gesteuert werden. Das bewirkt aber ausgangssei tig an den NOR-Schaltungen den logischen Ausgang Null, der
invertiert wird, so daß an allen gerade nicht zu prüfenden Schaltungsplättchen auf den Ausgangsleitungen eine logische Eins auftritt.
Die Prüfeinrichtung für Schaltungsplättchen führt dann den Eingangsleitungen des zu prüfenden Schaltungsplättchens ein Prüfimpuismuster
zu, in dem selektiv diejenigen Eingangsleitungen geerdet werden, bei denen das logische Signal KuIl angelegt werden
soll. Es überwacht außerdem gleichzeitig die Ausgangsieitungei des Plättchens und stellt fest, ob das Plättchen richtig arbeitet.
Auf diese Weise kann jedes der Schaltungsplättchen selektiv elektronisch isoliert und durch Anlegen aller Prüfmuster geprüft
werden, die ursprünglich vor der Befestigung und Zusammenschaltung der Schaltungsplättchen auf der Schaltungskarte verwendet wurden.
Es kann somit jedes Schaltungsplättchen wie im Neuzustand geprüft werden, ohne daß es auf der Schaltungskarte physisch von den
übrigen Schaitungsplättchen getrennt werden muß und ein defektes Schaltungsplättchen läßt sich so leicht feststellen.
Es leuchtet dem Fachmann somit ohne weiteres ein, daß durch die Erfindung eine neue Möglichkeit zum Prüfen logischer Schaltungsplättchen,
die bereits auf einer Schaltungskarte befestigt und miteinander verbunden sind, geschaffen wurde, die die einzelnen
Schaitungsplättchen effektiv und wirksam elektronisch in der
αϊ 972 002 409815/0261
Weise voneinander trennt, daß sie durch normale Prüfeinrichtungen
für logische Schaltungen unabhängig voneinander geprüft werden können und daß wegen dieser Isolierung alle ursprünglich angewandten
Prüfmuster dem zu prüfenden Schaltungsplättchen zugeleitet werden können und sein Ansprechverhalten überwacht werden kann,
so daß leicht festzustellen ist, welches Schaltungsplättchen defekt ist, ohne daß eine mechanische Isolierung erforderlich ist. Dies
läßt sich einfach dadurch erreichen, daß man bei jedem der Schaltungsplättchen eine zusätzliche Steuerleitung vorsieht, die an
die bereits vorhandenen NOR-Schaltungen und Inverterstufen angeschlossen
werden.
at 972 002 4 0 9 815/0261
Claims (12)
- PATENTANSPRÜCHEVerfahren zum unabhängigen Prüfen einzelner auf einer Schaltungskarte angeordneter und miteinander zu einer logischen Schaltung verbundener logischer Schaltungsplättchen (Chips), gekennzeichnet durch folgende Verfahrensschritte :Elektronische Isolierung des zu prüfenden Halbleiterplättchens, Anlegen der PrüfSignalmuster an die Eingangsleitungen des Halbleiterplättchens, Überwachen der Ausgangssignale des Halbleiterplättchens und Vergleichen dieser Ausgangssignale mit vorgegebenen zu erwartenden Ausgangssignalen.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur elektronischen Isolierung des zu prüfenden Schaltungsplättchens alle Ausgangsleitungen aller nicht zu prüfender Schaltungsplättchen auf das gleiche logische Signal gesteuert werden.
- 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß einige der Eingangsleitungen des zu prüfenden Schaltungsplättchens entsprechend dem gewünschten Prüfmuster auf ein unterschiedliches logisches Signal gesteuert werden.
- 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß zum elektronischen Isolieren des zu prüfenden Schaltungsplättchens alle Ausgangsleitungen aller nicht zu prüfenden Schaltungsplättchen auf eine logische EINS gesteuert werden.
- 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Eingangsleitungen des zu prüfenden Schaltungsplättchensat 972 OO2 A 0 9 8 1 5 / 0 2 6 1selektiv entsprechend dem anzulegenden PrüfSignalmuster auf eine logische KULL gesteuert werden.
- 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß jedem der Schaltungsplättchen ein Ausgangsblock mit einer besonderen Steuerleitung zugeordnet ist, und daß an den Ausgangsblocks aller nicht zu prüfender Schaltungsplättchen ein erstes Potential und an dem Ausgangsblock des zu prüfenden Schaltungsplättchens ein zweites Potential angelegt wird.
- 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das erste Potential der logischen EINS und das zweite Potential der logischen NULL entspricht.
- δ. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die logischen Ausgangsblocks in der Weise arbeiten, daß das eingangsseitige Anlegen einer logischen NULL an diesen Ausgangsblock dessen Ausgangssignale nicht beeinflußt.
- 9. Einrichtung zur Durchführung eines Verfahrens gemäß den Ansprüchen 1 bis 8 unter Verwendung einer Prüfeinrichtung für logische Schaltungen, wobei die zu prüfenden logischen Schaltungsplättchen auf einer logischen Schaltungskarte befestigt und über ihre Eingangs- und Ausgangsleitungen zu einer logischen Schaltung miteinander verbunden sind, dadurch gekennzeichnet, daß mit jedem logischen Schaltungsplättchen (50, 67, 68) ausgangsseitig ein logischer Ausgangsblock (51, 69, 70) verbunden ist, daß jeder dieser Ausgangsblocks über Schaltmittel (64, 65, 66; 75, 76, 77) selektiv derart ansteuerbar ist, daß alle Ausgangsleitungen einen gemeinsamen logischen Pegel annehmen und daß die Prüfeinrichtung an die Eingangs- und Ausgangsleitungen der miteinander verbundenen Schaltungsplättchen über gesonderte Anschlußleitungen (60, 62; 71, 72) anschaltbar ist.at 972 002 409815/026123A1951
- 10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, äaß an dem Ausgangsblock (51) des zu prüfenden Schaltungsplättchens (50) ein zweiter vom ersten logischen Pegel unterschiedlicher logischer Pegel liegt.
- 11. Einrichtung nach Anspruch 10, dadurch gekennzeichnet, daß am Ausgangsblock (69) des zu prüfenden Schaltungsplättchens (67) eine logische NULL liegt.
- 12. Einrichtung nach Anspruch 11, dadurch gekennzeichnet, daß der logische Ausgangsblock aus einer an jeder Ausgangsleitung (z.B. 54, 54a) des Schaltungsplättchens (50) angeschlossenen NOR-Schaltung (52, 53) und einer jeweils damit verbundenen Inverterstufe (57, 58) besteht.002 4098*5/0281
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US29327072A | 1972-09-28 | 1972-09-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2341951A1 true DE2341951A1 (de) | 1974-04-11 |
DE2341951C2 DE2341951C2 (de) | 1982-01-07 |
Family
ID=23128409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2341951A Expired DE2341951C2 (de) | 1972-09-28 | 1973-08-20 | Einrichtung zum Prüfen logischer Schaltungen |
Country Status (9)
Country | Link |
---|---|
US (1) | US3789205A (de) |
JP (1) | JPS5245620B2 (de) |
BR (1) | BR7307535D0 (de) |
CA (1) | CA986183A (de) |
DE (1) | DE2341951C2 (de) |
GB (1) | GB1416787A (de) |
IT (1) | IT1007532B (de) |
NL (1) | NL171201C (de) |
SE (1) | SE384283B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0011352A1 (de) * | 1978-11-03 | 1980-05-28 | Genrad, Inc. | Verfahren und Vorrichtung zum Testen von elektronischen Schaltkreisen und dgl. |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2330014A1 (fr) * | 1973-05-11 | 1977-05-27 | Ibm France | Procede de test de bloc de circuits logiques integres et blocs en faisant application |
US3904861A (en) * | 1974-03-13 | 1975-09-09 | Digital Equipment Corp | Printed circuit board testing unit |
US3958110A (en) * | 1974-12-18 | 1976-05-18 | Ibm Corporation | Logic array with testing circuitry |
US3961252A (en) * | 1974-12-20 | 1976-06-01 | International Business Machines Corporation | Testing embedded arrays |
US3961254A (en) * | 1974-12-20 | 1976-06-01 | International Business Machines Corporation | Testing embedded arrays |
US3961251A (en) * | 1974-12-20 | 1976-06-01 | International Business Machines Corporation | Testing embedded arrays |
IN146507B (de) * | 1975-09-29 | 1979-06-23 | Ericsson Telefon Ab L M | |
US4066880A (en) * | 1976-03-30 | 1978-01-03 | Engineered Systems, Inc. | System for pretesting electronic memory locations and automatically identifying faulty memory sections |
US4140967A (en) * | 1977-06-24 | 1979-02-20 | International Business Machines Corporation | Merged array PLA device, circuit, fabrication method and testing technique |
JPS54121036A (en) * | 1978-03-13 | 1979-09-19 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of testing function of logic circuit |
FR2432175A1 (fr) * | 1978-07-27 | 1980-02-22 | Cii Honeywell Bull | Procede pour tester un systeme logique et systeme logique pour la mise en oeuvre de ce procede |
US4220917A (en) * | 1978-07-31 | 1980-09-02 | International Business Machines Corporation | Test circuitry for module interconnection network |
US4241307A (en) * | 1978-08-18 | 1980-12-23 | International Business Machines Corporation | Module interconnection testing scheme |
US4244048A (en) * | 1978-12-29 | 1981-01-06 | International Business Machines Corporation | Chip and wafer configuration and testing method for large-scale-integrated circuits |
DE2944149C2 (de) * | 1979-11-02 | 1985-02-21 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Integrierte Schaltungsanordnung in MOS-Technik |
DE3029883A1 (de) * | 1980-08-07 | 1982-03-11 | Ibm Deutschland Gmbh, 7000 Stuttgart | Schieberegister fuer pruef- und test-zwecke |
US4479088A (en) * | 1981-01-16 | 1984-10-23 | Burroughs Corporation | Wafer including test lead connected to ground for testing networks thereon |
FR2501867A1 (fr) * | 1981-03-11 | 1982-09-17 | Commissariat Energie Atomique | Systeme de test de la defaillance ou du bon fonctionnement d'un circuit a composants logiques |
US4404635A (en) * | 1981-03-27 | 1983-09-13 | International Business Machines Corporation | Programmable integrated circuit and method of testing the circuit before it is programmed |
FR2506045A1 (fr) * | 1981-05-15 | 1982-11-19 | Thomson Csf | Procede et dispositif de selection de circuits integres a haute fiabilite |
US4504784A (en) * | 1981-07-02 | 1985-03-12 | International Business Machines Corporation | Method of electrically testing a packaging structure having N interconnected integrated circuit chips |
US4494066A (en) * | 1981-07-02 | 1985-01-15 | International Business Machines Corporation | Method of electrically testing a packaging structure having n interconnected integrated circuit chips |
US4441075A (en) * | 1981-07-02 | 1984-04-03 | International Business Machines Corporation | Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection |
US4410987B1 (en) * | 1981-07-13 | 1995-02-28 | Texas Instruments Inc | Preload test circuit for programmable logic arrays |
US4808915A (en) * | 1981-10-30 | 1989-02-28 | Honeywell Bull, Inc. | Assembly of electronic components testable by a reciprocal quiescent testing technique |
US4556840A (en) * | 1981-10-30 | 1985-12-03 | Honeywell Information Systems Inc. | Method for testing electronic assemblies |
US4503386A (en) * | 1982-04-20 | 1985-03-05 | International Business Machines Corporation | Chip partitioning aid (CPA)-A structure for test pattern generation for large logic networks |
US4509008A (en) * | 1982-04-20 | 1985-04-02 | International Business Machines Corporation | Method of concurrently testing each of a plurality of interconnected integrated circuit chips |
US4691161A (en) * | 1985-06-13 | 1987-09-01 | Raytheon Company | Configurable logic gate array |
US4644265A (en) * | 1985-09-03 | 1987-02-17 | International Business Machines Corporation | Noise reduction during testing of integrated circuit chips |
EP0233634A3 (de) * | 1986-02-20 | 1989-07-26 | Siemens Aktiengesellschaft | Verfahren zum Funktionstest von digitalen Bausteinen |
JPH0711787B2 (ja) * | 1987-03-02 | 1995-02-08 | 日本電気株式会社 | デ−タ処理装置 |
EP0352910A3 (de) * | 1988-07-28 | 1991-04-17 | Digital Equipment Corporation | Fehlersuche in gedruckten Schaltungen |
US5406197A (en) * | 1992-07-31 | 1995-04-11 | International Business Machines Corporation | Apparatus for controlling test inputs of circuits on an electronic module |
US5446399A (en) * | 1994-11-18 | 1995-08-29 | Varian Associates, Inc. | Method and structure for a fault-free input configuration control mechanism |
US5847561A (en) * | 1994-12-16 | 1998-12-08 | Texas Instruments Incorporated | Low overhead input and output boundary scan cells |
US7340660B2 (en) * | 2003-10-07 | 2008-03-04 | International Business Machines Corporation | Method and system for using statistical signatures for testing high-speed circuits |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2961607A (en) * | 1956-07-27 | 1960-11-22 | Gen Precision Inc | Automatic testing system |
DE2003060A1 (de) * | 1969-01-27 | 1970-07-30 | Hitachi Ltd | Integrierte Grossschaltung |
US3614608A (en) * | 1969-05-19 | 1971-10-19 | Ibm | Random number statistical logic test system |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1296669B (de) * | 1964-08-10 | 1969-06-04 | Fujitsu Ltd | Schaltungsanordnung zur Codeumsetzung mit Fehlersicherung |
US3471778A (en) * | 1967-01-13 | 1969-10-07 | Ibm | Method of testing an ordered,multi-element electrical circuit array including connecting certain elements in common |
US3469186A (en) * | 1967-03-14 | 1969-09-23 | Us Navy | Stimulus injection system for localizing defective components in cascaded systems |
DE1951861A1 (de) * | 1968-10-17 | 1970-08-06 | Gen Electric Information Syste | Verfahren und Anordnung zur automatischen UEberpruefung von Karten mit gedruckten Schaltungen |
US3633016A (en) * | 1970-03-04 | 1972-01-04 | Digital General Corp | Apparatus and method for testing electrical systems having a plurality of terminals |
US3681757A (en) * | 1970-06-10 | 1972-08-01 | Cogar Corp | System for utilizing data storage chips which contain operating and non-operating storage cells |
-
1972
- 1972-09-28 US US00293270A patent/US3789205A/en not_active Expired - Lifetime
-
1973
- 1973-07-24 IT IT26963/73A patent/IT1007532B/it active
- 1973-08-14 JP JP48090617A patent/JPS5245620B2/ja not_active Expired
- 1973-08-16 NL NLAANVRAGE7311289,A patent/NL171201C/xx not_active IP Right Cessation
- 1973-08-20 GB GB3924173A patent/GB1416787A/en not_active Expired
- 1973-08-20 DE DE2341951A patent/DE2341951C2/de not_active Expired
- 1973-09-05 SE SE7312054A patent/SE384283B/xx unknown
- 1973-09-18 CA CA181,280A patent/CA986183A/en not_active Expired
- 1973-09-27 BR BR7535/73A patent/BR7307535D0/pt unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2961607A (en) * | 1956-07-27 | 1960-11-22 | Gen Precision Inc | Automatic testing system |
DE2003060A1 (de) * | 1969-01-27 | 1970-07-30 | Hitachi Ltd | Integrierte Grossschaltung |
US3614608A (en) * | 1969-05-19 | 1971-10-19 | Ibm | Random number statistical logic test system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0011352A1 (de) * | 1978-11-03 | 1980-05-28 | Genrad, Inc. | Verfahren und Vorrichtung zum Testen von elektronischen Schaltkreisen und dgl. |
Also Published As
Publication number | Publication date |
---|---|
NL171201C (nl) | 1983-02-16 |
NL7311289A (de) | 1974-04-01 |
DE2341951C2 (de) | 1982-01-07 |
NL171201B (nl) | 1982-09-16 |
SE384283B (sv) | 1976-04-26 |
IT1007532B (it) | 1976-10-30 |
BR7307535D0 (pt) | 1974-08-29 |
CA986183A (en) | 1976-03-23 |
GB1416787A (en) | 1975-12-10 |
JPS4973082A (de) | 1974-07-15 |
JPS5245620B2 (de) | 1977-11-17 |
US3789205A (en) | 1974-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2341951A1 (de) | Verfahren und einrichtung zum pruefen logischer schaltungen | |
DE2413805C2 (de) | Verfahren zum Prüfen von Halbleiter-Schaltungsplättchen und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE19581814B4 (de) | Halbleiter-Testchip mit waferintegrierter Schaltmatrix | |
DE2311034C2 (de) | Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips | |
DE3709032C2 (de) | ||
DE3712178C2 (de) | ||
EP0078339A1 (de) | Tastkopfanordnung für Leiterzugüberprüfung mit mindestens einem, eine Vielzahl von federnden Kontakten aufweisenden Tastkopf | |
DE3215671C2 (de) | Programmierbare Logikanordnung | |
WO2000041241A1 (de) | Vertikal integrierte halbleiteranordnung | |
DE102006007439B4 (de) | Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen | |
DE10126610B4 (de) | Speichermodul und Verfahren zum Testen eines Halbleiterchips | |
DE3817143C2 (de) | ||
DE10028145C2 (de) | Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung | |
EP0494436A2 (de) | Prüfvorrichtung | |
DE10060585A1 (de) | Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung | |
DE60223043T2 (de) | Elektronischer schaltkreis und testverfahren | |
EP0733910B1 (de) | Platine mit eingebauter Kontaktfühlerprüfung für integrierte Schaltungen | |
DE2633175A1 (de) | Verfahren zur durchfuehrung von arbeitsschritten an mehreren schaltkreistraegern und vorrichtung zur durchfuehrung dieses verfahrens | |
DE4233271C2 (de) | Integrierte Halbleiterschaltungsanordnung mit einer Fehlererfassungsfunktion | |
EP0969288A2 (de) | Prüfanordnung für Bondpad | |
DE3509247C2 (de) | ||
EP3701276A1 (de) | Integrierte schaltung und asic | |
DE2052519C3 (de) | Logische Schaltung | |
DE3937187A1 (de) | Verfahren zum herstellen von integrierten schaltungen sowie integrierte schaltung | |
DE2025864C2 (de) | Verfahren zur elektrischen Funktionsprüfung von elektrischen Grundbausteinen und Vorrichtung zur Durchführung des Verfahrens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |