DE2354523A1 - Verfahren zur erzeugung von elektrisch isolierenden sperrbereichen in halbleitermaterial - Google Patents
Verfahren zur erzeugung von elektrisch isolierenden sperrbereichen in halbleitermaterialInfo
- Publication number
- DE2354523A1 DE2354523A1 DE19732354523 DE2354523A DE2354523A1 DE 2354523 A1 DE2354523 A1 DE 2354523A1 DE 19732354523 DE19732354523 DE 19732354523 DE 2354523 A DE2354523 A DE 2354523A DE 2354523 A1 DE2354523 A1 DE 2354523A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor material
- ions
- areas
- ion
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/056—Gallium arsenide
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/084—Ion implantation of compound devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/139—Schottky barrier
Description
Anmelderint Stuttgart, den 29. Oktober 1975
Hughes Aircraft Company P 2785 L/kg
Centinela Avenue and
Teale Street
Culver City, Calif., V.St.A.
Verfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial
Die Erfindung bezieht sich auf ein Verfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial
durch Ionenimplantation, insbesondere in epitaxial abgeschiedenen GaAs-Schichten auf einem halbiaolierenden
Substrat.
Die Notwendigkeit, bei bestimmten Typen von Halbleiteranordnungen,
wie z.B. monolithischen integrierten Schaltkreisen (IC'ö), an ausgewählten Stellen elektrisch isolierte
409 821/0779 ./.
Bereiche zu erzeugen, ist allgemein bekannt. Wenn zwischen in geringem Abstand voneinander angeordneten
Halbleiterelementen und/oder anderen ΙΟ-Elementen, die
in einem gemeinsamen halbleitenden Substrat hergestellt worden sind, nicht geeignete elektrisch isolierende
Sperrbereiche vorgesehen sind, so fließen zwischen diesen Elementen unerwünschte Leckströme, die die
elektrischen Eigenschaften der Anordnung beeinträch»
tigen, wenn sie nicht sogar deren völlige Funktionsuntüchtigleeit
zur Folge haben·
Bei der Herstellung monolithischer integrierter Schaltkreise
auf Siliziumbasis sind zwei Verfahren zur Erzeugung elektrisch isolierter Inseln bekannt. Bei dem
einen werden, üblicherweise in einer Epitaxialschicht, durch Diffusion erzeugte pn-Übergangsgrenzschichten
gebildet, um eine elektrische Isolation zwischen einzelnen Anordnungen und Elementen herzustellen, die anschließend in der Epitaxialschicht erzeugt werden· Bei
dem anderen werden flächenhafte Trennschichten aus einem geeigneten isolierenden Material, wie z.B. Siliziumdioxid
(SiC^), zwischen einer gemeinsamen Substrat-Schicht
und einzelnen Einkristallinseln aus einem geeigneten halbleitenden Material, wie z.B. Silizium,
erzeugt. In diesen Inseln können sodann aktive und passive Elemente mit Hilfe bei Silizium üblicher Verfahren
hergestellt werden.
Beide bekannte Verfahren haben sich in bestimmten Anwendungsfällen
als völlig geeignet erwiesen, jedoch ist jedes dieser Verfahren mit spezifischen Nachteilen
409821 /0779
und Beschränkungen behaftet. Die Anwendung von pn-Übergangsgrenzschichten hat beispielsweise den
Nachteil, daß die Kapazität des pn-Überganges eine endliche Wechselstromkopplung in der Anordnung, insbesondere
zwischen aneinandergrenzenden p+- und n+- Bereichen mit verhältnismäßig niedrigem Widerstand
zur Folge hat. Eine solche Wechselstromkopplung muß jedoch vermieden werden, wenn monolithische integrierte
Schaltkreise bei hohen Frequenzen angewendet werden sollen» .
Das oben erwähnte Verfahren fcur Erzeugung dielektrisch
isolierter Inseln ist mit Erfolg angewendet worden, um das Problem der großen pn-übergangskapazitäten zu vermeiden.
Die flächenhaften isolierenden SiOp-Trennschichten
weisen eine wesentlich kleinere Kopplungskapazität auf als die dünnen, durch Diffusion erzeugten pn-Übergänge,
die einen niedrigen spezifischen Widerstand aufweisen*· Auf der anderen Seite erfordert dieses Verfahren
zur Erzeugung dielektrisch isolierter Inseln eine verhältnismäßig große Anzahl einzelner Verfahrensschritte zur Bearbeitung des halbleitenden Materials,
die vielfach langwierige und mit niedriger Ausbeute verbundene Ätz- und Nachfüllvorgänge erfordern, um
Bereiche des Halbleitersubstrats mechanisch zu entfernen, auf denen die Einkristallinseln nachträglich
angeordnet werden sollen. Das Verfahren zur Herstellung dielektrisch isolierter Inseln ist daher an sich nicht
für eine wirtschaftliche, schnelle und auf große Stück-r zahlen gerichtete Herstellung kommerzieller Halbleiteranordnungen
geeignet·
./♦
409821/0 779
Zur Herstellung dielektrisch isolierter Galliumarsenidanordnungen
ist ein Isolationsverfahren anderer Art bekannt, das gegenüber den vorstehend behandelten
Verfahren, die vorwiegend in der Siliziumtechnologie angewendet worden sind, gewisse Vorteile aufweist· Bei
diesem Verfahren werden Protonen in ausgewählte Bereiche eines Galliumärsenidsubstrats implantiert, um diese
Bereiche in "halbiaolierendes" p- oder η-Material mit
hohem spezifischem Widerstand umzuwandeln· Der Ausdruck "halbisolierendes Material", wie er hier verwendet ist,
soll einen Halbleiter kennzeichnen, dessen spezifischer
/ι Q
Widerstand zwischen etwa 10 und 1Cr Ohm/cm liegt. Die halbisolierenden Bereiche dienen als elektrisch isolierende
Sperrbereiche zwischen einander benachbarten Halbleiterelementen in dem Galliumarsenidkristall« Ein
solches Verfahren ist beispielsweise von A, G, Foyt et al
in "Solid State Electronics", Januar 1969, beschrieben worden·
Das letztgenannte,· mit einem Protonenstrahl arbeitende
Verfahren ist. hervorragend zur Bildung isolierender
Sperrbereiche..geeignet, die eine niedrigere Kapazität
aufweisen als die oben erwähnten pn-Ubergangsgrenzschichten,
und es ist auch wesentlich schneller durchführbar und für höhere Stückzahlen geeignet als das bekannte
Verfahren zur Herstellung flächenhaft dielektrisch isolierter Inseln· Andererseits erfordert jedoch das mit
dem Protonenstrahl arbeitende Isolationsverfahren eine sehr hohe Teilchenbeschleunigung, für die Spannungen in
der Größenordnung von einigen hundert keV aufgebracht
409821/077 9
werden müssen, um die gewünschte Fehlordnung zu bewirken. Außerdem hat man bei Halbleiteranordnungen,
die nach diesem Verfahren hergestellt worden sind, beobachtet, daß schon bei verhältnismäßig niedrigen
Temperaturen in der Größenordnung von etwa 400°G die
zuvor durch Protonenimplantation gebildeten Sperrbereiche mit hohem spezifischem Widerstand wieder in
einen Zustand.mit niedrigem spezifischem Widerstand übergehen. Dieses "Austemperphänomen", das noch nicht
völlig erforscht ist, stellt eine ernstliche Beschränkung der Benutzungs- und Anwendungsmöglichkeiten für
bekannte Galliumarsenidanordnungen dar, die nach diesem Verfahren hergestellt werden·
Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung dielektrisch isolierender Bereiche zu schaffen,
die eine ausreichend hohe Kapazität bilden, leicht herstellbar sind und ihren hohen spezifischen Widerstand
auch bei erhöhten Temperaturen nicht verlieren»
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß
in ausgewählte Bereiche des Halbleitermaterials durch hohe Spannungen beschleunigte schwere Ionen mit einer
solchen Konzentration und bis in eine solche Tiefe eingeschossen werden, daß die von diesen Ionen gebildeten
Störstellen dem Halbleitermaterial in den beschossenen Bereichen einen spezifischen Widerstand in der
Größenordnung von mindestens 10' Ohm/.cm verleihen·
Bei dem erfindungsgemäßen Verfahren werden also gewisse
schwere geladene Teilchen, beispielsweise Argonionen,
409821/0779
zu einem Teilchenbeschuß benutzt, bei dem verhältnismäßig
niedrige Beschleunigungsspannungen in der Größenordnung
von 20 keV verwendet werden können, um diese Teilchen in ausgewählte Oberflächenbereiche eines Halbleitermaterials,
insbesondere einea Galliumarsenidkörpers,
zu injizieren und in diesem eine Fehlordnung der inneren Einkristallstruktur zu erzeugen· Das Erreichen
der erforderlichen Tiefe dieser isolierenden Bereiche, die gewöhnlich einige ^m oder mehr beträgt,
kann dadurch gefördert werden, daß das Halbleitermaterial während der Ionenimplantation auf eine mäßig
hohe Temperatur zwischen etwa 200 C und 500 G erwärmt
wird. Dadurch diffundieren die an der Oberfläche des Halbleiterkörpers erzeugten Störstellen bis zu größeren
Tiefen in den Halbleiterkörper ein. Die oben beschriebene Kristallfehlerdnung erhöhte den spezifischen Widerstand
des Halbleitermaterials, insbesondere von epitaxialem Galliumarsenid, um einen Betrag, der ausreichend ist, um
zwischen einander benachbarten aktiven oder passiven Halbleiteranordnungen gute elektrisch isolierende Trennschichten
oder Sperrbereiche zu erzeugen, die nicht austempern, wenn sie Temperaturen bis zu 800°C ausgesetzt
werden.
Durch die Erfindung wird demnach ein neues und verbessertes, mit Teilchenbeschuß arbeitendes Verfahren geschaffen,
um bei der Herstellung von Halbleiteranordnungen eine dielektrische Isolation zu erzielen,
die sowohl bei niedrigen als auch bei hohen Frequenzen wirksam iste Dabei ist vorteilhaft, daß die Spannungen
zur Teilchenbeschleunigung verhältnismäßig niedrig sein
409 8 2 1/0779
können. Das erfindungsgemäße Verfahren kann auch
bei wesentlich niedrigeren Temperaturen durchgeführt werden, als sie zur Diffusion von isolierenden
pn-Übergängen notwendig sind. Weiterhin sind zur Durchführung des erfindungs gemäßen Verfahrens beträcht- #*
lieh weniger Verfahrensschritte notwendig als zur Herstellung
flächenhafter, dielektrischer Trennschichten. Endlich lassen sich mit dem erfindungsgemäßen Verfahren
bei GaAs-Halbleiteranordnungen scharfe Halbisolator-Halbleitergrenzflächen
erzielen, so daß die zur Bildung der Sperrbereiche benötigte Substratfläche vermindert
ist, . ■
Weitere Einzelheiten und Ausgestaltungen der Erfindung
ergeben sich au3 der nachfolgenden Beschreibung von Ausführungsbeispielen anhand der Zeichnung. Die der
Beschreibung und der Zeichnung zu entnehmenden Merkmale können bei anderen Ausfuhrungsarten des erfindungsgemäßen
Verfahrens einzeln für sich oder zu mehreren in beliebiger Kombination verwirklicht sein. Es zeigen:
Fig. 1 in schematischer Darstellung einen Schnitt durch einen Galliumarsenidkristall nach einem
ersten Schritt des erfindungsgemäßen Verfahrens,
Fig. 2a und 2b in Draufsicht und im Schnitt die Halbleiteranordnung
nach Fig. 1, nachdem in deren Epitaxialschicht Ionen implantiert worden sind,
Fig. 3 eine typische monolithische integrierte Schalttungsverbindung
zwischen "benachbarten, auf demselben Chip angeordneten dielektrisch isolierten
Halbleiteranordnungen und
409821/0779 /
Fig. 4a und 4b in Draufsicht und im Schnitt eine
weitere nach dem erfindungsgemäßen Verfahren hergestellte Halbleiteranordnung.
Die Fig. 1 zeigt ein mit einem hohen spezifischen Widerstand behaftetee, halbisolierendes n-Substrat 10,
auf das eine epitaxiale n+-Schicht 12 aus Galliumarsenid (GaAs) aufgebracht worden ist, beispielsweise nach dem
Arsentrichlorid-Verfahren, bei dem Arsentrichlorid (AsCl,)
mit elementarem Gallium zur Reaktion gebracht wird, um
Galliumarsenid abzuscheiden und die epitaxiale Schicht zu bilden·
Nach dem erfindungsgemäßen Verfahren werden, wie aus den
Fig. 2a und 2b zu ersehen ist, in der epitaxialen Schicht 12 mehrere Einkrietallinsein 14, 16, 18 und 20 gebildet,
indem ausgewählte Bereiche der epitaxialen Schicht 12 mit einem diese Bereiche abtastenden oder durch eine
Maske abgeschatteten Ionenstrahl 22 bestrahlt werden, der nacheinander halbisolierende Kanalbereiche 28, 30
und 32 in der epitaxialen Schicht 12 erzeugt, die diese
Inseln umgibt. Besonders vorteilhaft ist es, wenn gemäß
einer bevorzugteh Ausführungsart der Erfindung Argonionen
verwendet werden und diese mit einem geeigneten elektrischen Feld so beschleunigt werden, daß sie bis
unter die Oberfläche der epitaxialen Schicht 12 vordringen
können· Eine solche Implantation wird mit einer geeigneten Dosierung durchgeführt und erzeugt elektrisch
kompensierende Störstellen, die in Richtung auf das Substrat 10 nach innen diffundieren, und auf diese Weise
409821/0779
die oben genannten Inseln bilden. Während dieser Ionenimplantation
wird die in Fig. 2 dargestellte Galliumars enidanordnung auf eine erhöhte Temperatur, die üblicherweise
zwischen 2Ö0°C und 50O0C liegt, erwärmt,
um diese Diffusion der kompensierenden Störstellen in die Epitaxialschicht 12 zu fördern. Im Hinblick auf
eine allgemeine Erörterung der Ionenimplantation, einschließlich der hierzu notwendigen Vorrichtungen, wie
sie auch zur Durchführung des erfindungsgemäßen Verfahrens verwendet werden, wird auf das Buch "Ion Implantation
in Semiconductors" von James W. Mayer u.a., Academic Press, 1970, verwiesen.
Obwohl bei den im folgenden behandelten speziellen Beispielen einer tatsächlichen Durchführung des erfindungsgemäßen
Verfahrens das chemisch träge Edelgas Argon verwendet wurde, zeigen die über Ionenimplantation verfügbaren
Daten, daß auch andere schwere Ionen, und zwar sowohl chemisch träge als auch elektrisch aktive Ionen,
zur Durchführung des erfindungsgemäßen Verfahrens geeignet sind. Geht man beispielsweise streng von dem
Standpunkt einer Kristallfehlordnung aus, so erzeugt bei den hier verwendeten verhältnismäßig niedrigen Beschleunigungsspannungen
jedes Ion, dessen Atomgewicht größer ist als dasjenige des Neonions, und auch das
Neonion selbst, in der Kristallstruktur eine hinreichende
Fehlordnung, um den spezifischen Widerstand der Kristallin
struktur auf 10' Ohm.cm oder mehr zu erhöhen. Der Ausdruck
"schweres Ion" soll daher jedes Ion unter Einschluß des Neonions bezeichnen, dessen Atomgewicht größer
ist als dasjenige des Neonions. Dieser Ausdruck umfaßt
409821/Ό779
daher sowohl die seltenerdartigen, chemisch tragen
Edelgase Argon, Krypton und Xenon als auch andere ionisierte Elemente, deren Atomgewicht größer ist
als das des Neons, die aber eine Tendenz aufweisen, die Leitfähigkeit des bestrahlten halbleitenden
Materials zu beeinflussen. Beispielsweise sind Cadmium und Zink in Galliumarsenid implantiert worden, um eine
Fehlordnung des Galliumaraenidkristalla zu, erzeugen
und dadurch in bestimmten Grenzschichtbereichen desselben den spezifischen Widerstand auf einen V/ert
anzuheben, der größer als 10' Ohm.cm ist. Messungen haben ergeben, daß diese Sperrbereiche 1 bis 2 ,um tief
in die GaAs-Epitaxialschicht hineinreichen· Es ist jedoch festgestellt worden, daß diese Elemente an der
Oberfläche von n-GaAs eine sehr dünne p-Schicht erzeugen, deren Dicke in der Größenordnung von 200 bis
300 A liegt. Aus diesem Grunde sind für gewisse Fälle der Anwendung von isolierenden Sperrbereichen die oben
erwähnten schweren Edelgase gegenüber Zink und Cadmium vorzuziehen.
Es ist ferner festgestellt worden, daß in ähnlicher V/eise die Implantation von Schwefel-, Selen- oder
Tellurionen in p-GaAs zur Ausbildung einer sehr dünnen
n-Oberflächenschicht auf dem Kristall mit einer Dicke
ο in der Größenordnung von 200 bis 300 A führt. Jedoch wäre es in den beiden oben genannten Fällen, in denen
die Oberflachenleitfähigkeit des GaAs beeinflußt wird, verhältnismäßig einfach, die GaAs-Scheibe zu läppen
oder zu polieren und dadurch diese sehr dünne äußere Oberflächenschicht zu entfernen, so daß eine epitaxiale
GaAs-Schicht mit darin angeordneten, unbedeckten Inseln
409821/0779 ./.
übrig bleibt, die vollständig von dem einen hohen spezifischen Widerstand aufweisenden Sperrbereichmaterial
umgeben sind. Der Fachmann erkennt daher, daß die Erfindung nicht auf die Anwendung des Argonions
oder eines der anderen geeigneten schweren, chemisch tragen Ionen beschränkt ist, wenn aufgrund
der anderen Erfordernisse des Herstellungsverfahrens
die p- oder"η-artigen elektrischen Eigenschaften
anderer Ionen hingenommen werden können, die hinreichend schwer sind, um eine solche Fehlordnung in
dem Halbleiterkristall zu erzeugen, daß Sperrbereiche mit einem um einen vorgeschriebenen Betrag erhöhten
spezifischen Widerstand entstehen.
Die in der Epitaxialschicht 12 während der Ionenimplantation
erzeugten Störstellen sind offensichtlich das Ergebnis von Elektronenlücken in einer der Komponenten des halbleitenden Materials. Beispielsweise
wird bei GaAs angenommen, daß diese Störstellen Lückenkomplexe des Arsens sind, die ale kompensierende Zentren
wirken und die flachliegenden Donatoren oder Akzeptoren, die zur Dotierung der Epitaxialschicht
oder des Substrats verwendet sind, "binden"*
Wie Fig„ 3 zeigt, kann die Anordnung nach Fig. 2 sodann
nach bei monolithischen Halbleitern üblichen Verfahrenstechniken, einschließlich üblicher mit Ionenimplantation
arbeitender Dotierverfahren, weiter bearbeitet werden, wobei in einer Einkristallinsel 18 beispielsweise ein
npn-Galliumarsenidtransistor 54- und in einer anderen
409821/0779
Einkristallinsel 20 ein passives Element, wie z.B. ein
ionenimplantierter Widerstand 36, hergestellt wird. Die Herstellung dieser aktiven und passiven Elemente
34 bzw. 36 kann mit Hilfe üblicher Masken- und Ionenimplantationstechniken
erfolgen, indem beispielsweise eine geeignete isolierende und ein passives Verhalten
fördernde Schicht 38, wie z.B. eine SiO2-Schicht, in
der dargestellten V/eise an der Oberfläche der Epitaxialschicht
12 erzeugt und als Maske gegen p- oder h-Fremdionen,
die in die epitaxiale Galliumarsenidschicht 12 implantiert werden sollen, benutzt wird. Die aus SiO2
bestehende isolierende Maske 38 kann auch als Träger
für eine als ohmscher Kontakt wirkende metallische Schicht 40 verwendet werden, die nachträglich unter
Anwendung üblicher Metallverdampfungsverfahren auf . die freiliegenden Oberflächen des Emitterbereichs
des Galliumarsenidtransistors 34 und des einen Endes
des ionenimplantierten Widerstandes 36 aufgebracht wird ·
Die Fig. 4 zeigt.ein n-Galliumarsenidsubstrat 41 mit
hohem spezifischem Widerstand, auf das eine epitaxiale Schicht 42 aus n-Galliumarsenid aufgebracht worden ist;
ferner sind in der dargestellten Weise auf der Oberfläche der epitaxialen Galliumarsenidschicht 42 mehrere einzeln
im Abstand voneinander angeordnete, als Maske wirkende Schottky-Sperrelektroden 44, 46, 48 und 50 aus Metall
angeordnet. Diese Schottky-Sperrelektroden bilden bekanntlich an der Metall-Galliumarsenid-Grenzfläche
Schottky-Sperrschichten, und es dienen diese Metall—
elektroden zugleich als Maske für Argonionen, die in
40982.1/0779
Richtung auf die freiliegenden Flächen der Epitaxialschicht
42 "beschleunigt werden, um die verschiedenen, von den Schottky-Sperrschichtdioden 52 und 54 gebildeten
Bereiche vollständig voneinander zu isolieren· Diese Isolation vermindert die elektrischen Streufelder
an den Rändern 56 und 58 der Schottky-Sperrschichten,
und es führt diese Verminderung der elektrischen Feldstärke an diesen Stellen zu einer Erhöhung der Durchbruchsspannung
der Schottky-Sperrschichtdioden 52 und 54. Vergleichsmessungen für diese Durchbruchsspannungen
vor und nach der Ionenimplantation sind in dem nachfolgenden Beispiel 2 angegeben·
Die vorliegende Erfindung ist also nicht auf'die Bildung
elektrisch isolierter Einkristallinseln als solche beschränkt,
sondern erstreckt sich auch in der oben beschriebenen, neuartigen Weise auf die Bildung einer
Anzahl diskreter Schottky-Sperrschichtanordnungen, wie
sie in Fig. 4 dargestellt sind. Die in dieser Figur veranschaulichte Maskierung dient nicht nur zur Erzeugung
der Schottky-Sperrschichten und zur Herstellung ohmscher Kontakte, sondern erfüllt gleichzeitig auch
die Funktion einer Maskierung gegen Ionenimplantation und verhindert, daß Argonionen in die aktiven Bereiche
52 und 54 der Schottky-Sperrschichtdioden eindringen.
Das vorliegende Verfahren erfordert daher keine getrennten
Schritte zur Abschattung des Ionenstrahls und zur Bildung von Schottky-Elektroden und führt daher im
Ergebnis zu einer beträchtlichen Zeit- und Kostenersparnis und zu einer erhöhten Ausbeute.
409821/0779
Im folgenden werden zwei spezielle Durchführungabeispiele
des erfindungsgemäßen Verfahrens "beschrieben:
Ein n-Galliumarsenidsubstrat mit einem spezifischen
Widerstand von 10 Ohm.cm oder mehr und einer Dicke von etwa 0,5 vm wurde an seiner einen Seite geläppt
und poliert und sodann in ein Epitaxialreaktionsgefaß
gebracht, in dem eine n+-GaAs-Epitaxialschicht mit
einem spezifischen Widerstand von etwa 10 Ohm.cm und einer Dicke von etwa 10 ,um auf das Substrat aufgebracht
wurde. Zur Bildung dieser Epitaxialschicht wurde H2-Gas durch eine AsCl,,-Waschflasche geblasen,
die auf Zimmertemperatur gehalten wurde, und sodann aus der Waschflasche einem als Galliumquelle dienenden
Ofen zugeführt, in dem sich flüssiges Gallium in einem Schiffchen befand und der in einer ersten Zone
des Epitaxialreaktionsgefäßes angeordnet war· Nachdem die Galliumquelle mit Arsen gesättigt war, d.h. bei
85O0G etwa 8% Arsen enthielt, das durch das R^-Trägergas
in den Ofen transportiert worden war, strömte ein aus GaCl und As bestehender Dampf zu der Keimzone des
Epitaxialreaktionsgefäßes, die auf etwa 75O°C gehalten wurde. Hier wurde das Galliumarsenid an der Oberfläche
des GaAs-Substrats zu einer Schicht abgeschieden, wie sie in Fig. 1 dargestellt ist.
Nach dem Abkühlen wurde die Epitaxialanordnung nach Fig. 1 in eine Implantationskammer gebracht, in der
sie auf etwa 4000G erhitzt wurde, um die durch die
409821/0779
Ionenimplantation "bewirkte Störstellenbildung in dem Kristallgitter der Epitaxialschicht 12 zu fördern.
Nachdem diese Temperatur erreicht war, wurde, wie in Fig. 2b angedeutet, ein Argonionenstrahl mit
einer Energie von 20 keV auf ausgewählte Bereiche der Oberfläche der n+^pitaxialschicht 12 fokussiert, so
daß eine verhältnismäßig große Dosis von Argonionen in der Größenordnung von 10 Atomen/cm in den Kristall
eindrang und Störstellen erzeugte, die.bis in eine Tiefe,
die gleich oder größer war als die Dicke der Epitaxialschicht 12, eindiffundierten. Die in Fig. 2b dargestellten
Sperrbereiche 28, 30 und 32 sind etwa 10 /,un
breit und mindestens 10 ,Um tief. Der spezifische Widerstand
dieser Bereiche wurde durch das beschriebene Verfahren auf etwa 10r 0hm.cm erhöht. Dadurch wird eine
nennenswerte-Wechsel- oder Gleichstromkopplung über diese elektrisch isolierenden Sperrbereiche vermieden,
die die getrennt angeordneten Inseln 14, 16, 18 und in der dargestellten V/eise vollständig umschließen.
Wenn beispielsweise die einander benachbarten Ränder der beiden isolierten Inseln 14 und 18 eine Länge von
3 mm haben, so beträgt die Koppelkapazität zwischen diesen Inseln an diesen Rändern etwa 0,3 pF und stellt
für 1-GHz-Signal einen Wechselstrom-Kopplungswideratand
von mehr als 400 0hm dar.
• Beispiel 2
Ein n+-Galliumarsenidaubstrat mit einem spezifischen Widerstand von 1,8 χ 10""* Ohm. cm und einer Dicke von
etwa 0,5 mm wurde an einer Seite geläppt und poliert
409821/0779-
und sodann in ein Epitaxialreaktionsgefäß gebracht, in dem eine n-GaAs-Epitaxialschicht von etwa 2,5 /tun
Dicke und einem spezifischen Widerstand von etwa 2 χ 10 Ohm.cm nach einem gängigen, in der Dampfphase
arbeitenden Epitaxialzuchtverfahren aufgebracht wurde, beispielsweise nach dem in Verbindung mit
Beispiel 1 beschriebenen Verfahren. Sodann wurde eine der Fig. 4 entsprechende Anordnung von Schottky-Sperrelektrodeh
44, 46, 48 und 50 auf die Oberfläche der Epitaxialschicht aufgebracht, indem dünnschichtige
Aluminiumflecke von etwa 0,15 mm Durchmesser mit Hilfe
üblicher Vakkumbedampfverfahren aufgebracht wurden· An dieser Stelle des Verfahrens ergaben Messungen,
daß die erhaltenen Schottky-Sperrschichtdioden eine Durchbruch3spannung von etwa 22 V aufwiesen. Diese
Durchbruchsspannung ist teilweise die Folge der Bereiche
hoher elektrischer Feldstärke an den Rändern 56 und 58 der Dioden. Die oben beschriebene Epitaxialanordnung
wurde sodann in eine Ionenimplantationskammer gebracht und auf etwa 4000C erwärmt. Nach Erreichen
dieser Temperatur wurde die gesamte obere Fläche der Epitaxialschicht 42. mit einem Strahl von 20 keV-Argonionen
abgestatet, die in die nicht maskierten Teile
/IC
der Epitaxialsahicht mit einer Dosis .von 1 χ 10
Ionen/cm eindrangen. In die dem Ionenbeschuß ausgesetzten
Teile wurden Störstellen des GaAe-KriBtallgitters
bis in eine Tiefe eindiffundiert,«die gleich oder größer war als die Dicke der Epitaxialschicht von
2,5 /um· Diese Störstellen erzeugten elektrisch kompensierende
Lücken in dem GaAe-Kristallgitter, die den
A0 9821/0779
spezifischen Widerstand der die Dioden umgebenden
Sperrbereiche auf etwa 10' Ohm.cm und mehr erhöhten
und dabei die Durchbruchsspannung der gebildeten
Schottky-Sperrschichtdioden vergrößerten· An diesen Dioden wurden wieder Messungen der Durchbruchsspannung
durchgeführt, und es wurde festgestellt, daß die Durchbruchsspannung dieser Anordnungen auf 52 V vergrößert
war. Diese Vergrößerung ist das Ergebnis einer wesentlichen Verminderung der Feldstärke der Streufelder an
den Rändern 5& und 58 durch die Erzeugung der die Dioden
nunmehr umgebenden Sperrbereiche mit hohem spezifischem Widerstand.
Die Erfindung ist"nicht auf die obigen speziellen Beispiele
beschränkt, und.es können offensichtlich auch andere auf einem gemeinsamen Substrat angeordnete Anordnungen
als Schottky-Sperrschichtdioden unter Anwendung des erfindungsgemäßen Verfahrens gegeneinander
isoliert werden· Beispielsweise ist es möglich, die oben beschriebenen Implantations- und Maskierungsverfahren
zur gegenseitigen Isolierung einer Anzahl von Photodetektoren zu verwenden, die auf einem einzigen
gemeinsamen Substrat in einer monolithischen Anordnung erzeugt worden sind. Die metallischen ohmschen Kontakte,
die für die Detektoren einer solchen Anordnung benutzt v/erden, können mit Vorteil dazu verwendet werden,'die
spezielle Geometrie der isolierenden Grenzschichten für diese Anordnung zu bestimmen. Die denkbare Anwendung des
erfindungsgemäßen Verfahrens erstreckt sich daher allgemein
auf Halbleiteranordnungen mit einem gemeinsamen
-Substrat ο
409821/0779
Claims (6)
- PatentansprücheVerfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial durch Ionenimplantation, insbesondere in epitaxial abgeschiedenen GaAs-Schichten auf einem halbiaolierenden Substrat, dadurch gekennzeichnet,^ daß in ausgewählte Bereiche (28, 30, 32) des Halbleitermateriala (12; 42) durch hohe Spannungen beschleunigte schwere Ionen mit einer solchen Konzentration und bis in eine solche Tiefe eingeschossen werden, daß die von diesen Ionen gebildeten Störstellen dem Halbleitermaterial in den beschossenen Bereichen einen spezifischen Widerstand in der Größenordnung von mindestensη
10' Ohm.cm verleihen· - 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß schwere Ionen mit einem Atomgewicht verwendet werden, das mindestens so groß ist wie und vorzugsweise größer ist als das Atomgewicht des Neons.
- 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß als schwere Ionen Neon-, Argon-, Krypton- oder Xenonionen verwendet werden.
- 4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die schweren Ionen mit einem elektrischen Feld von etwa 20 keV oder weniger beschleunigt werden.409821 /0779
- 5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Halbleitermaterial (12) vor und während des IonenbeSchusses auf eine erhöhte Temperatur von vorzugsweise etwa 400°C gebracht wird, um eine Diffusion der durch den Ionenbeschuß erzeugten Störstellen innerhalb des Halbleitermaterials zu erleichtern.
- 6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß vor dem Ionenbeschuß auf das Halbleitermaterial (4-2) im Abstand voneinander angeordnete Metallelektroden (44, 46, 48, 50) aufgebracht werden, die zugleich als Maske gegen eine Implantation von Ionen in die abgedeckten Bereiche (52, 54) dienen·409 8 2 17 0 7 79Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US304028A US3897273A (en) | 1972-11-06 | 1972-11-06 | Process for forming electrically isolating high resistivity regions in GaAs |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2354523A1 true DE2354523A1 (de) | 1974-05-22 |
DE2354523B2 DE2354523B2 (de) | 1980-02-14 |
DE2354523C3 DE2354523C3 (de) | 1981-10-22 |
Family
ID=23174723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2354523A Expired DE2354523C3 (de) | 1972-11-06 | 1973-10-31 | Verfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial |
Country Status (4)
Country | Link |
---|---|
US (1) | US3897273A (de) |
DE (1) | DE2354523C3 (de) |
GB (1) | GB1398808A (de) |
IL (1) | IL43394A (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2634500A1 (de) * | 1975-08-07 | 1977-02-17 | Ibm | Halbleiteranordnung mit zonen herabgesetzter traegerlebensdauer und verfahren zur herstellung |
FR2341198A1 (fr) * | 1976-02-13 | 1977-09-09 | Thomson Csf | Procede de fabrication de diodes schottky a faible capacite parasite, et dispositifs semiconducteurs comportant lesdites diodes |
DE2721744A1 (de) * | 1976-05-20 | 1977-12-08 | Comp Generale Electricite | Heterojonctions-transistor |
EP0054655A2 (de) * | 1980-12-18 | 1982-06-30 | Siemens Aktiengesellschaft | Schottky-Diode und Verfahren zu deren Herstellung |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4224083A (en) * | 1978-07-31 | 1980-09-23 | Westinghouse Electric Corp. | Dynamic isolation of conductivity modulation states in integrated circuits |
WO1982001619A1 (en) * | 1980-10-28 | 1982-05-13 | Aircraft Co Hughes | Method of making a planar iii-v bipolar transistor by selective ion implantation and a device made therewith |
DE3044723C2 (de) * | 1980-11-27 | 1984-01-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Herstellung eines mit einer niederohmigen aktiven Halbleiterschicht versehenen hochohmigen Substratkörpers |
DE3047870A1 (de) * | 1980-12-18 | 1982-07-15 | Siemens AG, 1000 Berlin und 8000 München | "pn-diode und verfahren zu deren herstellung" |
US4391651A (en) * | 1981-10-15 | 1983-07-05 | The United States Of America As Represented By The Secretary Of The Navy | Method of forming a hyperabrupt interface in a GaAs substrate |
US4654960A (en) * | 1981-11-02 | 1987-04-07 | Texas Instruments Incorporated | Method for fabricating GaAs bipolar integrated circuit devices |
US5086004A (en) * | 1988-03-14 | 1992-02-04 | Polaroid Corporation | Isolation of layered P-N junctions by diffusion to semi-insulating substrate and implantation of top layer |
JPH01308063A (ja) * | 1988-06-07 | 1989-12-12 | Oki Electric Ind Co Ltd | 半導体抵抗素子及びその形成方法 |
DE3903121A1 (de) * | 1989-02-02 | 1990-08-09 | Licentia Gmbh | Amorphisierungsverfahren zur strukturierung eines halbleiterkoerpers |
US5031187A (en) * | 1990-02-14 | 1991-07-09 | Bell Communications Research, Inc. | Planar array of vertical-cavity, surface-emitting lasers |
US5508211A (en) * | 1994-02-17 | 1996-04-16 | Lsi Logic Corporation | Method of making integrated circuit structure with vertical isolation from single crystal substrate comprising isolation layer formed by implantation and annealing of noble gas atoms in substrate |
US5436499A (en) * | 1994-03-11 | 1995-07-25 | Spire Corporation | High performance GaAs devices and method |
US5449925A (en) * | 1994-05-04 | 1995-09-12 | North Carolina State University | Voltage breakdown resistant monocrystalline silicon carbide semiconductor devices |
KR19990072936A (ko) | 1998-02-27 | 1999-09-27 | 가나이 쓰도무 | 아이솔레이터및그것을사용하는모뎀장치 |
JP4066574B2 (ja) * | 1999-03-04 | 2008-03-26 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
US6165868A (en) * | 1999-06-04 | 2000-12-26 | Industrial Technology Research Institute | Monolithic device isolation by buried conducting walls |
US9472667B2 (en) | 2015-01-08 | 2016-10-18 | International Business Machines Corporation | III-V MOSFET with strained channel and semi-insulating bottom barrier |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1957774A1 (de) * | 1968-11-22 | 1970-05-27 | Western Electric Co | Verfahren zur Herstellung einer gleichrichtenden Halbleitervorrichtung |
US3515956A (en) * | 1967-10-16 | 1970-06-02 | Ion Physics Corp | High-voltage semiconductor device having a guard ring containing substitutionally active ions in interstitial positions |
US3663308A (en) * | 1970-11-05 | 1972-05-16 | Us Navy | Method of making ion implanted dielectric enclosures |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4837232B1 (de) * | 1968-12-04 | 1973-11-09 | ||
US3666548A (en) * | 1970-01-06 | 1972-05-30 | Ibm | Monocrystalline semiconductor body having dielectrically isolated regions and method of forming |
-
1972
- 1972-11-06 US US304028A patent/US3897273A/en not_active Expired - Lifetime
-
1973
- 1973-10-05 IL IL43394A patent/IL43394A/en unknown
- 1973-10-08 GB GB4687773A patent/GB1398808A/en not_active Expired
- 1973-10-31 DE DE2354523A patent/DE2354523C3/de not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3515956A (en) * | 1967-10-16 | 1970-06-02 | Ion Physics Corp | High-voltage semiconductor device having a guard ring containing substitutionally active ions in interstitial positions |
DE1957774A1 (de) * | 1968-11-22 | 1970-05-27 | Western Electric Co | Verfahren zur Herstellung einer gleichrichtenden Halbleitervorrichtung |
US3663308A (en) * | 1970-11-05 | 1972-05-16 | Us Navy | Method of making ion implanted dielectric enclosures |
Non-Patent Citations (4)
Title |
---|
Applied Physics Letters, Vol. 14, Nr. 12, 1969, S. 372-374 * |
Proceedings of the IEEE, Vol. 60, Nr. 9, 1972, S. 1062-1096 * |
Radio and Electronic Engineer, Bd. 42, No. 6, 1972, S. 265-283 * |
Solid-State Electronics, Vol. 12, 1969, S. 209-214 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2634500A1 (de) * | 1975-08-07 | 1977-02-17 | Ibm | Halbleiteranordnung mit zonen herabgesetzter traegerlebensdauer und verfahren zur herstellung |
FR2341198A1 (fr) * | 1976-02-13 | 1977-09-09 | Thomson Csf | Procede de fabrication de diodes schottky a faible capacite parasite, et dispositifs semiconducteurs comportant lesdites diodes |
DE2721744A1 (de) * | 1976-05-20 | 1977-12-08 | Comp Generale Electricite | Heterojonctions-transistor |
EP0054655A2 (de) * | 1980-12-18 | 1982-06-30 | Siemens Aktiengesellschaft | Schottky-Diode und Verfahren zu deren Herstellung |
EP0054655A3 (de) * | 1980-12-18 | 1983-12-07 | Siemens Aktiengesellschaft | Schottky-Diode und Verfahren zu deren Herstellung |
Also Published As
Publication number | Publication date |
---|---|
GB1398808A (en) | 1975-06-25 |
DE2354523B2 (de) | 1980-02-14 |
IL43394A (en) | 1976-05-31 |
IL43394A0 (en) | 1974-01-14 |
DE2354523C3 (de) | 1981-10-22 |
US3897273A (en) | 1975-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2354523A1 (de) | Verfahren zur erzeugung von elektrisch isolierenden sperrbereichen in halbleitermaterial | |
DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2056220C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE112017000064T5 (de) | Halbleitervorrichtung | |
DE2455730B2 (de) | Feldeffekt-Transistor | |
DE2512373A1 (de) | Sperrschicht-oberflaechen-feldeffekt- transistor | |
DE2335799A1 (de) | Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas | |
DE2047777A1 (de) | Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung | |
DE2805442A1 (de) | Verfahren zum herstellen eines schottky-sperrschicht-halbleiterbauelementes | |
DE102018216855A1 (de) | Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung | |
DE2626738A1 (de) | Verfahren zur bildung versenkter dielektrischer isolationszonen bei monolithisch integrierten halbleiterschaltungen | |
EP0657941B1 (de) | Steuerbares Leistungshalbleiterbauelement mit Pufferzone und Verfahren zu dessen Herstellung | |
DE2262943A1 (de) | Verfahren zur verhinderung einer unerwuenschten inversion | |
DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE2133979B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE1924712A1 (de) | Duennschicht-Kondensator fuer monolithische Schaltungen | |
DE3230569A1 (de) | Verfahren zur herstellung eines vertikalkanaltransistors | |
DE2953394C2 (de) | ||
DE2734203A1 (de) | Hetero-uebergangslaser | |
DE2405935A1 (de) | Verfahren zur diffusion von fremdatomen in einen halbleiter | |
DE2141695B2 (de) | Verfahren zum herstellen eines monolithischen halbleiterbauelementes | |
DE2546673A1 (de) | Verfahren zur herstellung einer halbleiterstruktur | |
DE2641302A1 (de) | N-kanal mis-fet in esfi-technik | |
DE4204004A1 (de) | Verfahren zur herstellung einer halbleiterstruktur mit vertikalen und lateralen halbleiterbauelementen und nach dem verfahren hergestellte halbleiterstruktur | |
DE2627922A1 (de) | Halbleiterbauteil |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |