DE2355605B2 - Verfahren zum stabilisieren der schwellenspannung von silizium-gate- feldeffekttransistoren mit aus oxyd/ nitrid-isolierschichten zusammengesetzten gate-dielektrika - Google Patents

Verfahren zum stabilisieren der schwellenspannung von silizium-gate- feldeffekttransistoren mit aus oxyd/ nitrid-isolierschichten zusammengesetzten gate-dielektrika

Info

Publication number
DE2355605B2
DE2355605B2 DE19732355605 DE2355605A DE2355605B2 DE 2355605 B2 DE2355605 B2 DE 2355605B2 DE 19732355605 DE19732355605 DE 19732355605 DE 2355605 A DE2355605 A DE 2355605A DE 2355605 B2 DE2355605 B2 DE 2355605B2
Authority
DE
Germany
Prior art keywords
silicon
oxide
gate
field effect
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732355605
Other languages
English (en)
Other versions
DE2355605A1 (de
DE2355605C3 (de
Inventor
Conrad Albert Wappingers Falls; Dockerty Robert Charles Highland; Nagarajan Arunachala Wappingers Falls; N.Y. Barile (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2355605A1 publication Critical patent/DE2355605A1/de
Publication of DE2355605B2 publication Critical patent/DE2355605B2/de
Application granted granted Critical
Publication of DE2355605C3 publication Critical patent/DE2355605C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/113—Nitrides of boron or aluminum or gallium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Description

Die Erfindung betrifft ein Verfahren zum Stabilisieren der Schwellenspannung von Silizium-Gate-Feldeffekttransistoren mit aus Oxyd/Nitrid-Isolierschichten zusammengesetzten Gate-Dielektrika mittels einer Wärmebehandlung.
In den letzten Jahren gewannen Feldeffekttransistoren, deren Gate-Dielektrikum aus einer Doppelschicht aus Siliziumdioxyd und Siliziumnitrid besteht, an Bedeutung. Siliziumnitrid wird verwendet wegen seiner Spannungsfestigkeit und der Dielektrizitätskonstanten, seiner Maskierfähigkeit gegen Diffusionen und Oxydationen und seiner Widerstandsfähigkeit gegen das Eindringen positiv geladener Ionen. Diese sogenannten MNOS oder SNOS-IGFETs (Silicium-Nitride-Oxide-Silicium insulated-Gate-FETs) bzw. damit im strukturellen Aufbau ähnliche Bauelemente, wie z. B. Kondensatoren, zeigen jedoch Verschiebungen ihrer Schwellenspannung (Vr), wenn sie bei erhöhten Temperaturen mit einer Gatespannung beaufschlagt werden.
Die Prüfung integrierter Schaltungen durch Spannungs- und Temperaturbelastung ist allgemein üblich zur Bestimmung der langfristigen Leistungsfähigkeit und Zuverlässigkeit von Elementen. Dabei wurden in vielen Typen von FETs, in denen das Gate-Dielektrikum aus Siliziumnitrid- und Siliziumdioxyd-Schichten besteht, ^Verschiebungen beobachtet. In dem Artikel »Charge Transport in ... (MNOS) Struktures«, Journal of Applied Physics, Vol. 40, Nr. 8, July 1969, S. 3307ff., wird gezeigt, daß sich in diesen Elementen eine Ladung in der Nähe der Trennfläche zwischen Nitrid und Oxyd ansammelt. Es wird angenommen, daß diese Ladung sich bewegt, wenn eine Vorspannung an das Gati angelegt wird und dadurch große Veränderungen in de: Schwellenspannung in den fertigen Elementen hervor ruft Verunreinigungen durch Natriumionen tragei ebenfalls zur Ladungsansammlung an der Schnittstelh bei
Es ist bekannt, daß sich Oberflächenzustände in Dielektrikum durch Erwärmen in einem Schutzgas be erhöhter Temperatur entfernen lassen. Es lag somi
ίο nahe, das aus Nitrid und Oxyd zusammengesetzt! Dielektrikum in Stickstoff oder Wasserstoff be erhöhter Temperatur zu erwärmen und so di< Schwellenspannung der Nitrid/Oxyd-Dielektrika benut zenden Elemente zu stabilisieren. Dieses Verfahrei bringt jedoch nicht den gewünschten Erfolg.
Aus der DT-OS 18 09 817 ist bekannt, den Silizium körper eines Feldeffekt-Transistors mit einer teilweisi von Nitrid bedeckten Oxydhaut in trockener Sauerstoff atmosphäre bei einer Temperatur von 1000° C nachzu behandeln. Damit sollen Oxydüberzüge mit hinsichtlicr der Oxydladungen bzw. Oberflächenzustände unter schiedlichen Eigenschaften erreicht werden. Die von de Erfindung betroffenen Süizium-Gate-Keldeffekuransi stören sind dort nicht behandelt, örtlich unterschiedlich« Eigenschaften der Oxydschicht im kritischen Kanalbe reich sind bei diesen Elementen auch nicnt angestrebt.
Die Aufgabe der Erfindung besteht in der Verbesse rung der Stabilität von Feldeffekttransistoren, di< Silizium für das Gate und eine Doppelschicht au:
Siliziumdioxyd und Siliziumnitrid für das Gate-Dielek trikum verwenden.
Zur Lösung dieser Aufgabe sieht die Erfindung die in Patentanspruch 1 bezeichneten Maßnahmen vor Vorteilhafte Weiterbildungen der Erfindung sind in der Unteransprüchen gekennzeichnet. Durch das erfin dungsgemäß ausgestaltete Verfahren lassen sich somi auch bei Silizium-Gate-Feldeffekttransistoren mil au: Oxyd/Nitrid-Isolierschichten zusammengesetzter
Gate-Dielektrika hochstabile und reproduzierbare Schwellenspannungswerte erreicnen, was ein Häupter fordernis für die produktionsmäßige Herstellung sol eher Bauelemente ist.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnungen dargestellt und wird anschließend nähei beschrieben. Es zeigen
Fig. 1A bis 1D Schnittansichten eines Feldeffekttran sistors,
Fig. 2 schematisch einen Feldeffekttransistor untei Temperatur- und Spannungsbelastung,
Fig. 3 in einer Kurve die Veränderung der Schwel lenspannung von Feldeffekttransistoren, die erwärm wurden, gegenüber solchen, die nicht erwärmt wurden, F i g. 4 schematisch einen SNOS-Kondensator,
F i g. 5A und 5B in Kurven die Flachbandspannungs änderung, Δ Vfb in SNOS-Kondensatoren, die erwärm: wurden, gegenüber solchen, die nicht erwärmt wurden, F i g. 6A und 6B in Kurven Δ Vfb in SNOS-Kondensa toren, die in Sauerstoff bei verschiedenen Temperaturer behandelt wurden,
(.0 F i g. 7 und 8 Tabellen mit an erwärmten Elementer gemessenen Werten.
Die Elemente werden erwärmt, nachdem die Schichten aus Siliziumoxyd und Siliziumnitrid auf eir Siliziumsubstrat aufgebracht wurden und bevor da; Siliziumgate niedergeschlagen wird. Mit Ausnahme dei Wärmebehandlung werden die Elemente nach detv bekannten Verfahren mit selbstregistrierendem Gate hergestellt. Der Vollständigkeit halber soll aber die
Herstellung eines ganzen Elementes beschrieben werden.
Fig. IA zeigt ein Halbleitersubstrat 4 aus N-Silizium, das in der 100-Ebene kristallographischer Ausrichtung geschnitten ist und einen spezifischen Widerstand von etwa 2 Ohm - cm aufweist. In einer dicken Oxydschicht 6 ist ein Ausschnitt 5 über der Oberfläche des Substrates 4 ausgebildet Die Isolierschicht 6 besteht aus thermisch aufgewachsenem Siliziumdioxyd und hat eine Dicke von 8000bisl5 000A.
In Fig. IB ist eine Oxydschicht 8 gezeigt, die als Gateisolierung fungiert Die Schicht 8 ist etwa 300 Ä dick und aus Siliziumschicht 4 durch Erwärmung in trockenem Sauerstoff auf 97O0C gebildet Die Dicke dieser Schicht soll vorzugsweise zwischen 200 und 900 Ä betragen. Eine Nitridschicht 10 wird dann auf der Schicht 8 niedergeschlagen. Die Schicht 10 ist vorzugsweise 300 A dick und wird in einer Gasatmosphäre aus SiH4+ NH3 in einem Nj-Träger bei 8000C gebildet. Die Dicke der Schicht 10 sollte zwischen 100 und 350 Ä betragen.
An diesem Punkt im Verfahren wird die Sauerstoff-Wärmebehandlung durchgeführt, wie nach der Erfindung vorgesehen ist.
Die Wärmebehandlung bildet auf dem Nitrid eine sehr dünne Schicht 12 mit der chemischen Zusammensetzung SixOyN* die die Widerstandsfähigkeit der Siliziumnitridschicht 10 erhöht. Es wird angenommen. daß die Wärmebehandlung den Unterschied in der Leitfähigkeit zwischen der Nitridschicht 10 und aer Oxydschicht 12 reduziert und dadurch wiederum die Verschiebung der Schwellenspannung reduziert wird. Wie aus den nachfolgend gegebenen Daten jedoch hervorgeht, ist das Verhalten von VVsehr komplex, und es ist möglich, daß die Hypothese nur teilweise richtig ist.
F i g· IC zeigt das Halbleiterelement nach Ausbildung des polykristallinen Siliziumgates 16. Die Herstellung erfolgt vorzugsweise im sog. »selbstausrichtenden Verfahren«. Andere Herstellungsverfahren sind natürlieh auch möglich.
Das Gate 16 wird im allgemeinen durch Niederschlagen von SiH4 in einem Träger aus H2-GaS bei etwa 8000C gebildet. Ein Niederschlag in zwei Schritten ist vorteilhaft, um eine glatte Elektrode zu erbalten. Im ersten Schritt werden 500 Ä polykristallinen Siliziums durch Niederschlagen von SiH4 in einem N2-Träger bei 8000C gebildet. Anschließend weiden 6500Ä polykristallinen Siliziums durch Niederschlagen von SiH4 in einem N2-Träger bei 8000C gebildet. Das Gate 16 wird durch Dotierung mit einer P-leitenden Verunreinigung leitend gemacht. Zur Erzielung eines Dotierungsniveaus von etwa 1019 Atomen/ccm im Gate 16 wird im allgemeinen der BBr3-Diffusionsprozeß verwendet. Mit derselben Diffusion werden auch die Source- und Drain-Bereiche 18 und 19 in F i g. ID dotiert.
Fig. ID zeigt einen vollständigen Feldeffekttransistor. Eine dicke Oxydschicht 17 bedeckt das Gate 16. Die Oxydschicht 17 wird gebildet, indem zuerst das polykristalline Silizium in trockenem O2 bei 10500C zur Bildung einer 850 Ä dicken Schicht oxydiert wird. Anschließend wird zusätzliches SiO2 pyrolytisch niedergeschlagen und die insgesamt 6500 λ dicke Oxydschicht
17 gebildet. Die P-leitenden Source- und Drain-Bereiche
18 und 19 werden gemeinsam durch eine BBn-Diffusion als Bereiche mit einem spezifischen Flächenwiderstand von 15 Ohm pro Quadrat und einer Tiefe von etwa 1.25 um eebildet. Die Aluminiumelektroden 20 und 21 werden dann zur Bildung der Ohmschen Kontakte mit den Source- und Drain-Bereichen niedergeschlagen.
In dem oben beschriebenen Verfahren wird ein P-Kana!-FET hergestellt, der als Gate polykristallines Silizium verwendet das stark mit einer P-leitenden Verunreinigung dotiert ist. Es wurde festgestellt daß die Wärmebehandlung sehr wirksam die Schweller.spannung eines, solchen Transistors stabilisiert. Außerdem wurde die Wärmebehandlung mit guten Ergebnissen bei
ίο N-Kanalelementen sowohl mit P-dotierten als auch mit N-dotiertein polykristallinen Siliziumgates angewandt. Als Verunreinigung wird bei N-dotierten polykristallinen Siliziumgates im allgemeinen Phosphor verwendet. Somit läßt sich das vorliegende Verfahren im breiten Rahmen auf P-Kanal-, N-Kanal- und komplementäre Feldeffekttransistoren anwenden, die polykristallines Silizium als Gate und ein aus Siliziumdioxyd und Siliziumniirid zusammengesetztes Gate-Dielektrikum verwenden.
;o F i g. 2 zeigt schematisch einen FET unter Belastung.
In der Prüfschaltung betrug die Spannung am Gate des Elementes ±14 Volt bei Umgebungstemperaturen von 150 bis 200 C. Source. Drain und das Substrat des FET sind geerdet. Source und Drain können aber auch offen gelassen werden
Die durchschnittliche Schwellenspannungsverschiebung. Δ Vy, in FETs wird bestimmt durch Messung von VV für eine Anzahl von fertigen Einheiten auf einem Halbleiterplättchen, Vorspannen und Erhitzen derselben gemäß obiger Beschreibung und erneute Messung von Win diesen Elementen, worauf Δ Werrechnet wird. Es wurde festgestellt, daß das Erwärmen oder Erhitzen unter Sauerstoff für eine halbe oder ganze Stunde bei 1050°C die beste Stabilität von VV erzeugt. Das Erwärmen erfolgt nach dem Niederschlagen der Nitridschicht 10 in F i g. 1B und vor dem Niederschlagen des polykristallinen Gates. Fig. 3 zeigt in einer Kurve die Schwellenspannung als Funktion der Belastungszeit für eine Anzahl von Probeexemplaren. Man erkennt den wesentlichen Einfluß, den das Erwärmen auf die Elemente hat.
Jeder Punkt in der unteren Kurve stellt die durchschnittliche Schwellenspannung VV für die Elemente nach Belastung für eine gegebene Zeit dar. Die Schwellenspannung für Elemente, die mehr als 500 Stunden belastet wurden, ist praktisch dieselbe wie die für die Elemente vor ihrer Belastung, und die größte Verschiebung ist kleiner als 500 mV. Für nichterwärmte Elemente nimmt die Schwellenspannung jedoch als Funktion der Belastungszeit stark zu; db Verschiebung nach 500 Eielastungsstunden liegt über 1000 mV.
Die Tabelle in Fig. 7 zeigt den Einfluß der Sauerstoffwärmebehandlung bei verschiedenen Temperaturen auf die Veränderung der Schwellenspannung
S5 Δ Yt für PKanaltransistoren, die nach dem in Fig. IA bis ID gezeigten Verfahren hergestellt sind.
Jedes Plättchen, gekennzeichnet durch Losnummer und Plättchenzahl innerhalb des Loses, z. B. 30-3, enthielt eine Anzahl von Transistoren, die bei einer
ho bestimmten Temperatur wahrend einer bestimmten Zeit in Sauerstoff erwärmt wurden. Anschließend wurde eine Gate-Belastungsspannung, Vm:i..\sr. von +14VoIt für bestimmte Transistoren und — 14VoIt für andere Transistoren während entweder einer Stunde oder 16 Stunden, bei einer Umgebungstemperatur von 165C angelegt.
So wurden z.B. die auf dem Plättchen Nr. 30-5 hergestellten Transistoren 0,5 Stunden lag bei 1050°C
unter Sauerstoff erwärmt. Nach Beendigung der Fabrikation wurden einige Transistoren 16 Stunden lang bei 165°C einer Spannungsbelastung von +14 Volt und andere Transistoren auf demselben Plättchen unter denselben Bedingungen einer Belastung von -14 Volt ausgesetzt. Für die mit der positiven Spannung beaufschlagten Transistoren ergab sich eine durch schnittliche Änderung der Schwellenspannung AVT, gemessen vor und nach der Belastung von insgesamt 39 mV. Für die mit einer negativen Spannung beauf- ι ο schlagten Transistoren ergab sich eine durchschnittliche Änderung von 13 mV.
Die Daten in der F i g. 7 zeigen, daß Δ VV für eine positive Belastungsspannung wesentlich größer ist als für eine negative, und zwar über dem gesamten Temperaturbereich der Wärmebehandlung. Die Daten zeigen auch, daß Temperaturen zwischen 970 und 12000C eine gute durchschnittliche Stabilität für positive und negative Belastungsspannungen ergeben. Nimmt man an, daß die W-Verschiebung für alle Belastungsbedingungen unter 15OmV liegen soll, dann ist der Bereich zwischen 970 und 1200° C akzeptabel, wobei der Bereich zwischen 1050 und 1200°C für kleine P-Kanal-FETs mit Abmessungen von 10 χ 50 μηι bevorzugt wird. Wenn man vorhersagen könnte, daß die FETs im Betrieb nur durch negative Spannungen belastet werden, würde auch eine Temperatur zwischen 800 und 900°C genügen. Eine solche Vorhersage ist jedoch im allgemeinen nicht möglich, und daher ist dieser Bereich ungenügend.
Die Herstellungsverfahren für IGFETs eignen sich für die Herstellung großer Kondensatoren mit dielektrischen und Metallschichten, die ähnlich hergestellt werden wie die kleinen aktiven Elemente. Es gibt viele Gründe, die Stabilität großer Kondensatoren, die im allgemeinen eine Fläche von 250 χ 250 μηι haben, zu untersuchen. Einmal ist das größere Element leichter mit einer bestimmten Toleranz herzustellen. Zum anderen lassen sich Parameter für das Element wegen der leichteren Kontaktierung durch verschiedene Prüfgeräte, wie z. B. elektrische Prüfspitzen, leichter messen. Zum dritten erstrebt die moderne Schaltungstechnik die Integration von Leistungstreibern und Abfrageverstärkung auf demselben Chip mit den kleineren FET-Elementen. Die hier beschriebenen kleinen FET-EIemente können z. B. die Elemente einer Großspeicheranordnung bilden. Zu dieser Anordnung gehören Eingabetreiber und Ausgabe-Abfrageverstärker sowie die verschiedenen Lese-Schreib-Schaltungen, die auf demselben Chip hergestellt und wesentlich größer sind als die Elemente der Speicheranordnung. Ein Kondensator mit einer Fläche von 250 χ 250 μπι würde ζ. B. ungefähr in der Größe einem Leistungstreiber für eine Speicheranordnung entsprechen. Die Auswirkungen der Wärmebehandlung auf große Kon densatoren müssen daher untersucht werden.
Mit dem in Fig.4 gezeigten SNOS-Kondensator wurde die Stabilität der aus Nitrid und Oxyd zusammengesetzten Gate-Struktur genauer bestimmt. Der Kondensator umfaßt ein Halbleitersubstrat 22, eine Siliziumdioxydschicht 24, eine Stliziumnitridschicht 26. dotierte polykristalline Siliziumelektroden 28 und 29 und einen Aluminiumkontakt 30. Die Ähnlichkeit zwischen den Strukturen der F i g. 4 und der F i g. IC ist offensichtlich. Wenn die Kondensatoren vor dem Niederschlag der polykristallinen Siliziumelektroden erwärmt werden, wird eine sehr dünne Schicht 27 aus Si,OvN, auf der Siliziumnitridschicht 26 ausgebildet Um P-Kanalelemente zu simulieren, ist der Kondensator aui einem N-leitenden Substrat aufgebaut, welches einer spezifischen Widerstand von 2 Ohm · cm und polykri stalüne Siliziumelektroden aufweist, die mit Bor irr BBr3-Diffusionsverfahren dotiert sind. Die Dicken der Oxydschicht 24 und der Nitridschicht 26 liegen im selber Bereich wie bei dem oben besprochenen P-Kanaltransistor, d. h., das Oxyd liegt in der Dicke zwischen 200 unc 900 Ä und das Nitrid zwischen 100 und 350 A.
Die Flachbandspannungsverschiebung, AVFB, wurde als Funktion der Belastungsspannung, der Temperatui und der Dauer für Elemente gemessen, die in Sauerstofl nach dem Niederschlag der Siliziumnitridschicht 26 erwärmt wurden, und für Elemente, die nicht se behandelt wurden. Die Flachbandspannungsverschie bung bei SNOS-Kondensatoren ist bekanntlich ein MaC für dieselben dielektrischen Parameter wie die Schwellenspannungsverschicbung bei SNOS-FETs.
Aus den Fig. 5A und 5B geht hervor, daß die Flachspannungsverschiebung Δ VFB wesentlich herabgesetzt wird in Elementen, die in Sauerstoff bei 1050°C eine Stunde lang erwärmt wurden, gegenüber solcher Elementen, die nicht behandelt wurden. Das gilt füi Elemente, die durch ein negatives Feld Eo.\ vor 2 χ 106 Volt pro cm bei 200°C, und für Elemente, die ir einem positiven Feld derselben Größe und bei derselber Temperatur belastet werden. Mit zunehmender BeIa stungszeit wird auch der Unterschied zwischen erwärm ten und nichterwärmten Elementen deutlicher. Wie be den kleinen FETs wird die Belastungsspannung an die Silizium-Elektrode 28 oder 29 am Kondensator angelegi und das Substrat geerdet. Die Belastungsspannung VbELAST wird so eingestellt, daß ein Feld über dem Dielektrikum von 2 χ 105 Volt pro cm erzeugt wird. Aus der Gleichung (1) kann man die Belastungsspannung errechnen:
l'
Q BU.AST = E0x - f = !SS. .
ox " Ό ■
worin
In der Gleichung sind Kai und Kn die dielektrischen Konstanten des Oxyds bzw. des Nitrids: Eo = 8,85xlO-'4F/cm, Cmat die bei Vorspannung der Probe im Akkumulationsbereich gemessene Kapazität und A4, die Fläche der Elektrode.
Wichtig im Zusammenhang mit der Stabilität der Kondensatoren ist die Tatsache, daß das Erwärmen in Sauerstoff bei 12000C nicht so wirksam ist wie bei 1050 oder HOO0C. Dieser Unterschied geht deutlich aus den Kurven m den F i g. 6A und 6B hervor. Für positive und negative Belastungen ist die Flachbandspannungsverschiebung für bei 12000C behandelte Kondensatoren wesentlich größer als für bei 10500C erwärmte Kondensatoren, insbesondere für positive Belastungsspannungen. Für negative Belastungsspannungen wird mit zunehmender Belastungszeit die Differenz auch noch größer.
Obwohl die Kurven in Fig. 5 und 6 für dieselben Variablen erstellt sind, Δ Vra gegen Belastungszeit ist eine direkte Korrelation zwischen den beiden Kurven nicht möglich, weil die Messungen auf verschiedenen Plattchendurchläufen vorgenommen wurden. Somit kann das Sauerstofferwärmen bei 10500C in den Fig.5A und 5B nicht direkt in Beziehung «setzt
werden zu dem Sauerstofferwärmen bei 10500C während einer Stunde in den F i g. 6A und 6B. Insgesamt sollen beide Kurven jedoch zeigen, daß eine Wärmebehandlung unter Sauerstoffeinfluß bei 10500C bei Kondensatoren eine wesentliche Verbesserung der Flachbandspannungsverschiebung gegenüber Elementen darstellt, die gar nicht oder bei 1200° C erwärmt sind. Die Tabelle in Fig.8 zeigt den Einfluß des Sauerstofferwärmens auf die Vre-Stabilität von SNOS-Kondensatoren. Die Kondensatoren der Tabelle in F i g. 8 wurden auf denselben Plättchen erzeugt wie die in F i g. 7 angeführten Elemente. Die F i g. 8 ist somit mit den Werten der F i g. 7 gleichzusetzen, ausgenommen die Messung von Vfb anstelle von Vt. Ein Erwärmen bei 12000C für eine halbe Stunde ist offensichtlich eher schädlich als nützlich. Das Erwärmen auf 1050 und U50=C ist vorteilhaft für positive Belastungsspannungen. In jedem Fall ist eine Wärmebehandlung zwischen 970 und 1050°C vorteilhaft, und das Erwärmen bei 1050°C für eine Stunde bietet ausgezeichnete Ergebnisse. Das Erwärmen bei Temperaturen außerhalb dieses relativ engen Bereiches ist zu vermeiden.
Die oben zitierten Ergebnisse sind auf P-Kanalelemente, d. h. auf Elemente beschränkt, in denen die Gates mit P-leitendem Material dotiert sind. Die Anwendung der Erfindung ist darauf jedoch nicht beschränkt. Ein N-Kanal-FET mit denselben Abmessungen wie der P-Kanal-FET, der in Fig. ID gezeigt ist. wurde eine Stunde lang auf 10500C in trockenem Sauerstoff erwärmt. Die Messungen zeigten eine geringere Abweichung der Schwellenspannung als bei nichtbehandelten N-Kanalelementen.
Insgesamt wurde die Stabilität der Schwellenspannung bei kleinen und großen FETs mit Siliziumgate dadurch stark verbessert, daß man das Siliziumnitrid im vorgeschriebenen Temperaturbereich unter Sauerstoffeinfluß erhitzt. Die Wärmebehandlung verändert die Größe der Schwellenspannung um durchschnittlich 75 bis 150 mV, andere Parameter des Elementes werden dadurch jedoch nicht wesentlich beeinflußt.
Hierzu .1 Blatt Zeichnungen
109 507/244

Claims (7)

Patentansprüche:
1. Verfahren zum Stabilisieren der Schwellenspannung von Silizium-Gate-Feldeffekttransistoren mit aus Oxyd/Nitrid-Isolierschichten zusammengesetzten Gate-Dielektrika mittels einer Wärmebehandlung, dadurch gekennzeichnet, daß nach dem Aufbringen der Schichten aus Siliziumoxyd und Siliziumnitrid auf ein Siliziumsubstrat und vor dem Ausbilden des Silizium-Gates auf der Süraumnitridschicht in trockener Sauerstoffatmosphäre bei einer Temperatur von 970 bis 11500C erwärmt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei einer Temperatur von 10500C erwärmt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Erwärmung während höchstens einer Stunde vorgenommen wird.
4. Anwendung des Verfahrens nach einem der Ansprüche 1 bis 3 bei einem P-Kanal-Feldeffekttransistor mit P-dotiertem Silizium-Gate.
5. Anwendung des Verfahrens nach einem der Ansprüche 1 bis 3 bei einem Feldeffekttransistor, der eine 300—350 λ dicke Nitridschicht und eine 200—900 A dicke Oxydschicht aufweist.
6. Anwendung des Verfahrens nach einem der Ansprüche 1 bis 3 bei einem Feldeffekttransistor, bei dem sowohl die Nitridschicht als auch die Oxydschicht je 300 Ä dick ist.
7. Anwendung des Verfahrens nach einem der Ansprüche 1 bis 3 bei SNOS (silicon-nitride-oxidesemiconductor)-Kondensatoren.
DE19732355605 1972-11-21 1973-11-07 Verfahren zum Stabilisieren der Schwellenspannung von Silizium-Gate-Feldeffekttransistoren mit aus Oxyd/ Nitrid-Isolierschichten zusammengesetzten Gate-Dielektrika Expired DE2355605C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US30860872A 1972-11-21 1972-11-21
US30860872 1972-11-21

Publications (3)

Publication Number Publication Date
DE2355605A1 DE2355605A1 (de) 1974-06-12
DE2355605B2 true DE2355605B2 (de) 1977-02-17
DE2355605C3 DE2355605C3 (de) 1977-10-06

Family

ID=

Also Published As

Publication number Publication date
FR2207359B1 (de) 1977-08-12
US3793090A (en) 1974-02-19
CH555597A (de) 1974-10-31
JPS4984180A (de) 1974-08-13
DE2355605A1 (de) 1974-06-12
BE805959A (fr) 1974-02-01
SE384761B (sv) 1976-05-17
IT998626B (it) 1976-02-20
FR2207359A1 (de) 1974-06-14
JPS5422279B2 (de) 1979-08-06
CA996279A (en) 1976-08-31
GB1396673A (en) 1975-06-04

Similar Documents

Publication Publication Date Title
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1696625B2 (de) Verfahren zum Erzeugen einer Nitridschutzschicht auf einem Halbleiterkörper
DE2527621C3 (de) Feldeffekt-Halbleiterbauelement
EP0129045B1 (de) Verfahren zum Herstellen eines integrierten Isolierschicht-Feldeffekttransistors mit zur Gateelektrode selbstausgerichteten Kontakten
DE10246306A1 (de) Verfahren zum Ausbilden eines schwach leckenden chipintegrierten Kondensators
DE1514038A1 (de) Verfahren zur Herstellung eines Feldeffekt-Transistors mit isolierter Steuerelektrode
DE1564151C3 (de) Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren
DE10211898A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE3024295A1 (de) Ionenmessfuehler und verfahren zu dessen herstellung
DE3915594C2 (de) Kondensator, insbesondere für integrierte Halbleiterschaltungen
DE2460682A1 (de) Halbleitervorrichtung
DE10111722A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2355605B2 (de) Verfahren zum stabilisieren der schwellenspannung von silizium-gate- feldeffekttransistoren mit aus oxyd/ nitrid-isolierschichten zusammengesetzten gate-dielektrika
DE2063726A1 (de) Verfahren zum Herstellen eines MNOS-Speicherelements
DE2316208B2 (de) Verfahren zur herstellung einer integrierten mos-schaltung
DE2355605C3 (de) Verfahren zum Stabilisieren der Schwellenspannung von Silizium-Gate-Feldeffekttransistoren mit aus Oxyd/ Nitrid-Isolierschichten zusammengesetzten Gate-Dielektrika
US3643137A (en) Semiconductor devices
DE4320089B4 (de) Verfahren zum Herstellen eines Kondensators einer Halbleiterspeicherzelle
DE2017172C3 (de) Halbleiteranordnung, die eine Passivierungsschicht an der Halbleiteroberfläche aufweist
DE2522448A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE1489052B1 (de) Verfahren zum behandeln von halbleiterbauelementen
DE1927645A1 (de) Verfahren zur Herstellung eines Halbleiterelements
DE20023985U1 (de) Barrierenschichten für ferroelektrische Speichervorrichtungen
DE1950780A1 (de) Halbleitervorrichtung mit durch darauf erzeugte Passivierungsfilme gesteuerten Oberflaechenladungen und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee