DE2364212C3 - Schaltungsanordnung zur Codierung von Binärziffern - Google Patents
Schaltungsanordnung zur Codierung von BinärziffernInfo
- Publication number
- DE2364212C3 DE2364212C3 DE2364212A DE2364212A DE2364212C3 DE 2364212 C3 DE2364212 C3 DE 2364212C3 DE 2364212 A DE2364212 A DE 2364212A DE 2364212 A DE2364212 A DE 2364212A DE 2364212 C3 DE2364212 C3 DE 2364212C3
- Authority
- DE
- Germany
- Prior art keywords
- data
- digits
- digit
- state
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
Description
do
b\ + ao a~\ b-\
30
aufgebaut ist
11. Schaltungsanordnung nach Anspruch 10 zur
Decodierung der Ziffernpaare 10, 01, und 00, in die die Datenziffern zur Vermeidung von Ziffernpaarfolgen,
die die Ladung über drei Einheiten erhöhen, codiert wurden, entsprechend einer Beziehung
zwischen dem Ziffernpaar und der Datenziffer, die ein erste und zweite Paritätsfunktion einschließt,
dadurch gekennzeichnet, daß das Schieberegister die Ziffernpaare für die zu decodierende Datenziffer
(do) die vorhergehende Datenziffer (d-\) und die nachfolgende Datenziffer (d\) aufnimmt.
12. Schaltungsanordnung nach den Ansprüchen 10
und 11, dadurch gekennzeichnet, daß an die Schieberegisterstufen UND-Glieder (105, 106,
Fig. 11) angeschlossen sind, die beim Feststellen von vier aufeinanderfolgenden Null-Ziffern oder
zwei aufeinanderfolgenden Eins-Ziffern ein Fehlersignal
erzeugen.
13. Schaltungsanordnung nach den Ansprüchen 10 bis 12, dadurch gekennzeichnet, daß an den Ausgang
der Decodierschaltung ein Flipflop (69) angeschlossen ist zur Bildung einer Paritätsfunktion der Parität
der decodierten Null-Ziffern, dessen Ausgang mit einem UND-Glied (107) verbunden ist das ein
Fehlersignal liefert bei der Koinzidenz eines vorgegebenen Wertes der Paritätsfunktion, des zu
decodierenden Ziffernpaares 10 und des als nächsten zu decodierenden Ziffernpaares 00.
14. Schaltungsanordnung nach den Ansprüchen 10
bis 13, dadurch gekennzeichnet daß an den Ausgang der Decodierschaltung ein weiteres Flipflop (71)
angeschlossen ist zur Bildung der Paritätsfunktion der Parität der auf eine Null-Datenziffer folgenden
Eins-Datenziffer, dessen Ausgang mit einem UND-Glied (108) verbunden ist, das ein Fehlersignal liefert
bei der Koinzidenz des Ziffernpaares 00 für die nächste zu decodierende Datenziffer und vorgege-In
booleschen Schaltungen ist es üblich, eine binäre 1 durch einen vorgegebenen positiven Spannungspegel
und eine 0 durch einen Null-Spannungspegel wiederzugeben. Für diejenigen Datenübertragungs- oder Aufzeichnungsoperationen,
auf die sich die vorliegende Erfindung bezieht sind Codierschaltungen vorgesehen,
die diese einfache Darstellung verändern. So wird eine 1 z. B. in einer NRZI-Codieranordnung durch einen
Übergang zwischen zwei Signalpegeln und eine 0 durch das Fehlen eines solchen Oberganges dargestellt
Der Erfindung liegt die Aufgabe zugrunde, eine verbesserte Schaltungsanordnung für das Codieren von
binären Datenziffern in einen NRZl-Kurvenverlauf
anzugeben, die das Erzielen einer erhöhten Aufzeichnungs- oder ÜbertragungEdichte gestattet durch Festlegen
einer oberen Frequenzgrenze des die Daten darstellenden Kurvenverlaufs, die außerdem geeignete
Taktsignale liefert, und die auch die beim Übertragen des Kuvenverlaufs über kapazitive Kopplungsschalturigen
auftretende Ladungsakkumulation auf einen niedrigen Wert von höchstens ±3 Ladungseinheiten begrenzt.
Eine Ladungseinheit ist dabei die Hälfte der Ladung, die während eines Zifernintervalls durch ein^n
unveränderten Kurvenverlauf akumuliert wird. Alle Datenverarbeitungsgeräte haben eine obere Frequenzgrenze
und die Anzahl von Übergängen, die zur Darstellung eines Datenbit notwendig ist, ist eine
Grenze für die Datendichte.
Boolesche Schaltungen haben im allgemeinen Taktsignale, die eine Folge von Ziffernzeiten identifizieren
und dadurch Ziffern unterscheiden, die durch einen unveränderten Spannungspegel dargestellt werden.
Eine über drei Ziffernzeitintervalle sich erstreckende, positive Spannung würde z. B. als drei Ziffern 111, und
nicht als eine Ziffer erkannt. Für bestimmte Anwendungen bei der Datenaufzeichnung und -übertragung liefert
der Spannungsverlauf selbst Taktsignale. Bei dem NRZI-Kurvenverlauf einer Folge von 1 Ziffern finden
sich 1. B. in regelmäßigem Abstand Übergänge im Kurvenverlauf, die die Ziffernzeiten definieren und
diese Übergänge können zur Synchronisation eines Taktgebers des Datendecodierers benutzt werden.
Wenn die Daten eine Mischung aus Einsen und Nullen enthalten, kann der Taktgeber synchronisiert werden,
wenn im Datenmuster eine 1 auftritt und kann während der Null-Ziffernzeiten in näherungsweiser Synchronisation
mit dem Spannungsverlauf freilaufen. Bei einer längeren Folge von Nullen kann der Taktgeber jedoch
die Synchronisation mit den Daten verlieren, so daß der Spannungsverlauf nicht decodiert werden kann.
Der beschriebene, einer booleschen Schaltung zugeführte Spannungsverlauf enthält eine Gleichspannungskomponente, die zwischen Nullspannung und der
Spannung, die eine logische Eins darstellt, variiert. Bei der Übertragung solcher Kurvenverläufe über kapazitive
oder induktive Kopplungsschaltungen oder durch das Magnetfeld eines magnetischen Aufzeichnungsgerätes
bestehen untere Frequenzgrenzen. Wenn z. B. eine Reihe von positiven Impulsen durch eine kapazitive
Kopplungsschaltung übertragen wird, akkumuliert sich die Ladung auf dem Kondensator mit der Gleichspannungskomponente
des Spannungsverlaufs, und die
Ausgangsimpulse fallen schrittweise ab. In dieser Beschreibung bezeichnet der Ausdruck »Ladung«
sowohl das Aufladen eines Kondensators auf diese Weise oder die analoge Zunahme der Spannung oder
des Stromes in einer induktiven Schaltung.
Die genannte Aufgabe der Erfindung wird gelöst durch eine Schaltungsanordnung zur Codierung von
binären Datenziffern in einem Kurvenverlauf, der für jedes Datenziffernintervall ein erstes und zweites
Teilintervall aufweist, und zur Decodierung der codierten Ziffempaarfolge, die dadurch gekennzeichnet
ist, daß der Codierteil der Anordnung enthält
a) ein Schieberegister zur Aufnahme einer zu codierenden Ziffernfolge,
b) an vorgegebene Schieberegisterstufen angeschlossene boolesche Schaltung zur Bildung einer ersten
Paritätsfunktion P(A) und ihres Komplementes P (A) aus einer zu codierenden Datenziffer und
nachfolgenden Datenziffern,
c) ein Speicherglied zur Bildung einer zweiten Paritätsfunktion P(B) und ihres Komplements
P(B) aus der zu codierenden Datenziffer und vorher codierten Datenziffern, und
d) eine entsprechend den booleschen Gleichungen
ao =
fto =
fto =
Z\ Λ-
^ P(A) P(B) +
P(B)+ b-{\
aufgebaute Codiervorrichtung, die die zu codierende Datenziffer in eine Ziffernpaar codiert derart,
daß entweder im ersten oder zweiten Teilintervall ein Obergangsvorgang auftritt oder in beiden
Teilinteryallen fehlt und daß sowohl das Codieren zweier Übergänge in beiden Teilintervallen eines
Datenziffernintervalls als auch das Codieren eines Überganges im ersten Teilintervall verhindert wird,
wenn im vorhergehenden zweiten Teilintervall ein Übergangsvorgang codiert wurde
Nach dem Erfindungsgedanken wird jede Datenstelle als ein Paar binärer Ziffern codiert und dieses binäre
Zahlenpaar in einen NRZl-Kurvenverlauf umgewandelt
Die Datenzahlen 1 und 0 werden als Zahlenpaare 01, 10 und 00 codiert. Um die für den Kurvenverlauf
erforderliche Frequenz zu begrenzen, wird das Zahlenpaar 11 nicht benutzt und dem Zahlenpaar 01 folgt
niemals das Zahienpaar 10. Um die niedrigste Frequenz des Kurvenverlaufs für eine ausreichende Taktierung zu
begrenzen, folgt den Ziffern 00 niemals ein zweites Paar
00 und den beiden aufeinanderfolgenden Paaren 10, 00 folgt niemals ein Paar 01. Somit treten niemals vier
Nufien hintereinander in dem codierten Kurvenverlauf
auf und ein Übergang, der eine Taktierung erlaubt, ist in mindestens einer von je zwei benachbarten Ziffernperioden
enthalten. Die Codierschaltungen erzielen somit die oberen und unteren Frequenzbeschränkungen, die
oben als Aufgabe der Erfindung beschrieben wurden.
Zur Einhaltung der vorher erwähnten Frequenzbegrenzungen,
werden einige Ziffernpaare des Kurvenverlaufs zur Darstellung sowohl von 1-Datenziffern als
auch von O-Datenziffern benutzt. Die Auswahl eines
bestimmten Ziffernpaares zur Darstellung einer Datenziffer hängt von der Datenziffer, der vorhergehenden
Datenziffer und dem vorhergehenden Ziffernpaar des Kurvenverlzufs ab. Um die oben beschriebene Ladungsbeschränkung zu erreichen, wird die Auswahl des
Zifferpaares weiter vom vorhandenen Ladungszustand und der Reihenfolge der anschließend zu codierenden
Datenziffem abhängig gemacht Diese Auswahl wird so getroffen, daß eine Folge von Datenziffem nicht mehr
als drei Ladungseinheiten erzeugt.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden anschließend
näher beschrieben. Es zeigt
F i g. 1 eine Folge von Datenziffem und verschiedene
Kurvenverläufe, die den Codierer und Decodierer illustrieren,
Fig.2 in einem Blockschaltbild den Codierer mit unbegrenzter Speicherkapazität,
Fig.2 in einem Blockschaltbild den Codierer mit unbegrenzter Speicherkapazität,
F i g. 3 in einem Blockschaltbild einen Decodierer zur Decodierung des durch die in F i g. 2 gezeigte Schaltung
codierten Kurvenverlaufs,
F i g. 4 in einem Blockschaltbild Modifikationen der in Fig.2 gezeigten Schaltung für einen Codierer mit begrenzter Speicherkapazität,
F i g. 4 in einem Blockschaltbild Modifikationen der in Fig.2 gezeigten Schaltung für einen Codierer mit begrenzter Speicherkapazität,
F i g. 5 in einer Tabelle den Ladungszustand für verschiedene Folgen codierter Ziffernpaare eines
Kurvenverlaufs,
F i g. 6 in einer Tabelle Übergänge von einem der in der Tabelle der F i g. 5 dargestellten Zustände in einen
anderen,
F i g. 7 die Tabelle der F i g. 6 mit Ladungszuständen und Zuständen der Ziffern des Kurvenverlaufs dargestellt
in Kreisen, und die Ziffernpaare des Daten-Kurvenverlaufs dargestellt als von einem Zustand zum
anderen führende Wege,
Fig.8 Datenziffernfolgen in einer Form, die stark
dem in F i g. 7 gezeigten Ladungszustandsdiagramm ähnelt,
Fig.9 eine Modifikation des Ladungszustandsdiagramms
der F i g. 7, die dem Datenzustandsdiagramm der F i g. 8 isomorph ist
F i g. 11 als Blockschaltbild eines Fehlerkorrekturschaltung,
die zusammen mit dem in F i g. 3 dargestellten Decodierer von Nutzen ist
Der Codierer nach F i g. 2 empfängt binäre Daten an einem Eingang 30 in Form elektrischer Impulse, die durch den mit »Daten« beschrifteten Impuiszug in F i g. 1 dargestellt sind. Eine Datenziffer ist mit »d« und Indexzahl bezeichnet Die Ziffer cfc ist die codierte oder decodierte Ziffer d\ die nächste zu codierende oder zu decodierende Ziffer und die Ziffer d-\ die letzte Ziffer, die codiert oder decodiert wurde. Die F i g. 1 stellt somit von rechts nach links eine Folge von Ziffern t/_i, do, d\ und di dar. Die Datenziffern, die mit S0, bn bezeichnet sind. Die Schaltung der F i g. 2 arbeitet nach der in der
Der Codierer nach F i g. 2 empfängt binäre Daten an einem Eingang 30 in Form elektrischer Impulse, die durch den mit »Daten« beschrifteten Impuiszug in F i g. 1 dargestellt sind. Eine Datenziffer ist mit »d« und Indexzahl bezeichnet Die Ziffer cfc ist die codierte oder decodierte Ziffer d\ die nächste zu codierende oder zu decodierende Ziffer und die Ziffer d-\ die letzte Ziffer, die codiert oder decodiert wurde. Die F i g. 1 stellt somit von rechts nach links eine Folge von Ziffern t/_i, do, d\ und di dar. Die Datenziffern, die mit S0, bn bezeichnet sind. Die Schaltung der F i g. 2 arbeitet nach der in der
so Zeichnung dargestellten booleschen Funktion und erzeugt die Ziffern Sn, £& sin Ausgang 3Ϊ. Konventionelle
NRZI-Schaltungen 32 erzeugen für jede 1 am Ausgang 31 einen Übergang in dem Signal zur Bildung des in
F i g. 1 mit »Kurvenverlauf« bezeichneten Signals. Von den NRZI-Schaltungen 32 wird der Kurvenverlauf
einem Empfangsmedium 33 zugeführt wie einer Übertragungsleitung oder einem Magnetband. Die
Schaltung der Fig.2 enthält einen Taktgeber 35, der
entsprechende Verschiebesignale auf einer Leitung 36
bo erzeugt, um Datenziffernintervalle in der Codierschaltung
zu definieren. Diese Intervalle sind in F i g. 1 durch Spaltenlinien und durch sequentielle Spaltenzahlen in
der mit »Zeit« bezeichneten Zeile dargestellt Der Taktgeber 35 erzeugt auch ein Signal, welches die erste
f>5 und zweite Hälfte eines Datenziffernintervalls definiert,
die entsprechend mit faund tb bezeichnet sind. Die erste
Hälfte des Ziffemintervalls entspricht der Kurvenverlaufsziffer ao und die zweite Hälfte der Kurvenverlaufs-
ziffer bo.
Durch die Bezeichnung einer entsprechenden Datenzahl identifizierte Verriegelungsschaltungen sind so
verbunden, daß sie ein Schieberegister bilden. Die in F i g. 2 dargestellten fünf Stufen bilden ein Register von
unendlicher Länge, was durch Unterbrechung der Leitungen zwischen der ersten oder werthöchsten
Verriegelungsschaltung d„ und der nächsten Verriegelungsschaltung
di dargestellt ist. Ein Schieberegister mit einer beschränkten Anzahl von Stufen kann als
unendlich lang betrachtet werden, wenn die Daten aller Wahrscheinlichkeit nach nicht eine Folge von Eins-Ziffern
enthalten, die lang genug ist, um das Register zu füllen. Ein Codierer mit einigen hundert Registerstufen
kann z. B. in dem Sinne als unbegrenzt betrachtet werden, daß Fehler nicht zu oft durch die begrenzte
Speicherkapazität eingeführt werden. Die Daten am Eingang 30 können auch vorher in Blöcke (z. B. eine
Paritätsprüfung) codiert werden, um die Länge einer Folge von Eins-Ziffern zu begrenzen. Die äußerste
rechte oder wertniederste Registerposition in der Zeichnung ist mit d- \ bezeichnet und jede werthöhere
Registerposition enthält die nächste Zahl des Datenmusters.
Eine Triggerschaltung 37 ist so angeschlossen, daß sie auf das komplementäre Ausgangssignal der Verriegelungsschaltung
da anspricht und die Parität der Null-Ziffern im Datenmuster vom Anfang einer
Codieroperation an bildet Diese Verriegelungsschaltung erzeugt das mit P(B) bezeichnete Signal (für
»Rückwärtsparität«) und sein Komplement F i g. 1 zeigt diese Funktion für das Datenmuster des Beispieles.
Gemäß späterer Erklärung macht die Funktion P (B) die Ausgangssignale ao, bo auf der Leitung 31 teilweise von
dem vorhergehenden Datenmuster abhängig.
Eine Paritätsfunktion P(A) (für »Vorwärtsparität«) ist die Parität der Einer-Ziffern im Datenmuster,
beginnend mit der Stufe db und endend mit der ersten werthöheren Stufe, die eine 0 enthält Somit zeigen die
Muster 10, 1110 und 111110 an den Ausgängen der
UN D-Glieder 38,39 und 40 drei solche Muster und diese UND-Glieder sowie die Verknüpfungsglieder 41 und 42
bilden zusammen- die Funktion P(A) und ihr Komplement Die Kurvenverläufte der F i g. 1 zeigen andere
derartige Muster. Die Schaltung nach Fig.2 ist vereinfacht durch Elimination der Muster do, d\ = 1,0,
für die die Funktion P(A) = 1 nicht benutzt wird in der Schaltung und durch Vereinfachung der Eingangssignale
durch konventionelle Reduzierung. Die durch die Verknüpfungsglieder 38, 39 und 40 dargestellte
Schaltungsfolge wird so erweitert, daß sie die Registerstufe für die Ziffer d„ in der Funktion P(A)
umfaßt
Die Verknüpfungsglieder 45, 46 und 47 empfangen verschiedene Eingangssignale und erzeugen das Signal
bo auf einer Leitung 48. Dieses Signal wird auch an eine Verriegelungsschaltung 49 angelegt, die es während
eines Ziffernintervalls speichert und dadurch das Ausgangssignal b-\ erzeugt, das ein Eingangssignal für
das Verknüpfungsglied 46 ist Die anderen Eingangssignale für die Verknüpfungsglieder ergeben sich aus der
direkten Beziehung der Schaltung zu der Gleichung für bo, die im rechten unteren Teil der F i g. 2 gezeigt ist Das
Verknüpfungsglied 47 entspricht dem booleschen Produkt des Ausdruckes üb und der eingeklammerten
Ausdrücke. Das Verknüpfungsglied 45 entspricht dem Produkt P(A) mit dem negierten Wert für d-U und das
Verknüpfungsglied 46 entspricht der booleschen Summe in der Klammer.
Die Verknüpfungsglieder 50, 51, 52, 53 und die Verriegelungsschaltung 54 bilden die Ziffer ao auf der
Leitung 56. Die Verriegelungsschaltung 54 arbeitet analog der Verriegelungsschaltung 49. Die UND-Glieder
50, 51 und 52 entsprechen den drei booleschen Produkten in der Gleichung für a0 und das ODER-Glied
53 entspricht den drei booleschen Summen dieser Produkte in der Gleichung.
ίο Drei Verknüpfungsglieder 57,58 und 59 kombinieren
die parallelen Signale ao, bo auf den Leitungen 56,48 mit
den sequentiell erscheinenden Taktsignalen ta, tb zur
und der entsprechenden Gleichungen für die Ziffern ao
und bo geht hervor, daß diese Ziffern eine Funktion der
codierten Ziffer ab, der vorher codierten Kurvenverlaufsziffern a_i, 6-1, der vorher codierten Datenziffern
und einer Folge von Datenziffern sind die noch zu codieren sind. Gemäß späterer Erklärung löst die
Schaltung tatsächlich die Aufgabe der Ladungs- und Frequenzbeschränkung.
Der Decodierer nach F i g. 3 empfängt den codierten Kurvenverlauf über eine Leitung 60 vom Empfangsmedium
33 in Fig.2. Die Taktgeberschaltungen 62 sprechen auf den Kurvenverlauf auf der Leitung 60 an
und erzeugen Taktimpulse auf einer Leitung 64 und Verschiebeimpulse auf einer Leitung 63, die mit den
eintreffenden Daten synchronisiert sind. Ein Detektor 61 für den NRZl-Kurvenverlauf empfängt die Taktimpulse
und wandelt den Kurvenverlauf in ein die Ziffern des Spannungsverlaufs darstellendes elektrisches Signal
um. Diese Spannungsverläufe sind in F i g. 1 gezeigt Diese Merkmale des Decodierers sind konventionelle
und eine Vielzahl geeigneter Bauteile allgemein bekannt
Sechs Verriegelungsschaltungen sind zur Bildung eines Schieberegisters zusammengeschaltet und speichern
die sechs Ziffern des Spannungsverlaufs für drei aufeinanderfolgende Datenziffern. Die Verriegelungsschaltungen und ihre Ausgänge sind mit der zugehörigen
Ziffer des Spannungsverlaufs bezeichnet Die Schaltung erzeugt die Datenziffer db auf einer Leitung
' 64, und die Verriegelungsschaltungen umfassen die
entsprechenden Ziffern S0, bo des Spannungsverlaufs.
Außerdem enthalten sie die Ziffern a_i, b-\ für die vorhergehende Datenziffer d-\ und die Ziffern a\, b-\
des Spannungsverlaufs für die nächste zu decodierende Datenziffer d\. Drei Verknüpfungsglieder 66,67 und 68
so empfangen Eingangssignale von dem Register nach der in der Zeichnung wiedergegebenen Gleichung. Die drei
Eingangssignale für das ODER-Glied 68 entsprechen den drei Komponenten der booleschen Summe in der
Gleichung, und die UND-Glieder 66 und 67 bilden die beiden Produkte in der Gleichung.
Die Schaltung der Fig.3 kann auch eine Triggerschaltung
69 umfassen, die das Signal P(B) der Parität der Nullziffern in den codierten Daten liefert Eine
Triggerschaltung 71 liefert das Signal P(B 1), die Parität der letzten Folge von Eins-Ziffern in den Daten. Diese
Signale werden in der Fehlererkennungssclialtung der
F i g. 11 benutzt
Für die Codierung mit einem Schieberegister begrenzter Länge sind die Daten als Blöcke mit einer
es Länge »f« organisiert, und ein zusätzliches Bit wird auf
der Position /+1 erzeugt um die Codierung eines Blocks von den Daten des folgenden Blocks unabhängig
zu machen. (Die Codierung ist natürlich auch von den
vorhergehenden Datenblocks unabhängig.)
Die Schaltung der F i g. 4 erzeugt eine 1 oder eine 0 in der Stelle /+1, um in dieser Stelle P(B) = 0 zu machen.
In der in Fig.4 gezeigten Schaltung ist eine Triggerschaltung 70 zum Empfang der negierten
Eingangsdaten (die in F i g. 2 dem Rücksetzeingang für die Verriegelungsschaltung d„ zugeführt werden) so
geschaltet, daß die Verriegelungsschaltung 70 die Datenparität P(B) für die Registerstufe dt genauso
registriert wie die Triggerschaltung 37 in F i g. 2 die Parität P(B) für die Stufe ab und die vorhergehenden
Stufen registriert Ein Decodierzähler 71 reagiert auf die durch den Taktgeber 35 (dargestellt in F i g. 2) erzeugten
Verschiebesignale und zählt in einer sich wiederholenden Folge während die Datenbits rf0 bis dt und das
Paritätsbit der Stelle /+1 in das Register eingegeben werden. Für ein Zählergebnis = /wird eine Leitung 72
erregt, und die Verknüpfungsglieder 73 und 74 werden geöffnet zum Zuführen der Datensignale oder der
invertierten Datensignale übe- die ODER-Glieder 75, 76 zu den Setz- und Rücksetzeingängen der Registerstufe
dt. Wenn die Zählung den Wert /+1 für die Datenstelle f+i erreicht, wird eine Leitung 78 zum
Durchschalten der UND-Glieder 79, 80 erregt, um die Registerstufe öVauf den entsprechenden Paritätsweri zu
setzen, der durch die Paritätstriggerschaltung 70 festgelegt ist. Die Schaltung wird anschließend an einem
Beispiel erklärt
Betrachtet man die Zeiten 1 bis 8 in Fig. 1, die einen Block von acht Datenbits darstellen, und die Zeit 9 als
ein Paritätsbit darstellend, so ist das Paritätsbit P(B) eine 0 am Anfang der Codieroperation und da eine
Datenziffer 0 in die Registerstufe oVzur Zeit 1 geladen
wird, wird der Trigger 70 in seinen Eins-Zustand gesetzt
Somit folgt der Trigger 70 dem Spannungsverlauf P(B) der F i g. 1 während Daten in die Stufe dt gelangen,
genauso, wie der Trigger 37 der Fig.2 dem Spannungsverlauf P(B) folgt während diese Daten in
die Registerstufe ob gelangen. Zur Zeit 9 in F i g. 1 ist der
Spannungsverlauf P(B) zum Wert 0 zurückgekehrt entsprechend der Tatsache, daß das Datenmuster in drei
Stellen und in der Paritätsstelle eine 0 aufweist [Eine gerade Zahl von Nullen führt P (B) auf die Anfangsposition
P(B) = 0 zurück.]
Die booleschen Schaltungen und Gleichungen der F i g. 2 zeigen, wie sich die Auswahl der Ziffer /+ \ auf
das Setzen von P(B) auf 0 am Ende eines jeden Blockes auswirkt Im UND-Glied 51 wird durch das Eingangssignal
P(B) = 0 der Wert des Eingangssignals P(A) maskiert Ungeachtet des Wertes des Eingangssignals
P(A)jst das Ausgangssignal des UND-Gliedes 51 = 0
Das Eingangssignal P(B) = 1 für das ODER-Glied 46 maskiert den Wert P(A) am Eingang zum UND-Glied
45. Die Gleichungen der F i g. 2 können in vereinfachter Form für die Bedingung P(B)=Q wie folgt geschrieben
werden:
2o = do d-\ + c/_i1Ti d-\
bo=do
bo=do
Aus diesen Gleichungen geht hervor, daß das Paritätsbit ungeachtet des Wertes von P(A) codiert
werden kann.
Für jede andere Bitstelle des Datenblocks ist der Ausdruck P(A) entweder nicht erforderlich, oder kann
aus dem Inhalt der Registerstufen do bis dt gebildet
werden. Wenn z. B. ein Datenblock aus lauter Einsen in
das Schieberegister geladen werden soll, so ist das durch die Tnggerschaltung 70 erzeugte Paritätsbit ebenfalls
eine 1, da P(B) = 0 am Anfang dieser Operation ist und eine Änderung nur bei einem 0-Datenbit auftritt. Bei
dem in F i g. 2 gezeigten Beispiel eines Speicherregisters mit unbegrenzter Länge kann im Gegensatz dazu der
Wert des Ausdruckes P(A) in einer solchen Situation nicht errechnet werden. Da die Codierung eines
Datenblocks jedoch mit der Bedingung P(B) = 0 beginnt, wird der Ausdruck P(A) bei de· Codierung
dieser Folge aus 1-Datenziffern nicht benutzt. Das kann
ίο man in den Gleichungen der Fig.2 aus der Tatsache
ersehen, daß die Ausdrücke P(A) und P(A) als boolesche UND-Produkte mit dem Ausdruck d-\
erscheinen. Der Ausdruck P(A) ist also nur bei der Codierung einer 1 nach einer vorhergehend codierten 0
von Bedeutung.
Steht eine ungerade Zahl von Nullen im Datenteil eines Blockes, so ist das durch die Triggerschaltung 70
gebildete Paritätsbit eine 0. In diesem Fall läuft die Codierung weiter, als ob der Speicher tatsächlich
unbegrenzt wäre, wie im Zusammenhang mit Fig.2 beschrieben wurde. Wenn eine gerade Anzahl von
Nullen im Datenteil eines Blockes steht, enthält der Block eine 0, der eine Reihe von Einsen folgt. Obwohl
eine solche Folge in der Registerschaltung mit unbegrenzter Länge der Fig.2 nicht codiert werden
kann, gehört in der in F i g. 4 gezeigten Schaltung zur letzten Null die Bedingung P(B) = 0, und der Wert des
den Dateninhalt des vorhergehenden oder des folgenden Blockes codiert werden können, können Datenbits
aus dem folgenden Block in das Register ohne Rücksicht auf ihre Beeinflussung des Wertes des Ausdruckes P(A)
geschoben werden. Um das bereits begonnene Beispiel weiter fortzuführen, wird angenommen, daß die Daten
für die Zeiten 1, 2 und 3 codiert wurden und die Datenbits für die Zeiten 4 bis 8 und das Paritätsbit für
die Zeit 9 in die Registerstellen db bis ds geschoben
wurden. Die Datenziffern der Zeiten 10, 11 und 12 wurden in die Registerstufen ofe, dj und dg geschoben.
Die Paritätstriggerschaltung 70 speichert den Wert P(B) = 1, gemäß Darstellung in Spalte 12 der Fig. 1
und der Trigger 37 (nur in F i g. 2 gezeigt) speichert den Wert P(B)= 1, dargestellt in Spalte 4 der F i g. 1. In den
in F i g. 1 dargestellten Bauteilen der Schaltung hindert die 0 in der Registerstufe db die Schaltglieder 38,39 und
40 an der Erzeugung eines Ausgangssignals. Weitere Beispiele lassen sich aus der Analyse des vorigen
Absatzes ableiten.
so Die Erfindung wurde bisher durch die Gleichungen
zur Codierung und Decodierung und die booleschen und Speicherschaitungen beschrieben, die durch die Gleichungen
vorgeschrieben werden. Aus dem Beispiel der F i g. 1 geht hervor, daß die akkumulierte Ladung einen
Höchstwert von +3 oder —3 Ladungseinheiten hat Zum besseren Verständnis des Verfahrens zur Beschränkung
der Aufladung wird von der bisherigen Analyse abgegangen und eine andere Analyse im
Zusammenhang mit den F i g. 5 bis 10 vorgenommen.
Wie aus Fig. 1 zu ersehen ist, trägt jede Ziffer des
Spannungsverlaufes eine Ladungseinheit zur akkumulierten Ladung bei. Eine Null-Ziffer des Spannungsverlaufes
setzt die Polarität des Spannungsverlaufes und die Richtung der Ladung fort und eine Eins-Ziffer kehrt
beide um. Die Ziffern 00 des Spannungsyerlaufs addieren zwei Ladungseinheiten in der Polarität die
durch die erste vorhergehende Eins-Ziffer des Spannungsverlaufs festgelegt wurde. Entsprechend kehren
die Ziffern Ol des Spannungsverlaufs die Polarität um, ohne den absoluten Wert der Ladung zu verändern und
die Ziffern 10 des Spannungsverlaufs kehren die Polarität wieder um und liefern zwei Ladungseinheiten.
Da die Polarität des Spannungsverlaufs vollkommen willkürlich ist, ist es üblich, davon auszugehen, claß die
letzte vorhergehende Eins-Ziffer des Spannungsverlaufs einen Übergang zum positiven Pegel hin erzeugte.
Mit dieser Annahme fügen die Ziffern 00 des Spannungsverlaufs zwei Ladungseinheiten hinzu, die
Ziffern 10 ändern das Vorzeichen der akkumulierten Ladung und fügen zwei Ladungseinheiten hinzu und die
Ziffern 01 des Spannungsverlaufs ändern das Vorzeichen, aber nicht den aboluten Wert der Ladung. Die
derart definierte Ladungsakkumulation ist in F i g. 1 mit Sbezcichnci.
In dem in F i g. 1 gezeigten Beispiel beginnt die Codieroperation zum Zeitpunkt 1, in dem die Schaltungen
sich im Zustand der Null-Ladung befinden. Die erste Ziffer wird codiert als ao, öd, = 00 und der resultierende
Spannungsverlauf der willkürlich als auf einem positiven Niveau beginnend dargestellt ist, verläuft während der
Zeit 1 weiter positiv. Durch die oben gegebene Definition steht die Ladung S um zwei Einheiten von 0
auf +2. Polarität des Spannungsverlaufs und des Ladungswertes S sind nur deswegen dieselben, weil der
erstere willkürlich am Anfang der Zeit 1 als positiv angenommen wurde. Zur Zeit 2 wird die Ziffer codiert
als ao, ho = 01, und der Spannungsverlauf wechselt die
Polarität in der Mitte der Zeit 2. Der Ausdruck ao = 0
führt die Polarität des Spannungsverlaufes fort und fügt eine Ladungseinheit hinzu, und der Ausdruck fco = 1
kehrt die Polarität des Spannungsverlaufs um und sorgt für eine Entladung um 1 Einheit Durch die getroffene
Vereinbarung wechselt die Polarität des Ladungswertes 5 von Plus nach Minus, der absolute Wert bleibt jedoch
unverändert Der Kurvenverlauf der Ladung und der Ladungswert S in F i g. 1 haben denselben absoluten
Wert, aber entgegengesetzte Polaritäten. Für die meisten Bauelemente spielt die eigentliche Polarität der
Ladungsakkumulation keine Rolle, sondern nur der absolute Wert Somit ist die getroffene Vereinbarung
eine gültige Vereinfachung des Problems, die Auswirkung der Ziffern des Spannungsverlaufs auf die
akkumulierte Ladung zu berechnen.
In der Tabelle der Fig.5 zeigen die Spaltenüberschriften
die Endziffern des Spannungsverlaufs. Die früher erwähnte Vereinbarung basierte auf einer
Endziffernfolge mit der letzten Eins-Ziffer und irgendwelchen nachfolgenden Nullen. Die Spaltenüberschriften
in F i g. 5 zeigen alle diese Kombinationen. (Eine 0 vvurdc vor cmc 1 gesetzt, so das notwendig war, um die
Ziffern in Paaren zusammenzufassen, die einem Datenziffernintervall entsprechen). Die Zeilenanfänge
zeigen die Ladung S Die Eintragungen in der Tabelle sind Bezeichnungen, die für den Zustand der Codieroperation
für ein bestimmtes Ende des Spannungsverlaufs und einen bestimmten Ladungswert benutzt werden.
Wenn z. B. der Ladungswert eine 0 ist und das Ende des Spannungsverlaufs ist 01, so befindet sich die Operation
im Zustand Y. Wenn das nächste Ziffernpaar des Spannungsverlaufs 00 ist, ändert sich der Ladungszustand
von Ynach A', weil die Spaltenüberschrift 01 00
das neue Ende des Spannungsverlaufs beschreibt und die Spaltenüberschrift +2 den Ladungszustand angibt
(Dasselbe Beispiel ist in Fig. 1 für die Zeiten 0 und 1
gezeigt
möglichen Übergänge zwischen Ladungszuständen ausgedehnt. Die Zeilenanfänge definieren den Ladungszustand
am Anfang einer Codieroperation. Die Spaltenüberschriften definieren die drei möglichen Ziffernpaare
des Spannungsverlaufs, die aufgrund einer Codieroperation erzeugt werden können, und die Eintragungen
geben den Ladungszustand an, der sich aus der Codieroperation ergibt. Somit ist das obige Beispiel des
Überganges vom Zustand Y in den Zustand Λ'in der Zeile für den Zustand Kund der Spalte für das codierte
Ziffernpaar 00 des Spannungsverlaufs darstellt. In Fig.6 erscheinen Striche an den Stellen, wo die
Codieroperation die Frequenzbeschränkungen verletzen würde und somit wird kein Übergang durch die
Codierschaltungen der F i g. 2 oder 4 erzeugt
Der Zustand 5(4) verletzt die Frequenzbeschränkungen zwar nicht, jedoch die Ladungsbeschränkung. Wenn
z. B. angenommen wird, daß sich die Codieroperation im Zustand A befindet mit einem Ende 10 des Spannungsverlaufs und einer Ladung S = +2, so kann bei
ausschließlicher Betrachtung der Frequenzbeschränkungen auf das Ende 10 des Spannungsverlaufs durch
jedes der drei möglichen Ziffernpaare folgen. Wenn jedoch die nächste Datenziffer codiert wird als ao, bo =
00, dann steigt die Ladung von +2 auf +4, und die Ladungsbeschränkung wird nicht mehr eingehalten.
Fig.7 zeigt die Tabellen der Fig.5 und 6 in einer
anderen Anordnung. Der zu einem Kreis gehörende Buchstabe bezeichnet den Ladungszustand. Die obere
Hälfte eines Kreises zeigt den Ladungswert 5 der Zeilenanfänge der Fig.5 und die untere Hälfte das
Ende des Spannungsverlaufs (Spaltenüberschriften der F i g. 5). Der oberste linke Kreis stellt z. B. den
Ladungszustand X dar, für den das Ende des Spannungsverlaufs 01 und der Ladungswert +2 ist
Dieselbe Information erscheint in der obersten linken Eintragungen in der Tabelle der F i g. 5. Die Kreise sind
durch Pfeile miteinander verbunden, die durch die Ziffernpaare des Spannungsverlaufs bezeichnet sind,
welche in den Spaltenüberschriften in F i g. 6 angegeben sind. Der Übergang vom X-Zustand in den Z-Zustand in
der obersten Zeile der F i g. 6 wird z. B. durch einen von dem Kreis für den X-Zustand zu dem Kreis für den
Z-Zustand führenden Pfeil dargestellt Der S ^-Zustand,
der die Ladungsbeschränkung nicht einhält, ist in F i g. 7 nicht dargestellt Außerdem sind in F i g. 7 die
Zustände N(I), N(2), N(3), und N(4) nicht dargestellt
weil kein gültiger Übergang in diese Zustände vorhanden ist wenn eine Codieroperation mit einer
Null-Ladung beginnt Die Fig.7 ist außerdem durch Mischen des Zustandes A' mit dem Zustand A
vereinfacht Diese Mischung ist dadurch gerechtfertigt daß die Ladungszustände für A und Λ'dieselben sind
(S= +2) und daß die Ausgänge für beide Zustände dieselben sind: ao, 60 = 01 führt zum Zustand Z und 10
zum Zustand B. F i g. 7 nimmt nur auf die Ladung und auf das Ende des Spannungsverlaufs Bezug, und in der
Beschreibung wurden bisher die Wege zwischen den Ladungszuständen nicht als Datenziffer darstellend
betrachtet
Fig.7 zeigt die Schwierigkeit der Codierung
innerhalb der Freuenz- und Ladungsbeschränkungen. Vom Ladungszustand Yin F i g. 7 gibt es zwei Ausgänge
00 und 01 und einer dieser Wege kann zur Codierung einer 1 und der andere zur Codierung einer 0 benutzt
werden. Im Gegensatz dazu haben die beiden Zustände D und X in F i g. 7 nur einen Ausgang, und es kann nur
eine binäre Zahl dargestellt werden, wenn die
Codieroperation sich in einem der Ladungszustände X oder D befindet Nachfolgend wird gezeigt, daß
Datenzustände in eine-i Diagramm angeordnet werden können, welches dem der F i g. 7 stark isomorph ist und
weiter wird erklärt wie das Ladungszustandsdiagramm der F i g. 7 verändert werden kann, um mit dem
Datenzustandsdiagramm so vollständig isomorph zu sein, daß die Datenbedeutung den zulässigen Ladungszustandsübergängen
zugeordnet werden kann.
F i g. 8 zeigt die Datenzustände in einer Anordnung, die dem Ladungszustandsdiagnamm der Fig.7 stark
isomorph ist Dieses Diagramm basiert auf den Paritätsfunktionen P (A) und P(BX die bereits beschrieben
wurden. (Die Funktion P(Bi) wird später
beschrieben.) Die Pfeillinien zwischen den Kreisen sind durch Datenziffern bezeichnet Die Zustände sind in
F i g. 8 und F i g. 1 durch die Zeichen λ, β, γ, μ 1, μ 2, ίΡ 1
und Φ 2 bezeichnet Der äußerste rechte Kreis in F i g. 8 stellt z. B. den Datenzustand dar, in dem eine Datenzahl
1 codiert wurde und die Paritätsfunktion P(B) = 0 vorliegt Wenn die nächste zu codierende Datenzahl
eine 0 ist, wechselt die Operation zum Datenzustand Alpha, wo P(B)=X ist
Die Datenzustände Alpha, Psi 1 und μ 1 in F i g. 8 sind
isomorph den Ladungszuständen A, X und Z in F i g. 7. Zusätzlich hat der Datenzustand μ 1 einen Ausgang zum
Datenzustand Beta, der wie das früher schon dargelegt wurde, dem Ausgang vom Ladungszustand Z zum
Ladungszustand C entspricht Im Datenzustandsdiagramm der Fig.8 ist der Zustand Alpha ein
O-Datenziffernzustand, die Zustände μ 1 und Φ 1 sind
1-Datenziffernzustände und der Zustand β ein O-Datenziffernzustand.
Die Datenziffernfolge 010 kann z. B.
durch die Datenzustandsfolge <x, μ 1, β, dargestellt
werden. Die Datenziffernfolge 01, 110 kann dargestellt
werden durch die Folge von Datenzuständen λ, μ 1, Φ 1,
μ 1 und β. Verallgemeinert man diese Beispiele, so gestattet der Ausgang vom Datenzustand λ zum
Datenzustand μ 1 irgendeine ungerade Zahlenfolge von 1-Datenziffern. In F i g. 1 zeigen die Zeiten 1,2 und 3 ein
Beispiel dieser Datenzustands- und Ladungszustandübergänge.
Die Bedeutung der Paritätsfunktion P (A) ist aus dem Beispiel des vorhergehenden Absatzes besser zu
verstehen. Die Paritätsfunktion P(A) = 1 bedeutet, daß eine ungerade Anzahl von 1-Datenziffern bis zur
nächsten O-Datenziffer vorliegt. Dieses Beispiel erscheint zur Zeit 1 in Fig. 1. Eine solche Reihenfolge
gestattet die Benutzung des Ladungszustandes X, der nur einen Ausgang hat, und dem somit eine festgelegte
Datenziffer folgen muß.
Die Datenzustände μ 2 und Ψ 2 ermöglichen einen
Weg vom Datenzustand Alpha zur Darstellung einer Folge einer geraden Zahl von 1-Datenziffern. Gemäß
der früheren Erklärung entsprechen diese Datenzustände teilweise dem Ladungszustand D und gestatten die
Verwendung des Ladungszustandes D zur Darstellung von Daten, auch wenn der Zustand D nur einen Ausgang
hat In F i g. 1 zeigen die Zeiten 4 bis 9 die Verwendung dieser Datenzustände zur Darstellung einer Folge von
vier Eins-Ziffern und die Zeiten 12 bis 17 die Verwendung dieser Datenzustände zur Darstellung
einer Folge von sechs Eins-Ziffern.
Der in F i g. 8 gezeigte Datenzustand Gamma liefert eine zusätzliche Darstellung für eine 1-Datenziffer. Die
Zeiten 19 bis 21 zeigen eine Folge von drei Einer-Datenziffern, dargestellt durch den Zustand
Gamma. Die Zustände Alpha und Gamma lassen sich dadurch unterscheiden, daß alle Obergänge zwischen
diesen Zuständen eine ungerade Anzahl von 0-Datenziffern erfordern, so daß der Wert der Funktion P (B) sich
für die beiden Datenzustände unterscheidet Für den Zustand γ ist P(B)=O und für den Zustand λ ist P (B) =
1. [Die Werte von P(B) und P(Bl), die für andere
Datenzustände der F i g. 8 dargestellt sind, sind wichtig für die Fehlererkennung und werden später beschrieben.]
ίο Die Fig. 10 unterscheidet sich von der Fig.7 nur
dadurch, daß der Ladungszustand B als zwei separate Ladungszustände F. und Fdargestellt ist Die Zustände E
und F sind dem Zustand B insofern identisch, als sie die Endziffern 10 des Spannungsverlaufs und den Ladungszustand
5=0 darstellen. Alle Eingänge und Ausgänge
für den Ladungszustand B erscheinen als Eingänge und Ausgänge für einen der beiden Ladungszustände fund
F oder für beide. Der Ladungszustand B hat z. B. zwei
Eingänge, einen vom Zustand A und einen vom Zustand
B. In dem modifizierten Zustandsdiagramm der F i g. 10 führen diese Eingänge zu beiden Ladungszuständen E
und F. Der Ladungszustand B hat drei Ausgänge zu den Zuständen Y, A und D und in F i g. 10 hat der Zustand E
den Ausgang zu D und der Zustand F die Ausgänge zu den Zuständen Y und A Die Zustände E und F
unterscheiden sich also dadurch, daß sie unterschiedlich codierte Ausgänge haben: nach Darstellung in Fig. 10
sind die Ausgänge vom Zustand £ codiert mit at. b\ = 00
und die bieden Ausgänge vom Zustand Fmit a\, b\ φ 00.
Die Codier- und Decodierschaltungen der vorliegenden Erfindung sind so angeordnet, daß sie die Zustände £
und Fauf der Basis der Datenmuster unterscheiden.
Fig.9 unterscheidet sich von Fig. 10 dadurch, daß
die Ladungszustände C und F zur Bildung des Ladungszustandes G vermischt wurden. Beide Ladungszustände
C und F haben denselben Ladungswert nämlich 5=0. Obwohl die Enden der Spannungsverläufe
für die Zustände C und F sich unterscheiden, können sie aus denselben früher beschriebenen Gründen für das
Mischen der Zustände A und Λ'vermischt werden. Die beiden Zustände Cund Fhaben ähnliche Übergänge zu
den Zuständen A und Y, und Fig.9 zeigt die
äquivalenten Obergänge vom Zustand G zu den Zuständen A und K Da die Ausgänge von den
Zuständen C und F identisch mit den Ausgängen des vermischten Zustandes G sind, sind die Eingänge zum
Zustand G von den Zuständen A und D direkt äquivalent den Eingängen zum Zustand F vom Zustand
A und D. Der Eingang zum neuen Zustand G vom
so Zustand Z ist ebenfalls durch die Tatsache gerechtfertigt, daß die Ausgänge vom Zustand G mit der
Ausgängen vom Zustand C identisch sind. Da; Ladungszustandsdiagramm der F i g. 7 stellt also die
gemachten Ladungs- und Frequenzbeschränkungen dar und das Ladungszustandsdiagramm der F i g. 9 ist den
der F i g. 7 äquivalent Nachfolgend wird erklärt wie di< Schaltungen der Fig.2 und 4 entsprechend den
Isomorphismus der F i g. 8 und 9 arbeiten.
Die Beziehung des Datenzustandsdiagramms dei
F i g. 8 zur Codierschaltung der F i g. 2 ist offensichtlich In Fig.8 sind die einzigen O-Datenzustände di<
Zustände α und β und die Übergänge von A nach G um von G nach A sind beide codiert mit a& bo = 10. An
Eingang zum Verknüpfungsglied 50 in F i g. 2 bezeichne somit der Ausdruck </_i den Datenzustand A oder C
und der Ausdruck ÖG einen Übergang zu dem jeweil:
anderen dieser beiden Zustände. Das Verknüpfungs glied 50 erzeugt also das Ausgangssignal a0 = 1 füi
Übergänge zwischen den Zuständen A und G Am
Eingang zum Verknüpfungsglied 51 definieren der Ausdruck d-\ und P(B) den Datenzustand A und der
Ausdruck do = 1 definiert einen Übergang zu einem der Zustände Z oder £ Der Ausdruck P~JÄ) = 1 definiert
den Übergang zum Zustand E, wofür das Verknüpfungsglied 51 das Ausgangssignal ao = 1 erzeugt Die
Eingangssignale für das Verknüpfungsglied 52 definieren den Datenzustand D, der einzige, zu dem Eingang
erfolgt durch die Codierung d-\ = 1 als a_i, b-\ dadurch gekennzeichnet, 00. Die.Schaltung der Fig.2
erzeugt somit das Signal ao = 1 auf der Leitung 56 für jeden Datenzustandsübergang in F i g. 8, für den ao als
eine 1 im Ladungszustandsdiagramm der F i g. 9 codiert ist und erzeugt das Signal A0 = 0 für alle anderen
übergänge.
Die Beziehung der Zustandsdiagramme zu den Schaltungskomponenten, die das Signal 60 auf der
Leitung 48 erzeugen, läßt sich leicht durch Entfernung der Klammer aus der in F i g. 2 gezeigten Gleichung zur
Bildung des folgenden äquivalenten Ausdruckes ersehen.
bo = ob P(AJdT1 + do P(B) + do ö_i
Der Ausdruck dZ\ bezeichnet den Zustand A und die
Ausdrücke db und P(A) definieren den Übergang zum Zustand Z, für den bo als eine 1 codiert wird. (Diese
Ausdrücke können auch eine redundante Eins für den Übergang vom Zustand G zum Zustand Y erzeugen,
abhängig von der jeweiligen Verwirklichung der in F i g. 2 gezeigten Schaltung.) Die Verknüpfungsglieder
45, 46 und 47 erzeugen dieses Ausgangssignal
gemeinsam. Der Ausdruck P(B) bezeichnet die Zustände G und Y und der Ausdruck db die Übergänge vom
Zustand G zum Zustand Y und vom Zustand Y zum Zustand Y, wofür bo als eine 1 zu codieren ist Die
Ausdrücke b\ und do definieren die Übergänge zwischen
den Zuständen Xund Z, und die Verknüpfungsglieder 46
und 47 erzeugen das Ausgangssignal bo = 1 auf der Leitung 48 für diese Übergänge.
Der Decodierer der F i g. 3 erkennt die Datenziffer an den zugehörigen Übergängen in den Zustandsdiagrammen.
Nimmt man z. B. an, daß do = 1 und der
Datenzustand D ist, dann wurde der Übergang zum Zustand D aus dem Zustand £ codiert als ao, bo - 00 und
der vorhergehende Übergang vom Zustand A in den Zustand £ wurde codiert als a_i, b-\ = 10 und der
Ausgang vom Zustand D entweder zum Zustand E oder zum Zustand G wurde codiert als fli, bi = 10. Alle diese
Ziffern des Spannungsverlaufs sind im Decodierregister festgehalten, aber die Ausdrücke flo, 31, b-1 - 1 reichen
für die Feststellung aus, daß der zu den Ziffern ao, bo des
Spannungsverlaufs gehörende Zustand der Zustand D (oder der Zustand Z) und daß do — 1 ist.
Aus diesen terminologischen Beispielen läßt sich die Bedeutung der booleschen Gleichungen und der
Schaltung der F i g. 3 leicht erkennen. Der Ausdruck bo
definiert die mit 01 codierten Übergänge, nämlich: Y nach Y, G nach Y, A nach Z, X nach Z und Z nach X.
Somit sind alle Übergänge zu den Zuständen Y, Z und X bezeichnet, für die d0 = 1 ist. Der Ausdruck aöüfii
definiert den Zustand E1 wo der Eingang vom Zustand A
oder Zustand D codiert ist im Teil als ao = 1 und wo der
Ausgang zum Zustand D codiert ist als a\ b\ = 00. Der
Ausdruck aoa_i f>_i definiert die Zustände D und Z
entsprechend der Beschreibung im Beispiel des vorhergehenden Absatzes.
fungsglieder 103—109 und 112 und der Ziffernzähler 113 zusammen Fehler in der an die Schaltung der F i g. 3
auf der Leitung 60 gelieferten Information oder in der Arbeitsweise der in F i g. 3 gezeigten Schaltungen. An
den Eingängen zu den Verknüpfungsgliedern 103 und 104 bedeuten die Eingangssignale ao und bo = 1 oder bo
und a\ = 1, daß zwei Eins-Ziffern des Spannungsverlaufs nebeneinander stehen, entweder in demselben
Ziffernintervall (Verknüpfungsglied 103) oder in zwei nebeneinanderliegenden Datenziffernintervallen (Verknüpfungsglied
104). In ähnlicher Weise erkennt das Verknüpfungsglied 105 vier benachbarte Null-Ziffern
des Spannungsverlaufs in zwei benachbarten üatenziffernintervallen
und das Verknüpfungsglied 106 vier benachbarte Null-Ziffern in drei benachbarten Datenziffernintervallen.
Somit erkennen die Verknüpfungsglieder 103 bis 106 und 112 jede Überschreitung der
Frequenzbeschränkungen.
Die Arbeitsweise des Verknüpfungsgliedes 107 ist aus der Fig.6 und den Zustandsdiagrammen zu ersehen.
Nach Darstellung in F i g. 6 sind nur zwei Codieroperationen vorhanden, die die Ladungsbeschränkung verletzen:
die Codierung eines Überganges vom Zustand X als Ziffern 00 des Spannungsverlaufs oder die Codierung
eines Überganges vom Zustand A als Ziffern 00 des Spannungsverlaufs. (Andere Verletzungen der Ladungsbeschränkung werden in den Verknüpfungsgliedern 103
bis 106 als Verletzungen der Frequenzbeschränkungen erkannt) Am Eingang des Verknüpfungsgliedes 107
definieren die Ausdrücke aojiö und F(B) den Zustand A
und die Ausdrücke äT und b\ die Codieroperation, die in
einen Übergang von.1 Zustand A zum Zustand 5(4) die
Codieroperation, die in einen Übergang vom Zustand A zum Zustand 5(4) bei Verletzung der Ladungsbeschränkung
erzeugt (Diese Eingänge definieren auch den Übergang vom Zustand D, der die Frequenzbeschränkung
verletzt.) Der Ausdruck P(B)'m F i g. 11 wird durch
den Decodierer der Fig.3 gebildet, wogegen die anderen Ausdrücke durch den Codierer der F i g. 2 oder
4 gebildet werden. Die Übergänge Y nach A nach Z können richtig codiert und übertragen werden als 01,00,
01, aber ein Taktfehler kann bewirken, daß die Ziffern empfangen werden als -0, 10, 00 und in diesem Fall
wird das Ziffernintervall für den Zustand A decodiert als eine 1 und die Paritätsfunktion P (B) bleibt auf 0.
Am Eingang zum Verknüpfungsglied 108 definieren die Ausdrücke P(B)und PfBT) den Zustand Xund die
Ausdrücke äi und ~b~\ den ungültigen Übergang zum
Ladungszustand 5(4). Diese Eingangssignale definieren auch einen Übergang vom Zustand D, der die
Frequenzbeschränkungen verletzt.
Das Verknüpfungsglied 109 wird nur in dem Ausführungsbeispiel der Erfindung benutzt in dem
Daten als Blöcke mit einem Paritätsbit in der Position /+1 (Fig.4) übertragen werden. Ein Ziffernzähler 113
erzeugt das Ausgabefeld - f+1 (auch in Zeile 78 der Fig.4 gezeigt). Der Zähler 113 wird in einer sich
wiederholenden Reihenfolge bis zum Zahlenwert f+1 vorgeschaltet durch Signale do oder do (oder äquivalente
Signale), die Datenintervalle definieren. Zur Zeit /+1
sollte die in Fi g. 3 gezeigte Paritätsfunktion P(B) = 0 sein, und wenn P(B) am Zahlenwert /+1 = 1 ist,
erzeugen die Verknüpfungsglieder 109 und 112 ein 1 -Ausgangssignal, das einen Fehler bezeichnet
Ein Fehlersignal am Ausgang des Verknüpfungsgliedes 112 besagt, daß ein Fehler in einer der benachbarten
Datenziffernpositionen aufgetreten ist Verfahren zur Benutzung solcher Fehlersignale sind für spezielle
Empfangssignale bekannt Auf Magnetbändern werden die Datenzahlen im allgemeinen z.B. als in einem
Fehierkorrektarcode codierte Nachricht dargestellt und die Information der Fehlerkorrekturschaltungen wird
mit Hinweissignalen genannten Signalen, die die Fehlerstelle ermitteln helfen, kombiniert In ähnlicher
Weise kann der durch das Verknüpfungsglied 107 bezeichnete Taktfehler durch erneutes Lesen des
Bandes korrigiert werden. Das Ausgangssignal des Verknüpfungsgliedes 112 liefert zusätzliche Hinweissignale
für diese Operation.
Zu Beginn einer Operation befinden sich Codierer und Decodierer im Ladungszustand 0, weil die Ladung
akkumulierenden Komponenten entladen werden, oder weil konventionelle Einrichtungen zu ihrer Entladung
vorgesehen sind. Die Register, die den Operationszustand weiter definieren, können in einem Undefinierten
Zustand stehen oder auf Null zurückgesetzt sein oder auf irgend ein anderes spezielles Muster. Bevor nach der
bisherigen Beschreibung der Erfindung eine Datennachricht codiert wird, wird eine Reihe von Eins-Ziffern
codiert als an, bo = 01, um Codierer ubd Decodierer zur
Zeit 0 in den K-Zustand zu setzen und die Taktschaltungen 62 zu synchronisieren. In ähnlicher Weise setzt eine
gerade Anzahl von Nullen, codiert als ao, bo *=■ 10 das
System zur Zeit 10 in den Zustand G. Allgemein sind Schaltungen vorgesehen, und es wird eine Datencodieroperation
ausgeführt, die Codierer und Decodierer in einen vorgewählten von sieben Zuständen setzt und die
Taktgeberschaltungen zur Zeit i0 synchronisiert Der Codierprozeß für die Taktsynchronisierziffern läßt sich
leicht so modifizieren, daß die Frequenz- oder Ladungsbeschränkungen durch vier oder mehr benachbarte
Null-Ziffern des Spannungsverlaufs so verletzt werden, daß die Folge von einer gültigen Datennachricht
unterschieden werden kann.
Für ein mehrspuriges Magnetband oder ähnliche Geräte werden Blöcke von Datenbits vorzugsweise
parallel codiert oder decodiert Die in der Zeichnung wiedergegebene Schaltung für eine einzelne Bitstelle
kann zur parallelen Codierung oder Decodierung für jede Bitposition vorgesehen werden. Eine solche
Schaltung läßt sich durch konventionelle Verfahren vereinfachen.
Die Bezeichnung bestimmter binärer Ziffern als 1 und 0 ist willkürlich. Allgemeiner gesprochen erzeugt eine
Eins-Ziffer des Spannungsverlaufs einen Obergang in einen NRZI-Spannungsverlauf und führt zu einer
Betrachtung der oberen Frequenzbeschränkung und eine Null-Ziffer erzeugt keinen Übergang in einem
NRZI-Spannungsverlauf und führt zu einer Betrachtung der unteren Frequenz- oder Taktbeschränkung ein. Eine
Eins-Datenziffer wird allgemein gesprochen teilweise in Zuständen codiert die einzelne Ausgänge haben und
erfordert somit die Vorausschau- und Rückschaufunktionen für die Auswahl zwischen mehreren Codierwegen.
Hierzu 8 Blatt Zeichnungen
Claims (10)
1. Schaltungsanordnung zur Codierung von binären Datenziffern in einen Kurvenverlauf der für
jedes Datenzifferaintervall ein erstes und zweites Teilintervall aufweist, und zur Decodierung der
codiertenZiffernpaarfolgen, dadurch gekennzeichnet,
daß der Codierteil der Anordnung enthält
a) ein Schieberegister (do, d\, di, ■ ■ ·, d„; F i g. 2) zur
Aufnahme einer zu codierenden Ziffernfolge,
b) an vorgegebene Schieberegisterstufen angeschlossene boolesche Schaltung (38, 39, 40, 41, )5
42) zur Bildung einer er.cten Paritätsfunktion P(A) und ihres Komplementes P(A) aus einer
zu codierenden Datenziffer (θα) und nachfolgenden
Datenziffem,
c) ein Speicherglied (37) zur Bildung einer zweiten M
Paritätsfunktion P (B) und ihres Komplementes P(B) aus der zu codierenden Datenziffer und
vorher codierten Datenziffern, und
d) eine entsprechend den booleschen Schaltungen
25
fco = ob [P(A)di;+ PjB)+ b-,]
aufgebaute Codiervorrichtung, die die zu codierende Datenziffer (do) in ein Ziffernpaar
(ao, bo) codiert derart, daß entweder im ersten J0
oder zweiten Teilintervall ein Übergangsvorgang auftritt oder in beiden TeilintervaHen fehlt
und daß sowohl das Codieren zweier Übergänge in beiden TeilintervaHen eines Datenziffernintervalls
als auch das Codieren eines Überganges im ersten Teilintervall verhindert wird,
wenn im vorhergehenden zweiten Teilintervall ein Übergangsvorgang codiert wurde.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß das Speicherglied zur Bildung der zweiten Paritätsfunktion P(B)die Parität der Null-Datenziffern
in der Folge aus den bereits codierten Datenziffem und der zu codierenden Datenziffer
bildet,
daß die booleschen Schaltungen zur Bildung der ersten Paritätsfunktion die Parität der Eins-Datenziffern
in der Folge aus der zu codierenden Datenziffer und den nachfolgenden, einer ersten
Null-Ziffer voraufgehenden Datenziffer bilden,
daß die Codiervorrichtung die Datenziffem als Ziffernpaare 00, 01 und 10 codiert, je nach dein Binärwert der zu codierenden ziffer, der letzten codierten Ziffer, und des Ziffernpaares, das zur Codierung der letzten Datenziffer dieme, um zu einer Folge solcher Ziffernpaare das Auftreten von mehr als einer benachbarten Eins-Ziffer oder von mehr als drei benachbarten Null-Ziffern zu verhindern, und daß die Codiervorrichtung eine Eins-Datenziffer, die auf eine Null-Datenziffer folgt, beim Auftreten eines vorbestimmten Wertes der ersten Paritätsfunktion als Ziffernpaar 01 codiert, wenn die zweite Paritätsfunktion einen ersten Wert aufweist, und als es Ziffernpaar 10, wenn sie einen zweiten Wert besitzt.
daß die Codiervorrichtung die Datenziffem als Ziffernpaare 00, 01 und 10 codiert, je nach dein Binärwert der zu codierenden ziffer, der letzten codierten Ziffer, und des Ziffernpaares, das zur Codierung der letzten Datenziffer dieme, um zu einer Folge solcher Ziffernpaare das Auftreten von mehr als einer benachbarten Eins-Ziffer oder von mehr als drei benachbarten Null-Ziffern zu verhindern, und daß die Codiervorrichtung eine Eins-Datenziffer, die auf eine Null-Datenziffer folgt, beim Auftreten eines vorbestimmten Wertes der ersten Paritätsfunktion als Ziffernpaar 01 codiert, wenn die zweite Paritätsfunktion einen ersten Wert aufweist, und als es Ziffernpaar 10, wenn sie einen zweiten Wert besitzt.
3. Schaltungsanordnung nach den Ansprüchen 1 und 2 zur Codierung von binären Datenziffem als
Ziffernpaare 00, 01 und 10, wobei eine maximale akkumulierte Ladung von 2 Ladungseinheiten auf
ein Ziffernpaar des codierten Spannungsverlaufs folgt und eine Ladungseinheit diejenige Ladung ist,
die von einer der Ziffern eines Ziffernpaares beigesteuert wird, gekennzeichnet durch
a) boolesche und Speicherschaltunger (45, 46,47, 49, 50, 51, 52, 53, 54), die 7 Ladungs- und
Datenzustände identifizieren, von denen zwei Null-Datenziffern und fünf Eins-Datenziffern
darstellen und die enthalten
«) ein Speicherglied (37) zur Bildung der Parität der Null-Datenziffern einschließlich
der zu codierenden Ziffer und den ihr vorhergehenden zur Unterscheidung eines Zustandes einer codierten Null-Datenziffer
und einer Null-Ladung von einem Zustand einer codierten Null-Datenziffer und zwei
Ladungseinheiten,
ß) boolesche Schaltungen (38,39,40,41,42) zur
Bildung der Parität der Eins-Datenziffem in einer Folge dieser Ziffern, die der nächsten
Null-Ziffer voraufgeht zur Unterscheidung zwischen Folgen, die eine ungerade und eine
gerade Anzahl aufeinanderfolgender Eins-Datenziffern aufweisen und
γ) eine Codiervorrichtung zur Codierung des Übergangs von einem Datenzustand in den
nächsten, die eine Vorrichtung enthält, die mit den Schaltungen zur Bildung der
Paritätsfunktionen verbunden ist zur Codierung einer Eins-Datenziffer, die dem Zustand
von Null-Daten und 2 Ladungseinheiten folgt, als einen Obergang zu einem
vorher bestimmten der Eins-Ziffernzustände, wenn die Parität der Eins-Ziffern ungerade ist, und zu einem anderen der
Eins-Ziffernzustände, wenn sie gerade ist
4. Schaltungsanordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß das Speicherglied
zur Bildung der zweiten Paritätsfunktion an die der Ausgangsstufe vorhergehende Stufe des Schieberegisters
angeschlossen ist
5. Schaltungsanordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß sie eine
Schaltung (32) enthält, die ein Ziffernpaar empfängt,
und einen Kurvenverlauf erzeugt, der einen Übergang zwischen zwei Signalpegeln aufweist zur
Darstellung einer Eins-Ziffer in einem Ziffernpaar und keinen Übergang zur Darstellung einer
Null-Ziffer.
6. Schaltungsanordnung nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß die Vorrichtung
zur Codierung der Datenziffem in Ziffernpaare das Auftreten von zwei benachbarten Einsen und vier
benachbarten Nullen verhindert, so daß für Taktzwecke ein Übergang zumindest in einem von zwei
benachbarten Datenziffernintervallen auftritt und keine Übergänge öfter als einmal in zwei benachbarte
Ziffernintervallen des Spannungsverlaufs auftreten.
7. Schaltungsanordnung nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß die Stufenzahl
des Schieberegisters größer ist als die Anzahl der Eins-Datenziffern in der längsten erwarteten Folge
solcher Ziffern.
8. Schaltungsanordnung nach den Ansprüchen 1 bis 7 mit einem Schieberegister zur Aufnahme eines
aus /Datenziffern bestehenden Blocks, gekennzeichnet durch einen Decodierzähler (71), der die
Schiebeimpulse zählt und beim Zählerstand Af-1 ein Bit der zu codierenden Nachricht hinzufügt, das eine
Funktion der Parität der Null-Datenziffern des zu codierenden Blocks ist, wobei die letzte zu
codierende Null des Blocks den zweiten Zustand aufweist und alle Folgen von Eins-Datenziffern, die
auf eine Null-Datenziffer im ersten Zustand folgen, innerhalb des Datenblocks enden.
9. Schaltungsanordnung nach den Ansprüchen 1 bis 8, dadurch gekennzeichnet, daß der erste Zustand
der ersten Paritätsfunktion einen Ladungszustand von 2 Einheiten identifiziert, wobei eine Ladungseinbeit
der Ladungsbeitrag einer Ziffer eines Ziffernpaares ist, daß die Codiervorrichtung eine Datenziffer
des ersten Zustandes folgende Eins-Datenziffer als Ziffernpaar Ul codiert, wenn die zweite
Partiätsfunktion ungerade ist und als Ziffernpaar 10,
wenn sie gerade ist
10. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch einen ein Schieberegister (b\, au
bo, ao, b-\, a_i; Fi g. 3) enthaltenden Decodierer zur
Erzeugung der decodierten Datenziffer ab, der entsprechend der booleschen Gleichung
benen Werten der ersten und zweiten Paritätsfunktioa
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US00317980A US3810111A (en) | 1972-12-26 | 1972-12-26 | Data coding with stable base line for recording and transmitting binary data |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2364212A1 DE2364212A1 (de) | 1974-06-27 |
DE2364212B2 DE2364212B2 (de) | 1981-01-08 |
DE2364212C3 true DE2364212C3 (de) | 1981-11-12 |
Family
ID=23236106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2364212A Expired DE2364212C3 (de) | 1972-12-26 | 1973-12-22 | Schaltungsanordnung zur Codierung von Binärziffern |
Country Status (7)
Country | Link |
---|---|
US (1) | US3810111A (de) |
JP (1) | JPS571044B2 (de) |
CA (1) | CA1007376A (de) |
DE (1) | DE2364212C3 (de) |
FR (1) | FR2211816B1 (de) |
GB (1) | GB1440106A (de) |
IT (1) | IT1001104B (de) |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1489177A (en) * | 1973-10-16 | 1977-10-19 | Gen Electric Co Ltd | Digital data signalling systems and apparatus therefor |
DE2508706C2 (de) * | 1974-05-02 | 1984-10-11 | International Business Machines Corp., Armonk, N.Y. | Schaltungsanordnung zur Codierung von Datenbitfolgen |
US3995264A (en) * | 1974-11-01 | 1976-11-30 | International Business Machines Corporation | Apparatus for encoding and decoding binary data in a modified zero modulation data code |
US3988729A (en) * | 1975-01-29 | 1976-10-26 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Differential pulse code modulation |
USRE31311E (en) * | 1976-03-19 | 1983-07-12 | Ampex Corporation | DC Free encoding for data transmission system |
US4027335A (en) * | 1976-03-19 | 1977-05-31 | Ampex Corporation | DC free encoding for data transmission system |
GB1536337A (en) * | 1976-06-02 | 1978-12-20 | Standard Telephones Cables Ltd | Error detection in digital systems |
FR2382809A1 (fr) * | 1977-03-04 | 1978-09-29 | Cit Alcatel | Dispositif de detection d'erreurs en ligne dans un systeme de transmission numerique |
NL7807503A (nl) * | 1977-07-14 | 1979-01-16 | Indep Broadcasting Authority | Transmissie en/of registratie van digitale signalen. |
DE2811488A1 (de) * | 1978-03-16 | 1979-09-27 | Siemens Ag | Integrierbarer demodulator fuer getraegerte digitalsignale |
DE2828219A1 (de) * | 1978-06-28 | 1980-01-10 | Bosch Gmbh Robert | Verfahren zur aufzeichnung und wiedergabe digitaler daten auf magnetspeicher |
US4437086A (en) | 1978-10-05 | 1984-03-13 | Ampex Corporation | Limited look-ahead means |
US4234897A (en) * | 1978-10-05 | 1980-11-18 | Ampex Corporation | DC Free encoding for data transmission |
US4227184A (en) * | 1978-12-19 | 1980-10-07 | International Standard Electric Corporation | Modified Miller Code encoder |
JPS5665311A (en) * | 1979-10-27 | 1981-06-03 | Nippon Telegr & Teleph Corp <Ntt> | Magnetic recording and reproduction system for digital information |
AU542859B2 (en) * | 1979-12-28 | 1985-03-21 | Sony Corporation | Method for digital encoding/decoding |
NL8003476A (nl) * | 1980-06-16 | 1982-01-18 | Philips Nv | Werkwijze voor het coderen van databits op een regis- tratiedrager, inrichting voor het uitvoeren van de werkwijze, registratiedrager voorzien van een infor- matiestructuur en inrichting voor het decoderen van het van de registratiedrager uitgelezen signaal. |
NL8003474A (nl) * | 1980-06-16 | 1982-01-18 | Philips Nv | Werkwijze voor het coderen van databits op een regis- tratiedrager, inrichting voor het uitvoeren van de werkwijze en registratiedrager voorzien van een informatiestructuur. |
JPS57132461A (en) * | 1981-02-09 | 1982-08-16 | Sony Corp | Converter for binary data code |
US4501000A (en) * | 1981-07-27 | 1985-02-19 | Sony Corporation | Method of coding binary data |
US4547890A (en) * | 1982-09-28 | 1985-10-15 | Abraham M. Gindi | Apparatus and method for forming d.c. free codes |
US4530088A (en) * | 1983-02-15 | 1985-07-16 | Sperry Corporation | Group coding system for serial data transmission |
JPS6048645A (ja) * | 1983-08-29 | 1985-03-16 | Sony Corp | 情報変換装置 |
DE3581422D1 (de) * | 1984-03-09 | 1991-02-28 | Ant Nachrichtentech | Schaltungsanordnung zur bildung der laufenden digitalen summe fuer ein digitales datensignal. |
EP0176685A3 (de) * | 1984-09-22 | 1988-08-03 | ANT Nachrichtentechnik GmbH | Verfahren zum Ermitteln der laufenden digitalen Summe eines seriellen Datensignales |
US4617553A (en) * | 1985-08-12 | 1986-10-14 | Harris Corporation | Enhanced Miller code |
JPH0233330Y2 (de) * | 1986-05-15 | 1990-09-07 | ||
JPH0244583A (ja) * | 1988-08-05 | 1990-02-14 | Toshiba Corp | データ伝送装置 |
US5151699A (en) * | 1990-09-05 | 1992-09-29 | Pioneer Electronic Corporation | Data converting apparatus |
US5390195A (en) * | 1992-04-03 | 1995-02-14 | Ampex Corporation | Miller-squared decoder with erasure flag output |
US5353170A (en) * | 1993-05-19 | 1994-10-04 | International Business Machines Corporation | Error recovery data storage system and method with two position read verification |
US6246346B1 (en) * | 1997-10-24 | 2001-06-12 | Western Digital Corporation | Storage system employing high-rate code with constraint on run length between occurrences of an influential pattern |
US6437710B1 (en) | 2000-11-10 | 2002-08-20 | Oasis Design, Inc. | Encoder within a communication system that avoids encoded DC accumulation and can use coding violations to synchronize a decoder and detect transmission errors |
DE10214188B4 (de) * | 2002-03-28 | 2005-08-25 | Siemens Ag | Verfahren zur gesicherten Übertragung von Daten, insbesondere zur Übertragung über eine Luftschnittstelle |
US7443781B2 (en) | 2004-07-29 | 2008-10-28 | Hewlett-Packard Development Company, L.P. | Reducing variations in density of perturbations on a storage medium |
US7164371B2 (en) * | 2004-07-30 | 2007-01-16 | Hitachi Global Storage Technologies Netherlands B.V. | Method and apparatus for data coding for high density recording channels exhibiting low frequency contents |
US20080198923A1 (en) * | 2007-01-05 | 2008-08-21 | Gramelspacher Michael S | Content signal modulation and decoding |
US8775707B2 (en) | 2010-12-02 | 2014-07-08 | Blackberry Limited | Single wire bus system |
US9479275B2 (en) | 2012-06-01 | 2016-10-25 | Blackberry Limited | Multiformat digital audio interface |
US9336885B1 (en) * | 2012-06-01 | 2016-05-10 | Sk Hynix Memory Solutions Inc. | Reading and writing to NAND flash memories using charge constrained codes |
EP2856690B1 (de) | 2012-06-01 | 2020-12-02 | BlackBerry Limited | Universelle synchronisationsmaschine auf der basis von probabilistischen verfahren zur blockierungsgewährleistung in mehrformatigen audiosystemen |
US9461812B2 (en) | 2013-03-04 | 2016-10-04 | Blackberry Limited | Increased bandwidth encoding scheme |
US9473876B2 (en) | 2014-03-31 | 2016-10-18 | Blackberry Limited | Method and system for tunneling messages between two or more devices using different communication protocols |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3226685A (en) * | 1961-06-02 | 1965-12-28 | Potter Instrument Co Inc | Digital recording systems utilizing ternary, n bit binary and other self-clocking forms |
US3374475A (en) * | 1965-05-24 | 1968-03-19 | Potter Instrument Co Inc | High density recording system |
US3414894A (en) * | 1965-06-29 | 1968-12-03 | Rca Corp | Magnetic recording and reproducing of digital information |
US3422425A (en) * | 1965-06-29 | 1969-01-14 | Rca Corp | Conversion from nrz code to selfclocking code |
US3631429A (en) * | 1968-11-19 | 1971-12-28 | Pacific Micronetics Inc | System for reproducibly storing digital data |
US3631463A (en) * | 1969-03-10 | 1971-12-28 | Sperry Rand Corp | Self-clocked encoding scheme |
US3623041A (en) * | 1969-07-22 | 1971-11-23 | Ibm | Method and apparatus for encoding and decoding digital data |
US3618044A (en) * | 1969-11-14 | 1971-11-02 | Gen Dynamics Corp | Information-handling system especially for magnetic recording and reproducing of digital data |
-
1972
- 1972-12-26 US US00317980A patent/US3810111A/en not_active Expired - Lifetime
-
1973
- 1973-10-10 GB GB4719673A patent/GB1440106A/en not_active Expired
- 1973-11-15 JP JP12783373A patent/JPS571044B2/ja not_active Expired
- 1973-11-19 CA CA186,115A patent/CA1007376A/en not_active Expired
- 1973-11-28 IT IT41023/73A patent/IT1001104B/it active
- 1973-12-11 FR FR7345373A patent/FR2211816B1/fr not_active Expired
- 1973-12-22 DE DE2364212A patent/DE2364212C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS571044B2 (de) | 1982-01-09 |
US3810111A (en) | 1974-05-07 |
FR2211816A1 (de) | 1974-07-19 |
JPS4991733A (de) | 1974-09-02 |
FR2211816B1 (de) | 1976-04-30 |
DE2364212B2 (de) | 1981-01-08 |
CA1007376A (en) | 1977-03-22 |
IT1001104B (it) | 1976-04-20 |
GB1440106A (en) | 1976-06-23 |
DE2364212A1 (de) | 1974-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2364212C3 (de) | Schaltungsanordnung zur Codierung von Binärziffern | |
DE2227148C3 (de) | Schaltungsanordnung zur Umsetzung digitaler Daten | |
DE2540472C3 (de) | Verfahren und Schaltungsanordnungen zur Codierung binärer Daten unter Anwendung eines abgewandelten Null-Modulationscodes | |
DE2659200C2 (de) | Prüfanordnung für einen Fehlererkennungskreis in einer Datenverarbeitungsschaltung | |
CH642795A5 (de) | Signal-verarbeitungseinrichtung fuer daten im miller-kode. | |
DE2508706A1 (de) | Codieren und decodieren mit einem code variierbarer wortlaenge und gegebenem bitzahlverhaeltnis | |
DE2427463C3 (de) | ||
DE2608902B2 (de) | Code-Wandler-Vorrichtung | |
DE2618031A1 (de) | Decodierschaltung | |
CH656760A5 (de) | Verfahren und anordnung zur sicherstellung der start-synchronisation eines aus bit-impulsfolgen bestehenden telegramms innerhalb eines empfaengers. | |
DE2460979A1 (de) | Verfahren und schaltungsanordnung zur kompensation von impulsverschiebungen bei der magnetischen signalaufzeichnung | |
DE2320422A1 (de) | Verfahren zur fehlererkennung | |
DE2530404A1 (de) | Fehlerkorrektur von seriell aufgezeichneten daten mit hilfe eines unterfeld-codes | |
DE2608435A1 (de) | Vorrichtung zur fehlererkennung und fehlerkorrektur in digitalen datenverarbeitungsanlagen | |
DE1437367B2 (de) | Schaltungsanordnung zum umwandeln binaerer impulssignale in solche mit zumindest dreimoeglichen pegeln derart dass der gleichstrompegel des resultierenden signales null ist | |
DE1925869A1 (de) | Verfahren und Anordnung zur selbsttaktierten Aufzeichnung bzw. UEbertragung von binaer kodierten Informationen | |
DE2428040A1 (de) | Codierschaltung | |
DE2235802C2 (de) | Verfahren und Einrichtung zur Prüfung nichtlinearer Schaltkreise | |
DE3407832A1 (de) | Verfahren zum kodieren und dekodieren binaerer daten | |
DE2822573C3 (de) | Verfahren zur Decodierung strichcodierter Daten | |
DE2457435A1 (de) | Schaltung zur wiedergewinnung von daten aus einem daten- und taktsignale enthaltenden signalzug | |
DE2138877A1 (de) | Schaltungsanordnung zur Wiedergewin nung von Informationsworten, die auf einem magnetischen Aufzeichnungsmedium redundant aufgezeichnet sind | |
DE2554025B2 (de) | Einsen-Einfügung in Impulsübertragungsanlagen | |
DE2524129C3 (de) | Zeitsteuereinheit für die Steuerung logischer Schaltungen | |
DE2729705A1 (de) | Verfahren zur reduzierung unauffindbarer fehler beim lesen magnetischer baender sowie detektor zur durchfuehrung des verfahrens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |