DE2455819B2

DE2455819B2 - Vorrichtung zur eingabe von daten in eine schaltung mittels einer tastatur

Info

Publication number: DE2455819B2
Application number: DE19742455819
Authority: DE
Inventors: Isao Kyoto; Nagano Akira Nagaokakyo; Urasaki Kazuaki Muko; Kyoto; Hatano (Japan)
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1973-11-30
Filing date: 1974-11-26
Publication date: 1977-02-10
Also published as: JPS5086929A; GB1486329A; FR2253238A1; DE2455819A1; CA1042810A; FR2253238B1; US4051471A

Description

Die Erfindung bezieht sich auf eine Vorrichtung zur Eingabe von Daten in eine Schaltung mittels einer Tastatur, mit einem Zifferntaktgenerator, der eine Mehrzahl von Zifferntaktfolgen erzeugt von denen jede aus einem periodisch auftretenden Zifferntaktsignal besteht dessen Phase von dem der anderen Zifferntaktsignalfolgen unterschiedlich ist wobei die Zifferntaktsignalfolgen über Ausgangsklemmen der Schaltung den Eingängen der Tastenschalter der Tastatur zugeführt

ss werden und die Ausgänge der Tastenschalter an eine gemeinsame Eingangsklemme der Schaltung angeschlossen sind und eine mit der gemeinsamen Eingangsklemme verbundene Empfangseinheit aufgrund eines ihr durch Betätigung eines Tastenschalters zugeführten Zifferntaktsignals die Eingabe eines der betätigten Taste entsprechenden binärcodierten Signals in eine Speichereinheit bewirkt.

Die Schaltung eines üblichen elektronischen Taschenrechners ist in der Regel als integrierte Schaltung ausgeführt. Dabei wird angestrebt die Anzahl der an der integrierten Schaltung erforderlichen Anschlußklemmen möglichst gering zu halten. Bei einer der eingangs genannten Art entsprechenden

(f

bekannten Vorrichtung (DT-OS 2111 519) enthält die Empfangseinheit eine Decodiennatrix, der sowohl die Zifferntaktsignalfolgen als auch das jeweils Ober einen Tastenschalter gelangende Zifferntaktsignal zugeführt werden und die daraufhin ein Ausgangssignal auf demjenigen ihrer Ausgänge abgibt, der der betätigten Taste entspricht Ferner enthält die Empfangseinheit eine Codiermatrix, die aus dem Ausgangssignal der Decodiermatrix das gewünschte binärcodierte Signal bildet ίο

Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung der eingangs genannten Art so auszubilden, daß der für den Ziffemtaktgenerator und die Empfangseinheit erforderliche Schaltungsaufwand verringert wird. is

Diese Aufgabe wird erfindungsgemäß dadurch gelöst daß der Zifferntaktgenerator einen Codesignalgenerator, der von einem Taktgenerator fortgeschaltet wird und daraufhin fortlaufend unterschiedliche mehrstellige binäre Codesignale erzeugt und eine Matrix aufweist deren Eingänge mit dem Ausgang des Codesignalgenerators verbunden sind und deren Ausgänge die genannten Zifferntaktsignalfolgen führen, und daß die Empfangseinheit aufgrund eines ihr durch Betätigung eines Tastenschalters zugeführ en Zifferntaktsignals die Abgabe eines entsprechenden binären Codesignals aus dem Codesignalgenerator in die Speichereinheit veranlaßt.

Bei der erfindungsgemäßen Vorrichtung ist der Codesignalgenerator sowohl an der Erzeugung der Zifferntaktsignale als auch an der Erzeugung der in die Speichereinheit zu überführenden binären Codesignale beteiligt d. h, die fortlaufende Erzeugung von binären Codesignalen zwecks Gewinnung der Zifferntaktsignalfolgen wird außerdem zur Gewinnung des aufgrund einer Tastenbetätigung jeweils der Speichereinheit zuzuführenden binären Codesignals ausgenutzt so daß eine ökonomische Ausnutzung der vorhandenen Schaltungsstufen erzielt wird.

Ausführungsbeispiele der Erfindung werden nächstehend anhand der Zeichnungen näher beschrieben.

In den Zeichnungen zeigt

F i g. 1 ein erstes Ausführungsbeispiel einer erfindungsgemäßen Vorrichtung,

F i g. 2 ein ins einzelne gehendes Schaltungsdiagramm der Vorrichtung von F i g. 1,

F i g. 2A ein Zeitdiagramm der verschiedenen in der Vorrichtung von F i g. 2 auftretenden Takt- und Zeitsteuersignale,

Fig.3 ein schematisches Diagramm tines in der Matrix von F i g. 2 enthaltenen MOSFET-Transistors,

Fig.4 ein schematisches Diagramm eines weiteren erfindungsgemäßen Ausführungsbeispiels und

Fig.5 einen Codesignalgenerator gemäß einer weiteren Ausführungsform.

Gemäß F i g. 2 sind mehrere Tastenschalter K1 bis K15 einzeln mit ihrem einen Ende mit Verbindungsleitungen /1 bis /15 verbunden, die zwischen einer Wiedergabevorrichtung 10, welche die Ausgangsinformation eines Rechners in Form von Zahlen oder Buchstaben wiedergibt, und einem Schaltungsblock 20 verlaufen, der Zifferntaktsignale für eine Zeitmultiplexsteuerung der Wiedergabevorrichtung 10 bereitstellt. Die Wiedergabevorrichtung 10 weist mehrere zur Informationswiedergabe dienende Ziffernpositionen auf, die dynamisch im Rhythmus einer Zifferntaktfolge gesteuert werden, wobei zur Aktivierung der Ziffernpositionen im Rhythmus der Zifferntaktfolge eine Zifferntreibschaltung und Schaltungsmittel vorgesehen sind, die selektiv die Information zuführen, welche in den Ziffernpositionen im Ansprechen auf die Zeitsteuening durch die Zifferntaktsignale wiedergegeben werden soll.

Ein Codesignalgenerator 21 erzeugt verschiedene Bitmuster, jeweils bestehend aus vier parallelen Bits, und zwar für jeden Bittakt im Ansprechen auf Bittaktimpulse.

Bei dieser Ausführungsform stellen vier Bitimpulse eine Ziffer dar, und 15 Ziffernsignale stellen ein Wort dar.

Ein Haltekreis 22 blendet für jede Zifferntaktzeit je ein Bitmuster aus und hält dieses. Eine Matrix 23 empfängt die Ausgangssignale des Haltekreises 22 und erzeugt die Zifferntaktsignale, die auf Leitungen 1 bis 15 über die Ausgangsklemmen Pl bis P15 in einer bestimmten Taktfolge abgegeben werden.

Die anderen Enden der Tastenschalter K1 bis K15 sind zusammengeführt um über eine Eingangsklemme 16 die Haltestufe 24 zu aktivieren. Codierte Signale, von denen jedes je einer Taste entspricht werden von dem Codesignalgenerator 21 abgegeben und über die Haltestufe 24 in einem Codespeicherregister 25 gespeichert

Durch Betätigung irgendeiner Taste während des Betriebes öffnet ein entsprechendes Zifferntaktsignal von der Matrix 23, welches auf einem entsprechenden Ausgangssignal des Codesignalgenerators 21 beruht die Haltestufe 24. Dabei wird ein codiertes Signal von dem Codesignalgenerator 21 entsprechend der gedrückten Taste in dem Codespeicherregister 25 über die Halicstufe 24 gespeichert Somit wird durch einen Satz verschiedener Bitsignalmuster, die von dem Codesignalgenerator 21 abgegeben werden, ein Satz von Zifferntaktsignalen erhalten, wobei gleichzeitig ein codiertes Signal zur Identifizierung der gedrückten Taste erhalten wird.

Gemäß Fig.2 und Fig.2A werden bei einem üblichen elektronischen Rechner zwei Serien von Taktimpulsen cp 1 und cp2 erzeugt die nicht miteinander in Phase sind, und zwar mittels eines wohl bekannten Taktsignalgenerators 30 für eine zweiphasige Arbeitsweise der Schaltung. Auf der Basis dieser Taktsignalserien cp 1 und cp 2 werden vier Sätze von Bittaktsignalen 11,12,13 und 14 von dem Generator 30 erzeugt Bei dem gezeigten Ausführungsbeispiel wird ein weiterer Satz von Taktimpulsen cp4 von dem Generator 30 erzeugt, und zwar als logisches Produkt der Taktimpulse cp 1 und des Bittaktsignals f 4.

Der Codesignalgenerator 21 innerhalb des Schaltungsblockes 20 enthält vier taktgesteuerte D-FHp-FIcps TFi, TF2, TF3 und TF4, die hintereinandergeschaltet sind, wobei die Ausgangssignale der Flip-Flops TFX und TF4 einem exklusiven NOR-Tor Gl einzeln zugeführt werden. Der Ausgang des exklusiven NOR-Tores G X wird dem Eingang des Flip-Flops TFl über ein N AN D-Tor G 2 zugeführt, wodurch ein Umlaufregister gebildet wird. Das Zeichen b in F i g. 2 bezeichnet den Basistaktimpuls cp 1, der zu jeder Bitzeit auftritt, und das Zeichen a bezeichnet den Taktimpuls cp4, der zu jeder Ziffernzeit auftritt. Die in dem Haltekreis 22 befindlichen taktgesteuerten D- Flip-Flops TF5 bis 7F8 empfangen jeweils die Ausgangssignale der Flip-Flops TF1 bis TFA. Die Flip-Flops TF5 bis TFS speichern den jeweiligen logischen Zustand der Flip-Flops TFl bis TF4, und zwar während des letzten Bittaktsignals f4 jedes der Zifferntaktsignale TX bis

TiS, um diese logischen Zustände während einer Ziffernzeit beizubehalten.

Spaltenleitungen /21 bis /28 der Matrix 23 empfangen die Ausgangssignale der Flip-Flops 7F5 bis TFS direkt bzw. in invertierter Form. Jeweils ein Ende der S Zeilenleitungen /31 bis /45, die den Leitungen /1 bis /15 jeweils zugeordnet sind, ist mit je einer der Ausgangsklemmen PX bis P15 über Inverter /Vl bis IV15 verbunden, während jeweils das andere Ende jeder Zeilenleitungen /31 bis /45 mit einer negativen Spannung - Vi, welche die logische »0« darstellt, über je einen Widerstand verbunden ist, der durch einen als Last dienenden MOS-Transistor gebildet werden kann. MOSFET-Transistoren sind an den Schnittstellen zwischen den Zeilenleitungen /31 bis /45 und den Spaltenleitungen /21 bis /28 in solcher Weise angeordnet, daß die von den Flip-Flops TF5 bis 7F8 kommenden verschiedenen Bitmuster in die einzelnen Ausgangssignale der Zifferntaktfolge umgesetzt werden, und es werden die Zifferntaktsipnale Ti bis Γ15 auf die Leitungen /1 bis /15 gegeben. MOSFET-Transistoren sind gemäß F i g. 3 geschaltet; und zwar ist die Torelektrode mit der Spaltenleitung verbunden, während die beiden übrigen Elektroden mit der Zeilenleitung bzw. mit Erde, also mit der logischen »1«, verbunden sind. Ein solcher MOSFET-Transistor ist abgeschaltet, wen die Spannung an seiner Torelektrode, also die Spannung der betreffenden Spakenleitung, 0 ist (logische »1«), und ist leitend, wenn diese Spannung den Wert - V₂ hat (logische »0«).

Ein NAND-Ausgangssignal, welches mittels MOSFET-Transistoren aus den invertierten Ausgangssignalen nur der Flip-Flops TFS bis TF7 erzeugt wird, wird dem anderen Eingang des NAN D-Tores G 2 über eine Leitung /50 zugeführt Eine gemeinsame Klemme P16 der Tastenschalter Ar 1 bis k 15 ist mit einem Flip-Flop 24a vom O-Typ und mit einer an sich bekannten Steuerungsstufe 31 zur Steuerung der Arbeitsweise der Anordnung verbunden. Das Flip-Flop 24a verzögert ein über eine gedrückte Taste zugeführtes Zifferntaktsignal während des nachfolgenden einen Zifferntaktes, um das UND-Tor G 3 in Abhängigkeit vom Austreten des Taktsignals a zu aktivieren. Ein Lesebefehlsignal von der innerhalb des Rechners befindlichen Stc-uerstufe 31 und ein Ausgangssignal des Flip-Flops TFA werden ebenfalls dem UND-Tor G 3 zugeführt Das Ausgangssignal des UND-Tores G 3 wird einem Schieberegister 25a über ein NOR-Tor G 5 zugeführt Das Schieberegister 25a ist mit vier Stufen versehen und kann ein logisches Ausgangssignal, welches es während einer Bittaktfolge von dem Flip-Flop TFA erhalten hat, während einer Ziffernzeit speichern. Das Schieberegister 25a und die NOR-Tore G 4 und G 5 stellen eine geschlossene Schleife dar, welche ein Umlaufregister, nämlich das Codespeicherregister 25 bildet Der Inhalt des Schieberegisters 25a kann dadurch gelöscht werden, daß ein Loschsignal von der Steuerstufe 31 dem NOR-Tor G 4 zugeführt wird.

Es sei anfänglicher Zustand angenommen, in dem alle Flip-Flops 7Fl bis TFA eine logische »1« aufweisen während der Erzeugung des letzten Bittaktsignals tA des Zifferntaktsignals T15. Dieser logische Zustand wird während der Zeitspanne des nächsten Zifferntaktsignals Π in jedem der Flip-Flops TFS bis TFS des Haltekreises 22 aufrechterhalten. Während dieser Halteperiode des Zifferntaktsignals Ti sind zunächst die Spaltenleitungen /21, /23, /25 und /27 auf OVoIt (logische »1«), und somit sind alle MOSFET-Transistoren der Zeilenleitung /31 abgeschaltet, so daß die Zeilenleitung /31 auf - V_t Volt (logische »0«) gehalten wird. Dementsprechend führt die Leitung /1 eine logische»!«.

Andererseits tendiert zwar die Zeilenleitung /32 dazu, auf - Vi Volt zu bleiben, da die an den Schnittstellen zwischen den Spaltenleitungen /21 und /25 und der Zeilenleitung /32 vorgesehenen MOSFET-Transistoren zu dieser Zeit abgeschaltet sind; die an den Schnittstellen der Spaltenleitungen /24 und /28 und der Zeilenleitung /32 vorgesehenen MOSFET-Transistoren sind jedoch zu dieser Zeit elektrisch leitend, so daß die Zeilenleitung /32 aufgrund des Widerstandes R auf das Potential 0 Volt (logische »1«) getrieben wird. Dementsprechend führt die Leitung /2 eine logische »0«. In ähnlicher Weise ergibt sich für die Leitungen /3 bis /13 jeweils eine logische »0«. Semit erhält nur die Leitung /1 eine logische »1«, und zwar während der Zeitspanne des Zifferntaktsignals Ti.

Während des Zifferntaktsignals Π führen die Spaltenleitungen / 22. / 24, / 26 und / 28 eine lor^sche »0«, und somit erhält die Leitung /50 eine logische »1«. Zur Zeit der Erzeugung des Bittaktsignals il ist das Ausgangssignal des exklusiven NOR-Tores Gl eine logische »1«, und dementsprechend erzeugt das NAND-Tor G 2 eine logische »0«. Die Flip-Flops TFi bis TFA erhalten somit das Bitmuster »Olli«. Zur Zeit der Erzeugung des Bittaktsignals r2 ist das Ausgangssignal des exklusiven NOR-Tores G1 eine logische »0«. Daher wird der Ausgang des NAND-Tores G 2 eine logische »1«, und dementsprechend erhalten die Flip-flops 7Fl bis 7F4 das Bitmuster »1011«. Eine Übersicht über diese Arbeitsweise gibt die folgende Tabelle, wobei der logische Zustand der Zäferataktsignale Γ5 bis Γ15 jeweäs nur Kr den Bittakt tA

Ziffern-	Bittakt	FSp-E	7F2	TF3	7F4	Flip-Flop des	7F6	Haltckreises 22	7F8
taktsignal	signal	bps des	1	!	1		0		1
			1	1	¹I	7F5		7F7
TtS	f4	Codesignalgenerators 21	0 1	1 0	i	0	1	0	1
		3Fl	0	1	0)
Ti	\tl ji3	1	1	0	1 j	1		1
	Im	0	1 0	1 1	0 1		0		0
	rri	1 ©	0	0	.1J
Tl	Γ³	1			1	1
	U4	1
0 0
1

lie
er,
alt
:n,
m

es
er
st
)it
οίε
jn ie

Γ:
in it

Fortsetzung

Ziffern- Bittakt- Flip-Flops des

taktsignal signal Codesignalgenerators

TFi TFt TFi TF4 Flip-Flop des Haltekreises 22 TFS TF6 TFl TFS

73

74

75

76

77

78

T9

TiO

TU

712

T13

714

T15

f4
f4
i4
f4
f4
f4
t4
t4
f4
f4

0	1	0	>	1	0	0	1
0 0	0 0	1 0	oJ
1	0	0
1	1	0	■	1	0	0	0
1 1	1 1	1 1	lJ
0	1	1	M	0	1	1	1
1 1	0 1	1 0	0	1	1	0	1
0	1	0	, 0	0	1	0	0
1	1	0	1	1	1	0	0
1	0	1	0	1	0	1	1
0	1	1	0	0	1	1	0
0	0	1	0	0	0	1	0
1	1	1	1	1	1	1	0
0	1	O	1	0	1	0	1
0	0	1	1	0	0	1	1
0	0	0	1	0	0	0	1
1	1	1

Gemäß der obigen Tabelle trägt während des Bittaktsignals f4 des Zifferntaktsignals Γ1 das Bitmuster des Codesignalgenerators 21 »1010«, so daß dieses Bitmuster »1010« in dem Haltekreis 22 für die Dauer des Zifferntaktsignals T2 gespeichert wird. Man sieht, daß das Ausgangssignal des Flip-Flops 7F4, welches dem UND-Tor G 3 zugeführt wird, während der Bittaktfolge des Zifferntaktsignals Tl »1110« beträgt und während der Bittaktfolge des Zifferntaktsignals Γ2 »1011« beträgt

Es sei nun ein Fall angenommen, bei dem die dem Tastenschalter k 1 zugeordnete Taste niedergedrückt worden ist; das Zifferntaktsignal 71 wird in dem Flip-Flop 24a über den Tastenschalter k 1 während der Dauer des nächstfolgenden Zifferntaktsignals Γ2 gehalten, wodurch das UND-Tor G 3 entsprechend aktiviert wird. Während der Dauer des Zifferntaktsignals Γ2 wird das Bitmuster »1011« in Form einer Bittaktfolge von dem Flip-Flop 7F4 zugeführt Dieses logische Zustandsmuster wird durch das UND-Tor G 3 und das NOR-Tor G 5 invertiert und in dem Schieberegister 25a als Bitmuster gespeichert Das somit in dem Schieberegister 25a gespeicherte Bitmuster »0100« ^uennzeichnet eindeutig die Betätigung des Tastenschalters A1.

Nimmt man an, daß der Tastenschalter k 2 betätigt worden ist, so wird in ähnlicher Weise das von dem Flip-Flop 7F4 abgegebene logische Zustandsmuster »0010« in invertierter Form, nämlich als »1 lOi« in dem Schieberegister 25a gespeichert, und zwar als Bittaktfolge während der Dauer des Zifferntaktsignals TX und damit wird die Betätigung des Tastenschalters *2 eindeutig identifiziert

Bei dem Ausführungsbeispiel von Fig.2 kann die Anzahl der Tasten höchstens gleich der Anzahl der

Wiedergabeeinheiten sein. Wenn mehr Tasten erforder-

lieh sind, werden die Tasten in eine erste Gruppe und

eine zweite Gruppe gemäß Fig.4 unterteilt Die

gedrückte Taste kann aufgrund des gemeinsamen

Ausgangssignals jeder Gruppe identifiziert werden. Das gemeinsame Ausgangssignal jeder Tastengruppe

100 bzw. 200 wird in das Z>Typ-FHp-Fk>p 24a bzw. 246 für eine Ziffernzeit über die Eingangsklemme P16 bzw. P17 eingespeichert Dieses eingespeicherte Signal wird dem UND-Tor G 3 über das ODER-Tor G 6 zugeführt. Das in das Flip-Flop 24fc eingespeicherte Signal wird

ferner dem einen Eingang des UND-Tores G 7 zugeführt Das Ausgangssignal des UND-Tores G 7 setzt ein Flip-Flop F. Ein Löschsignal löscht das Flip-Flop F. Ein Gesetzt-Ausgangssignal Q des Flip-Flops F zeigt daß einer der Tastenschalter K 21 bis

K 35, die in der zweiten Tastengruppe 200 enthalten

sind, gedrückt worden ist Die übrige Schaltung ist im

wesentlichen dieselbe wie die des Ausführungsbeispiels

der F i g. 2.

Es sei angenommen, daß der Tastenschalter KX

während des Betriebes betätigt worden ist so daß da; Zifferntaktsignal 71 in dem Flip-Flop 24a über der Tastenschalter K1 gespeichert worden ist Da! gespeicherte Signal aktiviert das UND-Tor G; während des Zifferntaktsignals 72. Das Bitmuste

»1011«, welches von dem Flip-Flop 7F4 in Form eine Bittaktfolge während der Dauer des Zifferntaktsignal 72 erhalten wird, wird dem Codespeicherregister 2 über das UND-Tor G 3 zugeführt Ein ähnliche Vorgang spielt sich ab, wenn andere Tasten K 2 bis K i

innerhalb der ersten Tastengruppe 100 betätigt werden

Es sei angenommen, daß der Tastenschalter Kl

innerhalb der zweiten Tastengruppe 280 betätig

worden ist so daß das Zifferntaktsignal 71 in dei

609 586'?

Flip-Flop 246 über den Tastenschalter K 21 und die Eingangsklemme P17 für die Dauer des nächstfolgenden Zifferntaktsignals T2 gespeichert wird. Das so im Flip-Flop 246 gespeicherte Signal aktiviert das UND-Tor G3 über das ODER-Tor G6. Das logische Zustandsmuster »1011«, welches von dem Flip-Flop TF 4 in Form einer Bittaktfolge während der Dauer des Zifferntaktsignals T2 erhalten wird, wird dem Codespeicherregister 25 über das UND-Tor G 3 zugeführt Zur selben Zeit setzt das Ausgangssignal des Flip-Flops 246 das Flip-Flop F über das UND-Tor GT. Das

10

Gesetzt-Ausgangssignal Q des Flip-Flops F zeigt, daß einer der Tastenschalter der zweiten Tastengruppe 200 betätigt worden ist.

Gemäß F i g. 5 kann anstelle des Umlaufregisters des Codesignalgenerators 21 ein Zähler vom sequentiellen Typ verwendet werden. Bei diesem Zähler vom sequentiellen Typ bilden die Flip-Flops TF9 bis TF12 und der Addierer ADD eine geschlossene Schleife und können somit ein Bitmuster bereitstellen, wie das für den Codesignalgenerator 21 der Fig.2 beschrieben wurde.

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche:

• 1. Vorrichtung zur Eingabe von Daten in eine Schaltung mittels einer Tastatur, mit einem Zifferntaktgenerator, der eine Mehrzahl von Ziff erataktfolgen erzeugt, von denen jede aus einem periodisch auftretenden Zifferntaktsignal besteht, dessen Phase von dem der anderen Ziff erntaktsignalfolgen unter· schiedlich ist wobei die Ziff erntaktsignalfolgen über Ausgangsklemmen der Schaltung den Eingängen der Tastenschalter der Tastatur zugeführt werden und die Ausgänge der Tastenschalter an eine gemeinsame Eingangsklemme der Schaltung angeschlossen sind und eine mit der gemeinsamen Eingangsklemme verbundene Empfangseinheit aufgrund eiiies ihr durch Betätigung eines Tastenschalters zugeführten Zifferntaktsignals die Eingabe eines der betätigten Taste entsprechenden binär kodierten Signals in eine Speichereinheit bewirkt, dadurch gekennzeichnet, daß der Zifferntaktgenerator einen Codesignalgenerator (21), der von einem Taktgenerator (30) fortgeschaltet wird und daraufhin fortlaufend unterschiedliche mehrstellige binäre Codesignale erzeugt und eine Matrix (23) aufweist deren Eingänge mit dem Ausgang des Codesignalgenerators (21) verbunden sind und deren Ausgänge die genannten Zifferntaktsignalfolgen führen, und daß die Empfangseinheit (24) aufgrund eines ihr durch Betätigung eines Tastenschalters (K X ... KX5) zugeführten Zifferntaktsignals (TX ... Γ15) die Abgabe eines entsprechenden binären Codesignals aus dem Codesignalgenerator (21) in die Speichereinheit (25) veranlaßt
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet daß der Codesignalgenerator (21) ein Schieberegister (TFX ... TFA)enthält welches eine mit der Stellenanzahl der der Matrix (23) zuzuführenden Codesignale übereinstimmende Anzahl von Speichereinheiten aufweist und von den von dem Taktgenerator (30) erzeugten Taktimpulsen (b) fortgeschaltet wird, und daß eine mit dem Ausgang mindestens einer (TFX, TFA) der Speichereinheiten verbundene Torschaltung (GX, G 2) mit dem Eingang einer vorbestimmten (TFX) der Speichereinheiten zwecks Änderung des logischen Zustandes derselben verbunden ist.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Ausgang jeder Speichereinheit (TFX ... TFA) des Schieberegisters mit dem zugeordneten Eingang der Matrix (23) über je eine Speichereinheit (TF5 ... TFS) eines Haltekreises (22) verbunden ist und eine Übertragung des jeweiligen Inhalts des Schieberegisters in den Haltekreis (22) nur einma' (a) während jeder durch eine vorbestimmte Anzahl (vier) von Taktimpulsen (/^definierten Zifferneinheit (TX...TX5) erfolgt
4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet daß die genannte Torschaltung eine NOR-Stufe (G X) enthält deren beide Eingänge mit den Ausgängen der ersten und der letzten Speichereinheit (TFX bzw. TFA) des Schieberegisters verbunden sind und deren Ausgang mit dem einen Eingang einer NAND-Stufe (G2) verbunden ist, deren anderer Eingang mit einer an die Ausgänge der drei ersten Speichereinheiten (TF5-TF7) des Haltekreises (22) angeschlossenen ODER-Stufe verbunden ist und deren Ausgang mit der ersten

Speichereinbeit (TFX) des Schieberegisters Verbundes ist
5. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Torschaltung zum Ändern des logischen Zustandes der vorbestimmten Speichmeinheh (TF9) aus einem Addierer (ADD) besteht, der im Ansprechen auf einen pro vorbestimmte Anzahl von Taktimpulsen φ/je einmal auftretenden Bittaktimpuls (ti) eine Summe des genannten Bittaktimpulses (ti) und des Ausgangssignals des Schieberegisters (TF9 ... TF12) dem Eingang (TF9) des Schieberegisters zuführt
6. Vorrichtung nach einem der Ansprüche 2—5, dadurch gekennzeichnet daß die genannte Empfangseinheit (24) eine Torschaltung (G 3) aufweist die im Ansprechen au! das jeweils durch Betätigung eines Tastenschalters (Ki ... K15) ausgewählte Zifferntaktsignal (Tl ... T15) ein binär kodiertes Signal aus dem Schieberegister (TFl ... TFA) zu einem Umlaufregister (25a, G 4, G 5) durchläßt
7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet daß die vorgenannte Torschaltung (G 3) mit dem Ausgang einer vorbestimmten Speichereinheit (TFA) des Schieberegisters (TFi ... TF4) verbunden ist und im Ansprechen auf das ausgewählte Z^:fferntaktsignal (TX ... TlS) die während des nachfolgenden Zifferntaktes von der genannten Speichereinheit (TFA) abgegebenen Ausgangssignale zu dem Umlauf register (25a, G 4. G 5) durchläßt
8. Vorrichtung nach einem der vorangehenden Ansprüche, wobei die Tastenschalter in mindestens zwei je an eine gemeinsame Eingangsklemme der Schaltung angeschlossene Gruppen unterteilt sind und die Tastenschalter jeder Gruppe den Zifferntaktsignalfolgen einzeln zugeordnet sind, dadurch gekennzeichnet daß mit mindestens einer (P 17) der Eingangsklemmen (P 16, P17) ein Flipflop (F) verbunden ist dessen Zustand anzeigt ob der betätigte Tastenschalter (KX ... K35) iu der der Eingangsklemme (P 17) zugeordneten Gruppe gehört oder nicht