DE2512737C2 - Halbleiterbauelement mit einer integrierten Logikschaltung - Google Patents

Halbleiterbauelement mit einer integrierten Logikschaltung

Info

Publication number
DE2512737C2
DE2512737C2 DE2512737A DE2512737A DE2512737C2 DE 2512737 C2 DE2512737 C2 DE 2512737C2 DE 2512737 A DE2512737 A DE 2512737A DE 2512737 A DE2512737 A DE 2512737A DE 2512737 C2 DE2512737 C2 DE 2512737C2
Authority
DE
Germany
Prior art keywords
zone
semiconductor
source transistor
base
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2512737A
Other languages
English (en)
Other versions
DE2512737A1 (de
Inventor
Lewis Keith San Jose Calif. Russell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIGNETICS CORP 94086 SUNNYVALE CALIF US
Original Assignee
SIGNETICS CORP 94086 SUNNYVALE CALIF US
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIGNETICS CORP 94086 SUNNYVALE CALIF US filed Critical SIGNETICS CORP 94086 SUNNYVALE CALIF US
Publication of DE2512737A1 publication Critical patent/DE2512737A1/de
Application granted granted Critical
Publication of DE2512737C2 publication Critical patent/DE2512737C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0828—Combination of direct and inverse vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H01L27/0237—Integrated injection logic structures [I2L] using vertical injector structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/087—I2L integrated injection logic

Description

Die Erfindung betrifft ein Halbleiterbauelement mit einer integrierten Logikschaltürig entsprechend dem Oberbegriff des Anspruchs 1.
Ein Halbleiterbauelement dieser Art ist aus »Philips Techn. Rundschau«, 33 £1973/74) 3,82—91, bekannt ;
Bekannte Ausführungen integrierter Injektionslogikschaltungen hoher Packungsdichte aus bipolaren Transistoren weisen im allgemeinen eine PNP-Lateraltransi-.. stor-Strbmquelle niedrigein Stromverstärkungsgrades auf, in der Leckströme auftreten, so daß in der üblichen Schaltung zwischen Spannungsquelle und Masse eine Leistungsaufnahme erfolgt. Aus diesem Grunde besteht ein Bedarf an einer integrierten Hochieistungs-Injektionslogikschaltung, die mit geringer Leistungsaufnahme arbeitet
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement der eingangs genannten Art so auszugestalten, daß es eine möglichst geringe Leistungsaufnahme aufweist, ohne daß die Schaltgeschwindigkeit wesentlich verringert wird und dabei zugleich eine hohe Packungsdichte möglich ist
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst
Mit der Erfindung wird erreicht, daß das Bauelement eine höhere Leistung aufweist und sich für integrierte Injektionslogikschaltungen verwenden läßt, die mit geringerer Leistung betrieben werden. Das Bauelement ist insbesondere für Logikschaltungen hoher Packungsdichte geeignet, weiche unit verhältnismäßig hoher Arbeitsgeschwindigkeit und wesentlich verringerter Leistung betrieben werden.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Die Erfindung wird im nachfolgenden anhand von in den Zeichnungen dargestellten Ausführungsbeispielen näher erläutert
Fig. IA ist ein Querschnitt durch ein Halbleiterbauelement.
Fig. IB ist eine elektrische Ersatzschaltung für das Bauelement von F i g. 1A.
Fig.2A ist ebenfalls ein Querschnitt durch ein Halbleiterbauelement.
Fig.2B ist das elektrische Ersatzschaltbild für das Bauelement von F i g. 2A.
Fig.3 ist ein Querschnitt durch eine Ausführungsform eines Halbleiterbauelements mit V-förmiger Isolationsnut.
F i g. 3A ist ein Querschnitt durch eine Ausführungsform eines Halbleiterbauelements mit V-nutförmigem Quellentransistor und Isolation.
Fig.4A=G veranschaulichen die beiden unterschiedlichen Herstellungsgänge bei der Herstellung der Bauelemente nach den F i g. 3 und 3A.
Fig.5A—H veranschaulichen die Herstellungsgänge bei der Herstellung eines Halbleiterbauelements mit V-förmiger Nut und Schottky-Kontaktkollektorzonen.
Fig.6A—6C sind jeweils eine Draufsicht, ein Querschnitt und ein Ersatzschaltbild eines abgeänderten
Halbleiterbauelements.
Die in den Zeichnungen dargestellten Halbleiterbauelemente sind für Trägerinjektion in logischen Schaltvorgängen geeignet. Die Bauelemente integrieren und weisen einen Mehrfachkollektor- und Schalttransistor, sowie einen Quellentransistor für induzierte Träger auf. Lm Gegensatz zu herkömmlichen Transistoren, bei denen ein unterster Bereich der auch als Substrat bezeichneten Unterlage als Kollektorzone benutzt wird, befinden sich beim erfindungsgemäßen Bauelement die Kollektorzonen in den obersten Bereichen der Unterlage, so daß man von einem »Obenkollektora-Bauelement sprechen kann.
Der Quellentransistör. weist einen verhältnismäßig hohen Verstärkungsgrad auf und ist in der Lage, Träger unter hohem Wirkungsgrad in die Bastszone des Schalttransistors zu injizieren. Der Quellentransistorstromvergtärkungsgrad ist bei der hier betrachteten Ausführungsfonn verhältnismäßig hoch, wobei die 0-Werte zwischen 40 und 250 betragen können. Vermittels einer Speisespannung zwischen 0,6 und 0,8 Volt werden Logikpegel von angenähert 0,7 bzw. 0,02 Volt erhalten. Zur Anpassung der Logiicpegel an TTL-, MOS- oder CML-Logikpegel können herkömmliche Ausgangsbauelemsnte eingesetzt werden.
F i g. 1A zeigt ein der Erläuterung des Ladungsträgerinjektionsmechamsmi"! dienendes Halbleiterbauelement Eine N+-Unterl3ge 11 weist auf ihrer Hauptfläche 12 eine P-Schicht 13 auf, die wiederum eine im wesentlichen zur Hauptfläche 12 parallele, planare Oberfläche 14 aufweist Ein N+-Isolationsring 16 erstreckt sich von der planaren Oberfläche 14 durch die Schicht 13 hindurch bis in Berührung mit der Hauptfläche 12 und gibt daher eine isolierte P-Zone 17 vor. In der P-Zone 17 sind in einem gegenseitigen Abstand M-Zonen 18,21 und 22 ausgebildet, weiche bis zur Oberfläche 14 reichen, wobei ein Teil der Zone 18 den Isolationsring 16 überlagert und somit mit diesem in Kontakt steht Eine P-Zone 19 ist ganz innerhalb der N-Zone 18 ausgebildet und reicht bis zur Oberfläche 14. N+-Kontaktzonen 23 und 24 sind innerhalb der N-Zonen 21 und 22 ausgebildet, ebenfalls zur Oberfläche 14 geführt und bilden Kontakte für die N-Zonen 21 und 22. Eine in einem bestimmten Muster auf der Oberfläche 14 ausgebildete Metallschicht bildet Metallkontakte 26, 27 und 28 für die freiliegenden Teile der Zonen. Außerdem sind Metallkontakte an den freiliegenden Stellen der N+-Kontaktzonen 23 und 24 ausgebildet
In Fig. IB ist das Ersatzschaltbild für das Halbleiterbauelement von Fig. lA dargestellt, wobei die mit einem Beistrich versehenen gleichen Bezugszeichen jeweils die elektrischen Schaltungsäquivalente für das Bauelement von Fig. IA bezeichnen. So entspricht beispielsweise die Unterlage 11 einem Teil 11' eines Schaltungselements im Ersatzschaltbild.
Vor Beschreibung der einzelnen Ausführungsformen des Halbleiterbauelements sei hier kurz auf den Injektionslogikmechanismus anhand des in den Fi g. 1A und IB dargestellten Bauelements eingegangen. Der PNP-Quellentransistor umfaßt die P-Emitterzone 19, die N-Basiszone 18 und die P-Zone 17, welche als Kollektor dient. Der zugeordnete Schalttransistor besteht aus der N+-Unterlage 11 als Emitter, der P-Zone 17 als Basis (welche mit dem Kollektor des Quellentransistor» integral ist) und den N-Zonen 21 und 22 als Mehrfachkollektoren.
Wenn eine typischerweise zwischen 0,6 und 0,8
liefernde Spannungsquelle mit den Klemmen. +Vund Masse des Bauelements der Fig. IA und IB verbunden wird, fließt ein verhältnismäßig schwacher Basisstrom zwischen den Emitter-Basis-Zonen 19 und 18 und führt aufgrund des ^verhältnismäßig hohen Stromverstärkungsgrades des Quellentransistors zur Injektion einer großen Anzahl von Trägern in die Zone 17. Obgleich einige Träger zur Emitterzone 11 abwandern, werden die meisten Träger zum Betrieb des Schalttransistors in die Basis 17 injiziert Das Verhältnis an Trägern, die aktiv in den Basisbereich des Schalttransistors 17 injiziert werden, zu den wenigen, direkt in den Emitter 11 injizierten Trägern entspricht in etwa dem ß-Wert des PNP-Quellentransistors. Mit anderen Worten, bei einem ß- Wert 100 wird auf 100 aktiv in den Basisbereich des Schalttransistors injizierte Träger jeweils nur ein Träger in den Emitter 11 injiziert Mit dieser hochwirksamen Quelle injizierter Träger ;spricht der Schalttransistor auf Logikpegeleingänge (die im Ersatzschaltbild durch eine zusätzliche Stromquelle dargestellt werden können) in der Eingangsle/'vng IN (EIN) an, weiche mit der P-Zone 17 verbunden ist. 7ur Ausbildung einer logischen UND-Funktion sind beispielsweise die Kollektor-Kontaktzonen 24 (Ci) mehrerer Halbleiterbauelemente nach den Fig. IA und IB in Parallelschaltung mit der Eingangsleitung IN und damit mit dem Kontakt 27 verbunden. Dieser liegt am Basiseingang einer nachgeschalteten, in gleicher Weise ausgebildeten Inverterstufe. Jede Kollektorzone 22 ist über den Kontakt 24 mit nur einem nachgeschalteien Invertereingang verbunden und muß in der Lage sein, ihren Speisestrom abzuleiten. Daher muß der Stromverstärkungsgrad oder der Betawert des in den F i g. 1A und 1B dargestellten Halbleiterbauelements größer sein als 1. Die Ansprechgeschwindigkeit des Schalttransistors hängt natürlich zu einem bestimmten Maße von dem Pegel an Trägern ab, die in den als Basis des Schalttransistors verwendeten Teil der Zone 17 injiziert werden.
Herkömmliche laterale PNP-Transjstorstromquellen mit niedrigen ß-Werten von nur 4 bis 6 können zwar noch. Injektion aufweisen, wobei jedoch der Gesamtwirkungsgrad des Halbleiterbauelements leidet Für das Halbleiterbauelement der Fig. IA und fB ist der PNP-Quellentransistorstromverstärkungsgrad maßgeblich für den Leistungswirkungsgrad. In der Praxis kommt es vor, daß die Arbeitsgeschwindigkeit des Schalttransistors nicht immer das vordringlichste Kriterium bei Auslegung des Transistors ist Bei mittlerem Stromverstärkungsgrad des Schalttransistors kann ein ziemlich hoher Stromverstärkungsgrad des Quellentransistors erforderlich sein, um die bei extrem niedrigen Leistungen erforderliche hohe Leistungswirksarakeh zu erzielen. Mit den hier beschriebenen und dargestellten Halbleiterbauelementen lassen sich hohe Quellentransistör-^Werte zwischen 40 uno 250 erzielen, wobei ggf. eine Verringerung der Arbeitsgeschwindigkeit der Schaltelemente in Kauf genommen werden muß, um für das ganze Halbleiterbauelement eine hohe Leistungswirksamkeit zu erzielen.
Das in Fig,2A dargestellte Halbleiterbauelement zeigt, daß auch ein Ladungsträgerinjektionsbauelement des zu dem in F i g. 1 dargestellten Bauelement komplementären Typs möglich ist. Es weist eine P+-Unterlage 31, eine Hauptfläche 32 auf, auf welcher eine N-Schicht 33 mit einer zur Hauptfläche 32 parallelen, planaren Oberfläche 34 ausgebildet ist. Ein P+-Isolationsring 36 erstreckt sich von der Oberfläche
34 durch die Schicht 33 hindurch bis in Kontakt mit der Hauptfläche 32 und gibt daher eine isolierte N-Zone 37 vor. In der N-Zone 37 sind in einem gegenseitigen Abstand P-Zonen 38,41 und 42 ausgebildet und bis zur Oberfläche 34 geführt, wobei ein Teil der P-Zone 38 in den Isolationsring 36 hineinreicht, diesen überlagert und somit in Kontakt mit diesem steht. Eine N+ -Zone 39 ist völlig innerhalb der P-Zone 38 ausgebildet und reicht zur Oberfläche 34. Eine gleichzeitig ausgebildete N+-Kontaktzone 43 ist in der Schicht 33 ausgebildet und reicht zur Oberfläche 34. Auf der planaren Oberfläche 34 ist in an sich bekannter Weise eine Metallschicht in einem bestimmten Muster ausgebildet und bildet Kontakte zu den an der Oberfläche 34 freiliegenden Zonen.
F i g. 2B zeigt das elektrische Ersatzschaltbild für das Halbleiterbauelement von F i g. 2A, wobei auch hier die mit einem Beistrich versehenen Zahlen entsprechende Schaltungselemente für die vorstehend beschriebenen Zonen in Fig.2Ä darstellen. Die Unterlage 31 entspricht beispielsweise dem Teil 3V eines Schaltelements, bei dem es sich um den Emitter des PNP-Bauelements von F i g. 2B handeln kann.
Das in Fig.3 dargestellte Halbleiterbauelement ist ähnlich beschaffen wie das von F i g. 2A. Es weist einen V-nutförmigen Isolationsring 58 auf, welcher dem Isolationsring 36 von F i g. 2A entspricht. Die P+-Unterlage Sl weist eine Hauptfläche 52 auf, auf welcher eine N-Schicht 53 mit einer planaren Oberfläche 54 ausgebildet ist Auf die Oberfläche 54 wird dann in üblicher Weise eine Maskierung wie z. B. eine Siliziumdioxidschicht mit Fenstern aufgebracht. Vermittels eines anisotropen Ätzmittels werden die nicht durch die Maskierung abgedeckten Bereiche der Oberfläche 54 weggeätzt, bis eine V-Nut 56 entsteht, die eine isolierte Zone 57 vorgibt. In der isolierten Zone 57 werden in einem gegenseitigen Abstand P-Zonen 59,61 und 62 ausgebildet, welche bis zur Oberfläche 54 reichen. Gleichzeitig wird in den V-Nuten 56 ein P-Isolationsring 58 ausgebildet Ein Teil der P-Zone 62 überlagert den P-Isolationsring58 an der Oberfläche 54. Als nächstes wird in der P-Zone 62 eine bis zur Oberfläche 54 reichende N+-Zone 63 ausgebildet Gleichzeitig damit wird in der isolierten Zone 57 eine bis zur Oberfläche 54 reichende N+-Zone 66 ausgebildet Anschließend wird ein metallisches Kontaktmuster auf die an der Oberfläche 54 freiliegenden Zonen aufgebracht Die Herstellung des Bauelements von F i g. 3 erfolgt in der vorstehend beschriebenen Reihenfolge. Der Aufbau kann jedoch auch dem des Bauelements von Fig. IA entsprechen, indem anstelle von N-Dotierstofren P-Dotierstoffe verwendet und N+-Kontaktzonen für die Kontakte mit den N-Zonen ausgebildet werden. Die Herstellungsschritte sind im einzelnen weiter unten anhand F i g. 4 beschrieben.
Die in F i g. 3A dargestellte Ausführungsform besteht aus einer P+-Halbleiteninterlage 71 mit einer Hauptfläche 72, auf welcher eine N-Schicht 73 mit einer zur Hauptfläche 72 parallelen, planaren Oberfläche 74 ausgebildet ist Die V-förmige Isolationsnut 76 wird durch selektives isotropes Ausätzen der planaren Oberfläche 74 hergestellt Die V-förmigen Isolationsnuten 76 gehen von der Oberfläche 74 aus, erstrecken sich durch die Schicht 73 und berühren die Unterlage 71 an der Hauptfläche 72, so daß eine isolierte N-Zone 77 gebildet ist Ir. den Wänden der V-förmigen Isoiationsnuten 76 sind V-förmige P-Zonen 78 ausgebildet, wobei ganz innerhalb der P-Zone 78 außerdem eine bis zu den freiliegenden Wänden der Isolationsnuten 76 durchgeführte N + -Zone 79 ausgebildet ist. Eine N + -Kontaktzone 83 wird gleichzeitig mit der N + -Zone 79 ausgebildet. Weiterhin werden Metallkontakte aufgebracht und an -, der freiliegenden Oberfläche 74 in Berührung mit den einzelnen Zonen, sowie mit der N + -Zone 79 gebracht.
Der Herstellungsgang für die Halbleiterbauelemente der F ig. 3 und 3A ist in den Fig. 4A-G dargestellt. Bei herkömmlicher Ausbildung einer geringdotierten
in N-Epitaxialschicht auf der hochdotierten P+-Unterlage (wie bei den Fig. IA und 2A) wird an der Grenzfläche zwischen Unterlage und Epitaxialschicht ein niedriger Dotierungsgradient erhalten. Dieser wird verursacht durch Ausdiffundieren von Dotierstoffen aus der
ii P+-Unterlage und Selbstdotieren des für die Epitaxialschicht üblicherweise verwendeten Gases. In F i g. 4A ist ein zusätzlicher Verfahrensschritt dargestellt, bei dem Akzeptorionen, im hier betrachteten Fall zur P-Leitfähigkeit führende Fremdstoffe, innerhalb einer leichtdo- tierten P-Unteriage in hoher Konzentration unter die Oberfläche implantiert werden. Wie weiter unten ausgeführt, wandert die implantierte Zone und bildet einen abrupten Übergang mit einem hohen Dotierungsgradienten. Daher zeigt das Bauelement ausgezeichnete Löcherinjektion und PNP-Emitterwirksamkeit. Ausgehend von einer P-Unterlage51 mit einer Hauptfläche 52 erfolgt an der Hauptfläche 52 eine Ionenimplantation, durch welche innerhalb der Unterlage 51 in Nähe der Hauptfiiiche 52 eine P+-Zone 51a ausgebildet wird, deren Abstand von der Hauptfläche 52 angenähert 0,5 μιη betragen kann. Dieser Verfahrensschritt dient zur Erzielung einer hohen Emitterwirksamkeit und kann in Fortfall kommen, wenn die Unterlage 51 bereits in ausreichendem Maße als Emitter oder Quelle für eine bestimmte Anwendung wirkt.
Entsprechend Fig.4B wird als nächstes auf die Hauptfläche 52 eine N-Schicht 53, beispielsweise vermittels eines herkömmlichen Epitaxialverfahrens aufgebracht Diese Schicht 53 weist eine im wesentli chen zur Hauptfläche 52 parallele, planare Oberfläche 54 auf. Dann wird eine beispielsweise aus Siliziumdioxid bestehende Maskierungsschicht 54a an der Oberfläche 54 ausgebildet und mit Fenstern versehen, durch die hindurch Bereiche der Oberfläche 54 freiliegen. Durch die Fenster wird dann ein anisotropes Ätzmittel während einer ausreichend langen Zeit zur Einwirkung gebracht, so daß V-Nuten 56 entstehen, welche von der Oberfläche 54 ausgehen und durch die Schicht 53 hindurch verlaufen, wobei der Scheitel der V-Nut 56
so innerhalb der Unterlage 51 gegen die Hauptfläche 52 stößt Der Neigungswinkel der Nutseitenwände läßt sich auf bekannte Weise vermittels des verwendeten anisotropen Ätzmittels vorgeben und kann beispielsweise in bezug auf die planare Oberfläche 54 angenähert 70° betragen.
Durch Öffnungen in der Maskierungsschicht 54a werden Teile der oberen Oberfläche 54 freigelegt In den freiliegenden Bereichen der Oberfläche 54 werden dann P-Leitfähigkeit vorgebende Dotierstoffe ausgebil-
bo det, so daß ein P-Isolationsring 58 und in gegenseitigen Abständen P-Zonen 59,61 und 62 in der Oberfläche 54 erhalten werden. Die Zone 62 überlagert dabei den Isolationsring 58 und steht mit diesem in Kontakt Aufgrund der bei der Herstellung auftretenden hohen
>i Temperaturen wandert die P+-Zone 51a durch die Oberfläche 52 hindurch.
Entsprechend Fig.4D wird ein herkömmlicher Maskierungsschritt ausgeführt, um einen Teil der
oberen Oberfläche der Zone 62 freizulegen. Durch die Maskierung hindurch wird ganz innerhalb der P-Zone 62 eine bis zur Oberfläche 54 reichende N+ -Zone 64 ausgebildet. An uieser Stelle muß darauf hingewiesen werden, daß sich die P+-Zone 51a aufgrund der Hochtemperaturbehandlung zur Grenzfläche zwischen der isolierten N-Zone 57 und der Unterlage 51 verlagert hat. >*ich Entfernen der Maskierungsschicht wird entsprechend F i g. 3 in der Oberfläche 54 der Zone 57 eine N+-Zone 66 ausgebildet. Weiterhin werden auf der Oberfläche 54 in Kontakt mit der freiliegenden oberen Oberfläche der einzelnen Zonen des Halbleiterbauelements stehende Metallkontakte ausgebildet.
Das in Fig.3A dargestellte Bauelement wird nach den in den Fig.4A und 4E-G dargestellten Verfahrensschritten hergestellt. Auch dabei kann der in Fig.4A angedeutete lonenimplantierungsschritt zur Anwendung gelangen. In einer P-Unterlage 71 mit einer KaüpiuäCiiE 72 werden P*-Leitfähigkeit vorgebende Fremdstoffe durch Ionenimplantation an der Oberfläche 72 dazu benutzt, um innerhalb der Unterlage 71 unmittelbar unterhalb der Oberfläche eine P+-Zone 71a auszubilden. Als nächstes wird beispielsweise vermittels eines herkömmlichen Epitaxialverfahrens auf der Hauptfläche 72 eine Schicht 73 mit einer zur Hauptfläche 72 parallelen, planaren Oberfläche 74 ausgebildet.
Mittels herkömmlicher Maskierungstechniken wird auf der Oberfläche 74 eine Maskierungsschicht 74a mit Öffnungen 76a hergestellt, durch welche hindurch Teile der Qjerfläche 74 freiliegen. Mit einem anisotropen Ätzmittel werden die freiliegenden Oberflächenbereiche so lange ausgeätzt, bis V-förmige Nuten 76 erhalten werden, die von der Oberfläche 74 ausgehen und sich durch die Schicht 73 hindurch bis zur Oberfläche 72 der Unterlage 71 erstrecken. Auch hier kann der Neigungswinkel der V-förmigen Nuten angenähert 70° in bezug auf die Oberflächen 74 und 72 betragen. Vermittels des Ätzverfahrens lassen sich V-förmige Nuten erhalten, deren Scheitel in die Unterlage 71 hineinreicht
Entsprechend F i g. 4F werden die V-förmigen Isolationsnuten 76 und Teile der Oberfläche 74 freigelegt, so daß in der isolierten N-Zone 77 bis zur Oberfläche 74 reichende - P-Zonen 81 und 82 ausgebildet werden können. Gleichzeitig werden in den freiliegenden Wänden der V-förmigen Isolationsnuten P-Isolationszonen 78 ausgebildet Auch hier muß wiederum darauf hingewiesen werden, daß sich die P+-Zone 71a aufgrund der Hochtemperaturbehandlung zum Grenzbereich zwischen N-Zone 77 und P-Unterlage 71 verlagert hat
Durch einen weiteren Maskierungsschritt werden dann N+-Zonen 79, beispielsweise durch Diffusion, in den Wänden der V-förmigen Isolationsnuten 76 ausgebildet Dieser Verfahrensschritt ist in Fig.4G dargestellt Die P+-Zone 71a ist in diesem Zeitpunkt über den Grenzbereich zwischen N-Zone 77 und Unterlage 71 hinweggewandert Die in Fig.3A dargestellte N+-Kontaktzone 83 wird in der freiliegenden Oberfläche 74 gleichzeitig mit den N+-Zonen 79 ausgebildet Die an der Oberfläche 74 freiliegenden Bereiche der einzelnen Zonen und die N+-Zone 79 werden dann mit Metallkontakten versehen.
Das in Fig.5A dargestellte Halbleiterbauelement weist Schottky-KontaktkoUektoren auf. Die Ersatzschaltung für dieses Bauelement ist in Fig.5B dargestellt Eine P+-Unterlage 91 weist eine Hauptfläche 92 auf, auf welcher eine N-Schicht 93 mit einer zur Hauptfläche 92 parallelen, planaren Oberfläche 94 ausgebildet ist. Ein V-nutförmiger Isolationsring % geht von der Oberfläche 94 aus, erstreckt sich durch die N-Schicht 93 und ragt mit seinem Scheitel durch die Oberfläche 92 hindurch in die Unterlage 91 hinein, j In den freiliegenden Wänden der V-Nut 96 ist eine P-Zone 98 ausgebildet, und eine N-Zone 99 ist völlig in die P-Zone 98 eingebettet und bis zu den freiliegenden Nutenwänden geführt. Gleichzeitig wird in der Zone 97 eine bis zur Oberfläche 94 durchgeführte N + -Kontakt zone 101 ausgebildet. Die Zone 97 wird mit in gegenseitigen Abständen angeordneten Schottky-Metallkontakten versehen, welche Schottky-Metallkollektoren bilden. An den Grenzflächen 104 und 107 zwischen den Metallkontakten 103 und 106 und der
r> Oberfläche 94 können Schottky-Zonen ausgebildet werden.
Die einzelnen Verfahrensschritte bei der Herstellung des Schottky-Halbleiterbauelements sind in den Fig.5C—5ü dargestellt. Wie aus Fig.5C ersichtlich, kann das Schottky-Bauelement mit einer vergrabenen P+-Zotie 91a versehen werden, um eine höhere Emitterwirksamkeit zu erzielen. Die Ausbildung dieser P+-Zone 91a erfolgt durch Ionenimplantation von P-Leitfähigkeit vorgegebenem Dotierstoff in die Unter lage 91 an der Hauptfläche 92. Entsprechend F i g. 5D wird dann eine N-Schicht 93 auf der Hauptfläche 92 ausgebildet. Die N-Schicht 93 weist eine parallel zur Hauptfläche 92 verlaufende planare Oberfläche 94 auf. Vermittels eines herkömmlichen Maskierungsschritts wie z. B. durch Ausbildung einer Siliziumdioxidschicht 94a auf der Oberfläche 94 und Ausbildung von Fenstern 96a in dieser Schicht werden Bereiche der Oberfläche 94 freigelegt. Die freigelegten Bereiche der Oberfläche 94 werden anschließend vermittels eines anisotropen
i"> Ätzmittels so lange ausgeätzt, bis von der Oberfläche 94 ausgehende und durch die Schicht 93 hindurchgehende
V-Nuten ausgebildet sind, deren Scheite· durch die Oberfläche 92 hindurch in die Unterlage 91 vorsteht Zur Ausbildung einer P-Zone 98 werden dann
entsprechend F i g. 5E P-Leitfähigkeit vorgebende Dotierstoffe in den freiliegenden Wänden der V-Nuten ausgebildet Zur Ausbildung der P-Zonen 98 kann die zum Ätzen verwendete Maskierung verwendet werden. Statt dessen kann die Ätzmaskierung auch abgelöst und
4> durch eine neue, vor Ausbildung der P-Zonen 98 auf der Oberfläche 94 aufgebrachte Maskierung ersetzt werden. An dieser Stelle sei darauf hingewiesen, daß sich die P+-Zone 91a aufgrund der Hochtemperaturbehandlung weiter verlagert und die den Obergang zwischen Zone
>o 97 und Unterlage 91 bildende Hauptfläche 92 durchsetzt hat Entsprechend F i g. 5F wird dann in der P-Zone 98 eine bis zu den freiliegenden Wänden der V-Nut durchgeführte N-Zone 99 ausgebildet Die Ausbildung dieser Zone kann durch anschließende Diffusion erfolgen, wobei die zuvor zur Ausbildung der P-Zone 98 dienende Maskierung verwendet werden kann. Auch bei dieser Hochtemperaturbehandlung verlagert sich die P+-Zone 91a wiederum und bildet nunmehr den Obergang zwischen Zone 97 und Unterlage 91.
Gleichzeitig mit der Ausbildung der Zone 99 wird in der Maskierungsschicht 96a ein Fenster ausgeschnitten. Der N+-Dotierstoff wird in die N-Zone 97 eindiffundiert und badet die bis zur Oberfläche 94 reichende Zone 101.
In einer Maskierungs- oder Passivierungsschicht werden dann entsprechend Fig.5H in gegenseitigen Abständen Fenster für Schottky-Metall-Halbleiter-Kontakte 103 und 106 ausgebildet, welche an den
Grenzflächen 104 und 107 in Kontakt mit der Zone 97 stehen. Gleichzeitig werden Metallkontakte 108 und 109 für die N+-Zonen 101 und 102 ausgebildet.
In den Fig.6A—C ist eine besondere Ausfiihrungsform der Verbindung der Basis des Quellentransistors mit dem Emitter des Schalttransistors dargestellt, die von den vorhergehenden Ausführungsformen dahingehend abweicht, daß die Zone 138 in den Fig.6A —B einen Abstand von der Isolationszone 136 aufweist, wobei zwischen der Zone 138 und der Isolationszone
136 eine Widerstandszone 14(1 ausgebildet ist. Aufgrund des gesteigerten ?iasiswidersl;ands in Kombination mit dem Quellentransistor verhältnismäßig hohen Verstärkungsgrads ist die Leistungsaufnahme noch geringer, wobei der Leckstromweg durch den Quellentransistor verringert ist. Das in Fig.6B dargestellte Halbleiterbauelement liefert hochwirksame Trägerinjektion im zugeordneten Mehrfachkollelktor-Schalttransistor. Entsprechend Fig.6A können noch zusätzliche Kollektoren vorgesehen sein.
Hierzu 4 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Halbleiterbauelement mit einer integrierten Logikschaltung, das einen Halbleiterkörper enthält mit einer Halbleitenmterlage (51) eines ersten Leitungstyps und einer an eine Hauptfläche des Halbleiterkörper grenzenden als Schicht ausgebildeten ersten Zone (57) des zweiten Leitungstyps, die zwei in einem gegenseitigen Abstand angeordnete, an die Hauptfläche grenzende Kollektoren (59, 61) to trägt und von der Halbleiterunterlage (51) des ersten Leitungstyps trennt, bei dem die Kollektoren mit der ersten Zone (57), die als die Basis und der Halbleiterunterlage (51), die als der Emitter dient, einen Schalttransistor bilden, mit einem einen is. Einstellstrom liefernden Quellentransistor mit einer in Abstand von den Kollektoren (59, 61 ) angeordneten, sich bis zur Hauptfläche des Halbleiterkörpers erstreckenden. Basiszone (62) vom ersten Leitungstyp und einer in dieser Basiszone angeordaeien Emitterzone (63) vom zweiten Leitungstyp, wobei der Kollektor des Quelientransistors durch die erste Zone (57) gebildet ist und die Basis (62) des Quellentransistors mit dem Emitter des Schalttransistors verbunden ist, und mit einer ringförmigen Isolationszone (58) des ersten Leitungstyps, die sich von der Hauptfläche des Halbleiterkörpers durch die erste Zone (57) bis in die Halbleitenmterlage (51) erstreckt, dadurch gekennzeichnet, daß die Basiszone (62) des Quellentransistors in der ersten Zone (57) gebildet ist, und daß f.e Isolationszone (58) in der Wand einer V-förmigen, sich praktisch bis an oder in die Halbleiterunterlage (51) erstreckenden Vertiefung (56) angebracht ist (F ig. 2).
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Isolationszone (78) in der Wand der Vertiefung (76) zugleich die Basiszone des Quellentransistors bildet und in dieser Zone eine weitere Oberflächenzone (79) ausgebildet ist, die die Emitterzone des Quellentransistors bildet (F i g. 3A).
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Zone (57,77) als Teil einer auf die Unterlage (51,71) aufgebrachten epitaktischen Schicht des zweiten Leitungstyps ausgebildet ist, und daß in der Nähe der Grenzfläche der Unterlage (51,71) und der Schicht eine unter den Kollektorzonen (59, 61, 81, 82) liegende, höher als die Schicht und die Unterlage dotierte Zone (51a, TXa)des ersten Leitungstyps vorhanden ist (F i g. 4D, so 4G).
4. Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleitenmterlage (51, 71, 91) und die Basiszone (62,78,98) des Quellentransistors P-Leitung und die Emitterzone (63,79,99) sowie die als Kollektorzone des Quellentransistors dienende erste Zone (57, 77, 97) N-Leitung aufweisen.
5. Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Kollektoren als Metallkontakte (103,106) ausgebildet sind, die mit der ersten Zone (97) einen Schottky-Übergang bilden (F i g. 5A).
6. Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Stromverstärkungsfaktor β des Quellentransistors im Vergleich zu dem Stromverstärkungsfaktor β des Schalttransistors verhältnismäßig hoch eingestelltist. :,-.·■....
7. - Hälbleiterbaueleraierit nach Anspruch 6, da-' durch gekennzeichnet, daß der Stromverstärkungsfaktor β des Quellen transistors auf einen zwischen 40 und 150 liegenden Werteingestellt ist
DE2512737A 1974-03-26 1975-03-22 Halbleiterbauelement mit einer integrierten Logikschaltung Expired DE2512737C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US45478974A 1974-03-26 1974-03-26

Publications (2)

Publication Number Publication Date
DE2512737A1 DE2512737A1 (de) 1975-10-02
DE2512737C2 true DE2512737C2 (de) 1983-08-04

Family

ID=23806089

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2512737A Expired DE2512737C2 (de) 1974-03-26 1975-03-22 Halbleiterbauelement mit einer integrierten Logikschaltung

Country Status (6)

Country Link
US (1) US4160988A (de)
JP (2) JPS5415753B2 (de)
CA (1) CA1038085A (de)
DE (1) DE2512737C2 (de)
GB (2) GB1507061A (de)
NL (1) NL181829C (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7413264A (nl) * 1974-10-09 1976-04-13 Philips Nv Geintegreerde schakeling.
JPS5547464B2 (de) * 1974-12-27 1980-11-29
US4054900A (en) * 1974-12-27 1977-10-18 Tokyo Shibaura Electric Co., Ltd. I.I.L. with region connecting base of double diffused injector to substrate/emitter of switching transistor
US4058419A (en) * 1974-12-27 1977-11-15 Tokyo Shibaura Electric, Co., Ltd. Method of manufacturing integrated injection logic semiconductor devices utilizing self-aligned double-diffusion techniques
JPS561783B2 (de) * 1974-12-27 1981-01-16
JPS5513584B2 (de) * 1974-12-27 1980-04-10
JPS5182584A (de) * 1974-12-27 1976-07-20 Tokyo Shibaura Electric Co
JPS5176983A (de) * 1974-12-27 1976-07-03 Tokyo Shibaura Electric Co
JPS5182578A (de) * 1974-12-27 1976-07-20 Tokyo Shibaura Electric Co
US4119998A (en) * 1974-12-27 1978-10-10 Tokyo Shibaura Electric Co., Ltd. Integrated injection logic with both grid and internal double-diffused injectors
DE2530288C3 (de) * 1975-07-07 1982-02-18 Siemens AG, 1000 Berlin und 8000 München Inverter in integrierter Injektionslogik
JPS5811102B2 (ja) * 1975-12-09 1983-03-01 ザイダンホウジン ハンドウタイケンキユウシンコウカイ 半導体集積回路
JPS5276887A (en) * 1975-12-22 1977-06-28 Fujitsu Ltd Semiconductor device
GB1580977A (en) * 1976-05-31 1980-12-10 Siemens Ag Schottkytransisitor-logic arrangements
JPS5422783A (en) * 1977-07-22 1979-02-20 Hitachi Ltd Iil semiconductor device and its manufacture
US4412376A (en) * 1979-03-30 1983-11-01 Ibm Corporation Fabrication method for vertical PNP structure with Schottky barrier diode emitter utilizing ion implantation
US4283236A (en) * 1979-09-19 1981-08-11 Harris Corporation Method of fabricating lateral PNP transistors utilizing selective diffusion and counter doping
US4463369A (en) * 1981-06-15 1984-07-31 Rca Integrated circuit overload protection device
FR2523370B1 (fr) * 1982-03-12 1985-12-13 Thomson Csf Transistor pnp fort courant faisant partie d'un circuit integre monolithique
JPH0669101B2 (ja) * 1983-08-25 1994-08-31 松下電子工業株式会社 半導体装置の製造方法
JPS6161441A (ja) * 1984-09-03 1986-03-29 Toshiba Corp 半導体装置の製造方法
US4745085A (en) * 1985-04-08 1988-05-17 Siemens Corporate Research & Support, Inc. Method of making I2 L heterostructure bipolar transistors
US4644381A (en) * 1985-04-08 1987-02-17 Siemens Corporate Research & Support, Inc. I2 L heterostructure bipolar transistors and method of making the same
US4936928A (en) * 1985-11-27 1990-06-26 Raytheon Company Semiconductor device
JPS62289544A (ja) * 1986-06-09 1987-12-16 Daikin Ind Ltd 含フツ素化合物
US5077594A (en) * 1990-03-16 1991-12-31 Motorola, Inc. Integrated high voltage transistors having minimum transistor to transistor crosstalk
TWI316772B (en) * 2005-09-20 2009-11-01 Showa Denko Kk Group iii nitride semiconductor light-emitting device
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
US9030867B2 (en) * 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US7936583B2 (en) * 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7825478B2 (en) 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
CN102931238A (zh) * 2011-08-10 2013-02-13 美丽微半导体股份有限公司 具备肖特基能障的定电流半导体元件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE205262C (de) *
US3328214A (en) * 1963-04-22 1967-06-27 Siliconix Inc Process for manufacturing horizontal transistor structure
US3394037A (en) * 1965-05-28 1968-07-23 Motorola Inc Method of making a semiconductor device by masking and diffusion
US3631311A (en) * 1968-03-26 1971-12-28 Telefunken Patent Semiconductor circuit arrangement with integrated base leakage resistance
US3643235A (en) * 1968-12-30 1972-02-15 Ibm Monolithic semiconductor memory
US3659160A (en) * 1970-02-13 1972-04-25 Texas Instruments Inc Integrated circuit process utilizing orientation dependent silicon etch
US3617827A (en) * 1970-03-30 1971-11-02 Albert Schmitz Semiconductor device with complementary transistors
US3611067A (en) * 1970-04-20 1971-10-05 Fairchild Camera Instr Co Complementary npn/pnp structure for monolithic integrated circuits
DE2021824C3 (de) * 1970-05-05 1980-08-14 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithische Halbleiterschaltung
DE2026778C3 (de) * 1970-06-01 1978-12-21 Siemens Ag, 1000 Berlin Und 8000 Muenchen Halbleitervierschichtdiode
NL7107040A (de) * 1971-05-22 1972-11-24
US3790817A (en) * 1972-02-14 1974-02-05 Nat Semiconductor Corp Schottky clamped ttl circuit
DE2212168C2 (de) * 1972-03-14 1982-10-21 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierte Halbleiteranordnung
DE2262297C2 (de) * 1972-12-20 1985-11-28 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I↑2↑L-Aufbau

Also Published As

Publication number Publication date
CA1038085A (en) 1978-09-05
US4160988A (en) 1979-07-10
JPS50134386A (de) 1975-10-24
JPS5415753B2 (de) 1979-06-16
NL181829B (nl) 1987-06-01
NL7503550A (nl) 1975-09-30
NL181829C (nl) 1987-11-02
GB1507061A (en) 1978-04-12
GB1507299A (en) 1978-04-12
JPS5538831B2 (de) 1980-10-07
JPS54122985A (en) 1979-09-22
DE2512737A1 (de) 1975-10-02

Similar Documents

Publication Publication Date Title
DE2512737C2 (de) Halbleiterbauelement mit einer integrierten Logikschaltung
DE2545892A1 (de) Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE3806164C2 (de)
DE2903534A1 (de) Feldeffekttransistor
DE2163596A1 (de) Spannungsgesteuerte CMOS-Gatterschutz-Diode und Verfahren zu deren Herstellung
DE3939305A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE1539079A1 (de) Planartransistor
DE3235641C2 (de)
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
DE1903870B2 (de) Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung
DE102019131060A1 (de) Halbleitergerät
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2531249A1 (de) Vielschicht-thyristor
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2554426C3 (de) Verfahren zur Erzeugung einer lokal hohen inversen Stromverstärkung bei einem Planartransistor sowie nach diesem Verfahren hergestellter invers betriebener Transistor
DE3832732A1 (de) Leistungshalbleiterdiode
DE3010986A1 (de) Integrierte halbleiterschaltung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
EP0008043B1 (de) Integrierter bipolarer Halbleiterschaltkreis
DE3604173A1 (de) Lateraltransistor
DE3644253A1 (de) Integrierte schottky-diode
DE1803032A1 (de) Steuerbares Halbleiterbauelement

Legal Events

Date Code Title Description
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee