DE2608879C3 - Decodierschaltung - Google Patents
DecodierschaltungInfo
- Publication number
- DE2608879C3 DE2608879C3 DE2608879A DE2608879A DE2608879C3 DE 2608879 C3 DE2608879 C3 DE 2608879C3 DE 2608879 A DE2608879 A DE 2608879A DE 2608879 A DE2608879 A DE 2608879A DE 2608879 C3 DE2608879 C3 DE 2608879C3
- Authority
- DE
- Germany
- Prior art keywords
- devices
- circuit
- voltage transitions
- monostable
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0066—Detection of the synchronisation error by features other than the received signal transition detection of error based on transmission code rule
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Description
Die Erfindung betrifft eine Decodierschaltung zum Decodieren von binären Daten, die in einer Eingangswellenform
enthalten sind, in der Spannungsübergänge entsprechende Bitperioden definieren und in der erste
und zweite binare Werte durch die Anwesenheit oder die Abwesenheit von zusätzlichen Spannungsübergängen
in einer Bitperiode repräsentiert werden.
Es ist eine Aufgabe der Erfindung, eine Decodierschaltung der oben bezeichneten Art zu schaffen, die
sehr einfach aufgebaut ist und die mit hoher Geschwindigkeit arbeiten kann. Die erfindungsgemäße
Schaltung ist gekennzeichnet durch Impulsformungsvorrichtungen, die einen Übergangs-Repräsentationsimpuls
beim Auftreten eines jeden Spannungsübergangs in der genannten Wellenform erzeugen, durch Zeitsteuervorrichtungen,
die mit den genannten Impulsformungsvorrichtungen verbunden sind und die Taktsignale
zur Definition der genannten Bitperioden erzeugen, durch Zählvorrichtungen, die mit den genannten
Impulsformungsvorrichtungen und mit den genannten Taktsteuervorrichtungen verbunden sind und die die
Anzahl von Spannungsübergängen repräsentierenden Impulse, die während einer jeden Bitperiode erzeugt
werden, zählen und die ein erstes oder zweites Ausgangssignal in Abhängigkeit davon erzeugen, ob die
genannte Anzahl eines oder zwei ist.
Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand von Figuren beschrieben. In diesen
zeigt
F i g. 1 ein vereinfachtes Blockschaltbild eines Datenempfängers,
F i g. 2 eine Wellenform aus codierten Daten, wie sie der Empfänger gemäß F i g. 1 empfangen hat,
F i g. 3 ein Blockschaltbild eines Teils des Empfängers gemäß Fig. 1,
Fig.4 ein Blockschaltbild eines weiteren Teils des
Empfängers gemäß F i g. 1 und
F i g. 5 Impulsformen zur Erläuterung der Arbeitsweise des Empfängers.
Eine Wellenform, die ankommende Daten repräsentiert, w.ird an eine geeignete Leitungsabschlußvorrich-
tung 10 angelegt Die empfangenen Daten können beispielsweise Ober eine geeignete Übertragungsleitung
von einem Prozessor, einem Steuergerät, einer peripheren Einheit oder einer anderen Quelle übertragen
werden. Der serielle Datenfluß kann mit einer relativ
hohen Datenübertragungsgeschwindigkeit (zum Beispiel 6,6 Megabit pro Sekunde) ankommen. Üblicherweise
ist der Leitungsabschluß so aufgebaut, daß eine relativ hohe Gleichspannungsisolation und eine niedrige
kapazitive Kopplung, zum Beispiel über einen Opto-Isolator, vorhanden ist
Der Ausgang der Leitungsabschlußvorrichtung 10 ist an einen Impulsformungs- und Taktwiedergewinnungskreis
12 angelegt Der Kreis 12 ist wiederum mit einem Datenwiedergewinnungskreis 14 verbunden, in dem die
in dem empfangenen Datenstrom enthaltenen Informationen extrahiert und kurzzeitig gespeichert werden
(zum Beispiel in einem Schieberregister), um anschließend in einer nicht gezeigten Verarbeitungseinheit zur
Verfügung zu stehen.
Anhand von Fig. 2 wird der prinzipielle Aufbau des
verwendeten Codes beschrieben. Lediglich für Erklärungszwecke wird angenommen, daß mit einer Bitfolge
von 56 Kilobit pro Sekunde gearbeitet wird, wobei eine Bitperiode in etwa 17,857 Mikrosekunden lang ist. Der
Spannungspegel der übertragenen Wellenform ist entweder hoch oder niedrig und der Übergang von
einem Pegel zu dem anderen stellt jeweils die in der Wellenform enthaltenen Takte und Daten dar. Bitperioden
sind durch Spannungsübergänge definiert. Ein zusätzlicher Spannungsübergang erscheint während
einer Bitperiode. Die Information, die in dieser Bitperiode enthalten ist, wird hier willkürlich als binäre
»1« angenommen. Wenn kein zusätzlicher Spannungsübergang auftritt, wird angenommen, daß ■ s s.ch um
eine binare >»0« handelt. Somit kann ; aem Code
e .,-nation festgestellt werden, indem der
!.><_,. „■ ■·.(.* Spannungsübergangs einer Bitperiode
festgestellt wiru und dann beobachtet wird, ob während
dieser Bitperiode irgendwelche Spannungsübergänge auftreten.
Im folgenden wird auf die Fig. 3 und 4 Bezug
genommen. Die ankommende Wellenform, wie in Fig. 5A dargestellt, wird über eine Leitung 21 einem
monostabilen Multivibratorkreis (one-shot) 15 und einem monostabilen Multivibratorkreis 16 zugeführt.
Die in der Mitte der Bitperioden auftretenden Spannungsübergänge stellen binäre »1« dar. Die
Wellenform wird an den monostabilen Multivibrator 15 über ein Tor 23 und einen Inverter 28 angelegt, so daß
der monostabile Multivibrator 15 nur dann angesteuert wird, wenn ein nach negativ gehender Spannungsübergang
in dem Datenstrom auftritt. Der monostabile Multivibrator 15 enthält, wie alle weiteren noch zu
beschreibenden monostabilen Multivibratoren. z'vei Ausgänge, von denen der erste mit »Q« und der zweite
mit »Q« bezeichnet wird. Der Datenstrom wird ebenfalls einem monostabilen Multivibrator 16 direkt,
das heißt ohne invertiert zu werden, zugeführt, so daß dieser jeweils nur auf nach positiv gehende Spannungsübergänge anspricht. Die »(7«-Aus.gänge der monostabilen
Multivibratoren 15 und 16 sind jeweils einem separaten Eingang eines NAND-Gliedes 30 zugeführt.
Die Verwendung von zwei monostabilen Multivibratoren 15 und 16 ermöglicht die Verwendung von
Multivibratoren mit einer kürzeren Ansprechzeit, da jeder lediglich auf einen Spannungsübergang bestimmter
Richtung ansprechen muß. Jedoch kann auch ein einziger Multivibrator mit einer schnellen Ansprechzeit
(time-one-shot) anstehe der beiden Multivibratoren 15 und 16 verwendet werden, der dann sowohl auf nach
negativ als auch nach positiv gehende Spannungsubergänge ansprechen muß, um als Reaktion auf in dem
Datenbitstrom enthaltene Spannungsübergänge Ausgangsimpulse zu erzeugen.
Der ankommende Bitstrom ist in Fig. 5A dargestellt,·
während in Fig.5B die am Ausgang deä NAND-Gliedes
30 auftretende Impulsform dargestellt ist Die Bitperiode (bei zum Beispiel 56 Kilobits pro Sekunde)
ist, wie bereits vorangehend dargelegt, 17,857 Mikrosekunden
lang, so daß eine halbe Bitperiode (die Zeit, zu der ein zweiter auftretender Spannungswechsel eine
binäre »1« anzeigt) etwa 8,.'29 Mikrosekunden lang ist Die von den monostabilen Multivibratoren 15 und 16
abgeleiteten Ii ..>_ werden auf etwa 4,5 Mikrosekunden
justiert.
Dl, Aüaga ; des NAND-Gliedes 30 ist mit einem
weiteren monc tabilen Multivibrator 17 verbunden, der,
da eine Invertierung erfolgte, auf nach positiv gehende Spannungsübergänge anspricht. Wenn der monostabile
Multivibrator 17 durch einen nach positiv gehenden Spannungsübergang getriggert wurde, wird der Spannungspegel
am »Qrc-Ausgang einen hohen Wert
annehmen und wird nicht auf den Zustand vor der Triggerung zurückkehren für eine Zeitperiode, die in
herkömmlicher Weise bei monostabilen Multivibratoren bestimmt werden kann. Der Ausgang »Q« des
monosiabiien Multivibrators 17 ist in Fig. 5C dargestellt.
Die Impulsbreite des /visgangs des monostabilen Multivibrators 17 ist so gewählt, daß sie etwas größer als
6,929 Mikrosekunden (halbe Bitperioden des ankommenden Bitstromes) ist. Üblicherweise wird als Impulsbreite
10 Mikrosekunden gewählt.
Bei der Erzeugung von Impulsen bei jedem nach positiv und nach negativ gehenden Spannungsübergang
im ankommenden Bitstrom und bei der Verv/endung dieser Impuhe, die eine Dauer von größer als eine halbe
Bitperiode aufweisen, am monostabilen Multivibrator 17, wird die Schaltung automatisch Spannungsübergänge
ausblenden, die innerhalb einer Bitperiode auftreten und die Spannungsübergänge, die zu Beginn einer jeden
Bitperiode auftreten. Beispielsweise kann bei der Prüfung der Wellenform gemäß 5A, 5B und 5C
festgestellt werden, daß die Vorderkante eines jeden der in Fig. 5C dargestellten Impulse im wesentlichen
gleichzeitig mit dem Beginn einer jeden Bitperiode im Bitstrom gemäß Fig. 5A zusammenfällt. Die Tatsache,
daß hier Spannungsübergänge innerhalb einer Bitperiode auftreten, wird ignoriert, da die Impulsbreite in
F i g. 5C größer ist als die Hälfte einer Bitperiode in dem Bitstrom.
Der Impulsausgang des^ monostabilen Multivibrators
Der Impulsausgang des^ monostabilen Multivibrators
17 wird von dem «Q«--Ausgang einem weiteren
monostabilen Multivibrator 19 über einen Inverter 31 zugeführt. Der monostabile Multivibrator 19 erzeugt,
wenn er durch den monostabilen Multivibrator 17 getriggert wird, einen Impuls von kurzer Dauer, wie in
ho Fig. 3L dargestellt ist. Diese Impulse stellen praktisch
die zu Beginn einer jeden Bitperiode im ankommenden Datenstrom enthaltenen Taktimpulse dar. Der
»(^«-Ausgang des monostabilen Multivibrators 17, der in F i (j. 5D gezeigt ist, wird über einen Inverter 35 einem
monostabilen Multivibrator 18 zugeführt, der, wenn der durch den Multivibrator 17 getriggert wird, einen
Impuls von kurzer Dauer erzeugt, der kurz nach dem Mittelpunkt einer Bitpcriode des ankommenden Bit-
stromes erscheint. Der Ausgangsimpuls vom Multivibrator 18 kann ebenfalls als Taktimpuls betrachtet
werden und ist in Fi g. 5F dargestellt. Für Steuerzwecke kann es wünschenswert sein, die Taktimpulse, die in
einer Bitperiode nach den in Fig.5F dargestellten Impulsen auftreten, zu verwenden. Für diese Zwecke
kann der »<p«--Ausgang des monostabilen Multivibrators
18 an einen Verzögerungskreis 20 angelegt werden.
Die Taktinformation im ankommenden Datenbitstrom wurde nun herausgezogen und stellt sich in
F i g. 5E und F i g. 5F als Taktimpulswellenform dar. Die Wiedergewinnung der Dateninformation aus dem
Datenbitstrom wird im folgenden beschrieben. Der Ausgang des NAND-Gliedes 30 wird an einen Anschluß
50 (Fig.4) angelegt. Die zusammengeführten Aus gangsimpulse der monostabilen Multivibratoren 15 und
16 werden dann einem NAND-Glied 52 und einem NAND-Glied 53 zugeführt. Die Wellenform 5£von dem
Multivibrator 19 wird UND-Gliedern 56 und 57 über eine Anschlußklemme 54 zugeführt. Die Impulse von
dem »<?tf-Ausgang des Multivibrators 17 werden über
einen Anschluß einem Flip-Flop 61 zugeführt. Das Flip-Flop 61 ändert seinen Zustand beim Auftreten
eines nach negativ gehenden Spannungsüberganges der von dem Multivibrator 17 kommenden Impulse, wie bei
Fig. 5G dargestellt, wodurch bewirkt wird, daß abwechselnd die Tore 52 und 53 für eine Bitperiode
geöffnet werden. Wenn das Tor 52 geöffnet ist, so wird der Impulsstrom von dem Tor 30 (F i g. 3) einem
Binärzähler 42 zugeführt.
Der Binärzähler 42 enthält ein Flip-Flop 65 und ein Flip-Flop 66. Die Takteingänge C der Flip-Flops sind
mit dem Ausgang des als UND-Glied arbeitenden Tores 52 verbunden Der Zähler 42 wird zu Beginn einer
Bitperiode uo^i das Tor 56 (F i g. 5H) zurückgesetzt. Die
am Tor 52 auftretenden Ausgangssignale sind in F i g. 51
dargestellt Wenn ein Impuls über das Tor 52 dem Flip-Flop 65 zugeführt wird, so ändert das Flip-Flop 65
seinen Zustand, da ein Signal (true signal) an seinen D-Eingang zu dieser Zeit angelegt wird. Wenn das Tor
52 ein zweites Mal leitend wird, so ändert das Flip-Flop 66 seinen Zustand (Fig.5J) und bewirkt, daß das als
UND-Glied arbeitende Tor 71 leitend wird. Der Ausgang des Flip-Flops 61 lieferte dazu ebenfalls einen
geeigneten Spannungspegel, so daß an ein als UND-Glied arbeitendes Tor 75 ein Signal angelegt wird,
ίο durch das angezeigt wird, daß während einer Bitperiode
zwei Impulse gezählt werden und daß in dieser Bitperiode somit eine binäre »1« vorhanden war. Die
Ausgänge der Tore 71 und 75 sind in Fig.5K und 5L
dargestellt. Wenn nur ein Impuls während einer Bitperiode im Zähler 42 gezählt wurde, so wird durch
ein Signal mit einem kleinen Pegel am Ausgang des Tores 71 angezeigt, daß eine binäre »0« vorhanden war.
Die nächste Bitperiode bewirkt, daß das Tor 53 wirksam wird, so daß ein Impuls erzeugt wird, der einem Zähler
44 zugeleitet wird. Letzterer enthält Flip-Flops 67 und 68, die in der gleichen Weise arbeilen, wie die im
Zusammenhang mit dem Zähler 42 beschriebenen Flip-Flops. Der Ausgang des Tores 72 wird einem Tor
75 zugeleitet, an dem angezeigt wird, daß eine binäre »1« oder eine binäre »0« während einer entsprechenden
Bitperiode vorhanden ist. Der Ausgang des Tores 75 ist mit einem Schieberegister 77 verbunden, das mit von
dem Verzögerungskreis 20 (F i g. 3) abgeleiteten Schiebeimpulsen arbeiten kann. Die Daten werden nun
3d tatsächlich durch einen Spannungspegel für eine binäre
»1« und durch einen anderen Spannungspegel für eine binäre »0« repräsentiert.
Durch den Wechsel des Flip-Flops 61 wird abwechselnd bewirkt, daß die Zähler 42 und 44 mit dem
Ausgang des Tores 30 verbunden werden, um zu zählen,
ob ein Impuls oder zwei Impulse während einer Bitperiode auftreten.
Hierzu 3 Blatt Zeichnungen
Claims (6)
1. Decodierschaltung zum Decodieren von binären
Daten, die in einer Eingangswellenform en thaiten sind, in der Spannungsübergänge entsprechende
Bitperioden definieren und in der erste und zweite binäre Werte durch die Anwesenheit oder die
Abwesenheit von zusätzlichen Spannungsübergängen in einer Bitperiode repräsentiert werden,
gekennzeichnet durch Irnpulsformungsvorrichtungen
(15,16, 30), die einen Übergangs-Repräsentationsimpuls
beim Auftreten eines jeden Spannungsübergangs iis der genannten Wellenform
erzeugen, durch 7.eitsteuervorrichtungen (17—20),
die mit den gemnnten Impulsformungsvorrichtungen (15, 16, 30) -irbunden sind und die Taktsignale
zur Definition der genannten Bitperioden erzeugen, durch Zählvorrichtungen (Fig.4), die mit den
genannten Impulsformungsvorrichtungen (15, 16, 30) und mit den genannten Taktsteuervorrichtungen
(17—20) verbunden sind und die die Anzahl von Spannungsübergängen repräsentierenden impulse,
die während einer jeden Bitperiode erzeugt werden, zählen und die ein erstes oder zweites Ausgangssignal
in Abhängigkeit davon erzeugen, ob die genannte Anzahl eins oder zwei ist.
2. Oecudierschaltung nach Anspruch 1, dadurch
gekennzeichnet, daß die genannten Impulsformungsvorrichtungen erste (15) und zweite (16)
monostabile Kreise enthalten, die in Abhängigkeit von der ersten und zweiten R'chtung von Spannungsübergängen
in der genannten Eingangswellenform getriggert werden und daß Kombinationsvorrichtungen
(30) mit den genannten ersten und zweiten monostabilen Kreisen (15, 16) verbunden
sind, wobei die genannten Spannungsübergänge repräsentierenden Impulse am Ausgang der genann
ten Kombinationsvorrichtungen (30) auftreten.
3. Decodierschaltung nach Anspruch 2, dadu'ch gekennzeichnet, daß die genannten zusätzlichen
Spannungsübergänge an den Mittelpunkten der genannten Bitperioden auftreten und wobei die
genannten Zeitsteuervorrichtungen einen dritten monostabilen Kreis (17) enthalten, der mit den
genannten Kombinationsvorrichtungen (30) verbunden ist und eine monostabile Zeitkonstante aufweist,
die größer als die Hälfte einer der genannten Bitperioden ist und wobei der genannte dritte
monostabile Kreis (17) nur getriggert wird durch die Spannungsübergänge repräsentierenden Impulse,
die von Spannungsübergängen definierenden Bitperioden abgeleitet werden.
4. Decodierkreis nach Anspruch 3, dadurch gekennzeichnet, daß die genannten Zeitsteuervorrichtungen
einen vierten monostabilen Kreis (19) enthalten, der mit einem Ausgang des genannten
dritten monostabilen Kreises (17) verbunden ist und der einen Taktimpuls erzeugt, der das genannte
Taktsignal bildet.
5. Decodierkreis nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die genannte
Zählvorrichtung folgende Teile enthält: erste (42) und zweite (44) Zähler; Befähigungsvorrichtungen
(61, 52, 53), durch die ermöglicht wird, daß die genannten ersten und zweiten Zähler (42, 44)
abwechselnd in aufeinanderfolgenden Bitperioden wirksam werden; Torvorrichtungen (71, 72, 75), die
mit den Ausgängen der genannten ersten und zweiten Zähler (42, 44) verbunden sind, wobei die
genannten Ausgangssignale am Ausgang der genannten Torvorrichtungen entstehen.
6. Decodiervorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die genannten ersten und
zweiten Zähler jeweils folgende Teile enthalten: erste (65) und zweite (66) Flip-Flop-Schaltungen, die
zurückgesetzt werden durch Rücksetzsignale, die von den genannten Taktsignalen abgeleitet werden,
wobei der genannte zweite Flip-Flop-Kreis (66) mit einem Ausgang des genannten ersten Flip-Flop-Kreises
(65) verbunden wird, so daß der genannte erste Flip-Flop-Kreis (65) gesetzt werden kann
durch einen einen Obergang darstellenden Impuls, der von der genannten Impulsformungsschaltung
abgeleitet wurde und den Beginn einer Bitperiode definiert und wobei die genannte zweite Flip-Flop-Schaltung
(66) gesetzt werden kann durch einen einen Übergang darstellenden Impuls, der von der
genannten Impulsformungsvorrichtung erzeugt wurde und von einem zusätzlichen Spannungsübergang
abgeleitet wurde.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/555,518 US3967061A (en) | 1975-03-05 | 1975-03-05 | Method and apparatus for recovering data and clock information in a self-clocking data stream |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2608879A1 DE2608879A1 (de) | 1976-09-16 |
DE2608879B2 DE2608879B2 (de) | 1980-09-11 |
DE2608879C3 true DE2608879C3 (de) | 1981-07-23 |
Family
ID=24217560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2608879A Expired DE2608879C3 (de) | 1975-03-05 | 1976-03-04 | Decodierschaltung |
Country Status (6)
Country | Link |
---|---|
US (1) | US3967061A (de) |
JP (1) | JPS51112220A (de) |
CA (1) | CA1066370A (de) |
DE (1) | DE2608879C3 (de) |
FR (1) | FR2303423A1 (de) |
GB (1) | GB1493555A (de) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4014002A (en) * | 1976-04-05 | 1977-03-22 | The United States Of America As Represented By The Secretary Of The Navy | Data acquisition and transfer system |
US4088832A (en) * | 1976-10-12 | 1978-05-09 | Motorola, Inc. | Split phase code synchronizer and demodulator |
FR2432246A1 (fr) * | 1978-07-26 | 1980-02-22 | Cit Alcatel | Procede et circuit de decodage d'un signal binaire code en cmi |
US4222116A (en) * | 1978-09-05 | 1980-09-09 | Motorola, Inc. | Digital logic for separating data and clock in Manchester-encoded data |
US4218770A (en) * | 1978-09-08 | 1980-08-19 | Bell Telephone Laboratories, Incorporated | Delay modulation data transmission system |
US4191849A (en) * | 1978-10-26 | 1980-03-04 | Gte Automatic Electric Laboratories Incorporated | Data synchronization circuit |
US4229823A (en) * | 1979-06-11 | 1980-10-21 | Bell Telephone Laboratories, Incorporated | Digital clock phase recovery circuits for data receiver |
US4260952A (en) * | 1979-07-17 | 1981-04-07 | Teletype Corporation | Circuit for decoding a diphase signal |
DE2933322C2 (de) * | 1979-08-17 | 1982-02-18 | Wandel & Goltermann Gmbh & Co, 7412 Eningen | Schaltungsanordnung zum Ableiten eines Bittaktsignals aus einem Digitalsignal |
US4361895A (en) * | 1980-07-28 | 1982-11-30 | Ontel Corporation | Manchester decoder |
EP0059493B1 (de) * | 1981-02-27 | 1985-01-23 | BBC Aktiengesellschaft Brown, Boveri & Cie. | Einrichtung zur Decodierung eines Biphase-codierten Signals sowie Verwendung der Einrichtung |
US4392226A (en) * | 1981-09-28 | 1983-07-05 | Ncr Corporation | Multiple source clock encoded communications error detection circuit |
DE3237239A1 (de) * | 1981-10-08 | 1983-04-28 | Canon K.K., Tokyo | Bilduebertragungsanlage |
DE3230836A1 (de) * | 1982-08-19 | 1984-02-23 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Bi-phase-decoder |
US4603322A (en) * | 1982-09-27 | 1986-07-29 | Cubic Corporation | High-speed sequential serial Manchester decoder |
DE3245845A1 (de) * | 1982-12-10 | 1984-06-14 | Siemens AG, 1000 Berlin und 8000 München | Cmi-decoder |
US4562582A (en) * | 1983-04-18 | 1985-12-31 | Nippon Telegraph & Telephone Public Corporation | Burst signal receiving apparatus |
US4578799A (en) * | 1983-10-05 | 1986-03-25 | Codenoll Technology Corporation | Method and apparatus for recovering data and clock information from a self-clocking data stream |
JPS60256247A (ja) * | 1984-06-01 | 1985-12-17 | Toshiba Corp | 情報伝送方式 |
JPS62203435A (ja) * | 1986-03-03 | 1987-09-08 | Seiko Instr & Electronics Ltd | 単一伝送路双方向光通信装置 |
US4881059A (en) * | 1987-04-30 | 1989-11-14 | American Telephone And Telegraph Company | Manchester code receiver |
US5023891A (en) * | 1989-07-25 | 1991-06-11 | Sf2 Corporation | Method and circuit for decoding a Manchester code signal |
EP0589217A1 (de) * | 1992-09-24 | 1994-03-30 | Siemens Stromberg-Carlson | Verfahren und Vorrichtung zur Synchronisierung einer seriellen Linienstrecke |
US5754080A (en) * | 1993-12-20 | 1998-05-19 | At&T Global Information Solutions Company | Single-edge triggered phase detector |
US5675774A (en) * | 1995-05-24 | 1997-10-07 | International Business Machines Corporation | Circuit element on a single ended interconnection for generating a logical output finish/clock signal when detecting a state change to logical "1 or 0". |
US6987824B1 (en) * | 2000-09-21 | 2006-01-17 | International Business Machines Corporation | Method and system for clock/data recovery for self-clocked high speed interconnects |
US7161992B2 (en) * | 2001-10-18 | 2007-01-09 | Intel Corporation | Transition encoded dynamic bus circuit |
US7760835B2 (en) | 2002-10-02 | 2010-07-20 | Battelle Memorial Institute | Wireless communications devices, methods of processing a wireless communication signal, wireless communication synchronization methods and a radio frequency identification device communication method |
US7154300B2 (en) * | 2003-12-24 | 2006-12-26 | Intel Corporation | Encoder and decoder circuits for dynamic bus |
US7272029B2 (en) * | 2004-12-29 | 2007-09-18 | Intel Corporation | Transition-encoder sense amplifier |
JP2006303663A (ja) * | 2005-04-18 | 2006-11-02 | Nec Electronics Corp | 光結合型絶縁回路 |
US9489618B2 (en) | 2014-05-27 | 2016-11-08 | Purdue Research Foudation | Electronic comparison systems |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3659286A (en) * | 1970-02-02 | 1972-04-25 | Hughes Aircraft Co | Data converting and clock pulse generating system |
US3820031A (en) * | 1973-07-25 | 1974-06-25 | Us Navy | Method and apparatus for decoding a manchester waveform |
-
1975
- 1975-03-05 US US05/555,518 patent/US3967061A/en not_active Expired - Lifetime
-
1976
- 1976-02-09 GB GB4922/76A patent/GB1493555A/en not_active Expired
- 1976-02-10 CA CA245,381A patent/CA1066370A/en not_active Expired
- 1976-03-04 FR FR7606091A patent/FR2303423A1/fr active Granted
- 1976-03-04 JP JP51023694A patent/JPS51112220A/ja active Pending
- 1976-03-04 DE DE2608879A patent/DE2608879C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
CA1066370A (en) | 1979-11-13 |
JPS51112220A (en) | 1976-10-04 |
FR2303423B1 (de) | 1981-07-31 |
FR2303423A1 (fr) | 1976-10-01 |
DE2608879A1 (de) | 1976-09-16 |
DE2608879B2 (de) | 1980-09-11 |
GB1493555A (en) | 1977-11-30 |
US3967061A (en) | 1976-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2608879C3 (de) | Decodierschaltung | |
DE2608902C3 (de) | Code-Wandler-Vorrichtung | |
DE2731336C2 (de) | Taktsystem | |
DE2824130C2 (de) | ||
DE3051112C2 (de) | ||
DE2461091C3 (de) | Gerät zur Erfassung und Weitergabe der Anzahl von ein bestimmtes Ereignis repräsentierenden Signalen | |
DE1257200B (de) | Anordnung zum Erkennen einer Folge von n gleichen Zeichen, insbesondere in einer PCM-Impulsfolge | |
DE2616380C3 (de) | ||
DE2608741A1 (de) | Anordnung und verfahren zum anzeigen eines uebergangs von einem pegel zu einem anderen pegel in einem 2-pegel-logiksignal | |
DE2111072C3 (de) | Verfahren und Vorrichtung zum Erfassen eines Sprachsignals | |
EP0019821B1 (de) | Verfahren und Anordnung zur Übertragung einer Binärfolge | |
DE2539804B2 (de) | Sprachgeschützter Mehrfrequenzcode-Zeichenempfänger | |
DE2742525B2 (de) | Schaltungsanordnung zum Erkennen von Gleichstromsignalen vorgegebener Mindestdauer in Fernmeldeanlagen, insbesondere zum Erkennen von Anruf signalen vorgegebener Dauer in Fernschreibvermittlungsanlagen | |
DE2004810B2 (de) | Verfahren und anordnung zur ermittlung von fehlern in den mit regeneratoren versehenen zwischenstellen eines mit pulscodemodulation arbeitenden uebertragungssystems | |
DE3226032C2 (de) | Gatterschaltungsanordnung für einen elektronischen Zähler | |
DE2712286A1 (de) | Informationsdichte-bestimmungsschaltung | |
DE1449427C3 (de) | Schaltungsanordnung zur Auswertung von phasenmoduliert aufgezeichneten Daten | |
DE3246211C2 (de) | Schaltungsanordnung zur Detektion von Folgen identischer Binärwerte | |
DE2449341C3 (de) | Verfahren und Schaltung zur Erkennung des Tastverhältnisses eines binären Signals | |
DE2654473A1 (de) | Verfahren und vorrichtung zur uebertragung von sich asynchron aendernden datenwoertern | |
DE3021485C2 (de) | Verfahren und Schaltungsanordnung zur Trägerfrequenzüberwachung in einem Nachrichtenübertragungssystem | |
DE3007294C2 (de) | Schaltungsanordnung zur Demodulation von freqenzumgetasteten Signalen | |
DE2512303B1 (de) | Schaltungsanordnung zur empfangsseitigen stopschrittverlaengerung bei der zeichenrahmen-gebundenen zeitmultiplex-uebertragung von daten | |
DE2241089C3 (de) | Schaltungsanordnung zur Übertragung einer Vielzahl von binär codierten Fernschreibnachrichtensignalen, Dauersignalen und Wählsignalen zwischen Signalsendern und Signalempfängern | |
DE3239935C2 (de) | Schaltungsanordnung zum Umwandeln eines mit Prellungen behafteten Eingangssignales in prellfreie Ausgangssignale |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |