DE2621087C3

DE2621087C3 - Verfahren und Schaltungsanordnung zum Umwandeln einer analogen Größe in eine digitale Größe

Info

Publication number: DE2621087C3
Application number: DE2621087A
Authority: DE
Inventors: Kurt Dipl.-Ing. 8520 Erlangen Smutny
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-05-12
Filing date: 1976-05-12
Publication date: 1981-07-23
Also published as: GB1578261A; ATA329777A; SE417778B; NL7705010A; AT364551B; IT1085073B; BE854491A; NO146455B; NO146455C; US4161724A; CH616286A5; NO771579L; DE2621087A1; SE7705185L; DE2621087B2

Description

Die Erfindung bezieht sich auf ein Verfahren und eine Schaltungsanordnung zum Unwandeln ;iner analogen Größe in eine digitale Größe, bei dem die analoge Größe einer Integrationsschaltung zugeführt wird, an die während einer Umsetzperiode zeitweise eine Referenzgröße angeschaltet ist, bei dem ferner die von einem Impulsgenerator abgegebenen Impulse während der Zeit, in der die Referenzgröße an die Integrationsschaltung angeschaltet ist, einem Zähler zugeführt werden.

Ein solches Verfahren ist durch die DE-AS 12 95 629 bekannt. Nachteilig bei diesem bekannten Verfahren ist, daß vor Beginn einer jeden Umsetzperiode die Integrationsschaltung durch Kurzschließen des Ausganges mit dem Eingang zurückgestellt wird und während der Rückstellzeit die analoge Größe abgeschaltet ist. Eine während dieser Rückstellzeit auftretende Änderung der analogen Größe kann somit nicht erfaßt werden und das Umsetzergebnis ist dementsprechend ungenau.

Das gleiche gilt auch für das bekannte Dual-Slope-Verfahren. Bei diesem Verfahren wird die analoge

Größe über eine bestimmte Zeitdauer integriert, danach von dem Integrator abgeschaltet und die Referenzgröße zum Abintegrieren des Ausgangssignales des Integrators angeschaltet. Während der Zeit, in der die Referenzgröße an den Integrator angeschaltet ist, wird die analoge Größe bei diesem bekannten Verfahren nicht erfaßt.

Durch die DE-OS 24 39 475 ist bereits ein Verfahren zum Umwandeln einer analogen Größe in eine digitale Größe bekannt, bei dem die analoge Größe fortlaufend erfaßt wird. Ein Nachteil dieses Verfahrens ist jedoch, daß sich bei dem Umwandeln einer analogen Größe in eine digitale Größe keine konstante Dauer für den umgesetzten Mittelwert ergibt Man erhält bei diesem bekannten Verfahren stark unterschiedliche Werte für die einzelnen Umsetzperioden, so daß wiederum aus einer Vielzahl von Umsetzperioden ein Mittelwert gebildet werden muß.

Der Erfindung liegt die Aufgabe zugrunde, Verfahren zum Umwandeln einer analogen in eine digitale Größe sowie eine Schaltungsanordnung zur Durchführung eines der Verfahren zu schaffen, bei dem die analoge Größe fortwährend erfaßt wird und das umgesetzte Ergebnis auf eine feste Zeitspanne bezogen ist.

Die Lösung der gestellten Aufgabe gelingt bei einem Verfahren der eingangs beschriebenen Art gemäß einer ersten Lösung nach der Erfindung entsprechend Patentanspruch 1 dadurch, daß zwei Integratoren abwechselnd mit der analogen Größe und der Referenzgröße beaufschlagt werden, indem während jeweils einer ersten Phase der Umsetzperiode die analoge Größe dem ersten und die Referenzgröße dem zweiten Integrator und während der sich unmittelbar an die erste Phase anschließenden zweiten Phase der Umsetzperiode umgekehrt die Referenzgröße dem ersten und die analoge Größe dem zweiten Integrator zugeführt wird und ein beiden Integratoren gemeinsamer Zänler die Impulse jeweils während des Angeschaltetseins der Referenzgröße zählt. Das in jedem Integrator gewonnene Umsetzergebnis bezieht sich auf eine feste Integrationszeit für die analoge Größe. Durch die Addition der beiden Umsetzergebnisse in dem gemeinsamen Zähler bezieht sich auch das Gesamtumsetzergebnis auf eine feste Integrationszeit.

Die Geanuigkeit läßt sich bei dieser Lösung noch dadurch verbessern, daß die Referenzgröße jeweils synchron zu dem auf den Nulldurchgang des Ausgangssignales eines Integrators folgenden Impuls von dem betreffenden Integrator abgeschaltet und das in diesem Integrator anstehende Restsignal dem anderen Integrator zugeführt wird. Da der Nulldurchgang des Ausgangssignales eines Integrators in der Regel nicht mit einem Impuls des Impulsgenerators zusammenfällt, entstehen bei einem zum Nulldurchgang synchronen Abschalten Quantisierungsfehler. Diese Quantisierurgsfehler werden durch das zu den vom Impulsgenerator abgegebenen Impulsen synchrone Schalten und durch die Berücksichtigung des Restsignales durch den anderen Integrator praktisch vermieden.

Entsprechend einer zweiten Lösung der Erfindung läßt sich der Steueraufwand für das Verfahren gemäß Patentanspruch 2 dadurch wesentlich vereinfachen, daß jeweils während der ersten Phase einer Umsetzperiode einem ersten Integrator die analoge Größe und jeweils während einer sich unmittelbar an diese anschließenden zweiten Phase der Umsetzperiode einem zweiten Integrator die analoge Größe sowie zusätzlich das Ausgangssignal des ersten Integrators zugeführt und der Eingang des ersten Integrators durch Gegenkoppeln seines Ausgangssigna'.s auf Nuil gebracht wird und daß die Referenzgröße nur an den zweiten Integrator während der jeweils ersten Phase der Umsetzperiode geschaltet wird. Bei dieser Art des Verfahrens wird das Ausgangssignal des ersten Integrators nicht mit Hilfe der Referenzgröße abintegriert, sondern in den zweiten Integrator eingegeben. Damit entspricht das Ausgangssignal des zweiten Integrators dem Integral der analogen Größe über die volle Umsetzperiode. Auch bei dieser Art des Verfahrens kann die Umsetzgenauigkeit noch dadurch verbessert werden, daß die Referenzgröße jeweils synchron zu dem auf den Nulldurchgang des Ausgangssignales des zweiten Integrators folgenden Impuls abgeschaltet und das anstehende Restsignal in den Integrationsvorgang der nächsten Umsetzperiode übernommen wird. Der Aufwand an Bauelementen für das erfindungsgemäße Verfahren läßt sich dadurch gering halten, daß das Ausgangssignal des ersten Integrators einem invertierenden Eingang desselben und einem invertierenden Eingang des zweiten Integrators zugeführt wird, dem über einen nicht invertierenden Eingang gleichzeitig die analoge Größe zugeführt wird. Durch die Verwendung eines invertierenden ersten Integrators wird das Gegenkoppeln durch einfaches Kurzschließen zwischen dem Ausgang und dem invertierenden Eingang dieses Integrators erreicht.

Der Einfluß von inneren Fehlern auf die Genauigkeit des Umsetzergebriisses wird nach einer weiteren Ausgestaltung dadurch ausgeschaltet, daß an die Integratoren eine Hilfsspannung zur Driftkompensation gelegt wird. Es ist besonders vorteilhaft, daß die zur Driftkompensation angelegte Hilfsspannung selbsttätig so eingestellt wird, daß das Ausgangssignal des jeweiligen Integrators beim Nullsignal an seinem Eingang konstant bleibt. Durch das selbsttätige Einstellen der Hilfsspannung wird der Einfluß von inneren Fehlern auch bei sich ändernden Einsatzbedingungen für die Integratoren ausgeschaltet. Das selbsttätige Einstellen der Hilfsspannung erfolgt zweckmäßigerweise durch einen Regler, dem als Istwert die Änderungsgeschwindigkeit des Ausgangssignals des jeweiligen Integrators oder eine der Änderungsgeschwindigkeit proportionale Größe und als Sollwert Null zugeführt wird, wobei der Soll- und Istwert während einer Umsetzperiode periodisch an den Regler an- und abgeschaltet werden und die Stellgröße mit Hilfe eines Speichers während der gesamten Umsetzperiode wirksam bleibt.

Eine besonders einfache Schaltungsanordnung zur Durchführung des Verfahrens nach Patentanspruch 2 ist dadurch gekennzeichnet, daß ein erster Integrator mit einem invertierenden und ein zweiter Integrator mit einem invertierenden und einem nicht invertierenden Eingang vorgesehen ist, daß während der ersten Phase einer Umsetzperiode die analoge Größe mittels eines ersten, von einem Zeitsignalgeber gesteuerten Schaltelementes an den invertierenden Eingang des ersten Integrators und die Referenzgröße mittels eines zweiten Schaltelementes, das durch einer, an den Ausgang des Hauptintegrators angeschlossenen Komparator synchron zu den vom Impulsgenerator abgegebenen Impulsen gesteuert ist, in Abhängigkeit von der Polarität des Ausgangssignales des zweiten Integrators an einen seiner Eingänge an- und abgeschaltet ist, daß während der zweiten Phase einer Umsetzperiode mittels dritter, vierter und fünfter, durch den Zeitsignalgeber gesteuerter Schaltelemente die analoge Größe an

den nicht invertierenden Eingang des zweiten Integrators und das Ausgangssignal des ersten Integrators sowohl an dessen invertierenden Eingang als auch an den invertierenden Eingang des zweiten Integrators an- und abgeschaltet ist.

Anhand eines in der Zeichnung dargestellten Ausführungsbeispiels wird der Gegenstand der Erfindung nachfolgend näher beschrieben.

Die dargestellte Schaltungsanordnung enthält einen ersten Integrator 1 mit einem invertierenden Eingang (—) und einen zweiten Integrator 2 mit einem invertierenden (—) und einem nicht invertierenden Eingang (+). An den Ausgang des zweiten Integrators 2 ist ein Komparator 3 angeschlossen. Der Komparator 3 weist zwei Ausgänge auf, an denen je nach Polarität des Ausgangssignals des zweiten Integrators 2 ein Signal erscheint. Die beiden Ausgänge des Komparators 3 sind mit dem Vor- und Rückwärtszähleingang eines Zählers 4 verbunden. Je nachdem, an welchem Ausgang des Komparators 3 ein Signal ansteht, wird der Zähler 4 auf Vor- oder Rückwärtszählen geschaltet. Der Zähleingang des Zählers 4 ist an eine UND-Stufe 5 angeschlossen. An die Ausgänge des Komparators 3 sind ferner zwei Eingänge einer Steuerstufe 6 angeschlossen, welche die Polarität der Ausgangssignale des Komparators 3 erfaßt. Ein bei Polaritätswechsel der Komparatorausgangssignale signalführender Ausgang der Steuerstufe 6 ist mit dem Stopp-Eingang des Zählers 4 verbunden.

Die Schaltungsanordnung weist fernerhin einen Impulsgenerator 7 auf, der mit einem Zeitsignalgeber 8 verbunden ist. Der Zeitsignalgeber 8 besitzt zwei Ausgänge 8a und Sb. Der Ausgang Sa führt während einer ersten Phase der Umsetzperiode ein Signal und der Ausgang Sb während einer zweiten Phase der Umsetzperiode. Die Gesamtdauer der beiden Phasen entspricht der Dauer einer Umsetzperiode. Der Ausgang Sa ist mit dem einen Eingang der UND-Stufe 5 verbunden. Der andere Eingang der UND-Stufe 5 liegt am Ausgang des Impulsgenerators 7. Damit können während der Zeit, in der der Ausgang 8a des Zeitsignalgebers 8 Signal führt. Impulse des Impulsgenerators 7 an den Zähler 4 gelangen.

Durch das am Ausgang 8a anstehende Ausgangssignal des Zeitsignalgebers 8 wird ein erstes Schaltelement 9 betätigt, durch welches die analoge Größe U_x an den invertierenden Eingang (—) des ersten Integrators 1 geschaltet wird. Durch das Ausgangssignal des Ausganges Sa wird ferner der Komparator 3 gestartet Das Ausgangssignal des Ausganges Sb steuert ein drittes, vierten und fünftes Schaltelement 10, 11 und 12, wobei über das dritte Schaltelement 10 die analoge Größe U, an den nicht invertierenden Eingang ( + ) des zweiten Integrators 2, über das vierte Schaltelement 11 der Ausgang des ersten Integrators 1 an dessen invertierenden Eingang (—) und über das fünfte Schaltelement 12 der Ausgang des ersten Integrators 1 an den invertierenden Eingang (—) des zweiten Integrators 2 geschaltet ist Weiterhin ist ein zweites Schaltelement 13 vorgesehen, daß zweckmäßigerweise als Umschalteinrichtung ausgebildet ist Dieses zweite Schaltelement 13 wird durch ein Ausgangssignal der Steuerstufe 6 in Abhängigkeit von der Polarität des Ausgangssignales des Komparators 3 entweder mit dem invertierenden (—) oder dem nicht invertierenden Eingang ( + ) des zweiten Integrators 2 verbunden und damit eine Referenzgröße Ur an den entsprechenden Eingang des zweiten Integrators 2 gelegt

Mit dem ersten Integrator 1 ist noch eine Steuerschaltung 14 und mit dem zweiten Integrator 2 eine Steuerschaltung 15 verbunden. Die Steuerschaltungen 14 und 15 liefern HilfsSpannungen zur Driftkompensa-■3 tion der beiden Integratoren. Die Schalteinrichtungen zum Anschalten der Steuerschaltung 14 und 15 an die Integratoren sind in der Zeichnung nicht dargestellt. Derartige Schalteinrichtungen können bereits in die Integratoren mit einbezogen sein.

ίο Die Schaltungsanordnung arbeitet wie folgt: Zunächst führt der Ausgang 8a des Zeitsignalgebers 8 ein Steuersignal. Durch dieses Steuersignal wird das erste Schaltelement 9 eingeschaltet und legt die analoge Größe U_x an den invertierenden Eingang (—) des ersten

r> Integrators 1. Ferner wird das zweite Schaltelement 13 je nach Polarität des Ausgangssignales des zweiten Integrators 2 auf den in verlierenden ( —) oder den nicht invertierenden Eingang ( + ) des zweiten Integrators 2 geschaltet. Damit liegt die Referenzgröße Ur an dem entsprechenden Eingang des zweiten Integrators 2. Durch das Steuersignal am Ausgang 8a des Zeitsignalgebers 8 werden ferner die Impulse des Impulsgenerators 7 über die UND-Stufe 5 an den Zähler 4 weitergeleitet. Durch das Ausgangssignal des Komparators 3 ist der Zähler 4 entweder auf Vor- oder Rückwärtszählen geschaltet.

Nachdem das erste Schaltelement 9 eingeschaltet ist. wird die analoge Größe U_x in dem ersten Integrator 1 integriert. Mit dem Anlegen der Referenzgröße Ur an

J» den zweiten Integrator 2 beginnt an diesem Integrator das Abintegrieren, des Ausgangssignales. Gleichzeitig mit dem Anlegen der Referenzgröße Ur an den zweiten Integrator 2 ist der Zähler 4 durch das Steuersignal an dem Ausgang 8a des Zeitsignalgebers 8 gestartet

i^r> worden. Sobald das Ausgangssignal des zweiten Integrators 2 auf Null abmtegriert ist. erfolgt taktsynchron mit dem nächsten Impuls des Impulsgenerators 7 ein Polaritätswechsel des Ausgangssignals des Komparators 3. Ein solcher Polaritätswechsel hat ein

ad Ausgangssignal der Steuerstufe 6 zur Folge, durch welches der Zähler 4 gestoppt wird. Der erreichte Zählerstand ist somit ein Maß für die analoge Größe. Gleichzeitig mit dem Stoppen des Zählers 4 wird über die Steuerstufe 6 auch die Referenzgröße Ur wieder von

■i^r> dem Eingang des Hauptintegrators 2 abgeschaltet. Da der Zähler 4 nicht unmittelbar beim Nullwerden des Ausgangssignales des Hauptintegrators gestoppt wird sondern erst bei dem auf das Nullwerden folgenden Impuls, bleibt an dem Ausgang des zweiten Integrators

so 2 ein Restsignal stehen. Dieses Restsignal wird zur Vermeidung von Ungenauigkeiten in den nächsten Integrationsvorgang mit einbezogen.

Nach einer bestimmten Dauer verschwindet das Steuersignal an dem Ausgang 8a des Zeitsignalgebers 8, wodurch die erste Phase der Umsetzperiode beendet ist Unmittelbar darauf erscheint an dem Ausgang 8£> ein Steuersignal, wodurch die zweite Phase der Umsetzperiode beginnt Mit dem Verschwinden des Steuersignales an dem Ausgang 8a wird das erste Schaltelement 9

bo geöffnet und somit die analoge Größe U_x von dem ersten Integrator 1 abgeschaltet Durch das Steuersignal am Ausgang Sb wird nunmehr das dritte Schaltelement 10 geschlossen und die analoge Größe U_x an den nicht invertierenden Eingang (+) des zweiten Integrators 2

μ gelegt Ferner wird über das vierte Schaltelement 11 der Ausgang des ersten Integrators 1 auf dessen invertierenden Eingang gegengekoppelt und das Ausgangssignal des ersten Integrators 1 über das fünfte

Schaltelement 12 an den invertierenden Eingang (—) des zweiten Integrators gelegt. Die Steuerung des dritten, vierten und fünften Schaltelementes 10, 11 und 12 durch den Zeitsignalgeber 8 ist durch eine strichlierte Linie zwischen diesen Schaltelementen und dem Ausgang Sb des Zeitsignalgebers 8 angedeutet. Während der zweiten Phase einer Umsetzperiode wird die analoge Größe U_x von dem zweiten Integrator 2 aufintegriert. Gleichzeitig übernimmt der zweite Integrator 2 den von dem ersten Integrator 1 in der ersten Phase der Umsetzperiode aufintegrierten Wert der analogen Größe U_x.

Am Ende der zweiten Phase entspricht somit das Ausgangssignal des zweiten Integrators 2 dem Integral der analogen Größe U_x über eine volle Umsetzperiode. Am Ende der zweiten Phase verschwindet das Steuersignal an dem Ausgang 8b des Zeitsignalgebers 8 und das dritte, vierte und fünfte Schaltelement 10, 11 und 12 werden wieder geöffnet. Gleichzeitig erscheint am Ausgang Sa wieder ein Steuersignal, wodurch die erste Phase der nächsten Umsetzperiode eingeleitet wird.

Durch die Verwendung eines ersten Integrators 1 und eines zweiten Integrators 2 bei dem anmeldungsgemäßen Verfahren besteht die Möglichkeit, die analoge Größe U_x fortlaufend zu integrieren und dennoch eine Driftkompensation an den Integratoren durchzuführen.

Dies ist dadurch möglicn, daß für jeden der Integratoren in einer der beiden Phasen eine Zeitspanne besteht, in der der betreffende Integrator nicht in Funktion ist. Dies ist bei dem ersten Integrator 1 während der zweiten Phase einer Umsetzperiode nach dem Nullwerden des Einganges durch das Gegenkoppeln des Ausgangssignales und bei dem zweiten Integrator 2 während der ersten Phase einer Umsetzperiode nach dem Abintegrieren des Ausgangssignales der Fall. Während der Zeitspanne, in der der betreffende Integrator nicht in Funktion ist, wird an seinem Ausgang die Änderungsgeschwindigkeit seines Ausgangssignales oder einer der Änderungsgeschwindigkeit porportionale Größe gemessen. Entsprechend dieser gemessenen Größe wird in der jeweiligen Steuerschaltung 14 bzw. 15 eine Hilfsspannung eingestellt, die dann während der Zeit, in der der betreffende Integrator 1 bzw. 2 in Funktion ist, diesem als konstanter Wert zugeführt wird. Damit wird sowohl beim Auf- als auch Abintegrieren der Driftfehler des betreffenden Integrators korrigiert und somit eine hohe Genauigkeit des Umsetzergebnisses erzielt. Durch das sich stets wiederholende Messen der Änderungsgeschwindigkeit des Ausgangssignales wird eine etwaige Änderung des Dirftfehlers infolge irgendwelcher Einflüsse sofort erfaßt und die Hilfsspannung entsprechend eingestellt.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren zum Umwandeln einer analogen Größe in eine digitale Größe, bei dem die analoge Größe einer Integrationsschaltung zugeführt wird, an die während einer Umsetzperiode zeitweise eine Referenzgröße angeschaltet ist, bei dem ferner die von einem Impulsgeber abgegebenen Impulse während der Zeit, in der die Referenzgröße an die Integrationsschaltung angeschaltet ist, einem Zähler zugeführt werden, dadurch gekennzeichnet, daß zwei Integratoren abwechselnd mit der analogen Größe und der Referenzgröße beaufschlagt werden, indem während jeweils einer ersten Phase der Umsetzperiode die analoge Größe dem ersten und die Referenzgröße dem zweiten Integrator und während der sich unmittelbar an die erste Phase anschließenden zweiten Phase der Umsetzperioüe umgekehrt die Referenzgröße dem ersten und die analoge Größe dem zweiten Integrator zügeführt wird und ein beiden Integratoren gemeinsamer Zähler die Impulse jeweils während des Angeschaltetseins der Referenzgröße zählt.

2. Verfahren zum Umwandeln einer analogen Größe in eine digitale Größe, bei dem die analoge Größe einer Integrationsschaltung zugeführt wird, an die während einer Umsetzperiode zeitweise eine Referenzgröße angeschaltet ist, bei dem ferner die von einem Impulsgeber abgegebenen Impulse während der Zeit, in der die Referenzgröße an die Integrationsschaltung angeschaltet ist, einem Zähler zugeführt werden, dadurch gekennzeichnet, daß jeweils während der ersten Phase einer Umsetzperiode einem ersten Integrator die analoge Größe und jeweils während einer sich unmittelbar an diese anschließenden zweiten Phase der Umsetzperiode einem zweiten Integrator die analoge Größe sowie zusätzlich das Ausgangssignal des ersten Integrators zugeführt und der Eingang des ersten Integrators durch Gegenkoppeln seines Ausgangssignals auf Null gebracht wird und daß die Referenzgröße nur an den zweiten Integrator während der jeweils ersten Phase der Umsetzperiode geschaltet wird.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Referenzgröße jeweils synchron zu dem auf den Nulldurchgang des Ausgangssignales eines Integrators folgenden Impuls von dem betreffenden Integrator abgeschaltet und das an diesem Integrator anstehende Restsignal dem anderen Integrator zugeführt wird.

4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Referenzgröße jeweils synchron zu dem auf den Nulldurchgang des Ausgangssignales des zweiten Integrators folgenden Impuls abgeschaltet und das anstehende Restsignal in den Integra- ⁵S tionsvorgang der nächsten Umsetzperiode übernommen wird.

5. Verfahren nach Anspruch 2 und 4, dadurch gekennzeichnet, daß das Ausgangssignal des ersten Integrators einem invertierenden Eingang desselben so und einem invertierenden Eingang des zweiten Integrators zugeführt wird, dem über einen nicht invertierenden Eingang gleichzeitig die analoge Größe zugeführt wird.

6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an die Integratoren eine Hilfsspannung zur Driftkompensation angelegt wird.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die zur Driftkompensation angelegte Hifsspannung selbsttätig so eingestellt wird, daß das Ausgangssignal des jeweiligen Integrators bei Nullsignal an seinem Eingang konstant bleibt.

3. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das selbsttätige Einstellen der Hilfsspannung durch einen Regler erfolgt, dem als Istwert die Änderungsgeschwindigkeit des Ausgangssignals des jeweiligen Integrators oder eine der Änderungsgeschwindigkeit proportionale Größe und als Sollwert Null zugeführt wird, wobei der Soll- und Istwert während einer Umsetzperiode periodisch an den Regler an- und abgeschaltet werden und die Stellgröße mit Hilfe eines Speichers während der gesamten Umsetzperiode wirksam bleibt

9. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 2, dadurch gekennzeichnet, daß ein erster Integrator (1) mit einem invertierenden und ein zweiter Integrator (2) mit einem invertierenden und einem nicht invertierenden Eingang vorgesehen ist, daß während der ersten Phase einer Umsetzperiode die analoge Größe (U_x) mittels eines ersten, von einem Zeitsignalgeber (8) gesteuerten Schaltelement (9) an den invertierenden Eingang des ersten Integrators (1) und die Referenzgröße (Ur) mittels eines zweiten Schaltelementes (13) das durch einen an den Ausgang des zweiten Integrators (2) angeschlossenen Komparator (3) synchron zu den vom Impulsgenerator abgegebenen Impulsen gesteuert ist, in Abhängigkeit von der Polarität des Ausgangssignales des zweiten Integrators (2) an einen seiner Eingänge an- und abgeschaltet ist, daß während der zweiten Phase einer Umsetzperiode mittels dritter, vierter und fünfter, durch den Zeitsignalgeber (8) gesteuerter Schaltelemente (10, 11, 12) die analoge Größe (U_x) an den nicht invertierenden Eingang des zweiten Integrators (2) und das Ausgangssignal des ersten Integrators (1) sowohl an dessen invertierenden Eingang als auch an den invertierenden Eingang des zweiten Integrators (2) an- und abgeschaltet ist.